KR20140008399A - Oled display drive circuits and techniques - Google Patents

Oled display drive circuits and techniques Download PDF

Info

Publication number
KR20140008399A
KR20140008399A KR1020137024691A KR20137024691A KR20140008399A KR 20140008399 A KR20140008399 A KR 20140008399A KR 1020137024691 A KR1020137024691 A KR 1020137024691A KR 20137024691 A KR20137024691 A KR 20137024691A KR 20140008399 A KR20140008399 A KR 20140008399A
Authority
KR
South Korea
Prior art keywords
pixel
transistor
current
input
transistors
Prior art date
Application number
KR1020137024691A
Other languages
Korean (ko)
Inventor
유안 스미스
알렉산드라 랜코브
Original Assignee
캠브리지 디스플레이 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 디스플레이 테크놀로지 리미티드 filed Critical 캠브리지 디스플레이 테크놀로지 리미티드
Publication of KR20140008399A publication Critical patent/KR20140008399A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

능동 매트릭스 디스플레이는 각각 관련 전류-프로그래밍된 픽셀 구동 회로를 구비하는 복수의 OLED 픽셀을 포함하고, 픽셀 구동 회로는 픽셀 선택 라인, 및 상기 픽셀 선택 라인이 활성일 때 상기 관련 OLED 픽셀에 대해 OLED 픽셀을 프로그래밍하기 위한 전류 프로그래밍 입력을 구비한다. 디스플레이는 픽셀 구동 회로들의 세트 간에 공유되는 적어도 하나의 분배된 캐스코드 트랜지스터를 더 포함하고, 상기 분배된 캐스코드 트랜지스터는 각각 입력 접속부, 출력 접속부 및 제어 접속부를 갖는 트랜지스터들의 세트를 포함한다. 상기 세트의 트랜지스터들 각각은 픽셀 구동 회로들 각각과 물리적으로 근접하며 픽셀 구동 회로들의 각각의 전류 프로그래밍 입력에 연결된 출력 접속부를 구비한다. 상기 세트의 트랜지스터들의 입력 접속부들은 병렬로 함께 접속되고, 상기 세트의 트랜지스터들의 출력 접속부들은 병렬로 함께 접속되고, 상기 세트의 트랜지스터들의 제어 접속부들은 병렬로 함께 접속된다. 병렬 접속된 입력 접속부들은 상기 픽셀 구동 회로들의 상기 세트에 대해 공통전류 프로그래밍 라인에 접속된다.The active matrix display comprises a plurality of OLED pixels each having an associated current-programmed pixel drive circuit, the pixel drive circuitry displaying an OLED pixel with respect to the pixel selection line and the associated OLED pixel when the pixel selection line is active. It has a current programming input for programming. The display further includes at least one distributed cascode transistor shared between the set of pixel drive circuits, the distributed cascode transistor each comprising a set of transistors having an input connection, an output connection and a control connection. Each of the transistors in the set has an output connection in physical proximity to each of the pixel driver circuits and coupled to each current programming input of the pixel driver circuits. Input connections of the transistors of the set are connected together in parallel, output connections of the transistors of the set are connected together in parallel, and control connections of the transistors of the set are connected together in parallel. Parallel connected input connections are connected to a common current programming line for the set of pixel drive circuits.

Description

OLED 디스플레이 구동 회로 및 기술{OLED DISPLAY DRIVE CIRCUITS AND TECHNIQUES}OLED display driving circuit and technology {OLED DISPLAY DRIVE CIRCUITS AND TECHNIQUES}

본 발명은 OLED(organic light emitting diode) 디스플레이에 대한 향상된 픽셀 구동 기술에 관한 것이다.
The present invention relates to an improved pixel driving technique for organic light emitting diode (OLED) displays.

디스플레이의 개별 픽셀들이 관련 박막 트랜지스터에 의해 활성화되는 '능동 매트릭스' 구조를 이용하여 OLED 디스플레이를 구동하는 것이 알려져 있다. 하나의 구동 기술에서, 픽셀을 통과하는 전류, 그에 따른 휘도가 프로그래밍된 레벨에 비례하도록 능동 매트릭스 OLED 픽셀의 구동 전류를 프로그래밍하는데 아날로그 전류가 사용된다. 따라서, 표준 프로그래밍된 픽셀 회로에서, 데이터 라인은 1:1 또는 고정 스케일링으로 카피된 전류를 출력단에 공급한다.It is known to drive OLED displays using a 'active matrix' structure in which the individual pixels of the display are activated by associated thin film transistors. In one driving technique, analog current is used to program the driving current of an active matrix OLED pixel such that the current through the pixel, and hence the luminance, is proportional to the programmed level. Thus, in a standard programmed pixel circuit, the data line supplies current output to the output, either 1: 1 or fixed scaling.

OLED 디스플레이가 더 커짐에 따라, 백플레인 픽셀 상호접속부의 길이가 증가하고, HDTV(high definition television)에 대해 길이가 약 1미터일 수 있다. 더욱이, 감마 함수는 그러한 디스플레이에 대하여 최대 그레이-레벨과 최소 논-제로(non-zero) 그레이 레벨 간 1000:1의 동적 범위가 되고, sRGB 표준 디스플레이에서 이것은 대략 200,000:1까지 증가한다. 최소 그레이-레벨 전류는 HDTV용으로 사용되는 ITU Rec709 표준에 대해 전형적으로 10 nA 미만일 수 있고, sRGB에 대해서는 100 pA 미만일 수 있다.As OLED displays become larger, the length of the backplane pixel interconnects increases and may be about 1 meter in length for high definition television (HDTV). Moreover, the gamma function results in a dynamic range of 1000: 1 between the maximum gray-level and the minimum non-zero gray level for such displays, which in an sRGB standard display increases to approximately 200,000: 1. The minimum gray-level current may typically be less than 10 nA for the ITU Rec709 standard used for HDTV and less than 100 pA for sRGB.

큰 디스플레이 및 이에 따른 긴 전류 프로그래밍 라인을 가짐으로써 그러한 작은 전류는, 특히, 그러한 라인과 관련 상대적으로 큰 캐패시턴스 때문에 중요한 도전과제를 제공한다. 프로그래밍 시간

Figure pct00001
은, 아래의 수학식과 같이, 픽셀의 (전류) 프로그래밍에 의해 부과된 라인 상에서 라인과 다른 관련 캐패시턴스 Cx, 및 전압의 변화 △V에 비례하고, 프로그래밍 전류 Iprog에 반비례한다.By having a large display and thus a long current programming line, such a small current presents an important challenge, in particular because of the relatively large capacitance associated with such a line. Programming time
Figure pct00001
Is proportional to the line and other associated capacitance C x on the line imposed by the (current) programming of the pixel, and the change ΔV of the voltage, and inversely proportional to the programming current I prog , as shown below.

Figure pct00002
Figure pct00002

우리는 사실상 Iprog의 값을 증가시키기 위한 기술을 우리의 공동 계류중인 특허 출원(GB1102949.3)에서 설명하였고, Cx를 감소시키기 위해 네거티브 캐패시턴스 회로를 사용하는 것을 우리의 공동 계류중인 UK 특허 출원 GB2,462,646에서 설명하였다. 이제, 우리는 상기 수학식에서 △V를 어드레싱하기 위한 기술을 설명한다.
We have described the technique for increasing the value of Iprog in our co-pending patent application (GB1102949.3), and using our co-pending UK patent application GB2, which uses a negative capacitance circuit to reduce Cx, 462,646. Now, we describe a technique for addressing [Delta] V in the above equation.

본 발명의 제1 양상에 따라, 능동 매트릭스 OLED 디스플레이 패널이 제공되고, 이 패널은, 관련 전류-프로그래밍된 픽셀 구동 회로를 각각 구비하는 복수의 OLED 픽셀 - 상기 픽셀 구동 회로는 픽셀 선택 라인, 및 상기 픽셀 선택 라인이 활성일 때 상기 관련 OLED 픽셀에 대해 OLED 픽셀을 프로그래밍하기 위한 전류 프로그래밍 입력을 가짐 - 을 포함하고, 상기 OLED 디스플레이 패널은 상기 픽셀 구동 회로들의 세트 간에 공유되는 적어도 하나의 분배된 캐스코드 트랜지스터를 더 포함하고, 상기 분배된 캐스코드 트랜지스터는 각각 입력 접속부, 출력 접속부 및 제어 접속부를 갖는 트랜지스터들의 세트를 포함하고, 상기 세트의 상기 트랜지스터들 각각은 상기 픽셀 구동 회로들의 세트의 각각과 물리적으로 근접하며 상기 픽셀 구동 회로들의 각각의 상기 전류 프로그래밍 입력에 연결된 출력 접속부를 가지며, 상기 세트의 상기 트랜지스터들의 상기 입력 접속부들은 병렬로 함께 접속되고, 상기 세트의 상기 트랜지스터들의 상기 출력 접속부들은 병렬로 함께 접속되고, 상기 세트의 상기 트랜지스터들의 상기 제어 접속부들은 병렬로 함께 접속되고, 상기 세트의 상기 트랜지스터들의 상기 병렬 접속된 입력 접속부들은 상기 픽셀 구동 회로들의 상기 세트에 대해 공통 전류 프로그래밍 라인에 접속된다.According to a first aspect of the invention, an active matrix OLED display panel is provided, the panel comprising: a plurality of OLED pixels each having an associated current-programmed pixel driving circuit, the pixel driving circuit comprising a pixel selection line, and the Having a current programming input for programming an OLED pixel for the associated OLED pixel when a pixel select line is active, the OLED display panel having at least one distributed cascode shared between the set of pixel drive circuits. Further comprising a transistor, wherein the distributed cascode transistor comprises a set of transistors each having an input connection, an output connection, and a control connection, wherein each of the transistors in the set is physically associated with each of the set of pixel drive circuits. The current in proximity to each of the pixel drive circuits Has an output connection connected to a programming input, the input connections of the transistors of the set are connected together in parallel, the output connections of the transistors of the set are connected together in parallel, and the control connections of the transistors of the set Are connected together in parallel, and the parallel connected input connections of the transistors of the set are connected to a common current programming line for the set of pixel drive circuits.

광의로 말하면, 캐스코드 트랜지스터를 사용하게 되면, 픽셀 전류를 프로그래밍하는 정전류원 또는 싱크에 대한 전압을 안정되게 하여, 전류원/싱크의 출력 임피던스를 효과적으로 감소시킬 수 있다. 이것은 전류 프로그래밍 라인에 대한 전압 변화를 감소시키고, 이에 따라 프로그래밍 시간이 감소된다. 더 상세하게, 그러나, 캐스코드 트랜지스터는 픽셀 구동 회로들의 세트 사이에 분배되고 캐스코드 기능은 이들 픽셀 구동 회로들 간에 공유된다.Broadly speaking, the use of cascode transistors can stabilize the voltages for a constant current source or sink that program pixel currents, effectively reducing the output impedance of the current source / sink. This reduces the voltage change for the current programming line, thereby reducing the programming time. More specifically, however, the cascode transistor is distributed between the set of pixel drive circuits and the cascode function is shared between these pixel drive circuits.

실시예에서, 픽셀 구동 회로들 각각에는 각각의 캐스코드 트랜지스터가 제공되고, 픽셀 구동 회로들의 세트의 캐스코드 트랜지스터들은 병렬로 함께 접속되고, 이 분배된 캐스코드 트랜지스터로의 콜렉티브 입력(collective input)(소스 또는 드레인)은 픽셀 구동 회로들의 세트에 대한 공통 전류 프로그래밍 라인에 접속된다. 이것은 공통 전류 프로그래밍 라인에 대한 전압을 견고하게 하는 효과가 있다. 일반적으로, 개별적인 캐스코드 트랜지스터가 각각의 픽셀 구동 회로에 대해 사용될 수 있지만, 향상된 캐스코드 기능은 높은 트랜스컨덕턴스를 제공함으로써 달성될 수 있고, 따라서, (캐스코드) 디바이스는 상대적으로 넓은 채널을 가져야 한다. 그러한 디바이스는 반드시 실용적인 것은 아니지만, 분배된 캐스코드 트랜지스터에 대한 더 넓은 채널이 복수의 (표준 크기의) 캐스코드 트랜지스터들을 병렬로 접속함으로써 달성될 수 있어 효과적이다. 이들 병렬 접속된 디바이스들은 픽셀 구동 회로들 사이에 분배되어, 단일의 매우 "두터운(fat)" 트랜지스터에 대한 필요성 없이 원하는 효과를 달성할 수 있다.In an embodiment, each of the pixel drive circuits is provided with a respective cascode transistor, the cascode transistors of the set of pixel drive circuits are connected together in parallel, and a collective input to the distributed cascode transistor ( Source or drain) is connected to the common current programming line for the set of pixel drive circuits. This has the effect of stiffening the voltage on the common current programming line. In general, although individual cascode transistors can be used for each pixel drive circuit, improved cascode functionality can be achieved by providing high transconductance, so the (cascode) device must have a relatively wide channel. . Such a device is not necessarily practical, but a wider channel for distributed cascode transistors can be achieved by connecting a plurality of (standard size) cascode transistors in parallel. These parallel-connected devices can be distributed between pixel drive circuits to achieve the desired effect without the need for a single very "fat" transistor.

병렬 접속된 트랜지스터들에 대한 입력 캐패시턴스가 단일의 넓은 채널 디바이스보다 약간 더 크더라도, 이점이 이러한 작은 단점을 능가한다. 캐스코드 트랜지스터들을 분배한다는 것은 또한, 이 포인트에서 접속된 캐스코드 트랜지스터에 대한 공통 전류 프로그래밍 라인의 추가의 끝에서 약간 더 많은 (열) 캐패시턴스가 존재하지만, 이것의 악영향은 적다.Although the input capacitance for paralleled transistors is slightly larger than a single wide channel device, the advantages outweigh this small disadvantage. Distributing the cascode transistors also has slightly more (column) capacitance at the end of the addition of a common current programming line for the cascode transistors connected at this point, but its adverse impact is less.

실시예에서, 세트의 캐스코드 트랜지스터의 각각의 소스 접속은 공통 전류 프로그래밍 라인에 직접 접속되고, 세트의 트랜지스터의 각각의 드레인 접속은 픽셀 구동 회로의 스위치 또는 선택 트랜지스터에 직접 접속된다. 트랜지스터들의 병렬 접속된 게이트들은, 실시예에서, 바이어스 전압 라인에 접속된다. 이것은 분배된 캐스코드 트랜지스터를 공유하는 픽셀 구동 회로들의 세트에 대한 로컬 접속, 또는 디스플레이 패널에 대한 글로벌 라인을 포함할 수 있다. 로컬의 프리세트 바이어스 전압 전속이 제공되고, 이것은 (병렬의 캐스코드 트랜지스터들과 관련) 픽셀 구동 회로들의 세트가 효과적으로 접속해제되거나 비활성화되게 할 수 있다. 따라서, 이 라인은, 예를 들면, 선택 라인의 형태로 사용될 수 있고 및/또는 전하 주입/입력 캐패시턴스를 감소시키기 위해 사용될 수 있다. 또 다른 실시예에서, 세트의 캐스코드 트랜지스터에 대한 바이어스 전압은 국부적으로 또는 심지어 트랜지스터 자체(예를 들면, 공핍 모드 접합 FET에서 게이트는 단순히 접지될 수 있음)에 의해 잠재적으로 생성될 수 있다.In an embodiment, each source connection of the set of cascode transistors is directly connected to a common current programming line, and each drain connection of the transistors of the set is directly connected to a switch or selection transistor of the pixel drive circuit. Parallel connected gates of transistors, in an embodiment, are connected to a bias voltage line. This may include a local connection to a set of pixel drive circuits sharing a distributed cascode transistor, or a global line to a display panel. Local preset bias voltage transfer is provided, which can cause the set of pixel drive circuits (associated with parallel cascode transistors) to be effectively disconnected or deactivated. Thus, this line can be used, for example, in the form of a select line and / or can be used to reduce charge injection / input capacitance. In yet another embodiment, the bias voltage for a set of cascode transistors can potentially be generated locally or even by the transistor itself (eg, the gate can simply be grounded in a depletion mode junction FET).

실시예에서, 디스플레이 패널은 분배된 캐스코드 트랜지스터에 바이어스 전압을 제공하기 위한 적어도 하나의 바이어스 회로를 포함한다. 바이어스 전압은 캐스코드 트랜지스터가 최소의 필요 온-상태가 되도록 선택되어, 구동기에 의해 픽셀 회로로/로부터 공급되는/취해지는 프로그래밍 전류에 대한 채널을 제공한다. 공통 전류 프로그래밍 라인에 대한 전압은 캐스코드 트랜지스터의 바이어스 전압에 의해 설정되고, 오프셋은 분배된 캐스코드 트랜지스터의 임계 전압에 의존한다. 따라서, 공통 프로그래밍 라인 전압은 인가된 바이어스 전압과는 상이한 임계 전압으로 대략 유지되고, 보다 상세하게는 인가된 바이어스 전압보다 작거나(n형 TFT 픽셀 회로의 경우) 또는 크게(p형 픽셀 회로의 경우) 유지된다.In an embodiment, the display panel includes at least one bias circuit for providing a bias voltage to the distributed cascode transistors. The bias voltage is selected such that the cascode transistor is in a minimum required on-state, providing a channel for programming current supplied / taken from / to the pixel circuit by the driver. The voltage for the common current programming line is set by the bias voltage of the cascode transistor, and the offset depends on the threshold voltage of the distributed cascode transistor. Thus, the common programming line voltage is maintained approximately at a threshold voltage different from the applied bias voltage, more specifically less than the applied bias voltage (for n-type TFT pixel circuits) or greater (for p-type pixel circuits). ) maintain.

몇몇의 바람직한 실시예에서, 트랜지스터들은 박막 트랜지스터들(TFT들)이고, 특히 디스플레이 패널 상에 제조된 n형 TFT들이다. 우리가 설명하는 기술은 부분적으로 그러한 디바이스들이 갖는 상대적으로 높은 기생 캐패시턴스 때문에 비정질 실리콘으로 제조되는 그러한 트랜지스터들에 대해 특히 유용하다.In some preferred embodiments, the transistors are thin film transistors (TFTs), in particular n-type TFTs fabricated on a display panel. The technique we describe is particularly useful for such transistors made of amorphous silicon, in part because of the relatively high parasitic capacitance of such devices.

우리가 설명하는 기술은 소위 상부 발광 OLED 구조에 특히 유용하다. 이들 구조는 패널 기판을 통과하기보다는 오히려 OLED 구조의 상부를 통과하여 방사하고 일반적으로 투명한 캐소드를 갖는다. 그러한 구조를 사용하게 되면, OLED 구조 아래에 픽셀 구동 회로들 및 관련 캐스코드 트랜지스터들을 정렬하는데 용이하며, 더 큰 설계 자유를 제공할 수 있다. 그러나, 우리가 설명하는 회로는 또한 하부 발광 디바이스에 사용될 수도 있다.The technique we describe is particularly useful for so-called top emitting OLED structures. These structures radiate through the top of the OLED structure rather than through the panel substrate and generally have a transparent cathode. The use of such a structure makes it easy to align pixel drive circuits and associated cascode transistors under the OLED structure, and can provide greater design freedom. However, the circuit we describe may also be used in a bottom light emitting device.

실시예에서, 디스플레이 패널은 각각이 분배된 캐스코드 트랜지스터를 각각 구비하는 복수의 픽셀 구동 회로들의 세트들을 포함한다. 픽셀 구동 회로들의 세트는, 예를 들면, 10 내지 100개의 픽셀 구동 회로들을 포함할 수 있다. 행 또는 열 픽셀 구동 회로들을 이 방식으로 세트들로 정렬하게 되면 공통 전류 프로그래밍 라인의 캐패시턴스의 영향을 완화한다 - 전체의 행 또는 열에 대해 픽셀 구동 회로들의 하나의 세트는 근본적인 문제를 어느 정도 재현한다. 대략적으로, 픽셀 구동 회로들은 디스플레이의 행 또는 열의 수의 제곱근만큼 결정된 다수의 세트, 예를 들면, 1000 라인 디스플레이에 대해 약 30개로 정렬될 수 있다.In an embodiment, the display panel includes a plurality of sets of pixel drive circuits each having a distributed cascode transistor. The set of pixel drive circuits may include, for example, 10 to 100 pixel drive circuits. Aligning the row or column pixel drive circuits into sets in this manner mitigates the effect of the capacitance of the common current programming line-one set of pixel drive circuits for the entire row or column reproduces the underlying problem to some extent. Approximately, the pixel drive circuits may be arranged in a number of sets, eg about 30, for a 1000 line display determined by the square root of the number of rows or columns of the display.

실시예에서, 픽셀 구동 회로는, 픽셀 선택 라인이 활성일 때, OLED 픽셀을 구동하기 위하여 전류 프로그래밍 입력상의 전류가 카피되어 대응 출력 전류를 제공하는 전류 카피 픽셀 구동 회로를 포함한다. 픽셀 구동 회로의 일 실시예에서, 이 회로는 프로그래밍된 OLED 구동 전류를 정의하는 게이트 전압을 저장하기 위해 게이트에 접속된 캐패시터를 구비한 OLED 구동 트랜지스터를 포함한다. 이 게이트 접속부와 분배된 캐스코드 트랜지스터, 보다 구체적으로, 픽셀 구동 회로의 물리적 부분인 분배된 캐스코드 트랜지스터를 포함하는 트랜지스터들의 세트 중의 트랜지스터 사이에 직렬로 접속된 선택 트랜지스터가 제공된다. 이 방식에서, 분배된 캐스코드 트랜지스터의 트랜지스터와 픽셀 구동 트랜지스터 사이의 접속부는, 실시예에서, 공통 프로그래밍 라인과 동일한 프로그래밍 전류를 전달하고 프로그래밍 동안 대응하는 전압 변화를 갖는다. 그러나, 이 접속부의 물리적 길이는 짧고(드레인 접속된 더 작은 수의 트랜지스터) 따라서 낮은 캐패시턴스를 갖는다. 대조적으로 공통 프로그래밍 라인은 상대적으로 길기 (및 그에 접속된 많은 트랜지스터들이 중첩 캐패시턴스에 기여하기) 때문에 더 큰 캐패시턴스를 갖고, 또한 동일한 프로그래밍 전류를 전달하지만, 감소된 전압 스윙을 갖는다.In an embodiment, the pixel drive circuit includes a current copy pixel drive circuit that, when the pixel select line is active, current on the current programming input is copied to provide a corresponding output current to drive the OLED pixel. In one embodiment of the pixel drive circuit, the circuit includes an OLED drive transistor having a capacitor connected to the gate to store a gate voltage that defines a programmed OLED drive current. There is provided a select transistor connected in series between this gate connection and a distributed cascode transistor, more specifically a transistor in a set of transistors comprising a distributed cascode transistor that is a physical part of the pixel drive circuit. In this way, the connection between the transistor of the distributed cascode transistor and the pixel drive transistor, in an embodiment, delivers the same programming current as the common programming line and has a corresponding voltage change during programming. However, the physical length of this connection is short (the smaller number of transistors connected in the drain) and therefore has a low capacitance. In contrast, a common programming line has a larger capacitance because of its relatively long length (and many transistors connected to it contribute to overlapping capacitance) and also carries the same programming current, but with a reduced voltage swing.

당업자는, 실시예에서, 전류 카피 픽셀 구동 회로의 세부 구현예에 따라 하나보다 많은 선택 트랜지스터를 사용할 수 있다는 것을 이해할 것이다.Those skilled in the art will appreciate that in embodiments, more than one select transistor may be used depending on the specific implementation of the current copy pixel drive circuit.

관련된 접근법에서, 픽셀 구동 회로는 전류 미러 회로를 포함할 수 있다. 다음에, 실시예에서, 분배된 캐스코드 트랜지스터를 포함하는 트랜지스터들의 병렬-접속된 제어(게이트) 접속부들은 병렬-접속된 입력 또는 출력(드레인 또는 소스) 접속부들에 접속되고, 따라서, 분배된 캐스코드 트랜지스터는 다이오드 접속된다. 이러한 멀티-소자 트랜지스터는 다음에 전류 미러를 위한 입력 트랜지스터로서, 보다 구체적으로는 각각의 픽셀 구동 회로의 각각의 전류 미러를 위한 공유된 또는 분배된 공통 입력 트랜지스터로서 사용될 수 있다. 이 방식에서, 픽셀 구동 회로는, 실시예에서, 출력단이 OLED 구동 트랜지스터를 포함하고 입력단/트랜지스터가 공유되는 전류 미러를 각각 포함할 수 있고 (이 구조에서 다이오드-접속 전류 미러 입력 트랜지스터로서 동작하는) 분배된 '캐스코드' 트랜지스터에 의해 제공된다.In a related approach, the pixel drive circuit can include a current mirror circuit. Next, in an embodiment, the parallel-connected control (gate) connections of the transistors including the distributed cascode transistors are connected to the parallel-connected input or output (drain or source) connections and thus the distributed cas The code transistor is diode connected. This multi-element transistor can then be used as an input transistor for the current mirror, more specifically as a shared or distributed common input transistor for each current mirror of each pixel drive circuit. In this manner, the pixel driving circuit can, in an embodiment, each comprise a current mirror in which the output stage comprises an OLED driving transistor and the input stage / transistor is shared (operating as a diode-connected current mirror input transistor in this structure). Provided by a distributed 'cascode' transistor.

따라서, 관련 양상에서, 본 발명은 능동 매트릭스 OLED 디스플레이 패널을 제공하며, 이 패널은 관련 픽셀 구동 회로를 각각 갖는 복수의 OLED 픽셀을 포함하고, 상기 픽셀 구동 회로는, 다이오드 접속된 입력 트랜지스터를 갖는 전류 미러; 전류 출력 트랜지스터 - 상기 전류 출력 트랜지스터는 미러 출력 전류를 이용하여 OLED를 구동하기 위한 픽셀 구동 트랜지스터임 -; 상기 출력 전류를 프로그래밍하기 위해 상기 픽셀 구동 트랜지스터에 대한 게이트 전압을 저장하도록 상기픽셀 구동 트랜지스터의 게이트 접속부에 결합된 캐패시터; 및 상기 전류 미러 입력 트랜지스터와 상기 픽셀 구동 트랜지스터 사이에 직렬로 접속된 선택 트랜지스터를 포함하고, 상기 다이오드 접속된 입력 트랜지스터는 상기 픽셀 구동 회로들의 세트 간에 공유된 분배된 트랜지스터를 포함하고, 상기 분배된 트랜지스터는 상기 세트의 상기 픽셀 구동 회로들의 각각에 개별적인 물리적 다이오드 접속 트랜지스터를 포함하고, 상기 세트의 상기 개별적인 물리적 다이오드 접속 트랜지스터들은 병렬로 접속된 각각의 입력, 출력 및 제어 접속부들을 구비하며, 상기 다이오드 접속 트랜지스터 각각은 상기 트랜지스터의 각각의 제어 접속부 및 상기 선택 트랜지스터에 접속된 상기 입력 및 출력 접속부들 중 하나를 구비한다.Thus, in a related aspect, the present invention provides an active matrix OLED display panel, the panel comprising a plurality of OLED pixels each having an associated pixel drive circuit, the pixel drive circuit comprising a current having a diode connected input transistor. mirror; Current output transistor, the current output transistor being a pixel drive transistor for driving an OLED using a mirror output current; A capacitor coupled to the gate connection of the pixel driving transistor to store a gate voltage for the pixel driving transistor to program the output current; And a select transistor connected in series between the current mirror input transistor and the pixel drive transistor, wherein the diode connected input transistor comprises a distributed transistor shared between the set of pixel drive circuits. A respective physical diode connection transistor in each of the pixel drive circuits of the set, the individual physical diode connection transistors in the set having respective input, output and control connections connected in parallel; Each has a respective control connection of the transistor and one of the input and output connections connected to the selection transistor.

이 구조의 실시예에서, 픽셀 구동 회로들의 세트에 대한 공통 전류 프로그래밍 라인과 픽셀 구동 회로들의 복수의 그러한 세트들에 대한 행 또는 열 전류 프로그래밍 데이터 라인 사이에 접속된 제2 선택 트랜지스터가 제공된다. 전술한 바와 같이, 분배된 트랜지스터는 물리적으로 개별적인 트랜지스터들의 세트를 포함하고, 이 세트는 각각의 개별 픽셀 구동 회로에서 병렬로 함께 접속되어 분배된 다이오드 접속 트랜지스터 기능을 제공한다. 다시, 바람직하게, 각각의 행 또는 열은 각각의 분배된 트랜지스트를 각각 갖는 그러한 픽셀 구동 회로들의 복수의 세트로 분리된다. 분배된 트랜지스터를 포함하는 병렬 접속된 트랜지스터의 수는 (전술한 바과 같이 1 내지 10개의 병렬 접속된 트랜지스터를 이용하여 유용한 이점이 또한 제공될 수 있더라도) 유사하게 10 내지 100개일 수 있다.In an embodiment of this structure, a second select transistor is provided that is connected between a common current programming line for a set of pixel drive circuits and a row or column current programming data line for a plurality of such sets of pixel drive circuits. As discussed above, the distributed transistors comprise a set of physically separate transistors, which are connected together in parallel in each individual pixel drive circuit to provide a distributed diode connected transistor function. Again, preferably, each row or column is separated into a plurality of sets of such pixel drive circuits, each having a respective distributed transistor. The number of parallel connected transistors, including distributed transistors, may similarly be 10 to 100 (although useful benefits may also be provided using 1 to 10 parallel connected transistors as described above).

추가의 관련 양상에서, 본 발명은 능동 매트릭스 OLED 디스플레이 패널을 제공하는 방법을 제공하고, 상기 패널은, 관련 전류-프로그래밍된 픽셀 구동 회로를 각각 구비하는 복수의 OLED 픽셀 - 상기 픽셀 구동 회로는 픽셀 선택 라인, 및 상기 픽셀 선택 라인이 활성일 때 상기 관련 OLED 픽셀에 대해 OLED 픽셀을 프로그래밍하기 위한 전류 프로그래밍 입력을 가짐 - 을 포함하고, 상기 방법은, 상기 전류 프로그래밍 입력들에 대한 프로그래밍 전류를 각각의 입력 트랜지스터를 통해 상기 픽셀 구동 회로들의 세트 각각에 제공하는 단계; 상기 픽셀 구동 회로들의 세트 간에 전기적으로 공유되고 상기 공유되는 입력 트랜지스터의 기능의 일부가 상기 세트의 상기 픽셀 구동 회로 각각과 결합하여 물리적으로 위치되도록 물리적으로 분배되는 입력 트랜지스터 기능을 제공하도록 상기 픽셀 구동 회로들의 세트의 상기 입력 트랜지스터들의 적어도 입력, 출력 및 제어 접속부들을 각각 병렬로 접속하는 단계; 상기 입력 트랜지스터들의 상기 병렬 접속된 입력 접속부들에 접속된, 상기 픽셀 구동 회로들의 세트에 공통 전류 프로그래밍 라인을 제공하는 단계를 포함한다.In a further related aspect, the present invention provides a method of providing an active matrix OLED display panel, the panel comprising: a plurality of OLED pixels, each pixel having an associated current-programmed pixel driving circuit, the pixel driving circuit selecting a pixel; A line, and a current programming input for programming an OLED pixel for the associated OLED pixel when the pixel select line is active, the method comprising: inputting a programming current for each of the current programming inputs; Providing each of said set of pixel drive circuits through a transistor; The pixel drive circuitry to provide an input transistor function that is electrically shared between the set of pixel drive circuits and that a portion of the shared input transistor's function is physically distributed so as to be physically located in combination with each of the pixel drive circuits of the set. Connecting at least input, output and control connections of each of the input transistors of the set of transistors in parallel; Providing a common current programming line to the set of pixel drive circuits, connected to the parallel connected input connections of the input transistors.

이 방법의 실시예에서, 픽셀 구동 회로의 픽셀 프로그래밍 시간은 입력 트랜지스터들이 캐스코드 트랜지스터들로서 동작하도록 입력 트랜지스터들을 바이어싱함으로써 감소된다. 각각의 입력 트랜지스터는 각각의 구동 회로에 인접하여, 또는 연관되어 위치되어, 그들이 전기적으로 공유되지만 물리적으로 분배된 캐스코드 트랜지스터 기능을 제공한다. 그러면, 픽셀 구동 회로의 프로그래밍 라인 입력에 대한 프로그래밍 전류가 공통 전류 프로그래밍 라인으로부터 상기 공유되고 분배된 캐스코드 트랜지스터를 통해 제공됨으로써 프로그래밍 시간을 감소시킬 수 있다.In an embodiment of this method, the pixel programming time of the pixel drive circuit is reduced by biasing the input transistors so that the input transistors act as cascode transistors. Each input transistor is positioned adjacent to or associated with each drive circuit, providing the electrically shared but physically distributed cascode transistor function. The programming current for the programming line input of the pixel drive circuit can then be provided from the common current programming line through the shared and distributed cascode transistor to reduce programming time.

다른 구성에서, 입력 트랜지스터는 다이오드-접속되고 각각 전류 미러 회로(의 일부)를 각각 포함하는 픽셀 구동 회로들의 세트에 대해 공유되지만 분배되는 입력 트랜지스터로서 사용된다. 그러면, 선택된 트랜지스터는 공통 전류 프로그래밍 라인과 OLED 디스플레이 패널의 전류 데이터 라인 사이에 제공될 수 있다.In another configuration, the input transistors are diode-connected and used as shared but distributed input transistors for a set of pixel drive circuits, each of which includes a portion of a current mirror circuit. The selected transistor can then be provided between the common current programming line and the current data line of the OLED display panel.

추가의 양상에서, 본 발명은 능동 매트릭스 OLED 디스플레이 패널을 제공하며, 이 패널은, 관련 전류 프로그래밍된 픽셀 구동 회로를 각각 구비하는 복수의 OLED 픽셀 - 상기 픽셀 구동 회로는 픽셀 선택 라인, 및 상기 픽셀 선택 라인이 활성일 때 관련 OLED 픽셀에 대해 OLED 픽셀을 프로그래밍하기 위한 전류 프로그래밍 입력을 구비함 -; 상기 픽셀 구동 회로들의 세트 각각의 상기 전류 프로그래밍 입력에 프로그래밍 전류를 제공하기 위한 입력 트랜지스터를 포함하고; 상기 입력 트랜지스터들의 적어도 상기 입력 접속부들, 상기 출력 접속부들 및 상기 제어 접속부들은 각각 서로 병렬로 접속되어, 상기 픽셀 구동 회로들의 세트 사이에 전기적으로 공유되고 상기 공유된 입력 트랜지스터의 입력 트랜지스터 기능의 부분이 상기 세트의 상기 픽셀 구동 회로 각각과 결합하여 물리적으로 위치되도록 물리적으로 분배되는 입력 트랜지스터 기능을 제공하며; 상기 디스플레이 패널은 상기 입력 트랜지스터들의 상기 병렬 접속 입력 접속부들에 접속된 픽셀 구동 회로들의 상기 세트에 대한 공통 전류 프로그래밍 라인을 더 포함한다.In a further aspect, the present invention provides an active matrix OLED display panel, the panel comprising: a plurality of OLED pixels each having an associated current programmed pixel driving circuit, the pixel driving circuit comprising a pixel selection line, and the pixel selection Having a current programming input for programming the OLED pixel for the associated OLED pixel when the line is active; An input transistor for providing a programming current to the current programming input of each of the set of pixel drive circuits; At least the input connections, the output connections and the control connections of the input transistors are each connected in parallel with each other so that a portion of the input transistor function of the shared input transistor is electrically shared between the set of pixel driving circuits. Provide an input transistor function that is physically distributed to be physically located in combination with each of the pixel drive circuits of the set; The display panel further includes a common current programming line for the set of pixel drive circuits connected to the parallel connected input connections of the input transistors.

전술한 디스플레이 패널 및 방법의 실시예에서, 디스플레이의 데이터 라인 또는 공통 전류 프로그래밍 라인에 대한 전류 구동 회로(소스 또는 싱크)는 라인의 단부에 접속된 단일 (FET) 트랜지스터를 포함할 수 있고, 전류-프로그래밍 제어 전압이 제공될 수 있다.
In the embodiments of the display panel and method described above, the current drive circuit (source or sink) for the data line or common current programming line of the display may comprise a single (FET) transistor connected at the end of the line, and the current- A programming control voltage can be provided.

이제, 본 발명은 첨부 도면을 참조하여, 단지 예로서, 설명될 것이다.
도 1a 및 도 1b는 전류-프로그래밍된 OLED 픽셀 구동 회로의 예, 및 캐스코드 트랜지스터가 부가된 전류-프로그래밍된 픽셀 구동 회로의 예를 각각 도시한다.
도 2는 본 발명의 제1 양상의 실시예에 따라 캐스코드 트랜지스터가 공유되고 분배된 전류-프로그래밍된 픽셀 구동 회로들의 세트의 예를 도시한다.
도 3은 본 발명의 제2 양상의 실시예에 따라 전류 미러 입력 트랜지스터가 공유되고 분배된 전류-프로그래밍된 픽셀 구동 회로들의 세트를 도시한다.
도 4는 본 발명의 실시예에 따라 OLED 디스플레이 패널을 통합하는 OLED 디스플레이의 예를 도시한다. The invention will now be described, by way of example only, with reference to the accompanying drawings.
1A and 1B show an example of a current-programmed OLED pixel drive circuit and an example of a current-programmed pixel drive circuit with a cascode transistor added thereto.
2 shows an example of a set of current-programmed pixel drive circuits in which a cascode transistor is shared and distributed in accordance with an embodiment of the first aspect of the present invention.
3 illustrates a set of current-programmed pixel drive circuits in which a current mirror input transistor is shared and distributed in accordance with an embodiment of the second aspect of the present invention.
4 shows an example of an OLED display incorporating an OLED display panel according to an embodiment of the invention.

OLED 디스플레이에 대한 두 개의 요구 조건은:The two requirements for OLED displays are:

a. 프로그래밍/설정 시간 - 할당된 프로그래밍 시간 내에 휘도를 프로그래밍할 필요성, 이것은 해상도의 증가를 감소시킨다. 휘도의 프로그래밍이 할당된 시간 내에 완료되지 않으면, 이것은 그레이스케일 정보 또는 콘트라스트의 손실 또는 양자 모두의 손실을 야기할 수 있다.a. Programming / Set Time—Need to program the luminance within the allotted programming time, which reduces the increase in resolution. If programming of the luminance is not completed within the allotted time, this may cause a loss of grayscale information or contrast or both.

b. 에이징(aging)(Vt 시프트) - Vt(및 μ)의 시프트를 보상하고 싶은 희망. 성공적이지 못하면, 이것은 휘도를 감소시키고 및/또는 이미지 스틱킹(image sticking)을 야기한다.b. Aging (Vt Shift)-Hope to compensate for shifts in Vt (and μ). If unsuccessful, this reduces the brightness and / or causes image sticking.

픽셀 회로들을 프로그래밍하기 위한 주요 스킴은 전압 프로그래밍(VP) 및 전류 프로그래밍(CP)으로 나뉘어진다. 전압 프로그래밍 스킴은 고속의 프로그래밍 시간을 제공하고, 따라서, 고해상도 디스플레이에 적합하다. 그러나, 그러한 기술은 (휘도~ 전압 특성을 변화시키는) OLED 에이징 및 전원 공급 라인 상의 전압 강하를 보상하기 위한 추가의 기능을 필요로 한다.The main schemes for programming pixel circuits are divided into voltage programming (VP) and current programming (CP). The voltage programming scheme provides fast programming time and is therefore suitable for high resolution displays. However, such techniques require additional functionality to compensate for the voltage drop on the OLED aging and power supply lines (changing luminance to voltage characteristics).

전류 프로그래밍 스킴은 에이징을 자동으로 보상한다(휘도는 OLED 구조를 통해 흐르는 전하에 비례한다). 그러한, 전류 프로그래밍 스킴은 할당된 프로그래밍 시간 내에서 작은 휘도 레벨들의 프로그래밍으로 인한 문제를 갖고, 따라서, 고해상도의 디스플레이를 지원하는 것은 어려움이 있다.The current programming scheme automatically compensates for aging (luminance is proportional to the charge flowing through the OLED structure). Such a current programming scheme has a problem due to the programming of small luminance levels within the allotted programming time, and therefore, it is difficult to support high resolution displays.

우리는 전류 프로그래밍 스킴의 적용가능성을 확장하는 기술을 설명할 것이며, 이 기술은 고해상도 디스플레이에 대한 에이징 문제를 본질적으로 극복한다. 실시예에서, 이 기술은 요구되는 프로그래밍 시간을 감소시켜, 표준 전류 프로그래밍 스킴보다 고속의 프로그래밍을 가능하게 하는 픽셀 회로 수정을 포함한다.We will describe a technique that extends the applicability of the current programming scheme, which essentially overcomes the aging problem for high resolution displays. In an embodiment, the technique includes pixel circuit modifications that reduce the programming time required, allowing for faster programming than standard current programming schemes.

첫 번째로 도 1a(우리의 이전 특허 출원 WO03/038790으로부터 취해짐)을 참조하면, 이것은 "전류 카피(current copying)" 전류 프로그래밍된 픽셀 구동 회로(100)의 일 예를 도시한다. 이 회로에서, OLED(152)를 통과하는 전류는 전류 생성기(102), 예를 들면 기준 전류 싱크를 이용하여 OLED 구동 트랜지스터(158)에 대한 드레인-소스 전류를 설정하고, 이 드레인-소스 전류에 요구되는 구동 트랜지스터 게이트 전압을 카피/기억함으로서 프로그래밍된다. 따라서, OLED(152)의 밝기는 기준 전류 싱크(102)로 흐르는 전류(IDAT)에 의해 결정되고, 이 전류는 어드레싱되는 픽셀에 대해 요구되는 대로 조정가능하고 설정될 수 있다. 스위칭 트랜지스터(114)는 구동 트랜지스터(158)와 OLED(152) 사이에 접속되어 프로그래밍 단계 동안 OLED가 발광하는 것을 금지한다. 일반적으로, 각각의 열 데이터 라인에 하나의 전류 싱크(102)가 제공된다. 프로그래밍 전류를 카피하기 위해, 스위치 트랜지스터(110)는 "폐쇄되고" 스위치 트랜지스터(114)는 "개방되어", 프로그래밍 전류가 구동 트랜지스터(158)를 통해 흐르고, 스위치 트랜지스터(112) 또한 폐쇄되어, 프로그래밍된 전류를 위해 구동 트랜지스터(158) 상에 Vg를 설정하고 캐패시터(120) 상에 이 Vg 값을 저장한다. Referring first to FIG. 1A (taken from our previous patent application WO03 / 038790), this shows an example of a “current copying” current programmed pixel drive circuit 100. In this circuit, the current through OLED 152 establishes a drain-source current for OLED drive transistor 158 using current generator 102, for example a reference current sink, to this drain-source current. It is programmed by copying / remembering the required drive transistor gate voltage. Thus, the brightness of OLED 152 is determined by the current I DAT flowing to reference current sink 102, which current can be adjustable and set as required for the addressed pixel. The switching transistor 114 is connected between the drive transistor 158 and the OLED 152 to prevent the OLED from emitting light during the programming phase. In general, one current sink 102 is provided for each column data line. In order to copy the programming current, the switch transistor 110 is "closed" and the switch transistor 114 is "open" so that the programming current flows through the drive transistor 158 and the switch transistor 112 is also closed, The Vg is set on the drive transistor 158 for this current and the Vg value is stored on the capacitor 120.

광의로 말하면, 우리는 OLED 디스플레이를 구동하기 위해 캐스코드 기반 전류 프로그래밍 스킴을 설명할 것이다. 보다 상세하게, 기술들의 실시예에서, 우리는 캐스코드 박막 트랜지스터(TFT) 디바이스가 열 내의 픽셀 회로들의 블록 내의 픽셀들 간에 공유되어: (a) 픽셀 프로그래밍 시간에 대한 데이터 라인 캐패시턴스의 영향을 경감시키고 전류 프로그래밍 방법을 이용하여 픽셀들의 고속 프로그래밍을 위한 여지를 제공할 뿐만 아니라 (b) (설정된 프리-차지(pre-charge) 스킴과 함께) 전류 프로그래밍 스킴들이 갖는 더 큰 Vt 시프트 값들의 보상을 도모하는 것을 설명한다. 이 방식에서, 우리가 설명하는 기술들은 데이터 라인의 임피던스(이에 따른 라인 상의 전압 스윙)를 감소시키고, 따라서 전류 프로그래밍 스킴에서 패널 로딩 영향을 감소시킨다.Broadly speaking, we will describe a cascode based current programming scheme for driving OLED displays. More specifically, in an embodiment of the techniques, we show that a cascode thin film transistor (TFT) device is shared between pixels in a block of pixel circuits in a column: (a) to mitigate the effect of data line capacitance on pixel programming time and In addition to providing room for high-speed programming of pixels using a current programming method, (b) to compensate for larger Vt shift values with current programming schemes (with a set pre-charge scheme). Explain that. In this way, the techniques we describe reduce the impedance of the data line (and thus the voltage swing on the line), thus reducing the panel loading effect in the current programming scheme.

이제, 도 1의 구성요소와 유사한 구성요소는 유사한 참조 번호로 표시되는 도 1b를 참조하면, 이 도면은 공통 게이트 모드에서 동작하는 캐스코드 TFT 디바이스(156)를 포함하는 전류-프로그래밍된 픽셀 구동 회로(150)를 도시한다. 픽셀 구동 회로는 OLED(152)를 통해 동일한 전류 IOLED를 구동하기 위해 전류 프로그래밍 라인 상의 전류 Ipgm을 카피하는 전류 프로그래밍된 회로이다. 프로그래밍 전류는 선택/스위치 TFT 트랜지스터(152, 154)의 쌍을 제어하도록 선택 라인 SEL이 활성화될 때 카피된다. 캐스코드 트랜지스터(156)는 회로의 전류-프로그래밍 라인(160)과 디스플레이 패널용 전류 데이터라인(162) 사이에 직렬로 접속된다. 캐스코드 TFT(156)의 게이트는 (이제 도 1b에 도시된) 바이어스 전압 생성기에 접속된 바이어스 전압 라인(158)에 접속되어 트랜지스터(156)를 선형 동작 영역으로 바이어스시킨다. 캐스코드 트랜지스터(156)는 전류 데이터 라인(162) 상의 (프로그래밍) 전류가 변할 때 이 라인 상의 전압에서의 변화를 감소시킨다. 이것은, 예를 들면, 도 1b에 도시된 바와 같이, 적절한 입력 전압을 갖는 단일 트랜지스터(104)를 포함하는 상대적으로 간단한 정전류 생성기를 사용하는 것을 용이하게 한다.Referring now to FIG. 1B, in which components similar to those of FIG. 1 are denoted by like reference numerals, this diagram illustrates a current-programmed pixel drive circuit comprising a cascode TFT device 156 operating in a common gate mode. 150 is shown. The pixel drive circuit is a current programmed circuit that copies the current I pgm on the current programming line to drive the same current I OLED through the OLED 152. The programming current is copied when the select line SEL is activated to control the pair of select / switch TFT transistors 152, 154. The cascode transistor 156 is connected in series between the current-programming line 160 of the circuit and the current data line 162 for the display panel. The gate of the cascode TFT 156 is connected to a bias voltage line 158 connected to a bias voltage generator (now shown in FIG. 1B) to bias the transistor 156 into a linear operating region. Cascode transistor 156 reduces the change in voltage on this line as the (programming) current on current data line 162 changes. This facilitates the use of a relatively simple constant current generator that includes a single transistor 104 having an appropriate input voltage, for example, as shown in FIG. 1B.

도 2는, 예를 들면, 도 1b의 점선 180으로 도시된 바와 같이, 각각 전류 프로그래밍된 픽셀 구동 회로(180)의 세트를 포함하는 능동 매트릭스 OLED 디스플레이 패널(200)의 일부를 도시한다. 각각의 픽셀 구동 회로(180) 및 관련 선택 트랜지스터(154)는 각각의 OLED 픽셀과 물리적으로 인접하여 위치되고, 도 2의 구조에서, 각각의 OLED 픽셀에 물리적으로 인접한 픽셀 구동 회로에 각각의 캐스코드 트랜지스터(202a-d) 또한 제공된다. 그러나, 캐스코드 디바이스(202a-d)의 드레인 접속부들은 도시된 예에서 노드 B 및 라인 160에 모두 함께 접속되고; 트랜지스터(202a-d)의 소스 접속부들은 노드 A 및 공통 전류-프로그래밍 라인(204)에 모두 함께 접속되며; 캐스코드 트랜지스터들의 게이트 접속부들은 공통 캐스코드 바이어스 전압 라인(206)에 병렬로 모두 함께 접속된다.FIG. 2 shows a portion of an active matrix OLED display panel 200, each comprising a set of current programmed pixel drive circuits 180, as shown by dashed line 180 of FIG. 1B, for example. Each pixel drive circuit 180 and associated select transistor 154 are positioned physically adjacent to each OLED pixel and, in the structure of FIG. 2, each cascode in a pixel drive circuit physically adjacent to each OLED pixel. Transistors 202a-d are also provided. However, the drain connections of the cascode device 202a-d are connected together to node B and line 160 in the example shown; Source connections of transistors 202a-d are connected together to node A and common current-programming line 204; The gate connections of the cascode transistors are all connected together in parallel to the common cascode bias voltage line 206.

이 방식에서, 캐스코드 트랜지스터(202a-d) 각각은 개별의 물리적 디바이스로 제조되지만, 트랜지스터들은 병렬로 접속되어, 분배된 캐스코드 트랜지스터 기능에 사실상 m-픽셀의 블록에 대한 넓은 채널, m배의 유효 폭의 채널을 제공한다. 진정한 상황은 공통 프로그래밍 라인(204)에 캐스코드 트랜지스터들을 접속시키는 라인의 상이한 길이 때문에 캐스코드 트랜지스터들의 상이한 입력 캐패시턴스에 의해 약간 복잡하게 되지만, 이것은 제1 근사치로 무시될 수 있다. 따라서, 광의로 말하면, 트랜지스터(202a-d)는 픽셀들의 세트 사이에 공유되는 분배된 캐스코드 트랜지스터를 구성하는 것으로 간주될 수 있다.In this manner, each of the cascode transistors 202a-d is made of a separate physical device, but the transistors are connected in parallel, so that the distributed cascode transistor function is substantially wide channel, m times larger, for blocks of m-pixels. Provide a channel of effective width. The true situation is slightly complicated by the different input capacitances of the cascode transistors because of the different lengths of the lines connecting the cascode transistors to the common programming line 204, but this can be ignored as a first approximation. Thus, broadly speaking, transistors 202a-d may be considered to constitute a distributed cascode transistor that is shared between a set of pixels.

도 2의 구조는 OLED 픽셀들의 한 세트를 도시하지만, 디스플레이 패널에서 픽셀들은, 예를 들면, 각각 분배된 캐스코드 트랜지스터(202)를 공유하고 각각의 공통 전류 프로그래밍 라인(204)을 구비하는 약 10 내지 30개의 그룹으로 함께 그룹화되는 것이 바람직하다. 선택적으로, 각각의 공통 캐스코드 바이어스 전압 라인(206)은 픽셀들의 세트에 대한 추가의 선택 라인으로서 사용될 수 있다. 이 방식에서 분배된 캐스코드 트랜지스터를 제공하게 되면, 디스플레이 패널의 패터닝 및 제조를 용이하게 하는 한편, 양호한 성능(라인(204) 상의 감소된 전압 스윙)에 대해 바람직한 큰 캐스코드 디바이스를 제공할 수 있다.While the structure of FIG. 2 shows one set of OLED pixels, the pixels in the display panel are, for example, about 10, each sharing a distributed cascode transistor 202 and having respective common current programming lines 204. It is preferred to be grouped together into from 30 to 30 groups. Optionally, each common cascode bias voltage line 206 may be used as an additional select line for the set of pixels. Providing a distributed cascode transistor in this manner facilitates the patterning and fabrication of the display panel while providing a large cascode device desirable for good performance (reduced voltage swing on line 204). .

따라서, 실시예에서, 열에 있는 m개의 픽셀들의 블록은, 각각의 전류-프로그래밍된 픽셀 회로 내에 각각 있고 이들이 병렬로 접속되는 m 개의 더 작은 TFT(공통 게이트 디바이스)를 포함하는 하나의 큰 캐스코드 TFT 디바이스를 효과적으로 공유한다. 분배된 캐스코드 접속 디바이스(202)는 노드 A에서 임피던스를 감소시키고, 따라서, 데이터 라인(204) 상의 전압 스윙을 감소시킨다. 원하는 기능 향상을 제공하기 위해 캐스코드 디바이스는 커야하고, 그리고 이것을 복수(m)의 더 작은 디바이스들을 병렬로 구성함으로써 이것은 패널의 레이아웃 및 패터닝을 용이하게 하는 방식으로 제공될 수 있다. 더욱이, 각각의 개별 TFT 캐스코드 디바이스가 더 작은 영역을 갖기 때문에, 프로세스 문제에 기인한 실패에 대한 감수성이 감소된다. Thus, in an embodiment, a block of m pixels in a column is one large cascode TFT each including within each current-programmed pixel circuit and including m smaller TFTs (common gate devices) connected in parallel. Share your device effectively. The distributed cascode connection device 202 reduces the impedance at node A, thus reducing the voltage swing on the data line 204. The cascode device must be large to provide the desired enhancement, and this can be provided in a manner that facilitates the layout and patterning of the panel by configuring multiple (m) smaller devices in parallel. Moreover, because each individual TFT cascode device has a smaller area, the susceptibility to failure due to process problems is reduced.

도 2를 계속해서 참조하면, 노드 B는 높은 임피던스 포인트를 나타내지만, 도 1a에 도시된 유형의 전류 프로그래밍된 구조와 비교하면 그의 캐패시턴스는 2 x 디스플레이 패널의 열(또는 행)에 있는 블록들의 수[픽셀 구동 회로들의 세트들]의 인자만큼 감소된다.With continued reference to FIG. 2, Node B exhibits a high impedance point, but compared with a current programmed structure of the type shown in FIG. 1A, its capacitance is 2 × the number of blocks in the column (or row) of the display panel. Reduced by a factor of [sets of pixel drive circuits].

예를 들면, m=40 god(열 내의 픽셀들)이 각각의 블록에 함께 접속되어, 전술한 바와 같이, 분배된 캐스코드 트랜지스터를 공유하는 Nr=1000 행을 갖는 패널을 고려하자. 이 예에 따르면, 우리는 Nb=25 블록을 갖고 따라서 캐패시티브 로딩의 감소는 Nr/Nb/2=40/2=m/2=20배가 될 것이다. (우리는 블록 내의 캐스코드 디바이스 및 스위치 TFT가 유사한 게이트-드레인 및 게이트 소스 캐패시턴스를 갖는다고 가정한다.) 이것은 동일한 프로그래밍 전류에 대해 프로그래밍 시간이 감소되는 인자이다. For example, consider a panel with Nr = 1000 rows where m = 40 gods (pixels in a column) are connected together in each block, sharing the distributed cascode transistors as described above. According to this example, we have Nb = 25 blocks and thus the reduction in capacitive loading will be Nr / Nb / 2 = 40/2 = m / 2 = 20 times. (We assume that the cascode device and the switch TFT in the block have similar gate-drain and gate source capacitance.) This is a factor that reduces programming time for the same programming current.

따라서, 우리가 설명하는 기술들은 고해상도 디스플레이의 프로그래밍을 용이하게 한다는 것이 이해될 수 있다. 우리가 설명하는 기술들은 또한 높은 동적 범위를 달성하는 것을 용이하게 한다. 후자를 이해하기 위해, (고해상도 텔레비전용으로 사용되는) ITU Rec709 표준에 대해, 감마 함수는 최대 그레이 레벨과 최소 논-제로 그레이 레벨 사이에 1000:1의 동적 범위를 가져오고, RGB 표준에 대해 동적 범위는 대략 200,000:1이다. 프로그래밍 전류가 OLED에 구동된 전류를 제어하기 위해 변하는 경우, 이것은 프로그래밍 전류가 매우 작을 때(최소 그레이-레벨 전류가 전형적으로 Rec709에 대해서는 10 nA 미만이고, sRGB에 대해서는 잠재적으로 50 pA 미만일 때) 불완전한 정전류 생성기를 사용하여 (큰 캐패시턴스를 갖는) 긴 라인을 구동할 때 특별한 문제를 야기한다. 따라서, 전류 프로그래밍 라인 상의 전압 스위칭을 제어하는(감소시키는) 것은 OLED/픽셀이 10 nA 미만 또는 1 nA 미만의 제어가능한 전류로 구동될 때 특히 중요하다. 우리가 설명하는 기술들은 그러한 낮은 전류를 이용하여 정확하게 구동시키는 것을 용이하게 한다.Thus, it can be understood that the techniques we describe facilitate the programming of high resolution displays. The techniques we describe also make it easy to achieve high dynamic range. To understand the latter, for the ITU Rec709 standard (used for high-definition televisions), the gamma function brings a dynamic range of 1000: 1 between the maximum gray level and the minimum non-zero gray level, and dynamic for the RGB standard. The range is approximately 200,000: 1. If the programming current changes to control the current driven in the OLED, this is incomplete when the programming current is very small (minimum gray-level current is typically less than 10 nA for Rec709 and potentially less than 50 pA for sRGB). This causes special problems when driving long lines (with large capacitance) using a constant current generator. Thus, controlling (reducing) voltage switching on the current programming line is particularly important when the OLED / pixel is driven with a controllable current of less than 10 nA or less than 1 nA. The techniques we describe make it easy to drive accurately with such a low current.

OLED 디스플레이 패널들의 제조는 OLED가 갖는 (캐소드 관련) 프로세싱 문제를 수반할 수 있고, 우리가 설명하는 기술들은 n-타입 TFT 기술 및 n-타입 TFT 픽셀 회로들에 특히 적합하다.The manufacture of OLED display panels may involve (cathode related) processing problems with OLEDs, and the techniques we describe are particularly suitable for n-type TFT technology and n-type TFT pixel circuits.

이제, 도 3을 참조하면, 이 도면은 공유되고 분배된 TFT 디바이스가 분배된 전류 미러의 공유된 입력 트랜지스터로서 구성되는 전술한 기술들의 변형예를 구현하도록 구성된 능동 매트릭스 OLED 디스플레이 패널(300)의 일부를 도시한다. 이 구조에서, 세트의 각각의 개별적인 픽셀 구동 회로는, 각각의 OLED 픽셀을 각각 구동하는 공유된 전류 미러에 대한 개별 출력단을 효과적으로 포함한다. 다시, 이전에 설명된 유사한 구성요소는 유사한 참조 번호로 표시된다.Referring now to FIG. 3, this figure shows a portion of an active matrix OLED display panel 300 configured to implement a variant of the foregoing techniques in which a shared and distributed TFT device is configured as a shared input transistor of a distributed current mirror. Shows. In this structure, each individual pixel drive circuit of the set effectively includes a separate output stage for a shared current mirror that each drives each OLED pixel. Again, like elements described previously are denoted by like reference numerals.

따라서, 도 3을 참조하면, 픽셀 구동 회로들 각각은 박막 트랜지스터(302a, b-n)를 포함하고, 이들 트랜지스터 각각은 다이오드-접속된다(게이트가 드레인에 접속된다). 더욱이, 이들 트랜지스터의 게이트, 드레인 및 소스 접속부들은 모두 개별적으로 병렬로 접속되어, 분배된 다이오드-접속 트랜지스터를 제공한다. 트랜지스터(302a, b-n) 각각은 공통의 전류 프로그래밍 라인(304)을 갖는 전류 미러의 입력을 형성하고, 전류 미러는 각각의 구동 트랜지스터(158)를 각각 포함하는 출력들의 세트를 구비한다. 이 방식에서, 라인(304) 상의 전류 IPGM은 각각의 OLED 픽셀들을 구동하는 전류 IOLED로 미러링된다. Thus, referring to FIG. 3, each of the pixel driving circuits includes thin film transistors 302a and bn, each of which is diode-connected (the gate is connected to the drain). Moreover, the gate, drain and source connections of these transistors are all individually connected in parallel, providing a distributed diode-connected transistor. Each of the transistors 302a, bn forms an input of a current mirror having a common current programming line 304, and the current mirror has a set of outputs each comprising a respective drive transistor 158. In this way, the current I PGM on the line 304 is mirrored with the current I OLED driving the respective OLED pixels.

당업자는 각각의 전류 미러의 비율이 실질적으로 1:1이 될 수 있고, 또는, 트랜지스터(302, 158)에 대해 상이한 사이즈의 비율을 선택함으로써 1:1과 상이할 수 있다. 따라서, 예를 들면, 전류 미러는 작은 OLED 구동 전류들의 정확한 프로그래밍을 용이하게 하기 위해 입력 전류의 일부, 예를 들면, N/M 비율(여기서 N과 M은 정수(그리고 N/M은 1보다 작음))인 출력 전류를 제공하도록 구성될 수 있다.Those skilled in the art can make the ratio of each current mirror to be substantially 1: 1, or can differ from 1: 1 by selecting different size ratios for the transistors 302,158. Thus, for example, the current mirror is part of the input current, for example, the N / M ratio (where N and M are integers (and N / M is less than 1) to facilitate accurate programming of small OLED drive currents. Can be configured to provide an output current of

도시된 바와 같이, 각각의 픽셀 구동 회로에는 미러링된 OLED 구동 전류를 유지하기 위해 캐패시터(120) 상의 전압을 프로그래밍하기 위한 선택 트랜지스터(306)가 또한 제공된다. 실시예에서, 픽셀들의 세트에 대한 공통 전류 프로그래밍 라인(304)을 디스플레이 패널의 (열) 전류 데이터 라인(310)에 선택적으로 접속시키기 위한 추가의 선택 트랜지스터(308)가 또한 제공된다. 데이터 라인(310)은 도시된 바와 같이 제어가능한 정전류 생성기(102)에 의해 프로그래밍될 수 있다.As shown, each pixel drive circuit is also provided with a select transistor 306 for programming the voltage on the capacitor 120 to maintain the mirrored OLED drive current. In an embodiment, an additional select transistor 308 is also provided for selectively connecting the common current programming line 304 for the set of pixels to the (column) current data line 310 of the display panel. Data line 310 can be programmed by controllable constant current generator 102 as shown.

당업자는, 도 3에 도시된 구조 유형의 일 구현예에서, 도 2의 캐스코드 트랜지스터들이 다이오드-접속되고 미러-기반 픽셀 구동 회로들과 결합하여 사용된다는 것을 이해할 것이다. 따라서, 효과적으로, 도 2 및 도 3의 구조는 결합될 수 있다.Those skilled in the art will appreciate that in one implementation of the structure type shown in FIG. 3, the cascode transistors of FIG. 2 are diode-connected and used in combination with mirror-based pixel drive circuits. Thus, effectively, the structures of FIGS. 2 and 3 can be combined.

도 4는 도 2 및/또는 도 3을 참조하여 설명된 바와 같이 픽셀 구동 회로들의 세트들을 포함하는 디스플레이 패널을 통합하는 OLED 디스플레이(450)를 포함하는 OLED 디스플레이 시스템(400)을 도시한다. 컨트롤러(410)는 라인(402) 상에서 RGB(red, green, blue) 입력 데이터를 수신하고 라인(404) 상에서 픽셀 구동 회로들에 전류 프로그래밍 데이터를 제공하고 열 선택 라인(406) 상에서 픽셀 구동 회로 선택 데이터를 제공한다. 도시된 바와 같이, OLED 디스플레이(450)는 캐스코드 트랜지스터들을 바이어싱하기 위한 하나 이상의 바이어스 전압 생성기 회로(452)를 포함한다; 대안으로 이들은 컨트롤러(410)의 일부일 수 있다.4 shows an OLED display system 400 that includes an OLED display 450 that incorporates a display panel that includes sets of pixel drive circuits as described with reference to FIGS. 2 and / or 3. Controller 410 receives RGB (red, green, blue) input data on line 402, provides current programming data to pixel drive circuits on line 404, and selects pixel drive circuit on column select line 406. Provide data. As shown, OLED display 450 includes one or more bias voltage generator circuits 452 for biasing cascode transistors; Alternatively they may be part of the controller 410.

의심을 피하기 위해, 본 명세서에서의 픽셀들에 대한 참조는 단지 단일 컬러인 픽셀을 참조할 수 있거나, 또는 픽셀이 컬러 디스플레이를 제공하기 위해 컬러들의 범위를 함께 방사할 수 있는 복수의 개별적으로 어드레싱가능한 서브-픽셀들을 포함하는 픽셀을 참조할 수 있다.For the avoidance of doubt, reference to pixels herein may refer to a pixel that is only a single color, or a plurality of individually addressable, in which the pixels may emit a range of colors together to provide a color display. Reference may be made to a pixel comprising sub-pixels.

따라서, 우리는 병렬로 접속된 트랜지스터들의 블록을 이용하고, 보다 상세하게는 이러한 방식으로 캐스코드 트랜지스터 디바이스들을 접속시키는 기술을 일반적인 용어로 설명하였다. (분배된) 캐스코드 TFT(공통 게이트 TFT 접속을 가짐)를 부가함으로써, 특히, 전류 프로그래밍 데이터라인에서의 감소된 전압 스윙(즉, 감소된 임피던스)에 기인하여, 전류 프로그래밍 스킴을 이용하여 픽셀 회로들의 고속 프로그래밍을 용이하게 한다. 이것은 전류 프로그래밍 스킴을 이용하여고해상도 디스플레이의 제조를 용이하게 하고, 또한, 프로그래밍가능 동적 범위 및 따라서 그레이스케일 레벨들의 수의 증가를 가능하게 하는 더 낮은 전류의 고속 프로그래밍을 용이한다.Thus, we have described in general terms the technique of using a block of transistors connected in parallel and, more particularly, connecting cascode transistor devices in this manner. By adding a (distributed) cascode TFT (having a common gate TFT connection) the pixel circuit using a current programming scheme, in particular due to the reduced voltage swing (i.e., reduced impedance) in the current programming data line. To facilitate their fast programming. This facilitates the fabrication of high resolution displays using a current programming scheme and also facilitates high speed, low current programming which allows for an increase in the programmable dynamic range and thus the number of grayscale levels.

선택적으로, 우리가 설명한 유형의 구조는 전류 프로그래밍 라인이 정의된 전압값, 바람직하게는 트랜지스터(TFT) 임계 전압으로 사전-충전되는 사전설정된 사전-충전 스킴과 결합될 수 있다. 그러한 사전-충전 구조는 또한 OLED 픽셀에 대해 전류를 프로그래밍할 때 전류-프로그래밍 라인 상에 필요한 전압에서의 변화를 줄이는데 도움이 될 수 있다. 그러나, 사전-충전이 갖는 한가지 어려움은 TFT 트랜지스터의 임계 전압이 (유전체 인터페이스에서의 전하 트랩핑 때문에) 시간에 따라 변할 수 있고, 이것은 게이트 전압 오프셋을 유효하게 부가한다는 점이다. 우리가 설명하는 기술들은 그들이 (예를 들면, 캐스코드 트랜지스터들에 인가되는 바이어스 전압을 변경함으로써) 트랜지스터 임계 전압에서의 시프트를 효과적으로 보상할 수 있고, 따라서, 임계 전압에서의 상대적으로 큰 시프트를 잠재적으로 수용하기 때문에 사전-충전 스킴의 효과적인 사용을 용이하게 한다.Alternatively, the structure of the type we described can be combined with a preset pre-charge scheme in which the current programming line is pre-charged with a defined voltage value, preferably a transistor (TFT) threshold voltage. Such a pre-charge structure can also help to reduce the change in voltage required on the current-programming line when programming current for an OLED pixel. However, one difficulty with pre-charging is that the threshold voltage of the TFT transistor can change over time (due to charge trapping at the dielectric interface), which effectively adds a gate voltage offset. The techniques we describe can effectively compensate for shifts in transistor threshold voltages (e.g., by changing the bias voltage applied to cascode transistors), thus potentially allowing relatively large shifts in threshold voltages. It facilitates the effective use of pre-filling schemes.

당업자에게 다른 많은 효과적인 대체예가 발생할 것이라는 것은 의심할 여지가 없다. 본 발명은 설명된 실시예에 제한되는 것은 아니고 첨부된 청구범위 내에 놓인, 당업자에게 자명한 수정예를 포함한다는 것이 이해될 것이다.There is no doubt that many other effective alternatives will occur to those skilled in the art. It is to be understood that the present invention is not limited to the described embodiments but includes modifications apparent to those skilled in the art, which are within the scope of the appended claims.

Claims (17)

능동 매트릭스 OLED 디스플레이 패널로서,
각각 관련 전류-프로그래밍된 픽셀 구동 회로를 구비하는 복수의 OLED 픽셀 - 상기 픽셀 구동 회로는 픽셀 선택 라인과 상기 픽셀 선택 라인이 활성일 때 상기 관련 OLED 픽셀에 대해 OLED 픽셀을 프로그래밍하기 위한 전류 프로그래밍 입력을 가짐 - 을 포함하고,
상기 OLED 디스플레이 패널은 상기 픽셀 구동 회로들의 세트 간에 공유되는 적어도 하나의 분배된 캐스코드 트랜지스터(cascode transistor)를 더 포함하고, 상기 분배된 캐스코드 트랜지스터는 각각 입력 접속부, 출력 접속부 및 제어 접속부를 갖는 트랜지스터들의 세트를 포함하고, 상기 세트의 상기 트랜지스터들의 각각은 상기 픽셀 구동 회로들의 세트의 각각과 물리적으로 근접하며 상기 픽셀 구동 회로들의 각각의 상기 전류 프로그래밍 입력에 연결된 출력 접속부를 가지며, 상기 세트의 상기 트랜지스터들의 상기 입력 접속부들은 병렬로 함께 접속되고, 상기 세트의 상기 트랜지스터들의 상기 출력 접속부들은 병렬로 함께 접속되고, 상기 세트의 상기 트랜지스터들의 상기 제어 접속부들은 병렬로 함께 접속되고, 상기 세트의 상기 트랜지스터들의 상기 병렬 접속된 입력 접속부들은 상기 픽셀 구동 회로들의 상기 세트에 대해 공통전류 프로그래밍 라인에 접속되는
능동 매트릭스 OLED 디스플레이 패널.
As an active matrix OLED display panel,
A plurality of OLED pixels, each having an associated current-programmed pixel drive circuit, wherein the pixel drive circuit comprises a current programming input for programming an OLED pixel for the associated OLED pixel when the pixel select line and the pixel select line are active; Contains-,
The OLED display panel further comprises at least one distributed cascode transistor shared between the set of pixel drive circuits, the distributed cascode transistors each having an input connection, an output connection and a control connection. And each of the transistors of the set has an output connection in physical proximity to each of the set of pixel drive circuits and connected to the current programming input of each of the pixel drive circuits, the transistor of the set The input connections of the transistors are connected together in parallel, the output connections of the transistors of the set are connected together in parallel, the control connections of the transistors of the set are connected together in parallel, and An input connection connected to a parallel group are connected to the common current programming lines for the set of pixel drive circuit
Active Matrix OLED Display Panel.
제1항에 있어서,
상기 픽셀 구동 회로들의 세트는 관련 픽셀 블록 바이어스 라인을 구비하고, 상기 세트의 상기 트랜지스터들의 상기 병렬 접속된 제어 접속부들은 상기 픽셀 블록 바이어스 라인에 접속되는
능동 매트릭스 OLED 디스플레이 패널.
The method of claim 1,
The set of pixel drive circuits has an associated pixel block bias line and the parallel connected control connections of the transistors of the set are connected to the pixel block bias line.
Active Matrix OLED Display Panel.
제2항에 있어서,
상기 픽셀 블록 바이어스 라인에 접속된 적어도 하나의 바이어스 회로를 더 포함하고, 상기 바이어스 회로는 전류가 프로그래밍될 때 상기 공통 전류 프로그래밍 데이터 라인 상에 공칭적으로(nominally) 정전압이 유지되도록 상기 분배된 캐스코드 트랜지스터를 바이어싱하도록 구성되는
능동 매트릭스 OLED 디스플레이 패널.
3. The method of claim 2,
At least one bias circuit connected to said pixel block bias line, said bias circuit further comprising said distributed cascode such that nominally constant voltage is maintained on said common current programming data line when current is programmed; Configured to bias the transistor
Active Matrix OLED Display Panel.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 디스플레이 패널의 각각의 행 또는 열은 각각의 상기 분배된 캐스코드 트랜지스터를 갖는 복수의 상기 픽셀 구동 회로의 세트들을 포함하는
능동 매트릭스 OLED 디스플레이 패널.4. The method according to any one of claims 1 to 3,
Each row or column of the display panel includes a plurality of the set of pixel driving circuits having each of the distributed cascode transistors.
Active Matrix OLED Display Panel. 제4항에 있어서,
상기 픽셀 구동 회로들의 세트는 10 내지 100 개의 상기 픽셀 구동 회로들을 포함하는
능동 매트릭스 OLED 디스플레이 패널.
5. The method of claim 4,
The set of pixel drive circuits includes 10 to 100 of the pixel drive circuits.
Active Matrix OLED Display Panel.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 트랜지스터들은 n형 박막 트랜지스터들인
능동 매트릭스 OLED 디스플레이 패널.
The method according to any one of claims 1 to 5,
The transistors are n-type thin film transistors
Active Matrix OLED Display Panel.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 OLED 픽셀들은 투명 캐소드를 갖는 상부 발광 OLED 구조를 포함하고, 상기 픽셀 구동 회로와 상기 분배된 캐스코드 트랜지스터 중 하나 또는 양자 모두의 적어도 일부는 상기 OLED 구조와 상기 디스플레이 패널의 기판 사이의 상기 OLED 구조 아래에 있는
능동 매트릭스 OLED 디스플레이 패널.
7. The method according to any one of claims 1 to 6,
The OLED pixels comprise a top emitting OLED structure having a transparent cathode, at least a portion of one or both of the pixel driving circuit and the distributed cascode transistors comprising the OLED structure between the OLED structure and a substrate of the display panel. Underneath
Active Matrix OLED Display Panel.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 픽셀 구동 회로는, 상기 픽셀 선택 라인이 활성일 때, 상기 전류 프로그래밍 입력상의 전류가 상기 OLED 픽셀을 구동하기 위해 대응 출력 전류를 제공하도록 카피되는 전류 카피 픽셀 구동 회로를 포함하는
능동 매트릭스 OLED 디스플레이 패널.
8. The method according to any one of claims 1 to 7,
The pixel drive circuit includes a current copy pixel drive circuit, when the pixel select line is active, current on the current programming input is copied to provide a corresponding output current to drive the OLED pixel.
Active Matrix OLED Display Panel.
제8항에 있어서,
상기 픽셀 구동 회로는, OLED 구동 트랜지스터, 상기 출력 전류를 프로그래밍하기 위해 상기 픽셀 구동 트랜지스터에 대한 게이트 전압을 저장하도록 상기 픽셀 구동 트랜지스터의 게이트 접속부에 연결된 캐패시터, 및 상기 픽셀 선택 라인에 결합된 게이트 커넥터와 상기 분배된 캐스코드 트랜지스터의 상기 트랜지스터들의 세트 중 하나의 출력 접속부와 상기 픽셀 구동 트랜지스터의 상기 게이트 접속부 사이에 직렬로 접속된 드레인 및 소스 접속부를 갖는 적어도 하나의 선택 트랜지스터를 포함하는
능동 매트릭스 OLED 디스플레이 패널.
9. The method of claim 8,
The pixel driving circuit includes an OLED driving transistor, a capacitor connected to a gate connection of the pixel driving transistor to store a gate voltage for the pixel driving transistor to program the output current, and a gate connector coupled to the pixel selection line; At least one selection transistor having a drain and source connection connected in series between an output connection of one of the set of transistors of the distributed cascode transistor and the gate connection of the pixel driving transistor;
Active Matrix OLED Display Panel.
제1항 내지 제8항 중 어느 한 항에 있어서,
상기 픽셀 구동 회로는 전류 미러 회로를 포함하고, 상기 세트의 상기 트랜지스터들의 상기 병렬 접속된 제어 접속부들은 상기 분배된 캐스코드 트랜지스터가 다이오드 접속되도록 상기 세트의 상기 트랜지스터들의 상기 병렬 접속된 입력 및 출력 접속부들 중 하나에 접속되고, 상기 분배된 캐스코드 트랜지스터는 상기 픽셀 구동 회로들의 상기 세트의 각각의 상기 픽셀 구동 회로의 각각의 상기 전류 미러 회로에 대한 공통 입력 트랜지스터인
능동 매트릭스 OLED 디스플레이 패널.
The method according to any one of claims 1 to 8,
The pixel drive circuit includes a current mirror circuit, and the parallel connected control connections of the transistors of the set include the parallel connected input and output connections of the transistors of the set such that the distributed cascode transistor is diode connected. Connected to one of the distributed cascode transistors is a common input transistor for each of the current mirror circuits of each of the pixel drive circuits of the set of pixel drive circuits.
Active Matrix OLED Display Panel.
능동 매트릭스 OLED 디스플레이 패널로서,
각각 관련 픽셀 구동 회로를 갖는 복수의 OLED 픽셀을 포함하고,
상기 픽셀 구동 회로는,
다이오드 접속된 입력 트랜지스터를 갖는 전류 미러와,
전류 출력 트랜지스터 - 상기 전류 출력 트랜지스터는 미러 출력 전류를 이용하여 OLED를 구동하기 위한 픽셀 구동 트랜지스터임 - 와,
상기 출력 전류를 프로그래밍하기 위해 상기 픽셀 구동 트랜지스터에 대한 게이트 전압을 저장하도록 상기픽셀 구동 트랜지스터의 게이트 접속부에 결합된 캐패시터와,
상기 전류 미러 입력 트랜지스터와 상기 픽셀 구동 트랜지스터 사이에 직렬로 접속된 선택 트랜지스터를 포함하고,
상기 다이오드 접속된 입력 트랜지스터는 상기 픽셀 구동 회로들의 세트 간에 공유된 분배된 트랜지스터를 포함하고, 상기 분배된 트랜지스터는 상기 세트의 상기 픽셀 구동 회로들의 각각에 개별적인 물리적 다이오드 접속된 트랜지스터를 포함하고, 상기 세트의 상기 개별적인 물리적 다이오드 접속된 트랜지스터들은 병렬로 접속된 각각의 입력, 출력 및 제어 접속부들을 구비하며, 상기 다이오드 접속된 트랜지스터 각각은 상기 트랜지스터의 각각의 제어 접속부 및 상기 선택 트랜지스터에 접속된 상기 입력 및 출력 접속부들 중 하나를 구비하는
능동 매트릭스 OLED 디스플레이 패널.
As an active matrix OLED display panel,
A plurality of OLED pixels each having an associated pixel drive circuit,
The pixel driving circuit,
A current mirror having a diode connected input transistor,
A current output transistor, the current output transistor being a pixel drive transistor for driving an OLED using a mirror output current;
A capacitor coupled to the gate connection of the pixel driving transistor to store a gate voltage for the pixel driving transistor to program the output current;
A selection transistor connected in series between said current mirror input transistor and said pixel driving transistor,
The diode connected input transistor comprising a distributed transistor shared between the set of pixel drive circuits, the distributed transistor comprising a separate physical diode connected transistor to each of the pixel drive circuits of the set, the set Wherein the individual physical diode connected transistors have respective input, output and control connections connected in parallel, wherein each diode connected transistor is each input and output connected to a respective control connection of the transistor and the selection transistor. With one of the connections
Active Matrix OLED Display Panel.
제11항에 있어서,
상기 픽셀 구동 회로들의 세트에 공통인 공통 제2 선택 트랜지스터를 더 포함하며, 상기 분배된 트랜지스터의 상기 다이오드 접속된 트랜지스터 각각의 상기 입력 및 출력 병렬 접속 접속부의 다른 접속부는 상기 공통 선택 트랜지스터의 입력/출력 접속부에 접속되는
능동 매트릭스 OLED 디스플레이 패널.
12. The method of claim 11,
Further comprising a common second select transistor common to the set of pixel drive circuits, wherein the other connection of the input and output parallel connect connections of each of the diode connected transistors of the distributed transistor is an input / output of the common select transistor. Connected to the connection
Active Matrix OLED Display Panel.
제11항 또는 제12항에 있어서,
상기 디스플레이 패널의 각각의 행 또는 열은 각각 각각의 상기 분배된 트랜지스터를 갖는 복수의 상기 픽셀 구동 회로들의 세트를 포함하는
능동 매트릭스 OLED 디스플레이 패널.
13. The method according to claim 11 or 12,
Each row or column of the display panel includes a set of a plurality of the pixel driving circuits each having the respective distributed transistors.
Active Matrix OLED Display Panel.
능동 매트릭스 OLED 디스플레이 패널을 제공하는 방법으로서,
상기 패널은, 관련 전류-프로그래밍된 픽셀 구동 회로를 각각 구비하는 복수의 OLED 픽셀 - 상기 픽셀 구동 회로는 픽셀 선택 라인, 및 상기 픽셀 선택 라인이 활성일 때 상기 관련 OLED 픽셀에 대해 OLED 픽셀을 프로그래밍하기 위한 전류 프로그래밍 입력을 가짐 - 을 포함하고,
상기 방법은,
상기 전류 프로그래밍 입력들에 대한 프로그래밍 전류를 각각의 입력 트랜지스터를 통해 상기 픽셀 구동 회로들의 세트 각각에 제공하는 단계와,
상기 픽셀 구동 회로들의 세트 간에 전기적으로 공유되고 상기 공유되는 입력 트랜지스터의 기능의 일부가 상기 세트의 상기 픽셀 구동 회로 각각과 결합하여 물리적으로 위치되도록 물리적으로 분배되는 입력 트랜지스터 기능을 제공하도록 상기 픽셀 구동 회로들의 세트의 상기 입력 트랜지스터들의 적어도 입력, 출력 및 제어 접속부들을 각각 병렬로 접속하는 단계와,
상기 입력 트랜지스터들의 상기 병렬 접속된 입력 접속부들에 접속된, 상기 픽셀 구동 회로들의 세트에 공통 전류 프로그래밍 라인을 제공하는 단계를 포함하는
능동 매트릭스 OLED 디스플레이 패널 제공 방법.A method of providing an active matrix OLED display panel,
The panel comprises a plurality of OLED pixels, each having an associated current-programmed pixel driving circuit, wherein the pixel driving circuit is configured to program an OLED pixel for the associated OLED pixel when the pixel selection line is active. Has a current programming input for
The method comprises:
Providing a programming current for the current programming inputs to each of the set of pixel drive circuits through respective input transistors;
The pixel drive circuitry to provide an input transistor function that is electrically shared between the set of pixel drive circuits and that a portion of the shared input transistor's function is physically distributed so as to be physically located in combination with each of the pixel drive circuits of the set. Connecting at least input, output and control connections of the input transistors of the set of transistors in parallel, respectively;
Providing a common current programming line to said set of pixel drive circuits connected to said parallel connected input connections of said input transistors;
How to provide an active matrix OLED display panel. 제14항에 있어서,
상기 픽셀 구동 회로의 픽셀 프로그래밍 시간을 감소시키는 단계를 포함하고, 상기 입력 트랜지스터들은 전기적으로 공유되고 물리적으로 분배된 캐스코드 트랜지스터 기능을 제공하는 캐스코드 트랜지스터들을 포함하고,
상기 방법은, 상기 공통 전류 프로그래밍 라인으로부터 상기 픽셀 구동 회로의 상기 전류 프로그래밍 입력에 프로그래밍 전류를 상기 전기적으로 공유되고 물리적으로 분배된 캐스코드 트랜지스터 기능을 통해 제공하는 단계를 포함하여,
가변 전류를 이용하여 상기 공통 전류 프로그래밍 라인을 구동할 때 상기 픽셀 구동 회로의 상기 픽셀 프로그래밍 시간을 감소시키기 위해 상기 공통 전류 프로그래밍 라인 상의 전압 스윙이 감소되는
능동 매트릭스 OLED 디스플레이 패널 제공 방법.
15. The method of claim 14,
Reducing pixel programming time of the pixel drive circuit, wherein the input transistors comprise cascode transistors that provide an electrically shared and physically distributed cascode transistor function,
The method includes providing a programming current through the electrically shared and physically distributed cascode transistor function from the common current programming line to the current programming input of the pixel drive circuit.
When driving the common current programming line using a variable current, the voltage swing on the common current programming line is reduced to reduce the pixel programming time of the pixel driving circuit.
How to provide an active matrix OLED display panel.
제14항 또는 제15항에 있어서,
상기 픽셀 구동 회로는 전류 미러 회로를 포함하고, 상기 입력 트랜지스터들은 다이오드-접속된 전류 미러 입력 트랜지스터들을 포함하며,
상기 방법은, 상기 병렬-접속된 제어 접속들을 상기 입력 트랜지스터들의 상기 병렬-접속된 입력 접속부들에 접속시키는 단계와,
상기 OLED 디스플레이 패널의 전류 데이터 라인과 상기 공통 전류 프로그래밍 라인 사이에 선택 트랜지스터를 제공하는 단계를 더 포함하는
능동 매트릭스 OLED 디스플레이 패널 제공 방법.
16. The method according to claim 14 or 15,
The pixel driving circuit comprises a current mirror circuit, the input transistors comprise diode-connected current mirror input transistors,
The method includes connecting the parallel-connected control connections to the parallel-connected input connections of the input transistors;
Providing a selection transistor between the current data line of the OLED display panel and the common current programming line;
How to provide an active matrix OLED display panel.
능동 매트릭스 OLED 디스플레이 패널로서,
각각 관련 전류 프로그래밍된 픽셀 구동 회로를 구비한 복수의 OLED 픽셀 - 상기 픽셀 구동 회로는 픽셀 선택 라인, 및 상기 픽셀 선택 라인이 활성일 때 관련 OLED 픽셀에 대해 OLED 픽셀을 프로그래밍하기 위한 전류 프로그래밍 입력을 구비함 - 과,
상기 픽셀 구동 회로들의 세트 각각의 상기 전류 프로그래밍 입력에 프로그래밍 전류를 제공하기 위한 입력 트랜지스터를 포함하고,
상기 입력 트랜지스터들의 적어도 상기 입력 접속부들, 상기 출력 접속부들 및 상기 제어 접속부들은 각각 서로 병렬로 접속되어, 상기 픽셀 구동 회로들의 세트 사이에 전기적으로 공유되고 상기 공유된 입력 트랜지스터의 입력 트랜지스터 기능의 부분이 상기 세트의 상기 픽셀 구동 회로 각각과 결합하여 물리적으로 위치되도록 물리적으로 분배되는 입력 트랜지스터 기능을 제공하며,
상기 디스플레이 패널은 상기 입력 트랜지스터들의 상기 병렬 접속 입력 접속부들에 접속된 픽셀 구동 회로들의 상기 세트에 대한 공통 전류 프로그래밍 라인을 더 포함하는
능동 매트릭스 OLED 디스플레이 패널.As an active matrix OLED display panel,
A plurality of OLED pixels, each having an associated current programmed pixel drive circuit, the pixel drive circuit having a pixel select line and a current programming input for programming the OLED pixel for the associated OLED pixel when the pixel select line is active; Ham-and,
An input transistor for providing a programming current to the current programming input of each of the set of pixel drive circuits,
At least the input connections, the output connections and the control connections of the input transistors are each connected in parallel with each other so that a portion of the input transistor function of the shared input transistor is electrically shared between the set of pixel driving circuits. Provide an input transistor function that is physically distributed to be physically located in combination with each of the pixel drive circuits of the set,
The display panel further includes a common current programming line for the set of pixel drive circuits connected to the parallel connected input connections of the input transistors.
Active Matrix OLED Display Panel.
KR1020137024691A 2011-02-21 2012-02-13 Oled display drive circuits and techniques KR20140008399A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1102967.5A GB2488179A (en) 2011-02-21 2011-02-21 AMOLED drive circuity including distributed cascode transistor
GB1102967.5 2011-02-21
PCT/GB2012/000146 WO2012114059A2 (en) 2011-02-21 2012-02-13 Oled display drive circuits and techniques

Publications (1)

Publication Number Publication Date
KR20140008399A true KR20140008399A (en) 2014-01-21

Family

ID=43881421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024691A KR20140008399A (en) 2011-02-21 2012-02-13 Oled display drive circuits and techniques

Country Status (4)

Country Link
KR (1) KR20140008399A (en)
CN (1) CN103392199A (en)
GB (1) GB2488179A (en)
WO (1) WO2012114059A2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514682B2 (en) 2014-09-19 2016-12-06 Samsung Display Co., Ltd. Organic light-emitting display device and driving method of the same
US9978307B2 (en) 2014-07-18 2018-05-22 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322707B1 (en) * 2014-12-24 2021-11-09 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Driving Method thereof
CN105609049B (en) * 2015-12-31 2017-07-21 京东方科技集团股份有限公司 Display driver circuit, array base palte, circuit drive method and display device
CN110992884B (en) * 2019-12-24 2021-07-09 武汉天马微电子有限公司 Display panel, display device and detection compensation method of display panel
CN112735341A (en) * 2020-12-30 2021-04-30 Tcl华星光电技术有限公司 Pixel driving circuit and display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1102949A (en) 1965-05-07 1968-02-14 Amp Inc Connector crimping apparatus
KR100888004B1 (en) * 1999-07-14 2009-03-09 소니 가부시끼 가이샤 Current drive circuit and display comprising the same, pixel circuit, and drive method
GB2381643A (en) 2001-10-31 2003-05-07 Cambridge Display Tech Ltd Display drivers
KR20030086168A (en) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 The organic electro-luminescence device and method for fabricating of the same
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US8760374B2 (en) * 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
US20050275352A1 (en) * 2004-06-14 2005-12-15 Au Optronics Corporation. Redundant storage capacitor and method for repairing OLED pixels and driving circuits
CN101283393B (en) * 2005-10-12 2013-12-18 皇家飞利浦电子股份有限公司 Transistor control circuits and control methods, and active matrix display devices using same
JP2008009276A (en) * 2006-06-30 2008-01-17 Canon Inc Display device and information processing device using the same
GB2462646B (en) 2008-08-15 2011-05-11 Cambridge Display Tech Ltd Active matrix displays

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978307B2 (en) 2014-07-18 2018-05-22 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9514682B2 (en) 2014-09-19 2016-12-06 Samsung Display Co., Ltd. Organic light-emitting display device and driving method of the same

Also Published As

Publication number Publication date
WO2012114059A3 (en) 2012-12-13
WO2012114059A2 (en) 2012-08-30
GB201102967D0 (en) 2011-04-06
CN103392199A (en) 2013-11-13
GB2488179A (en) 2012-08-22

Similar Documents

Publication Publication Date Title
AU2019284083B2 (en) Electronic display with hybrid in-pixel and external compensation
TWI737214B (en) Electronic devices with low refresh rate display pixels
KR102663039B1 (en) Electroluminescent Display Device
US8552655B2 (en) Image display apparatus
US8605075B2 (en) Display apparatus and display-apparatus driving method
JP4826597B2 (en) Display device
KR100659155B1 (en) Current feedback type amoled driving circuit
US8344975B2 (en) EL display device with voltage variation reduction transistor
JP6159965B2 (en) Display panel, display device and electronic device
US8749460B2 (en) Image display device having a reset switch for setting a potential of a capacitor to a predetermined reference state
CN109903720B (en) Light emitting display device and driving method thereof
US20140204067A1 (en) Pixel Circuits and Driving Schemes for Active Matrix Organic Light Emitting Diodes
JP2016177049A (en) Light-emitting element display device
US20110157118A1 (en) Drive circuit and display device
KR20140008399A (en) Oled display drive circuits and techniques
KR100599497B1 (en) Pixel circuit of active matrix oled and driving method thereof and display device using pixel circuit of active matrix oled
US20130082912A1 (en) Display Drives Circuits and Techniques
WO2019114429A1 (en) Pixel driving circuit, pixel circuit, and display device and driving method thereof
CN112470210A (en) Clock and voltage generating circuit and display device including the same
KR20050052400A (en) Driving device, display device and driving control method thereof
JP5152094B2 (en) Pixel circuit, pixel circuit driving method, display device, and display device driving method
US8284182B2 (en) Inverter circuit and display device
US8284183B2 (en) Inverter circuit and display device
US11270639B2 (en) Pixel circuit and display device
JP5659906B2 (en) Inverter circuit and display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid