KR20140001133A - 안테나 회로 부재, ic 인렛, ic 칩의 보호 방법 및 안테나 회로 부재의 제조 방법 - Google Patents
안테나 회로 부재, ic 인렛, ic 칩의 보호 방법 및 안테나 회로 부재의 제조 방법 Download PDFInfo
- Publication number
- KR20140001133A KR20140001133A KR1020130072289A KR20130072289A KR20140001133A KR 20140001133 A KR20140001133 A KR 20140001133A KR 1020130072289 A KR1020130072289 A KR 1020130072289A KR 20130072289 A KR20130072289 A KR 20130072289A KR 20140001133 A KR20140001133 A KR 20140001133A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- reinforcement layer
- circuit member
- antenna circuit
- layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
안테나 회로 부재(2A)는, 기재(3)와, 기재(3)에 설치된 안테나 배선(4)과, 안테나 배선(4)에 형성된 IC 칩 실장부(6)를 갖고, IC 칩 실장부(6)의 주변에 도포에 의해 형성된 IC 칩 보강층(7)이 형성되어 있는 것을 특징으로 한다. IC 인렛(2)은, 안테나 회로 부재(2A)와, IC 칩 실장부(6)에 실장된 IC 칩(5)을 갖는 것을 특징으로 한다.
Description
본 발명은, 안테나 회로 부재, IC 인렛, IC 칩의 보호 방법 및 안테나 회로 부재의 제조 방법에 관한 것이다.
최근, 관리 대상의 물품(피착체)에 접착된 IC 태그를 정보 취득 장치에 대어 IC 태그로부터 정보를 입수하고, 물품의 식별이나 관리 등을 행하는 비접촉식 RFID(Radio Frequency Identification)이 개발되어, 보급되고 있다. 이 IC 태그에 내장된 IC 칩은, 정보 취득 장치가 발하는 전자파에 의해 기동하여, 정보 취득 장치와의 사이에서 정보의 송수신을 행하거나, 데이터의 재기입을 행하거나 할 수 있다. IC 태그의 이용 분야로서는, 예를 들면 각종 교통 기관의 정기권, 기업 등에 있어서의 건물이나 사업소에의 입출 관리, 상품의 재고 관리, 물류 관리 등 다방면에 걸친다.
IC 태그가 보급되어 온 가운데, 외부로부터의 응력(외부 응력)에 의해 IC 칩이 깨지거나 하여 파손된다고 하는 문제가 생겼다.
예를 들면, IC 태그의 IC 칩이 실장된 부분은, IC 칩이 실장되어 있지 않은 부분과 비교하여 두께 치수가 커서, 융기되어 있다. 그 때문에, 외부 응력이 IC 칩이 실장된 부분에 집중되어 가해지기 쉬워져, IC 칩이 깨지거나 한다.
이와 같은 IC 칩의 파손을 방지하기 위해서, 다양한 기술이 개발되고 있다.
예를 들면, 문헌 1(일본 특허 출원 공개 제2009-301099호 공보)에는, 수지 시트 위에 IC 칩이 탑재된 RF-ID 미디어에 있어서, 수지 시트를 개재하여 IC 칩과는 반대측에, IC 칩을 내부에 포함하는 데 충분한 직경을 구비하는 링 형상의 보강 부재를 배치한 것이 기재되어 있다. 그리고, 문헌 1에는, 이 보강 부재를 인쇄에 의해 형성할 수 있도록, 잉크로 구성한다는 취지도 기재되어 있다.
또한, 문헌 2(국제 공개 제2008/047630호)에는, 인렛 기재의 한쪽 면에, IC 칩의 릴리프 공간으로 되는 원형 개구가 형성된 IC 칩 보호 시트가 접착되고, 인렛 기재의 다른 쪽 면에, 안테나 패턴과, 안테나 패턴에 장착된 IC 칩을 구비한 IC 태그 라벨이 기재되어 있다. 문헌 2에 기재된 IC 태그 라벨은, 띠 형상으로 연속한 인렛에 대하여 소정 형상 및 치수의 개구가 형성된 IC 칩 보호 시트를 개구의 중심에 IC 칩이 위치하도록 라미네이트하고, 그 후, 라벨 형상으로 탈형하여 제조된다.
그 외, 문헌 3(일본 특허 출원 공개 제2009-211464호 공보)에는, 외장체 내부의 수납 공간에, 안테나부 및 IC 칩을 구비한 기판, 및 구멍부를 갖는 보호판을 겹쳐서 비접착으로 수납한 IC 태그가 기재되어 있다. 이 IC 태그에서는, 구멍부의 위치를, 보호판과 기판을 겹쳤을 때에 IC 칩이 수용되는 위치로 하고 있다.
그러나, 문헌 1에 기재된 RF-ID 미디어에서는, IC 칩이 실장된 수지 시트의 면과는 반대측의 면에 보강 부재를 스크린 인쇄에 의해 형성하므로, 인쇄할 때에 IC 칩의 위치를 수지 시트 표면으로부터 시인할 수 있을 필요가 있기 때문에, 수지 시트는 투명할 필요가 있어, 수지 시트의 재질에 자유도가 없다. 또한 IC 칩에 대한 보강 부재의 고도의 인쇄 정밀도가 필요로 되기 때문에, 인쇄의 위치 정렬이 어렵다고 하는 문제가 있다.
또한, 문헌 2에 기재된 IC 태그 라벨에서는, IC 칩 보호 시트를 그 개구의 중심에 IC 칩이 위치하도록 라미네이트해야만 하고, 라미네이트 시의 고도의 가공 정밀도가 요구되기 때문에, 접합의 위치 정렬이 어렵다고 하는 문제가 있다. 또한, IC 칩 보호 시트가 시트 형상이기 때문에, 면 형상으로 접합해야만 하여, 공기 혼입이나 주름 발생 등이 발생할 우려도 있다.
또한, 문헌 3에 기재된 IC 태그에서는, IC 칩이 구멍부에 수용되도록 보호판을 접합할 필요가 있기 때문에, 접합 위치의 조정이 어렵다고 하는 문제가 있다. 또한, 보호판이 단단한 재질이기 때문에, 구멍부를 펀칭으로 형성하면 버어가 발생하기 쉬워, 버어 제거가 필요로 된다.
이와 같이, 종래의 IC 칩 보호 기술은, 안테나 회로에 IC 칩을 실장한 후에, IC 칩을 피하면서 보강용 부재를 접합하거나, 인쇄하거나 해야만 하기 때문에, 고정밀도의 라미네이트 기술이나 고정밀도의 인쇄 기술이 필요로 된다.
또한 종래의 안테나 회로에는 없었던 보강용 부재를 필요로 하기 때문에, 안테나 회로 전체의 두께 및 원재료 비용이 증가하여, IC 태그의 대형화 및 고가격화로 이어진다.
본 발명의 목적은, 고정밀도의 기술을 필요로 하지 않고 용이하게 IC 칩을 보호할 수 있는 안테나 회로 부재 및 그 안테나 회로 부재를 이용한 IC 인렛을 제공하는 것이다. 또한, 본 발명의 다른 목적은, 고정밀도의 기술을 필요로 하지 않고 용이하게 IC 칩을 보호할 수 있는 IC 칩의 보호 방법 및 안테나 회로 부재의 제조 방법을 제공하는 것이다.
본 발명의 안테나 회로 부재는, 기재와, 상기 기재에 설치된 안테나 배선과, 상기 안테나 배선에 설치된 IC 칩 실장부를 갖고, 상기 IC 칩 실장부의 주변에 도포에 의해 형성된 IC 칩 보강층이 형성되어 있는 것을 특징으로 한다.
본 발명의 IC 인렛은, 상기 본 발명의 안테나 회로 부재와, 상기 IC 칩 실장부에 실장된 IC 칩을 갖는 것을 특징으로 한다.
본 발명의 IC 칩 보호 방법은, 기재와, 상기 기재에 설치된 안테나 배선과, 상기 안테나 배선에 설치된 IC 칩 실장부를 갖는 안테나 회로 부재에서, 상기 IC 칩 실장부의 주변에 IC 칩 보강층을 도포에 의해 형성하는 것을 특징으로 한다.
본 발명의 안테나 회로 부재의 제조 방법은, 권회된 안테나 배선 및 IC 칩 실장부를 기재에 설치하고, 상기 권회된 안테나 배선의 내측으로부터 외측에 걸쳐 상기 안테나 배선의 일부를 피복하는 절연층과, 상기 IC 칩 실장부의 주변에 형성되는 IC 칩 보강층을 도포에 의해 동시에 형성하는 것을 특징으로 한다.
본 발명의 안테나 회로 부재에서는, 상기 IC 칩 실장부의 주변에 IC 칩 보강층이 형성되어 있고, 이 IC 칩 보강층은, 도포에 의해 형성되어 있다. 즉, IC 칩을 실장하기 전의 안테나 회로에 IC 칩 보강층이 형성되어 있다.
그 때문에, 미리 IC 칩 실장부의 주변에 IC 칩 보강층이 형성되어 있는 상태에서, IC 칩을 실장하면 되기 때문에, IC 칩 실장 후에 인쇄로 보강층을 형성하거나, IC 칩을 피하면서 보강용 부재를 접합하거나 할 필요가 없다. IC 칩이 실장된 후에는, IC 칩 보강층이 IC 칩에 가해지는 충격을 저감한다.
따라서, 본 발명의 안테나 회로 부재에 의하면, 고정밀도의 기술을 필요로 하지 않고 용이하게 IC 칩을 보호할 수 있다.
그리고, IC 인렛은, 본 발명의 안테나 회로 부재와, 그 안테나 회로 부재의 IC 칩 실장부에 실장된 IC 칩을 구비하고 있고, 상술과 마찬가지의 이유에 의해, 고정밀도의 기술을 필요로 하지 않고 용이하게 IC 칩을 보호할 수 있다.
본 발명의 IC 칩 보호 방법에서는, IC 칩 실장부의 주변에 IC 칩 보강층을 도포에 의해 형성하므로, 상술과 마찬가지의 이유에 의해, 고정밀도의 기술을 필요로 하지 않고 용이하게 IC 칩을 보호할 수 있다.
또한, 본 발명의 안테나 회로 부재의 제조 방법에 의하면, 상술한 본 발명의 안테나 회로 부재를 제조할 수 있다. 그 때문에, 제조된 안테나 회로 부재에 의하면, 상술과 마찬가지의 이유에 의해, 고정밀도의 기술을 필요로 하지 않고 용이하게 IC 칩을 보호할 수 있다. 또한, 본 발명의 안테나 회로 부재의 제조 방법에서는, 권회된 루프 형상의 안테나 배선의 내측으로부터 외측에 걸쳐 부분적으로 피복하는 절연층과, IC 칩 보강층을 도포에 의해 동시에 1공정에서 형성한다. 그 때문에, 루프 형상의 안테나 배선을 갖는 안테나 회로 부재의 제조에 있어서, 절연층과 IC 칩 보강층을 따로따로 형성하는 2공정의 경우에 비해, 효율이 향상될 뿐만 아니라, 공정 삭감에 의한 수율의 향상 및 제조 비용의 삭감으로 이어진다.
또한, 도포에 의해 동시에 형성한다란, 동일한 도포 공정에서 형성하는 것을 말하는 것으로서, 동일한 도포 공정 내에서의 타임 래그가 존재하는 경우도 포함한다.
도 1은 제1 실시 형태에 따른 IC 태그의 단면도.
도 2는 도 1에 있어서의 IC 태그를 구성하는 IC 인렛의 평면도.
도 3은 제1 실시 형태에 따른 안테나 회로 부재의 IC 칩 실장부와 그 주변의 일부 확대 평면도.
도 4a는 도 2에 있어서의 IC 인렛을 구성하는 IC 칩 주변의 일부 확대 단면도.
도 4b는 제2 실시 형태에 따른 안테나 회로 부재의 IC 칩 주변의 일부 확대 단면도.
도 4c는 다른 형태에 따른 안테나 회로 부재의 IC 칩 주변의 일부 확대 단면도.
도 5a는 제3 실시 형태에 따른 안테나 회로 부재의 IC 칩 실장부와 그 주변의 일부 확대 평면도.
도 5b는 다른 형태에 따른 안테나 회로 부재의 IC 칩 실장부와 그 주변의 일부 확대 평면도.
도 6은 안테나 배선의 변형예를 도시하는 IC 인렛의 평면도.
도 2는 도 1에 있어서의 IC 태그를 구성하는 IC 인렛의 평면도.
도 3은 제1 실시 형태에 따른 안테나 회로 부재의 IC 칩 실장부와 그 주변의 일부 확대 평면도.
도 4a는 도 2에 있어서의 IC 인렛을 구성하는 IC 칩 주변의 일부 확대 단면도.
도 4b는 제2 실시 형태에 따른 안테나 회로 부재의 IC 칩 주변의 일부 확대 단면도.
도 4c는 다른 형태에 따른 안테나 회로 부재의 IC 칩 주변의 일부 확대 단면도.
도 5a는 제3 실시 형태에 따른 안테나 회로 부재의 IC 칩 실장부와 그 주변의 일부 확대 평면도.
도 5b는 다른 형태에 따른 안테나 회로 부재의 IC 칩 실장부와 그 주변의 일부 확대 평면도.
도 6은 안테나 배선의 변형예를 도시하는 IC 인렛의 평면도.
〔제1 실시 형태〕
이하, 도면을 참조하여, 본 발명의 실시 형태를 설명한다.
(IC 태그의 구성)
우선, IC 태그의 개략 구성에 대하여 설명한다.
도 1에 도시한 바와 같이, 본 실시 형태의 IC 태그(1)는, 패시브형의 IC 태그이고, IC 인렛(2)에 대하여, 소정의 태그 가공을 실시하여 얻은 태그 형상의 것이다. 이 IC 태그(1)는, IC 인렛(2)과, 인자용 표면 시트(11)와, 양면 점착 시트(12)를 구비한다.
우선, IC 인렛(2)에 대하여 설명하고, 그 후, 인자용 표면 시트(11) 및 양면 점착 시트(12)에 대하여 설명한다.
(안테나 회로 부재의 구성)
안테나 회로 부재(2A)는, 기재(3)와, 안테나 배선(4)과, IC 칩 보강층(7)을 구비한다.
기재(3)로서는, 아크릴 수지, 폴리카르보네이트 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리염화비닐 수지, 아크릴로니트릴부타디엔스티렌 수지, 폴리에스테르 수지(폴리에틸렌테레프탈레이트 등), 폴리이미드 수지 등의 합성 수지 필름이나, 상질지, 함침지, 글라신지, 코트지, 부직포 등의 종이재 등의 시트 재료를 이용할 수 있다. 기재(3)의 두께 치수는, 특별히 한정되는 것은 아니고, 예를 들면 3㎛ 이상 500㎛ 이하가 바람직하고, 특히 5㎛ 이상 200㎛ 이하가 바람직하다. 두께가 3㎛ 미만이면 두께가 얇기 때문에 기재(3)의 강성이 약하여, 각종 IC 태그 가공 공정에서의 안테나 회로 부재(2A)의 경도가 부족하여, 지지체로서의 기능을 다할 수 없으므로 각종 가공 공정에서 지장을 초래하는 경우가 있다. 두께가 500㎛를 초과하면 기재(3)의 강성이 강하여, 유연성이 부족하여, 각종 가공 공정에서 지장을 초래하는 경우나 최종 제품에서의 IC 태그(1)에 있어서 플렉시블성이 손상되어, 곡면에의 추종 접착성이 떨어지는 경우가 있다. 또한 두께가 증가함으로써 IC 태그(1)의 대형화로 이어져, 소형화가 요구되고 있는 시대의 요구에 맞지 않을 뿐만 아니라, 원재료의 비용 상승으로 이어진다.
기재(3)의 형상은 특별히 한정되는 것은 아니지만, 정사각형이나 직사각형 등의 직사각 형상이나 삼각형, 오각형, 육각형 등의 다각 형상, 원 형상, 타원 형상, 부정 형상 등 최종 제품의 용도에 따라서 다양하게 선택되면 되고, 본 실시 형태에 있어서는 평판 직사각 형상으로 형성되어 있다.
안테나 배선(4)은, 도 2에 도시한 바와 같이, 면 형상의 회로선(41)과, 3개의 접속체(42A, 42B, 42C)와, 절연층(43)과, 점퍼(44)와, 2개의 접속체(42B, 42C) 사이에 설치된 IC 칩 실장부(6)를 구비한다.
회로선(41)은, 기재(3)의 주연을 따라서 소정 횟수 권회되어 형성되고, 주로 안테나 기능이나 전력 공급 기능을 담당한다. 또한, 회로선(41)의 권취수는, 수신하는 전자파의 주파수나, 기재(3)의 크기에 따라서 적절히 결정된다.
회로선(41)의 형성 방법으로서는, 예를 들면 피복 동선을 루프 형상으로 감는 방법, 도전성 페이스트를 루프 형상으로 인쇄하는 방법, 기재(3)에 라미네이트된 구리, 알루미늄 등의 도전성 금속층을 에칭에 의해 루프 형상으로 형성하는 방법을 들 수 있다.
또한, 도전성 페이스트로서는, 금, 은, 니켈, 구리 등의 금속 입자를 바인더 혹은 유기 용제에 분산시킨 것을 사용할 수 있다. 바인더로서는, 예를 들면 폴리에스테르 수지, 폴리우레탄 수지, 에폭시 수지, 페놀 수지를 들 수 있다.
접속체(42A)는, 루프 형상의 회로선(41)의 내측 단부에 형성되고, 접속체(42C)는, 루프 형상의 회로선(41)의 외측 단부에 형성되어 있다. 또한, 접속체(42B)는, 루프 형상의 회로선(41)의 외주를 따라서 형성되어 있다. 이들 접속체(42A, 42B, 42C)는, 회로선(41)과 마찬가지로 형성된다.
절연층(43)은, 점퍼(44)와 회로선(41)을 절연시키는 것이며, 회로선(41)을 횡단하도록 덮고 있다. 절연층(43)은, 도 2나 도 3에 도시한 바와 같이, 권회된 회로선(41)의 내측으로부터 외측에 걸쳐 일부를 피복한다.
절연층(43)을 형성하는 재료로서는, 예를 들면 아크릴 우레탄 수지, 아크릴 수지, 우레탄 수지 등을 주성분으로 하는 절연성의 수지를 적용할 수 있고, 자외선 경화형의 아크릴 우레탄 수지가 바람직하다.
점퍼(44)는, 회로선(41)의 접속체(42A)와 접속체(42B)를 전기적으로 접속한다. 점퍼(44)는, 회로선(41)을 덮는 절연층(43) 위를 건너, 접속체(42A) 및 접속체(42B)에 접속되어 있다.
점퍼(44)를 형성하는 재료로서는, 예를 들면 금, 은, 니켈 등의 금속 입자를 분산시킨 도전성 페이스트 또는 도전성 잉크를 적용할 수 있다.
IC 칩 실장부(6)는, 도 2이나 도 3에 도시한 바와 같이, 접속체(42B)와 접속체(42C) 사이에 설치되며, IC 칩(5)이 실장되는 부위이다.
IC 칩 실장부(6)에는, 도 3이나 도 4a에 도시한 바와 같이, 2개의 회로 전극(61A, 61B)이 형성되어 있다. 한쪽의 회로 전극(61A)은, 접속체(42B)로부터 IC 칩(5)의 대략 바로 아래에 연장 설치되는 리드선(45)에 접속되어 있고, 다른 쪽의 회로 전극(61B)은, 접속체(42C)로부터 IC 칩(5)의 대략 바로 아래에 연장 설치되는 리드선(45)에 접속되어 있다.
(IC 인렛의 구성)
IC 인렛(2)은, 안테나 회로 부재(2A)와, IC 칩(5)을 구비한다.
IC 칩(5)은, 도 2에 도시한 바와 같이, 기재(3)면의 법선 방향에서의 평면에서 보아, 직사각 형상의 판상체로 이루어지고, 도 4a에 도시한 바와 같이, 회로 전극(61A, 61B)에 대향하는 실장면(52)을 갖는다.
IC 전극(51)은, IC 칩(5)의 실장면(52)에 형성되고, 범프(54)를 개재하여 접합재(80)에 의해 회로 전극(61A, 61B)에 도통되어 있다. 접합재(80)는, IC 칩(5)의 실장 후, 열압착됨으로써 경화체로 되고, IC 칩(5)과 기재(3) 사이 및 IC 칩(5)의 주연에 배치된다. IC 칩(5)의 주연에 배치된 접합재(80)의 경화체는, 필릿(81)을 형성하고 있다.
접합재(80)로서는, 예를 들면 땜납, 이방 도전성 필름(ACF), 이방 도전성 접착제(ACA), 이방 도전성 페이스트(ACP)를 적용할 수 있다. 이 이방 도전성 접착제, 이방 도전성 페이스트로서는, 금, 은, 구리, 니켈 등의 금속 입자를 아크릴 수지, 우레탄 수지, 에폭시 수지 등의 바인더에 분산시킨 것 등을 이용할 수 있고, 본 실시 형태에서는 열경화형의 에폭시 수지를 바인더로 한 것을 이용하고 있다.
IC 칩 보강층(7)은, 도 2, 도 3, 도 4a에 도시한 바와 같이, IC 칩 실장부(6)의 주변에 도포에 의해 형성되며, IC 칩(5)에 가해지는 충격을 저감한다.
IC 칩 보강층(7)의 형상은, IC 칩 실장부(6)를 둘러싸도록 형성되어 있으면 특별히 한정되는 것은 아니고, 삼각형, 사각형, 오각형 등의 다각형이나 원형, 타원형, 도 5a 및 도 5b와 같은 부정형의 안을 도려낸 형상을 예시할 수 있지만, 환상(環狀)일 필요는 없고, 환상의 일부가 절단되어 있는 형상이어도 된다.
IC 칩 보강층(7)의 형상을 대략 환상으로 한 경우의 폭 치수는, 100㎛ 이상이 바람직하고, 300㎛ 이상이 더욱 바람직하고, 500㎛ 이상이 특히 바람직하다. 폭 치수가 100㎛ 미만이면, IC 칩(5)의 보강 효과가 부족한 경우가 있다. 그 폭 치수는, 기재(3)를 비어져 나오지 않으면, 보다 많은 면적을 도포한 쪽이 IC 칩(5)의 보강 효과가 향상되므로 바람직하다.
도 2에 도시한 바와 같은 기재(3)면의 법선 방향에서의 평면에서 보아, IC 칩 보강층(7)의 내주연과 IC 칩(5)의 외주연의 최단 거리는, 5㎜ 이하인 것이 바람직하고, 3㎜ 이하인 것이 더욱 바람직하고, 1.5㎜ 이하인 것이 특히 바람직하다. 5㎜를 초과하여 IC 칩 보강층(7)이 형성되어 있으면, IC 칩(5)에 가해지는 충격을 저감하는 효과가 부족한 경우가 있다.
또한, IC 칩 보강층(7)의 두께 치수는, 특별히 한정되지 않고, 크게 하는 것이 바람직하지만, IC 인렛(2)이 지나치게 두꺼워지지 않을 정도로 크게 하는 것이 바람직하다. 예를 들면, IC 칩 보강층(7)은, 안테나 회로 부재(2A)에 실장된 IC 칩(5)의 상부면보다도 높은 위치로 되는 두께 치수로 형성되어 있어도 되지만, IC 칩(5)의 상부면과 동일한 높이 위치로 될 정도의 두께 치수로 형성되어 있는 것이 바람직하다. 이와 같이 IC 칩 보강층(7)을 IC 칩(5)의 상부면과 동일한 높이로 되도록 형성함으로써 IC 인렛(2)의 표면 전체에 압력이 가해진 경우에, 더욱 확실하게 IC 칩(5)을 보호할 수 있다.
IC 칩 보강층(7)을 형성하는 재료로서는, 절연성의 재료인 것이 바람직하고, 절연층(43)을 형성하는 재료와 마찬가지의 재료를 이용할 수 있다. 예를 들면, 아크릴 우레탄 수지, 아크릴 수지, 우레탄 수지 등을 주성분으로 하는 절연성의 수지를 적용할 수 있고, 절연층(43)과 동일한 재료를 이용하는 것이 보다 바람직하다.
IC 칩 보강층(7)을 형성하는 도포 방법으로서는, 스크린 인쇄, 로터리 스크린 인쇄, 솔벤트 코팅법, 그라비아 인쇄, 잉크젯 인쇄, 또한, 철판 인쇄, 요판 인쇄, 평판 인쇄, 공판 인쇄, 스프레이 도장, 디스펜서 도포 등의 모든 도포 방법을 들 수 있고, 도료나 잉크를 기재(3)에 부분 도포할 수 있는 한에 있어서 전혀 제한되는 것은 없다.
본 실시 형태의 IC 칩 보강층(7)은, 절연층(43)을 형성하는 재료와 동일한 재료로 형성되어 있다. 그리고, 본 실시 형태에서는, IC 칩 보강층(7)과 절연층(43)은, 스크린 인쇄에 의해 동일한 공정에서 형성되고 있다.
인자용 표면 시트(11)는, 기재(3)의 안테나 배선(4)이 형성된 면과 반대측의 면에 설치되어 있고, IC 인렛(2)을 보호한다. 이 인자용 표면 시트(11)에는, 예를 들면 상품의 정보 등의 가시 정보가 인쇄된다. 인자용 표면 시트(11)의 가시 정보로서는, 예를 들면 상품 정보(예를 들면 상품 번호나 상품명 등), 가격, 바코드, 모양, 마크를 들 수 있다. 인자용 표면 시트(11)는, 기재(3)의 안테나 배선(4)이 형성된 면에 설치해도 된다.
또한, 인자용 표면 시트(11)로서는, 그 표면에 인자 적성을 갖고 있는 것이 바람직하고, 그 재질은 폭넓게 적용할 수 있고, 예를 들면 합성 수지 필름, 합성지, 부직포, 종이를 이용할 수 있다. 또한, 필요에 따라서, 이들에 감열 기록, 감압 기록, 열전사 기록, 레이저광 기록, 잉크젯 기록 등의 각종 인자 인쇄를 실시하기 위한 피인자층을 형성한 것을 이용할 수 있다.
또한, 인자용 표면 시트(11)는, 투명해도 되고, 또는 불투명해도 된다. 또한, 복수의 인자용 표면 시트(11)를, 예를 들면 폴리에틸렌계, 폴리프로필렌계, 폴리에스테르계 등의 접착제나, 후술하는 점착제층(122)으로서 들 수 있는 점착제와 마찬가지의 점착제를 이용하여, 적층한 것을 이용할 수 있다.
양면 점착 시트(12)는, 기재(3)의 안테나 배선(4)이 형성된 면에 설치되어, 안테나 배선(4)이나 IC 칩(5)을 보호한다. 양면 점착 시트(12)는, 시트 형상의 보호 기재(121)와, 이 보호 기재(121)의 한 면에 형성된 점착제층(122)과, 보호 기재(121)의 다른 면에 형성된 접착제층(123)을 구비한다.
보호 기재(121)는, 전술에서 예시한 기재(3)와 마찬가지의 재질 중으로부터 적절히 선택하여 이용할 수 있다.
보호 기재(121)의 두께 치수는, 3㎛ 이상 500㎛ 이하가 바람직하고, 5㎛ 이상 300㎛ 이하가 더욱 바람직하고, 10㎛ 이상 200㎛ 이하가 특히 바람직하다. 보호 기재(121)의 두께 치수를 3㎛ 이상 500㎛ 이하로 함으로써, 반송 중에 안테나 배선(4) 및 IC 칩(5)을 외부로부터의 충격으로부터 보다 확실하게 지킬 수 있고, 또한, 반송 중인 IC 태그(1) 전체의 두께 치수가 과잉으로 커지는 것이 방지되므로, 경량이면서 콤팩트해져 반송이 용이해진다.
점착제층(122)은, 보호 기재(121)를 기재(3)에 접합하는 것이며, 점착제층(122)은, 보호 기재(121)의 안테나 배선(4)측의 면에 형성되고, 안테나 배선(4), 실장된 IC 칩(5) 및 IC 칩 보강층(7)의 요철에 추종하여 밀봉한다. 점착제층(122)은, 안테나 배선(4), IC 칩(5), 및 IC 칩 보강층(7)을 보호 기재(121)에 접착할 수 있는 충분한 접착력이 있으면, 그 재질은 특별히 한정되지 않고 폭넓게 적용할 수 있고, 예를 들면 고무계, 아크릴계, 실리콘계, 우레탄계의 점착제를 이용할 수 있다. 그 중에서도, 아크릴계 점착제는 접착력 및 내구성의 면에서 밸런스가 잡혀 있으므로, 바람직하다.
접착제층(123)은, 보호 기재(121)의 안테나 배선(4)과 대향하는 면과는 반대측의 면에 형성되며, IC 태그(1)를 상품 등의 피착체에 접착한다. 또한, 접착제층(123)은, IC 태그(1)를 피착체에 접착할 수 있으면, 그 재질은 폭넓게 적용할 수 있고, 예를 들면 점착제층(122)에서 예시한 것과 마찬가지의 점착제를 이용할 수 있다. 점착제층(122)과 접착제층(123)의 두께 치수는 특별히 한정되지 않지만, 예를 들면 1㎛ 이상 300㎛ 이하가 바람직하고, 5㎛ 이상 150㎛ 이하가 더욱 바람직하다. 점착제층(122)과 접착제층(123)의 두께 치수를 1㎛ 이상 300㎛ 이하로 함으로써, 점착제층(122)과 접착제층(123)의 충격을 완화하여, 반송 중에 안테나 배선(4) 및 IC 칩(5)을 외부로부터의 충격으로부터 보다 확실하게 지킬 수 있다. 또한, 점착제층(122)과 접착제층(123)의 두께 치수를 300㎛ 이하로 함으로써, 반송 중인 IC 태그(1) 전체의 두께 치수가 과잉으로 커지는 것이 방지되므로, 경량이면서 콤팩트해져 반송이 용이해진다. 점착제층(122)과 접착제층(123)의 두께 치수를 1㎛ 이상으로 함으로써, 기재(3)나 피착체에 대하여 충분한 접착력을 가질 수 있다.
양면 점착 시트(12)는, 기재(3)의 IC 칩(5)이 실장되어 있지 않은 면에 적층되어 있어도 되고, 기재(3)의 양면에 적층되어 있어도 된다.
또한, 양면 점착 시트(12)의 안테나 배선(4)에 적층되는 면과는 반대측의 접착제층(123)에 박리 시트가 적층되어도 된다. 박리 시트는, 상품 등의 피착체에 접착하기 전의 상태에 있어서는, 접착제층(123)과 함께, 기재(3)를 보호하는 기능을 담당하는 것이며, 필요에 따라서 접착제층(123)에 접하는 면에 박리제층을 형성하는 것이 바람직하다. 박리 시트로서는, 예를 들면 폴리에틸렌 라미네이트지, 코트지, 글라신지 등의 종이나 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트 등의 합성 수지 필름을 이용할 수 있다. 또한, 박리 시트의 박리제층에 이용하는 박리제로서는, 예를 들면 실리콘계 수지, 불소계 수지, 장쇄 알킬계 수지를 이용할 수 있다.
(안테나 회로 부재의 제조 방법)
본 실시 형태에 있어서의 안테나 회로 부재(2A)의 제조 방법을 설명한다. 우선, 기재(3)에 라미네이트된 구리, 금, 은, 니켈, 알루미늄 등의 도전성 금속층을 에칭에 의해 코일 형상의 회로선(41)을 형성함과 함께, 접속체(42A, 42B, 42C), 회로 전극(61A, 61B), 리드선(45)을 형성한다.
다음으로, 스크린 인쇄법에 의해, 절연층(43)과 IC 칩 보강층(7)을 동시에 형성한다. 구체적으로는, 절연층(43)은, 접속체(42A)와 접속체(42B) 사이에 걸쳐, 회로선(41)을 횡단하도록 인쇄 영역을 설정한다. IC 칩 보강층(7)은, IC 칩 실장부(6)의 주변으로서, IC 칩(5)이 실장되는 위치로부터 소정 거리 이격한 위치에 인쇄 영역을 설정한다. 그리고, 자외선 경화형의 아크릴 우레탄 수지를, 절연층(43) 및 IC 칩 보강층(7)의 각각의 인쇄 영역에 스크린 인쇄법에 의해 도포하고, 도포 후, 자외선을 조사하여, 도포된 아크릴 우레탄 수지를 경화시킨다.
다음으로, 절연층(43) 위에 금속 입자를 분산시킨 도전성 페이스트 또는 도전성 잉크를 인쇄하여, 점퍼(44)를 형성하고, 접속체(42A)와 접속체(42B)를 전기적으로 접속한다.
(IC 칩의 실장 방법)
IC 칩(5)의 실장은, 플립 칩 방식에 의해 행해진다. 구체적으로는, 기재(3)의 회로 전극(61A, 61B) 위에 접합재(80)를 소정량 도포한다. 한편, IC 칩(5)에 미리 범프(54)를 형성해 놓고, 기재(3)의 회로 전극(61A, 61B)에, 도포된 접합재(80) 위로부터 IC 칩(5)의 범프(54)가 있는 실장면(52)을 압박하여, 접합재(80) 중에 범프(54)를 인입시킨다. 그때, IC 칩(5)의 주연에도 접합재(80)가 널리 퍼진다. 그리고, 평판 형상의 압착판에 의해 기재(3)를 향하여 IC 칩(5)을 소정 시간 가열 압착한다. 여기에서, 이용하는 압착판으로서는, 금속 또는 수지로 형성되고, IC 칩(5)의 주연의 필릿보다 큰 면적의 평면부를 갖고, 그 평면부에는 접합재(80)가 접착되지 않도록 박리 처리를 실시한 것이 바람직하다. 그 후, 접합재(80)의 경화에 의해 IC 칩(5)의 주연에 필릿(81)이 형성된다.
또한, 플립 칩 방식에 의한 실장 방법으로서는, 예를 들면 ESC 공법, C4 공법, 초음파 플립 칩 공법 등을 들 수 있다.
(본 실시 형태의 효과)
본 실시 형태의 안테나 회로 부재(2A)에서는, IC 칩 실장부(6)의 주변에 IC 칩 보강층(7)이 형성되어 있고, 이 IC 칩 보강층(7)은, 도포에 의해 형성되어 있다. 즉, IC 칩(5)을 실장하기 전의 안테나 배선(4)에 IC 칩 보강층(7)이 형성되어 있다. 그 때문에, 미리 IC 칩 실장부(6)의 주변에 IC 칩 보강층(7)이 형성되어 있는 상태에서, IC 칩(5)을 실장하면 되기 때문에, IC 칩(5) 실장 후에 인쇄로 IC 칩 보강층(7)을 형성하거나, IC 칩(5)을 피하면서 보강용 부재를 접합하거나 할 필요가 없다. 그리고, IC 칩(5) 실장 후에는 IC 칩 보강층(7)이 IC 칩(5)에 가해지는 충격을 저감한다. IC 칩 보강층(7)이 IC 칩(5)의 주변에 형성되어 있으므로, IC 칩(5)의 측방으로부터의 충격에 대하여 특히 보호 효과를 발휘한다.
따라서, 안테나 회로 부재(2A)에 의하면, 용이하게 IC 칩(5)을 보호할 수 있다.
본 실시 형태의 IC 칩 보강층(7)은, 절연층(43)을 형성하는 재료와 동일한 재료로 형성되어 있다. 그리고, 본 실시 형태에서는, IC 칩 보강층(7)과 절연층(43)은, 스크린 인쇄에 의해 동일한 공정에서 형성되고 있다.
그 때문에, 본 실시 형태의 안테나 회로 부재(2A)의 제조 방법에 의하면, IC 칩 보강층(7)과 절연층(43)을 따로따로 형성하는 경우에 비해, 제조 효율이 향상된다.
〔제2 실시 형태〕
다음으로, 도면을 참조하여, 본 발명의 제2 실시 형태를 설명한다.
도 4b는 본 발명의 제2 실시 형태에 따른 안테나 회로 부재(2B)의 IC 칩(5) 주변의 일부 확대 단면도이다.
안테나 회로 부재(2B)에 있어서의 IC 칩 보강층(7B)은, 제1 실시 형태의 안테나 회로 부재(2A)에 있어서의 IC 칩 보강층(7)과 적층 구성에 있어서 상이하다.
또한, 이후의 설명 시에, 제1 실시 형태와 동일한 구성에 대해서는 동일한 부호를 붙이고, 그 설명을 간략 또는 생략한다.
안테나 회로 부재(2B)에 있어서는, IC 칩 보강층(7B)은, 도포에 의해 형성된 복수의 층이 적층되어 구성된다. IC 칩 보강층(7B)은, 제1 보강층(71)과, 제2 보강층(72)으로 구성되고, IC 칩 보강층(7B)은, 베이스층(46) 위에 형성되어 있다. 즉, 기재(3)측으로부터 베이스층(46), 제1 보강층(71) 및 제2 보강층(72)이 이 순서로 적층되어 있다. 이와 같이, 기재(3) 위의 IC 칩 실장부(6) 주변에 형성된 IC 칩 보강층(7B)과 베이스층(46)으로 IC 칩 보강 적층체가 구성된다.
베이스층(46)은, 본 실시 형태에서는, 안테나 배선(4)과 동일한 재료로 구성된다. 단, 베이스층(46)은, 안테나 배선(4)과는 전기적으로 독립되어 있다. 베이스층(46)은, 제1 실시 형태에서 설명한 회로선(41)의 형성 시, IC 칩 실장부(6)의 주변에 도전성 금속층을 에칭에 의해 제거하지 않고 남김으로써 형성할 수 있다. 이때, 베이스층(46)은, 접속체(42B), 접속체(42C) 및 리드선(45)과 도통하지 않도록 형성하는 것이 바람직하다. 베이스층(46)이, 접속체(42B), 접속체(42C) 및 리드선(45)과 도통하게 된 경우에는, IC 칩(5)에 전류가 흐르기 어려워지거나, 공진 주파수가 변화되어 데이터의 주고받음을 할 없게 될 가능성이 있다.
IC 칩 보강층(7B)을 구성하는 제1 보강층(71)은, 본 실시 형태에서는, 제1 실시 형태의 IC 칩 보강층(7)과 마찬가지로 형성되고, 절연층(43)을 형성하는 재료와 동일한 재료로 형성되어 있다. 그리고, 제1 보강층(71)과, 절연층(43)은, 스크린 인쇄에 의해 동일한 공정에서 형성되고 있다.
또한, 제2 보강층(72)은, 본 실시 형태에서는, 제1 실시 형태의 점퍼(44)를 형성하는 재료와 동일한 재료로 형성되어 있다. 그리고, 제2 보강층(72)과, 점퍼(44)는, 인쇄에 의해 동일한 공정에서 형성되어 있다. 제2 보강층(72)은, 제1 보강층(71)으로부터 비어져 나오지 않도록 형성되는 것이 바람직하다. 제2 보강층(72)이 제1 보강층(71)으로부터 비어져 나와, 접속체(42B), 접속체(42C) 및 리드선(45)과 도통하게 된 경우에는, IC 칩(5)에 전류가 흐르기 어려워지거나, 공진 주파수가 변화되어 데이터의 주고받음을 할 수 없게 될 가능성이 있다.
(제2 실시 형태의 효과)
본 실시 형태의 안테나 회로 부재(2B)에 의하면, IC 칩(5)의 주변에 IC 칩 보강층(7B)과 베이스층(46)으로 IC 칩 보강 적층체가 형성되고, 제1 실시 형태의 경우보다도 다층 구조로 함으로써 두께 치수를 크게 할 수 있기 때문에, IC 칩(5)의 보호 효과가 향상된다.
또한, IC 칩 보강 적층체를 구성하는 각 층(46, 71, 72)은, 각각 안테나 회로 부재의 제조 방법에 있어서의 에칭 공정, 절연층 형성 공정, 점퍼 형성 공정과 동시에 형성할 수 있다. 즉, IC 칩 보강 적층체를 형성하기 위해서 별도 공정을 실시할 필요가 없기 때문에, 제조 효율의 저하를 초래하지 않고, IC 칩(5)의 보호 효과가 우수한 안테나 회로 부재(2B)를 제조할 수 있다.
〔제3 실시 형태〕
이하, 도면을 참조하여, 본 발명의 제3 실시 형태를 설명한다.
도 5a는 본 발명의 제3 실시 형태에 따른 안테나 회로 부재(2D)의 IC 칩 실장부(6) 주변의 일부 확대 평면도이다.
안테나 회로 부재(2D)에 있어서의 IC 칩 보강층(7D)의 형상이, 제1 실시 형태의 안테나 회로 부재(2A)에 있어서의 IC 칩 보강층(7)과 상이하다.
또한, 이후의 설명 시에, 제1 실시 형태 및 제2 실시 형태와 동일한 구성에 대해서는 동일한 부호를 붙이고, 그 설명을 간략 또는 생략한다.
안테나 회로 부재(2D)의 IC 칩 실장부(6)의 주변으로서 접속체(42B)와 접속체(42C) 사이에는, 가이드부(47)가 설치되어 있다.
가이드부(47)는, IC 칩(5)을 IC 칩 실장부(6)에 실장할 때에, 실장 장치에 의한 위치 결정을 행하기 위한 안표로 된다. 가이드부(47)는, 도 5a에 도시한 바와 같이, 실장되는 IC 칩(5)의 근방에 설치되어 있다.
가이드부(47)는, 본 실시 형태에서는, 안테나 배선(4)과 동일한 재료로 구성된다. 단, 가이드부(47)는, 안테나 배선(4)과는 전기적으로 독립되어 있다. 가이드부(47)는, 제1 실시 형태에서 설명한 회로선(41) 등의 형성 시, IC 칩 실장부(6)의 주변에 도전성 금속층을 에칭에 의해 제거하지 않고 남김으로써 형성할 수 있다. 이때, 접속체(42B), 접속체(42C) 및 리드선(45)과 도통하지 않도록 형성하는 것이 바람직하다.
IC 칩 보강층(7D)은, IC 칩 실장부(6)의 주변에 있어서 도포에 의해 형성되지만, 가이드부(47)를 노출시키도록 도포 영역이 설정되어 있다. 이것은, IC 칩 보강층(7D)을 구성하는 재료의 광투과율이 낮아, 불투명한 경우, 가이드부(47)를 피복하게 되면, 실장 장치의 카메라 등으로 IC 칩 실장부(6)나 가이드부(47)의 위치를 인식하기 어려워져, IC 칩(5)의 실장이 어려워지기 때문이다.
(제3 실시 형태의 효과)
본 실시 형태의 안테나 회로 부재(2D)에 의하면, 상기 제1 실시 형태와 마찬가지의 효과를 발휘하는 것 외에, 다음과 같은 효과를 더 발휘한다.
안테나 회로 부재(2D)에서는, 가이드부(47)를 노출시킨 상태에서 IC 칩 실장부(6)의 주변에 도포에 의해 IC 칩 보강층(7D)이 형성되어 있다. 따라서, 안테나 회로 부재(2D)에 의하면, IC 칩(5)을 실장할 때의 위치 인식 정밀도를 확보하면서, IC 칩(5)의 보호 효과를 향상시킬 수 있다.
또한, IC 칩 보강층(7D)을 구성하는 재료의 광투과율이 높아, 실장 장치의 카메라 등에 의한 인식에 지장이 없는 정도이면, 도 5b에 도시한 안테나 회로 부재(2E)와 같이, 가이드부(47)를 피복하도록 IC 칩 보강층(7E)을 도포에 의해 형성해도 된다. 이 경우, IC 칩(5)의 주변의 근접한 위치에 IC 칩 보강층(7E)을 형성할 수 있으므로, IC 칩(5) 실장의 위치 인식 정밀도를 확보하면서, IC 칩(5)의 보호 효과를 더욱 향상시킬 수 있다.
〔실시 형태의 변형〕
또한, 본 발명은 전술한 실시 형태에 한정되는 것은 아니고, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
안테나 배선(4)의 형상은, 상기 실시 형태에서 나타낸 직사각 형상에 한정되지 않고, 원형, 타원형, 삼각형, 오각형 등의 다각형, 기타 부정형 등을 용도나 요망에 맞추어 적절히 선택하여 이용할 수 있다. 또한 루프 형상에 한하지 않고, 전파를 수신할 수 있는 형상이면 특별히 한정되지 않는다.
예를 들면, 도 6에 도시한 바와 같은 IC 인렛(20)과 같이, 직선 형상의 다이폴형 안테나 형상의 안테나 배선(4A)이어도 된다. IC 인렛(20)은, IC 칩(5)과, 안테나 회로 부재(2F)를 구비하고, IC 칩 실장부(6)의 주변에는, IC 칩 보강층(7F)이 도포에 의해 형성되어 있다. 또한, 다이폴형 안테나 형상은, 도 6에 도시한 바와 같은 형상에 한정되지 않는다.
IC 칩 보강층은, 상기 실시 형태에서 나타낸 바와 같이, IC 칩(5)의 주위 전체를 둘러싸도록 형성되어 있지 않아도 된다.
예를 들면, IC 칩 실장부(6)의 주변에 있어서, IC 칩 보강층이 단속적으로 형성되어 있어도 된다.
또한, IC 칩 보강층은, IC 칩 실장부(6)의 주변에 형성되어 있으면 되고, 상기 실시 형태와 같이, 막대 형상과 같이 형성하지 않고, 기재(3)의 안테나 배선(4)이 설치된 면의 전체(단, IC 칩 실장부(6)를 제외함)에 도포 형성되어 있어도 된다.
또한, IC 칩 실장부(6)의 주변에 디스펜서 등에 의해, 잉크 등을 다점 도포하여, IC 칩 보강층을 형성해도 된다.
IC 칩 보강층이나 IC 칩 보강 적층체의 구성은, 상술한 구성에 한정되지 않는다.
예를 들면, 제1 실시 형태에서는, IC 칩 보강층(7)을, 절연층(43)과 동일한 재료로, 또한 동일한 공정에서 형성하는 양태를 들어 설명하였지만, 이 양태와는 달리, 절연층 형성 공정과는 별도의 공정을 설치하고, 거기에서 IC 칩 보강층(7)을 형성해도 된다. 이 경우, 절연층(43)과는 상이한 막 두께 설정이 용이해지므로, IC 칩 보강층(7)의 두께 치수를 크게 하고자 하는 경우에는 바람직하다. 통상, 절연층(43)의 두께 치수는, 그 위에 설치되는 점퍼(44)의 단선을 방지하기 위해서, 크게 하기 어렵기 때문이다.
또한, 예를 들면, 도 4c에 도시한 안테나 회로 부재(2C)와 같이, 베이스층(46)을 형성하지 않고, 제1 보강층(71)과, 제2 보강층(72)으로 구성되는 IC 칩 보강층(7C)을 형성해도 된다.
IC 칩 보강층이나 IC 칩 보강 적층체는, 복수의 층을 적층한 구성으로 할 수 있고, 상기 실시 형태와 같이 2층이 아니라, 또한 3층 이상으로 해도 된다. 적층수를 늘림으로써, IC 칩 보강층의 두께 치수를 크게 할 수 있다. 한편, 적층수를 늘리면, 그만큼 공정수도 늘어나게 되므로, IC 칩의 보호 효과와 제조 효율의 밸런스로 적절히 설계하는 것이 바람직하다.
IC 칩 보강층의 도포에 의한 형성은, IC 칩을 IC 칩 실장부에 실장하기 전이어도 후이어도 된다. 단, IC 칩을 실장한 후에 IC 칩 보강층을 형성하는 경우에는, IC 칩에의 부하가 생기지 않는 도포 방법을 선택하는 것이 바람직하다.
상기 제3 실시 형태에서는, 가이드부(47)의 수는 1개로 하였지만, 이것에 한정되지 않고, 2개이어도, 3개 이상이어도 된다.
또한, 점퍼(44)로서는, 접속체(42A)와 접속체(42B)에 관통 구멍을 형성하고, 여기에 도전성 페이스트를 매립하고, 기재(3)의 이면측에서 접속체(42A)와 접속체(42B)를 도전성 페이스트 등으로 접속시킨 구성을 적용해도 된다.
상기 실시 형태에서는, 회로선(41)의 루프 형상의 권취선의 외측에서 IC 칩(5)을 실장하였지만, 내측이나 복수의 권취선의 도중에서 실장해도 된다. 그 경우에는, 접속체의 위치나 개수를 적절히 변경할 필요가 있다.
상기 실시 형태에서는, 패시브형 RFID의 IC 인렛을 이용하였지만, 액티브형 RFID이어도 된다.
실시예
다음으로, 실시예를 들어 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예의 기재 내용에 전혀 제한되는 것은 아니다.
본 실시예에서는, IC 칩 보강층을 형성한 IC 인렛과, IC 칩 보강층을 형성하지 않은 IC 인렛을 제작하고, 하중을 부가함으로써, 실장된 IC 칩의 보호 효과를 확인하였다. 이하에 상세를 설명한다.
<실시예 1>
이하와 같이 하여, 실시예 1의 IC 태그를 제작하였다.
(안테나 회로 부재의 제작 공정)
동박/PET(폴리에틸렌테레프탈레이트 필름) 접합품인 니카플렉스(닛칸고교(주)제(은박/PET=18㎛/50㎛))의 동박 표면에, 스크린 인쇄법에 의해 에칭 레지스트 패턴(루프 형상의 안테나 회로 형상)을 인쇄하였다. 그 후, 에칭에 의해 불필요한 동박을 제거하고, 회로선, 접속체, 회로 전극 및 리드선을 제작하였다.
다음으로, 회로선의 내측의 접속체와 외측의 접속체를 전기적으로 결합하기 위해서, 절연 레지스트 잉크(일본 애치슨(주)제, 제품명 : ML25089)를 회로선 위에 스크린 인쇄법에 의해 도포하여, 절연층을 형성하였다. 실시예 1에서는, 이 절연층의 형성 공정과 동일한 공정에서, 회로 전극이 형성된 IC 칩 실장부의 주변에 IC 칩 보강층을 도포에 의해 형성하였다. IC 칩 보강층은, 기재(PET)면의 법선 방향에서의 평면에서 보아, 폭 치수가 1.0㎜인 도 3에 도시한 바와 같은 사각형 프레임 형상으로 형성하고, IC 칩 보강층의 내주연과, 후에 실장하는 IC 칩의 외주연의 최단 거리가 0.5㎜로 되도록 형성하였다. 또한, IC 칩 보강층의 두께 치수는 25㎛로 하였다.
그 후, 절연층 위에, 은 페이스트재(도요보세끼(주)제, 제품명 : DW250L-1)를 이용하여 점퍼를 형성하였다. 점퍼는 스크린 인쇄법으로 형성하였다.
이와 같이 하여, 안테나 회로 부재를 제작하였다.
(IC 인렛의 제작 공정)
다음으로, 상기와 같이 하여 제작된 안테나 회로 부재에, RFID-IC 칩(NXP(주)제, 제품명 : I-CODE SLIX)을 플립 칩 방식에 의해 실장함으로써 도 2에 도시한 바와 같은 형상의 IC 인렛을 제작하였다. IC 칩의 사이즈는, 세로 치수가 520㎛, 가로 치수가 484㎛, 두께 치수가 120㎛이었다.
IC 칩의 실장에는, 플립 칩 실장기(규슈 마츠시타(주)제, 제품명 : FB30T-M)를 이용하였다. 접합재에는, 이방 도전성 페이스트(ACP, 교세라 케미컬(주)제, 제품명 : TAP0602F)를 사용하였다. 그리고, ACP에의 가열 온도가 IC 칩에서 220℃, IC 칩에의 하중이 2N(200gf), 가압 가열 시간이 7초간으로 되는 조건에서, 실장을 행하였다.
(IC 태그의 제작 공정)
상기와 같이 제작된 IC 인렛의 IC 칩이 실장된 면에, 양면 점착 시트(린텍 가부시끼가이샤제, 제품명 : PET25WPA-T1 8KX 8EC*)의 박리지(8EC)를 박리하여 접합하였다. 이때, 양면 점착 시트의 실장면에 대향하는 면과는 반대측의 면의 접착제층에는, 박리 시트(8KX)가 접합된 상태로 하였다.
또한, IC 인렛의 양면 점착 시트를 접합한 면의 반대면에는, 인자용 표면 시트(린텍 가부시끼가이샤제, 제품명 : FR4415-50)를 접합함으로써, IC 태그를 제작하였다.
마찬가지의 방법에 의해, 실시예 1의 IC 태그를 합계 10장 제작하였다.
<실시예 2>
실시예 2의 IC 태그는, IC 칩 보강층의 내주연과, IC 칩의 외주연의 최단 거리가 1.0㎜로 되도록 IC 칩 보강층을 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
<실시예 3>
실시예 3의 IC 태그는, IC 칩 보강층의 내주연과, IC 칩의 외주연의 최단 거리가 1.5㎜로 되도록 IC 칩 보강층을 형성한 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
<비교예 1>
비교예 1의 IC 태그는, IC 칩 보강층을 형성하지 않은 것 이외는, 실시예 1과 마찬가지로 하여 제작하였다.
(IC 태그의 보호 효과의 평가)
실시예 1∼3 및 비교예 1의 IC 태그를, 이하의 수순 (1)∼(3)에 의해 평가하였다.
(1) 인자용 표면 시트가 접착되어 있는 면을 위로 하고, 양면 점착 시트의 박리 시트가 접합되어 있는 면을 아래로 하여 IC 태그를 스테인리스판 위에 재치하였다. 스테인리스판은, 가부시끼가이샤 팔텍제의 제품명 : SUS304를 이용하였다.
(2) 롤러를 굴려서 IC 태그에 하중을 가하였다. 롤러는, 직경 80㎜, 폭 80㎜, 중량 3.7㎏의 원기둥 형상으로 형성되고, 표면이 스테인리스제인 것을 이용하였다.
롤러를 IC 태그의 폭 방향에 걸쳐 접촉시켜, 구름 이동(轉動)시키면서 IC 인렛 전체에 하중을 가하였다.
(3) IC 태그 위에서 롤러를 구름 이동시켜, 1왕복 구름 이동시킬 때마다 핸디 리더/라이터(Welcat(주)제, 제품명; XIT-150-BR)로 동작 확인을 실시하고, IC 칩의 파손의 유무를 확인하였다. IC 칩의 동작을 확인할 수 없는 것을 파손으로 판정하였다.
각 실시예 및 비교예의 IC 태그에 대하여, 시험수를 10개로 하여 평가를 행하였다. 그 결과를 표 1에 나타낸다. 표 1에는, 횟수마다 불량률(단위%)이 나타내어져 있고, 이 불량률은, 시험수 10개에 대한 파손되어 동작이 확인되지 않았던 IC 태그의 개수의 비율이다.
표 1에 나타내는 바와 같이, IC 칩 보강층을 형성한 실시예 1∼3의 IC 태그에 의하면, IC 칩 보강층을 형성하지 않은 비교예 1의 IC 태그와 비교하여, IC 칩의 보호 효과가 우수한 것을 알 수 있었다. 특히, 표 1에 나타내는 바와 같이, 본 실시예와 같이 IC 칩 주변에 IC 칩 보강층을 도포에 의해 형성함으로써, 롤러의 구름 이동에 의한 IC 칩의 측방으로부터의 충격에 대하여, 우수한 보호 효과가 용이하게 얻어지는 것을 알 수 있었다.
Claims (4)
- 기재와, 상기 기재에 설치된 안테나 배선과, 상기 안테나 배선에 설치된 IC 칩 실장부를 갖고, 상기 IC 칩 실장부의 주변에 도포에 의해 형성된 IC 칩 보강층이 형성되어 있는 것을 특징으로 하는 안테나 회로 부재.
- 제1항에 기재된 안테나 회로 부재와, 상기 IC 칩 실장부에 실장된 IC 칩을 갖는 것을 특징으로 하는 IC 인렛.
- 기재와, 상기 기재에 설치된 안테나 배선과, 상기 안테나 배선에 설치된 IC 칩 실장부를 갖는 안테나 회로 부재에서, 상기 IC 칩 실장부의 주변에 IC 칩 보강층을 도포에 의해 형성하는 것을 특징으로 하는 IC 칩의 보호 방법.
- 권회된 안테나 배선 및 IC 칩 실장부를 기재에 설치하고, 상기 권회된 안테나 배선의 내측으로부터 외측에 걸쳐 상기 안테나 배선의 일부를 피복하는 절연층과, 상기 IC 칩 실장부의 주변에 설치되는 IC 칩 보강층을 도포에 의해 동시에 형성하는 것을 특징으로 하는 안테나 회로 부재의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012144335A JP2014010473A (ja) | 2012-06-27 | 2012-06-27 | アンテナ回路部材、icインレット、icチップの保護方法、およびアンテナ回路部材の製造方法 |
JPJP-P-2012-144335 | 2012-06-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140001133A true KR20140001133A (ko) | 2014-01-06 |
Family
ID=49897168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130072289A KR20140001133A (ko) | 2012-06-27 | 2013-06-24 | 안테나 회로 부재, ic 인렛, ic 칩의 보호 방법 및 안테나 회로 부재의 제조 방법 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2014010473A (ko) |
KR (1) | KR20140001133A (ko) |
CN (1) | CN103514479A (ko) |
TW (1) | TW201405938A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017121897B4 (de) * | 2017-09-21 | 2019-05-02 | Infineon Technologies Ag | Verfahren zum Herstellen einer Antennenstruktur, Antennenstruktur, Boosterantenne, Chipkarte und Einrichtung zum Herstellen einer Antennenstruktur |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1134553A (ja) * | 1997-07-18 | 1999-02-09 | Rohm Co Ltd | Icモジュール、およびその製造方法、ならびにこれを備えたicカード |
JP4624537B2 (ja) * | 2000-04-04 | 2011-02-02 | 大日本印刷株式会社 | 非接触式データキャリア装置、収納体 |
JP2003196630A (ja) * | 2001-12-27 | 2003-07-11 | Toppan Forms Co Ltd | Icメディア |
JP3969635B2 (ja) * | 2001-12-27 | 2007-09-05 | トッパン・フォームズ株式会社 | Icメディアの作成方法 |
US20070075436A1 (en) * | 2003-10-06 | 2007-04-05 | Nec Corporation | Electronic device and manufacturing method of the same |
JP4754613B2 (ja) * | 2008-11-27 | 2011-08-24 | 日東電工株式会社 | 光電気混載基板およびその製造方法 |
KR101105732B1 (ko) * | 2010-07-26 | 2012-01-17 | 주식회사 코비스 | 임의 탈착을 방지하기 위한 알에프 카드 제조 방법 및 이에 의한 알에프 카드 |
-
2012
- 2012-06-27 JP JP2012144335A patent/JP2014010473A/ja active Pending
-
2013
- 2013-06-21 TW TW102122127A patent/TW201405938A/zh unknown
- 2013-06-24 KR KR1020130072289A patent/KR20140001133A/ko not_active Application Discontinuation
- 2013-06-26 CN CN201310257920.7A patent/CN103514479A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201405938A (zh) | 2014-02-01 |
JP2014010473A (ja) | 2014-01-20 |
CN103514479A (zh) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5169832B2 (ja) | 非接触icタグラベルとその製造方法 | |
US7967204B2 (en) | Assembly comprising a functional device and a resonator and method of making same | |
JP4815217B2 (ja) | アンテナ回路、icインレット、マルチタグ及びマルチタグ製造方法 | |
CN103839098B (zh) | 用于打印的射频识别(rfid)标签的装置和方法 | |
WO2007034764A1 (ja) | 非接触型情報記憶媒体とその製造方法 | |
US9053406B2 (en) | Antenna circuit constituent body for IC card/tag and method for manufacturing the same | |
JP2022020727A (ja) | 無線通信デバイス | |
JP2008123083A (ja) | 非接触icタグラベルと航空手荷物タグラベル、および非接触icタグラベルの製造方法 | |
JP5401219B2 (ja) | Icタグ | |
JP3953775B2 (ja) | 非接触データキャリア用多面付け基材と多面付けされた非接触データキャリア | |
JP2010267150A (ja) | 非接触型情報記録媒体 | |
WO2008063785A9 (en) | Radio frequency identification (rfid) tag lamination process | |
KR20140001133A (ko) | 안테나 회로 부재, ic 인렛, ic 칩의 보호 방법 및 안테나 회로 부재의 제조 방법 | |
JP2008097525A (ja) | Icタグシート | |
JP2013205958A (ja) | Icインレットおよびicインレットの保護方法 | |
JP5306981B2 (ja) | 無線通信記録媒体 | |
JP2014203843A (ja) | 半導体素子の実装方法およびアンテナ回路部材 | |
JP2007233431A (ja) | 携帯可能電子装置 | |
JP4580944B2 (ja) | 非接触データキャリアとその製造方法 | |
WO2019138444A1 (ja) | インレイ及びインレイロール | |
JP2005284813A (ja) | Rf−idメディアの製造方法 | |
JP2019212018A (ja) | 電磁結合タイプのデュアルインターフェースic媒体 | |
JP2024056008A (ja) | Rfidインレイ | |
JP2018197942A (ja) | 非接触通信機能を備えたicカード | |
JP2019101899A (ja) | 非接触通信媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |