KR20130096499A - 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템 - Google Patents

개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템 Download PDF

Info

Publication number
KR20130096499A
KR20130096499A KR1020120018003A KR20120018003A KR20130096499A KR 20130096499 A KR20130096499 A KR 20130096499A KR 1020120018003 A KR1020120018003 A KR 1020120018003A KR 20120018003 A KR20120018003 A KR 20120018003A KR 20130096499 A KR20130096499 A KR 20130096499A
Authority
KR
South Korea
Prior art keywords
voltage
overcharge
protection circuit
delay time
cutoff
Prior art date
Application number
KR1020120018003A
Other languages
English (en)
Inventor
나혁휘
김영석
안상훈
박성범
박승욱
조현목
박민호
박재구
채윤희
지영남
이현석
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Priority to KR1020120018003A priority Critical patent/KR20130096499A/ko
Publication of KR20130096499A publication Critical patent/KR20130096499A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Protection Of Static Devices (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

본 발명은 보호회로에 관한 것으로, 이러한 본 발명은 지연 시간 단축 기능이 설정된 보호 IC에 제어 신호를 공급하는 단계, 상기 제어 신호 공급에 따라 보호 IC를 테스트 모드로 세팅하는 단계, 상기 보호 IC에 비정상 상태 검출을 위한 전압을 공급하는 전압 공급 단계, 상기 비정상 상태 검출을 위한 전압 공급에 따라 차단 전압 및 차단 지연 시간을 수집하는 단계, 상기 차단 전압 및 차단 지연 시간을 기반으로 상기 보호회로의 양품 판정을 수행하는 단계를 포함하는 개선된 보호회로 테스트 방법 및 이 방법이 적용되는 보호회로 테스트 시스템의 구성을 개시한다.

Description

개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템{Enhanced Testing Method For Protect IC And Test System adopting the same}
본 발명은 2차 전지 보호회로에 관한 것으로, 특히 테스트 환경에서 다양한 상태에 대한 정상 동작 여부를 보다 신속하게 수행할 수 있도록 지원하는 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템에 관한 것이다.
종래 2차 전지 보호회로는 지연 소자를 위한 링오실레이터로 구성된 내부 발진 회로와 카운터 회로를 포함하여 과충전, 과방전 또는 과전류 검출시의 지연 시간을 결정했다. 한편 2차 전지 보호회로가 제작되면 보호회로가 정상 동작하는지 여부를 확인하기 위한 검사 공정을 필수적으로 수행하게 된다. 이때 링오실레이터와 같은 내부 발진기만을 이용하여 보호회로의 정상 동작 여부를 확인하는 경우 매우 많은 검사 시간이 소요되는 문제가 있다.
도 1 및 도 2는 종래 2차 전지 테스트 중 과충전 차단 동작에 대한 테스트를 위한 전압 파형도이다.
도 1에 도시된 바와 같이 과충전 차단 동작 전압 중 VDET1 Min 인가 후 0.48초를 대기한 후 과충전 차단 동작 전압 중 VDET1 Max 값을 인가하여 0.48초 + 0.52초를 대기하여 0.8초에서 1.2초 사이에 차단이 되면 보호회로가 정상 동작하는 양품으로 판단하게 된다. 여기서 0.48초의 기준은 (tVDET1 Max - tVDET1 Min) X 1.2로 산출된 값이다. tVDET1 Max는 VDET1(과충전 차단 전압)이 인가되었을 때 차단이 이루어지는 시간의 최대치를 의미하며, tVDET1 Min은 VDET1(과충전 차단 전압)이 인가되었을 때 차단이 이루어지는 시간의 최소치를 의미한다. 상술한 바와 같이 종래 2차 전지 테스트 중 과충전 차단 정상 동작 여부를 확인하기 위하여 VDET1(과충전 차단 전압)만 측정하는데 최소 1.68초 이상 소요됨을 알 수 있다.
또한 도 2에 도시된 바와 같이 과충전 차단 지연 시간 값인 tVDET1의 값을 기억한 후 일정 기울기로 VDD 전압 값을 상승하여 역추적하는 방식을 사용한다. 이러한 종래 테스트 방식은 과충전 차단 지연 시간 tVDET1 측정 값에 따라 VDET1 오차가 발생하는 문제가 있다.
보호회로 검사 공정의 경우 앞서 예시한 과충전 차단 동작 검사뿐만 아니라 과방전 차단 동작 검사도 수행하며 또는 과전류 차단 동작도 검사를 수행하게 된다. 결과적으로 종래 2차 전지 보호회로의 양품 판정을 위해서 매우 긴 검사 공정 시간이 요구되고 있으며 면밀한 측정 값을 제공하지도 못하는 문제가 있다.
따라서 본 발명의 목적은 2차 전지 보호회로의 검사 공정에서 보다 신속하고 정확한 정상 보호 동작 검사를 수행할 수 있도록 지원하는 개선된 보호회로 테스트 방법 및 이 방법이 적용되는 보호회로 테스트 시스템을 제공함에 있다.
상술한 목적을 달성하기 위하여 본 발명은 보호 IC 및 스위칭 소자를 포함하는 보호회로의 테스트 방법에 있어서, 제어 신호 공급에 따라 보호 IC를 테스트 모드로 세팅하는 단계, 상기 보호 IC에 비정상 상태 검출을 위한 전압을 공급하는 전압 공급 단계, 상기 비정상 상태 검출을 위한 전압 공급에 따라 차단 전압 및 차단 지연 시간을 수집하는 단계, 상기 차단 전압 및 차단 지연 시간을 기반으로 상기 보호회로의 양품 판정을 수행하는 단계를 포함하는 개선된 보호회로 테스트 방법의 구성을 개시한다.
여기서 상기 양품 판정을 수행하는 단계는 과충전 차단 전압 및 과충전 차단 지연 시간에 따른 양품을 판정하는 단계가 될 수 있다.
또한 상기 제어 신호를 공급하는 단계는 5.0V ~ 6.5V의 전압을 기 설정된 시간 동안 상기 보호 IC에 포함된 전원단 단자에 공급하는 단계가 될 수 있다.
한편 상기 전압 공급 단계는 상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하는 단계, 상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하는 단계를 포함할 수 있으며, 이 경우 상기 양품 판정하는 단계는 상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하는 단계, 상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리하는 단계를 포함할 수 있다.
한편 상기 차단 전압 및 차단 지연 시간을 수집하는 단계는 상기 전압 공급 단계에서 과충전 차단 최소 전압에서 지연 시간을 과충전 차단 지연 시간으로 나눈 시간 간격으로 일정 전압만큼씩 스텝-업하여 공급되는 경우, 스텝-업에 따라 반응하는 차단 전압 및 차단 지연 시간을 동시 측정하는 것을 특징으로 한다.
또한 상기 차단 전압 및 차단 지연 시간을 수집하는 단계는 상기 전압 공급 단계에서 상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하는 단계, 과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출하고 이를 과충전 차단 지연 시간으로 수집하는 단계를 포함할 수 있다.
본 발명은 또한, 외부에서 제어 신호가 공급되면 지연 시간 단축 모드에 따른 테스트 모드로 전환하여 비정상 상태 차단에 따른 신호 검출을 수행하는 보호 IC와, 상기 보호 IC 제어에 따라 차단을 수행하는 스위칭 소자를 포함하는 보호회로, 상기 보호 IC에 상기 제어 신호를 공급하며, 상기 보호회로에 상기 비정상 상태의 전압이 입력되면 차단 검출을 위한 출력을 공급하고 그에 따른 전압 및 지연 시간을 검출하여 양품 판정을 수행하는 신호 검출 수단을 포함하는 개선된 보호회로 테스트 시스템의 구성을 개시한다.
여기서 상기 보호 IC는 상기 제어 신호 공급에 따라 테스트 모드의 클록 펄스를 생성하는 내부 발진기, 상기 제어 신호 공급에 따라 테스트 모드의 분주비를 적용하는 카운터, 상기 제어 신호 공급에 따라 테스트 모드의 신호 설정을 지원하는 이상 전압 및 전류 검출 회로 중 적어도 하나를 포함할 수 있다.
그리고 상기 제어 신호는 5.0V ~ 6.5V의 전압이 일정 시간 동안 지속되는 신호가 될 수 있다.
한편 상기 신호 검출 수단은 제어 신호 5.0 ~ 6.5V를 일정 시간을 공급한 후 상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하고, 상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하여 상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하고, 상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리할 수 있다.
그리고 상기 신호 검출 수단은 상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하며, 과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출한다.
본 발명의 보호회로의 개선된 검사 방법 및 이 방법이 적용되는 보호회로에 따르면, 본 발명은 보호회로 검사를 위한 다양한 상태 특히 과충전 동작 상태에 대하여 보다 신속하고 정확한 검사 공정을 수행할 수 있도록 함으로써 보호회로 양품판정을 보다 신속하고 정확하게 수행할 수 있다. 결과적으로 본 발명은 생산 시간을 단축할 수 있으며, 이에 따라 보다 빠른 제품 제작 및 출하를 지원할 수 있다.
도 1은 종래 과충전 차단 전압 검출을 위한 전압 파형도.
도 2는 종래 과충전 차단 지연 시간 검출을 위한 전압 파형도.
도 3은 본 발명의 실시 예에 따른 보호회로 테스트 방법이 적용되는 보호회로 시스템의 구성을 나타낸 도면.
도 4는 본 발명의 제1 실시 예에 따른 보호회로 테스트 방법을 설명하기 위한 전압 파형도.
도 5는 본 발명의 제2 실시 예에 따른 보호회로 테스트 방법을 설명하기 위한 전압 파형도.
도 6은 도 5의 일정 부분을 확대한 도면.
도 7은 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법 중 과충전 차단 전압 검출을 설명하기 위한 전압 파형도.
도 8은 도 7의 과충전 차단 전압 검출 시점 판단을 위한 소비전류 변화 검출을 설명하기 위한 파형도.
도 9는 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법 중 과충전 차단 지연 시간 검출을 설명하기 위한 전압 파형도.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명의 실시 예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명의 실시 예에 따른 보호회로 테스트 운용 방법이 적용되는 2차 전지 보호회로 시스템(100)의 구성을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 2차 전지 보호회로 테스트 시스템(100)은 배터리(20), 보호회로(250) 및 충전기 또는 로더 부하(30)를 포함하며, 배터리(20)와 보호회로(250) 사이에는 제1 저항(R1) 및 제1 커패시터(C1)가 배치된다. 그리고 보호회로(250)와 충전기 또는 로더 부하(30) 사이에는 제2 저항(R2)이 배치될 수 있다. 그리고 보호 IC(200)는 보호회로(250)의 과충전, 과방전, 과전류 상태를 검출하는 검출 수단 예를 들면 프로브 수단을 포함할 수 있다. 이 경우 충전기 또는 로더 부하(30)에는 제2 기생 커패시터(C2)가 형성될 수 있으며, 보호회로(250)의 제1 소스 단자(Source1)와 제2 소스 단자(Source2) 사이에는 제3 기생 커패시터(C3)가 형성될 수 있다.
여기서 제1 저항(R1)의 일단은 배터리(20) 일측과 충전기 또는 로더 부하(30) 일측에 공통 접속되며, 제1 저항(R1)의 타단은 제1 커패시터(C1)의 일단과 접속된다. 제1 저항(R1) 및 제1 커패시터(C1)가 연결된 노드에는 보호회로(250)의 전원단 단자(VDD)가 접속된다. 또한 제1 커패시터(C1)의 타단은 배터리(20)의 타측과 접속되며 또한 보호회로(250)의 제1 소스 단자(Source1)와 접속될 수 있다. 제2 저항(R2)은 보호회로(250)의 전류 검출 단자(V-)와 제2 소스 단자(Source2) 사이에 배치되며, 제2 소스 단자(Source2)는 충전기 또는 로더 부하(30) 일측과 접속된다.
보호회로(250)는 보호 IC(200)와 스위칭 소자(300)를 포함한다. 보호 IC(200)는 전원단 단자(VDD), 접지단 단자(Vss), 전류 검출 단자(V-)를 포함하며, 방전 제어 단자(Dout) 및 충전 제어 단자(Cout)를 포함할 수 있다. 또한 보호 IC(200)는 배터리(20) 과충전, 과방전, 과전류 등의 상태를 검출하고 이를 보호하기 위한 제어 신호를 전달하는 다양한 구성들을 포함할 수 있다.
방전 제어 단자(Dout)의 일측은 듀얼 채널 MOSFET 타입으로 형성된 스위칭 소자(300)의 제1 FET(101)의 제1 게이트 단(Gate1)에 접속된다. 그리고 방전 제어 단자(Dout)의 타측은 제1 논리 회로(230)에 접속된다.
충전 제어 단자(Cout)의 일측은 듀얼 채널 MOSFET 타입으로 형성된 스위칭 소자(300)의 제2 FET(102)의 제2 게이트 단(Gate2)에 접속된다. 그리고 충전 제어 단자(Cout)의 타측은 레벨 쉬프터(240)에 접속된다.
스위칭 소자(300)는 보호 IC(200)의 방전 제어 단자(Dout)로부터 전달된 신호에 대응하여 제1 FET(101)를 차단하거나, 보호 IC(200)의 충전 제어 단자(Cout)로부터 전달된 신호에 대응하여 제2 FET(102)를 차단할 수 있다. 전류 검출 단자(V-)는 제2 저항(R2)을 통하여 제2 소스 단자(Source2)와 연결되며, 제2 소스 단자(Source2)는 충전기 또는 로더 부하(30)와 연결될 수 있다.
한편 보호 IC(200)는 내부 발진기(210), 카운터(220), 과충전 검출 회로(VD1), 과방전 검출 회로(VD2), 과전류 검출 회로(VD3), 과대 충전기 검출 회로(VD4), 단락 검출 회로(Short), 레벨 쉬프트(Level Shift), 제1 논리 회로(230), 제2 논리 회로(270), 지연 시간 설정 회로(Delay)를 포함할 수 있다.
내부 발진기(210)는 외부에서 공급되는 제어 신호에 따라 일정 크기의 클록 펄스 즉 주파수를 생성하여 내부 각 구성들에 공급하는 구성이다. 이러한 내부 발진기(210)는 외부로부터 별도의 제어 신호 공급이 없는 경우 사전 설계된 지연 시간에 해당하는 속도의 클록 펄스 즉 주파수를 생성하고 이를 각 구성들에 공급할 수 있다. 이를 위하여 내부 발진기(210)는 카운터(220), 과충전 검출 회로(VD1), 과방전 검출 회로(VD2), 방전 과전류 검출 회로(VD3), 과대 충전기 검출 회로(VD4), 제1 논리 회로(230), 제2 논리 회로(270)와 연결되는 신호 라인을 포함할 수 있다.
한편 내부 발진기(210)는 외부 신호 공급 수단이 보호 IC(200)의 테스트 모드를 지시하기 위한 입력 신호 예를 들면 일정 크기 이상의 전압을 정해진 시간 동안 지속되는 제어 신호가 전달되면 기 설계 방식에 따라 테스트 모드 지원을 위한 주파수를 생성하고 이를 내부 각 구성들에 공급할 수 있다. 여기서 테스트 모드 지원을 위한 주파수는 정상 동작 상태에 비하여 보다 빠른 속도의 주파수가 될 수 있다.
여기서 내부 발진기(210)는 비정상 상태 검출이 완료되면 정상 모드로 복귀하여 정상 동작에 따른 주파수 생성을 수행할 수 있다. 비정상 상태는 앞서 설명한 과충전, 과방전, 과전류 상태 중 적어도 하나의 상태가 될 수 있다. 즉 내부 발진기(210)는 상술한 제어 신호가 전달되면 테스트 모드임을 인식하고 그에 따른 주파수를 생성하여 과충전 검출 회로(VD1)에 제공한다. 그리고 내부 발진기(210)는 과충전 검출 회로(VD1)의 테스트 모드가 완료되면 정상 모드에 따른 주파수를 생성하여 제공할 수 있다.
카운터(220)는 내부 발진기(210)가 제공하는 클록 펄스에 근거하여 내부 회로의 지연 시간을 생성하는 수단이다. 이러한 카운터(220)는 내부 발진기(210)가 제공하는 클록 펄스 또는 주파수를 분주하는 것에 의해 지연 시간을 생성할 수 있다. 예를 들어 카운터(220)는 클록 펄스의 주파수가 f라고 하면 f/n의 주파수 변환을 수행하여 클록 펄스의 주파수를 낮춘다. 카운터(220)가 생성한 지연 시간은 제1 논리 회로(230) 및 제2 논리 회로(270)에 공급될 수 있다. 이러한 카운터(220)는 외부 신호 공급 수단이 테스트 모드임을 지시하는 제어 신호를 전달하여 내부 발진기(210)가 제공한 클록 펄스를 분주시켜 사전 설계된 테스트 모드용 지연 시간을 생성하고 이를 논리 회로들에 공급할 수 있다. 그리고 카운터(220)는 과충전 검출 회로(VD1)에 의한 과충전 차단 동작이 완료되면 정상 모드로 진입하여 정상 모드에 따른 주파수 분주에 의한 지연 시간 생성을 수행할 수 있다.
상기 내부 발진기(210) 및 카운터(220) 중 적어도 어느 하나는 테스트 모드에 따른 신호 생성을 지원하고, 생성된 신호를 기반으로 정상 상태 동작 여부를 검사하도록 지원한다. 즉 내부 발진기(210)가 테스트 모드에 따른 주파수를 생성하여 제공할 수 있으며, 카운터(220)가 주파수의 분주비를 조정하여 테스트 모드를 위한 지연 시간을 단축하도록 지원할 수 있다. 또는 내부 발진기(210) 및 카운터(220) 설계를 테스트 모드를 위한 설계와 정상 모드를 위한 설계를 수행하고 테스트 모드 시에 해당 테스트를 위한 신호들을 생성하도록 지원할 수 있다.
제1 논리 회로(230) 및 제2 논리 회로(270)는 카운터(220)가 전달한 지연 시간을 기반으로 각 검출 회로 운용에 필요한 지연 시간을 생성하고 이를 각 검출 회로가 전달하는 정보와 비교하여 과충전, 과방전, 과전류 상태를 판단한다. 그리고 제1 논리 회로(230) 및 제2 논리 회로(270)는 해당 상태에 따른 스위칭 소자(300) 제어를 위한 제어 신호를 생성하고, 이를 스위칭 소자(300)에 전달할 수 있다. 특히 제1 논리 회로(230)는 과충전 검출 회로(VD1)가 전달하는 신호와 지연 시간을 비교하여 과충전에 따른 스위칭 소자(300) 제어를 위한 신호를 생성하여 스위칭 소자(300)에 공급할 수 있다. 스위칭 소자(300)는 제1 논리 회로(230)에 연결된 레벨 쉬프터(240)로부터 스위칭 제어 신호를 수신하고 차단 작업을 수행할 수 있다. 그러면 충전기 또는 로더 부하(30)에 연결된 프로브는 인가되는 전원단 전압을 확인하여 과충전 전압을 확인하며, 인가 시간에 따른 과충전 차단 지연 시간을 검출할 수 있다.
이를 위하여 제1 논리 회로(230)는 카운터(220)에 연결되어 카운터(220)가 전달하는 지연 시간을 확인한다. 그리고 제1 논리 회로(230)는 과충전 검출 회로(VD1)와 접속되어 과충전 검출 회로(VD1)가 전달하는 정보를 확인한다. 여기서 제1 논리 회로(230)는 카운터(220)가 전달한 지연 시간을 기준으로 과충전 검출 회로(VD1)가 전달하는 정보가 과충전 상태인지 여부를 검사한다. 테스트 환경에서는 내부 발진기(210)가 정상 동작 시 보다 빠른 주파수를 공급하고 카운터(220) 역시 해당 주파수를 분주하여 지연 시간을 제공함으로 제1 논리 회로(230)는 단축된 지연 시간 정보를 기반으로 과충전 검출 회로(VD1)가 수집하는 정보를 이용하여 스위칭 소자(300) 동작을 제어할 수 있다.
제2 논리 회로(270)는 카운터(220), 과방전 검출 회로(VD2), 지연 시간 설정 회로(Delay), 방전 과전류 검출 회로(VD3), 과대 충전기 검출 회로(VD4)와 접속되며, 접지단 단자(VSS)에 연결된 스위치 소자의 게이트 단과 접속된다. 이와 같은 제2 논리 회로(270)는 카운터(220)로부터 지연 시간 값을 수신하고, 과방전 검출 회로(VD2)로부터 과방전 발생 지속 시간을 수신하면 이를 비교하여 과방전 검출에 따른 스위칭 소자(300) 제어 특히 방전 제어 단자(Dout)에 제어 신호를 전달한다. 또한 제2 논리 회로(270)는 지연 시간 설정 회로(Delay)와 연결되어 지연 시간 설정 회로(Delay)로부터 단락 검출 회로(Short)에 설정된 지연 시간 정보를 전달받을 수 있다. 그러면 제2 논리 회로(270)는 지연 시간 정보와 방전 과전류 검출 회로(VD3)로부터의 신호 비교를 통하여 스위치 제어를 수행할 수 있다.
과충전 검출 회로(VD1)는 전원단 단자(VDD)의 전위를 감시하고, 전원단(VDD) 단자의 전위가 기 설계된 과충전 검출 전압 이상이며 그 상태가 기 설정된 시간 지속되면 과충전 상태를 인식하는 회로이다. 이러한 과충전 검출 회로(VD1)는 정상 동작 시 1초 정도의 지연 시간이 설정될 수 있다. 한편 테스트 시 과충전 검출 회로(VD1)는 외부로부터 제어 신호를 공급받아 내부 발진기(210) 및 카운터(220) 중 적어도 하나로부터 테스트 모드에 따른 신호를 공급받아 이를 지연 시간으로 설정하여 이용할 수 있다. 과충전 검출 회로(VD1)는 과충전 상태에 대한 지속 시간을 제1 논리 회로(230)에 전달한다. 그러면 제1 논리 회로(230)는 앞서 설명한 바와 같이 카운터(220)가 제공하는 지연 시간 정보와 현재 수신된 과충전 상태 지속 시간 정보를 비교하여 스위칭 소자(300) 턴-오프 제어를 수행할 수 있다.
과방전 검출 회로(VD2)는 전원단 단자(VDD)의 전위를 감시하며, 전원단 단자(VDD)의 전위가 기 설정된 과방전 검출 전압 이하이며, 이 상태가 기 설정된 시간 이상 지속되는 과방전 상태로 인식하는 회로이다. 과방전 검출 회로(VD2)는 정상 동작 시 정해진 지연 시간이 설정될 수 있다. 한편 본 발명의 테스트 환경에서는 내부 발진기(210) 및 카운터(220) 중 적어도 하나가 제공하는 속도가 상대적으로 빠른 클록 펄스를 기반으로 정보 수집을 수행하고 이를 제2 논리 회로(270)에 전달할 수 있다. 그러면 제2 논리 회로(270)는 카운터(220)가 제공하는 지연 시간 정보를 기반으로 과방전 검출에 따른 스위칭 소자(300) 동작 제어를 수행할 수 있다.
상기 과충전 검출 회로(VD1) 및 과방전 검출 회로(VD2)는 전원단 단자(VDD)로부터 테스트 모드를 지시하는 제어 신호를 수신할 수 있다. 이에 따라 해당 회로들은 설계 과정에서 제어 신호 수신 시 테스트 모드에 따른 동작을 수행하도록 설계될 수 있으며, 테스트 모드 동작 완료 시에는 정상 상태로 복귀하도록 설계 될 수 있다.
방전 과전류 검출 회로(VD3)는 전류 검출 단자(V-)로부터 검출되는 전압이 방전 과전류 검출 전압 상태인지 그리고 해당 전압 상태가 일정 지연 시간 이상 계속되는지 확인하여 해당 상태 발생을 검출한다. 이러한 방전 과전류 검출 회로(VD3)는 내부 발진기(210)가 제어하는 지연 시간 단축 모드에서의 지연 시간 정보를 이용하여 테스트 환경에서 동작할 수 있다.
과대 충전기 검출 회로(VD4)는 전원단 단자(VDD)와 전류 검출 단자(V-) 사이의 충전기 전압을 감시하고, 이 전압이 기 설정된 과대 충전기 검출 전압 이상인지 여부를 확인한다. 검출 전압이 설정 값 이상인 경우 과대 충전기 검출 회로(VD4)는 넘는 경우 충전 제어 단자(Cout)로 일정 레벨의 신호를 출력하고 충전을 정지시키는 회로이다.
단락 검출 회로(Short)는 충전기 또는 로더 부하(30) 단락 발생 시, 전류 검출 단자(V-) 전압이 설정된 단락 검출 전압 이상인지 여부를 확인하여 2차 전지의 단락 상태를 검출하는 회로이다.
레벨 쉬프터(240)는 제1 논리 회로(230)의 출력 신호 전압 레벨을 충전 제어 단자(Cout)에 접속되는 충전 제어 MOSFET의 게이트 구동에 적당한 전압 레벨로 변환하기 위한 회로이다. 레벨 쉬프터(240)는 변환된 신호를 해당 스위칭 소자(300)에 전달될 수 있다.
지연 시간 설정 회로(Delay)는 모든 지연시간을 관할하는 회로이며 단락 검출 회로(Short)의 단락 상태 검출을 위한 지연 시간도 관할한다. 다른 검출 수단과 달리 단락 검출 회로(Short)는 타 검출 항목보다 짧은 지연 시간의 설정을 수행한다.
한편 상술한 본 발명의 테스트 환경에서의 보호회로(250)는 상대적으로 지연 시간이 크게 설정된 과충전 검출 회로(VD1)의 지연 시간만을 단축하여 테스트할 수 있도록 지원할 수도 있고 과방전 및 과전류와 같은 항목의 테스트도 단축하여 사용할 수 있다. 다른 검출 수단의 지연 시간은 상대적으로 시간이 짧기 때문에 어느 정도 허용할 수 있는 반면에 과충전 검출 회로(VD1)의 경우 1초 이상의 지연 시간 크기를 가짐으로 이하에서는 과충전 검출 회로(VD1)의 지연 시간 단축을 위한 신호 공급과 검사 및 상태 판단에 대하여 도면을 참조하여 보다 상세히 설명하기로 한다.
도 4는 본 발명의 제1 실시 예에 따른 보호회로 테스트를 위한 전원 공급 파형도를 나타낸 도면이다. 이하에서 설명하는 보호회로 테스트 방법들은 앞서 설명한 충전기 또는 로더 부하로 연결되는 신호 검출 수단이 제어 신호를 보호 회로에 공급한 후 기 설정된 차단 전압들을 공급하면서 차단 지연 시간 이내에 차단이 발생하는지 여부를 기반으로 보호회로의 양품 판정을 수행하는 구성들을 포함한다.
먼저, 도 4를 참조하면, 본 발명의 제1 실시 예에 따른 보호회로 테스트 방법은 과충전 검출 전압 VDET1을 조건으로 설정하여 정확한 VDET1값을 측정하는 것이 아닌 양품 또는 불량품만을 판단하는데 이용될 수 있다. 이를 위하여 최초 보호회로(250)에 기 설정된 제어 신호를 공급하여 테스트를 수행할 것을 알린다. 이를 위하여 제어 신호는 VDD 5.0 ~ 6.5V의 크기 및 일정 시간으로 구성하고, 해당 제어 신호를 보호 IC(200)에 공급한다. 보호 IC(200)는 상술한 제어 신호가 공급되면 지연 시간 단축 기반의 테스트 모드로 인식하고 그에 따른 주파수 생성, 분주비 적용, 검출 회로 세팅을 수행하도록 설계될 수 있다. 여기서 제어 신호는 특정 크기의 일정한 전압을 구성될 수 있으며 공급 시간 5ms 또한 설계자에 의하여 조정될 수 있다. 일반적으로 배터리(20)의 과충전이 4.0V ~ 4.5V 범위 내에서 차단이 이루어지기 때문에 상기 제어 신호는 4.0V 이상의 특정 전압으로 구성될 수 있으며, 시간 동안 설계자의 임의에 의하여 조정될 수 있다. 바람직하게 제어 신호는 4.5V 이상의 범위인 5.0V ~ 6.5V의 전압 크기를 가지도록 설계될 수 있으며 시간은 설계자의 의도에 따라 조정될 수 있다.
제어 신호가 공급된 이후 각 조건 별 신호 즉 과충전 최소 신호 및 과충전 최대 신호를 공급하면서 지연시간(DS/tVDET1) 만큼 대기한다. 즉 일정 측정 조건에서 보호회로(250)의 스펙(SPEC) Min 값(VDET1 Min)을 인가하여 tVDET1 시간만큼 대기한다. 그리고 스펙의 Min 값을 입력 했을 때 tVDET1보다 빠르게 보호회로(250)가 차단이 되면 불량 처리한다. 또한 SPEC의 Max(VDET1 Max)값 인가 후 tVDET1 스펙 안에서 차단이 이루어지면 양품으로 판단한다.
상술한 바와 같이 보호회로(250) 양품 판정을 수행하며 과충전 지연 시간이 약 tVDET1 / 100, 90, 80 또는 정해진 지연시간으로 단축될 수 있다. 과충전 차단 전압이 측정되면 보호 IC(200)는 자동으로 지연 시간 단축 테스트 모드에서 정상 모드로 전환되도록 설계될 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 보호회로 테스트를 위한 전원 공급 파형도를 나타낸 도면이며, 도 6은 도 5의 일정 영역을 확대하여 나타낸 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 제2 실시 예에 따른 보호회로 테스트 방법은 과충전 차단 전압 VDET1과 과충전 차단 지연 시간 DS/tVDET1을 동시 측정할 수 있도록 지원한다. 이와 같은 본 발명의 보호회로 테스트 방법은 전원단 단자(VDD)에 앞서 설명한 제어 신호를 공급하여 보호 IC(200)가 테스트 모드로 인식할 수 있도록 지원한다. 그리고 제어 신호 인가 후 스펙에 정의된 과충전 차단 최소 값 VDET1 Min부터 단계적으로 일정 전압 레벨 예를 들면 1mV 만큼씩 전압을 증가시키되 전원 증가 후 DS/tVDET1 시간만큼 대기하도록 지원한다. 여기서 스텝-업 되는 DS/tVDET1은 설계자에 의하여 조정이 가능하다. 상술한 방식과 같이 본 발명의 보호회로 테스트 방법은 단계적으로 전원단 단자(VDD)에 공급되는 전압을 증가시키되 사전 설정된 지연 시간을 대기하면서 증가시켜 보호회로(250)의 과충전 차단이 정상 동작하는 과충전 차단 전압 및 과충전 차단 지연 시간을 검사하여 정상 범위에서 동작하는지 확인할 수 있다. 한편 과충전 차단 전압이 측정되면 보호 IC(200)는 자동으로 테스트 모드에서 정상 모드로 전환된다.
도 7은 본 발명의 제3 실시 예에 따른 보호회로 테스트를 위한 전원 공급 파형도이며, 도 8은 소비 전류 검출 파형도, 도 9는 과충전 차단 지연 시간 검출 파형도를 나타낸 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법은 전원단 단자(VDD)에 공급되는 전압을 스텝-업 시키면서 소비전류(IDD) 상승 부분을 검출한다. 여기서 스텝-업 간격에 소요되는 시간은 소비전류 변화 여부만을 검출하는데 소용되는 시간이 될 수 있다. 소비전류(IDD)가 상승하는 이유는 보호 IC(200)가 과충전 차단 전압을 인식하면 내부 타이머가 작동되면서 소비전류가 증가하기 때문이다.
한편 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법은 도 9에 도시된 바와 같은 과충전 차단 지연 시간 정보를 함께 수집하여야 한다. 이를 위하여 본 발명의 보호회로 테스트 방법은 앞서 설명한 제어 신호를 보호 IC(200)에 공급한다. 그러면 보호 IC(200)는 과충전 차단 전압 인식 과정에서 내부 타이머를 동작시키고 해당 내부 타이머의 동작이 되면 값이 과충전 차단 지연 시간으로 이용될 수 있다. 이때 과충전 검출 회로(VD1)는 제어 신호 공급에 따라 현재 테스트 모드로 진행됨에 따른 신호 세팅을 수행할 수 있다.
상술한 바와 같이 과충전 차단 전압(VDET1) 보다 높은 제어 신호를 인가하면 보호 IC(200)는 설계에 따른 세팅 전환으로 별도의 대기 시간 없이 지연시간 단축 모드로 인식하여 차단되는 시간을 측정할 수 있도록 지원한다. 이렇게 수집된 과충전 차단 지연 시간은 스펙에서 벗어나 있는지 여부를 확인하여 양품 판정을 수행하는데 이용될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 보호회로 테스트 방법은 제어 신호를 공급함으로써 보호 IC(200)가 테스트 모드로 동작할 수 있도록 지원하고, 이때 수집되는 차단 전압이나 차단 지연 시간 정보를 토대로 보호회로(250)의 양품 판정을 신속하고 정확하게 수행할 수 있다. 특히 보호 IC(200)에 포함된 내부 발진기(210), 카운터(220) 및 각 검출 회로 설계 시 사전 정의된 제어 신호가 공급되면 테스트 모드에 따른 주파수 속도로 과충전 검출 및 스위칭 소자(300) 차단 제어를 수행하도록 지원하여 보다 빠른 보호회로(250) 양품 판정을 수행하도록 지원할 수 있다. 그리고 양품 판정이 완료되면 해당 보호회로(250)는 테스트 모드에서 정상 모드로 복귀함으로써 제품 적용을 보다 용이하게 할 수 있도록 지원한다.
이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 이와 같이 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 균등론에 따라 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
100 : 2차 전지 보호회로 시스템 20 : 배터리
30 : 부하 250 : 보호회로
200 : 보호 IC 210 : 내부 발진기
220 : 카운터 230 : 제1 논리 회로
240 : 레벨 쉬프터 250 : 단락 검출 회로
260 : 지연 시간 설정 회로 270 : 제2 논리 회로
VD1 : 과충전 검출 회로 VD2 : 과방전 검출 회로
VD3 : 방전 과전류 검출 회로 VD4 : 과대 충전기 검출 회로
Dout : 방전 제어 단자 Cout : 충전 제어 단자
VDD : 전원단 단자 VSS : 접지단 단자
Source 1 : 제1 소스 단자 Source 2 : 제2 소스 단자
Drain : 드레인 단자 101 : 제1 FET
102 : 제2 FET V- : 전류 검출 단자
300 : 스위칭 소자

Claims (13)

  1. 보호 IC 및 스위칭 소자를 포함하는 보호회로의 테스트 방법에 있어서,
    지연 시간 단축 기능이 설정된 보호 IC에 제어 신호를 공급하는 단계;
    상기 제어 신호 공급에 따라 보호 IC를 테스트 모드로 세팅하는 단계;
    상기 보호 IC에 비정상 상태 검출을 위한 전압을 공급하는 전압 공급 단계;
    상기 비정상 상태 검출을 위한 전압 공급에 따라 차단 전압 및 차단 지연 시간을 수집하는 단계;
    상기 차단 전압 및 차단 지연 시간을 기반으로 상기 보호회로의 양품 판정을 수행하는 단계;
    를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.
  2. 제1항에 있어서,
    상기 양품 판정을 수행하는 단계는
    과충전 차단 전압 및 과충전 차단 지연 시간에 따른 양품을 판정하는 단계인 것을 특징으로 하는 개선된 보호회로 테스트 방법.
  3. 제1항에 있어서,
    상기 제어 신호를 공급하는 단계는
    일정 전압을 기 설정된 시간 동안 상기 보호 IC에 포함된 전원단 단자에 공급하는 단계인 것을 특징으로 하는 개선된 보호회로 테스트 방법.
  4. 제1항에 있어서,
    상기 전압 공급 단계는
    상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하는 단계;
    상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하는 단계;
    를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.
  5. 제4항에 있어서,
    상기 양품 판정하는 단계는
    상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하는 단계;
    상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리하는 단계;
    를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.
  6. 제1항에 있어서,
    상기 차단 전압 및 차단 지연 시간을 수집하는 단계는
    상기 전압 공급 단계에서 일정 전압만큼씩 스텝-업하여 공급되는 경우, 스텝-업에 따라 반응하는 차단 전압 및 차단 지연 시간을 동시 측정하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.
  7. 제1항에 있어서,
    상기 차단 전압 및 차단 지연 시간을 수집하는 단계는
    상기 전압 공급 단계에서 상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하는 단계;
    과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출하고 이를 과충전 차단 지연 시간으로 수집하는 단계;
    를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.
  8. 외부에서 제어 신호가 공급되면 지연 시간 단축 모드에 따른 테스트 모드로 전환하여 비정상 상태 차단에 따른 신호 검출을 수행하는 보호 IC와, 상기 보호 IC 제어에 따라 차단을 수행하는 스위칭 소자를 포함하는 보호회로;
    상기 보호 IC에 상기 제어 신호를 공급하며, 상기 보호회로에 상기 비정상 상태 차단 검출을 위한 전압을 공급하고 그에 따른 전압 및 지연 시간을 검출하여 양품 판정을 수행하는 신호 검출 수단;
    을 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.
  9. 제8항에 있어서,
    상기 보호 IC는
    상기 제어 신호 공급에 따라 테스트 모드의 클록 펄스를 생성하는 내부 발진기;
    상기 제어 신호 공급에 따라 테스트 모드의 분주비를 적용하는 카운터;
    상기 제어 신호 공급에 따라 테스트 모드의 신호 설정을 지원하는 과충전 검출 회로;
    중 적어도 하나를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.
  10. 제8항에 있어서,
    상기 제어 신호는
    일정 전압이 일정 시간 동안 지속되는 신호인 것을 특징으로 하는 개선된 보호회로 테스트 시스템.
  11. 제8항에 있어서,
    상기 신호 검출 수단은
    상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하고, 상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하여 상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하고, 상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.
  12. 제8항에 있어서,
    상기 신호 검출 수단은
    일정 전압만큼씩 스텝-업하여 공급하고, 상기 스텝-업에 따라 반응하는 차단 전압 및 차단 지연 시간을 동시 측정하고 이를 기준으로 상기 보호회로의 양품을 판단하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.
  13. 제8항에 있어서,
    상기 신호 검출 수단은
    상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하며, 과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출하고 이를 과충전 차단 지연 시간으로 수집한 후 수집 결과를 기반으로 상기 보호회로의 양품을 판정하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.
KR1020120018003A 2012-02-22 2012-02-22 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템 KR20130096499A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120018003A KR20130096499A (ko) 2012-02-22 2012-02-22 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120018003A KR20130096499A (ko) 2012-02-22 2012-02-22 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템

Publications (1)

Publication Number Publication Date
KR20130096499A true KR20130096499A (ko) 2013-08-30

Family

ID=49219365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120018003A KR20130096499A (ko) 2012-02-22 2012-02-22 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템

Country Status (1)

Country Link
KR (1) KR20130096499A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107843854A (zh) * 2017-12-14 2018-03-27 昆山通达测科电子科技有限公司 一种锂电池过充、过放保护与延迟时间的测试方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107843854A (zh) * 2017-12-14 2018-03-27 昆山通达测科电子科技有限公司 一种锂电池过充、过放保护与延迟时间的测试方法

Similar Documents

Publication Publication Date Title
US7598708B2 (en) Battery protecting apparatus and battery protecting circuit
US10522882B2 (en) Semiconductor device, battery pack, and mobile terminal with multi-speed CPU
US10782334B2 (en) Testing MOS power switches
US9541975B2 (en) Semiconductor device, battery pack and personal data assistant
US9350180B2 (en) Load switch having load detection
JP2019036539A (ja) バッテリ管理システムのための障害検出
US8581556B2 (en) Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal
US8519730B2 (en) Circuit, system, and method for degradation detection
US20130106470A1 (en) Control device
CN111919129B (zh) 用于监测多晶片功率的装置及方法
US8575904B2 (en) Semiconductor device and manufacturing method thereof
EP2717470A2 (en) Low/high voltage selector
US9871390B2 (en) Battery protection integrated circuit applied to battery charging/discharging system and method for determining resistances of voltage divider of battery protection integrated circuit
KR101724551B1 (ko) 반도체 테스트 디바이스 인터페이스 보드
KR101539692B1 (ko) Fet 센싱을 이용하는 bmu 테스트 시스템 및 bmu 테스트 방법
US8018240B2 (en) Apparatus, circuit and method of monitoring leakage current characteristics
US20160190836A1 (en) Method and apparatus for detecting voltage
JP2012194183A (ja) 半導体装置
US10381864B2 (en) Semiconductor device, power source unit, and electrical device
KR20130096499A (ko) 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템
US9625520B2 (en) Latch-up test device and method for testing wafer under test
CN103647259A (zh) 一种电池保护电路及其内的电压保护电路
US7679332B2 (en) Delay time control circuit in a battery protector to reduce delay time
JP2017020811A (ja) 半導体素子の検査回路および検査方法
JP2013225579A (ja) 太陽電池の特性評価装置及び太陽電池の特性評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application