KR20130096499A - Enhanced testing method for protect ic and test system adopting the same - Google Patents

Enhanced testing method for protect ic and test system adopting the same Download PDF

Info

Publication number
KR20130096499A
KR20130096499A KR1020120018003A KR20120018003A KR20130096499A KR 20130096499 A KR20130096499 A KR 20130096499A KR 1020120018003 A KR1020120018003 A KR 1020120018003A KR 20120018003 A KR20120018003 A KR 20120018003A KR 20130096499 A KR20130096499 A KR 20130096499A
Authority
KR
South Korea
Prior art keywords
voltage
overcharge
protection circuit
delay time
cutoff
Prior art date
Application number
KR1020120018003A
Other languages
Korean (ko)
Inventor
나혁휘
김영석
안상훈
박성범
박승욱
조현목
박민호
박재구
채윤희
지영남
이현석
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Priority to KR1020120018003A priority Critical patent/KR20130096499A/en
Publication of KR20130096499A publication Critical patent/KR20130096499A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Protection Of Static Devices (AREA)

Abstract

PURPOSE: An improved protection circuit test time shortening method and a protection circuit test system applying the same perform fast and precise test process, and rapidly determine the quality of a protection circuit. CONSTITUTION: A first resistance is arranged between a battery (20) and a protection circuit (250). A first capacitor is arranged between the battery and the protection circuit. A second resistance is arranged between the protection circuit and a battery charger or a loader load (30). A second parasitic capacitor is formed in the loader load. A third parasitic capacitor is formed between a first source terminal and a second source terminal.

Description

개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템{Enhanced Testing Method For Protect IC And Test System adopting the same}Improved protection circuit test time reduction method and protected circuit test system to which the method is applied {Enhanced Testing Method For Protect IC And Test System adopting the same}

본 발명은 2차 전지 보호회로에 관한 것으로, 특히 테스트 환경에서 다양한 상태에 대한 정상 동작 여부를 보다 신속하게 수행할 수 있도록 지원하는 개선된 보호회로 테스트 시간 단축 방법 및 이 방법이 적용되는 보호회로 테스트 시스템에 관한 것이다.The present invention relates to a secondary battery protection circuit, and in particular, an improved protection circuit test time reduction method and a protection circuit test to which the method is applied to support a faster performance of normal operation for various conditions in a test environment. It's about the system.

종래 2차 전지 보호회로는 지연 소자를 위한 링오실레이터로 구성된 내부 발진 회로와 카운터 회로를 포함하여 과충전, 과방전 또는 과전류 검출시의 지연 시간을 결정했다. 한편 2차 전지 보호회로가 제작되면 보호회로가 정상 동작하는지 여부를 확인하기 위한 검사 공정을 필수적으로 수행하게 된다. 이때 링오실레이터와 같은 내부 발진기만을 이용하여 보호회로의 정상 동작 여부를 확인하는 경우 매우 많은 검사 시간이 소요되는 문제가 있다. The conventional secondary battery protection circuit includes an internal oscillation circuit and a counter circuit composed of a ring oscillator for a delay element to determine the delay time at the time of overcharge, overdischarge, or overcurrent detection. Meanwhile, when the secondary battery protection circuit is manufactured, an inspection process for confirming whether the protection circuit operates normally is essentially performed. In this case, when checking whether the protection circuit is normally operated using only an internal oscillator such as a ring oscillator, there is a problem that a very large inspection time is required.

도 1 및 도 2는 종래 2차 전지 테스트 중 과충전 차단 동작에 대한 테스트를 위한 전압 파형도이다.1 and 2 are voltage waveform diagrams for a test for an overcharge blocking operation during a conventional secondary battery test.

도 1에 도시된 바와 같이 과충전 차단 동작 전압 중 VDET1 Min 인가 후 0.48초를 대기한 후 과충전 차단 동작 전압 중 VDET1 Max 값을 인가하여 0.48초 + 0.52초를 대기하여 0.8초에서 1.2초 사이에 차단이 되면 보호회로가 정상 동작하는 양품으로 판단하게 된다. 여기서 0.48초의 기준은 (tVDET1 Max - tVDET1 Min) X 1.2로 산출된 값이다. tVDET1 Max는 VDET1(과충전 차단 전압)이 인가되었을 때 차단이 이루어지는 시간의 최대치를 의미하며, tVDET1 Min은 VDET1(과충전 차단 전압)이 인가되었을 때 차단이 이루어지는 시간의 최소치를 의미한다. 상술한 바와 같이 종래 2차 전지 테스트 중 과충전 차단 정상 동작 여부를 확인하기 위하여 VDET1(과충전 차단 전압)만 측정하는데 최소 1.68초 이상 소요됨을 알 수 있다.As shown in FIG. 1, after the VDET1 Min is applied to the overcharge blocking operation voltage, 0.48 seconds is waited, and then the VDET1 Max value is applied to the overcharge blocking operating voltage to wait 0.48 seconds + 0.52 seconds to cut off between 0.8 seconds and 1.2 seconds. If it is determined that the protection circuit is in good working condition. Here, the reference of 0.48 seconds is a value calculated as (tVDET1 Max-tVDET1 Min) X 1.2. tVDET1 Max means the maximum value of the time when the cutoff is applied when VDET1 (overcharge cutoff voltage) is applied, and tVDET1 Min means the minimum time the cutoff time is applied when VDET1 (overcharge cutoff voltage) is applied. As described above, it can be seen that it takes at least 1.68 seconds to measure only VDET1 (overcharge blocking voltage) in order to check whether the overcharge blocking is normally operated during the conventional secondary battery test.

또한 도 2에 도시된 바와 같이 과충전 차단 지연 시간 값인 tVDET1의 값을 기억한 후 일정 기울기로 VDD 전압 값을 상승하여 역추적하는 방식을 사용한다. 이러한 종래 테스트 방식은 과충전 차단 지연 시간 tVDET1 측정 값에 따라 VDET1 오차가 발생하는 문제가 있다.In addition, as shown in FIG. 2, the value of tVDET1, which is an overcharge cutoff delay time value, is stored, and then a method of increasing the VDD voltage value with a predetermined slope to trace back. This conventional test method has a problem that a VDET1 error occurs according to the overcharge cutoff delay time tVDET1 measurement value.

보호회로 검사 공정의 경우 앞서 예시한 과충전 차단 동작 검사뿐만 아니라 과방전 차단 동작 검사도 수행하며 또는 과전류 차단 동작도 검사를 수행하게 된다. 결과적으로 종래 2차 전지 보호회로의 양품 판정을 위해서 매우 긴 검사 공정 시간이 요구되고 있으며 면밀한 측정 값을 제공하지도 못하는 문제가 있다. In the case of the protection circuit inspection process, the overcharge blocking operation test as well as the over discharge blocking operation test as described above are performed, or the overcurrent blocking operation is also performed. As a result, a very long inspection process time is required for the determination of the quality of a conventional secondary battery protection circuit, and there is a problem in that a detailed measurement value cannot be provided.

따라서 본 발명의 목적은 2차 전지 보호회로의 검사 공정에서 보다 신속하고 정확한 정상 보호 동작 검사를 수행할 수 있도록 지원하는 개선된 보호회로 테스트 방법 및 이 방법이 적용되는 보호회로 테스트 시스템을 제공함에 있다. Accordingly, an object of the present invention is to provide an improved protection circuit test method and a protection circuit test system to which the method is applied to support a faster and more accurate normal protection operation inspection in an inspection process of a secondary battery protection circuit. .

상술한 목적을 달성하기 위하여 본 발명은 보호 IC 및 스위칭 소자를 포함하는 보호회로의 테스트 방법에 있어서, 제어 신호 공급에 따라 보호 IC를 테스트 모드로 세팅하는 단계, 상기 보호 IC에 비정상 상태 검출을 위한 전압을 공급하는 전압 공급 단계, 상기 비정상 상태 검출을 위한 전압 공급에 따라 차단 전압 및 차단 지연 시간을 수집하는 단계, 상기 차단 전압 및 차단 지연 시간을 기반으로 상기 보호회로의 양품 판정을 수행하는 단계를 포함하는 개선된 보호회로 테스트 방법의 구성을 개시한다.In order to achieve the above object, the present invention provides a method of testing a protection circuit including a protection IC and a switching element, the method comprising: setting a protection IC to a test mode according to a control signal supply, for detecting an abnormal state in the protection IC; A step of supplying a voltage, collecting a cutoff voltage and a cutoff delay time according to a voltage supply for detecting the abnormal state, and performing a good quality determination of the protection circuit based on the cutoff voltage and the cutoff delay time. Disclosed is a configuration of an improved protection circuit test method that includes.

여기서 상기 양품 판정을 수행하는 단계는 과충전 차단 전압 및 과충전 차단 지연 시간에 따른 양품을 판정하는 단계가 될 수 있다.In this case, the determining of the good quality may be a step of determining the good quality according to the overcharge cutoff voltage and the overcharge cutoff delay time.

또한 상기 제어 신호를 공급하는 단계는 5.0V ~ 6.5V의 전압을 기 설정된 시간 동안 상기 보호 IC에 포함된 전원단 단자에 공급하는 단계가 될 수 있다.In addition, supplying the control signal may be supplying a voltage of 5.0V to 6.5V to a power terminal included in the protection IC for a preset time.

한편 상기 전압 공급 단계는 상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하는 단계, 상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하는 단계를 포함할 수 있으며, 이 경우 상기 양품 판정하는 단계는 상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하는 단계, 상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리하는 단계를 포함할 수 있다.On the other hand, the step of supplying a voltage may include supplying an overcharge blocking minimum voltage defined in the protection circuit specification for a predetermined time, and supplying an overcharge blocking maximum voltage defined in the protection circuit specification for a predetermined time after the supply of the overcharge blocking minimum voltage. In this case, the step of determining the quality of the product is a failure treatment prior to the overcharge cutoff delay time in the test environment designed after the overcharge blocking minimum voltage supply step of processing a failure, the test designed after the overcharge blocking maximum voltage supply It may include the step of processing the goods when the blocking occurs within the overcharge blocking delay time in the environment.

한편 상기 차단 전압 및 차단 지연 시간을 수집하는 단계는 상기 전압 공급 단계에서 과충전 차단 최소 전압에서 지연 시간을 과충전 차단 지연 시간으로 나눈 시간 간격으로 일정 전압만큼씩 스텝-업하여 공급되는 경우, 스텝-업에 따라 반응하는 차단 전압 및 차단 지연 시간을 동시 측정하는 것을 특징으로 한다.Meanwhile, in the collecting of the cutoff voltage and the cutoff delay time, the step-up may be performed when the voltage is supplied by stepping up by a predetermined voltage at a time interval obtained by dividing the delay time by the overcharge cutoff delay time from the minimum charge overvoltage cutoff voltage. It is characterized in that the simultaneous measurement of the blocking voltage and the blocking delay time according to.

또한 상기 차단 전압 및 차단 지연 시간을 수집하는 단계는 상기 전압 공급 단계에서 상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하는 단계, 과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출하고 이를 과충전 차단 지연 시간으로 수집하는 단계를 포함할 수 있다.In the collecting of the cutoff voltage and the cutoff delay time, the overcharge cutoff voltage may be detected by detecting a section in which the current consumption rises when the voltage is increased by a predetermined amount to the power supply terminal of the protection IC in the voltage supply step. The method may include detecting a time when the blocking occurs by applying a voltage higher than the overcharge blocking voltage and collecting the overcharge blocking delay time.

본 발명은 또한, 외부에서 제어 신호가 공급되면 지연 시간 단축 모드에 따른 테스트 모드로 전환하여 비정상 상태 차단에 따른 신호 검출을 수행하는 보호 IC와, 상기 보호 IC 제어에 따라 차단을 수행하는 스위칭 소자를 포함하는 보호회로, 상기 보호 IC에 상기 제어 신호를 공급하며, 상기 보호회로에 상기 비정상 상태의 전압이 입력되면 차단 검출을 위한 출력을 공급하고 그에 따른 전압 및 지연 시간을 검출하여 양품 판정을 수행하는 신호 검출 수단을 포함하는 개선된 보호회로 테스트 시스템의 구성을 개시한다.The present invention also provides a protection IC which switches to a test mode according to a delay time reduction mode when a control signal is supplied from the outside and performs signal detection according to abnormal state blocking, and a switching device which performs blocking according to the protection IC control. A protection circuit including the protection circuit and supplying the control signal to the protection IC, and supplying an output for detecting the interruption when the abnormal state voltage is input to the protection circuit, and detecting a voltage and a delay time accordingly to perform a good product judgment. Disclosed is a configuration of an improved protection circuit test system comprising signal detection means.

여기서 상기 보호 IC는 상기 제어 신호 공급에 따라 테스트 모드의 클록 펄스를 생성하는 내부 발진기, 상기 제어 신호 공급에 따라 테스트 모드의 분주비를 적용하는 카운터, 상기 제어 신호 공급에 따라 테스트 모드의 신호 설정을 지원하는 이상 전압 및 전류 검출 회로 중 적어도 하나를 포함할 수 있다.Wherein the protection IC is configured to generate an internal oscillator for generating a clock pulse in a test mode according to the control signal supply, a counter for applying a division ratio of the test mode in accordance with the control signal supply, and set a signal in the test mode according to the control signal supply. It may include at least one of the abnormal voltage and current detection circuit to support.

그리고 상기 제어 신호는 5.0V ~ 6.5V의 전압이 일정 시간 동안 지속되는 신호가 될 수 있다.The control signal may be a signal in which a voltage of 5.0 V to 6.5 V lasts for a predetermined time.

한편 상기 신호 검출 수단은 제어 신호 5.0 ~ 6.5V를 일정 시간을 공급한 후 상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하고, 상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하여 상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하고, 상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리할 수 있다.On the other hand, the signal detecting means supplies a control signal of 5.0 to 6.5V for a predetermined time, and then supplies the overcharge blocking minimum voltage defined in the protection circuit specification for a predetermined time, and defines the protection circuit specification after supplying the overcharge blocking minimum voltage. When the overcharge cutoff voltage is supplied for a predetermined time and the cutoff occurs before the overcharge cutoff delay time in the test environment designed after the minimum supply of the overcharge cutoff voltage, the defect is processed, and the overcharge in the test environment designed after the overcharge cutoff voltage is supplied. If the interruption occurs within the interruption delay time, it can be processed.

그리고 상기 신호 검출 수단은 상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하며, 과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출한다.The signal detecting means detects an overcharge cut-off voltage by detecting a section in which a rise in current consumption occurs when supplying a voltage increased by a predetermined amount to a power terminal of the protection IC, and applies a voltage higher than the overcharge cut-off voltage. To detect the time when blocking occurs.

본 발명의 보호회로의 개선된 검사 방법 및 이 방법이 적용되는 보호회로에 따르면, 본 발명은 보호회로 검사를 위한 다양한 상태 특히 과충전 동작 상태에 대하여 보다 신속하고 정확한 검사 공정을 수행할 수 있도록 함으로써 보호회로 양품판정을 보다 신속하고 정확하게 수행할 수 있다. 결과적으로 본 발명은 생산 시간을 단축할 수 있으며, 이에 따라 보다 빠른 제품 제작 및 출하를 지원할 수 있다.According to the improved inspection method of the protection circuit of the present invention and the protection circuit to which the method is applied, the present invention provides protection by allowing a faster and more accurate inspection process to be performed for various states for the protection circuit inspection, in particular, an overcharge operation state. Circuit good judgment can be performed more quickly and accurately. As a result, the present invention can shorten the production time, thereby supporting faster production and shipment of the product.

도 1은 종래 과충전 차단 전압 검출을 위한 전압 파형도.
도 2는 종래 과충전 차단 지연 시간 검출을 위한 전압 파형도.
도 3은 본 발명의 실시 예에 따른 보호회로 테스트 방법이 적용되는 보호회로 시스템의 구성을 나타낸 도면.
도 4는 본 발명의 제1 실시 예에 따른 보호회로 테스트 방법을 설명하기 위한 전압 파형도.
도 5는 본 발명의 제2 실시 예에 따른 보호회로 테스트 방법을 설명하기 위한 전압 파형도.
도 6은 도 5의 일정 부분을 확대한 도면.
도 7은 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법 중 과충전 차단 전압 검출을 설명하기 위한 전압 파형도.
도 8은 도 7의 과충전 차단 전압 검출 시점 판단을 위한 소비전류 변화 검출을 설명하기 위한 파형도.
도 9는 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법 중 과충전 차단 지연 시간 검출을 설명하기 위한 전압 파형도.1 is a voltage waveform diagram for detecting a conventional overcharge cutoff voltage.
2 is a voltage waveform diagram for detecting a conventional overcharge cutoff delay time.
3 is a diagram illustrating a configuration of a protection circuit system to which a protection circuit test method according to an exemplary embodiment of the present invention is applied.
4 is a voltage waveform diagram illustrating a method of testing a protection circuit according to a first embodiment of the present invention.
5 is a voltage waveform diagram illustrating a method of testing a protection circuit according to a second embodiment of the present invention.
FIG. 6 is an enlarged view of a portion of FIG. 5; FIG.
7 is a voltage waveform diagram illustrating detection of an overcharge cut-off voltage in a protection circuit test method according to a third exemplary embodiment of the present invention.
FIG. 8 is a waveform diagram illustrating detection of a change in current consumption for determining an overcharge blocking voltage detection time point of FIG. 7; FIG.
9 is a voltage waveform diagram illustrating detection of an overcharge shutdown delay time in a protection circuit test method according to a third exemplary embodiment of the present invention.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명의 실시 예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, only parts necessary for understanding the operation according to the embodiment of the present invention will be described, and the description of other parts will be omitted so as not to disturb the gist of the present invention.

이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings and the inventor is not limited to the meaning of the terms in order to describe his invention in the best way. It should be interpreted as meaning and concept consistent with the technical idea of the present invention. Therefore, the embodiments described in the present specification and the configuration shown in the drawings are only the most preferred embodiments of the present invention, and do not represent all of the technical idea of the present invention, and various equivalents may be substituted for them at the time of the present application. It should be understood that there may be water and variations.

도 3은 본 발명의 실시 예에 따른 보호회로 테스트 운용 방법이 적용되는 2차 전지 보호회로 시스템(100)의 구성을 나타낸 도면이다.3 is a diagram illustrating a configuration of a secondary battery protection circuit system 100 to which a protection circuit test operating method according to an exemplary embodiment of the present invention is applied.

도 3을 참조하면, 본 발명의 2차 전지 보호회로 테스트 시스템(100)은 배터리(20), 보호회로(250) 및 충전기 또는 로더 부하(30)를 포함하며, 배터리(20)와 보호회로(250) 사이에는 제1 저항(R1) 및 제1 커패시터(C1)가 배치된다. 그리고 보호회로(250)와 충전기 또는 로더 부하(30) 사이에는 제2 저항(R2)이 배치될 수 있다. 그리고 보호 IC(200)는 보호회로(250)의 과충전, 과방전, 과전류 상태를 검출하는 검출 수단 예를 들면 프로브 수단을 포함할 수 있다. 이 경우 충전기 또는 로더 부하(30)에는 제2 기생 커패시터(C2)가 형성될 수 있으며, 보호회로(250)의 제1 소스 단자(Source1)와 제2 소스 단자(Source2) 사이에는 제3 기생 커패시터(C3)가 형성될 수 있다.Referring to FIG. 3, the secondary battery protection circuit test system 100 of the present invention includes a battery 20, a protection circuit 250, and a charger or loader load 30, and includes a battery 20 and a protection circuit ( The first resistor R1 and the first capacitor C1 are disposed between the 250. The second resistor R2 may be disposed between the protection circuit 250 and the charger or loader load 30. The protection IC 200 may include detection means, for example, probe means for detecting an overcharge, an overdischarge, and an overcurrent state of the protection circuit 250. In this case, a second parasitic capacitor C2 may be formed in the charger or loader load 30, and a third parasitic capacitor may be formed between the first source terminal Source1 and the second source terminal Source2 of the protection circuit 250. (C3) can be formed.

여기서 제1 저항(R1)의 일단은 배터리(20) 일측과 충전기 또는 로더 부하(30) 일측에 공통 접속되며, 제1 저항(R1)의 타단은 제1 커패시터(C1)의 일단과 접속된다. 제1 저항(R1) 및 제1 커패시터(C1)가 연결된 노드에는 보호회로(250)의 전원단 단자(VDD)가 접속된다. 또한 제1 커패시터(C1)의 타단은 배터리(20)의 타측과 접속되며 또한 보호회로(250)의 제1 소스 단자(Source1)와 접속될 수 있다. 제2 저항(R2)은 보호회로(250)의 전류 검출 단자(V-)와 제2 소스 단자(Source2) 사이에 배치되며, 제2 소스 단자(Source2)는 충전기 또는 로더 부하(30) 일측과 접속된다. One end of the first resistor R1 is commonly connected to one side of the battery 20 and one side of the charger or loader load 30, and the other end of the first resistor R1 is connected to one end of the first capacitor C1. The power terminal VDD of the protection circuit 250 is connected to a node to which the first resistor R1 and the first capacitor C1 are connected. In addition, the other end of the first capacitor C1 may be connected to the other side of the battery 20 and may also be connected to the first source terminal Source1 of the protection circuit 250. The second resistor R2 is disposed between the current detection terminal V− and the second source terminal Source2 of the protection circuit 250, and the second source terminal Source2 is connected to one side of the charger or loader load 30. Connected.

보호회로(250)는 보호 IC(200)와 스위칭 소자(300)를 포함한다. 보호 IC(200)는 전원단 단자(VDD), 접지단 단자(Vss), 전류 검출 단자(V-)를 포함하며, 방전 제어 단자(Dout) 및 충전 제어 단자(Cout)를 포함할 수 있다. 또한 보호 IC(200)는 배터리(20) 과충전, 과방전, 과전류 등의 상태를 검출하고 이를 보호하기 위한 제어 신호를 전달하는 다양한 구성들을 포함할 수 있다. The protection circuit 250 includes a protection IC 200 and a switching device 300. The protection IC 200 may include a power supply terminal VDD, a ground terminal Vss, and a current detection terminal V−, and may include a discharge control terminal Dout and a charge control terminal Cout. In addition, the protection IC 200 may include various components that detect a state of the battery 20 overcharge, overdischarge, overcurrent, and the like, and transmit a control signal to protect the state.

방전 제어 단자(Dout)의 일측은 듀얼 채널 MOSFET 타입으로 형성된 스위칭 소자(300)의 제1 FET(101)의 제1 게이트 단(Gate1)에 접속된다. 그리고 방전 제어 단자(Dout)의 타측은 제1 논리 회로(230)에 접속된다. One side of the discharge control terminal Dout is connected to the first gate terminal Gate1 of the first FET 101 of the switching element 300 formed of a dual channel MOSFET type. The other side of the discharge control terminal Dout is connected to the first logic circuit 230.

충전 제어 단자(Cout)의 일측은 듀얼 채널 MOSFET 타입으로 형성된 스위칭 소자(300)의 제2 FET(102)의 제2 게이트 단(Gate2)에 접속된다. 그리고 충전 제어 단자(Cout)의 타측은 레벨 쉬프터(240)에 접속된다. One side of the charge control terminal Cout is connected to the second gate terminal Gate2 of the second FET 102 of the switching element 300 formed of a dual channel MOSFET type. The other side of the charge control terminal Cout is connected to the level shifter 240.

스위칭 소자(300)는 보호 IC(200)의 방전 제어 단자(Dout)로부터 전달된 신호에 대응하여 제1 FET(101)를 차단하거나, 보호 IC(200)의 충전 제어 단자(Cout)로부터 전달된 신호에 대응하여 제2 FET(102)를 차단할 수 있다. 전류 검출 단자(V-)는 제2 저항(R2)을 통하여 제2 소스 단자(Source2)와 연결되며, 제2 소스 단자(Source2)는 충전기 또는 로더 부하(30)와 연결될 수 있다. The switching element 300 cuts off the first FET 101 in response to a signal transmitted from the discharge control terminal Dout of the protection IC 200, or is transferred from the charge control terminal Cout of the protection IC 200. The second FET 102 may be blocked in response to the signal. The current detection terminal V− may be connected to the second source terminal Source2 through the second resistor R2, and the second source terminal Source2 may be connected to the charger or loader load 30.

한편 보호 IC(200)는 내부 발진기(210), 카운터(220), 과충전 검출 회로(VD1), 과방전 검출 회로(VD2), 과전류 검출 회로(VD3), 과대 충전기 검출 회로(VD4), 단락 검출 회로(Short), 레벨 쉬프트(Level Shift), 제1 논리 회로(230), 제2 논리 회로(270), 지연 시간 설정 회로(Delay)를 포함할 수 있다.Meanwhile, the protection IC 200 includes an internal oscillator 210, a counter 220, an overcharge detection circuit VD1, an over discharge detection circuit VD2, an overcurrent detection circuit VD3, an overcharger detection circuit VD4, and a short circuit detection. The circuit may include a short, a level shift, a first logic circuit 230, a second logic circuit 270, and a delay time setting circuit Delay.

내부 발진기(210)는 외부에서 공급되는 제어 신호에 따라 일정 크기의 클록 펄스 즉 주파수를 생성하여 내부 각 구성들에 공급하는 구성이다. 이러한 내부 발진기(210)는 외부로부터 별도의 제어 신호 공급이 없는 경우 사전 설계된 지연 시간에 해당하는 속도의 클록 펄스 즉 주파수를 생성하고 이를 각 구성들에 공급할 수 있다. 이를 위하여 내부 발진기(210)는 카운터(220), 과충전 검출 회로(VD1), 과방전 검출 회로(VD2), 방전 과전류 검출 회로(VD3), 과대 충전기 검출 회로(VD4), 제1 논리 회로(230), 제2 논리 회로(270)와 연결되는 신호 라인을 포함할 수 있다. The internal oscillator 210 generates a clock pulse, that is, a frequency, of a predetermined size according to a control signal supplied from the outside, and supplies the internal oscillators to the internal components. When there is no separate control signal supply from the outside, the internal oscillator 210 may generate a clock pulse, or frequency, at a speed corresponding to a predesigned delay time and supply the same to each component. To this end, the internal oscillator 210 includes a counter 220, an overcharge detection circuit VD1, an overdischarge detection circuit VD2, a discharge overcurrent detection circuit VD3, an overcharger detection circuit VD4, and a first logic circuit 230. ), And a signal line connected to the second logic circuit 270.

한편 내부 발진기(210)는 외부 신호 공급 수단이 보호 IC(200)의 테스트 모드를 지시하기 위한 입력 신호 예를 들면 일정 크기 이상의 전압을 정해진 시간 동안 지속되는 제어 신호가 전달되면 기 설계 방식에 따라 테스트 모드 지원을 위한 주파수를 생성하고 이를 내부 각 구성들에 공급할 수 있다. 여기서 테스트 모드 지원을 위한 주파수는 정상 동작 상태에 비하여 보다 빠른 속도의 주파수가 될 수 있다. On the other hand, the internal oscillator 210 is tested according to a pre-designed method when an external signal supply means receives an input signal for indicating a test mode of the protection IC 200, for example, a control signal that lasts for a predetermined time over a predetermined size. A frequency for mode support can be generated and fed to each internal configuration. Here, the frequency for supporting the test mode may be a faster frequency than the normal operating state.

여기서 내부 발진기(210)는 비정상 상태 검출이 완료되면 정상 모드로 복귀하여 정상 동작에 따른 주파수 생성을 수행할 수 있다. 비정상 상태는 앞서 설명한 과충전, 과방전, 과전류 상태 중 적어도 하나의 상태가 될 수 있다. 즉 내부 발진기(210)는 상술한 제어 신호가 전달되면 테스트 모드임을 인식하고 그에 따른 주파수를 생성하여 과충전 검출 회로(VD1)에 제공한다. 그리고 내부 발진기(210)는 과충전 검출 회로(VD1)의 테스트 모드가 완료되면 정상 모드에 따른 주파수를 생성하여 제공할 수 있다.Herein, when the detection of the abnormal state is completed, the internal oscillator 210 may return to the normal mode and generate a frequency according to the normal operation. The abnormal state may be at least one of the overcharge, overdischarge, and overcurrent states described above. That is, the internal oscillator 210 recognizes the test mode when the above-described control signal is transmitted, generates a frequency corresponding thereto, and provides the generated frequency to the overcharge detection circuit VD1. When the test mode of the overcharge detection circuit VD1 is completed, the internal oscillator 210 may generate and provide a frequency according to the normal mode.

카운터(220)는 내부 발진기(210)가 제공하는 클록 펄스에 근거하여 내부 회로의 지연 시간을 생성하는 수단이다. 이러한 카운터(220)는 내부 발진기(210)가 제공하는 클록 펄스 또는 주파수를 분주하는 것에 의해 지연 시간을 생성할 수 있다. 예를 들어 카운터(220)는 클록 펄스의 주파수가 f라고 하면 f/n의 주파수 변환을 수행하여 클록 펄스의 주파수를 낮춘다. 카운터(220)가 생성한 지연 시간은 제1 논리 회로(230) 및 제2 논리 회로(270)에 공급될 수 있다. 이러한 카운터(220)는 외부 신호 공급 수단이 테스트 모드임을 지시하는 제어 신호를 전달하여 내부 발진기(210)가 제공한 클록 펄스를 분주시켜 사전 설계된 테스트 모드용 지연 시간을 생성하고 이를 논리 회로들에 공급할 수 있다. 그리고 카운터(220)는 과충전 검출 회로(VD1)에 의한 과충전 차단 동작이 완료되면 정상 모드로 진입하여 정상 모드에 따른 주파수 분주에 의한 지연 시간 생성을 수행할 수 있다. The counter 220 is a means for generating a delay time of the internal circuit based on the clock pulse provided by the internal oscillator 210. The counter 220 may generate a delay time by dividing a clock pulse or frequency provided by the internal oscillator 210. For example, if the frequency of the clock pulse is f, the counter 220 performs frequency conversion of f / n to lower the frequency of the clock pulse. The delay time generated by the counter 220 may be supplied to the first logic circuit 230 and the second logic circuit 270. The counter 220 transmits a control signal indicating that the external signal supply means is a test mode to divide a clock pulse provided by the internal oscillator 210 to generate a delay time for the predesigned test mode and supply it to the logic circuits. Can be. When the overcharge blocking operation by the overcharge detection circuit VD1 is completed, the counter 220 may enter a normal mode and generate a delay time by frequency division according to the normal mode.

상기 내부 발진기(210) 및 카운터(220) 중 적어도 어느 하나는 테스트 모드에 따른 신호 생성을 지원하고, 생성된 신호를 기반으로 정상 상태 동작 여부를 검사하도록 지원한다. 즉 내부 발진기(210)가 테스트 모드에 따른 주파수를 생성하여 제공할 수 있으며, 카운터(220)가 주파수의 분주비를 조정하여 테스트 모드를 위한 지연 시간을 단축하도록 지원할 수 있다. 또는 내부 발진기(210) 및 카운터(220) 설계를 테스트 모드를 위한 설계와 정상 모드를 위한 설계를 수행하고 테스트 모드 시에 해당 테스트를 위한 신호들을 생성하도록 지원할 수 있다.At least one of the internal oscillator 210 and the counter 220 supports signal generation according to a test mode, and checks whether a steady state operation is performed based on the generated signal. That is, the internal oscillator 210 may generate and provide a frequency according to the test mode, and may support the counter 220 to shorten the delay time for the test mode by adjusting the frequency division ratio. Alternatively, the internal oscillator 210 and the counter 220 may be designed to perform a design for a test mode and a design for a normal mode, and to generate signals for a corresponding test in the test mode.

제1 논리 회로(230) 및 제2 논리 회로(270)는 카운터(220)가 전달한 지연 시간을 기반으로 각 검출 회로 운용에 필요한 지연 시간을 생성하고 이를 각 검출 회로가 전달하는 정보와 비교하여 과충전, 과방전, 과전류 상태를 판단한다. 그리고 제1 논리 회로(230) 및 제2 논리 회로(270)는 해당 상태에 따른 스위칭 소자(300) 제어를 위한 제어 신호를 생성하고, 이를 스위칭 소자(300)에 전달할 수 있다. 특히 제1 논리 회로(230)는 과충전 검출 회로(VD1)가 전달하는 신호와 지연 시간을 비교하여 과충전에 따른 스위칭 소자(300) 제어를 위한 신호를 생성하여 스위칭 소자(300)에 공급할 수 있다. 스위칭 소자(300)는 제1 논리 회로(230)에 연결된 레벨 쉬프터(240)로부터 스위칭 제어 신호를 수신하고 차단 작업을 수행할 수 있다. 그러면 충전기 또는 로더 부하(30)에 연결된 프로브는 인가되는 전원단 전압을 확인하여 과충전 전압을 확인하며, 인가 시간에 따른 과충전 차단 지연 시간을 검출할 수 있다.The first logic circuit 230 and the second logic circuit 270 generate a delay time necessary for operating each detection circuit based on the delay time transmitted by the counter 220 and compare the information with the information transmitted by each detection circuit to overcharge the battery. Determine the over discharge, over current condition. In addition, the first logic circuit 230 and the second logic circuit 270 may generate a control signal for controlling the switching element 300 according to the corresponding state, and transmit the control signal to the switching element 300. In particular, the first logic circuit 230 may compare the signal transmitted by the overcharge detection circuit VD1 with a delay time to generate a signal for controlling the switching element 300 according to the overcharge and supply it to the switching element 300. The switching element 300 may receive a switching control signal from the level shifter 240 connected to the first logic circuit 230 and perform a blocking operation. Then, the probe connected to the charger or the loader load 30 checks the power supply voltage applied to check the overcharge voltage, and detects the overcharge cutoff delay time according to the applied time.

이를 위하여 제1 논리 회로(230)는 카운터(220)에 연결되어 카운터(220)가 전달하는 지연 시간을 확인한다. 그리고 제1 논리 회로(230)는 과충전 검출 회로(VD1)와 접속되어 과충전 검출 회로(VD1)가 전달하는 정보를 확인한다. 여기서 제1 논리 회로(230)는 카운터(220)가 전달한 지연 시간을 기준으로 과충전 검출 회로(VD1)가 전달하는 정보가 과충전 상태인지 여부를 검사한다. 테스트 환경에서는 내부 발진기(210)가 정상 동작 시 보다 빠른 주파수를 공급하고 카운터(220) 역시 해당 주파수를 분주하여 지연 시간을 제공함으로 제1 논리 회로(230)는 단축된 지연 시간 정보를 기반으로 과충전 검출 회로(VD1)가 수집하는 정보를 이용하여 스위칭 소자(300) 동작을 제어할 수 있다.To this end, the first logic circuit 230 is connected to the counter 220 to check the delay time delivered by the counter 220. The first logic circuit 230 is connected to the overcharge detection circuit VD1 to check the information transmitted by the overcharge detection circuit VD1. Here, the first logic circuit 230 checks whether the information transmitted by the overcharge detection circuit VD1 is in an overcharge state based on the delay time transmitted by the counter 220. In the test environment, since the internal oscillator 210 supplies a faster frequency during normal operation and the counter 220 also divides the frequency to provide a delay time, the first logic circuit 230 overcharges based on the reduced delay time information. The operation of the switching device 300 may be controlled by using the information collected by the detection circuit VD1.

제2 논리 회로(270)는 카운터(220), 과방전 검출 회로(VD2), 지연 시간 설정 회로(Delay), 방전 과전류 검출 회로(VD3), 과대 충전기 검출 회로(VD4)와 접속되며, 접지단 단자(VSS)에 연결된 스위치 소자의 게이트 단과 접속된다. 이와 같은 제2 논리 회로(270)는 카운터(220)로부터 지연 시간 값을 수신하고, 과방전 검출 회로(VD2)로부터 과방전 발생 지속 시간을 수신하면 이를 비교하여 과방전 검출에 따른 스위칭 소자(300) 제어 특히 방전 제어 단자(Dout)에 제어 신호를 전달한다. 또한 제2 논리 회로(270)는 지연 시간 설정 회로(Delay)와 연결되어 지연 시간 설정 회로(Delay)로부터 단락 검출 회로(Short)에 설정된 지연 시간 정보를 전달받을 수 있다. 그러면 제2 논리 회로(270)는 지연 시간 정보와 방전 과전류 검출 회로(VD3)로부터의 신호 비교를 통하여 스위치 제어를 수행할 수 있다. The second logic circuit 270 is connected to the counter 220, the overdischarge detection circuit VD2, the delay time setting circuit Delay, the discharge overcurrent detection circuit VD3, the overcharger detection circuit VD4, and a ground terminal. It is connected to the gate end of the switch element connected to the terminal VSS. When the second logic circuit 270 receives the delay time value from the counter 220 and receives the over discharge occurrence duration from the over discharge detection circuit VD2, the second logic circuit 270 compares the delay time value and the switching element 300 according to the over discharge detection. ) Control In particular, the control signal is transmitted to the discharge control terminal Dout. In addition, the second logic circuit 270 may be connected to the delay time setting circuit Delay to receive the delay time information set in the short detection circuit Short from the delay time setting circuit Delay. Then, the second logic circuit 270 may perform switch control by comparing the delay time information and the signal from the discharge overcurrent detection circuit VD3.

과충전 검출 회로(VD1)는 전원단 단자(VDD)의 전위를 감시하고, 전원단(VDD) 단자의 전위가 기 설계된 과충전 검출 전압 이상이며 그 상태가 기 설정된 시간 지속되면 과충전 상태를 인식하는 회로이다. 이러한 과충전 검출 회로(VD1)는 정상 동작 시 1초 정도의 지연 시간이 설정될 수 있다. 한편 테스트 시 과충전 검출 회로(VD1)는 외부로부터 제어 신호를 공급받아 내부 발진기(210) 및 카운터(220) 중 적어도 하나로부터 테스트 모드에 따른 신호를 공급받아 이를 지연 시간으로 설정하여 이용할 수 있다. 과충전 검출 회로(VD1)는 과충전 상태에 대한 지속 시간을 제1 논리 회로(230)에 전달한다. 그러면 제1 논리 회로(230)는 앞서 설명한 바와 같이 카운터(220)가 제공하는 지연 시간 정보와 현재 수신된 과충전 상태 지속 시간 정보를 비교하여 스위칭 소자(300) 턴-오프 제어를 수행할 수 있다.The overcharge detection circuit VD1 monitors the potential of the power supply terminal VDD and recognizes the overcharge state when the potential of the power supply terminal VDD terminal is higher than the designed overcharge detection voltage and the state lasts for a predetermined time. . In the overcharge detection circuit VD1, a delay time of about 1 second may be set during normal operation. In the test, the overcharge detection circuit VD1 receives a control signal from the outside and receives a signal according to the test mode from at least one of the internal oscillator 210 and the counter 220, and sets the delay time. The overcharge detection circuit VD1 transfers the duration for the overcharge state to the first logic circuit 230. Then, as described above, the first logic circuit 230 may perform the switching device 300 turn-off control by comparing the delay time information provided by the counter 220 with the currently received overcharge state duration information.

과방전 검출 회로(VD2)는 전원단 단자(VDD)의 전위를 감시하며, 전원단 단자(VDD)의 전위가 기 설정된 과방전 검출 전압 이하이며, 이 상태가 기 설정된 시간 이상 지속되는 과방전 상태로 인식하는 회로이다. 과방전 검출 회로(VD2)는 정상 동작 시 정해진 지연 시간이 설정될 수 있다. 한편 본 발명의 테스트 환경에서는 내부 발진기(210) 및 카운터(220) 중 적어도 하나가 제공하는 속도가 상대적으로 빠른 클록 펄스를 기반으로 정보 수집을 수행하고 이를 제2 논리 회로(270)에 전달할 수 있다. 그러면 제2 논리 회로(270)는 카운터(220)가 제공하는 지연 시간 정보를 기반으로 과방전 검출에 따른 스위칭 소자(300) 동작 제어를 수행할 수 있다. The overdischarge detection circuit VD2 monitors the potential of the power supply terminal VDD, and the overdischarge state in which the potential of the power supply terminal VDD is equal to or less than a preset overdischarge detection voltage, and this state lasts for a predetermined time or more. Recognized as a circuit. The overdischarge detection circuit VD2 may have a predetermined delay time set during normal operation. Meanwhile, in the test environment of the present invention, information collection may be performed based on a clock pulse having a relatively high speed provided by at least one of the internal oscillator 210 and the counter 220, and transferred to the second logic circuit 270. . Then, the second logic circuit 270 may control the operation of the switching element 300 according to the overdischarge detection based on the delay time information provided by the counter 220.

상기 과충전 검출 회로(VD1) 및 과방전 검출 회로(VD2)는 전원단 단자(VDD)로부터 테스트 모드를 지시하는 제어 신호를 수신할 수 있다. 이에 따라 해당 회로들은 설계 과정에서 제어 신호 수신 시 테스트 모드에 따른 동작을 수행하도록 설계될 수 있으며, 테스트 모드 동작 완료 시에는 정상 상태로 복귀하도록 설계 될 수 있다.The overcharge detection circuit VD1 and the overdischarge detection circuit VD2 may receive a control signal indicating a test mode from the power supply terminal VDD. Accordingly, the circuits may be designed to perform an operation according to a test mode when receiving a control signal in the design process, and may be designed to return to a normal state when the test mode operation is completed.

방전 과전류 검출 회로(VD3)는 전류 검출 단자(V-)로부터 검출되는 전압이 방전 과전류 검출 전압 상태인지 그리고 해당 전압 상태가 일정 지연 시간 이상 계속되는지 확인하여 해당 상태 발생을 검출한다. 이러한 방전 과전류 검출 회로(VD3)는 내부 발진기(210)가 제어하는 지연 시간 단축 모드에서의 지연 시간 정보를 이용하여 테스트 환경에서 동작할 수 있다. The discharge overcurrent detection circuit VD3 detects whether the voltage detected from the current detection terminal V- is in the discharge overcurrent detection voltage state and whether the corresponding voltage state continues for a predetermined delay time or more, and detects occurrence of the state. The discharge overcurrent detection circuit VD3 may operate in a test environment using delay time information in a delay time reduction mode controlled by the internal oscillator 210.

과대 충전기 검출 회로(VD4)는 전원단 단자(VDD)와 전류 검출 단자(V-) 사이의 충전기 전압을 감시하고, 이 전압이 기 설정된 과대 충전기 검출 전압 이상인지 여부를 확인한다. 검출 전압이 설정 값 이상인 경우 과대 충전기 검출 회로(VD4)는 넘는 경우 충전 제어 단자(Cout)로 일정 레벨의 신호를 출력하고 충전을 정지시키는 회로이다. The overcharger detecting circuit VD4 monitors the charger voltage between the power supply terminal VDD and the current detection terminal V−, and checks whether the voltage is greater than or equal to the preset overcharger detection voltage. When the detected voltage is greater than or equal to the set value, the overcharger detecting circuit VD4 outputs a signal of a predetermined level to the charging control terminal Cout and stops charging when the overcharger detecting circuit VD4 is exceeded.

단락 검출 회로(Short)는 충전기 또는 로더 부하(30) 단락 발생 시, 전류 검출 단자(V-) 전압이 설정된 단락 검출 전압 이상인지 여부를 확인하여 2차 전지의 단락 상태를 검출하는 회로이다.The short detection circuit Short detects a short circuit condition of the secondary battery by checking whether the current detection terminal V- is greater than or equal to the set short detection voltage when the charger or loader load 30 is shorted.

레벨 쉬프터(240)는 제1 논리 회로(230)의 출력 신호 전압 레벨을 충전 제어 단자(Cout)에 접속되는 충전 제어 MOSFET의 게이트 구동에 적당한 전압 레벨로 변환하기 위한 회로이다. 레벨 쉬프터(240)는 변환된 신호를 해당 스위칭 소자(300)에 전달될 수 있다.The level shifter 240 is a circuit for converting the output signal voltage level of the first logic circuit 230 to a voltage level suitable for driving the gate of the charge control MOSFET connected to the charge control terminal Cout. The level shifter 240 may transfer the converted signal to the corresponding switching element 300.

지연 시간 설정 회로(Delay)는 모든 지연시간을 관할하는 회로이며 단락 검출 회로(Short)의 단락 상태 검출을 위한 지연 시간도 관할한다. 다른 검출 수단과 달리 단락 검출 회로(Short)는 타 검출 항목보다 짧은 지연 시간의 설정을 수행한다. The delay time setting circuit Delay is a circuit that handles all delay times and also a delay time for detecting a short circuit condition of the short detection circuit Short. Unlike other detection means, the short detection circuit Short performs setting of a delay time shorter than that of other detection items.

한편 상술한 본 발명의 테스트 환경에서의 보호회로(250)는 상대적으로 지연 시간이 크게 설정된 과충전 검출 회로(VD1)의 지연 시간만을 단축하여 테스트할 수 있도록 지원할 수도 있고 과방전 및 과전류와 같은 항목의 테스트도 단축하여 사용할 수 있다. 다른 검출 수단의 지연 시간은 상대적으로 시간이 짧기 때문에 어느 정도 허용할 수 있는 반면에 과충전 검출 회로(VD1)의 경우 1초 이상의 지연 시간 크기를 가짐으로 이하에서는 과충전 검출 회로(VD1)의 지연 시간 단축을 위한 신호 공급과 검사 및 상태 판단에 대하여 도면을 참조하여 보다 상세히 설명하기로 한다.On the other hand, the protection circuit 250 in the test environment of the present invention described above may support the test by reducing only the delay time of the overcharge detection circuit VD1 having a relatively large delay time, Tests can also be shortened. The delay time of the other detection means can be allowed to some extent because the time is relatively short, while the overcharge detection circuit VD1 has a delay time of 1 second or more, and thus, the delay time of the overcharge detection circuit VD1 is shortened below. Signal supply, inspection and status determination for the following will be described in more detail with reference to the drawings.

도 4는 본 발명의 제1 실시 예에 따른 보호회로 테스트를 위한 전원 공급 파형도를 나타낸 도면이다. 이하에서 설명하는 보호회로 테스트 방법들은 앞서 설명한 충전기 또는 로더 부하로 연결되는 신호 검출 수단이 제어 신호를 보호 회로에 공급한 후 기 설정된 차단 전압들을 공급하면서 차단 지연 시간 이내에 차단이 발생하는지 여부를 기반으로 보호회로의 양품 판정을 수행하는 구성들을 포함한다.4 is a diagram illustrating a power supply waveform for a protection circuit test according to a first embodiment of the present invention. The protection circuit test methods described below are based on whether or not the signal detection means connected to the charger or the loader load described above supplies a control signal to the protection circuit and then shuts off within a cutoff delay time while supplying preset cutoff voltages. Components for performing a good judgment of the protection circuit.

먼저, 도 4를 참조하면, 본 발명의 제1 실시 예에 따른 보호회로 테스트 방법은 과충전 검출 전압 VDET1을 조건으로 설정하여 정확한 VDET1값을 측정하는 것이 아닌 양품 또는 불량품만을 판단하는데 이용될 수 있다. 이를 위하여 최초 보호회로(250)에 기 설정된 제어 신호를 공급하여 테스트를 수행할 것을 알린다. 이를 위하여 제어 신호는 VDD 5.0 ~ 6.5V의 크기 및 일정 시간으로 구성하고, 해당 제어 신호를 보호 IC(200)에 공급한다. 보호 IC(200)는 상술한 제어 신호가 공급되면 지연 시간 단축 기반의 테스트 모드로 인식하고 그에 따른 주파수 생성, 분주비 적용, 검출 회로 세팅을 수행하도록 설계될 수 있다. 여기서 제어 신호는 특정 크기의 일정한 전압을 구성될 수 있으며 공급 시간 5ms 또한 설계자에 의하여 조정될 수 있다. 일반적으로 배터리(20)의 과충전이 4.0V ~ 4.5V 범위 내에서 차단이 이루어지기 때문에 상기 제어 신호는 4.0V 이상의 특정 전압으로 구성될 수 있으며, 시간 동안 설계자의 임의에 의하여 조정될 수 있다. 바람직하게 제어 신호는 4.5V 이상의 범위인 5.0V ~ 6.5V의 전압 크기를 가지도록 설계될 수 있으며 시간은 설계자의 의도에 따라 조정될 수 있다.First, referring to FIG. 4, the protection circuit test method according to the first exemplary embodiment of the present invention may be used to determine only good or defective goods, not to measure an accurate VDET1 value by setting an overcharge detection voltage VDET1 as a condition. To this end, the control signal 250 is supplied to the first protection circuit 250 to inform the test to be performed. To this end, the control signal is composed of a VDD 5.0 to 6.5V and a predetermined time, and supplies the control signal to the protection IC 200. The protection IC 200 may be designed to recognize a test mode based on a reduction in delay time when the above-described control signal is supplied, and to perform frequency generation, division ratio application, and detection circuit setting accordingly. Here, the control signal can be configured with a constant voltage of a certain magnitude, the supply time 5ms can also be adjusted by the designer. In general, since the overcharge of the battery 20 is cut off within the range of 4.0V to 4.5V, the control signal may be configured with a specific voltage of 4.0V or more, and may be adjusted by a designer at any time. Preferably the control signal can be designed to have a voltage magnitude of 5.0V to 6.5V in the range of 4.5V or more and the time can be adjusted according to the designer's intention.

제어 신호가 공급된 이후 각 조건 별 신호 즉 과충전 최소 신호 및 과충전 최대 신호를 공급하면서 지연시간(DS/tVDET1) 만큼 대기한다. 즉 일정 측정 조건에서 보호회로(250)의 스펙(SPEC) Min 값(VDET1 Min)을 인가하여 tVDET1 시간만큼 대기한다. 그리고 스펙의 Min 값을 입력 했을 때 tVDET1보다 빠르게 보호회로(250)가 차단이 되면 불량 처리한다. 또한 SPEC의 Max(VDET1 Max)값 인가 후 tVDET1 스펙 안에서 차단이 이루어지면 양품으로 판단한다.After the control signal is supplied, it waits for the delay time (DS / tVDET1) while supplying a signal for each condition, that is, an overcharge minimum signal and an overcharge maximum signal. In other words, the SPEC Min value (VDET1 Min) of the protection circuit 250 is applied under a predetermined measurement condition and waits for tVDET1 time. If the protection circuit 250 is cut off faster than tVDET1 when the Min value of the spec is input, the defect is processed. In addition, if blocking is done within tVDET1 specification after applying Max (VDET1 Max) value of SPEC, it is considered good.

상술한 바와 같이 보호회로(250) 양품 판정을 수행하며 과충전 지연 시간이 약 tVDET1 / 100, 90, 80 또는 정해진 지연시간으로 단축될 수 있다. 과충전 차단 전압이 측정되면 보호 IC(200)는 자동으로 지연 시간 단축 테스트 모드에서 정상 모드로 전환되도록 설계될 수 있다. As described above, the protection circuit 250 performs a good decision and the overcharge delay time may be shortened to about tVDET1 / 100, 90, 80 or a predetermined delay time. When the overcharge blocking voltage is measured, the protection IC 200 may be designed to automatically switch from the short time delay test mode to the normal mode.

도 5는 본 발명의 제2 실시 예에 따른 보호회로 테스트를 위한 전원 공급 파형도를 나타낸 도면이며, 도 6은 도 5의 일정 영역을 확대하여 나타낸 도면이다.5 is a diagram illustrating a waveform of power supply for a protection circuit test according to a second embodiment of the present invention, and FIG. 6 is an enlarged view of a predetermined region of FIG. 5.

도 5 및 도 6을 참조하면, 본 발명의 제2 실시 예에 따른 보호회로 테스트 방법은 과충전 차단 전압 VDET1과 과충전 차단 지연 시간 DS/tVDET1을 동시 측정할 수 있도록 지원한다. 이와 같은 본 발명의 보호회로 테스트 방법은 전원단 단자(VDD)에 앞서 설명한 제어 신호를 공급하여 보호 IC(200)가 테스트 모드로 인식할 수 있도록 지원한다. 그리고 제어 신호 인가 후 스펙에 정의된 과충전 차단 최소 값 VDET1 Min부터 단계적으로 일정 전압 레벨 예를 들면 1mV 만큼씩 전압을 증가시키되 전원 증가 후 DS/tVDET1 시간만큼 대기하도록 지원한다. 여기서 스텝-업 되는 DS/tVDET1은 설계자에 의하여 조정이 가능하다. 상술한 방식과 같이 본 발명의 보호회로 테스트 방법은 단계적으로 전원단 단자(VDD)에 공급되는 전압을 증가시키되 사전 설정된 지연 시간을 대기하면서 증가시켜 보호회로(250)의 과충전 차단이 정상 동작하는 과충전 차단 전압 및 과충전 차단 지연 시간을 검사하여 정상 범위에서 동작하는지 확인할 수 있다. 한편 과충전 차단 전압이 측정되면 보호 IC(200)는 자동으로 테스트 모드에서 정상 모드로 전환된다.5 and 6, the protection circuit test method according to the second embodiment of the present invention supports simultaneous measurement of the overcharge cut-off voltage VDET1 and the overcharge cutoff delay time DS / tVDET1. The protection circuit test method of the present invention supplies the control signal described above to the power supply terminal VDD so that the protection IC 200 recognizes the test mode. After the control signal is applied, it gradually increases the voltage by a certain voltage level, for example, 1mV, starting from the minimum overcharge blocking value VDET1 Min defined in the specification, but supports waiting for DS / tVDET1 time after increasing the power supply. The step-up DS / tVDET1 can be adjusted by the designer. As described above, the protection circuit test method of the present invention increases the voltage supplied to the power terminal VDD step by step while increasing the standby voltage at a preset delay time, thereby overcharging the overcharge blocking of the protection circuit 250 to operate normally. The cut-off voltage and overcharge cut-off delay time can be checked to verify that it is operating in the normal range. Meanwhile, when the overcharge blocking voltage is measured, the protection IC 200 automatically switches from the test mode to the normal mode.

도 7은 본 발명의 제3 실시 예에 따른 보호회로 테스트를 위한 전원 공급 파형도이며, 도 8은 소비 전류 검출 파형도, 도 9는 과충전 차단 지연 시간 검출 파형도를 나타낸 도면이다.FIG. 7 is a waveform diagram of a power supply for a protection circuit test according to a third exemplary embodiment of the present invention, FIG. 8 is a waveform diagram of a current consumption detection waveform, and FIG. 9 is a diagram of a waveform diagram of an overcharge shutdown delay time detection.

도 7 및 도 8을 참조하면, 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법은 전원단 단자(VDD)에 공급되는 전압을 스텝-업 시키면서 소비전류(IDD) 상승 부분을 검출한다. 여기서 스텝-업 간격에 소요되는 시간은 소비전류 변화 여부만을 검출하는데 소용되는 시간이 될 수 있다. 소비전류(IDD)가 상승하는 이유는 보호 IC(200)가 과충전 차단 전압을 인식하면 내부 타이머가 작동되면서 소비전류가 증가하기 때문이다. 7 and 8, the protection circuit test method according to the third exemplary embodiment detects a rising portion of the current consumption IDD while stepping up the voltage supplied to the power terminal VDD. In this case, the time required for the step-up interval may be a time used for detecting only whether the current consumption changes. The reason why the current consumption IDD rises is because when the protection IC 200 recognizes the overcharge cutoff voltage, the internal timer operates and the current consumption increases.

한편 본 발명의 제3 실시 예에 따른 보호회로 테스트 방법은 도 9에 도시된 바와 같은 과충전 차단 지연 시간 정보를 함께 수집하여야 한다. 이를 위하여 본 발명의 보호회로 테스트 방법은 앞서 설명한 제어 신호를 보호 IC(200)에 공급한다. 그러면 보호 IC(200)는 과충전 차단 전압 인식 과정에서 내부 타이머를 동작시키고 해당 내부 타이머의 동작이 되면 값이 과충전 차단 지연 시간으로 이용될 수 있다. 이때 과충전 검출 회로(VD1)는 제어 신호 공급에 따라 현재 테스트 모드로 진행됨에 따른 신호 세팅을 수행할 수 있다.Meanwhile, in the protection circuit test method according to the third embodiment of the present invention, overcharge blocking delay time information as shown in FIG. 9 must be collected together. To this end, the protection circuit test method of the present invention supplies the control signal described above to the protection IC (200). Then, the protection IC 200 may operate the internal timer during the overcharge cutoff voltage recognition process, and when the internal timer operates, the value may be used as the overcharge cutoff delay time. In this case, the overcharge detection circuit VD1 may perform signal setting according to the current test mode according to the supply of the control signal.

상술한 바와 같이 과충전 차단 전압(VDET1) 보다 높은 제어 신호를 인가하면 보호 IC(200)는 설계에 따른 세팅 전환으로 별도의 대기 시간 없이 지연시간 단축 모드로 인식하여 차단되는 시간을 측정할 수 있도록 지원한다. 이렇게 수집된 과충전 차단 지연 시간은 스펙에서 벗어나 있는지 여부를 확인하여 양품 판정을 수행하는데 이용될 수 있다.As described above, when a control signal higher than the overcharge cut-off voltage VDET1 is applied, the protection IC 200 recognizes the delay time reduction mode without a separate waiting time by changing the setting according to the design, and thus measures the time to be cut off. do. The collected overcharge cutoff delay time can then be used to determine whether it is out of specification and to conduct a good decision.

상술한 바와 같이 본 발명의 실시예에 따른 보호회로 테스트 방법은 제어 신호를 공급함으로써 보호 IC(200)가 테스트 모드로 동작할 수 있도록 지원하고, 이때 수집되는 차단 전압이나 차단 지연 시간 정보를 토대로 보호회로(250)의 양품 판정을 신속하고 정확하게 수행할 수 있다. 특히 보호 IC(200)에 포함된 내부 발진기(210), 카운터(220) 및 각 검출 회로 설계 시 사전 정의된 제어 신호가 공급되면 테스트 모드에 따른 주파수 속도로 과충전 검출 및 스위칭 소자(300) 차단 제어를 수행하도록 지원하여 보다 빠른 보호회로(250) 양품 판정을 수행하도록 지원할 수 있다. 그리고 양품 판정이 완료되면 해당 보호회로(250)는 테스트 모드에서 정상 모드로 복귀함으로써 제품 적용을 보다 용이하게 할 수 있도록 지원한다.As described above, the protection circuit test method according to an exemplary embodiment of the present invention supports the protection IC 200 to operate in the test mode by supplying a control signal, and protects based on the cutoff voltage or the cutoff delay information collected at this time. The goodness determination of the circuit 250 can be performed quickly and accurately. In particular, when the internal oscillator 210 included in the protection IC 200, the counter 220, and a predefined control signal are supplied when designing each detection circuit, the overcharge detection and switching element 300 control is controlled at a frequency speed according to the test mode. By supporting to perform a faster protection circuit 250 can be performed to support the determination of good quality. In addition, when the determination of the quality of the product is completed, the protection circuit 250 supports the product application more easily by returning from the test mode to the normal mode.

이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 이와 같이 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 균등론에 따라 다양한 변화와 수정을 가할 수 있음을 이해할 것이다. While the present invention has been described with reference to several preferred embodiments, these embodiments are illustrative and not restrictive. It will be understood by those of ordinary skill in the art that various changes and modifications may be made without departing from the spirit of the invention and the scope of the appended claims.

100 : 2차 전지 보호회로 시스템 20 : 배터리
30 : 부하 250 : 보호회로
200 : 보호 IC 210 : 내부 발진기
220 : 카운터 230 : 제1 논리 회로
240 : 레벨 쉬프터 250 : 단락 검출 회로
260 : 지연 시간 설정 회로 270 : 제2 논리 회로
VD1 : 과충전 검출 회로 VD2 : 과방전 검출 회로
VD3 : 방전 과전류 검출 회로 VD4 : 과대 충전기 검출 회로
Dout : 방전 제어 단자 Cout : 충전 제어 단자
VDD : 전원단 단자 VSS : 접지단 단자
Source 1 : 제1 소스 단자 Source 2 : 제2 소스 단자
Drain : 드레인 단자 101 : 제1 FET
102 : 제2 FET V- : 전류 검출 단자
300 : 스위칭 소자100: secondary battery protection circuit system 20: battery
30: load 250: protection circuit
200: protection IC 210: internal oscillator
220: counter 230: first logic circuit
240: level shifter 250: short circuit detection circuit
260: delay time setting circuit 270: second logic circuit
VD1: Overcharge Detection Circuit VD2: Overdischarge Detection Circuit
VD3: Over discharge detection circuit VD4: Over charger detection circuit
Dout: discharge control terminal Cout: charge control terminal
VDD: Power terminal VSS: Ground terminal
Source 1: first source terminal Source 2: second source terminal
Drain: Drain terminal 101: First FET
102: second FET V-: current detection terminal
300: switching element

Claims (13)

보호 IC 및 스위칭 소자를 포함하는 보호회로의 테스트 방법에 있어서,
지연 시간 단축 기능이 설정된 보호 IC에 제어 신호를 공급하는 단계;
상기 제어 신호 공급에 따라 보호 IC를 테스트 모드로 세팅하는 단계;
상기 보호 IC에 비정상 상태 검출을 위한 전압을 공급하는 전압 공급 단계;
상기 비정상 상태 검출을 위한 전압 공급에 따라 차단 전압 및 차단 지연 시간을 수집하는 단계;
상기 차단 전압 및 차단 지연 시간을 기반으로 상기 보호회로의 양품 판정을 수행하는 단계;
를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.In the test method of a protection circuit comprising a protection IC and a switching element,
Supplying a control signal to a protection IC in which a delay time reduction function is set;
Setting a protection IC to a test mode in accordance with the control signal supply;
A voltage supplying step of supplying a voltage for detecting an abnormal state to the protection IC;
Collecting a cutoff voltage and a cutoff delay time according to a voltage supply for detecting the abnormal state;
Performing a good decision of the protection circuit based on the cutoff voltage and the cutoff delay time;
Improved protection circuit test method comprising a. 제1항에 있어서,
상기 양품 판정을 수행하는 단계는
과충전 차단 전압 및 과충전 차단 지연 시간에 따른 양품을 판정하는 단계인 것을 특징으로 하는 개선된 보호회로 테스트 방법.The method of claim 1,
The step of performing the good judgment is
And determining the good quality according to the overcharge cutoff voltage and the overcharge cutoff delay time. 제1항에 있어서,
상기 제어 신호를 공급하는 단계는
일정 전압을 기 설정된 시간 동안 상기 보호 IC에 포함된 전원단 단자에 공급하는 단계인 것을 특징으로 하는 개선된 보호회로 테스트 방법.The method of claim 1,
Supplying the control signal
And supplying a predetermined voltage to a power terminal included in the protection IC for a predetermined time. 제1항에 있어서,
상기 전압 공급 단계는
상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하는 단계;
상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하는 단계;
를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.The method of claim 1,
The voltage supply step
Supplying an overcharge blocking minimum voltage defined in the protection circuit specification for a predetermined time;
Supplying the overcharge blocking maximum voltage defined in the protection circuit specification for a predetermined time after the overcharge blocking minimum voltage is supplied;
Improved protection circuit test method comprising a. 제4항에 있어서,
상기 양품 판정하는 단계는
상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하는 단계;
상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리하는 단계;
를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.5. The method of claim 4,
The step of determining the good quality
If the blocking occurs earlier than the overcharge blocking delay time in the designed test environment after supplying the overcharge blocking minimum voltage;
After the overcharge cutoff voltage is supplied, processing a good product when a cutoff occurs within an overcharge cutoff delay time in a designed test environment;
Improved protection circuit test method comprising a. 제1항에 있어서,
상기 차단 전압 및 차단 지연 시간을 수집하는 단계는
상기 전압 공급 단계에서 일정 전압만큼씩 스텝-업하여 공급되는 경우, 스텝-업에 따라 반응하는 차단 전압 및 차단 지연 시간을 동시 측정하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.The method of claim 1,
Collecting the cutoff voltage and the cutoff delay time
When the step-up by a predetermined voltage supplied in the voltage supply step, the improved protection circuit test method characterized in that for measuring the cut-off voltage and the cut-off delay time in response to the step-up. 제1항에 있어서,
상기 차단 전압 및 차단 지연 시간을 수집하는 단계는
상기 전압 공급 단계에서 상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하는 단계;
과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출하고 이를 과충전 차단 지연 시간으로 수집하는 단계;
를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 방법.The method of claim 1,
Collecting the cutoff voltage and the cutoff delay time
Detecting an overcharge cut-off voltage by detecting a section in which a current consumption rises when a voltage increased by a predetermined magnitude is supplied to a power terminal of the protection IC in the voltage supply step;
Detecting a time at which the blocking occurs by applying a voltage higher than the overcharge blocking voltage and collecting it as an overcharge blocking delay time;
Improved protection circuit test method comprising a. 외부에서 제어 신호가 공급되면 지연 시간 단축 모드에 따른 테스트 모드로 전환하여 비정상 상태 차단에 따른 신호 검출을 수행하는 보호 IC와, 상기 보호 IC 제어에 따라 차단을 수행하는 스위칭 소자를 포함하는 보호회로;
상기 보호 IC에 상기 제어 신호를 공급하며, 상기 보호회로에 상기 비정상 상태 차단 검출을 위한 전압을 공급하고 그에 따른 전압 및 지연 시간을 검출하여 양품 판정을 수행하는 신호 검출 수단;
을 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.A protection circuit that switches to a test mode according to a delay time reduction mode when a control signal is supplied from the outside and performs a signal detection according to abnormal state blocking;
Signal detection means for supplying the control signal to the protection IC, supplying a voltage for detecting the abnormal state cutoff to the protection circuit, and detecting a voltage and a delay time according to it for performing good quality judgment;
Improved protection circuit test system comprising a. 제8항에 있어서,
상기 보호 IC는
상기 제어 신호 공급에 따라 테스트 모드의 클록 펄스를 생성하는 내부 발진기;
상기 제어 신호 공급에 따라 테스트 모드의 분주비를 적용하는 카운터;
상기 제어 신호 공급에 따라 테스트 모드의 신호 설정을 지원하는 과충전 검출 회로;
중 적어도 하나를 포함하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.9. The method of claim 8,
The protection IC
An internal oscillator for generating a clock pulse in a test mode according to the control signal supply;
A counter for applying a division ratio of a test mode according to the control signal supply;
An overcharge detection circuit supporting signal setting in a test mode according to the control signal supply;
An improved protective circuit test system comprising at least one of the following. 제8항에 있어서,
상기 제어 신호는
일정 전압이 일정 시간 동안 지속되는 신호인 것을 특징으로 하는 개선된 보호회로 테스트 시스템.9. The method of claim 8,
The control signal is
Improved protection circuit test system, characterized in that the constant voltage is a signal for a certain time. 제8항에 있어서,
상기 신호 검출 수단은
상기 보호회로 스펙에 정의된 과충전 차단 최소 전압을 일정 시간 동안 공급하고, 상기 과충전 차단 최소 전압 공급 이후 상기 보호회로 스펙에 정의된 과충전 차단 최대 전압을 일정 시간 동안 공급하여 상기 과충전 차단 최소 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간보다 먼저 차단이 발생하면 불량 처리하고, 상기 과충전 차단 최대 전압 공급 후 설계된 테스트 환경에서의 과충전 차단 지연 시간 내에 차단 발생 시 양품 처리하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.9. The method of claim 8,
The signal detecting means
Designed after supplying the overcharge blocking minimum voltage defined in the protection circuit specification for a predetermined time, and supplying the overcharge blocking maximum voltage defined in the protection circuit specification for a predetermined time after the supply of the overcharge blocking minimum voltage. Improved protection circuit test, characterized in that if the blocking occurs earlier than the overcharge cutoff delay time in the test environment, the failure is processed, and if the cutoff occurs within the overcharge cutoff delay time in the test environment designed after supplying the maximum voltage of the overcharge cutoff. system. 제8항에 있어서,
상기 신호 검출 수단은
일정 전압만큼씩 스텝-업하여 공급하고, 상기 스텝-업에 따라 반응하는 차단 전압 및 차단 지연 시간을 동시 측정하고 이를 기준으로 상기 보호회로의 양품을 판단하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.9. The method of claim 8,
The signal detecting means
Improved protection circuit test system, characterized in that by supplying step-up by a predetermined voltage, and simultaneously measuring the cut-off voltage and the cut-off delay time in response to the step-up and determine the good quality of the protection circuit based on this . 제8항에 있어서,
상기 신호 검출 수단은
상기 보호 IC의 전원단 단자에 일정 크기만큼씩 증가되는 전압을 공급하는 경우 소비 전류 상승이 발생하는 구간을 검출하여 과충전 차단 전압을 검출하며, 과충전 차단 전압보다 높은 전압을 인가하여 차단이 발생하는 시간을 검출하고 이를 과충전 차단 지연 시간으로 수집한 후 수집 결과를 기반으로 상기 보호회로의 양품을 판정하는 것을 특징으로 하는 개선된 보호회로 테스트 시스템.
9. The method of claim 8,
The signal detecting means
When supplying a voltage that is increased by a certain amount to the power terminal of the protection IC, the overcharge cut-off voltage is detected by detecting a section in which the current consumption rises, and the time when the cut-off occurs by applying a voltage higher than the overcharge cut-off voltage Improved protection circuit test system characterized in that it detects and collects with the overcharge cutoff delay time and then determine the good quality of the protection circuit based on the collection result.
KR1020120018003A 2012-02-22 2012-02-22 Enhanced testing method for protect ic and test system adopting the same KR20130096499A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120018003A KR20130096499A (en) 2012-02-22 2012-02-22 Enhanced testing method for protect ic and test system adopting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120018003A KR20130096499A (en) 2012-02-22 2012-02-22 Enhanced testing method for protect ic and test system adopting the same

Publications (1)

Publication Number Publication Date
KR20130096499A true KR20130096499A (en) 2013-08-30

Family

ID=49219365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120018003A KR20130096499A (en) 2012-02-22 2012-02-22 Enhanced testing method for protect ic and test system adopting the same

Country Status (1)

Country Link
KR (1) KR20130096499A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107843854A (en) * 2017-12-14 2018-03-27 昆山通达测科电子科技有限公司 A kind of lithium battery overcharges, Cross prevention and the method for testing of time delay

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107843854A (en) * 2017-12-14 2018-03-27 昆山通达测科电子科技有限公司 A kind of lithium battery overcharges, Cross prevention and the method for testing of time delay

Similar Documents

Publication Publication Date Title
US7598708B2 (en) Battery protecting apparatus and battery protecting circuit
US10522882B2 (en) Semiconductor device, battery pack, and mobile terminal with multi-speed CPU
US10782334B2 (en) Testing MOS power switches
US9541975B2 (en) Semiconductor device, battery pack and personal data assistant
US9350180B2 (en) Load switch having load detection
JP2019036539A (en) Fault detection for battery management system
US8581556B2 (en) Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal
US8519730B2 (en) Circuit, system, and method for degradation detection
US20130106470A1 (en) Control device
CN111919129B (en) Apparatus and method for monitoring multi-chip power
US8575904B2 (en) Semiconductor device and manufacturing method thereof
EP2717470A2 (en) Low/high voltage selector
US9871390B2 (en) Battery protection integrated circuit applied to battery charging/discharging system and method for determining resistances of voltage divider of battery protection integrated circuit
KR101724551B1 (en) Semiconductor test device interface board
KR101539692B1 (en) System for testing Battery Management Unit using Field Effect Transistor sensing and method thereof
US8018240B2 (en) Apparatus, circuit and method of monitoring leakage current characteristics
US20160190836A1 (en) Method and apparatus for detecting voltage
JP2012194183A (en) Semiconductor device
US10381864B2 (en) Semiconductor device, power source unit, and electrical device
KR20130096499A (en) Enhanced testing method for protect ic and test system adopting the same
US9625520B2 (en) Latch-up test device and method for testing wafer under test
CN103647259A (en) Battery protection circuit and voltage protection circuit therein
US7679332B2 (en) Delay time control circuit in a battery protector to reduce delay time
JP2017020811A (en) Inspection circuit and inspection method of semiconductor element
JP2013225579A (en) Apparatus and method for solar cell characteristic evaluation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application