KR20130090644A - 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법 - Google Patents

개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법 Download PDF

Info

Publication number
KR20130090644A
KR20130090644A KR1020120011927A KR20120011927A KR20130090644A KR 20130090644 A KR20130090644 A KR 20130090644A KR 1020120011927 A KR1020120011927 A KR 1020120011927A KR 20120011927 A KR20120011927 A KR 20120011927A KR 20130090644 A KR20130090644 A KR 20130090644A
Authority
KR
South Korea
Prior art keywords
pcb
dam
chip
light
forming
Prior art date
Application number
KR1020120011927A
Other languages
English (en)
Inventor
장종진
Original Assignee
주식회사 두성에이텍
장종진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 두성에이텍, 장종진 filed Critical 주식회사 두성에이텍
Priority to KR1020120011927A priority Critical patent/KR20130090644A/ko
Priority to DE102012106660A priority patent/DE102012106660A1/de
Priority to US13/559,924 priority patent/US20130200400A1/en
Priority to CN2012102665689A priority patent/CN102905468A/zh
Publication of KR20130090644A publication Critical patent/KR20130090644A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 1개의 패키지내에 1개 이상의 칩을 사용하여 LED 패키지를 구성하는 경우에 칩들 사이에 개별 반사 구조물을 구성하여 칩 간 광의 재흡수를 막을 수 있도록 한 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법에 관한 것으로, PCB;상기 PCB상에 절연층을 사이에 두고 형성되는 배선 패턴 형성용 물질층;상기 PCB의 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴 형성용 물질층상에 형성되는 댐;상기 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 배선 패턴 형성용 물질층상에 형성되는 광 재흡수 방지용 댐;을 포함한다.

Description

개별 반사 구조를 갖는 ＰＣＢ 및 이를 이용한 발광 다이오드 패키지 제조 방법{ＰＣＢ having individual reflective layer and Method for fabricating of Lighting Emitting Diode package using the same}
본 발명은 발광 다이오드 패키지에 관한 것으로, 구체적으로 1개의 패키지내에 1개 이상의 칩을 사용하여 LED 패키지를 구성하는 경우에 칩들 사이에 개별 반사 구조물을 구성하여 칩 간 광의 재흡수를 막을 수 있도록 한 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법에 관한 것이다.
발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 발광시키는 전자소자이다.
이러한 발광 다이오드는 다양한 분야에서 사용되어 왔고, 최근에는 수명이 반영구적이고 유해물질 환경규제(RoHS, ELV, PFOS 등) 물질이 없다는 점에서 형광램프를 대체하는 소자로서 각광받고 있다.
통상적으로 단일의 발광 다이오드 유닛은 리드 프레임 상에 발광 다이오드 칩을 예를 들면 Ag로 접착하고 반도체 칩의 N패드와 P패드를 와이어 본딩한 후에 에폭시 몰딩하여 패키지화한다.
이와 같이 구성된 단일의 발광 다이오드 패키지는 방열을 위하여 방열판 위에 탑재된 상태에서 인쇄회로기판에 설치되어 사용되거나, 또는 인쇄회로기판에 예를 들면 표면실장기술(SMT) 등을 이용하여 실장된 상태에서 방열판 상에 부착되어 사용된다.
또한, 예를 들면 LCD 백라이트 등에 사용되는 발광 다이오드 어레이 유닛은 상기와 같이 구성된 복수 개의 단일 발광 다이오드 패키지를 인쇄회로기판에 어레이 형태로 예를 들면 표면실장기술(SMT) 등을 이용하여 설치한다.
그리고, 이와 같이 구성된 발광 다이오드 어레이 유닛은 방열을 위하여 방열판에 부착되어 사용된다.
이상과 같이 종래에는 발광 다이오드 유닛을 제조하기 위해서 리드 프레임 제조, 방열판 제조, 발광 다이오드 패키지 제조, 인쇄회로기판 제조, 발광 다이오드 패키지 실장 등과 같은 각기 다른 특성을 갖는 제조공정이 집합되어야 한다.
즉, 발광 다이오드 유닛은 하나의 제조업체가 단독으로 제조하는 것이 곤란하고 각기 다른 업체의 협력을 통하여 제조가 가능하게 된다. 이로 인하여, 발광 다이오드 유닛의 제조공정이 복잡하고 또한 발광 다이오드 유닛의 제조 비용이 상승하는 문제점이 있다.
또한, 종래에는 발광 다이오드 칩을 리드 프레임에 실장하여 패키지화하고 이 발광 다이오드 패키지를 인쇄회로기판에 실장하기 때문에 전체적으로 발광 다이오드 유닛의 두께가 두꺼워지고, 이러한 발광 다이오드 유닛을 채택하는 전자제품의 박형화의 장애가 되는 문제점이 있다.
특히, 종래에는 발광 다이오드의 방열을 위하여, 발광 다이오드 칩을 리드프레임에 실장하여 패키지화한 후에 이 발광 다이오드 패키지를 방열판을 매개로 인쇄회로기판에 설치하거나, 또는 발광 다이오드 패키지를 인쇄회로기판에 실장한 후에 인쇄회로기판을 방열판에 결합하게 된다.
따라서 발광 다이오드 유닛의 전체 두께가 두꺼워지고, 이러한 발광 다이오드 유닛을 채택하는 전자제품의 박형화의 장애가 되는 문제점이 있다.
이러한 종래 기술의 발광 다이오드 유닛은 발광한 빛의 파장변환 효율을 향상시키는데 한계가 있어 광 출력이나 휘도, 연색성을 높이기 어렵다.
이러한 문제를 해결하기 위하여 방열 기판의 발광 다이오드 칩 실장 영역에 반사면을 갖는 반사홈을 형성하고 발광 다이오드를 탑재하는 구조가 제시되고 있다.
그러나 이와 같은 발광 다이오드 패키지의 경우에는 반사홈 내에 하나 이상의 발광다이오드 칩이 실장 될 경우, 인접한 발광다이오드 칩 간의 광 재흡수로 인한 광출력 저하 문제가 발생할 수 있다.
도 1은 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지에서의 칩 간의 광 재흡수로 인한 광출력 저하 문제를 나타낸 것이고, 도 2는 COM(Chip On Metal)방식의 발광다이오드 패키지에서의 칩 간의 광 재흡수로 인한 광출력 저하 문제를 나타낸 것이다.
도 1은 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지 구조를 나타낸 것으로, PCB는 FR4 또는 메탈 PCB(10)로 통상적으로 사용되는 FR4 PCB(COB 사용 PCB) 및 메탈 PCB(COH 사용 PCB)로 50 ~ 100㎛ 절연층 (Adhesive Layer)(11), 그리고 1/2 온즈(약 17㎛) 또는 1온즈(약 34㎛)의 Cu 층으로 구성된 제품을 사용한다.
또한, Ni,Ag 층은 COB 및 COH 방법으로 LED 패키지를 하기 위한 도금층으로 와이어 본딩을 위해 Ag층을 형성시켜야 하는데, Cu층위에 직접적으로 Ag도금을 할 수 없으므로, Ag도금을 위한 버퍼층으로 Ni층은 도금 등의 방법을 통해 형성한다.
상기와 같은 공정을 통해 배선 패턴 형성용 물질층(12)(13)(14)을 형성되고,형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)(16)을 형성하고 LED 칩(15a)(15b)을 탑재한 구조이다.
이와 같은 구조에서는 LED 칩(15a)과 그에 이웃하는 다른 LED 칩(15b) 사이에 광 재흡수가 일어나 광 출력의 저하가 발생한다.
그리고 도 2는 COM(Chip On Metal)방식의 발광다이오드 패키지 구조를 나타낸 것으로, COM 방식은 메탈 원판(또는 표면처리 된 메탈 원판)(20)상에 LED 칩들을 직접 탑재하는 방식으로, LED칩들(25a)(25b)(25c)(25d)(25e)이 직접 메탈 원판(20) 표면에 탑재되고, 전기적인 배선층(21)(22)(23)(24)은 별도의 PCB 제조공정 및 Ni,Ag 도금 공정 등을 거쳐 제작한 후, 핫 프레스(Hot Press)공정 등으로 메탈원판과 상기 공정을 통해 제작된 PCB를 적층하여 COM 방식의 메탈 PCB가 제작된다.
상기 공정을 거쳐 형성된 COM방식의 메탈PCB의 배선층은 전기 전도성이 우수한 Cu,Ni,Ag등의 물질로 제1,2,3 배선 패턴 형성용 물질층(22)(23)(24)을 형성되며, 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)(26)을 형성하고 LED 칩들은 (25a)(25b)(25c)(25d)(25e) 메탈 원판(20) 표면에 탑재한 구조이다.
이와 같은 구조에서는 LED 칩들(25a)(25b)(25c)(25d)(25e)사이에 광 재흡수가 일어나 광 출력의 저하가 발생한다.
본 발명은 이와 같은 종래 기술의 발광다이오드 패키지의 문제를 해결하기 위한 것으로, 1개의 패키지 내에 1개 이상의 칩을 사용하여 LED 패키지를 구성하는 경우에 칩들 사이에 개별 반사 구조물을 구성하여 칩 간 광의 재흡수를 막을 수 있도록 한 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법을 제공하는데 그 목적이 있다.
본 발명은 1개의 패키지 내에 1개 이상의 LED 칩을 이용하여 LED 패키지를 구성하는 경우에 각각의 LED 칩들 사이에 인쇄 또는 토출 또는 구조물 등을 설치하여 LED 칩들 간의 광 재흡수를 방지하여 광 효율을 높일 수 있도록 한 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법을 제공하는데 그 목적이 있다.
본 발명은 COB(Chip On Board) & COH(Chip On Heat-sink)방식 또는 COM(Chip On Metal)방식으로 PCB 회로를 가공 및 제작하고 화이트 잉크를 사용하여 칩과 칩 사이에 개별 반사를 위한 댐을 인쇄하여 LED 칩들 간의 광 재흡수를 방지하여 광 효율을 높일 수 있도록 한 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법을 제공하는데 그 목적이 있다.
본 발명은 각각의 LED 칩들 사이에 개별 반사를 위한 구조를 설치하는 공정을 화이트 잉크를 사용하는 인쇄 방식 또는 댐 형성용 물질을 도포하고 경화시키는 방식 또는 반사 구조물을 직접 형성하는 방식들 중에서 패키지 구조 및 공정 진행 방식에 적합한 방식을 선택하여 진행할 수 있도록 하여 공정의 효율성을 높인 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 개별 반사 구조를 갖는 PCB는 PCB 또는 메탈 PCB ;상기 PCB 또는 메탈 PCB상에 절연층을 사이에 두고 형성되는 배선 패턴 형성용 물질층; 상기 PCB 또는 메탈 PCB상에 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴 형성용 물질층상에 형성되는 댐;상기 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 배선 패턴 형성용 물질층상에 형성되는 광 재흡수 방지용 댐;을 포함하는 것을 특징으로 한다.
여기서, 상기 PCB는 COB(Chip On Board) 또는 COH(Chip On Heat-sink)방식으로 1개의 패키지 내에 1개 이상의 LED 칩이 탑재되는 것을 특징으로 한다.
다른 목적을 달성하기 위한 본 발명에 따른 개별 반사 구조를 갖는 PCB는 메탈 원판;상기 메탈 원판상에 적층되는 배선 패턴;전기적인 패턴층은 별도의 PCB 제조 공정 및 Ni,Ag 도금 공정등을 거쳐 제작한 PCB와 메탈 원판(또는 표면처리 된 메탈원판)을 핫 프레스(Hot Pres)공정 등을 통해 적층하여 COM 방식의 메탈 PCB가 제작된다.
상기 메탈 원판의 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴상에 형성되는 댐;상기 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 상기 메탈 원판의 표면에 형성되는 광 재흡수 방지용 댐;을 포함하는 것을 특징으로 한다.
여기서, 상기 PCB는 COM(Chip On Metal)방식으로 1개의 패키지 내에 복수개의 LED 칩이 탑재되는 것을 특징으로 한다.
그리고 상기 광 재흡수 방지용 댐은, 화이트 잉크를 사용하여 반복 인쇄 방식으로 형성하거나, 댐 형성용 물질을 도포하고 경화시키거나, 반사 구조물을 적층하는 방식으로 형성하는 것을 특징으로 한다.
다른 목적을 달성하기 위한 본 발명에 따른 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법은 메탈 원판상에 절연층을 사이에 두고 배선 패턴 형성용 물질층을 형성하는 단계;상기 메탈 원판의 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴 형성용 물질층상 및 상기 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 배선 패턴 형성용 물질층상에 각각 댐 및 광 재흡수 방지용 댐을 형성하는 단계;상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 댐(DAM) 및 광 재흡수 방지용 댐 형성은, 화이트 잉크를 사용하여 수회 반복 인쇄 작업으로 형성하거나, 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 형성하거나, 반사 구조물을 적층하는 것을 특징으로 한다.
또 다른 목적을 달성하기 위한 본 발명에 따른 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법은 LED 칩들이 탑재되는 영역들 사이의 상기 메탈 원판의 표면에 화이트 잉크를 사용하여 반복 인쇄 작업으로 광 재흡수 방지용 댐을 형성하는 단계;PCB 상에 배선 패턴층을 형성하고, PCB 표면에 화이트 잉크를 사용하여 반복 인쇄 작업으로 칩 실장 영역을 중심으로 그 둘레의 배선 패턴상에 댐을 형성하는 단계;상기 광 재흡수 방지용 댐이 형성된 메탈 원판상에 배선 패턴층 및 댐이 형성된 PCB를 적층하는 단계;상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 한다.
또 다른 목적을 달성하기 위한 본 발명에 따른 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법은 PCB 상에 배선 패턴층을 형성하고, PCB 표면에 화이트 잉크를 사용하여 반복 인쇄 작업으로 칩 실장 영역을 중심으로 그 둘레의 배선 패턴상에 댐을 형성하는 단계;메탈 원판상에 배선 패턴층 및 댐이 형성된 PCB를 적층하는 단계;LED 칩이 실장되는 메탈 원판 표면에 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 광 재흡수 방지용 댐을 형성하는 단계;상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 한다.
또 다른 목적을 달성하기 위한 본 발명에 따른 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법은 PCB 상에 배선 패턴층을 형성하고, 메탈 원판상에 배선 패턴층이 형성된 PCB를 적층하는 단계;LED 칩이 실장되는 메탈 원판 표면 및 PCB 상면에 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 칩 실장 영역을 중심으로 그 둘레의 배선 패턴상에 댐 및 메탈 원판 표면에 광 재흡수 방지용 댐을 형성하는 단계;상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 댐 및 메탈 원판 표면에 광 재흡수 방지용 댐을 형성하는 단계에서, 댐 형성 영역에 직접 반사 구조물을 적층하여 형성하는 것을 특징으로 한다.
이와 같은 본 발명에 따른 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법은 다음과 같은 효과를 갖는다.
첫째, 1개의 패키지 내에 1개 이상의 칩을 사용하여 LED 패키지를 구성하는 경우에 칩들 사이에 개별 반사 구조물을 구성하여 칩 간 광의 재흡수를 막을 수 있다.
둘째, 칩과 칩 사이에 개별 반사를 위한 댐을 인쇄하여 LED 칩들 간의 광 재흡수를 방지하여 광 효율을 높일 수 있다.
셋째, 개별 반사를 위한 구조를 설치하는 공정을 화이트 잉크를 사용하는 인쇄 방식 또는 댐 형성용 물질을 도포하고 경화시키는 방식 또는 반사 구조물을 직접 적층하는 방식들 중에서 패키지 구조 및 공정 진행 방식에 적합한 방식을 선택하여 진행할 수 있도록 하여 공정의 효율성을 높일 수 있다.
넷째, COB(Chip On Board) 또는 COH(Chip On Heat-sink)방식 또는 COM(Chip On Metal)방식으로 PCB 회로를 가공 및 제작하는 공정에 개별 반사 구조물을 형성하는 공정을 선택적으로 적용할 수 있어 공정의 용이성을 확보할 수 있다.
도 1은 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지 구성도
도 2는 COM(Chip On Metal)방식의 발광다이오드 패키지 구성도
도 3은 본 발명의 일 실시 예에 따른 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지 구성도
도 4는 본 발명의 다른 실시 예에 따른 COM(Chip On Metal)방식의 발광다이오드 패키지 구성도
도 5a와 도 5b는 본 발명의 일 실시 예에 따른 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지 평면 구성도 및 공정 진행 플로우 차트
도 6a내지 도 6e는 본 발명의 다른 실시 예에 따른 COM(Chip On Metal)방식의 발광다이오드 패키지 평면 구성도 및 공정 진행 플로우 차트
이하, 본 발명에 따른 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법의 바람직한 실시 예에 관하여 상세히 설명하면 다음과 같다.
본 발명에 따른 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법의 특징 및 이점들은 이하에서의 각 실시 예에 대한 상세한 설명을 통해 명백해질 것이다.
도 3은 본 발명의 일 실시 예에 따른 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지 구성도이고, 도 4는 본 발명의 다른 실시 예에 따른 COM(Chip On Metal)방식의 발광다이오드 패키지 구성도이다.
본 발명은 1개의 패키지 내에 1개 이상의 칩을 사용하여 LED 패키지를 구성하는 경우에 칩들 사이에 개별 반사 구조물을 구성하여 칩 간 광의 재흡수를 방지하여 광 효율을 높일 수 있도록 한 것이다.
이하의 설명에서 메탈 원판은 표면 처리를 통해 반사,광택 특성을 높인 메탈을 사용하는 것을 의미하고, 메탈의 표면처리는, 알루미늄판 위에 코팅,증착,적층,스퍼터링의 공정 중에 어느 한 공정을 진행하여 반사, 광택 특성을 높인 것이다.
본 발명의 일 실시 예에 따른 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지는 도 3에서와 같이, PCB는 FR4 또는 메탈 PCB로 통상적으로 사용되는 FR4 PCB(COB사용 PCB) 및 메탈 PCB(COH 사용 PCB)로 50 ~ 100㎛의 절연층(Adhesive Layer), 그리고 1/2 온즈(약 17㎛) 또는 1온즈(약 34㎛)의 Cu 층으로 구성된 제품을 사용한다.
즉, PCB 또는 메탈 PCB(30)상에 50 ~ 100㎛의 절연층(Adhesive Layer)(31)을 사용하여 전기전도성이 우수한 Cu,Ni,Ag 등의 물질로 제 1,2,3 배선 패턴 형성용 물질층(32)(33)(34)을 형성하고, 칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)(36a)(36b) 및 칩 실장 영역 내의 칩들 탑재되는 영역들 사이에 형성되는 광 재흡수 방지용 댐(36c)을 형성하고 LED 칩(35a)(35b)을 탑재한 것이다.
여기서, 광 재흡수 방지용 댐(36c)은 화이트 잉크를 반복 인쇄하여 형성하거나, 댐 형성용 물질을 도포하고 경화시키거나, 반사 구조물을 직접 적층하는 방식으로 형성된 것이다.
이와 같은 구조에서는 LED 칩(35a)과 그에 이웃하는 다른 LED 칩(35b) 사이에 광 재흡수 방지용 댐(36c)이 형성되어 LED 칩(35a)과 그에 이웃하는 다른 LED 칩(35b) 간의 광 재흡수를 방지하여 광 효율을 높일 수 있다.
그리고 본 발명의 다른 실시 예에 따른 COM(Chip On Metal)방식의 발광다이오드 패키지는 도 4에서와 같이, 메탈 원판(또는 표면 처리된 메탈 원판)(40)과, 상기 메탈 원판(40)상에 적층되는 배선 패턴(42)(43)(44)과, 상기 메탈 원판(40)의 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴상에 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)(46a)(46b)과, 상기 칩 실장 영역 내의 LED 칩들(45a)(45b)(45c)(45d)(45e)이 탑재되는 영역들 사이의 상기 메탈 원판의 표면에 형성되는 광 재흡수 방지용 댐(46c)을 포함한다.
이와 같은 구조에서는 LED 칩들(45a)(45b)(45c)(45d)(45e) 사이에 광 재흡수 방지용 댐(46c)이 형성되어 LED 칩들(45a)(45b)(45c)(45d)(45e) 간의 광 재흡수를 방지하여 광 효율을 높일 수 있다.
여기서, 광 재흡수 방지용 댐(46c)은 화이트 잉크를 반복 인쇄하여 형성하거나, 댐 형성용 물질을 도포하고 경화시키거나, 반사 구조물을 직접 적층하는 방식으로 형성된 것이다.
이와 같은 본 발명에 따른 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법은 다음과 같다.
도 5a와 도 5b는 본 발명의 일 실시 예에 따른 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지 평면 구성도 및 공정 진행 플로우 차트이다.
먼저, 본 발명의 일 실시 예에 따른 COB(Chip On Board) & COH(Chip On Heat-sink)방식의 발광다이오드 패키지는 도 5a에서와 같이, PCB는 FR4 또는 메탈 PCB로 통상적으로 사용되는 FR4 PCB(COB사용 PCB) 및 메탈 PCB(COH 사용 PCB)로 50 ~ 100㎛의 절연층(Adhesive Layer), 그리고 1/2 온즈(약 17㎛) 또는 1온즈(약 34㎛)의 Cu 층으로 구성된 제품을 사용한다.
또한 Ni,Ag 층은 COB 및 COH 방법으로 LED 패키지를 하기 위한 도금층으로 와이어 본딩을 위해 Ag층을 형성시켜야 하는데, Cu층위에 직접적으로 Ag도금을 할 수 없으므로, Ag도금을 위한 버퍼층으로 Ni층을 도금 등의 방법을 통해 형성한다.
상기와 같은 공정을 통해 배선 패턴 형성용 물질층을 형성되고, 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)을 형성하고 LED 칩을 탑재한 구조이다.
즉, PCB또는 메탈 PCB상에 전기 전도성이 우수한 Cu,Ni,Ag 등의 물질로 제 1,2,3 배선 패턴 형성용 물질층을 형성하고, 칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM) 및 칩 실장 영역 내의 칩들 탑재되는 영역들 사이에 형성되는 광 재흡수 방지용 댐을 형성하고 칩 실장 영역에 LED 칩들을 탑재한 것이다.
먼저, COB(Chip On Board) & COH(Chip On Heat-sink)방식은 통상적으로 사용되는 PCB제작공정을 통해 PCB를 제작한다.(S501)
즉, PCB 또는 메탈 PCB는 통상적으로 사용되는 FR4 PCB(COB 사용 PCB) 및 메탈 PCB(COH 사용 PCB)로 50 ~ 100㎛의 절연층(Adhesive Layer), 그리고 1/2 온즈(약 17㎛) 또는 1온즈(약 34㎛)의 Cu 층으로 구성된 제품을 사용하여, PCB 제조공정인 노광,에칭 등의 공정을 통해 COB 및 COH로 사용될 PCB를 제조한다.
그리고 Ni,Ag 층은 COB 및 COH 방법으로 LED 패키지를 하기 위한 도금층으로 와이어 본딩을 위해 Ag층을 형성시켜야 하는데, Cu층위에 직접적으로 Ag도금을 할 수 없으므로, Ag도금을 위한 버퍼층으로 Ni층을 도금등의 방법을 통해 형성한다.
즉, 제 1 배선 패턴 형성용 물질층으로 사용되는 Cu층상에 제 3 배선 패턴 형성용 물질층으로 사용되는 Ag가 바로 도금되기 어려운 문제를 해결하기 위하여 제 2 배선 패턴 형성용 물질층으로 Ni를 사용한다.
그리고 제 3 배선 패턴 형성용 물질층으로 사용되는 Ag는 반사율을 개선하고 와이어 본딩 공정시에 공정의 용이성을 확보하기 위한 것이다.
그리고 제 1 배선 패턴 형성용 물질층으로 사용되는 Cu층의 형성 공정은 마스크층을 형성하고 스퍼터링 공정으로 원하는 영역에 선택적으로 형성하는 것도 가능하다.
이어, 칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM) 및 칩 실장 영역 내의 칩들 탑재되는 영역들 사이에 형성되는 광 재흡수 방지용 댐을 형성한다.
댐(DAM) 및 광 재흡수 방지용 댐 형성 공정은 화이트 잉크를 사용하여 수회 반복 인쇄 작업으로 형성하거나(S502), 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 형성하거나(S503), 반사 구조물을 적층하는(S504) 방법 등이 있으며, 제품의 특성에 적합하도록 댐(DAM) 형성공정은 선택하여 적용할 수 있다.
여기서, 댐(DAM)은 PCB 또는 메탈 PCB의 칩 실장 영역을 중심으로 한, 그 둘레의 배선 패턴 형성용 물질층상에 형성되고, 광 재흡수 방지용 댐은 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 배선 패턴 형성용 물질층상에 형성된다.
이어, 상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행한다.(S505)
본 발명의 다른 실시 예에 따른 COM(Chip On Metal)방식의 발광다이오드 패키지의 구조 및 제조 공정은 다음과 같다.
도 6a내지 도 6e는 본 발명의 다른 실시 예에 따른 COM(Chip On Metal)방식의 발광다이오드 패키지 평면 구성도 및 공정 진행 플로우 차트이다.
본 발명의 다른 실시 예에 따른 COM(Chip On Metal)방식의 발광다이오드 패키지는 도 6a에서와 같이, 메탈 원판(또는 표면 처리된 메탈원판)과 별도의 PCB 제조공정 및 Ni,Ag 도금 공정 등을 거쳐 제작된 PCB를 핫 프레스(Hot Press)공정 등을 통해 메탈 원판과 별도의 공정에서 제작된 PCB를 적층하여 COM 방식의 메탈 PCB가 만들어 지게 된다.
상기 공정을 거쳐 형성된 COM 방식의 메탈 PCB의 배선층은 전기 전도성이 우수한 Cu,Ni,Ag등의 물질로 제1,2,3 배선 패턴 형성용 물질층을 형성되며,칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM) 및 칩 실장 영역 내의 칩들 탑재되는 영역들 사이에 형성되는 광 재흡수 방지용 댐을 형성하고 LED 칩들을 메탈 원판 표면에 탑재한 것이다.
COM(Chip On Metal)방식의 일 실시 예에 따른 공정은 도 6b에서와 같이, 먼저, 메탈 원판 표면에 화이트 잉크를 이용하여 수회의 반복 인쇄 작업으로 광 재흡수 방지용 댐을 형성한다.(S601)
이어, PCB 상에 전기전도성이 우수한 Cu,Ni,Ag 등의 물질로 제 1,2,3 배선 패턴 형성용 물질층을 형성하고 패터닝하여 배선 패턴층을 형성하고, PCB 표면에 화이트 잉크를 이용하여 수회의 반복 인쇄 작업으로 칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)을 형성한다.(S602)
그리고 상기 광 재흡수 방지용 댐이 형성된 메탈 원판상에 배선 패턴층 및 댐이 형성된 PCB를 적층하여 COM 방식의 PCB를 제작한다.(S603)
이어, 상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행한다.(S604)
그리고 COM(Chip On Metal)방식의 다른 실시 예에 따른 공정은 도 6c에서와 같이, 먼저, 메탈 원판을 준비하고(S611), PCB 상에 전기전도성이 우수한 Cu,Ni,Ag 등의 물질로 제 1,2,3 배선 패턴 형성용 물질층을 형성하고 패터닝하여 배선 패턴층을 형성하고, PCB 표면에 화이트 잉크를 이용하여 수회의 반복 인쇄 작업으로 칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)을 형성한다.(S612)
이어, 메탈 원판상에 배선 패턴층 및 댐이 형성된 PCB를 적층하여 COM 방식의 PCB를 제작한다.(S613)
그리고 LED 칩이 실장되는 메탈 원판 표면에 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 광 재흡수 방지용 댐을 형성한다.(S614)
이어, 상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행한다.(S615)
그리고 COM(Chip On Metal)방식의 다른 실시 예에 따른 공정은 도 6d에서와 같이, 먼저, 메탈 원판을 준비하고(S621), PCB 상에 전기전도성이 우수한 Cu,Ni,Ag 등의 물질로 제 1,2,3 배선 패턴 형성용 물질층을 형성하고 패터닝하여 배선 패턴층을 형성한다.(S622)
이어, 메탈 원판상에 배선 패턴층이 형성된 PCB를 적층하여 COM 방식의 PCB를 제작한다.(S623)
그리고 LED 칩이 실장되는 메탈 원판 표면 및 PCB 상면에 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 PCB 상면에 칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)을 형성하고, 메탈 원판 표면에 광 재흡수 방지용 댐을 형성한다.(S624)
이어, 상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행한다.(S625)
그리고 COM(Chip On Metal)방식의 다른 실시 예에 따른 공정은 도 6e에서와 같이, 먼저, 메탈 원판을 준비하고(S631), PCB 상에 전기 전도성이 우수한 Cu,Ni,Ag 등의 물질로 제 1,2,3 배선 패턴 형성용 물질층을 형성하고 패터닝하여 배선 패턴층을 형성한다.(S632)
이어, 메탈 원판상에 배선 패턴층이 형성된 PCB를 적층하여 COM 방식의 PCB를 제작한다.(S633)
그리고 LED 칩이 실장되는 메탈 원판 표면 및 PCB 상면에 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 PCB 상면에 칩 실장 영역을 중심으로 둘레에 형성되는 형광체 또는 실리콘 도포 시 퍼짐 등을 방지하기 위한 일정 높이의 댐(DAM)을 형성하고, 메탈 원판 표면에 광 재흡수 방지용 댐을 형성한다.(S634)
여기서, 댐 및 광 재흡수 방지용 댐을 형성하는 공정시에 디스펜서를 이용하는 방식 이외에 공정 진행 상황에 맞게 댐 형성 영역에 직접 반사 구조물을 적층하여 형성하는 것도 가능하다.(S635)
이어, 상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행한다.(S636)
이와 같은 본 발명에 따른 개별 반사 구조를 갖는 PCB 및 이를 이용한 발광 다이오드 패키지 제조 방법은 1개의 패키지 내에 1개 이상의 칩을 사용하여 LED 패키지를 구성하는 경우에 칩들 사이에 개별 반사 구조물을 구성하여 칩 간 광의 재흡수를 막을 수 있도록 한 것이다.
따라서, LED 칩들 간의 광 재흡수를 방지하여 광 효율을 높일 수 있고, COB(Chip On Board) & COH(Chip On Heat-sink)방식 또는 COM(Chip On Metal)방식의 PCB에 모두 적용할 수 있어 공정의 효율성을 높일 수 있다.
이상에서의 설명에서와 같이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명이 구현되어 있음을 이해할 수 있을 것이다.
그러므로 명시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 전술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
30. PCB 또는 메탈 31. 절연층
32.33.34. 배선 패턴 형성용 물질층 35a.35b. LED 칩
36a.36b. 댐 36c. 광 재흡수 방지용 댐

Claims (13)

  1. PCB;
    상기 PCB상에 절연층을 사이에 두고 형성되는 배선 패턴 형성용 물질층;
    상기 PCB의 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴 형성용 물질층상에 형성되는 댐;
    상기 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 배선 패턴 형성용 물질층상에 형성되는 광 재흡수 방지용 댐;을 포함하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB.
  2. 제 1 항에 있어서, 상기 PCB는 COB(Chip On Board) 또는 COH(Chip On Heat-sink)방식으로 하나의 패키지 내에 1개 이상의 LED 칩이 탑재되는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB.
  3. 메탈 원판;
    상기 메탈 원판상에 적층되는 배선 패턴;
    상기 메탈 원판의 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴상에 형성되는 댐;
    상기 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 상기 메탈 원판의 표면에 형성되는 광 재흡수 방지용 댐;을 포함하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB.
  4. 제 3 항에 있어서, 상기 메탈 원판은 표면 처리를 통해 반사, 광택 특성을 높인 메탈을 사용하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB.
  5. 제 4 항에 있어서, 상기 메탈의 표면처리는,
    알루미늄판 위에 코팅,증착,적층,스퍼터링의 공정 중에 어느 한 공정을 진행하여 반사, 광택 특성을 높인 것을 특징으로 하는 개별 반사 구조를 갖는 PCB.
  6. 제 3 항에 있어서, 상기 PCB는 COM(Chip On Metal)방식으로 하나의 패키지 내에 복수개의 LED 칩이 탑재되는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB.
  7. 제 1 항 또는 제 3 항에 있어서, 상기 광 재흡수 방지용 댐은,
    화이트 잉크를 사용하는 반복 인쇄 방식으로 형성하거나, 댐 형성용 물질을 도포하고 경화시키거나, 반사 구조물을 직접 적층하는 방식으로 형성된 것을 특징으로 하는 개별 반사 구조를 갖는 PCB.
  8. 메탈 원판상에 절연층을 사이에 두고 배선 패턴 형성용 물질층을 형성하는 단계;
    상기 메탈 원판의 칩 실장 영역을 중심으로 한 그 둘레의 배선 패턴 형성용 물질층상 및 상기 칩 실장 영역 내의 LED 칩들이 탑재되는 영역들 사이의 배선 패턴 형성용 물질층상에 각각 댐 및 광 재흡수 방지용 댐을 형성하는 단계;
    상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법.
  9. 제 8 항에 있어서, 상기 댐(DAM) 및 광 재흡수 방지용 댐 형성은,
    화이트 잉크를 사용하여 수회 반복 인쇄 작업으로 형성하거나, 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 형성하거나, 반사 구조물을 적층하여 형성하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법.
  10. LED 칩들이 탑재되는 영역들 사이의 상기 메탈 원판의 표면에 화이트 잉크를 사용하여 반복 인쇄 작업으로 광 재흡수 방지용 댐을 형성하는 단계;
    PCB 상에 배선 패턴층을 형성하고, PCB 표면에 화이트 잉크를 사용하여 반복 인쇄 작업으로 칩 실장 영역을 중심으로 그 둘레의 배선 패턴상에 댐을 형성하는 단계;
    상기 광 재흡수 방지용 댐이 형성된 메탈 원판상에 배선 패턴층 및 댐이 형성된 PCB를 적층하는 단계;
    상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법.
  11. PCB 상에 배선 패턴층을 형성하고, PCB 표면에 화이트 잉크를 사용하여 반복 인쇄 작업으로 칩 실장 영역을 중심으로 그 둘레의 배선 패턴상에 댐을 형성하는 단계;
    메탈 원판상에 배선 패턴층 및 댐이 형성된 PCB를 적층하는 단계;
    LED 칩이 실장되는 메탈 원판 표면에 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 광 재흡수 방지용 댐을 형성하는 단계;
    상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법.
  12. PCB 상에 배선 패턴층을 형성하고, 메탈 원판상에 배선 패턴층이 형성된 PCB를 적층하는 단계;
    LED 칩이 실장되는 메탈 원판 표면 및 PCB 상면에 댐 형성용 물질을 디스펜서를 이용하여 토출하고 이를 경화하여 칩 실장 영역을 중심으로 그 둘레의 배선 패턴상에 댐 및 메탈 원판 표면에 광 재흡수 방지용 댐을 형성하는 단계;
    상기 칩 실장 영역들 사이에 광 재흡수 방지용 댐이 형성된 칩 실장 영역에 LED 칩을 본딩하고, LED 칩의 전극을 본딩 패드에 전기적으로 연결하는 와이어 본딩 공정을 진행하는 단계;를 포함하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법.
  13. 제 12 항에 있어서, 상기 댐 및 메탈 원판 표면에 광 재흡수 방지용 댐을 형성하는 단계에서,
    댐 형성 영역에 직접 반사 구조물을 적층하여 형성하는 것을 특징으로 하는 개별 반사 구조를 갖는 PCB를 이용한 발광 다이오드 패키지 제조 방법.
KR1020120011927A 2012-02-06 2012-02-06 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법 KR20130090644A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120011927A KR20130090644A (ko) 2012-02-06 2012-02-06 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법
DE102012106660A DE102012106660A1 (de) 2012-02-06 2012-07-23 PCB mit einer individuellen refektierenden Struktur und Verfahren zum Herstellen eines LED Pakets, das diese verwendet
US13/559,924 US20130200400A1 (en) 2012-02-06 2012-07-27 Pcb having individual reflective structure and method for manufacturing light emitting diode package using the same
CN2012102665689A CN102905468A (zh) 2012-02-06 2012-07-30 一种具有单一反射结构的印刷电路板及利用其的发光二极管封装制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011927A KR20130090644A (ko) 2012-02-06 2012-02-06 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20130090644A true KR20130090644A (ko) 2013-08-14

Family

ID=47577442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011927A KR20130090644A (ko) 2012-02-06 2012-02-06 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법

Country Status (4)

Country Link
US (1) US20130200400A1 (ko)
KR (1) KR20130090644A (ko)
CN (1) CN102905468A (ko)
DE (1) DE102012106660A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10156752B2 (en) 2014-03-11 2018-12-18 Samsung Display Co., Ltd. Backlight unit and method of manufacturing the same
KR102215820B1 (ko) * 2019-12-26 2021-02-16 주식회사 반디 조명기기용 광원모듈 및 그 제조방법
WO2021033951A1 (ko) * 2019-08-22 2021-02-25 스템코(주) 회로 기판 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115710A (ja) * 2014-12-11 2016-06-23 シチズン電子株式会社 Ｌｅｄ照明装置
WO2017151730A1 (en) * 2016-03-01 2017-09-08 Exergy Dynamics, Inc. Light emitting diode assemblies utilizing heat sharing from light-conditioning structures for enhanced energy efficiency
DE102016205691A1 (de) * 2016-04-06 2017-10-12 Tridonic Jennersdorf Gmbh LED-Modul in Chip-on-Board-Technologie
KR20180055021A (ko) 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
CN110582848A (zh) * 2017-05-02 2019-12-17 奥斯兰姆奥普托半导体有限责任公司 芯片模块的生产
DE102018114138A1 (de) 2018-06-13 2019-12-19 Botek Präzisionsbohrtechnik Gmbh Tieflochbohrer mit mehreren Spanformern und Mulden in der Spanfläche
CN112614922A (zh) * 2020-12-16 2021-04-06 松山湖材料实验室 具有反射杯结构的紫外集成光源及其制作方法
JP7283489B2 (ja) * 2021-01-20 2023-05-30 三菱電機株式会社 発光装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242856A (ja) * 2006-03-08 2007-09-20 Rohm Co Ltd チップ型半導体発光素子
KR100976607B1 (ko) * 2008-09-10 2010-08-17 주식회사 코스모인 씨오엠(ｃｏｍ) 형 발광다이오드 패키지, 이를 이용한 발광다이오드 모듈 및 그 제조방법
KR20120011927A (ko) 2010-07-27 2012-02-09 현대자동차주식회사 간접 조명 어시스트 핸들
CN102148296B (zh) * 2010-12-28 2013-01-23 广州市鸿利光电股份有限公司 一种led器件制作方法及led器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10156752B2 (en) 2014-03-11 2018-12-18 Samsung Display Co., Ltd. Backlight unit and method of manufacturing the same
WO2021033951A1 (ko) * 2019-08-22 2021-02-25 스템코(주) 회로 기판 및 그 제조 방법
KR102215820B1 (ko) * 2019-12-26 2021-02-16 주식회사 반디 조명기기용 광원모듈 및 그 제조방법

Also Published As

Publication number Publication date
CN102905468A (zh) 2013-01-30
DE102012106660A1 (de) 2013-08-08
US20130200400A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
KR20130090644A (ko) 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법
EP2860777B1 (en) Led illumination module and led illumination apparatus
KR101255121B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
US8546828B2 (en) Semiconductor light emitting device having heat dissipating vias
KR100976607B1 (ko) 씨오엠(ｃｏｍ) 형 발광다이오드 패키지, 이를 이용한 발광다이오드 모듈 및 그 제조방법
TWI438888B (zh) 具載體基板與複數發光半導體元件之光電模組及其製造方法
TW201126774A (en) LED package and manufacturing method thereof
JP2008244165A (ja) 照明装置
US20130062656A1 (en) Thermally enhanced optical package
JP2013168626A (ja) Ｃｏｂ型混光ｌｅｄ電光盤
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR20110080474A (ko) 방열기판을 갖는 ｌｅｄ 패키지
US20140159075A1 (en) Light-emitting device package and method of manufacturing the same
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈과 ｌｅｄ 램프
TW201947786A (zh) 光電封裝體
KR100998151B1 (ko) 발광다이오드 모듈 및 그 제조방법
US10147709B2 (en) Light emitting module
JP2017112288A (ja) 発光装置
KR101241447B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR20130015482A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101264251B1 (ko) 다층 반사면을 갖는 방열 기판 및 이를 이용한 발광 다이오드 패키지
KR20130077058A (ko) 단차를 갖는 세라믹 ｌｅｄ 패키지 및 그 형성방법
TWI624082B (zh) Light-emitting diode package device and packaging method thereof
KR20100132702A (ko) 방열 인쇄회로기판 및 그의 제조 방법
EP3813129A1 (en) Led module and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140930

Effective date: 20150824