KR20130087249A - 반도체 장치 및 이를 이용한 이미지 센서 패키지 - Google Patents

반도체 장치 및 이를 이용한 이미지 센서 패키지 Download PDF

Info

Publication number
KR20130087249A
KR20130087249A KR1020120008420A KR20120008420A KR20130087249A KR 20130087249 A KR20130087249 A KR 20130087249A KR 1020120008420 A KR1020120008420 A KR 1020120008420A KR 20120008420 A KR20120008420 A KR 20120008420A KR 20130087249 A KR20130087249 A KR 20130087249A
Authority
KR
South Korea
Prior art keywords
trench
body portion
roughness
semiconductor device
image sensor
Prior art date
Application number
KR1020120008420A
Other languages
English (en)
Inventor
정영규
권영신
김평완
목승곤
전현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120008420A priority Critical patent/KR20130087249A/ko
Priority to US13/749,178 priority patent/US20130193545A1/en
Publication of KR20130087249A publication Critical patent/KR20130087249A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실장 기판 및 투명 부재와 접하는 반도체 장치의 접착부에 요철을 형성하여, 접착력을 향상시킬 수 있는 반도체 장치를 이용하여 높은 신뢰성 특성을 갖는 이미지 센서 패키지를 제공하는 것이다. 상기 이미지 센서 패키지는 서로 대향하는 제1 면과 제2 면을 포함하는 바디부, 상기 바디부의 제1 면에 형성되는 제1 트렌치, 상기 바디부의 제2 면에 형성되는 제2 트렌치, 및 상기 제1 트렌치와 상기 제2 트렌치를 서로 연결하는 개구부를 포함하고, 상기 바디부의 제1 면의 제1 거칠기와, 상기 제1 트렌치의 바닥면의 제2 거칠기는 서로 다르고, 상기 바디부의 제2 면의 제3 거칠기와, 상기 제2 트렌치의 바닥면의 제4 거칠기는 서로 다른 반도체 장치, 상기 제1 트렌치 내에 배치되고, 상기 개구부를 덮는 투명 부재, 상기 바디부의 제2 면과 연결되는 실장 기판, 및 상기 실장 기판 상에 배치되고, 상기 반도체 장치의 상기 제2 트렌치에 의해 둘러싸인 이미지 센서 칩을 포함한다.

Description

반도체 장치 및 이를 이용한 이미지 센서 패키지 {Semiconductor apparatus and image sensor package using the same}
본 발명은 반도체 장치 및 이를 이용한 이미지 센서 패키지에 관한 것이다.
최근 이미지 센서는 응용 분야가 다양해짐에 따라, 이미지 센서 패키지는 대형화되고 있다. 이미지 센서 패키지가 대형화될수록 패키지의 신뢰성이 중요한 문제가 되었다. 이미지 센서 패키지의 구조는 패키지 신뢰성에 영향을 미치기 때문에, 이미지 센서 패키지의 구조에 관한 다양한 연구가 진행되고 있다.
이미지 센서를 패키징하는 방법 중 하나는 기판에 유리 덮개(cover glass)가 부착된 홀더(holder)를 부착하는 방법이다. 하지만, 유리 덮개가 부착된 홀더를 사용하면, 이미지 센서 패키지가 대형화될수록 패키지의 신뢰성이 취약해진다. 패키지의 신뢰성이 취약한 이유는 열순환(thermal cycle) 등을 거치면서 패키지 내부의 공기가 팽창을 한다. 이로 인해, 각 부품들간의 열팽창계수 불일치(coefficient of thermal expansion(CTE) mismatch)가 발생하여, 패키지 휨(warpage)가 발생한다. 이런 복합적인 현상이 발생할 때, 접착력이 상대적으로 약한 홀더와 유리 덮개의 접착부 또는 홀더와 기판의 접착부에서 계면 박리가 일어난다.
본 발명이 해결하려는 과제는, 실장 기판 및 투명 부재와 접하는 반도체 장치의 접착부에 요철을 형성하여, 접착력을 향상시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 상기 반도체 장치를 이용하여 높은 신뢰성 특성을 갖는 이미지 센서 패키지를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 서로 대향하는 제1 면과 제2 면을 포함하는 바디부, 상기 바디부의 제1 면에 형성되는 제1 트렌치, 상기 바디부의 제2 면에 형성되는 제2 트렌치, 상기 제1 트렌치와 상기 제2 트렌치를 서로 연결하는 개구부, 상기 제1 트렌치의 바닥면에 형성된 제1 요철, 및 상기 바디부의 상기 제2 면에 형성된 제2 요철을 포함한다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양(aspect)은 서로 대향하는 제1 면과 제2 면을 포함하는 바디부, 상기 바디부의 제1 면에 형성되는 제1 트렌치, 상기 바디부의 제2 면에 형성되는 제2 트렌치, 및 상기 제1 트렌치와 상기 제2 트렌치를 서로 연결하는 개구부를 포함하고, 상기 바디부의 제1 면의 제1 거칠기와, 상기 제1 트렌치의 바닥면의 제2 거칠기는 서로 다르고, 상기 바디부의 제2 면의 제3 거칠기와, 상기 제2 트렌치의 바닥면의 제4 거칠기는 서로 다르다.
상기 다른 과제를 해결하기 위한 본 발명의 이미지 센서 패키지의 일 태양은 서로 대향하는 제1 면과 제2 면을 포함하는 바디부, 상기 바디부의 제1 면에 형성되는 제1 트렌치, 상기 바디부의 제2 면에 형성되는 제2 트렌치, 및 상기 제1 트렌치와 상기 제2 트렌치를 서로 연결하는 개구부를 포함하고, 상기 바디부의 제1 면의 제1 거칠기와, 상기 제1 트렌치의 바닥면의 제2 거칠기는 서로 다르고, 상기 바디부의 제2 면의 제3 거칠기와, 상기 제2 트렌치의 바닥면의 제4 거칠기는 서로 다른 반도체 장치, 상기 제1 트렌치 내에 배치되고, 상기 개구부를 덮는 투명 부재, 상기 바디부의 제2 면과 연결되는 실장 기판, 및 상기 실장 기판 상에 배치되고, 상기 반도체 장치의 상기 제2 트렌치에 의해 둘러싸인 이미지 센서 칩을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 사시도이다.
도 2는 도 1의 AA를 자른 단면도이다.
도 3은 도 1의 평면도이다.
도 4는 도 1의 저면도이다.
도 5a 내지 도 5d는 도 2의 R1 또는 R2를 자세히 나타낸 도면이다.
도 6은 도 1의 반도체 장치에 투명 부재를 배치한 것을 나타내는 도면이다.
도 7 및 도 8은 도 1의 반도체 장치의 변형예를 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 장치의 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 반도체 장치의 저면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지를 대략적으로 나타낸 도면이다.
도 13a 및 도 13b는 각각 도 12의 O 및 P 부분을 자세히 도시한 도면이다.
도 14 내지 도 15b는 도 12의 Q 부분을 자세히 도시한 도면이다.
도 16은 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지를 나타내는 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지를 나타내는 단면도이다.
도 18 및 도 19는 도 12의 이미지 센서 패키지를 제조하는 단계를 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 8을 참조하여, 본 발명의 일 실시예에 따른 반도체 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 사시도이다. 도 2는 도 1의 AA를 자른 단면도이다. 도 3은 도 1의 평면도이다. 도 4는 도 1의 저면도이다. 도 5a 내지 도 5d는 도 2의 R1 또는 R2를 자세히 나타낸 도면이다. 도 6은 도 1의 반도체 장치에 투명 부재를 배치한 것을 나타내는 도면이다. 도 7 및 도 8은 도 1의 반도체 장치의 변형예를 설명하기 위한 도면이다.
먼저, 도 1을 참조하여, 반도체 장치(10)는 예를 들어, 육면체의 형상을 가질 수 있다. 육면체의 평면도는 예를 들어, 정방형 또는 장방형의 모양을 가질 수 있으나, 이에 제한되지 않는다. 반도체 장치(10)의 중앙 부근에는 예를 들어, 사각형 형상의 개구부(130)가 형성되나, 개구부(130)의 모양은 한정되지 않는다. 반도체 장치(10)를 이용하여 이미지 센서 패키지를 만들 때, 반도체 장치의 개구부(130)는 이미지 센서 칩의 수광부에 입사하는 빛의 통로가 될 수 있다. 반도체 장치(10)는 에어 벤트홀(air venthole, 140)을 포함할 수 있다. 에어 벤트홀(140)은 이미지 센서 패키지를 제조하면서 발생하는 패키지 내의 가스를 외부로 배출하는 역할을 한다. 이미지 센서 패키지가 제조된 후, 에어 벤트홀(140)은 예를 들어, 자외선 에폭시(UV epoxy)로 메워서 이미지 센서 패키지 내부를 밀봉할 수 있다.
도 1 내지 도 5d를 참조하여, 반도체 장치(10)는 바디부(100), 제1 트렌치(110), 제2 트렌치(120), 개구부(130), 제1 요철(110r) 및 제2 요철(104r)을 포함한다. 바디부(100)는 서로 대향하는 제1 면(102) 및 제2 면(104)을 포함한다. 제1 트렌치(110)는 바디부의 제1 면(102)에 형성되고, 제2 트렌치(120)는 바디부의 제2 면(104)에 형성될 수 있다. 개구부(130)는 바디부(100) 내에 형성된 제1 트렌치(110) 및 제2 트렌치(120)를 서로 연결한다. 제1 트렌치의 바닥면(110b)에는 제1 요철(110r)이 형성되고, 바디부의 제2 면(104)에는 제2 요철이 형성된다.
구체적으로, 도 2를 참조하여, 바디부(100) 내에는 제1 트렌치(110), 제2 트렌치(120), 개구부(130), 제1 요철(도 5a의 110r) 및 제2 요철(도 5b의 104r)이 형성된다. 본 발명의 실시예들에 따른 반도체 장치에서는 바디부의 제1 면(102)에 인위적인 요철이 형성되지 않은 것으로 설명한다. 바디부(100)는 제1 면(102) 및 제2 면(104)과 접하는 반도체 장치의 외측벽(10s)을 더 포함한다. 본 발명의 실시예들에 따라, 바디부(100)는 예를 들어, 사출 성형으로 만들 수 있다. 바디부(100)의 재질은 예를 들어, 아크릴 계열 폴리머, 아민 계열 폴리머 등 사출 성형이 가능한 것이면 제한되지 않는다. 사출 성형을 통해, 바디부(100) 내의 제1 및 제2 트렌치(110, 120), 개구부(130)를 함께 형성할 수 있다. 또한, 제1 및 제2 요철은 사출 성형을 통해 제1 트렌치(110)와 함께 형성할 수 있다. 제1 및 제2 요철의 형성 방법은 도 5a 내지 도 5d와 관련하여 상세히 설명한다. 바디부(100)는 예를 들어, 세라믹 재료로 만들어 질 수 있다. 따라서, 세라믹 재료로 만든 바디부(100)에 제1 요철 및 제2 요철이 형성되는 것도 물론 포함한다.
바디부의 제1 면(102) 상에 형성된 제1 트렌치(110)는 바디부의 제1 면(102)에서 하방으로 만입되어 있다. 제1 트렌치(110)는 바디부의 제1 면(102) 중앙 부근에 형성되어 있다. 제1 트렌치(110)의 평면은 예를 들어, 정방형 또는 장방형의 사각형 모양을 가질 수 있으나, 한정되지 않는다. 제1 트렌치의 바닥면(110b)에 제1 요철이 형성되어 있다. 제1 트렌치의 바닥면(110b)은 바디부의 제1 면(102)과 실질적으로 평행할 수 있다. 제1 트렌치의 바닥면(110b)은 제1 트렌치의 측벽(110s)을 매개로 바디부의 제1 면(102)과 연결된다. 제1 트렌치의 측벽(110s)은 바디부의 제1 면(102)과 예를 들어, 직교하는 것으로 도시되어 있다. 하지만, 제1 트렌치의 측벽(110s)과 바디부의 제1 면(102)이 이루는 각이 둔각일 수 있음은 물론이다.
바디부의 제2 면(104) 상에 형성된 제2 트렌치(120)는 바디부의 제2 면(104)에서 하방으로 만입되어 있다. 제2 트렌치(120)는 바디부의 제2 면(104) 중앙 부근에 형성되어 있다. 제2 트렌치(120)의 평면은 예를 들어, 정방형 또는 장방형의 사각형 모양을 가질 수 있으나, 한정되지 않는다. 제2 트렌치(120)가 형성된 바디부의 제2 면(104)에 제2 요철이 형성되어 있으나, 제2 트렌치(120) 내부에는 요철이 형성되지 않을 수 있다. 본 발명의 실시예에 따른 반도체 장치에서는 제2 트렌치(120) 내부에는 인위적인 요철이 형성되지 않은 것으로 설명한다. 평면도 상으로, 제2 트렌치의 바닥면(120b)은 제1 트렌치의 바닥면(110b)에 포함될 수 있으나, 이에 제한되는 것은 아니다. 제2 트렌치의 바닥면(120b)은 바디부의 제2 면(104)과 실질적으로 평행할 수 있다. 제2 트렌치의 바닥면(120b)은 제2 트렌치의 측벽(120s)을 매개로 바디부의 제2 면(104)과 연결된다. 제2 트렌치의 측벽(120s)과 제2 트렌치의 바닥면이 만나는 각은 예를 들어, 둔각일 수 있다. 하지만, 제2 트렌치의 측벽(120s)과 제2 트렌치의 바닥면이 만나는 각이 직각일 수 있음은 물론이다.
개구부(130)는 제1 트렌치(110)와 제2 트렌치(120)를 서로 연결한다. 즉, 개구부(130)는 제1 트렌치의 바닥면(110b)과 제2 트렌치의 바닥면(120b)을 서로 연결한다. 제1 트렌치의 바닥면(110b)은 개구부의 측벽(130s)을 매개로 제2 트렌치의 바닥면(120b)과 연결된다. 개구부(130)는 예를 들어, 정방형 또는 장방형의 사각형 모양일 수 있으나, 제한되지 않는다.
도 3을 참조하여, 사각형 모양의 개구부(130)는 제1 트렌치의 바닥면(110b)에 의해 둘러싸여 있다. 제1 트렌치의 바닥면(110b)은 제1 트렌치의 바닥면(110b)으로부터 단차를 갖는 바디부의 제1 면(102)에 의해 둘러싸여 있다. 바디부의 제1 면(102) 상에는 에어 벤트홀(140)이 형성되어 있다. 본 발명의 일 실시예에 따른 반도체 장치에서, 제1 트렌치의 측벽과 바디부의 제1 면(102)은 직각으로 만나므로, 도 3에서 제1 트렌치의 측벽은 도시되지 않는다. 바디부의 제1 면(102)과는 달리, 제1 트렌치의 바닥면(110b)에는 해칭이 되어 있다. 이것은 제1 트렌치의 바닥면(110b)에 제1 요철이 형성되어 있음을 나타낸다. 다시 말하면, 바디부의 제1 면(102)의 제1 거칠기와, 제2 트렌치의 바닥면(120b)의 제2 거칠기는 서로 다르다. 즉, 제1 요철의 형성 여부로 인하여, 제2 거칠기는 제1 거칠기와 차이를 나타낸다. 본 발명의 반도체 장치에서, 제1 요철은 제1 트렌치의 바닥면(110b)에 전체적으로 형성되어 있는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다.
도 4를 참조하여, 제2 트렌치의 바닥면(120b)은 개구부를 감싸고 있다. 또한 제2 트렌치의 바닥면(120b)에는 에어 벤트홀(140)이 형성되어 있다. 제2 트렌치의 측벽(120s)은 제2 트렌치의 바닥면(120b) 주변에 형성되어 있다. 바디부의 제2 면(104)은 제2 트렌치의 바닥면 및 측벽(120b, 120s)을 감싸고 있다. 바디부의 제2 면에는 제2 요철(해칭 부분)이 형성되어 있다. 바디부의 제2 면(104)의 제3 거칠기와, 제2 트렌치의 바닥면(120b)의 제4 거칠기는 서로 다르다. 다시 말하면, 바디부의 제2 면(104)에 형성된 제2 요철로 인하여, 제3 거칠기는 제4 거칠기와 차이를 나타낸다. 본 발명의 일 실시예에 따른 반도체 장치에서, 제2 요철은 바디부의 제2 면(104)에 전체적으로 형성되어 있는 것으로 도시되어 있다. 하지만, 바디부의 제2 면(104) 일부에 제2 요철이 형성될 수 있음은 물론이다.
도 2 내지 도 5b를 참조하여, 바디부(100) 내에 제1 트렌치(110) 및 제2 트렌치(120)가 형성되어 있다. 제1 트렌치의 바닥면(110b)에는 제1 요철(110r)이 형성되어 있고, 바디부의 제2 면(104)에는 제2 요철(104r)이 형성되어 있다. 제1 요철(110r)은 제1 트렌치의 바닥면의 최상면(s2)으로부터 만입되어 형성이 되고, 제2 요철은 바디부의 제2 면의 최상면(s1)으로부터 만입되어 형성된다. 바디부의 제1 면(102) 및 제2 트렌치의 바닥면(120b)에는 요철이 형성되어 있지 않다. 예를 들어, 도 5a 및 도 5b에서, 제1 요철(110r)과 제2 요철(104r)은 동일한 것으로 도시되어 있다. 요철이 동일하다는 것은 요철의 모양 및 크기가 동일하다는 것이고, 동일한 제조 방법에 의해 형성된 요철은 요철의 모양 및 크기가 동일할 수 있다. 하지만, 요철을 형성할 때 제조 공정 편차가 존재할 수 있으므로, 제조 공정 편차가 있는 요철은 실질적인 동일한 요철일 수 있다.
도 5a, 도 5c 및 도 5d를 참조하여, 제1 트렌치의 바닥면(110b)에 형성된 제1 요철(110r)은 예를 들어, 메쉬 형상, 톱니 형상 또는 웨이브 형상이 규칙적으로 반복될 수 있다. 즉, 제1 요철(110r)의 단면은 규칙적으로 반복되는 예를 들어, 톱니 형상 또는 웨이브 형상일 수 있으나, 이에 제한되지 않는다. 도 5a에서, 톱니 형상을 삼각형 모양으로 도시하였으나, 이에 제한되지 않으며, 예를 들어, 사각형 등의 다각형 모양을 가질 수도 있다. 제1 트렌치의 바닥면(110b)에 형성된 제1 요철(110r)은 도 5d와 같이, 일정한 모양이 없을 수 있다. 즉, 제1 요철(110r)의 단면은 불규칙한 모양을 가지고 있을 수 있다. 도시되지 않았지만, 바디부의 제2 면(104)에 형성된 제2 요철도 제1 트렌치의 바닥면(110b)에 형성된 제1 요철(110r)과 같은 모양을 가질 수 있다. 즉, 제2 요철(104r)의 단면은 규칙적으로 반복되는 예를 들어, 톱니 형상 또는 웨이브 형상일 수 있으나, 이에 제한되지 않고, 불규칙한 모양을 가질 수도 있다. 본 발명의 실시예들에서, 제1 요철(110r)과 제2 요철(도 5b의 104r)은 서로 다를 수 있음은 물론이다.
도 5a 내지 도 5d를 참조하여, 제1 트렌치의 바닥면(110b)에 형성된 제1 요철(110r)과 바디부의 제2 면(104)에 형성된 제2 요철을 형성하는 방법에 대해서 설명한다. 본 발명에서, 제1 트렌치의 바닥면(110b)과 바디부의 제2 면(104)은 반도체 장치의 접착부일 수 있다. 사출 성형에 의해 제조된 반도체 장치에 요철을 형성하는 방법에 대해 설명하나, 다른 방법으로 제조된 반도체 장치에 적용됨은 물론이다. 실장 기판 및 투명 부재와의 접착면(104, 110b)에 요철을 형성하는 방법은 예를 들어, 화학적인 방법과 물리적인 방법이 있을 수 있다. 예를 들어, 화학적으로 접착면에 요철(104r, 110r)을 형성하는 방법으로, 화학 약품을 이용하여 접착면을 식각 또는 부식시킬 수 있다. 또한, 전기를 방전시킴으로써, 접착면의 표면에 요철을 형성하여, 접착면의 표면을 거칠게 만들어 줄 수 있다. 예를 들어, 물리적으로 접착면에 요철(104r, 110r)을 형성하는 방법으로, 접착면에 모래를 강하게 충돌시키는 샌드 블러스터링(sand blustering) 방법을 이용할 수 있다. 또한, 사출 성형 몰드에 원하는 요철을 형성함으로써, 사출 성형을 마친 본 발명의 반도체 장치의 접착부에 요철을 형성할 수 있다.
도 1 및 도 6을 참조하여, 반도체 장치(10)는 투명 부재(200)를 더 포함할 수 있다. 투명 부재(200)는 제1 트렌치(110) 내에 배치되고, 개구부(130)를 덮을 수 있다. 투명 부재는 예를 들어, 유리판이 될 수 있다. 투명 부재(200)는 접착막(210)에 의해 반도체 장치(10)에 접착될 수 있다. 투명 부재(200)는 접착막(210)을 매개로 제1 트렌치의 바닥면과 제1 트렌치의 측벽과 접착된다.
도 1, 도 7 및 도 8을 참조하여, 본 발명의 일 실시예에 따른 반도체 장치의 변형예에 대해서 설명한다. 도 7은 변형된 반도체 장치의 저면도이고, 도 8은 도 7의 BB에 따른 단면도이다.
도 1 및 도 7을 참조하여, 반도체 장치(10)는 바디부의 제2 면(104)으로부터 돌출되어 형성되는 돌출부(104p)를 더 포함한다. 바디부의 제2 면(104) 상에 형성된 복수개의 돌출부(104p)가 있을 수 있다. 돌출부(104p)는 제2 트렌치의 측벽(120s)과 바디부의 제2 면(104)이 접하는 모서리 경계부에 각각 형성될 수 있다. 하지만, 이에 제한되지 않고, 바디부의 제2 면(104) 상 임의의 지점에 돌출부(104p)가 형성되어도 무방하다. 돌출부(104p)의 최상면에는 제2 요철이 형성되지 않은 것으로 도시되어 있으나, 이에 제한되는 것은 아니다.
도 8을 참조하여, 돌출부(104p)는 반도체 장치의 외측벽(10s)보다 제2 트렌치(120) 구체적으로 제2 트렌치의 측벽(120s)에 더 가깝게 형성될 수 있다. 즉, 반도체 장치의 외측벽(10s)과 바디부의 제2 면(104)이 접하는 경계에서 돌출부(104p)까지의 거리는 제2 트렌치의 측벽(120s)과 바디부의 제2 면(104)이 접하는 경계에서 돌출부(104p)까지의 거리보다 멀 수 있다. 여기에서 거리는 최단거리를 의미한다.
이하에서는, 본 발명의 일 실시예에 따른 반도체 장치를 전술한 것과 다른 부분을 위주로 설명한다. 하지만, 이미 기술된 내용과 반복되는 내용은 생략하거나 간략히 설명한다.
도 1 내지 도 5b를 참조하여, 반도체 장치(10)는 바디부(100), 제1 트렌치(110), 제2 트렌치(120) 및 개구부(130)를 포함한다. 바디부(100)는 서로 대향하는 제1 면(102) 및 제2 면(104)을 포함한다. 제1 트렌치(110)는 바디부의 제1 면(102)에 형성되고, 제2 트렌치(120)는 바디부의 제2 면(104)에 형성된다. 개구부(130)는 바디부(100) 내에 형성된 제1 트렌치(110) 및 제2 트렌치(120)를 서로 연결한다. 반도체 장치(10)에 있어서, 바디부의 제1 면(102)의 제1 거칠기와 제1 트렌치의 바닥면(110b)의 제2 거칠기는 서로 다르다. 바디부의 제2 면(104)의 제3 거칠기와 제2 트렌치의 바닥면(120b)의 제4 거칠기 또한 서로 다르다.
도 3 및 도 4를 참조하여, 바디부의 제1 면(102)의 제1 거칠기와 제2 트렌치의 바닥면(120b)의 제4 거칠기는 동일할 수 있다. 본 발명의 일 실시예에 따라 사출 성형에 의해 제조된 반도체 장치에서, 바디부의 제1 면(102)과 제2 트렌치의 바닥면(120b)은 거칠기가 존재할 수 있다. 하지만, 바디부의 제1 면(102)과 제2 트렌치의 바닥면(120b)은 동일한 제조 방법에 의해 동시에 형성되므로, 제1 거칠기와 제4 거칠기는 동일할 수 있다. 동일한 제조 방법으로 형성되는 거칠기는 동일한 거칠기일 수 있다. 여기서, "동일한 거칠기"의 의미는 비교되는 2개의 면의 거칠기가 완전히 동일한 것뿐만 아니라, 공정 과정상의 마진 등으로 인해서 발생할 수 있는 미세한 거칠기 차이를 포함하는 의미이다. 제1 트렌치의 바닥면(110b)에 형성된 제1 요철에 의해, 바디부의 제1 면(102)의 제1 거칠기와 제1 트렌치의 바닥면(110b)의 제2 거칠기는 서로 다르다. 또한, 바디부의 제2 면(104)에 형성된 제2 요철에 의해, 바디부의 제2 면(104)의 제3 거칠기와 제2 트렌치의 바닥면(120b)의 제4 거칠기는 서로 다르다.
도 3 및 도 4을 참조하여, 해칭된 영역은 해칭이 되지 않은 영역에 비하여 거칠기가 심함을 나타낼 수 있다. 해칭을 통하여, 표면의 거칠기가 정도를 나타내는 것이다. 다시 말하면, 바디부의 제1 면(102)과 제2 트렌치의 바닥면(120b)에 요철이 형성되어 있을 수 있다. 다만, 바디부의 제1 면(102)과 제2 트렌치의 바닥면(120b)에 형성된 요철의 거칠기는 제1 트렌치의 바닥면(110b)과 바디부의 제2 면(104)에 형성된 요철의 거칠기와 비교하여, 요철의 거칠기가 작음을 의미한다. 따라서, 바디부의 제1 면(102)의 제1 거칠기와 제1 트렌치의 바닥면(110b)의 제2 거칠기는 서로 다르다. 바디부의 제2 면(104)의 제3 거칠기와 제2 트렌치의 바닥면(120b)의 제4 거칠기 또한 서로 다르다.
도 5a 및 도 5b를 참조하여, 제1 트렌치의 바닥면(110b)의 제2 거칠기와 바디부의 제2 면(104)의 제3 거칠기는 동일할 수 있다. 제1 트렌치의 바닥면(110b)과 바디부의 제2 면(104)에 톱니 모양의 요철이 형성된 사출 성형 몰드를 이용하여, 반도체 장치를 제조한다고 가정하자. 제조 공정 편차가 존재할 수 있지만, 제1 트렌치의 바닥면(110b)과 바디부의 제2 면(104)은 동시에 형성되므로, 제2 거칠기와 제3 거칠기는 동일할 수 있다. 또한, 제2 거칠기와 제3 거칠기의 단면은 예를 들어 톱니 형상 또는 웨이브 형상이 될 수 있다. 하지만, 본 발명의 일 실시예에서, 제2 거칠기와 제3 거칠기는 서로 다를 수 있음은 물론이다.
또한, 도 6 내지 도 8을 통하여 설명한 본 발명의 일 실시예에 따른 반도체 장치의 변형예도 적용될 수 있음은 물론이다.
도 9 내지 도 11을 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치를 설명한다. 반도체 장치의 접착부에 모따기가 된 것을 제외하고, 도 1 내지 도 8을 통해 설명한 반도체 장치와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도이다. 도 10은 본 발명의 다른 실시예에 따른 반도체 장치의 평면도이다. 도 11은 본 발명의 다른 실시예에 따른 반도체 장치의 저면도이다.
도 9를 참조하여, 제1 트렌치의 바닥면(110b)과 개구부의 측벽(130s)이 접하는 모서리가 모따기되어, 제1 모따기면(110c)이 형성되어 있다. 바디부의 제2 면(104)과 제2 트렌치의 측벽(120s)이 접하는 모서리가 모따기되어, 제2 모따기면(120c)이 형성되어 있다. 제1 모따기면(110c)과 제2 모따기면(120c)은 평면으로 도시되어 있으나, 곡률이 있는 곡면일 수도 있다. 이미지 센서 패키지에서, 실장 기판(도 12의 300)과 투명 부재(도 6의 200)가 반도체 장치와 접착되는 부분에 모따기가 되어 있다. 하지만, 본 발명의 다른 실시예에 따른 반도체 장치를 설명하기 위한 것일 뿐, 이에 제한되지 않는다. 구체적으로, 제1 트렌치의 바닥면(110b)과 개구부의 측벽(130s)이 접하는 모서리, 또는 바디부의 제2 면(104)과 제2 트렌치의 측벽(120s)이 접하는 모서리 중 어느 한 곳만 모따기가 될 수도 있다. 즉, 반도체 장치는 제1 모따기면(110c)과 제2 모따기면(120c) 중 어느 하나만을 포함할 수 있다.
도 10 및 도 11을 참조하여, 개구부(130) 둘레와 제1 트렌치의 바닥면(110b) 사이에 제1 모따기면(110c)이 형성되어 있다. 제2 트렌치의 측벽(120s)과 바디부의 제2 면(104) 사이에 제2 모따기면(120c)이 형성되어 있다. 제1 모따기면(110c)과 제2 모따기면(120c)에는 요철이 형성되지 않은 것으로 도시되어 있으나, 이에 제한되지 않는다. 또한, 제1 모따기면(110c)의 거칠기와 제1 트렌치의 바닥면(110b)의 거칠기가 서로 다르고, 제2 모따기면(120c)의 거칠기와 바디부의 제2 면(104)의 거칠기가 서로 다를 수 있다. 하지만, 본 발명의 반도체 장치를 설명하기 위한 것일 뿐, 이에 제한되지 않는다.
도 12 내지 15b를 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지에 대하여 설명한다. 이미지 센서 패키지에 사용되는 반도체 장비에 관한 설명 중 위에서 기술된 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 12는 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지를 대략적으로 나타낸 도면이다. 도 13a 및 도 13b는 각각 도 12의 O 및 P 부분을 자세히 도시한 도면이다. 도 14 내지 도 15b는 도 12의 Q 부분을 자세히 도시한 도면이다.
도 12를 참조하여, 이미지 센서 패키지(1)은 반도체 장치(10), 투명 부재(200), 실장 기판(300) 및 이미지 센서 칩(400)을 포함한다. 이미지 센서 패키지(1)는 제1 접착막(210) 및 제2 접착막(220)을 더 포함할 수 있다. 반도체 장치(10)는 바디부(100), 제1 트렌치(110), 제2 트렌치(120) 및 개구부(130)를 포함한다. 반도체 장치(10)는 실장 기판(300)과 접하는 부분에 돌출부(104p)를 더 포함할 수 있다.
도 12을 참조하여, 제1 트렌치(110)는 바디부의 제1 면(102)에 형성되고, 제2 트렌치(120)는 바디부의 제2 면(104)에 형성된다. 개구부(130)는 바디부(100) 내에 형성된 제1 트렌치(110) 및 제2 트렌치(120)를 서로 연결한다. 반도체 장치(10)는 바디부의 제2 면(104)으로부터 돌출되어 형성된 돌출부(104p)를 더 포함할 수 있다. 반도체 장치의 외측벽(10s)과 바디부의 제2 면(104)이 접하는 경계에서 돌출부(104p)까지의 거리는 제2 트렌치의 측벽(120s)과 바디부의 제2 면(104)이 접하는 경계에서 돌출부(104p)까지의 거리보다 멀 수 있다. 도 3 및 도 4를 참조하여, 반도체 장치(10)에 있어서, 바디부의 제1 면(102)의 제1 거칠기와 제1 트렌치의 바닥면(110b)의 제2 거칠기는 서로 다르다. 바디부의 제2 면(104)의 제3 거칠기와 제2 트렌치의 바닥면(120b)의 제4 거칠기 또한 서로 다르다. 도 5a 내지 5d를 참조하여, 바디부의 제1 면(102)의 제1 거칠기와 제2 트렌치의 바닥면(120b)의 제4 거칠기는 동일할 수 있다. 또한, 제1 트렌치의 바닥면(110b)의 제2 거칠기와 바디부의 제2 면(104)의 제3 거칠기는 동일할 수 있다. 제2 거칠기와 제3 거칠기의 단면은 톱니 형상 또는 웨이브 형상을 가질 수 있다. 거칠기와 관련된 사항은 도 3 내지 도 5d와 관련하여 기술하였다.
도 12을 참조하여, 바디부(100)는 투명 부재(200)와 실장 기판(300)에 접착된다. 바디부(100), 투명 부재(200) 및 실장 기판(300)이 접착되어, 이미지 센서 패키지(1)의 내부는 밀봉될 수 있다. 구체적으로, 투명 부재(200)는 제1 트렌치(110) 내에 배치된다. 투명 부재(200)는 제1 접착막(210)을 매개로 제1 트렌치(110)와 접착된다. 투명 부재(200)는 제1 트렌치(110)와 접착되고, 개구부(130)를 덮는다. 제1 트렌치(110) 내에 배치된 투명 부재(200)는 바디부의 제1 면(102)으로부터 단차를 가지고 돌출되어 있다. 이에 관한 설명은 도 14 내지 도 15b와 관련하여 설명한다. 투명 부재(200)는 예를 들어, 유리일 수 있으나, 이에 제한되지 않는다. 실장 기판(300) 상에 바디부(100)가 배치된다. 실장 기판(300)은 제2 접착막(220)을 매개로 바디부의 제2 면(104)과 연결된다. 실장 기판(300) 내에는 돌출부(104p)와 대응되는 위치에 형성된 만입부(300p)를 포함할 수 있다. 반도체 장치(10)가 돌출부(104p)를 포함하지 않으면, 실장 기판(300) 내에 만입부(300p)를 형성하지 않을 수도 있다. 실장 기판(300)은 예를 들어, 인쇄 회로 기판(PCB)일 수 있으나, 이에 제한되지 않는다. 제1 접착막(210) 및 제2 접착막(220)은 예를 들어, 에폭시일 수 있다.
이미지 센서 칩(400)은 실장 기판(300) 상에 배치된다. 이미지 센서 칩(400)은 반도체 장치(10)에 포함되는 제2 트렌치(120)에 의해 둘러싸인다. 즉, 제2 트렌치(120)에 의해 형성된 공간에 이미지 센서 칩(400)은 위치한다. 이미지 센서 칩(400)의 상부에는 개구부(130)가 위치한다. 개구부(130)를 통과한 빛은 이미지 센서 칩의 수광부에 입사되어 검출된다. 제3 접착막(미도시)에 의해, 이미지 센서 칩(400)은 실장 기판(300) 상에 접착될 수 있다. 와이어링(310)을 통해, 이미지 센서 칩(400)은 실장 기판(300)과 전기적으로 연결될 수 있다. 와이어링(310)을 하는 방법은 일반적은 방법과 리버스 와이어링 중 어느 하나를 이용해도 무방하다. 도 12에서, 와이어링(310)은 바디부(100)에 의해 외부에 노출이 되지 않는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 이미지 센서 칩(400)의 모양과 와이어링(310)의 모양 등에 의해, 제2 트렌치의 측벽(120s)의 기울기와 제2 트렌치(120)의 깊이가 달라질 수 있다. 밀봉 부재(미도시)로 와이어링(310)을 감싸, 와이어링(310)이 노출되지 않게 할 수도 있다.
도 13a를 참조하여, 투명 부재(200)와 제1 트렌치의 바닥면(110b) 사이에 제1 접착막(210)이 위치한다. 제1 트렌치의 바닥면(110b)에는 단면이 삼각형 모양인 제1 요철(110r)이 형성되어 있다. 제1 접착막(210)은 제1 트렌치의 바닥면(110b), 투명 부재(200) 및 개구부의 측벽(130s)과 접한다. 평면도 상에서, 개구부의 측벽(130s)과 투명 부재(200)에만 접하는 제1 접착막 중 일부(u)는 제1 트렌치의 바닥면(110b)과 비오버랩될 수 있다. 이미지 센서 패키지의 평면도 상에서, 이미지 센서 칩과 제1 트렌치의 바닥면(110b) 사이에 제1 접착막 중 일부(u)가 띠의 형태로 위치할 수 있다.
도 13b를 참조하여, 실장 기판(300)과 바디부의 제2 면(104) 사이에 제2 접착막(220)이 위치한다. 바디부의 제2 면(104)에는 단면이 삼각형 모양인 제2 요철(104r)이 형성되어 있다. 제2 접착막(220)은 바디부의 제2 면(104), 실장 기판(300) 및 제2 트렌치의 측벽(120s)과 접한다. 제2 트렌치의 측벽(120s)과 실장 기판(300)에만 접하는 제2 접착막 중 일부(v)는 바디부의 제2 면(104)과 비오버랩될 수 있다. 실장 기판을 제거한 이미지 센서 패키지의 저면도에서, 바디부의 제2 면(104)과 제2 트렌치의 측벽(120s) 사이에 제2 접착막 중 일부(v)가 띠의 형태로 위치할 수 있다.
도 13a 및 도 13b를 참조하여, 제1 트렌치의 바닥면(110b)과 바디부의 제2 면(104)에 각각 제1 및 제2 요철(110r, 104r)을 형성하여, 제1 및 제2 접착막(210, 220)과의 접착 면적을 증가시킨다. 구체적으로, 제1 요철(110r)이 형성되지 않은 제1 트렌치의 바닥면(s2)은 제1 요철(110r)이 형성된 제1 트렌치의 바닥면(110b)에 비하여, 제1 접착막(210)과의 접촉 면적이 매우 작다. 제2 요철(104r)이 형성되지 않은 바디부의 제2 면(s1)은 제2 요철(104r)이 형성된 바디부의 제2 면(104)에 비하여, 제2 접착막(220)과의 접촉 면적이 매우 작다. 접착 면적이 증가할수록 접착 강도는 증가한다. 이러한 접착 면적의 증가를 통해, 이미지 센서 패키지의 제조 공정에서 실장 기판 또는 투명 부재(200)의 박리를 제거하거나 경감시킬 수 있다.
도 14을 참조하여, 제1 트렌치의 바닥면(110b)에서 투명 부재의 최상면(200t)까지의 높이(h2)는 제1 트렌치의 바닥면(110b)에서 바디부의 제1 면(102)까지의 높이(h1)보다 크다. 높이는 제1 트렌치의 바닥면(110b)에 요철을 형성하지 않았을 때의 바닥면(s2)을 기준으로 한다. 제1 접착막(210)의 일부는 바디부의 제1 면(102) 상으로 이동하여, 바디부의 제1 면(102)과 오버랩된다. 구체적으로, 제1 트렌치의 바닥면(110b)에서 바디부의 제1 면(102)까지의 높이(h1)은 제1 트렌치(110)의 높이가 된다. 제1 트렌치의 바닥면(110b)에서 투명 부재의 최상면(200t)까지의 높이(h2)는 제1 접착막(210)의 두께와 투명 부재(200)의 두께를 합한 값이다. 투명 부재(200)의 두께가 제1 트렌치(110)의 높이와 같거나 크게 되면, 도 14와 같은 관계가 도시될 수 있다. 제1 접착막(210)은 제1 트렌치의 측벽(110s)과 투명 부재의 측벽(200s)사이에 배치되고, 제1 접착막의 나머지는 바디부의 제1 면(102) 상으로 넘치게 된다. 도 14에서, 투명 부재의 측벽(200s)와 투명 부재의 최상면(200t)가 만나는 지점까지 제1 접착막(210)이 위치하는 것으로 도시되었으나, 설명을 위한 것일 뿐, 제한되지 않는다. 따라서, 제1 접착막(210)은 투명 부재의 측벽(200s)을 일부 노출시킬 수도 있고, 투명 부재의 최상면(200t)과 일부 오버랩될 수도 있다. 도 14에서 도시되는 것과 같은 투명 부재(200)와 제1 트렌치(110)의 높이 관계는 이미지 센서 패키지의 제조 편이성을 위한 것일 뿐이다. 도 15a 및 도 15b를 참조하여, 투명 부재(200)와 제1 트렌치(110)의 다른 높이 관계에 대해서 설명한다.
도 15a를 참조하여, 제1 트렌치의 바닥면(110b)에서 투명 부재의 최상면(200t)까지의 높이(h2)는 제1 트렌치의 바닥면(110b)에서 바디부의 제1 면(102)까지의 높이(h1)와 같다. 즉, 제1 트렌치(110)의 높이는 투명 부재(200)의 두께 및 제1 접착막(210)의 두께의 합과 같다. 공정 조건을 정밀하게 컨트롤하여, 도 15a와 같은 높이 관계를 만들 수 있다. 제1 접착막의 일부는 투명 부재(200)와 제1 트렌치의 측벽(110s) 사이에서 외부로 나와 있을 수 있다. 따라서, 제1 접착막(210)은 바디부의 제1 면(102)과 투명 부재의 최상면(200t)와 동시에 오버랩될 수 있다. 하지만, 이미지 센서 패키지의 제조 공정에서, 제1 접착막의 일부는 예를 들어, 연마 등을 통해 제거할 수 있다.
도 15b를 참조하여, 제1 트렌치의 바닥면(110b)에서 투명 부재의 최상면(200t)까지의 높이(h2)는 제1 트렌치의 바닥면(110b)에서 바디부의 제1 면(102)까지의 높이(h1)보다 작다. 즉, 제1 트렌치(110)의 높이는 투명 부재(200)의 두께 및 제1 접착막(210)의 두께의 합보다 크다. 제조 공정의 편이성을 위해, 제1 접착막(210)은 제1 트렌치의 측벽(110s) 전체를 감쌀 수 있다. 또한, 제1 접착막(210)의 일부는 투명 부재의 최상면(200t)와 오버랩될 수 있다. 바디부의 제1 면(102)과 투명 부재의 최상면(200t)는 제1 접착막(210)에 의해 연결될 수 있다. 이때, 제1 접착막(210)의 기울기는 점차적으로 변할 수 있다.
도 16을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지에 대해 설명한다. 반도체 장치의 접착부에 모따기가 된 것을 제외하고, 도 12를 통해 설명한 이미지 센서 패키지와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 16은 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지를 나타내는 단면도이다.
도 16을 참조하여, 제1 트렌치의 바닥면(110b)과 개구부(130)가 만나는 모서리를 모따기한다. 제2 트렌치의 측벽(120s)과 바디부의 제2 면(104)이 만나는 모서리를 모따기한다. 제1 트렌치의 바닥면(110b)과 개구부의 측벽(130s) 사이에 제1 모따기면(110c)이 위치한다. 제2 트렌치의 측벽(120s)과 바디부의 제2 면(104) 사이에 제2 모따기면(120c)이 위치한다. 제1 접착막(210)은 제1 트렌치의 측벽(110s), 제1 트렌치의 바닥면(110b), 제1 모따기면(110c) 및 투명 부재(200)와 접한다. 제2 접착막(220)은 바디부의 제2 면(104), 실장 기판(300), 및 제2 모따기면(120c)과 접한다. 본 발명의 이미지 센서 패키지를 설명하기 위한 것일 뿐이므로, 제1 모따기면(110c)과 제2 모따기면(120c) 중 어느 하나만 형성될 수도 있다. 제1 모따기면(110c)과 제2 모따기면(120c)이 형성되어, 각각 제1 접착막(210) 및 제2 접착막(220) 사이의 접착 면적이 증가하게 되어, 이미지 센서 패키지의 접착부의 접착력은 증가한다.
도 17을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지에 대해 설명한다. 반도체 장치에 돌출부가 제외되고, 실장 기판에 홈이 형성된 것을 제외하고, 도 12를 통해 설명한 이미지 센서 패키지와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 17은 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지를 나타내는 단면도이다.
도 17을 참조하여, 실장 기판(300)은 바디부의 제2 면(104)과 연결되는 실장 기판 면상에 형성된 제3 트렌치(300t)를 포함한다. 제3 트렌치(300t) 내에 이미지 센서 칩(400)이 배치된다. 제3 트렌치(300t)에 대응되는 위치에 개구부(도 16의 130)가 위치할 수 있다.
도 12, 도 18 및 도 19를 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 센서 패키지를 제조하는 방법에 관하여 설명한다.
도 18 및 도 19는 도 12의 이미지 센서 패키지를 제조하는 단계를 나타내는 도면이다.
도 18을 참조하여, 바닥면에 제1 요철이 형성된 제1 트렌치(110)에 제1 접착막(210)을 형성한다. 투명 부재(200)를 제1 트렌치(110) 내에 배치한다. 투명 부재(200)는 제1 접착막을 매개로 바디부(100)와 접착된다. 바디부(100)와 투명 부재(200)를 접착하여, 반도체 장치를 만든다.
도 19를 참조하여, 실장 기판(300) 상에 이미지 센서 칩(400)을 접착하고, 와이어링을 이용하여 실장 기판(300)과 이미지 센서 칩(400)을 전기적으로 연결한다. 실장 기판(300) 상의 반도체 장치와 연결되는 부분에 제2 접착막을 형성한다. 도 18에서 만들어진, 반도체 장치와 실장 기판(300)을 접착하여 이미지 센서 패키지를 완성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 반도체 장치 100: 바디부
104: 바디부의 제2 면 104p: 돌출부
110r: 제1 요철 104r: 제2 요철
110: 제1 트렌치 110b: 제1 트렌치의 바닥면
120: 제2 트렌치 130: 개구부
200: 투명 부재 300: 실장 기판
400: 이미지 센서 칩

Claims (10)

  1. 서로 대향하는 제1 면과 제2 면을 포함하는 바디부;
    상기 바디부의 제1 면에 형성되는 제1 트렌치;
    상기 바디부의 제2 면에 형성되는 제2 트렌치;
    상기 제1 트렌치와 상기 제2 트렌치를 서로 연결하는 개구부;
    상기 제1 트렌치의 바닥면에 형성된 제1 요철; 및
    상기 바디부의 제2 면에 형성된 제2 요철을 포함하는 반도체 장치.
  2. 제1 항에 있어서,
    상기 제1 트렌치 내에 배치되고, 상기 개구부를 덮는 투명 부재를 더 포함하는 반도체 장치.
  3. 제1 항에 있어서,
    상기 제1 트렌치의 바닥면과 상기 개구부가 만나는 모서리, 또는 상기 바디부의 상기 제2 면과 상기 제2 트렌치의 측벽이 만나는 모서리가 모따기된 반도체 장치.
  4. 서로 대향하는 제1 면과 제2 면을 포함하는 바디부;
    상기 바디부의 제1 면에 형성되는 제1 트렌치;
    상기 바디부의 제2 면에 형성되는 제2 트렌치; 및
    상기 제1 트렌치와 상기 제2 트렌치를 서로 연결하는 개구부를 포함하고,
    상기 바디부의 제1 면의 제1 거칠기와, 상기 제1 트렌치의 바닥면의 제2 거칠기는 서로 다르고,
    상기 바디부의 제2 면의 제3 거칠기와, 상기 제2 트렌치의 바닥면의 제4 거칠기는 서로 다른 반도체 장치.
  5. 서로 대향하는 제1 면과 제2 면을 포함하는 바디부, 상기 바디부의 제1 면에 형성되는 제1 트렌치, 상기 바디부의 제2 면에 형성되는 제2 트렌치, 및 상기 제1 트렌치와 상기 제2 트렌치를 서로 연결하는 개구부를 포함하고,
    상기 바디부의 제1 면의 제1 거칠기와, 상기 제1 트렌치의 바닥면의 제2 거칠기는 서로 다르고, 상기 바디부의 제2 면의 제3 거칠기와, 상기 제2 트렌치의 바닥면의 제4 거칠기는 서로 다른 반도체 장치;
    상기 제1 트렌치 내에 배치되고, 상기 개구부를 덮는 투명 부재;
    상기 바디부의 제2 면과 연결되는 실장 기판; 및
    상기 실장 기판 상에 배치되고, 상기 반도체 장치의 상기 제2 트렌치에 의해 둘러싸인 이미지 센서 칩을 포함하는 이미지 센서 패키지.
  6. 제5 항에 있어서,
    상기 제1 거칠기와 상기 제4 거칠기는 동일한 이미지 센서 패키지.
  7. 제5 항에 있어서,
    상기 제1 트렌치의 바닥면과 상기 개구부가 만나는 모서리, 또는 상기 제2 트렌치의 측벽과 상기 바디부의 제2 면이 만나는 모서리가 모따기된 이미지 센서 패키지.
  8. 제5 항에 있어서,
    상기 반도체 장치는 상기 바디부의 제2 면으로부터 돌출되어 형성되는 돌출부를 더 포함하되,
    상기 실장 기판은 상기 돌출부와 대응되는 위치에 형성된 만입부를 포함하는 이미지 센서 패키지.
  9. 제8 항에 있어서,
    반도체 장치의 외측벽과 상기 제2 트렌치의 측벽은 상기 바디부의 제2 면과 접하고,
    상기 반도체 장치의 외측벽과 상기 바디부의 제2 면이 접하는 경계에서 상기 돌출부까지의 거리는 상기 제2 트렌치의 측벽과 상기 바디부의 제2 면이 접하는 경계에서 상기 돌출부까지의 거리보다 먼 이미지 센서 패키지.
  10. 제5 항에 있어서,
    상기 실장 기판에 만입된 홈이 형성되어 있고, 상기 홈 내에 상기 이미지 센서 칩이 배치되는 이미지 센서 패키지.
KR1020120008420A 2012-01-27 2012-01-27 반도체 장치 및 이를 이용한 이미지 센서 패키지 KR20130087249A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120008420A KR20130087249A (ko) 2012-01-27 2012-01-27 반도체 장치 및 이를 이용한 이미지 센서 패키지
US13/749,178 US20130193545A1 (en) 2012-01-27 2013-01-24 Semiconductor apparatus and image sensor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120008420A KR20130087249A (ko) 2012-01-27 2012-01-27 반도체 장치 및 이를 이용한 이미지 센서 패키지

Publications (1)

Publication Number Publication Date
KR20130087249A true KR20130087249A (ko) 2013-08-06

Family

ID=48869522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120008420A KR20130087249A (ko) 2012-01-27 2012-01-27 반도체 장치 및 이를 이용한 이미지 센서 패키지

Country Status (2)

Country Link
US (1) US20130193545A1 (ko)
KR (1) KR20130087249A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190022029A (ko) * 2017-08-25 2019-03-06 (주)에이지피 수분침투를 방지할 수 있는 패키지 및 수분침투를 방지할 수 있는 패키징 방법
WO2019235835A1 (ko) * 2018-06-05 2019-12-12 엘지이노텍 주식회사 반도체 소자 패키지
KR20200127449A (ko) * 2019-05-02 2020-11-11 삼성전기주식회사 이미지 센서 패키지

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996684B (zh) * 2014-05-20 2017-06-20 格科微电子（上海）有限公司 图像传感器结构及其封装方法
KR20160005854A (ko) * 2014-07-07 2016-01-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102185061B1 (ko) * 2015-08-27 2020-12-01 삼성전기주식회사 이미지 센서 조립체와 그 제조 방법, 및 카메라 모듈
JP2018046092A (ja) * 2016-09-13 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP7467155B2 (ja) 2020-02-18 2024-04-15 キヤノン株式会社 撮像ユニットおよび撮像装置
US20210399035A1 (en) * 2020-06-22 2021-12-23 UTAC Headquarters Pte. Ltd. Reliable semiconductor packages

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US6108189A (en) * 1996-04-26 2000-08-22 Applied Materials, Inc. Electrostatic chuck having improved gas conduits
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US20040211882A1 (en) * 2003-04-23 2004-10-28 Jackson Hsieh Image sensor having a rough contact surface
JP2005039152A (ja) * 2003-07-18 2005-02-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP4170968B2 (ja) * 2004-02-02 2008-10-22 松下電器産業株式会社 光学デバイス
US8816369B2 (en) * 2004-10-29 2014-08-26 Led Engin, Inc. LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices
US8669572B2 (en) * 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
WO2008073485A2 (en) * 2006-12-12 2008-06-19 Quantum Leap Packaging, Inc. Plastic electronic component package
US8013350B2 (en) * 2007-02-05 2011-09-06 Panasonic Corporation Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
EP2094000A3 (de) * 2008-02-22 2013-06-05 Silicon Micro Sensors GmbH Bilderfassungsvorrichtung einer Kamera

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190022029A (ko) * 2017-08-25 2019-03-06 (주)에이지피 수분침투를 방지할 수 있는 패키지 및 수분침투를 방지할 수 있는 패키징 방법
WO2019235835A1 (ko) * 2018-06-05 2019-12-12 엘지이노텍 주식회사 반도체 소자 패키지
KR20200127449A (ko) * 2019-05-02 2020-11-11 삼성전기주식회사 이미지 센서 패키지
US11387270B2 (en) 2019-05-02 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Image sensor package including reflector

Also Published As

Publication number Publication date
US20130193545A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
KR20130087249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
US7345848B2 (en) Packaging structure of mini SD memory card
JP6415648B2 (ja) センサパッケージ構造
KR102475417B1 (ko) 댐 구조를 갖는 프리즘 시트를 포함한 반도체 패키지
US20100176476A1 (en) Optical device, solid-state imaging device, and method
KR20130083249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
CN114787991A (zh) 半导体模块以及半导体模块的制造方法
JP2007288168A (ja) 赤外線センサおよび赤外線センサの製造方法
JP6479099B2 (ja) センサパッケージ構造
TW201911491A (zh) 堆疊式感測器封裝結構
US20210183821A1 (en) Semiconductor package and method of manufacturing the same
US9653664B2 (en) Chip substrate comprising a groove portion and chip package using the chip substrate
JP2012033884A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
KR20160001169A (ko) 마킹층을 포함하는 반도체 패키지
US20090283887A1 (en) Optical semiconductor device
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
US9159637B2 (en) Electronic device with an interlocking mold package
US20100181636A1 (en) Optical device, solid-state imaging device, and method of manufacturing optical device
KR20150032497A (ko) 반도체 장치
US20180129038A1 (en) Optical Device Substrate, Optical Device Substrate Manufacturing Method, and Optical Device
TWI680925B (zh) 半導體晶片載具及包裝方法
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
KR102116619B1 (ko) 반도체 제조용 더미 기판
KR20150137150A (ko) 홈부를 포함하는 칩 기판 및 이를 이용한 칩 패키지
US10600758B2 (en) Semiconductor sensor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid