TWI680925B - 半導體晶片載具及包裝方法 - Google Patents

半導體晶片載具及包裝方法 Download PDF

Info

Publication number
TWI680925B
TWI680925B TW107147260A TW107147260A TWI680925B TW I680925 B TWI680925 B TW I680925B TW 107147260 A TW107147260 A TW 107147260A TW 107147260 A TW107147260 A TW 107147260A TW I680925 B TWI680925 B TW I680925B
Authority
TW
Taiwan
Prior art keywords
channel
cover layer
plug
support substrate
elongated
Prior art date
Application number
TW107147260A
Other languages
English (en)
Other versions
TW202012274A (zh
Inventor
廖宗仁
曹佩華
陳翠媚
林雨蓉
陳汝敏
林世星
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI680925B publication Critical patent/TWI680925B/zh
Publication of TW202012274A publication Critical patent/TW202012274A/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D75/00—Packages comprising articles or materials partially or wholly enclosed in strips, sheets, blanks, tubes, or webs of flexible sheet material, e.g. in folded wrappers
    • B65D75/28—Articles or materials wholly enclosed in composite wrappers, i.e. wrappers formed by associating or interconnecting two or more sheets or blanks
    • B65D75/30—Articles or materials enclosed between two opposed sheets or blanks having their margins united, e.g. by pressure-sensitive adhesive, crimping, heat-sealing, or welding
    • B65D75/32—Articles or materials enclosed between two opposed sheets or blanks having their margins united, e.g. by pressure-sensitive adhesive, crimping, heat-sealing, or welding one or both sheets or blanks being recessed to accommodate contents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D75/00—Packages comprising articles or materials partially or wholly enclosed in strips, sheets, blanks, tubes, or webs of flexible sheet material, e.g. in folded wrappers
    • B65D75/52—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67376—Closed carriers characterised by sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

多個實施例提供托載半導體晶片之一半導體晶片載具。晶片載具在運輸及/或儲存期間保護半導體晶片免於可能的損壞。晶片載具是撓性的，且可能纏繞在捲軸上以便於運輸及儲存。在一個實施例中，晶片載具包括具有收納半導體晶片之插座的支撐基板、密封插座及將半導體晶片托載在插座內的覆蓋層，及牢固地將支撐基板與覆蓋層耦合在一起的插塞。

Description

半導體晶片載具及包裝方法
本揭示案有關於半導體晶片載具及包裝方法。
諸如膝上型電腦、智慧型電話，及平板電腦之諸多裝置皆利用佔用面積小的半導體晶片，以便使元件中可能包括的晶片數量最佳化，並將元件總尺寸及重量減少至最小。例如，晶圓級晶片尺度封裝(wafer level chip scale package；WLCSP)往往用於行動裝置，因為晶圓級晶片尺度封裝尺寸小(例如佔用面積、厚度及重量皆減少)於其他種類的半導體晶片，且可直接地安裝在印刷電路板(printed circuit board；PCB)上。
由於半導體晶片尺寸小，其脆弱易碎且往往在自半導體製造商運輸至元件製造商期間損壞。運輸期間的半導體晶片損壞是不符合要求的，因為諸如行動裝置製造商及汽車裝置製造商之諸多製造商皆要求部件交付時部件的缺陷(如有)極少。
本揭示案提供一種半導體晶片載具，其包括一基板，此基板包括在第一方向延伸的第一細長通道；在第一方向延伸的第二細長通道；以及在第一方向彼此對齊的複數個空腔。複數個空腔定位在第一細長通道與第二細長通道之間。第一細長通道與第二細長通道在橫向於第一方向之第二方向上隔開。半導體晶片進一步包括經配置以被***第一細長通道中的第一細長插塞；經配置以被***第二細長通道中的第二細長插塞；以及在第一細長插塞與第二細長插塞分別被***第一細長通道與第二細長通道中時，使基板與第一細長插塞及第二細長插塞分隔開的覆蓋層。
本揭示案另提供一種半導體晶片載具，其包括一基板，此基板包括第一通道；第二通道；以及第一通道與第二通道之間的複數個插座。
本揭示案另提供一種包裝方法，其包括將晶片定位於基板中相應的插座內；將覆蓋層定位於基板上方；將插塞定位於覆蓋層上方，此插塞覆蓋基板中之通道；以及藉由將插塞***通道，來將覆蓋層之部分推入通道內。
10‧‧‧晶片載具
12‧‧‧捲軸
14、48‧‧‧支撐基板
15‧‧‧表面
16、50‧‧‧插座
18、52、54‧‧‧通道
20‧‧‧層
22‧‧‧半導體晶片
24‧‧‧焊球
26、28‧‧‧側
30‧‧‧覆蓋層
32、42‧‧‧插塞
34、36‧‧‧部分
38、44‧‧‧第一部分
40、46‧‧‧第二部分
d1、d2‧‧‧深度
t1‧‧‧厚度
s1、s2‧‧‧距離
w1、w2‧‧‧寬度
w3‧‧‧第一寬度
w4‧‧‧第二寬度
本揭示案之態樣在結合附圖閱讀以下詳細說明時得以最清晰地理解。應注意，依據產業中之標準慣例，各種特徵並非按比例繪製。事實上，各種特徵之尺寸可任意增大或減小，以便於論述明晰。
第1圖是依據一些實施例的纏繞捲軸之一晶片載具。
第2圖是依據一些實施例之一支撐基板的俯視圖。
第3圖是依據一些實施例之一支撐基板沿第2圖中繪示的線段3-3的橫截面視圖。
第4圖是依據一些實施例之一支撐基板的俯視圖，其中半導體晶片置於插座中。
第5圖是依據一些實施例之一支撐基板沿第4圖中繪示的線段5-5的一橫截面視圖，其中半導體晶片置於插座中。
第6圖是依據一些實施例之一支撐基板上一覆蓋層的俯視圖，其中半導體晶片置於插座中。
第7圖是依據一些實施例之一支撐基板上一覆蓋層沿第6圖中繪示的線段7-7的一橫截面視圖，其中半導體晶片置於插座中。
第8圖是依據一些實施例之固定至包含半導體晶片的一支撐基板上的一覆蓋層的俯視圖。
第9圖是依據一些實施例之固定至包含半導體晶片的一支撐基板上一覆蓋層沿第8圖中繪示的線段9-9的一橫截面視圖。
第10圖是依據一些實施例之固定至包含半導體晶片的一支撐基板上的一覆蓋層的俯視圖。
第11圖是依據一些實施例之固定至包含半導體晶片的一支撐基板上一覆蓋層沿第10圖中繪示的線段11-11的一橫截面視圖。
第12圖是依據一些實施例之一支撐基板的俯視圖。
第13圖是依據一些實施例之一支撐基板沿第12圖中繪示的線段13-13的橫截面視圖。
以下揭示案提供眾多不同實施例或實例以用於實施本案提供標的之不同特徵。下文描述組件及配置之特定實例以簡化本揭示案。當然，此僅係實例，並非意欲限制。例如，下文描述中第一特徵於第二特徵上方或之上的形成可包括第一特徵與第二特徵直接接觸而形成的實施例，及亦可包括第一特徵與第二特徵之間可能形成額外特徵，以使得第一特徵與第二特徵不可直接接觸的實施例。此外，本揭示案可在各種實例中反覆參考數字及/或字母。此反覆係以簡單與明晰為目的，且其自身不規定本文論述之各種實施例及/或配置之間的關係。
而且，本案可能使用諸如「在...之下」、「在...下方」、「下部」、「在...之上」、「上部」等等空間相對術語以便於描述，以描述一個元件或特徵與另一(或更多個)元件或特徵的關係，如圖式中所示。除圖式中繪示之定向之外，空間相對術語意欲包括元件在使用或操作中的不同定向。設備可能以其他方式定向(旋轉90度或其他定向)，且本案所使用之空間相對描述詞可由此進行同樣理解。
如上文所論述，半導體晶片往往由於尺寸小而在自半導體製造商運輸至元件製造商期間損壞。為了使在運輸期間損壞的半導體晶片數目減到最少，晶片往往藉由使用帶材及捲軸包裝方法進行運輸。帶材及捲軸包裝方法一般包括將半導體晶片置於載體帶上，利用黏性蓋帶將半導體晶片密封在載體 帶上，並用黏性蓋帶圍繞捲軸纏繞載體帶以用於運輸。
然而，現有帶材及捲軸包裝方法具有數個缺陷。例如，由於黏性蓋帶包括黏接層，因此半導體晶片將往往在無意間黏在黏性蓋帶自身上。因此，無法以正常方式從載體帶移除半導體晶片，此影響後續處理步驟，或半導體晶片在嘗試從黏性蓋帶移除晶片時損壞。此外，載體帶及黏性蓋帶一般僅用一次，隨後被處理掉。亦即，一旦半導體晶片交付至其所需目的地，載體帶及黏性蓋帶即被丟弃。載體帶及黏性蓋帶不被重複使用，因為從載體帶上移除黏性蓋帶時，載體帶往往會損壞。而且，使用一次(亦即黏住載體帶並從載體帶移除)之後，黏性蓋帶往往喪失其黏性特性。因此，現有帶材及捲軸包裝方法往往產生廢料，且因此，一般具有較高相關成本。此外，現有黏性蓋帶一般包括多個層(例如，黏接層、支撐層，及/或塗層)。因而，將黏性蓋帶黏附至載體帶會大幅增大載體帶之整體厚度，且因此限制單個捲軸中可包括的半導體晶片的數目。
本揭示案係針對半導體晶片載具之實施例，此載具用於在運輸及/或儲存期間托載及保護半導體晶片。第1圖是依據一些實施例的纏繞捲軸12之半導體晶片載具10。
晶片載具10托載半導體晶片及保護半導體晶片免於損壞。晶片載具10能夠托載眾多半導體晶片(例如，最多4000個或4000個以上半導體晶片)。在一個實施例中，晶片載具10是撓性的。因而，如第1圖所示，晶片載具10可能纏繞捲軸12以用於運輸及/或儲存。藉由將晶片載具10纏繞在捲軸 12周圍，眾多半導體晶片可便利地一同包裝在單個緊湊封裝中。然而，應注意，在一些實施例中，晶片載具10亦可為非撓性的(亦即，剛性)，在此種情況下，晶片載具10不可纏繞捲軸。
晶片載具10包括具有收納半導體晶片之插座的支撐基板、密封插座及將半導體晶片托載在插座內的覆蓋層，及牢固地將支撐基板與覆蓋層耦合在一起的插塞。本案將針對第2圖到第9圖進一步詳細論述晶片載具10之組裝。
第2圖是依據一些實施例之一支撐基板14的俯視圖。第3圖是依據一些實施例之一支撐基板14沿第2圖中繪示的線段3-3的橫截面視圖。共同參看第2圖及第3圖是有益處的。應注意，第2圖僅繪示支撐基板14之一部分。
支撐基板14是晶片載具10之一基層。支撐基板14為半導體晶片提供一支撐件或載體。如將針對第6圖及第7圖進一步詳細論述，在一個實施例中，支撐基板14之表面15(亦即，如第2圖及第3圖中所示的上表面)大體上與彼此共面。支撐基板14包括插座16及通道18。
在一個實施例中，支撐基板14延伸達晶片載具10之整個長度(亦即，最長的尺寸)。換言之，支撐基板14自晶片載具10之第一端伸出；沿晶片載具10之長度延伸；以及到達晶片載具10的與第一端相對之第二端。
在一個實施例中，支撐基板14是一個連續件。在一個實施例中，支撐基板14由塑膠材料製成。例如，在一個實施例中，支撐基板14由聚碳酸酯(polycarbonate)、聚對酞酸 乙二酯(polyethylene terephthalate)、聚丙烯(polypropylene)、聚苯乙烯(polystyrene)、聚氯乙烯(polyvinyl chloride)，或上述各者之組合製成。
插座16是支撐基板14內的空腔。如將針對第4圖及第5圖進一步詳細論述，插座16經配置以收納及托載半導體晶片。插座16中每一者足夠大，可容納所需半導體晶片。例如，插座16之每一者具有深度、寬度，及長度，以使得插座內之半導體晶片完全包含在插座內。應注意，儘管2第圖中繪示四個插座16，但第2圖僅繪示支撐基板14之一部分，且支撐基板14可包括任何數目之插座。
在一個實施例中，插座16之所處位置使得插座16彼此對齊。例如，如第2圖中所示，插座16以單列對齊。其他的排列亦是可能的。例如，在一個實施例中，支撐基板14包括排列在一陣列中之插座，此陣列包括複數個列及行。
在一個實施例中，如第2圖所示，全部插座16尺寸相同，以容納具有一個尺寸的半導體晶片。在一個實施例中，插座16具有不同的尺寸。例如，在一個實施例中，插座16具有至少兩個不同尺寸，以便容納至少兩個不同尺寸的半導體晶片。
在一個實施例中，插座16中每一者具有一形狀以容納所需半導體晶片。例如，亦如第2圖中繪示，插座16中每一者具有一矩形，以便容納矩形的半導體晶片。其他的形狀亦是可能的。例如，在一個實施例中，插座16之一或更多者的形狀是正方形或圓形的，以便容納正方形或圓形半導體晶片。
通道18是支撐基板14內的細長空腔。如將針對第6圖至第9圖進一步詳細論述，通道18經配置以收納插塞。插塞被***通道18中以便將覆蓋層固定或附著在支撐基板14上。
在一個實施例中，通道18沿支撐基板14之整個長度(亦即，最長的尺寸)延伸。例如，亦如第2圖中繪示，通道18在一垂直方向沿支撐基板14之側面延伸。
在一個實施例中，通道18沿支撐基板14之整個長度延伸。換言之，通道18自支撐基板14之第一端伸出；沿支撐基板14之長度延伸；以及到達支撐基板14的與第一端相對之第二端。在其他實施例中，多個通道18經提供於支撐基板14中；然而，此等多個通道18中無一者延伸達支撐基板14之整個長度。例如，支撐基板14可包括三個通道18，其中無一通道18各自延伸達支撐基板之整個長度，但此三個通道18之組合大體上佔據支撐基板14之整個長度。
在一個實施例中，如第2圖及第3圖所示，支撐基板14包括兩個通道18，及此兩個通道18定位於插座16之相對側上。換言之，插座16定位於兩個通道18之間，以使得通道18藉由插座16而彼此間隔開。
在一個實施例中，通道18具有等於或小於插座16的深度之一深度。例如，如第3圖所示，插座16中之每一者具有一深度d1，及通道18中每一者具有小於深度d1之一深度d2。在一個實施例中，深度d1在2至10毫米之間。在一個實施例中，深度d2在1與5毫米之間。深度d1、d2不限於前述深度， 及在其他實施例中可比上文給定之實例深或淺。藉由具有等於或小於插座16深度的通道18深度，支撐基板14厚度可降至最小，及由此晶片載具10厚度可降至最小。亦即，支撐基板14的厚度將由插座16的深度設定，而非由通道18之深度設定。此外，對通道18使用較小深度可減少用以製造支撐基板14的材料數量，且由此減少製造成本。
在一個實施例中，通道18具有小於插座16之寬度。例如，如第3圖所示，插座16中之每一者具有一寬度w1，及通道18中每一者具有小於寬度w1之一寬度w2。在一個實施例中，寬度w1在10與50毫米之間。在一個實施例中，寬度w2在1與5毫米之間。寬度w1、w2不限於前述寬度，及在其他實施例中可比上文給定之實例寬或窄。藉由對通道18使用較小寬度，插座16的尺寸可得以最大化。換言之，支撐基板14之大部分面積可用於插座16。因而，插座16能夠容納更大半導體晶片。
如前文所論述，在一個實施例中，晶片載具10是撓性的。因而，晶片載具10可能易於纏繞捲軸12以用於運輸及/或儲存。為改良晶片載具10之撓性，在一個實施例中，支撐基板14壓刻在諸如塑膠的單層材料中。例如，亦如第3圖中繪示，支撐基板14藉由模製或沖壓塑膠材料的層20以形成插座16及通道18。然而，應注意，其他製程可用以製造支撐基板14。
為了進一步改良晶片載具10的撓性，在一個實施例中，層20具有極薄的厚度t1。在一個實施例中，厚度t1在1 與2毫米之間。在其他實施例中，厚度t1小於1毫米或大於2毫米。對支撐基板14使用薄層20亦減少用以製造支撐基板14的材料數量，且由此減少製造成本。
一旦支撐基板14製造而成，半導體晶片被載入至支撐基板14上。第4圖是依據一些實施例之支撐基板14的俯視圖，其中半導體晶片22被置於插座16中。第5圖是依據一些實施例之一支撐基板14沿第4圖中繪示的線段5-5的一橫截面視圖，其中半導體晶片22置於插座16中。共同參看第4圖及第5圖是有益處的。
藉由將半導體晶片22置於插座16內而將半導體晶片22載入支撐基板14上。在第4圖及第5圖中繪示的實施例中，半導體晶片22是具有焊球24的晶圓級晶片尺度封裝(wafer level chip scale package；WLCSP)。然而，應注意，任何類型的半導體晶片皆可被載入支撐基板14上。
在一個實施例中，為了保護半導體晶片22的脆弱易碎組件，半導體晶片22定位於插座16中，以使得半導體晶片22之最易碎的側面定位於插座16的底座上。例如，亦如第5圖中繪示，由於半導體晶片22的側26(亦即，底側)比側28(亦即，頂側)更脆弱易碎，因此具有焊球24的半導體晶片22之側26面對插座16之基底。
在一個實施例中，單個半導體晶片22置於插座16中的每一者中。例如，亦如第4圖中繪示，半導體晶片22中之每一者定位於其自身的插座16中。因而，在運輸期間，半導體晶片22將不由於與其他半導體晶片接觸而損壞。
如先前論述，插座16的每一者的尺寸可容納所需的半導體晶片22。在一個實施例中，插座16之每一者具有深度、寬度，及長度，以使得插座16內之半導體晶片22完全包含在插座16內。例如，亦如第5圖中繪示，半導體晶片22不延伸至插座16以外(亦即，超出支撐基板14之上表面15)。
在一個實施例中，插座16的尺寸使得插座16側壁與半導體晶片22直接相鄰。例如，如第4圖及第5圖中繪示，插座16側壁與半導體晶片22相隔達距離s1、s2。在一個實施例中，距離s1、s2在0.1至1毫米之間。在其他實施例中，距離s1、s2小於0.1毫米或大於1.0毫米。使插座16側壁與半導體晶片22直接相鄰，可能在運輸期間使半導體晶片22在插座16中的運動減至最少，或防止此運動，此可對半導體晶片22產生損害。
在半導體晶片22被載入支撐基板14上之後，覆蓋層30定位於支撐基板14上方。第6圖是依據一些實施例之位於支撐基板14上的覆蓋層30的俯視圖，其中半導體晶片22置於插座16中。第7圖是依據一些實施例之位於一支撐基板14上的覆蓋層30沿第6圖中繪示的線段7-7的一橫截面視圖，其中半導體晶片22置於插座16中。共同參看第6圖及第7圖是有益處的。
覆蓋層30定位於支撐基板14上。特定而言，覆蓋層30覆蓋在支撐基板14上表面上以覆蓋及圍封插座16及通道18。覆蓋層30用以密封插座及將半導體晶片22托載在插座16內。在其他實施例中，覆蓋層30位於支撐基板14上表面上方，但例如在另一層材料***覆蓋層30與支撐基板14上表面之間 時，覆蓋層30並不實體接觸支撐基板14上表面。
類似於支撐基板14，在一個實施例中，覆蓋層30延伸達晶片載具10之整個長度(亦即，最長的尺寸)。亦即，覆蓋層30自晶片載具10之第一端伸出；沿晶片載具10之長度延伸；以及到達晶片載具10的與第一端相對之第二端。在其他實施例中，例如在支撐基板14由多件覆蓋層30覆蓋時，覆蓋層30延伸程度少於晶片載具10的整個長度。
在一個實施例中，覆蓋層30是單個連續的層。在一個實施例中，覆蓋層30由塑膠材料製成。例如，覆蓋層30由聚碳酸酯、聚對酞酸乙二酯、聚丙烯、聚苯乙烯，或聚氯乙烯材料，或上述各者之組合製成。
如前文所論述，在一個實施例中，支撐基板14之表面15大體上與彼此共面。大體上共面的表面15為覆蓋層30提供大體上平面的表面，以使得覆蓋層30在位於支撐基板14上方時平坦鋪展。因而，覆蓋層30不會不必要地增大晶片載具10之總體厚度。
如上文所論述，在一個實施例中，晶片載具10是撓性的。因而，晶片載具10可能易於纏繞捲軸12以用於運輸及/或儲存。為改良晶片載具10的撓性，在一個實施例中，覆蓋層30具有較薄厚度t2，以使得覆蓋層30可易於彎曲。在一個實施例中，厚度t2在0.1至1毫米之間。在其他實施例中，厚度t2小於0.1毫米或大於1.0毫米。此外，薄覆蓋層30將不會不必要地增大晶片載具10之總體厚度。而且，使用薄覆蓋層30可藉由減少用於製造覆蓋層30的材料數量，來降低製造成本。
在一個實施例中，覆蓋層30是非黏接層。換言之，覆蓋層30不包括任何黏性，無法使覆蓋層30黏附至支撐基板14。相反，覆蓋層30利用機械扣件或插塞32而經固定至支撐基板14。亦如第7圖中繪示，插塞32與通道18對齊(亦即，直接定位於通道18上方)，以使得支撐基板14及插塞32藉由覆蓋層30而彼此分隔開。依據本案所述實施例，插塞32***通道18中以將覆蓋層30之部分推入通道18內。藉由利用插塞32而將覆蓋層30之部分推入通道18，覆蓋層30牢固地固持至支撐基板14。
第8圖是依據一些實施例之固定至包含半導體晶片22的支撐基板14的覆蓋層30的俯視圖。第9圖是依據一些實施例之固定至包含半導體晶片22之一支撐基板14上的覆蓋層30沿第8圖中繪示的線段9-9的一橫截面視圖。共同參考第8圖及第9圖是有益處的。
由於覆蓋層30很薄且是撓性的，當覆蓋層30之部分34藉由插塞32而被推入通道18中時，部分34在通道18內變形。因而，亦如第9圖中繪示，覆蓋層30之部分34夾在插塞32與支撐基板14之間。
當覆蓋層30固定至支撐基板14時，半導體晶片22密封在插座16內。亦即，覆蓋層30覆蓋插座16(半導體晶片22位於此插座16中)並將半導體晶片22保持在插座16內。
在一個實施例中，插塞32將覆蓋層30固定至支撐基板14，以使得覆蓋層30張緊(亦即，無任何鬆弛)。例如，如第9圖所示，覆蓋層30藉由插塞32而得以牢固固持，以使得 覆蓋層30中直接覆蓋插座16之部分36大體上保持平面。由於覆蓋層30張緊，覆蓋層30不會不必要地增大晶片載具10之總體厚度，且載體載具10的總體厚度可能減至最少。
類似於支撐基板14及覆蓋層30，在一個實施例中，插塞32延伸達晶片載具10之整個長度(亦即，最長的尺寸)。亦即，插塞32自晶片載具10之第一端伸出；沿晶片載具10之長度延伸；以及到達晶片載具10的與第一端相對之第二端。在其他實施例中，插塞32不延伸達晶片載具10之整個長度。例如，在其他實施例中，覆蓋層30藉由複數個插塞32而被固持到位，此等插塞32具有一長度，此長度小於被***每一通道18中的晶片載具10之整個長度。
對覆蓋層30使用非黏接層具有諸多優勢。一個優勢是：覆蓋層30之厚度小於現有黏性蓋帶之厚度。亦即，因為覆蓋層30不包括黏接層，因此依據本案所述實施例而形成的覆蓋層30之厚度可能最大達現有黏性蓋帶厚度的一半。因而，晶片載具10的撓性可得以改良；晶片載具10之總體厚度可能減少；以及/或用以製造覆蓋層30的材料數量可能減少。
使用無黏性的覆蓋層30(亦即非黏接層)的另一優勢是：不存在可能致使半導體晶片22黏住覆蓋層30的黏性。如先前所論述，一些現有帶材及捲軸包裝方法利用一黏性蓋帶，此黏性蓋帶黏附至載體帶，此載體帶在載體帶插座內包含半導體晶片。因此，半導體晶片將黏住黏性蓋帶自身，並在嘗試從黏性蓋帶移除半導體晶片時損壞，或難以從黏性蓋帶單獨移除。依據本揭示案之實施例，因為覆蓋層30是非黏接層(亦 即，不包括任何黏性以使覆蓋層30黏住支撐基板14)，半導體晶片22無法黏住覆蓋層30自身。因而，依據本揭示案，利用覆蓋層30可消除半導體晶片22由於黏住覆蓋層30而損壞及/或難以與覆蓋層30分開的可能性。
對覆蓋層30使用非黏接層的一額外優勢是晶片載具10可重複使用。如先前所論述，用於一些現有帶材及捲軸包裝方法的載體帶及黏性蓋帶無法重複使用，因為從載體帶移除黏性蓋帶時載體帶會損壞，及/或黏性蓋帶在使用一次(亦即黏住載體帶並從載體帶移除)後喪失其黏性特性。因此，此種帶材及捲軸包裝方法的使用導致載體帶及黏性蓋帶的一次性使用，且需要處理掉已用材料，兩者皆增大生產成本。依據本案所述實施例，覆蓋層30是非黏接層(亦即，不包括黏接層)。因而，當從支撐基板14移除覆蓋層30時，覆蓋層30將不損壞支撐基板14。此外，覆蓋層30不依賴於在多次使用之後仍維持黏性之黏接層。相反，覆蓋層30可利用插塞32而反覆固定至支撐基板14。因此，晶片載具10可多次重複使用。因而，一旦半導體晶片22交付至其所需目的地，支撐基板14、覆蓋層30，及插塞32可經保存及用以封裝額外的半導體晶片22以進行另一次運送。因而，使用依據本案所述實施例之晶片載具10產生極少(若有)廢料，並避免對已用晶片載具10進行高成本處理的需要。
在一個實施例中，插塞32中每一者具有「T」狀橫截面。例如，如第8圖至第9圖所示，插塞32中每一者具有第一部分38及第二部分40。
在第8圖至第9圖中，插塞32的第一部分38在第一方向延伸，此方向大體上平行於支撐基板14之表面15(亦即第9圖中之水平方向)。第一部分38延伸至通道18上方，以使得第一部分38在通道18相對側上接觸表面15。
插塞32之第二部分40在第二方向延伸，此方向大體上垂直於或橫向於第一方向(亦即，在第9圖中之垂直方向)。第二部分40被***通道18中。在一個實施例中，第二部分40在兩個不同的寬度之間轉變轉變至大於第一寬度w3之第二寬度w4。當插塞32被***通道18中時，更大的第二寬度w4確保插塞32例如藉由摩擦而固定到位。亦即，第二寬度w4足夠大，以使得插塞32在利用覆蓋層30而***通道18中時，可能無法輕易從通道18中脫離。
其他的形狀亦可能用於插塞。第10圖是依據一些實施例之被固定至包含半導體晶片22的支撐基板14的覆蓋層30的俯視圖。第11圖是依據一些實施例之被固定至包含半導體晶片22之支撐基板14的覆蓋層30沿第10圖中繪示的線段11-11的一橫截面視圖。共同參看對第10圖及第11圖是有益處的。
與第8圖及第9圖相反，覆蓋層30可利用插塞42而固定至支撐基板14。插塞42中每一者具有「L」狀橫截面。例如，如第10圖至第11圖所示，插塞42中每一者包括第一部分44及第二部分46。由於插塞42具有小於插塞32的橫截面，因此插塞42可利用更少材料製造而成。因而，製造成本可能減少。
類似於插塞32之第一部分38，插塞42的第一部分44在第一方向延伸，此方向大體上平行於支撐基板14之表面15(亦即第11圖中之水平方向)。然而，與插塞32的第一部分38相反，第一部分38延伸至通道18上方，以使得第一部分38在通道18之單側上接觸表面15。例如，如第11圖中繪示，插塞42在通道18中距離插座16最遠的側面上接觸表面15。應注意，插塞42亦可在通道18中最靠近插座16之側上接觸表面15。
類似於插塞32之第二部分40，插塞42之第二部分46在第二方向延伸，此方向大體上垂直於或橫向於第一方向(亦即，在第11圖中之垂直方向)。第二部分46被***通道18中。在一個實施例中，第二部分46具有一恆定寬度。例如，如第11圖所示，第二部分46具有一寬度w5。在一個實施例中，類似於插塞32之第二部分40，第二部分46在兩個不同的寬度之間轉變。亦即，第二部分46從第一寬度轉變至大於第一寬度之第二寬度。
用於晶片載具10之支撐基板亦可具有諸多不同的配置。例如，支撐基板可包括沿支撐基板14之長度及/或寬度延伸的複數個通道(亦即，等於或大於兩個通道)。第12圖是依據一些實施例之一支撐基板48的俯視圖。第13圖是依據一些實施例之一支撐基板48沿第12圖中繪示的線段13-13的橫截面視圖。共同參看第12圖及第13圖是有益處的。應注意，第12圖及第13圖僅繪示支撐基板48之一部分。
支撐基板48類似於支撐基板14。亦即，支撐基板48包括經配置以收納及托載半導體晶片的插座50；以及通道 52、54經配置以收納插塞以將覆蓋層(例如覆蓋層30)固定至支撐基板48。
與支撐基板14相反，支撐基板48包括兩個以上通道，且通道52、54在不同方向上延伸。在一個實施例中，支撐基板48包括沿支撐基板48的長度(亦即最長的尺寸)延伸的複數個通道52，及沿支撐基板48之寬度(亦即垂直於長度的尺寸)延伸的複數個通道54。例如，亦如第13圖中繪示，通道52在一垂直方向(相對於紙面)沿支撐基板14之側面延伸；以及通道54在一水平方向(相對於紙面)延伸。支撐基板48內的額外通道允許使用額外的插塞以將覆蓋層耦合至支撐基板48。亦即，與使用兩個插塞以固定覆蓋層30的支撐基板14相反，支撐基板48允許使用兩個以上的插塞以將覆蓋層耦合至支撐基板48。
多個所述實施例提供托載半導體晶片之一晶片載具。晶片載具在運輸及/或儲存期間保護半導體晶片免於可能的損壞。晶片載具是撓性的，且可纏繞捲軸以便於運輸及/或儲存。在一個實施例中，晶片載具利用不包括黏接層的覆蓋層及插塞，以將覆蓋層固定至支撐基板，半導體晶片位於此支撐基板之插座中。由於覆蓋層不包括黏接層，因此覆蓋層可經製造以比現有黏性蓋帶薄。因而，可改良晶片載具的撓性；晶片載具之總體厚度可能減少；以及可能減少用以製造覆蓋層的材料數量，由此亦可減少成本。此外，在沒有黏接層之情況下，不存在可將半導體晶片黏附於覆蓋層自身的材料。因而，使用依據本案所述實施例形而成的覆蓋層，可在嘗試移除黏住覆蓋 層的半導體晶片時，消除半導體晶片黏附至覆蓋層並損壞的可能性。此外，藉由使用非黏附覆蓋層及插塞以將半導體晶片密封及托載在支撐基板內可允許多次重複使用晶片載具。因此，晶片載具產生極少(若有)廢料，由此顯著節省成本。
根據本案揭示的一個實施例，半導體晶片載具包括一基板，此基板包括在第一方向延伸的第一細長通道；在第一方向延伸的第二細長通道；以及在第一方向彼此對齊的複數個空腔。複數個空腔定位在第一細長通道與第二細長通道之間。第一細長通道與第二細長通道在橫向於第一方向之第二方向上隔開。半導體晶片進一步包括經配置以被***第一細長通道中的第一細長插塞；經配置以被***第二細長通道中的第二細長插塞；以及在第一細長插塞與第二細長插塞分別被***第一細長通道與第二細長通道中時，使基板與第一細長插塞及第二細長插塞分隔開的覆蓋層。
根據本案揭示的一個實施例，複數個空腔具有比第一細長通道更大的深度。
根據本案揭示的一個實施例，第一細長插塞包括在第三方向延伸的第一部分；以及在橫向於第三方向之第四方向延伸的第二部分。
根據本案揭示的一個實施例，第二部分從第一尺寸轉變至大於第一尺寸的第二尺寸。第一尺寸及第二尺寸在第三方向延伸。
根據本案揭示的一個實施例，基板包括沿第二方向延伸的第三細長通道；以及沿第二方向延伸的第四細長通 道。
根據本案揭示的一個實施例，半導體晶片載具包括一基板，此基板包括第一通道；第二通道；以及第一通道與第二通道之間的複數個插座。
根據本案揭示的一個實施例，第一通道及第二通道延伸達基板之整個長度。
根據本案揭示的一個實施例，複數個插座具有比第一通道及第二通道更大的深度。
根據本案揭示的一個實施例，半導體晶片載具進一步包含經配置以被***第一通道中的第一插塞；以及經配置以被***第二通道中第二插塞。
根據本案揭示的一個實施例，第一插塞及第二插塞中每一者包括在第一方向延伸的第一部分；以及在橫向於第一方向之第二方向延伸的第二部分。
根據本案揭示的一個實施例，第二部分在兩個不同的厚度之間轉變。
根據本案揭示的一個實施例，導體晶片載具進一步包含經配置以覆蓋第一通道、第二通道，及複數個插座的覆蓋層。
根據本案揭示的一個實施例，基板及覆蓋層是塑膠的。
根據本案揭示的一個實施例，基板及覆蓋層是撓性的。
根據本案揭示的一個實施例，一包裝方法包括將 晶片定位於基板中相應的插座內；將覆蓋層定位於基板上方；將插塞定位於覆蓋層上方，此插塞覆蓋基板中之通道；以及藉由將插塞***通道，來將覆蓋層之部分推入通道內。
根據本案揭示的一個實施例，插座定位於兩個插塞之間。
根據本案揭示的一個實施例，插座具有比通道更大的深度。
根據本案揭示的一個實施例，將覆蓋層之前述部分推入通道內的步驟包括使覆蓋層之前述部分發生變形。
根據本案揭示的一個實施例，覆蓋層是單個連續層。覆蓋層覆蓋全部該等插座。
應注意，儘管本揭示案針對運輸及/或儲存半導體晶片進行論述，但晶片載具10可用於其他種類之組件。例如，晶片載具10可用以運輸及/或儲存多種機械及電氣組件。
上述多個實施例可組合以提供更多實施例。可根據上述詳細描述對實施例進行此等及其他變更。一般而言，在下文之專利申請範圍中，不應將所用術語解釋為將專利申請範圍限制於本說明書及專利申請範圍中揭示的特定實施例，而應解釋為包括所有可能實施例及此等專利申請範圍同等內容的完全範疇。因此，專利申請範圍不受本揭示內容的限制。
前述內容介紹數個實施例之特徵，以使得熟習此技術者可理解本揭示案之態樣。彼等熟習此技術者應理解，其可將本揭示案用作設計或修飾其他製程與結構之基礎，以實現與本案介紹之實施例相同的目的及/或獲得相同之優勢。彼等 熟習此技術者亦應認識到，此種同等構成不脫離本揭示案之精神與範疇，且此等構成可在本案中進行各種變更、替換，及改動，而不脫離本揭示案之精神及範疇。
14‧‧‧支撐基板
15‧‧‧表面
16‧‧‧插座
18‧‧‧通道
22‧‧‧半導體晶片
24‧‧‧焊球
30‧‧‧覆蓋層
32‧‧‧插塞
34、36‧‧‧部分
38‧‧‧第一部分
40‧‧‧第二部分
w3‧‧‧第一寬度
w4‧‧‧第二寬度

Claims (9)

  1. 一種半導體晶片載具，包含：一基板，包括：一第一細長通道，在一第一方向延伸；以及複數個空腔，在該第一方向上彼此對齊；一第一細長插塞，經配置以被***該第一細長通道中；以及一覆蓋層，當該第一細長插塞被***該第一細長通道中時，該覆蓋層使該基板與該第一細長插塞隔開。
  2. 如請求項1所述之半導體晶片載具，其中該複數個空腔具有比該第一細長通道更大的深度。
  3. 如請求項1所述之半導體晶片載具，其中該第一細長插塞包括：一第一部分，在一第三方向延伸；以及一第二部分，在橫向於該第三方向之一第四方向延伸。
  4. 如請求項3所述之半導體晶片載具，其中該第二部分從一第一尺寸轉變至大於該第一尺寸的一第二尺寸，該第一尺寸及該第二尺寸在該第三方向延伸。
  5. 如請求項1所述之半導體晶片載具，其中 該基板包括在該第一方向延伸的一第二細長通道，該複數個空腔定位於該第一細長通道與該第二細長通道之間，該第一細長通道與該第二細長通道在橫向於該第一方向的一第二方向上隔開；以及該半導體晶片載具包括經配置以被***該第二細長通道中的一第二細長插塞，在該第二細長插塞被***該第二細長通道中時，該覆蓋層使該基板與該第二細長插塞隔開。
  6. 一種半導體晶片載具，包含：一基板，包括：一第一通道，在一第一方向延伸；一第二通道，在一第一方向延伸；以及一第三通道，在一第二方向延伸，且該第二方向橫向於該第一方向；複數個插座，位於該第一通道與該第二通道之間；以及一覆蓋層，經配置以固定於該第一通道、該第二通道與該第三通道內，以覆蓋該第一通道、該第二通道、該第三通道以及該複數個插座。
  7. 如請求項6所述之半導體晶片載具，其中該第一通道及該第二通道延伸達該基板之整個長度。
  8. 如請求項6所述之半導體晶片載具，進一步包含：一第一插塞，經配置以被***該第一通道中；以及一第二插塞，經配置以被***該第二通道中。
  9. 一種包裝方法，包括：將晶片定位於一基板中之相應的插座中；將一覆蓋層定位於該基板上方；將一插塞定位於該覆蓋層遠離該基板的一側，該插塞覆蓋在該基板中之一通道上方；以及藉由將該插塞***該通道，來將該覆蓋層的部分推入該通道內。
TW107147260A 2018-09-18 2018-12-26 半導體晶片載具及包裝方法 TWI680925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/134,448 2018-09-18
US16/134,448 US10879098B2 (en) 2018-09-18 2018-09-18 Semiconductor chip holder

Publications (2)

Publication Number Publication Date
TWI680925B true TWI680925B (zh) 2020-01-01
TW202012274A TW202012274A (zh) 2020-04-01

Family

ID=69773036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147260A TWI680925B (zh) 2018-09-18 2018-12-26 半導體晶片載具及包裝方法

Country Status (3)

Country Link
US (1) US10879098B2 (zh)
CN (1) CN110902142B (zh)
TW (1) TWI680925B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08324678A (ja) * 1995-06-05 1996-12-10 Hitachi Ltd キャリアテープ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757895A (en) * 1984-09-20 1988-07-19 Gelzer John R Article packaging system
US4733778A (en) * 1986-09-25 1988-03-29 Illinois Tool Works Inc. Reuseable carrier tape
JPH07101461A (ja) * 1993-09-30 1995-04-18 Yayoi Kk エンボスキャリアテープ
AU1882695A (en) * 1994-02-28 1995-09-11 Merck & Co., Inc. Child-resistant blister package
JPH08192868A (ja) * 1995-01-12 1996-07-30 Hitachi Ltd キャリアテープおよびその梱包方法ならびに解梱方法
JPH08241915A (ja) * 1995-03-03 1996-09-17 Shin Etsu Polymer Co Ltd キャリアテープ用収納容器
JP2000062841A (ja) * 1998-08-18 2000-02-29 Seiko Epson Corp 半導体装置収納用テープ
JP2976031B1 (ja) * 1998-11-24 1999-11-10 株式会社ファーストメタル 半導体装置製造用治具
US6484881B1 (en) * 1999-02-05 2002-11-26 Alvite Joseph G. Electronic component package for standard and odd form components
WO2001036285A1 (en) * 1999-11-15 2001-05-25 United States Can Company Container and closure therefor
CN1341959A (zh) * 2000-09-04 2002-03-27 华泰电子股份有限公司 半导体基板载具及其制作方法
US7300207B2 (en) * 2003-04-16 2007-11-27 Ron Linneweil Closure for containers and reclosable containers including the same
KR20050008941A (ko) * 2003-07-14 2005-01-24 임선묵 캐리어테이프 이송부재
WO2007075662A1 (en) * 2005-12-20 2007-07-05 3M Innovative Properties Company Component carrier tape
DE112007002445T5 (de) * 2006-10-17 2009-09-10 3M Innovative Properties Co., St. Paul Bauteileträger und Verfahren zu dessen Herstellung
KR101090933B1 (ko) * 2008-09-03 2011-12-08 주식회사 동부엘이디 이송용 보트

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08324678A (ja) * 1995-06-05 1996-12-10 Hitachi Ltd キャリアテープ

Also Published As

Publication number Publication date
CN110902142B (zh) 2022-04-12
TW202012274A (zh) 2020-04-01
US20200090970A1 (en) 2020-03-19
CN110902142A (zh) 2020-03-24
US10879098B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
US7345848B2 (en) Packaging structure of mini SD memory card
US7654392B2 (en) Carrier tape containing good therein, and container using the carrier tape
KR20130087249A (ko) 반도체 장치 및 이를 이용한 이미지 센서 패키지
KR20040099471A (ko) 전자 부품을 위한 캐리어 테이프
US20090079052A1 (en) Semiconductor package, apparatus and method for manufacturing the semiconductor package, and electronic device equipped with the semiconductor package
US20220310494A1 (en) Tape carrier assemblies having an integrated adhesive film
TW201637115A (zh) 載帶及載帶總成
TW202116640A (zh) 用於半導體裝置的承載帶系統
JP2018530481A (ja) キャリアテープ
JP6649192B2 (ja) 半導体装置の梱包方法
JP4063805B2 (ja) 収納トレイおよび収納装置
TWI680925B (zh) 半導體晶片載具及包裝方法
JP4822845B2 (ja) キャリヤテープ、及び電子部品の梱包体、並びに電子部品の梱包方法
TWI424525B (zh) 晶片封裝體的承載裝置及承載組件
KR100898637B1 (ko) 반도체 기판을 이송하기 위한 캐리어 박스 및 이를 포함하는 케이스
JP2008159893A (ja) 半導体装置の製造方法及びそれに用いられる収納用治具
US20080044931A1 (en) Packaging substrate and method of manufacturing the same
US11792923B2 (en) Storage device for flexible circuit packages and carrier thereof
JPH1159725A (ja) 電子部品搬送テープおよび電子部品の収容方法
CN209859954U (zh) 封装片以及显示装置
JP2005162307A (ja) 半導体装置用トレイ
JPH10139089A (ja) 角形チップ部品の搬送容器
CN114582775A (zh) 用于微电子装置的载带和相关方法
CN114530441A (zh) 载体膜、母基板以及使用载体膜和母基板制造半导体封装的方法
WO2018088178A1 (ja) 電子部品用キャリアテープの製造方法