KR20130069359A - Semiconductor device, semiconductor device manufacturing method, and electronic device - Google Patents
Semiconductor device, semiconductor device manufacturing method, and electronic device Download PDFInfo
- Publication number
- KR20130069359A KR20130069359A KR1020120119499A KR20120119499A KR20130069359A KR 20130069359 A KR20130069359 A KR 20130069359A KR 1020120119499 A KR1020120119499 A KR 1020120119499A KR 20120119499 A KR20120119499 A KR 20120119499A KR 20130069359 A KR20130069359 A KR 20130069359A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor element
- frame
- semiconductor
- insulating layer
- mold
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 461
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 238000009413 insulation Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 54
- 238000005520 cutting process Methods 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 abstract description 59
- 239000000463 material Substances 0.000 abstract description 20
- 229920005989 resin Polymers 0.000 description 128
- 239000011347 resin Substances 0.000 description 128
- 238000010586 diagram Methods 0.000 description 33
- 230000015572 biosynthetic process Effects 0.000 description 23
- 238000000227 grinding Methods 0.000 description 21
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000029142 excretion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/245—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은, 반도체 장치 및 반도체 장치의 제조 방법, 및 반도체 장치를 이용한 전자 장치에 관한 것이다.The present invention relates to a semiconductor device, a method for manufacturing the semiconductor device, and an electronic device using the semiconductor device.
최근 휴대 정보 단말기 등을 비롯한 전자 기기의 디지털화의 진전에 수반하여, 반도체 소자(반도체 칩)에는 한층 더한 다기능화, 고성능화가 요구되고 있다. 이들의 요구를 충족시키기 위해, 반도체 칩의 제작 기술에 있어서, 그 소자나 배선의 치수의 미세화를 도모하는 것이 행해지는 한편, 실장 기술에 있어서, 고집적화를 도모하는 것이 행해지고 있다. 이러한 고집적화를 도모한 예로서는, 복수의 반도체 칩을 1개의 패키지 내에 수용한 멀티칩 패키지(Multi-Chip Package; MCP), 혹은 멀티칩 모듈(Multi-Chip Module; MCM)라는 형태를 갖는 반도체 장치가 알려져 있다.In recent years, with the progress of digitalization of electronic devices including portable information terminals and the like, semiconductor devices (semiconductor chips) are required to be more versatile and higher in performance. In order to meet these demands, in the manufacturing technology of a semiconductor chip, the refinement | miniaturization of the dimension of the element and the wiring is aimed at, while in mounting technology, the high integration is performed. As an example of such high integration, a semiconductor device having a form called a multi-chip package (MCP) or a multi-chip module (MCM) in which a plurality of semiconductor chips are accommodated in one package is known. have.
또한, 반도체 소자를 포함한 반도체 장치의 제조 분야에서는, 반도체 장치에 이용되는 재료에 기인한 휘어짐 등의 발생을 억제하는 스티프너 등의 보강 부재를 이용하는 기술이 알려져 있다.Moreover, in the manufacturing field of the semiconductor device containing a semiconductor element, the technique using reinforcement members, such as a stiffener which suppresses generation | occurrence | production of the curvature etc. resulting from the material used for a semiconductor device, is known.
상기한 바와 같은 MCP 형태의 반도체 장치에서는, 예를 들면 수지 등의 절연층 내에 복수의 반도체 칩이 설치된다. 그리고, 그러한 절연층 위에, 복수의 반도체 칩에 전기적으로 접속된 배선 등을 포함하는 배선층이 설치된다.In the MCP type semiconductor device as described above, for example, a plurality of semiconductor chips are provided in an insulating layer such as resin. And on such an insulating layer, the wiring layer containing wiring etc. electrically connected to the some semiconductor chip is provided.
그러나, 이러한 MCP 형태의 반도체 장치에서는, 복수의 반도체 칩이 수지 등의 절연층 내에 설치됨으로써, 그들 반도체 칩의 동작 시에 발생하는 열이 장치 밖으로 충분히 방열되지 못하는 경우가 일어날 수 있다. 일정한 방열성을 확보할 수 없는 경우에는, 반도체 칩의 오동작이나 파손이 발생하는 등, 반도체 장치의 신뢰성이 손상될 가능성이 있다.However, in such an MCP type semiconductor device, a plurality of semiconductor chips are provided in an insulating layer such as resin, so that heat generated during operation of these semiconductor chips may not be sufficiently radiated out of the device. If constant heat dissipation cannot be secured, the reliability of the semiconductor device may be impaired, such as malfunction or damage of the semiconductor chip.
본 발명의 일 관점에 따르면, 절연층과, 상기 절연층 내에 배설된 제1 반도체 소자 및 제2 반도체 소자와, 상기 절연층보다도 높은 열전도도를 갖고, 상기 절연층을 개재하여 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 둘러싸는 틀과, 상기 절연층의 상방에 배설되고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자에 전기적으로 접속된 도전부를 갖는 배선층을 포함하는 반도체 장치가 제공된다. 또한, 이러한 반도체 장치를 전자 부품에 실장한 전자 장치가 제공된다. 또한, 절연층 내에는, 3개 이상의 반도체 소자가 배설되고, 틀로 둘러싸여도 된다. 그 경우, 배선층의 도전부는, 그들 3개 이상의 반도체 소자에 전기적으로 접속되도록 할 수 있다.According to one aspect of the present invention, an insulating layer, a first semiconductor element and a second semiconductor element disposed in the insulating layer, and having a higher thermal conductivity than the insulating layer, the first semiconductor element via the insulating layer And a wiring layer having a frame surrounding the second semiconductor element and a conductive portion disposed above the insulating layer and electrically connected to the first semiconductor element and the second semiconductor element. Moreover, the electronic device which mounts such a semiconductor device in the electronic component is provided. In the insulating layer, three or more semiconductor elements may be disposed and surrounded by a frame. In this case, the conductive portions of the wiring layer can be electrically connected to the three or more semiconductor elements.
또한, 본 발명의 일 관점에 따르면, 절연층과, 상기 절연층의 제1 영역 내에 배설된 제1 반도체 소자 및 제2 반도체 소자와, 상기 절연층 내에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 제1 영역의 상기 절연층을 개재하여 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 둘러싸는 제1 틀을 포함하는 기판을 형성하는 공정과, 상기 기판의 상방에, 상기 제1 반도체 소자 및 상기 제2 반도체 소자에 전기적으로 접속된 제1 도전부를 갖는 배선층을 형성하는 공정과, 상기 배선층 및 상기 기판을, 상기 제1 영역의 상기 절연층이 상기 제1 틀의 적어도 일부로 둘러싸이도록, 절단하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.According to one aspect of the present invention, there is provided an insulating layer, a first semiconductor element and a second semiconductor element disposed in the first region of the insulating layer, and a thermal conductivity higher than that of the insulating layer. And forming a substrate including a first frame surrounding the first semiconductor element and the second semiconductor element via the insulating layer in the first region, and the first semiconductor above the substrate. Forming a wiring layer having a first conductive portion electrically connected to the element and the second semiconductor element, and surrounding the wiring layer and the substrate so that the insulating layer in the first region is surrounded by at least a portion of the first frame, A manufacturing method of a semiconductor device including a step of cutting is provided.
개시의 기술에 따르면, 절연층 내에 설치된 복수의 반도체 소자의 주위에, 그 절연층보다도 높은 열전도도를 갖는 틀이 설치되고, 방열성이 우수한 신뢰성이 높은 반도체 장치가 실현 가능해진다.According to the disclosed technology, a mold having a higher thermal conductivity than the insulating layer is provided around a plurality of semiconductor elements provided in the insulating layer, and a highly reliable semiconductor device having excellent heat dissipation can be realized.
도 1은 반도체 장치의 구성예를 도시하는 도면.
도 2는 반도체 장치의 다른 구성예를 도시하는 도면.
도 3은 제2 실시 형태에 따른 지지체 준비 공정의 설명도.
도 4는 제2 실시 형태에 따른 틀 및 반도체 칩의 배치 공정의 설명도(그 1).
도 5는 제2 실시 형태에 따른 틀 및 반도체 칩의 배치 공정의 설명도(그 2).
도 6은 제2 실시 형태에 따른 수지 배설 공정의 설명도.
도 7은 제2 실시 형태에 따른 백 그라인딩 공정의 설명도.
도 8은 제2 실시 형태에 따른 칩 내장 기판 분리 공정의 설명도(그 1).
도 9는 제2 실시 형태에 따른 칩 내장 기판 분리 공정의 설명도(그 2).
도 10은 제2 실시 형태에 따른 배선층 및 방열층의 형성 공정의 설명도.
도 11은 제2 실시 형태에 따른 다이싱 공정의 설명도.
도 12는 다른 형태의 칩 내장 기판의 일례를 도시하는 도면(그 1).
도 13은 다른 형태의 칩 내장 기판의 일례를 도시하는 도면(그 2).
도 14는 다른 형태의 칩 내장 기판에 있어서 반도체 칩이 비스듬해짐을 도시하는 도면.
도 15는 반도체 칩의 배치예를 도시하는 도면.
도 16은 전자 장치의 구성예를 도시하는 도면.
도 17은 제3 실시 형태에 따른 틀 및 반도체 칩의 배치 공정의 설명도(그 1).
도 18은 제3 실시 형태에 따른 틀 및 반도체 칩의 배치 공정의 설명도(그 2).
도 19는 제3 실시 형태에 따른 수지 배설 공정의 설명도.
도 20은 제3 실시 형태에 따른 백 그라인딩 공정의 설명도.
도 21은 제3 실시 형태에 따른 칩 내장 기판 분리 공정의 설명도(그 1).
도 22는 제3 실시 형태에 따른 칩 내장 기판 분리 공정의 설명도(그 2).
도 23은 제3 실시 형태에 따른 배선층 및 방열층의 형성 공정의 설명도.
도 24는 제3 실시 형태에 따른 다이싱 공정의 설명도.
도 25는 제3 실시 형태에 따른 틀의 다른 예를 도시하는 도면(그 1).
도 26은 제3 실시 형태에 따른 틀의 다른 예를 도시하는 도면(그 2).
도 27은 제3 실시 형태에 따른 틀의 다른 예를 도시하는 도면(그 3).
도 28은 제3 실시 형태에 따른 틀의 다른 예를 도시하는 도면(그 4).1 is a diagram illustrating a configuration example of a semiconductor device.
2 is a diagram illustrating another configuration example of a semiconductor device.
Explanatory drawing of the support body preparation process which concerns on 2nd Embodiment.
4 is an explanatory diagram (part 1) of a mold and a semiconductor chip disposing step according to the second embodiment.
FIG. 5 is an explanatory diagram of a mold and a semiconductor chip disposing step according to the second embodiment (No. 2). FIG.
6 is an explanatory diagram of a resin excretion step according to the second embodiment.
7 is an explanatory diagram of a back grinding process according to a second embodiment.
8 is an explanatory diagram (1) of a chip-embedded substrate separation process according to the second embodiment.
9 is an explanatory diagram (2) of a chip-embedded substrate separation process according to the second embodiment.
10 is an explanatory diagram of a step of forming a wiring layer and a heat dissipating layer according to the second embodiment.
11 is an explanatory diagram of a dicing step according to a second embodiment.
It is a figure which shows an example of the chip internal board of another form (part 1).
It is a figure which shows an example of the chip embedded substrate of another form (No. 2).
Fig. 14 is a diagram showing that a semiconductor chip is oblique in another embodiment of a chip embedded substrate.
15 is a diagram illustrating an arrangement example of a semiconductor chip.
16 is a diagram illustrating a configuration example of an electronic device.
FIG. 17 is an explanatory view of a mold and a semiconductor chip arranging process according to the third embodiment (No. 1). FIG.
FIG. 18 is an explanatory diagram of a mold and a semiconductor chip disposing step according to the third embodiment (No. 2). FIG.
19 is an explanatory diagram of a resin discharging step according to the third embodiment.
20 is an explanatory diagram of a back grinding process according to a third embodiment.
21 is an explanatory diagram (1) of a chip-embedded substrate separation process according to the third embodiment;
Fig. 22 is an explanatory diagram of a chip embedded substrate separation process according to the third embodiment (No. 2).
23 is an explanatory diagram of a step of forming a wiring layer and a heat dissipating layer according to the third embodiment;
24 is an explanatory diagram of a dicing step according to a third embodiment.
25 is a diagram illustrating another example of the frame according to the third embodiment (No. 1).
It is a figure which shows the other example of the frame which concerns on 3rd Embodiment (the 2).
27 is a diagram illustrating another example of the frame according to the third embodiment (Part 3).
28 is a diagram illustrating another example of the frame according to the third embodiment (No. 4).
우선, 제1 실시 형태에 대해서 설명한다.First, the first embodiment will be described.
도 1은 반도체 장치의 구성예를 도시하는 도면이다. 도 1에는, 반도체 장치의 일례의 단면을 모식적으로 도시하고 있다.1 is a diagram illustrating a configuration example of a semiconductor device. Fig. 1 schematically shows a cross-section of an example of a semiconductor device.
도 1에 도시하는 반도체 장치(MCP)(10)는 칩 내장 기판(기판)(20) 및 칩 내장 기판(20) 위에 설치된 배선층(30)을 갖는다. 칩 내장 기판(20)은 수지(절연층)(21), 반도체 칩(반도체 소자)(22), 반도체 칩(반도체 소자)(23) 및 틀(24)을 포함한다. 칩 내장 기판(20)의 한 쪽의 면에는 방열층(25)이 설치된다. 배선층(30)은 도전부(31), 절연부(32), 틀부(33) 및 보호막(34)을 포함한다.The semiconductor device (MCP) 10 shown in FIG. 1 has a chip embedded substrate (substrate) 20 and a
칩 내장 기판(20)의 수지(21)에는, 예를 들면 에폭시 수지가 이용된다. 또한, 수지(21)에는 에폭시 수지 외에, 페놀 수지, 멜라민 수지, 폴리우레탄 수지, 폴리이미드 수지 등의 재료가 이용되어도 된다. 또한, 수지(21)에는 실리카 등의 비도전성 필러가 포함되어도 된다.For example, an epoxy resin is used for the
반도체 칩(22) 및 반도체 칩(23)은, 수지(21) 내에 병설된다. 반도체 칩(22) 및 반도체 칩(23)은, 그들 사이에 수지(21)가 개재하도록, 즉 일정한 간격을 두고, 수지(21) 내에 병설된다. 반도체 칩(22)은, 단자(전극 패드)(22a)(여기에서는 일례로서 2개를 도시)를 구비한다. 반도체 칩(22)의 전극 패드(22a)는, 수지(21)의 한 쪽의 면(표면)(21a)으로부터 노출된다. 반도체 칩(23)은, 단자(전극 패드)(23a)(여기에서는 일례로서 2개를 도시)를 구비한다. 반도체 칩(23)의 전극 패드(23a)는, 반도체 칩(22)의 전극 패드(22a)와 마찬가지로, 수지(21)의 표면(21a)으로부터 노출된다.The
틀(24)은, 수지(21) 내에 설치된 반도체 칩(22) 및 반도체 칩(23)의 주위를 둘러싸도록 설치된다. 틀(24)은, 반도체 칩(22)과의 사이 및 반도체 칩(23)과의 사이에 수지(21)가 개재하도록, 반도체 칩(22) 및 반도체 칩(23)의 주위에 설치된다.The
틀(24)에는, 수지(21)보다도 높은 열전도도를 갖는 재료, 혹은 수지(21)보다도 높은 열전도도와 내습성을 겸비한 재료가 이용된다. 틀(24)의 재료에는, 예를 들면 구리(Cu) 등의 금속, 실리콘(Si) 등의 반도체, 폴리실리콘, 화합물 반도체가 이용된다. 이 외에, 틀(24)의 재료에는, 예를 들면 탄화 실리콘(SiC), 질화실리콘(SiN), 산화실리콘(SiO), 산질화실리콘(SiON), 다이아몬드 라이크 카본, 산화 알루미늄(AlO), 질화 알루미늄(AlN)이 이용된다. 틀(24)에는, 이들 재료 중, 단일종의 재료가 이용되어도 되고, 복수종의 재료가 조합되어 이용되어도 된다.As the
방열층(25)은, 칩 내장 기판(20)의, 반도체 칩(22)의 전극 패드(22a) 및 반도체 칩(23)의 전극 패드(23a)가 노출되는 수지(21)의 표면(21a)과 반대의 면(이면)(21b)측에, 틀(24)에 접속되어 설치된다. 방열층(25)에는, 틀(24)과 마찬가지로, 수지(21)보다도 높은 열전도도를 갖는 재료, 혹은 수지(21)보다도 높은 열전도도와 내습성을 겸비한 재료가 이용된다. 방열층(25)에는, 예를 들면 금속, Si, 폴리실리콘, 화합물 반도체, SiC, SiN, SiO, SiON, 다이아몬드 라이크 카본, AlO, AlN 등이 이용된다.The
이러한 칩 내장 기판(20) 위에 설치되는 배선층(30)의 도전부(31)는, 폴리이미드나 SiO 등의 절연부(32) 내에 설치된, 소정의 형상, 배치의 비아(31a) 및 배선(31b)을 포함한다. 도전부(31)에는, Cu 등의 재료가 이용된다. 도전부(31)는 반도체 칩(22)의 전극 패드(22a) 및 반도체 칩(23)의 전극 패드(23a)에 전기적으로 접속된다.The
틀부(33)는, 도전부(31)가 포함되는 영역을 둘러싸도록, 배선층(30)의 외주연부에, 칩 내장 기판(20)의 틀(24)에 접속되어 설치된다. 틀부(33)에는, 예를 들면 도전부(31)와 동일한 재료(예를 들면 Cu)가 이용된다. 또한, 틀부(33)에는, 일정한 열전도도(예를 들면 수지(21)나 절연부(32)보다도 높은 열전도도)를 갖는 재료, 혹은 일정한 열전도도와 내습성을 겸비한 재료가 이용되어도 된다. 틀부(33)는, 예를 들면 배선층(30)의 형성 시에, 도전부(31)와 함께, 혹은 도전부(31)의 형성 후에 형성된다.The
보호막(34)은 배선층(30)의 표면에 설치된다. 보호막(34)으로부터는, 반도체 장치(10)의 외부 접속 패드(31c)로서 기능하는, 도전부(31)의 일부가 노출된다. 예를 들면, 반도체 장치(10)는 외부 접속 패드(31c)에 설치되는 땜납 볼 등의 범프를 개재하여, 회로 기판 등, 다른 전자 부품에 실장된다.The
상기한 바와 같이, 반도체 장치(10)에서는, 수지(21) 내에 설치된 반도체 칩(22) 및 반도체 칩(23)을 둘러싸도록 틀(24)이 설치된다. 또한, 이 반도체 장치(10)에서는, 틀(24)에 접속되도록 방열층(25)이 설치된다. 틀(24) 및 방열층(25)에는, 수지(21)보다도 높은 열전도도를 갖는 재료가 이용된다. 그 때문에, 반도체 칩(22) 및 반도체 칩(23)의 동작 시에 발생한 열은, 수지(21)로부터 틀(24) 및 방열층(25)으로 전열되고, 틀(24) 및 방열층(25)으로부터 반도체 장치(10)의 외부로 효율적으로 방열된다. 반도체 칩(22) 및 반도체 칩(23)으로부터 발생한 열은, 이러한 틀(24) 및 방열층(25)을 설치하지 않고 반도체 칩(22) 및 반도체 칩(23)이 수지(21)로 밀봉된 것뿐인 구조로 한 경우에 비해, 보다 효율적으로 외부로 방열되게 된다.As described above, in the
또한, 틀(24) 및 방열층(25)에는, 수지(21) 내에 설치된 반도체 칩(22) 및 반도체 칩(23)에 수분이 침입하는 것을 억제하는 층(내습층)으로서의 기능을 갖게 할 수 있다. 이러한 기능을 갖는 틀(24) 및 방열층(25)을 칩 내장 기판(20)에 설치함으로써, 반도체 장치(10)의 내습성을 향상시키는 것이 가능해진다.In addition, the
또한, 반도체 장치(10)에서는, 배선층(30)의 외주연부에 틀부(33)를 설치하고, 이 틀부(33)를 칩 내장 기판(20)의 틀(24)에 접속하도록 설치한다. 이에 의해, 틀(24)에 전해진 열이 또한 배선층(30)의 틀부(33)로 효율적으로 전열되어 외부로 방열된다. 그 때문에, 상기한 바와 같이 칩 내장 기판(20)에 틀(24) 및 방열층(25)을 설치함과 함께, 배선층(30)에 이러한 틀부(33)를 설치함으로써, 그것을 설치하지 않은 경우에 비해, 한층 더한 방열성의 향상이 도모된다.In the
또한, 이 틀부(33)에는, 배선층(30)으로의, 혹은 배선층(30)으로부터 칩 내장 기판(20)으로의 수분의 침입을 억제하는 내습층으로서의 기능을 갖게 할 수 있다. 상기한 바와 같이 칩 내장 기판(20)에 틀(24) 및 방열층(25)을 설치함과 함께, 배선층(30)에 이러한 기능을 갖는 틀부(33)를 설치함으로써, 그것을 설치하지 않은 경우에 비해, 한층 더한 내습성의 향상이 도모된다.In addition, the
또한, 반도체 장치의 구성은, 상기 예에 한정되는 것은 아니다. 도 2는 반도체 장치의 다른 구성예를 도시하는 도면이다.In addition, the structure of a semiconductor device is not limited to the said example. 2 is a diagram illustrating another configuration example of the semiconductor device.
예를 들면, 도 2의 (A)에 도시하는 반도체 장치(10a)와 같이, 수지(21) 내에 설치된 반도체 칩(22) 및 반도체 칩(23)을 둘러싸는 틀(24)을 설치하고, 상기한 방열층(25) 및 틀부(33)를 설치하지 않도록 해도 된다. 이러한 구조로 한 경우라도, 틀(24)을 설치함으로써, 일정한 방열성 향상 효과를 얻는 것이 가능하며, 또한 노출되는 수지(21)의 면적을 줄여서, 일정한 내습성 향상 효과를 얻는 것이 가능해진다.For example, like the
또한, 도 2의 (B)에 도시하는 반도체 장치(10b)와 같이, 틀(24) 및 틀부(33)를 설치하고, 상기한 방열층(25)을 설치하지 않도록 해도 된다. 이러한 구조로 한 경우라도, 틀(24) 및 틀부(33)를 설치함으로써, 일정한 방열성 향상 효과를 얻는 것이 가능하고, 또한 노출되는 수지(21) 및 절연부(32)의 면적을 줄여서, 일정한 내습성 향상 효과를 얻는 것이 가능하다.In addition, like the
또한, 도 2의 (C)에 도시하는 반도체 장치(10c)와 같이, 틀(24) 및 방열층(25)을 설치하고, 상기한 틀부(33)를 설치하지 않도록 해도 된다. 이러한 구조로 한 경우라도, 틀(24) 및 방열층(25)을 설치함으로써, 일정한 방열성 향상 효과를 얻는 것이 가능하고, 또한 노출되는 수지(21)의 면적을 줄여서, 일정한 내습성 향상 효과를 얻는 것이 가능하다.In addition, like the
또한, 도 2의 (D)에 도시하는 반도체 장치(10d)와 같이, 방열층(25)을, 반도체 칩(22) 및 반도체 칩(23) 사이에 수지(21)가 개재하도록 설치해도 된다. 이러한 구조로 한 경우라도, 반도체 칩(22) 및 반도체 칩(23)으로부터 발생한 열을, 수지(21)를 개재해서 방열층(25)으로 전열시키고, 방열층(25)으로부터 외부로 방열시키는 것이 가능하다.In addition, as in the
또한, 이상의 설명에서는, 수지(21) 내에 2개의 반도체 칩(22) 및 반도체 칩(23)이 설치된 반도체 장치(10) 등을 예시했지만, 수지(21) 내에 설치하는 반도체 칩의 개수는 상기 예에 한정되는 것은 아니다.In addition, in the above description, although the
또한, 이상의 설명에서는, 수지(21) 내에 동일한 높이(배면 위치 혹은 두께)의 반도체 칩(22) 및 반도체 칩(23)이 설치되는 경우를 예시했지만, 수지(21) 내에 설치되는 반도체 칩은, 반드시 동일한 높이인 것을 필요로 하지 않는다. 이와 같이 수지(21) 내에 다른 높이의 반도체 칩이 설치되는 경우, 방열층(25)은, 예를 들면 하나의 반도체 칩에 직접 접촉하고, 다른 반도체 칩과의 사이에 수지(21)가 개재되는 구조로 될 수 있다.In addition, in the above description, although the case where the
또한, 이상의 설명에서는, 수지(21) 내에 반도체 칩(22) 및 반도체 칩(23)이 설치되는 경우를 예시했지만, 수지(21) 내에는, 반도체 칩 외에, 칩 컨덴서 등의 수동 부품, 그 밖의 전자 부품이 설치되어도 된다.In addition, although the case where the
또한, 칩 내장 기판(20)의 틀(24)과 배선층(30)의 틀부(33)를 함께 설치하는 경우에는, 반드시 그들의 폭이 일치하고 있는 것을 필요로 하지 않는다. 틀(24)과 틀부(33)의 폭이 다른 경우라도, 그들을 접속해서 설치함으로써, 틀(24) 및 틀부(33)를 함께 설치했을 때의 상기한 바와 같은 방열성, 내습성의 향상 효과를 얻는 것이 가능하다.In addition, when providing the
또한, 이상의 설명에서는, 칩 내장 기판(20)의 틀(24)과 배선층(30)의 틀부(33)를 함께 설치하는 경우, 그들을 함께 외부에 노출되는 구조로 했지만, 틀(24)의 외측에 수지(21)가 설치되어도 되고, 틀부(33)의 외측에 절연부(32)가 설치되어도 된다. 이러한 구조로 한 경우라도, 일정한 방열성, 내습성의 향상 효과를 얻는 것이 가능하다.In addition, in the above description, when providing the
또한, 도 1 및 도 2에 도시한 배선층(30)의 도전부(31)의 패턴은 일례이고, 도 1 및 도 2의 예에 한정되는 것은 아니다. 도전부(31)는, 수지(21) 내에 설치되는 반도체 칩, 전자 부품의 형태, 배치 등에 따른 패턴으로 된다.In addition, the pattern of the electrically
계속해서, 반도체 장치의 형성 방법의 예를, 제2 및 제3 실시 형태로서 설명한다.Then, the example of the formation method of a semiconductor device is demonstrated as 2nd and 3rd embodiment.
우선, 제2 실시 형태에 대해서 설명한다. 제2 실시 형태에 따른 반도체 장치 형성 방법의 각 공정의 설명도를 도 3 내지 도 11에 도시한다. 이하, 각 공정에 대해서 순서대로 설명한다. 또한, 여기에서는, 1개의 반도체 장치에 2개의 반도체 칩이 포함되는 구조를 예로, 그 형성 방법을 설명한다.First, the second embodiment will be described. Explanatory drawing of each process of the semiconductor device formation method which concerns on 2nd Embodiment is shown in FIG. Hereinafter, each process is demonstrated in order. In addition, here, the formation method is demonstrated using the structure which includes two semiconductor chips in one semiconductor device.
도 3은 제2 실시 형태에 따른 지지체 준비 공정의 설명도이다. 도 3에는, 준비하는 지지 기판의 주요부 단면의 일례를 모식적으로 도시하고 있다.It is explanatory drawing of the support body preparation process which concerns on 2nd Embodiment. 3, the example of the cross section of the principal part of the support substrate to prepare is shown typically.
반도체 장치 형성에 있어서는, 우선 도 3에 도시한 바와 같은, 지지 기판(51) 위에 접착제(52)를 설치한 지지체(50)를 준비한다. 지지 기판(51)은, 이후의 공정에서 웨이퍼 프로세스와 동일한 제조 기기를 사용할 수 있도록, 반도체 칩을 제조할 때에 이용하는 Si 웨이퍼와 동일 형상의 것으로 하는 것이 바람직하다. 예를 들면, 지지 기판(51)에는, 직경 8인치(약 200㎜), 1㎜ 두께의 글래스 기판이 이용된다. 접착제(52)에는, 열감응성의 접착제, 예를 들면 열가소성의 수지가 이용된다. 이러한 접착제(52)를 지지 기판(51) 위에 도포하고, 도 3에 도시한 바와 같은 지지체(50)를 얻는다.In forming a semiconductor device, first, the
도 4 및 도 5는 제2 실시 형태에 따른 틀 및 반도체 칩의 배치 공정의 설명도이다. 도 4에는, 틀 및 반도체 칩을 배치한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다. 도 5에는, 틀 및 반도체 칩을 배치한 상태의 평면의 일례를 모식적으로 도시하고 있다.4 and 5 are explanatory diagrams of an arrangement process of the mold and the semiconductor chip according to the second embodiment. 4, an example of the cross section of the principal part in the state which arrange | positioned the frame and the semiconductor chip is shown typically. FIG. 5 schematically shows an example of a plane in a state where a mold and a semiconductor chip are arranged.
지지체(50)를 준비한 후에는, 지지체(50)의 접착제(52)를 설치한 면 위에, 틀(24A), 및 반도체 칩(22) 및 반도체 칩(23)을, 각각 소정의 위치에 배치한다. 틀(24A)에는, 각 조의 반도체 칩(22) 및 반도체 칩(23)이 배치되는 영역에 각각 개구부(24Aa)가 설치된 1매의 판 형상의 것을 이용한다. 예를 들면, 이러한 판 형상의 틀(24A)을 지지체(50)의 접착제(52) 위에 배치하고, 배치한 틀(24A)의 각 개구부(24Aa)에, 반도체 칩(22) 및 반도체 칩(23)을, 전극 패드(22a) 및 전극 패드(23a)를 접착제(52)측을 향해서 배치한다. 반도체 칩(22) 및 반도체 칩(23)의 배치에는, 예를 들면 다이본더가 이용된다. 틀(24A), 및 반도체 칩(22) 및 반도체 칩(23)은, 접착제(52)에 의해 지지체(50) 위에 접착 고정된다.After preparing the
또한, 반도체 칩(22) 및 반도체 칩(23)에는, 예를 들면 세로 5㎜×가로 3㎜×두께 0.6㎜의 사이즈의 것을 이용한다. 틀(24A)에는, 예를 들면 세로 6㎜×가로 7.5㎜의 개구부(24Aa)가 설치된, 두께 0.5㎜ ∼ 0.6㎜의 Cu제의 것을 이용한다. 그리고, 각 개구부(24Aa)에, 반도체 칩(22) 및 반도체 칩(23)을, 그들 사이의 거리를 0.5㎜로 하고, 반도체 칩(22)과 틀(24A)(개구부(24Aa)의 엣지)의 거리 및 반도체 칩(23)과 틀(24A)의 거리도 0.5㎜로 하여, 배치한다. 또한, 이러한 반도체 칩(22)과 반도체 칩(23) 사이의 거리, 및 틀(24A)과 반도체 칩(22) 및 반도체 칩(23)과의 거리의 관계에 대해서는 후술한다.As the
이와 같이 틀(24A), 및 반도체 칩(22) 및 반도체 칩(23)을 배치하는 공정에서는, 배치 후에 반드시 그들의 지지체(50)로부터의 높이가 엄밀하게 일치하고 있는 것을 필요로 하지 않는다. 예를 들면, 도 4에 도시한 바와 같이, 틀(24A)보다도 반도체 칩(22) 및 반도체 칩(23) 쪽이 높게 되어 있어도 된다.Thus, in the process of arrange | positioning the
도 6은 제2 실시 형태에 따른 수지 배설 공정의 설명도이다. 도 6에는, 수지를 배설한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다.6 is an explanatory diagram of a resin discharging step according to the second embodiment. 6, the example of the principal part cross section in the state which removed the resin typically is shown.
지지체(50) 위에 틀(24A), 및 반도체 칩(22) 및 반도체 칩(23)을 배치해서 고정한 후에는, 틀(24A), 및 반도체 칩(22) 및 반도체 칩(23)을 수지(21)에 의해 밀봉한다. 수지(21)는, 예를 들면 우선 지지체(50)의 주위를 틀 등으로 둘러싸고, 그 둘레 안에, 지지체(50)의 상방으로부터, 반도체 칩(22) 및 반도체 칩(23)의 높이를 초과할 정도로 흘려 넣는다. 수지(21)에는, 에폭시 수지 등의 열경화성 수지를 이용한다. 수지(21)의 흘려 넣기는, 공기 중에서 행할 수 있다. 또한, 수지(21) 내의 보이드의 발생을 억제하기 위해서, 수지(21)의 흘려 넣기를 진공 중에서 행하도록 해도 된다. 수지(21)를 흘려 넣은 후에는, 열처리에 의해 수지(21)를 경화한다. 예를 들면, 수지(21)에 에폭시 수지를 이용한 경우에는, 열처리의 온도를 180℃로 한다.After arranging and fixing the
도 7은 제2 실시 형태에 따른 백 그라인딩 공정의 설명도이다. 도 7에는, 백 그라인딩을 행한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다.It is explanatory drawing of the back grinding process which concerns on 2nd Embodiment. Fig. 7 schematically shows an example of a cross section of the main part in the state of back grinding.
수지(21)를 지지체(50) 위에 흘려 넣고, 경화시킨 후에는, 백 그라인딩을 행하여, 수지(21)의 형성면측의 표면을 평탄하게 한다. 백 그라인딩의 양은, 예를 들면 약 100㎛로 한다. 백 그라인딩은, 수지(21)뿐만 아니라, 반도체 칩(22) 및 반도체 칩(23)도 포함시켜, 혹은 틀(24A)도 더 포함시켜서, 행할 수 있다. 도 7에는, 백 그라인딩 후의 수지(21)로부터, 틀(24A), 및 반도체 칩(22) 및 반도체 칩(23)이 노출되도록, 적어도 수지(21)와 반도체 칩(22) 및 반도체 칩(23)의 백 그라인딩을 행한 경우를 예시하고 있다. 또한, 이와 같이 틀(24A)의 높이와 반도체 칩(22) 및 반도체 칩(23)의 높이를 일치시키는 것이, 방열성 및 내습성을 향상시키고, 또한 수지(21)에 의한 응력을 완화하는 점에서 바람직하다.After the
여기까지의 공정에 의해, 지지체(50) 위에 칩 내장 기판(수지 몰드 기판)(20A)이 형성된다.By the process so far, the chip embedded substrate (resin mold substrate) 20A is formed on the
도 8 및 도 9는 제2 실시 형태에 따른 칩 내장 기판 분리 공정의 설명도이다. 도 8에는, 분리된 칩 내장 기판의 주요부 단면의 일례를 모식적으로 도시하고 있다. 도 9에는, 분리된 칩 내장 기판의 평면의 일례를 모식적으로 도시하고 있다.8 and 9 are explanatory diagrams of a chip-embedded substrate separation process according to the second embodiment. 8 schematically shows an example of a cross section of the main part of the separated chip-embedded substrate. 9 schematically shows an example of the plane of the separated chip embedded substrate.
소정량의 백 그라인딩을 행한 후에는, 칩 내장 기판(20A)을, 지지체(50)로부터 분리(디본드)한다. 접착제(52)로 열가소성의 수지를 이용하고 있는 경우에는, 그 연화 온도 이상, 예를 들면 160℃ ∼ 170℃로 가열하여, 슬라이드 오프해서 칩 내장 기판(20A)을 지지체(50)로부터 분리한다. 이에 의해, 도 8 및 도 9에 도시한 바와 같은, 수지(21)의 표면(21a)(지지체(50)와 접착되어 있던 면)으로부터 반도체 칩(22)의 전극 패드(22a) 및 반도체 칩(23)의 전극 패드(23a)가 노출된 칩 내장 기판(20A)이 얻어진다.After performing a predetermined amount of back grinding, the chip embedded
도 10은 제2 실시 형태에 따른 배선층 및 방열층의 형성 공정의 설명도이다. 도 10에는, 배선층 및 방열층을 형성한 상태의 일례의 주요부 단면을 모식적으로 도시하고 있다.It is explanatory drawing of the formation process of the wiring layer and heat dissipation layer which concerns on 2nd Embodiment. 10, the principal part cross section of an example of the state which formed the wiring layer and the heat dissipation layer is shown typically.
칩 내장 기판(20A)을 지지체(50)로부터 분리한 후에는, 그 칩 내장 기판(20A)의, 수지(21)로부터 전극 패드(22a) 및 전극 패드(23a)가 노출되는 표면(21a)에, 배선층(재배선층)(30A)을 형성한다. 배선층(30A)은 표면(21a) 위로의 절연막 및 도전막의 형성, 포토리소그래피 기술을 이용한 패터닝에 의해, 절연부(32) 내에 도전부(31) 및 틀부(33)를 형성하고, 최표면에 외부 접속 패드(31c)를 남겨서 보호막(34)을 더 형성함으로써 얻어진다.After the chip embedded
또한, 절연부(32)(절연막)의 형성에는, 예를 들면 그 재료에 폴리이미드 수지 등의 유기 재료를 이용하는 경우이면, 도포법을 이용할 수 있고, SiO 등의 무기 재료를 이용하는 경우이면 CVD(Chemical Vapor Deposition)법을 이용할 수 있다. 또한, 도전부(31)(도전막) 및 틀부(33)(도전막)의 형성에는, 예를 들면 그 재료에 Cu 등의 금속 재료를 이용하는 경우이면, 스퍼터법, CVD법, 도금법 등을 이용할 수 있다.In addition, in the case of using an organic material such as polyimide resin as the material, the coating method can be used to form the insulating portion 32 (insulating film). Chemical Vapor Deposition) method can be used. In addition, for the formation of the conductive portion 31 (conductive film) and the frame portion 33 (conductive film), for example, a metal material such as Cu is used as the material, a sputtering method, a CVD method, a plating method, or the like may be used. Can be.
지지체(50)로부터 분리한 칩 내장 기판(20A)의 이면(21b)에는, 방열층(25A)을 형성한다. 방열층(25A)은, 그 재료에 따라서, 스퍼터법, CVD법, 도금법 등을 이용해서 형성한다. 또한, 방열층(25A)의 형성은, 배선층(30A)의 형성 후에 행해도 되고, 배선층(30A)의 형성 전에 행해도 된다.A
도 11은 제2 실시 형태에 따른 다이싱 공정의 설명도이다. 도 11에는, 다이싱을 행한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다.It is explanatory drawing of the dicing process which concerns on 2nd Embodiment. Fig. 11 schematically shows an example of the cross section of the main part in the dicing state.
배선층(30A) 및 방열층(25A)의 형성 후에는, 다이싱 소우를 이용해서, 배선층(30A), 칩 내장 기판(20A) 및 방열층(25A)을, 소정의 위치에서 절단하여, 개개의 반도체 장치(10)(MCP)로 개편화한다. 개편화 시에는, 상기한 1매판의 틀(24A)이 절단되어 각 반도체 장치(10) 내에 반도체 칩(22) 및 반도체 칩(23)을 둘러싸는 틀(24)이 남도록, 다이싱 소우에 의한 절단을 행한다. 이에 의해, 도 11에 도시한 바와 같은, 틀(24)(틀(24A)) 및 방열층(25)(방열층(25A))을 포함하는 칩 내장 기판(20)(칩 내장 기판(20A)) 위에, 틀부(33)를 포함하는 배선층(30)(배선층(30A))이 형성된, 개개의 반도체 장치(10)가 얻어진다.After formation of the
이와 같이 해서 얻어진 반도체 장치(10)에서는, 틀(24), 방열층(25) 및 틀부(33)를 설치하지 않고 형성된 반도체 장치와 비교하여, 방열 효율에서 15%의 향상이 확인되고, 고온 고습 신뢰성 시험에 의해 20%의 수율 향상이 확인되었다.In the
또한, 제2 실시 형태로서 설명한 이상의 공정에 있어서, 도 6에 도시한 바와 같이 틀(24A), 및 반도체 칩(22) 및 반도체 칩(23)을 배치한 지지체(50) 위에 수지(21)를 흘려 넣은 후에는, 스퀴지 등을 이용해서 여분의 수지(21)를 제거하도록 해도 된다.In the above-described steps described as the second embodiment, as shown in FIG. 6, the
예를 들면, 스퀴지를 도 6에 도시하는 반도체 칩(22) 및 반도체 칩(23)의 높이에 맞추어, 지지체(50)에 대해 평행 이동시켜서, 반도체 칩(22) 및 반도체 칩(23)보다도 위에 있는 여분의 수지(21)를 제거한다. 즉, 스퀴지의 평행 이동에 의해, 반도체 칩(22) 및 반도체 칩(23)보다도 위에 있는 여분의 수지(21)를, 지지체(50) 위로부터 밖으로 압출하여, 제거한다.For example, the squeegee is moved in parallel with the
또한, 반도체 칩(22) 및 반도체 칩(23), 및 틀(24A)의 높이를 미리 일치시키고 있는 경우에는, 반도체 칩(22) 및 반도체 칩(23), 및 틀(24A)보다도 위에 있는 여분의 수지(21)를 제거한다. 반도체 칩(22) 및 반도체 칩(23)보다도 틀(24A)을 높게 하고 있는 경우에는, 틀(24A)보다도 위에 있는 여분의 수지(21)를 제거한다. 이들의 경우에는, 다른 개구부(24Aa) 내로 흘려 넣어진 수지(21)끼리가 분리되게 된다.In addition, when the heights of the
이와 같이 해서 여분의 수지(21)를 제거한 후, 상기 마찬가지로, 소정 온도로 열처리를 행하여, 수지(21)를 경화시킨다.After removing the
또한, 반도체 칩(22) 및 반도체 칩(23), 및 틀(24A)의 높이를 미리 일치시키고 있는 경우에는, 상기한 바와 같이 스퀴지 등을 이용해서 여분의 수지(21)를 제거하여, 도 7에서 설명한 바와 같은 백 그라인딩 공정을 생략해도 된다. 반도체 칩(22) 및 반도체 칩(23)보다도 틀(24A)이 높은 경우에, 반도체 칩(22) 및 반도체 칩(23)의 배면에 수지(21)를 남기는 경우도 마찬가지로, 틀(24A)보다도 위의 여분의 수지(21)를 제거하여, 도 7에서 설명한 바와 같은 백 그라인딩 공정을 생략해도 된다.In the case where the heights of the
또한, 수지(21)를 흘려 넣을 때는, 지지체(50) 위의 전체에 흘려 넣는 방법 외에, 틀(24A)의 각 개구부(24Aa)에 각각 디스펜서 등을 이용해서 수지(21)를 흘려 넣는 방법을 이용할 수도 있다.In addition, when pouring the
이상과 같은 공정에 의해, 틀(24), 방열층(25) 및 틀부(33)를 더 구비함으로써 높은 방열성, 내습성을 나타내는 반도체 장치(10)가 형성된다.By the above process, the
그런데, 이 반도체 장치(10)와 같이 칩 내장 기판(20)에 틀(24)을 설치하지 않은 반도체 장치(MCP)는, 예를 들면 다음과 같은 흐름으로 형성된다. 즉, 접착제가 도포된 지지체에, 복수의 반도체 칩을 그들의 전극 패드면을 접착제측을 향해서 배치하고, 예를 들면 전체의 반도체 칩을 둘러싸는 틀을 설치해서 그 틀 안에 수지를 흘려 넣는다. 흘려 넣은 수지를 경화한 후에, 복수의 반도체 칩의 전극 패드면측에 배선층(재배선층)을 형성하기 위해서, 칩 내장 기판을 지지체로부터 분리한다. 이에 의해, 예를 들면 도 12 및 도 13에 도시한 바와 같은, 수지(201) 내에 반도체 칩(202) 및 반도체 칩(203)이 설치된 칩 내장 기판(200)을 얻는다.By the way, the semiconductor device MCP which does not provide the
단, 이와 같이 칩 내장 기판(200)을 지지체로부터 분리할 때는, 그 전의 수지(201)의 경화 수축에 의해 생긴 응력에 의해, 지지체로부터 분리한 칩 내장 기판(200)에, 도 12에 화살표로 나타낸 바와 같은 휘어짐이나 수축이 발생하는 경우가 있다.However, when the chip embedded substrate 200 is separated from the support in this manner, the chip embedded substrate 200 separated from the support by the stress caused by the curing shrinkage of the
또한, 그 후의 배선층 형성(재배선) 공정에서는, 절연막, 도전막의 형성에 가열 처리가 행해지는 경우가 있지만, 그 경우, 반도체 칩(202) 및 반도체 칩(203)과 수지(201)와의 열팽창율의 차이로부터, 마찬가지로 칩 내장 기판(200)에 휘어짐이나 수축이 발생할 수 있다. 또한, 반도체 칩(202)과 반도체 칩(203)의 사이에 있는 수지(201)와, 반도체 칩(202) 및 반도체 칩(203)의 주위에 있는 수지(201)의 양의 차이에 기인한 응력의 영향으로, 도 14에 도시한 바와 같이, 수지(201) 내의 반도체 칩(202) 및 반도체 칩(203)이 비스듬해지는 경우가 있다. 또한, 도 14에는, 수지(201)의 양의 차이에 기인한 응력의 정도를 화살표로 모식적으로 나타내고 있다.In the subsequent wiring layer formation (rewiring) step, heat treatment may be performed to form the insulating film and the conductive film, but in that case, the thermal expansion coefficient between the
재배선층의 형성에는 포토리소그래피 기술을 이용하지만, 칩 내장 기판(200)에 휘어짐, 반도체 칩(202) 및 반도체 칩(203)의 비스듬해짐이 있으면, 칩 내장 기판(200) 위에 투영되는 배선 등의 패턴이 흐려져서, 고정밀도의 패터닝이 곤란해지는 경우가 있다. 특히 반도체 칩(202) 및 반도체 칩(203)의 비스듬해짐은, 그들 사이를 전기적으로 접속하는 배선(칩 간 배선)을 형성하는 점에서, 큰 방해가 된다. 칩 내장 기판(200)의 핸들링으로 진공 흡착 방식을 채용하고 있는 경우에는, 칩 내장 기판(200)에 휘어짐이 생기고 있으면 흡착 불량이 발생하여, 핸들링 중에 칩 내장 기판(200)을 낙하시켜 버리는 경우도 일어날 수 있다. 칩 내장 기판(200)의 수축도, 6인치 ∼ 12인치인 기판에서는 큰 값으로 되어, 포토마스크와의 위치 정렬이 곤란해지는 경우가 있다.Photolithography is used to form the redistribution layer. However, if the chip embedded substrate 200 is warped and the
이에 반해, 상기 반도체 장치(10)에서는, 그 형성에 이용하는 칩 내장 기판(20A)의 수지(21) 내에, 반도체 칩(22) 및 반도체 칩(23) 외에, 틀(24A)을 설치하고, 그 틀(24A)의 개구부(24Aa)에 각각, 반도체 칩(22) 및 반도체 칩(23)을 배치한다. 이와 같이 칩 내장 기판(20A)의 수지(21) 내에 틀(24A)이 설치됨으로써, 수지(21)의 양이 감소하고, 또한 틀(24)이 수지(21)에 의한 응력에 맞서서 칩 내장 기판(20A)의 형상을 유지하는 역할을 한다. 그에 의해, 칩 내장 기판(20A)의 휘어짐, 반도체 칩(22) 및 반도체 칩(23)의 비스듬해짐이 효과적으로 억제되게 된다. 그 결과, 칩 내장 기판(20A) 위에 형성하는 배선층(재배선층)(30)의 도전부(31)를 고정밀도로 패터닝하는 것이 가능해진다.In contrast, in the
상기 칩 내장 기판(20A)에 따르면, 고정밀도로 패터닝된 도전부(31) 등을 구비한 배선층(30)을 갖고, 방열성 및 내습성이 우수한 반도체 장치(10)를 실현하는 것이 가능해진다.According to the chip-embedded
또한, 상기 칩 내장 기판(20A)과 같이 틀(24A)을 설치하는 경우에는, 반도체 칩(22) 및 반도체 칩(23)을, 예를 들면 다음의 도 15와 같이 해서 개구부(24Aa) 내에 배치하는 것이 바람직하다.In addition, when providing the
도 15는 반도체 칩의 배치예를 도시하는 도면이다. 도 15에는, 칩 내장 기판(20A)의 1조의 반도체 칩(22) 및 반도체 칩(23)과, 그 주위의 수지(21) 및 틀(24A)의 일부를 포함하는 영역의 평면을 모식적으로 도시하고 있다.It is a figure which shows the example of arrangement | positioning of a semiconductor chip. In FIG. 15, the plane of the area | region containing one set of the
반도체 칩(22) 및 반도체 칩(23)은, 도 15와 같이, 반도체 칩(22)과 반도체 칩(23) 사이의 거리, 반도체 칩(22)과 틀(24A) 사이의 거리 및 반도체 칩(23)과 틀(24A) 사이의 거리가, 모두 동일한 거리 d가 되도록 배치하는 것이 바람직하다. 혹은, 그들 거리가 동등 또는 가까운 값으로 되도록, 반도체 칩(22) 및 반도체 칩(23), 및 틀(24A)을 배치한다.As illustrated in FIG. 15, the
이러한 배치로 함으로써, 반도체 칩(22)과 반도체 칩(23) 사이, 반도체 칩(22)과 틀(24A) 사이, 및 반도체 칩(23)과 틀(24A) 사이에 존재하는 수지(21)에 의해 생기는 응력(혹은 응력의 불균형)이 완화되게 된다. 그 결과, 수지(21)에 기인한 반도체 칩(22) 및 반도체 칩(23)의 비스듬해짐을, 한층 효과적으로 억제하는 것이 가능해진다.With this arrangement, the
또한, 틀(24A)의 개구부(24Aa)에 3개 이상의 반도체 칩을 배치하는 경우도 마찬가지로, 각 반도체 칩 사이의 거리, 각 반도체 칩과 틀(24A) 사이의 거리를 적절하게 조정함으로써, 상기한 바와 같은 응력 완화, 반도체 칩의 비스듬해짐을 억제하는 것이 가능하다.Similarly, in the case where three or more semiconductor chips are arranged in the opening 24Aa of the
이상과 같이 해서 형성되는 반도체 장치(10)는, 외부 접속 패드(31c)를 이용해서, 회로 기판 등, 다른 전자 부품에 실장할 수 있다.The
도 16은 전자 장치의 구성예를 도시하는 도면이다. 도 16에는 전자 장치의 일례의 단면을 모식적으로 도시하고 있다.16 is a diagram illustrating a configuration example of an electronic device. Fig. 16 schematically shows a cross-section of an example of an electronic device.
도 16에 도시하는 전자 장치(100)는, 전자 부품(120) 및 전자 부품(120)에 실장된 반도체 장치(10)를 갖는다. 전자 부품(120)으로서는, 회로 기판 외에, 다른 MCP 등이 적용 가능하다. 반도체 장치(10)는, 그 보호막(34)으로부터 노출되도록 설치한 외부 접속 패드(31c)에, 범프(외부 접속 단자), 예를 들면 땜납 볼(110)이 설치되고, 그 땜납 볼(110)을 개재하여, 전자 부품(120)에 설치한 소정의 접속 패드(121)에 전기적으로 접속된다.The
고정밀도로 형성된 배선층(30)을 갖고, 방열성 및 내습성이 우수한 반도체 장치(10)를 구비하기 전자 장치(100)가 실현된다.The
다음으로, 제3 실시 형태에 대해서 설명한다. 제3 실시 형태에 따른 반도체 장치 형성 방법의 각 공정의 설명도를 도 17 내지 도 24에 도시한다. 이하, 각 공정에 대해서 순서대로 설명한다. 또한, 여기에서는, 1개의 반도체 장치에 2개의 반도체 칩이 포함되는 구조를 예로, 그 형성 방법을 설명한다.Next, the third embodiment will be described. 17 to 24 show explanatory diagrams of the respective steps of the semiconductor device forming method according to the third embodiment. Hereinafter, each process is demonstrated in order. In addition, here, the formation method is demonstrated using the structure which includes two semiconductor chips in one semiconductor device.
도 17 및 도 18은 제3 실시 형태에 따른 틀 및 반도체 칩의 배치 공정의 설명도이다. 도 17에는, 틀 및 반도체 칩을 배치한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다. 도 18에는, 틀 및 반도체 칩을 배치한 상태의 평면의 일례를 모식적으로 도시하고 있다.17 and 18 are explanatory views of the process of arranging the mold and the semiconductor chip according to the third embodiment. 17 schematically shows an example of a cross section of the main part in a state where the mold and the semiconductor chip are arranged. FIG. 18 schematically shows an example of a plane in a state where a mold and a semiconductor chip are arranged.
우선, 상기 도 3과 마찬가지로, 지지 기판(51) 위에 접착제(52)를 설치한 지지체(50)를 준비한다. 지지체(50)를 준비한 후, 지지체(50)의 접착제(52)를 설치한 면 위에, 틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)을, 각각 소정의 위치에 배치한다.First, similarly to FIG. 3, the
틀(24B)은 각 조의 반도체 칩(22) 및 반도체 칩(23)마다 1개씩 준비되고, 1조의 반도체 칩(22) 및 반도체 칩(23)이 내측에 배치되는 개구부(24Ba)를 갖는다. 틀(24B)은, 주로 후술하는 칩 내장 기판(20B)의 형성 시에 반도체 칩(22) 및 반도체 칩(23)이 비스듬해지는 것을 억제하는 기능, 및 다이싱 후에 얻어지는 각 반도체 장치(10)의 방열성 및 내습성을 향상시키는 기능을 갖는다.One
틀(24C)은 각 조의 반도체 칩(22) 및 반도체 칩(23)과 그것을 둘러싸는 틀(24B)이 내측에 배치되는 개구부(24Ca)를 갖는 격자 형상으로 되어 있다. 틀(24C)은, 주로 후술하는 칩 내장 기판(20B)의 형성 시에 그 칩 내장 기판(20B)에 휘어짐이 생기는 것을 억제하는 기능을 갖는다.The
예를 들면, 이들 틀(24B) 및 틀(24C)을 지지체(50)의 접착제(52) 위에 배치하고, 틀(24B)의 각 개구부(24Ba)에, 반도체 칩(22) 및 반도체 칩(23)을 전극 패드(22a) 및 전극 패드(23a)를 접착제(52)측을 향해서 배치한다. 틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)은, 접착제(52)에 의해 지지체(50) 위에 접착 고정된다.For example, these
또한, 반도체 칩(22) 및 반도체 칩(23)에는, 예를 들면 세로 5㎜×가로 3㎜×두께 0.6㎜의 사이즈의 것을 이용한다. 틀(24B)에는, 예를 들면 세로 10㎜×가로 11.5㎜×두께 0.5㎜ ∼ 0.6㎜의 외형 사이즈로, 세로 6㎜×가로 7.5㎜의 개구부(24Ba)가 설치된, Cu제의 것을 이용한다. 틀(24C)에는, 예를 들면 세로 12㎜×가로 13.5㎜의 개구부(24Ca)가 설치된, 두께 0.5㎜ ∼ 0.6㎜의 Cu제의 것을 이용한다. 이러한 틀(24C)의 각 개구부(24Ca)의 내측에, 틀(24C)로부터 2㎜의 간격을 두고 틀(24B)을 배치한다. 그리고, 그 틀(24B)의 각 개구부(24Ba)의 내측에, 반도체 칩(22) 및 반도체 칩(23)을, 그들 사이의 거리를 0.5㎜로 하고, 반도체 칩(22)과 틀(24B)의 거리 및 반도체 칩(23)과 틀(24B)의 거리도 0.5㎜로 하여, 배치한다. 틀(24B)과 반도체 칩(22) 및 반도체 칩(23)을, 이러한 배치로 함으로써, 후술하는 칩 내장 기판(20B)의 형성 시에 반도체 칩(22) 및 반도체 칩(23)이 수지(21)에 의해 생기는 응력으로 비스듬해지는 것을 효과적으로 억제하는 것이 가능해진다.As the
반도체 칩(22) 및 반도체 칩(23)의 배치에는, 예를 들면 다이 본더를 이용한다. 여기서, 지지체(50) 위에 틀(24B) 및 틀(24C)을 먼저 배치하고, 배치한 틀(24B) 및 틀(24C)의 위치 정보에 기초하여 반도체 칩(22) 및 반도체 칩(23)을 배치하도록 하면, 반도체 칩(22) 및 반도체 칩(23)의 배치 정밀도를 향상시킬 수 있다. For example, a die bonder is used to arrange the
틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)을 배치하는 공정에서는, 반드시 그들의 높이가 엄밀하게 일치하고 있는 것을 필요로 하지 않는다. 예를 들면, 도 17에 도시한 바와 같이, 틀(24B) 및 틀(24C)보다도 반도체 칩(22) 및 반도체 칩(23)쪽이 높게 되어 있어도 된다.In the process of arranging the
도 19는 제3 실시 형태에 따른 수지 배설 공정의 설명도이다. 도 19에는 수지를 배설한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다.19 is an explanatory diagram of a resin discharging step according to the third embodiment. 19 schematically shows an example of a cross section of the main part in the state where the resin is disposed.
지지체(50) 위에 틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)을 배치해서 고정한 후에는, 틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)을 수지(21)에 의해 밀봉한다. 수지(21)는, 예를 들면 우선 지지체(50)의 주위를 틀 등으로 둘러싸고, 그 둘레 안에, 지지체(50)의 상방으로부터, 반도체 칩(22) 및 반도체 칩(23)의 높이를 초과할 정도로 흘려 넣는다. 수지(21)의 흘려 넣기는, 공기 중 또는 진공 중에서 행한다. 수지(21)에는, 에폭시 수지 등을 이용한다. 수지(21)를 흘려 넣은 후에는, 열처리에 의해 수지(21)를 경화한다.After arranging and fixing the
도 20은 제3 실시 형태에 따른 백 그라인딩 공정의 설명도이다. 도 20에는, 백 그라인딩을 행한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다.20 is an explanatory diagram of a back grinding process according to a third embodiment. 20, an example of the cross section of the principal part of the state which carried out the back grinding is shown typically.
수지(21)를 지지체(50) 위에 흘려 넣고, 경화시킨 후에는, 백 그라인딩을 행하여, 수지(21)의 형성면측의 표면을 평탄하게 한다. 백 그라인딩의 양은, 예를 들면 약 100㎛로 한다. 백 그라인딩은, 수지(21)뿐만 아니라, 반도체 칩(22) 및 반도체 칩(23)을 포함시켜, 또는 틀(24B) 및 틀(24C)도 포함시켜서, 행할 수 있다. 도 20에는, 수지(21)로부터, 틀(24B), 틀(24C), 반도체 칩(22) 및 반도체 칩(23)이 노출되도록, 적어도 수지(21)와 반도체 칩(22) 및 반도체 칩(23)의 백 그라인딩을 행한 경우를 예시하고 있다. 또한, 이와 같이 틀(24B) 및 틀(24C)의 높이와 반도체 칩(22) 및 반도체 칩(23)의 높이를 일치시키는 것이, 방열성 및 내습성을 향상시키고, 또한 수지(21)에 의한 응력을 완화하는 점에서 바람직하다.After the
여기까지의 공정에 의해, 지지체(50) 위에 칩 내장 기판(수지 몰드 기판)(20B)이 형성된다.By the process so far, the chip embedded substrate (resin mold substrate) 20B is formed on the
도 21 및 도 22는 제3 실시 형태에 따른 칩 내장 기판 분리 공정의 설명도이다. 도 21에는, 분리된 칩 내장 기판의 주요부 단면의 일례를 모식적으로 도시하고 있다. 도 22에는, 분리된 칩 내장 기판의 평면의 일례를 모식적으로 도시하고 있다.21 and 22 are explanatory diagrams of a chip-embedded substrate separation process according to the third embodiment. 21, an example of the cross section of the principal part of the separated chip | board embedded board is shown typically. FIG. 22 schematically shows an example of a plane of the separated chip embedded substrate.
소정량의 백 그라인딩을 행한 후에는, 칩 내장 기판(20B)을, 지지체(50)로부터 분리한다. 접착제(52)에 열가소성의 수지를 이용하고 있는 경우에는, 그 연화 온도 이상으로 가열하여, 슬라이드 오프해서 칩 내장 기판(20B)을 지지체(50)로부터 분리한다. 이에 의해, 도 21 및 도 22에 도시한 바와 같은, 수지(21)의 표면(21a)으로부터 반도체 칩(22)의 전극 패드(22a) 및 반도체 칩(23)의 전극 패드(23a)가 노출된 칩 내장 기판(20B)이 얻어진다.After the predetermined amount of back grinding is performed, the chip embedded
칩 내장 기판(20B)은, 틀(24B)과 함께, 격자 형상의 틀(24C)이 설치되어 있음으로써, 그 칩 내장 기판(20B)의 휘어짐의 발생이 효과적으로 억제된다. 일례로서, 지지체(50)로부터 분리된, 직경 8인치(약 200㎜)의 칩 내장 기판(20B)의 휘어짐은 약 3㎛이었다. 한편, 수지(21) 내에 틀(24B) 및 틀(24C)을 설치하지 않고 마찬가지의 흐름으로 형성한 칩 내장 기판의 휘어짐은, 약 200㎛였다. 수지(21) 내에 틀(24B) 및 틀(24C)을 설치함으로써, 지지체(50)로부터의 분리 후에 얻어지는 칩 내장 기판(20B)의 휘어짐을 효과적으로 억제할 수 있다.As the chip | tip embedded
도 23은 제3 실시 형태에 따른 배선층 및 방열층의 형성 공정의 설명도이다. 도 23에는, 배선층 및 방열층을 형성한 상태의 일례의 주요부 단면을 모식적으로 도시하고 있다.It is explanatory drawing of the formation process of the wiring layer and heat dissipation layer which concerns on 3rd Embodiment. 23, the principal part cross section of an example of the state which formed the wiring layer and the heat dissipation layer is shown typically.
칩 내장 기판(20B)을 지지체(50)로부터 분리한 후에는, 그 칩 내장 기판(20B)의, 수지(21)로부터 전극 패드(22a) 및 전극 패드(23a)가 노출되는 표면(21a)에, 배선층(재배선층)(30A)을 형성한다. 배선층(30A)은, 표면(21a) 위로의 절연막 및 도전막의 형성, 포토리소그래피 기술을 이용한 패터닝에 의해, 절연부(32) 내에 도전부(31) 및 틀부(33)를 형성하고, 최표면에 외부 접속 패드(31c)를 남겨서 보호막(34)을 형성해서 얻어진다.After the chip embedded
지지체(50)로부터 분리한 칩 내장 기판(20B)의 이면(21b)에는, 방열층(25A)을 형성한다. 또한, 방열층(25A)의 형성은, 배선층(30A)의 형성 후에 행해도 되고, 배선층(30A)의 형성 전에 행해도 된다.A
칩 내장 기판(20B)에서는, 수지(21) 내에 틀(24B) 및 틀(24C)이 설치됨으로써, 칩 내장 기판(20B)의 휘어짐, 반도체 칩(22) 및 반도체 칩(23)의 비스듬해짐이 효과적으로 억제된다. 여기서, 칩 내장 기판(20B)에서는, 그 배선층(30A)에 3㎛ 이하라는 비교적 미세한 칩 간 배선을 형성할 수 있는 것을 확인했다. 한편, 수지(21) 내에 틀(24B) 및 틀(24C)을 설치하지 않고 마찬가지의 흐름으로 형성한 칩 내장 기판에서는, 반도체 칩(22) 및 반도체 칩(23)의 비스듬해짐에 의한 노광 장해가 발생하여, 10㎛ 미만의 칩 간 배선을 형성할 수 없었다. 수지(21) 내에 틀(24B) 및 틀(24C)을 설치함으로써, 절연부(32) 내에 고정밀도로 패터닝된 도전부(31) 등을 구비하는 배선층(30A)이 형성된 칩 내장 기판(20B)을 얻을 수 있다.In the chip embedded
도 24는 제3 실시 형태에 따른 다이싱 공정의 설명도이다. 도 24에는, 다이싱을 행한 상태의 주요부 단면의 일례를 모식적으로 도시하고 있다.It is explanatory drawing of the dicing process which concerns on 3rd embodiment. 24, the example of the principal part cross section in the state which carried out the dicing is shown typically.
배선층(30A) 및 방열층(25A)의 형성 후에는, 다이싱 소우를 이용해서, 배선층(30A), 칩 내장 기판(20B) 및 방열층(25A)을, 소정의 위치에서 절단하여, 개개의 반도체 장치(10)(MCP)로 개편화한다. 개편화 시에는, 상기한 틀(24B)이, 각 반도체 장치(10) 내에 반도체 칩(22) 및 반도체 칩(23)을 둘러싸는 틀(24)로서 남도록, 다이싱 소우에 의한 절단을 행한다. 이에 의해, 도 24에 도시한 바와 같은, 틀(24)(틀(24B)) 및 방열층(25)(방열층(25A))을 포함하는 칩 내장 기판(20)(칩 내장 기판(20B)) 위에, 틀부(33)를 포함하는 배선층(30)(배선층(30A))이 형성된, 개개의 반도체 장치(10)가 얻어진다.After formation of the
이와 같이 해서 얻어진 반도체 장치(10)에서는, 틀(24), 방열층(25) 및 틀부(33)를 설치하지 않고 형성된 반도체 장치와 비교하여, 방열 효율에서 15%의 향상이 확인되고, 고온 고습 신뢰성 시험에 의해 20%의 수율 향상이 확인되었다. 또한, 반도체 장치(10)에 있어서, 틀(24), 방열층(25)을 형성하고, 틀부(33)를 설치하지 않고 반도체 장치를 형성한 경우에는, 틀(24), 방열층(25) 및 틀부(33)를 모두 설치하지 않고 형성된 반도체 장치와 비교하여, 방열 효율에 의해 15%의 향상이 확인되고, 고온 고습 신뢰성 시험에 의해 8%의 수율 향상이 확인되었다.In the
또한, 제3 실시 형태로서 설명한 이상의 공정에 있어서, 도 19에 도시한 바와 같이 틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)을 배치한 지지체(50) 위에 수지(21)를 흘려 넣은 후, 스퀴지 등을 이용해서 여분의 수지(21)를 제거해도 된다.Moreover, in the above process demonstrated as 3rd Embodiment, as shown in FIG. 19, on the
예를 들면, 스퀴지를 이용해서 반도체 칩(22) 및 반도체 칩(23)보다도 위에 있는 여분의 수지(21)를 제거할 수 있다. 이 외에, 틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)의 높이를 미리 일치시키고 있는 경우에는, 그들 위에 있는 여분의 수지(21)를 제거할 수 있다. 틀(24B) 및 틀(24C)을 반도체 칩(22) 및 반도체 칩(23)보다도 높게 하고 있는 경우에는, 틀(24B) 및 틀(24C)보다도 위에 있는 여분의 수지(21)를 제거할 수 있다.For example, the
또한, 틀(24B) 및 틀(24C), 및 반도체 칩(22) 및 반도체 칩(23)의 높이를 미리 일치시키고 있는 경우에는, 상기한 바와 같이 스퀴지 등을 이용해서 여분의 수지(21)를 제거하여, 백 그라인딩 공정(도 20)을 생략해도 된다. 반도체 칩(22) 및 반도체 칩(23)보다도 틀(24B) 및 틀(24C)이 높은 경우에, 반도체 칩(22) 및 반도체 칩(23)의 배면에 수지(21)를 남기는 경우에는, 틀(24B) 및 틀(24C)보다도 위의 수지(21)를 제거하여, 백 그라인딩 공정(도 20)을 생략해도 된다.In the case where the heights of the
또한, 수지(21)를 흘려 넣을 때는, 지지체(50) 위의 전체에 흘려 넣는 방법 외에, 틀(24B)의 각 개구부(24Ba), 틀(24C)의 각 개구부(24Ca)에, 디스펜서 등을 이용해서 각각 수지(21)를 흘려 넣는 방법을 이용할 수도 있다.In addition, when pouring
이상과 같은 공정에 의해, 고정밀도로 패터닝된 도전부(31) 등을 구비한 배선층(30)을 갖는 칩 내장 기판(20B)을 실현하는 것이 가능해진다. 또한, 그러한 칩 내장 기판(20B)을 이용함으로써, 고정밀도로 형성된 배선층(30)을 갖고, 방열성 및 내습성이 우수한 반도체 장치(10)를 실현하는 것이 가능해진다.Through the above steps, it becomes possible to realize the chip-embedded
또한, 상기 예에서는, 칩 내장 기판(20B)의 수지(21) 내에, 주로 칩 내장 기판(20B)의 휘어짐을 억제하는 틀(24C)로서, 격자 형상의 것을 이용했지만, 틀(24C)의 형상은, 이러한 격자 형상의 것에는 한정되지 않는다.In the above example, although the lattice shape is used as the
도 25 내지 도 28은 제3 실시 형태에 따른 틀의 다른 예를 도시하는 도면이다. 도 25 내지 도 28에는, 틀을 설치한 칩 내장 기판의 예의 평면을 모식적으로 도시하고 있다.25-28 is a figure which shows the other example of the frame which concerns on 3rd Embodiment. 25 to 28 schematically show a plane of an example of a chip-embedded substrate provided with a frame.
칩 내장 기판(20B)의 수지(21) 내에 설치하는 틀(24C)로서는, 도 25에 도시한 바와 같이, 병행하게 연장되는 한 쌍의 틀(보강 부재)을, 중앙에 병설된 틀(24B)을 사이에 두도록, 세로 방향 및 가로 방향으로 각각 배치한 것을 이용할 수 있다. 이러한 틀(24C)을 이용한 경우에도, 칩 내장 기판(20B)의 휘어짐을 억제할 수 있다.As the
또한, 도 26에 도시한 바와 같이, 모든 틀(24B)을 둘러싸도록 최외주의 틀(24B)의 외측을 따라 배치한 틀(24C)로 할 수도 있다. 또한, 도 27에 도시한 바와 같이, 모든 틀(24B)을 둘러싸도록 칩 내장 기판(20B)의 가장자리부를 따라 주형상으로 배치한 틀(24C)로 할 수도 있다. 이러한 틀(24C)을 이용한 경우에도, 칩 내장 기판(20B)의 휘어짐을 억제할 수 있다.In addition, as shown in FIG. 26, it can also be set as the
또한, 도 28에 도시한 바와 같이, 칩 내장 기판(20B)의 중앙에 병설된 틀(24B) 사이에서, 칩 내장 기판(20B)의 중심을 통하도록 세로 방향 및 가로 방향으로 각각 배치한 틀(24C)로 할 수도 있다. 이러한 틀(24C)을 이용한 경우에도, 칩 내장 기판(20B)의 휘어짐을 억제할 수 있다.As shown in FIG. 28, between the
또한, 도 25 내지 도 28에 도시한 틀(24C)은, 1매의 칩 내장 기판(20B)에, 단독으로 이용할 수 있는 것 외에, 조합해서 이용할 수도 있다.In addition, the
이상 설명한 실시 형태에 관한 것으로, 또한 이하의 부기를 개시한다.It relates to embodiment described above, and also discloses the following bookkeeping.
(부기 1) 절연층과,(Supplementary Note 1) Insulation Layer
상기 절연층 내에 배설된 제1 반도체 소자 및 제2 반도체 소자와,A first semiconductor element and a second semiconductor element disposed in the insulating layer;
상기 절연층보다도 높은 열전도도를 갖고, 상기 절연층을 개재하여 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 둘러싸는 틀과,A frame having a higher thermal conductivity than the insulating layer and surrounding the first semiconductor element and the second semiconductor element via the insulating layer;
상기 절연층의 상방에 배설되고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자에 전기적으로 접속된 도전부를 갖는 배선층A wiring layer disposed above the insulating layer and having a conductive portion electrically connected to the first semiconductor element and the second semiconductor element.
을 포함하는 것을 특징으로 하는 반도체 장치.A semiconductor device comprising a.
(부기 2) 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 각각, 상기 절연층으로부터 노출되는 제1 전극 패드 및 제2 전극 패드를 갖고,(Supplementary Note 2) The first semiconductor element and the second semiconductor element each have a first electrode pad and a second electrode pad exposed from the insulating layer,
상기 도전부는, 상기 제1 전극 패드 및 상기 제2 전극 패드에 전기적으로 접속되어 있는The conductive portion is electrically connected to the first electrode pad and the second electrode pad.
것을 특징으로 하는 부기 1에 기재된 반도체 장치.The semiconductor device according to Appendix 1, characterized by the above-mentioned.
(부기 3) 상기 배선층은, 상기 도전부를 포함하는 영역을 둘러싸고, 상기 틀에 접속된 틀부를 갖는 것을 특징으로 하는 부기 1 또는 2에 기재된 반도체 장치.(Supplementary Note 3) The semiconductor device according to
(부기 4) 상기 절연층의 상기 배선층의 배설면측과 반대의 면측에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 틀에 접속된 층을 포함하는 것을 특징으로 하는 부기 1 내지 3 중 어느 하나에 기재된 반도체 장치.(Supplementary Note 4) Any one of Supplementary Notes 1 to 3, wherein the insulating layer includes a layer which is disposed on the surface side opposite to the surface of the wiring layer on the opposite side of the wiring layer, has a higher thermal conductivity than the insulating layer, and is connected to the frame. The semiconductor device of one.
(부기 5) 상기 층은, 상기 제1 반도체 소자 및 상기 제2 반도체 소자 중 적어도 한 쪽과 접해 있는 것을 특징으로 하는 부기 4에 기재된 반도체 장치.(Supplementary Note 5) The semiconductor device according to Supplementary Note 4, wherein the layer is in contact with at least one of the first semiconductor element and the second semiconductor element.
(부기 6) 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 상기 틀과의 거리는, 상기 제1 반도체 소자와 상기 제2 반도체 소자 사이의 거리와 동일한 것을 특징으로 하는 부기 1 내지 5 중 어느 하나에 기재된 반도체 장치.(Supplementary Note 6) The distance between the first semiconductor element, the second semiconductor element, and the frame is the same as the distance between the first semiconductor element and the second semiconductor element. The semiconductor device described.
(부기 7) 절연층과, 상기 절연층의 제1 영역 내에 배설된 제1 반도체 소자 및 제2 반도체 소자와, 상기 절연층 내에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 제1 영역의 상기 절연층을 개재하여 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 둘러싸는 제1 틀을 포함하는 기판을 형성하는 공정과,(Supplementary note 7) The insulating layer, the first semiconductor element and the second semiconductor element disposed in the first region of the insulating layer, the insulating layer disposed in the insulating layer and having a higher thermal conductivity than the insulating layer, and the first region. Forming a substrate including a first frame surrounding the first semiconductor element and the second semiconductor element via the insulating layer of
상기 기판의 상방에, 상기 제1 반도체 소자 및 상기 제2 반도체 소자에 전기적으로 접속된 제1 도전부를 갖는 배선층을 형성하는 공정과,Forming a wiring layer having a first conductive portion electrically connected to the first semiconductor element and the second semiconductor element above the substrate;
상기 배선층 및 상기 기판을, 상기 제1 영역의 상기 절연층이 상기 제1 틀의 적어도 일부로 둘러싸이도록, 절단하는 공정Cutting the wiring layer and the substrate such that the insulating layer in the first region is surrounded by at least a portion of the first mold.
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.Method for manufacturing a semiconductor device comprising a.
(부기 8) 형성되는 상기 기판은, 상기 절연층의 제2 영역 내에 배설된 제3 반도체 소자 및 제4 반도체 소자와, 상기 절연층 내에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 제2 영역의 상기 절연층을 개재하여 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 둘러싸는 제2 틀을 더 갖고,(Supplementary Note 8) The substrate to be formed includes a third semiconductor element and a fourth semiconductor element disposed in the second region of the insulating layer, and are disposed in the insulating layer and have a higher thermal conductivity than the insulating layer. Further having a second frame surrounding the third semiconductor element and the fourth semiconductor element via the insulating layer in two regions,
형성되는 상기 배선층은, 상기 제3 반도체 소자 및 상기 제4 반도체 소자에 전기적으로 접속된 제2 도전부를 더 갖고,The wiring layer formed further has a second conductive portion electrically connected to the third semiconductor element and the fourth semiconductor element,
상기 배선층 및 상기 기판을 절단하는 공정은, 상기 배선층 및 상기 기판을, 상기 제1 틀과 상기 제2 틀 사이의 위치에서, 상기 제1 영역의 상기 절연층이 상기 제1 틀의 적어도 일부로 둘러싸이고, 또한 상기 제2 영역의 상기 절연층이 상기 제2 틀의 적어도 일부로 둘러싸이도록, 절단하는 공정을 포함하는In the step of cutting the wiring layer and the substrate, the insulating layer in the first region is surrounded by at least a portion of the first mold at the position between the first mold and the second mold. And cutting so that the insulating layer in the second region is surrounded by at least a portion of the second mold.
것을 특징으로 하는 부기 7에 기재된 반도체 장치의 제조 방법.A method for manufacturing a semiconductor device according to Appendix 7, which is characterized by the above-mentioned.
(부기 9) 상기 기판을 형성하는 공정은,(Supplementary note 9) The step of forming the substrate,
지지체 위에 상기 제1 틀 및 상기 제2 틀을 배치하는 공정과,Disposing the first frame and the second frame on a support;
상기 제1 틀 내에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 배치하는 공정과,Disposing the first semiconductor element and the second semiconductor element in the first mold;
상기 제2 틀 내에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 배치하는 공정과,Disposing the third semiconductor element and the fourth semiconductor element in the second mold;
상기 지지체 위에 상기 절연층을 형성하고, 상기 제1 틀 및 상기 제2 틀, 및 상기 제1 반도체 소자, 상기 제2 반도체 소자,The insulating layer is formed on the support, wherein the first frame and the second frame, the first semiconductor device, the second semiconductor device,
상기 제3 반도체 소자 및 상기 제4 반도체 소자를, 상기 절연층에 매립하는 공정과, 상기 절연층으로부터 상기 지지체를 박리하는 공정Embedding the third semiconductor element and the fourth semiconductor element in the insulating layer; and removing the support from the insulating layer.
을 포함하는 것을 특징으로 하는 부기 8에 기재된 반도체 장치의 제조 방법.A method for manufacturing a semiconductor device according to Appendix 8, comprising a.
(부기 10) 상기 기판을 형성하는 공정은, 상기 지지체 위에, 상기 제1 틀과 상기 제2 틀 사이를 통하도록 제3 틀을 연장시켜서 배치하는 공정을 포함하는 것을 특징으로 하는 부기 9에 기재된 반도체 장치의 제조 방법.(Supplementary Note 10) The semiconductor forming apparatus according to Supplementary Note 9, wherein the step of forming the substrate includes a step of extending and arranging a third mold on the support so as to pass between the first mold and the second mold. Method of manufacturing the device.
(부기 11) 상기 기판을 형성하는 공정은, 상기 지지체 위에, 상기 제1 틀 및 상기 제2 틀을 포함하는 영역을 둘러싸이도록 제4 틀을 연장시켜서 배치하는 공정을 포함하는 것을 특징으로 하는 부기 9 또는 10에 기재된 반도체 장치의 제조 방법.(Supplementary Note 11) The step of forming the substrate includes a process of extending the fourth frame so as to surround a region including the first frame and the second frame on the support. Or the manufacturing method of the semiconductor device of 10.
(부기 12) 상기 제1 틀과 상기 제2 틀이 일체인 것을 특징으로 하는 부기 9에 기재된 반도체 장치의 제조 방법.(Supplementary Note 12) The method for manufacturing a semiconductor device according to Supplementary Note 9, wherein the first mold and the second mold are integral.
(부기 13) 상기 제1 반도체 소자 및 상기 제2 반도체 소자는 각각, 상기 절연층으로부터 노출되는 제1 전극 패드 및 제2 전극 패드를 갖고,(Supplementary Note 13) The first semiconductor element and the second semiconductor element each have a first electrode pad and a second electrode pad exposed from the insulating layer,
상기 제1 도전부는, 상기 제1 전극 패드 및 상기 제2 전극 패드에 전기적으로 접속되고,The first conductive portion is electrically connected to the first electrode pad and the second electrode pad,
상기 제3 반도체 소자 및 상기 제4 반도체 소자는 각각, 상기 절연층으로부터 노출되는 제3 전극 패드 및 제4 전극 패드를 갖고,The third semiconductor element and the fourth semiconductor element each have a third electrode pad and a fourth electrode pad exposed from the insulating layer,
상기 제2 도전부는, 상기 제3 전극 패드 및 상기 제4 전극 패드에 전기적으로 접속되어 있는The second conductive portion is electrically connected to the third electrode pad and the fourth electrode pad.
것을 특징으로 하는 부기 8 내지 12 중 어느 하나에 기재된 반도체 장치의 제조 방법.The manufacturing method of the semiconductor device in any one of notes 8-12 characterized by the above-mentioned.
(부기 14) 상기 배선층을 형성하는 공정은, 상기 제1 도전부를 포함하는 영역을 둘러싸고 상기 제1 틀에 접속된 제1 틀부, 및 상기 제2 도전부를 포함하는 영역을 둘러싸고 상기 제2 틀에 접속된 제2 틀부를 형성하는 공정을 포함하는 것을 특징으로 하는 부기 8 내지 13 중 어느 하나에 기재된 반도체 장치의 제조 방법.(Supplementary Note 14) The step of forming the wiring layer surrounds a region including the first conductive portion and is connected to the first mold and a region including the second conductive portion and is connected to the second mold. The manufacturing method of the semiconductor device in any one of notes 8-13 characterized by including the process of forming the 2nd frame part.
(부기 15) 상기 기판을 형성하는 공정 후에, 상기 절연층의 상기 배선층의 형성면과 반대의 면측에, 상기 절연층보다도 높은 열전도도를 갖고, 상기 제1 틀 및 상기 제2 틀에 접속된 층을 형성하는 공정을 포함하는 것을 특징으로 하는 부기 8 내지 14 중 어느 하나에 기재된 반도체 장치의 제조 방법.(Supplementary Note 15) After the step of forming the substrate, a layer having a higher thermal conductivity than the insulating layer on the surface side of the insulating layer opposite to the formation surface of the wiring layer and connected to the first mold and the second mold. A method for manufacturing a semiconductor device according to any one of Supplementary Notes 8 to 14, which includes a step of forming a film.
(부기 16) 절연층과,(Supplementary Note 16) With Insulation Layer,
상기 절연층의 제1 영역 내에 배설된 제1 반도체 소자 및 제2 반도체 소자와,A first semiconductor element and a second semiconductor element disposed in the first region of the insulating layer;
상기 절연층 내에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 제1 영역의 상기 절연층을 개재하여 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 둘러싸는 제1 틀과,A first mold disposed in the insulating layer and having a higher thermal conductivity than the insulating layer and surrounding the first semiconductor element and the second semiconductor element via the insulating layer in the first region;
상기 절연층의 제2 영역 내에 배설된 제3 반도체 소자 및 제4 반도체 소자와,A third semiconductor element and a fourth semiconductor element disposed in the second region of the insulating layer;
상기 절연층 내에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 제2 영역의 상기 절연층을 개재하여 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 둘러싸는 제2 틀A second mold disposed in the insulating layer and having a higher thermal conductivity than the insulating layer and surrounding the third semiconductor element and the fourth semiconductor element via the insulating layer in the second region.
을 포함하는 것을 특징으로 하는 기판.Substrate comprising a.
(부기 17) 상기 절연층 내에 배설되고, 상기 제1 틀과 상기 제2 틀 사이를 통해서 연장된 제3 틀을 포함하는 것을 특징으로 하는 부기 16에 기재된 기판.(Supplementary Note 17) The substrate according to Supplementary Note 16, comprising a third mold disposed in the insulating layer and extending between the first mold and the second mold.
(부기 18) 상기 절연층 내에 배설되고, 상기 제1 틀 및 상기 제2 틀을 포함하는 영역을 둘러싸이도록 연장된 제4 틀을 포함하는 것을 특징으로 하는 부기 16 또는 17에 기재된 기판.(Supplementary Note 18) A substrate according to Supplementary Note 16 or 17, comprising a fourth frame disposed in the insulating layer and extending to enclose an area including the first frame and the second frame.
(부기 19) 상기 제1 틀과 상기 제2 틀이 일체인 것을 특징으로 하는 부기 16에 기재된 기판.(Supplementary Note 19) The substrate according to Supplementary Note 16, wherein the first frame and the second frame are integrated.
(부기 20) 절연층과, 상기 절연층 내에 배설된 제1 반도체 소자 및 제2 반도체 소자와, 상기 절연층보다도 높은 열전도도를 갖고, 상기 절연층을 개재하여 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 둘러싸는 틀과, 상기 절연층의 상방에 배설되고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자에 전기적으로 접속된 도전부를 갖는 배선층을 포함하는 반도체 장치와,(Supplementary Note 20) The insulating layer, the first semiconductor element and the second semiconductor element disposed in the insulating layer, and the thermal conductivity higher than that of the insulating layer, are interposed between the first semiconductor element and the second through the insulating layer. A semiconductor device comprising a frame surrounding a semiconductor element, and a wiring layer disposed above the insulating layer and electrically connected to the first semiconductor element and the second semiconductor element;
상기 반도체 장치의 상기 배선층측에 배설되고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 상기 배선층을 이용해서 전기적으로 접속된 전자 부품The electronic component arrange | positioned at the said wiring layer side of the said semiconductor device, and electrically connected using the said 1st semiconductor element, the said 2nd semiconductor element, and the said wiring layer.
을 포함하는 전자 장치.Electronic device comprising a.
10, 10a, 10b, 10c, 10d : 반도체 장치(MCP)
20, 20A, 20B, 200 : 칩 내장 기판(기판)
21, 201 : 수지(절연층)
21a : 표면
21b : 이면
22, 23, 202, 203 : 반도체 칩(반도체 소자)
22a, 23a : 전극 패드
24, 24A, 24B, 24C : 틀
24Aa, 24Ba, 24Ca : 개구부
25, 25A : 방열층
30, 30A : 배선층
31 : 도전부
31a : 비아
31b : 배선
31c : 외부 접속 패드
32 : 절연부
33 : 틀부
34 : 보호막
50 : 지지체
51 : 지지 기판
52 : 접착제
100 : 전자 장치
110 : 땜납 볼
120 : 전자 부품
121 : 접속 패드10, 10a, 10b, 10c, and 10d: semiconductor device (MCP)
20, 20A, 20B, 200: chip embedded board (substrate)
21, 201: resin (insulating layer)
21a: surface
21b: back side
22, 23, 202, 203: semiconductor chip (semiconductor element)
22a, 23a: electrode pad
24, 24A, 24B, 24C: Frame
24Aa, 24Ba, 24Ca: opening
25, 25A: heat dissipation layer
30, 30A: wiring layer
31: challenge
31a: Via
31b: wiring
31c: external connection pad
32: insulation
33: frame part
34: protective film
50: support
51: support substrate
52: adhesive
100: Electronic device
110: solder ball
120: electronic components
121: connection pad
Claims (11)
상기 절연층 내에 배설된 제1 반도체 소자 및 제2 반도체 소자와,
상기 절연층보다도 높은 열전도도를 갖고, 상기 절연층을 개재하여 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 둘러싸는 틀과,
상기 절연층의 상방에 배설되고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자에 전기적으로 접속된 도전부를 갖는 배선층
을 포함하는 것을 특징으로 하는 반도체 장치.With insulation layer,
A first semiconductor element and a second semiconductor element disposed in the insulating layer;
A frame having a higher thermal conductivity than the insulating layer and surrounding the first semiconductor element and the second semiconductor element via the insulating layer;
A wiring layer disposed above the insulating layer and having a conductive portion electrically connected to the first semiconductor element and the second semiconductor element.
A semiconductor device comprising a.
상기 제1 반도체 소자 및 상기 제2 반도체 소자는 각각, 상기 절연층으로부터 노출되는 제1 전극 패드 및 제2 전극 패드를 갖고,
상기 도전부는, 상기 제1 전극 패드 및 상기 제2 전극 패드에 전기적으로 접속되어 있는
것을 특징으로 하는 반도체 장치.The method of claim 1,
The first semiconductor element and the second semiconductor element each have a first electrode pad and a second electrode pad exposed from the insulating layer,
The conductive portion is electrically connected to the first electrode pad and the second electrode pad.
A semiconductor device, characterized in that.
상기 배선층은, 상기 도전부를 포함하는 영역을 둘러싸고, 상기 틀에 접속된 틀부를 갖는 것을 특징으로 하는 반도체 장치.The method according to claim 1 or 2,
The wiring layer surrounds a region including the conductive portion and has a mold portion connected to the mold.
상기 절연층의 상기 배선층의 배설면측과 반대의 면측에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 틀에 접속된 층을 포함하는 것을 특징으로 하는 반도체 장치.The method according to claim 1 or 2,
And a layer disposed on the surface side of the insulating layer opposite to the surface of the wiring layer opposite to the surface of the insulating layer and having a higher thermal conductivity than the insulating layer and connected to the mold.
상기 기판의 상방에, 상기 제1 반도체 소자 및 상기 제2 반도체 소자에 전기적으로 접속된 제1 도전부를 갖는 배선층을 형성하는 공정과,
상기 배선층 및 상기 기판을, 상기 제1 영역의 상기 절연층이 상기 제1 틀의 적어도 일부로 둘러싸이도록, 절단하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.A first semiconductor element and a second semiconductor element disposed in a first region of the insulating layer, and a second semiconductor element and a second semiconductor element disposed in the insulating layer, and having a higher thermal conductivity than the insulating layer, A step of forming a substrate including a first frame surrounding the first semiconductor element and the second semiconductor element through the first frame,
Forming a wiring layer having a first conductive portion electrically connected to the first semiconductor element and the second semiconductor element above the substrate;
The wiring layer and the substrate are cut so that the insulating layer of the first region is surrounded by at least a part of the first frame
And forming a second insulating film on the semiconductor substrate.
형성되는 상기 기판은, 상기 절연층의 제2 영역 내에 배설된 제3 반도체 소자 및 제4 반도체 소자와, 상기 절연층 내에 배설되고, 상기 절연층보다도 높은 열전도도를 갖고, 상기 제2 영역의 상기 절연층을 개재하여 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 둘러싸는 제2 틀을 더 갖고,
형성되는 상기 배선층은, 상기 제3 반도체 소자 및 상기 제4 반도체 소자에 전기적으로 접속된 제2 도전부를 더 갖고,
상기 배선층 및 상기 기판을 절단하는 공정은, 상기 배선층 및 상기 기판을, 상기 제1 틀과 상기 제2 틀 사이의 위치에서, 상기 제1 영역의 상기 절연층이 상기 제1 틀의 적어도 일부로 둘러싸이고, 또한 상기 제2 영역의 상기 절연층이 상기 제2 틀의 적어도 일부로 둘러싸이도록, 절단하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 5,
Wherein the substrate to be formed comprises a third semiconductor element and a fourth semiconductor element arranged in a second region of the insulating layer and a second semiconductor element and a fourth semiconductor element arranged in the insulating layer and having a thermal conductivity higher than that of the insulating layer, Further comprising a second frame surrounding the third semiconductor element and the fourth semiconductor element via an insulating layer,
The wiring layer formed further includes a second conductive portion electrically connected to the third semiconductor element and the fourth semiconductor element,
Wherein the step of cutting the wiring layer and the substrate comprises the step of cutting the wiring layer and the substrate by the insulating layer of the first region surrounded by at least a part of the first frame at a position between the first frame and the second frame , And the insulating layer of the second region is surrounded by at least a part of the second frame
And forming a second insulating film on the semiconductor substrate.
상기 기판을 형성하는 공정은,
지지체 위에 상기 제1 틀 및 상기 제2 틀을 배치하는 공정과,
상기 제1 틀 내에 상기 제1 반도체 소자 및 상기 제2 반도체 소자를 배치하는 공정과,
상기 제2 틀 내에 상기 제3 반도체 소자 및 상기 제4 반도체 소자를 배치하는 공정과,
상기 지지체 위에 상기 절연층을 형성하고, 상기 제1 틀 및 상기 제2 틀, 및 상기 제1 반도체 소자, 상기 제2 반도체 소자, 상기 제3 반도체 소자 및 상기 제4 반도체 소자를, 상기 절연층에 매립하는 공정과,
상기 절연층으로부터 상기 지지체를 박리하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 6,
Wherein the step of forming the substrate comprises:
Disposing the first frame and the second frame on a support;
Disposing the first semiconductor element and the second semiconductor element in the first frame;
Disposing the third semiconductor element and the fourth semiconductor element in the second frame;
Wherein the insulating layer is formed on the support, and the first frame and the second frame, and the first semiconductor element, the second semiconductor element, the third semiconductor element, and the fourth semiconductor element are connected to the insulating layer A step of embedding,
A step of peeling the support from the insulating layer
And forming a second insulating film on the semiconductor substrate.
상기 기판을 형성하는 공정은, 상기 지지체 위에, 상기 제1 틀과 상기 제2 틀 사이를 통하도록 제3 틀을 연장시켜서 배치하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 7, wherein
Wherein the step of forming the substrate includes a step of disposing a third frame on the support so as to pass between the first frame and the second frame.
상기 기판을 형성하는 공정은, 상기 지지체 위에, 상기 제1 틀 및 상기 제2 틀을 포함하는 영역을 둘러싸도록 제4 틀을 연장시켜서 배치하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.9. The method according to claim 7 or 8,
Wherein the step of forming the substrate includes a step of arranging and extending a fourth frame on the support so as to surround the area including the first frame and the second frame.
상기 제1 틀과 상기 제2 틀이 일체인 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 7, wherein
Wherein the first frame and the second frame are integral with each other.
상기 반도체 장치의 상기 배선층측에 배설되고, 상기 제1 반도체 소자 및 상기 제2 반도체 소자와 상기 배선층을 이용해서 전기적으로 접속된 전자 부품
을 포함하는 전자 장치.An insulating layer, a first semiconductor element and a second semiconductor element disposed in the insulating layer, and having a higher thermal conductivity than the insulating layer, surround the first semiconductor element and the second semiconductor element through the insulating layer. Is a semiconductor device including a frame, a wiring layer disposed above the insulating layer, and having a conductive portion electrically connected to the first semiconductor element and the second semiconductor element;
The electronic component arrange | positioned at the said wiring layer side of the said semiconductor device, and electrically connected using the said 1st semiconductor element, the said 2nd semiconductor element, and the said wiring layer.
≪ / RTI >
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011275523A JP5729290B2 (en) | 2011-12-16 | 2011-12-16 | Semiconductor device manufacturing method, electronic device manufacturing method, and substrate |
| JPJP-P-2011-275523 | 2011-12-16 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140012240A Division KR101460938B1 (en) | 2011-12-16 | 2014-02-03 | Semiconductor device, semiconductor device manufacturing method, and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130069359A true KR20130069359A (en) | 2013-06-26 |
| KR101397228B1 KR101397228B1 (en) | 2014-05-20 |
Family
ID=48588524
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120119499A KR101397228B1 (en) | 2011-12-16 | 2012-10-26 | Semiconductor device, semiconductor device manufacturing method, and electronic device |
| KR1020140012240A KR101460938B1 (en) | 2011-12-16 | 2014-02-03 | Semiconductor device, semiconductor device manufacturing method, and electronic device |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140012240A KR101460938B1 (en) | 2011-12-16 | 2014-02-03 | Semiconductor device, semiconductor device manufacturing method, and electronic device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8860211B2 (en) |
| JP (1) | JP5729290B2 (en) |
| KR (2) | KR101397228B1 (en) |
| CN (1) | CN103165556B (en) |
| TW (1) | TWI509748B (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5810957B2 (en) * | 2012-02-17 | 2015-11-11 | 富士通株式会社 | Semiconductor device manufacturing method and electronic device manufacturing method |
| JP5810958B2 (en) | 2012-02-17 | 2015-11-11 | 富士通株式会社 | Semiconductor device manufacturing method and electronic device manufacturing method |
| US20150206855A1 (en) * | 2014-01-22 | 2015-07-23 | Mediatek Inc. | Semiconductor package |
| KR101628274B1 (en) * | 2014-05-13 | 2016-06-08 | 주식회사 에스에프에이반도체 | Semiconductor package and manufacturing method thereof |
| US9911700B2 (en) * | 2016-01-26 | 2018-03-06 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Embedded packages |
| DE102016203453A1 (en) * | 2016-03-02 | 2017-09-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Method for producing a semiconductor component and semiconductor component |
| CN109494202B (en) * | 2017-09-12 | 2023-01-31 | Pep创新私人有限公司 | Semiconductor chip packaging method and packaging structure |
| KR20190124892A (en) * | 2018-04-27 | 2019-11-06 | 삼성전자주식회사 | Fan-out semiconductor package |
| JP7110879B2 (en) * | 2018-09-28 | 2022-08-02 | 住友電気工業株式会社 | Semiconductor device and its manufacturing method |
| CN111370379B (en) * | 2018-12-26 | 2022-03-25 | 宋健民 | Semiconductor wafer temperature equalization and method for manufacturing the same |
| CN111755340A (en) * | 2020-06-30 | 2020-10-09 | 矽磐微电子(重庆)有限公司 | Semiconductor packaging method and semiconductor packaging structure |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109942A (en) | 1991-10-14 | 1993-04-30 | Oki Electric Ind Co Ltd | Manufacture of high heat radiation semiconductor device |
| US5353498A (en) | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
| US5422514A (en) * | 1993-05-11 | 1995-06-06 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
| JP3908157B2 (en) | 2002-01-24 | 2007-04-25 | Ｎｅｃエレクトロニクス株式会社 | Method of manufacturing flip chip type semiconductor device |
| JP2004103955A (en) | 2002-09-11 | 2004-04-02 | Sony Corp | Semiconductor device and its manufacturing method |
| JP2004335629A (en) * | 2003-05-06 | 2004-11-25 | Sony Corp | Chip-like electronic component and manufacturing method thereof, pseudo wafer used for manufacturing the same, and manufacturing method thereof |
| DE10334576B4 (en) | 2003-07-28 | 2007-04-05 | Infineon Technologies Ag | Method for producing a semiconductor component with a plastic housing |
| TWI301660B (en) * | 2004-11-26 | 2008-10-01 | Phoenix Prec Technology Corp | Structure of embedding chip in substrate and method for fabricating the same |
| TWI245388B (en) * | 2005-01-06 | 2005-12-11 | Phoenix Prec Technology Corp | Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same |
| JP2006332533A (en) | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
| TWI293202B (en) * | 2005-11-23 | 2008-02-01 | Phoenix Prec Technology Corp | Carrier board structure with semiconductor component embedded therein |
| JP2007220792A (en) * | 2006-02-15 | 2007-08-30 | Sony Corp | Manufacturing method of hybrid module |
| US7427803B2 (en) * | 2006-09-22 | 2008-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electromagnetic shielding using through-silicon vias |
| WO2008056499A1 (en) * | 2006-11-06 | 2008-05-15 | Nec Corporation | Semiconductor device and method for manufacturing same |
| JP4571679B2 (en) * | 2008-01-18 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | Semiconductor device |
| JP2009272512A (en) | 2008-05-09 | 2009-11-19 | Shinko Electric Ind Co Ltd | Method of manufacturing semiconductor device |
| JP4869322B2 (en) | 2008-12-12 | 2012-02-08 | 株式会社東芝 | Semiconductor device and manufacturing method of semiconductor device |
| US8772087B2 (en) * | 2009-10-22 | 2014-07-08 | Infineon Technologies Ag | Method and apparatus for semiconductor device fabrication using a reconstituted wafer |
| US8105872B2 (en) * | 2010-06-02 | 2012-01-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die |
-
2011
- 2011-12-16 JP JP2011275523A patent/JP5729290B2/en active Active
-
2012
- 2012-10-10 US US13/648,397 patent/US8860211B2/en active Active
- 2012-10-11 TW TW101137430A patent/TWI509748B/en active
- 2012-10-24 CN CN201210410626.0A patent/CN103165556B/en active Active
- 2012-10-26 KR KR1020120119499A patent/KR101397228B1/en active IP Right Grant
-
2014
- 2014-02-03 KR KR1020140012240A patent/KR101460938B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TW201327729A (en) | 2013-07-01 |
| CN103165556A (en) | 2013-06-19 |
| KR101397228B1 (en) | 2014-05-20 |
| US20130154082A1 (en) | 2013-06-20 |
| US8860211B2 (en) | 2014-10-14 |
| JP2013125931A (en) | 2013-06-24 |
| CN103165556B (en) | 2015-12-02 |
| TWI509748B (en) | 2015-11-21 |
| JP5729290B2 (en) | 2015-06-03 |
| KR101460938B1 (en) | 2014-11-12 |
| KR20140020345A (en) | 2014-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101460938B1 (en) | Semiconductor device, semiconductor device manufacturing method, and electronic device | |
| US10269744B2 (en) | Semiconductor device with thin redistribution layers | |
| US9893021B2 (en) | Packaging devices and methods for semiconductor devices | |
| KR101678539B1 (en) | Stack package, semiconductor package and method of manufacturing the stack package | |
| KR100890073B1 (en) | Vertically stacked semiconductor device | |
| US9041211B2 (en) | Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip | |
| KR101834389B1 (en) | Wafer level stack die package | |
| US8063490B2 (en) | Semiconductor device including semiconductor constituent | |
| US9449946B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR102673994B1 (en) | Semiconductor package and method of manufacturing the same | |
| US20120119379A1 (en) | Electric part package and manufacturing method thereof | |
| US8101461B2 (en) | Stacked semiconductor device and method of manufacturing the same | |
| TW200527647A (en) | A semiconductor device and its fabrication method | |
| US8153479B2 (en) | Method of manufacturing semiconductor package | |
| TWI543320B (en) | Semiconductor package and a method for fabricating the same | |
| US8497163B2 (en) | Method for manufacturing a circuit device | |
| JP2004214543A (en) | Semiconductor device and manufacturing method thereof | |
| KR100557516B1 (en) | Fabrication method for a semiconductor csp type package | |
| US20050212129A1 (en) | Semiconductor package with build-up structure and method for fabricating the same | |
| JP2009516369A (en) | Chip assembly and method of manufacturing the chip assembly | |
| JP2008210912A (en) | Semiconductor device and its manufacturing method | |
| US7906833B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4056360B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2023079678A1 (en) | Semiconductor device and production method therefor | |
| KR20240086616A (en) | Semiconductor package and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170420 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180417 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 6 |