KR20130059677A - 전이기판 제조방법 - Google Patents

전이기판 제조방법 Download PDF

Info

Publication number
KR20130059677A
KR20130059677A KR1020110125771A KR20110125771A KR20130059677A KR 20130059677 A KR20130059677 A KR 20130059677A KR 1020110125771 A KR1020110125771 A KR 1020110125771A KR 20110125771 A KR20110125771 A KR 20110125771A KR 20130059677 A KR20130059677 A KR 20130059677A
Authority
KR
South Korea
Prior art keywords
substrate
ion implantation
manufacturing
transition
bonded
Prior art date
Application number
KR1020110125771A
Other languages
English (en)
Inventor
전종필
김동현
김민주
김아라
서중원
정경섭
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110125771A priority Critical patent/KR20130059677A/ko
Publication of KR20130059677A publication Critical patent/KR20130059677A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 전이기판 제조방법에 관한 것으로서, 더욱 상세하게는 전이 품질을 개선할 수 있는 전이기판 제조방법에 관한 것이다.
이를 위해, 본 발명은 제 1 기판에 이온을 주입하여 이온 주입층을 형성하는 이온 주입 단계; 상기 제 1 기판의 이온 주입면을 제 2 기판에 접합시키는 접합 단계; 및 상기 제 1 기판과 상기 제 2 기판이 접합된 접합기판을 가압 및 가온하여 상기 이온 주입층을 기준으로 상기 제 1 기판을 분리하는 분리 단계; 를 포함하는 것을 특징으로 하는 전이기판 제조방법을 제공한다.

Description

전이기판 제조방법{MANUFACTURING METHOD OF LAYER TRANSFERRED SUBSTRATE}
본 발명은 전이기판 제조방법에 관한 것으로서, 더욱 상세하게는 전이 품질을 개선할 수 있는 전이기판 제조방법에 관한 것이다.
최근 들어, 발광다이오드(LED), 레이저 다이오드(LD) 등과 같은 첨단 소자 제조의 재료로서 질화 알루미늄(AlN), 질화 갈륨(GaN), 질화 인듐(InN)과 같은 두 종류 이상의 원소화합물로 이루어지는 반도체인 화합물 반도체에 관한 활발한 연구가 진행되고 있다.
특히, GaN(Gallium Nitride)는 매우 큰 직접 천이형 에너지띠 간격을 가지고 있어 UV에서부터 청색에 이르는 영역까지 빛을 낼 수 있어, 차세대 DVD광원으로 쓰이는 청색 LD, 조명용 시장 대체를 위한 백색 LED, 고온·고출력 전자소자 분야 등에서 핵심소재로 사용되는 차세대 광전자 재료이다. 
이와 같은, 화합물 반도체 기판은 성장된 화합물 반도체를 기판에 접합시킴으로써 제조하게 된다.
이하, 종래의 화합물 반도체 기판 제조방법을 GaN을 일 예로 하여 설명한다.
도 1은 종래의 GaN 막의 제조방법을 설명하기 위한 개념도이다.
도 1을 참조하면, GaN 막을 제조하기 위해, 우선 사파이어 기판(11)을 반응기 내에 장착한다. GaN 막 성장시키기 전에 사파이어 기판(11) 위에 암모니아 가스(NH3)와 염화수소(HCl)를 혼합한 가스를 흘려주어 표면처리를 할 수 있다. 이후, 반응기 내부 온도를 100℃ 이상의 고온으로 유지한 상태에서 사파이어 기판(11)에 캐리어 가스와 함께 염화갈륨(GaCl)과 암모니아가스(NH3)를 주입하여 GaN 막(21)을 성장시킨다. 이후, GaN 막(21)이 성장된 사파이어 기판(11)을 8시간 정도 냉각시킨 후 인산 에칭한다. 마지막으로 GaN 막(21)이 성장된 사파이어 기판(11)을 레이저 분리로로 이송하고, 사파이어 기판(11)에 레이저를 조사하여 성장된 GaN 막(21)을 분리한다.
이와 같이, 분리된 GaN 막(21)은 레이어 트랜스퍼(Layer transfer) 기술에 의해 여러 개의 GaN 기판으로 제조된다.
여기서, 레이어 트랜스퍼(Layer transfer) 기술이란 이온이 주입된 제 1 기판(Donor 기판)을 제 2 기판(Carrier 기판)에 접합하고, 제 1 기판의 이온 주입층을 기준으로 분리하는 기술을 말한다.
도 2는 종래의 레이어 트랜스퍼 기술에 의한 기판 분리 방법을 개략적으로 나타낸 개념도이다.
도 2를 참조하면, 상기 분리된 GaN 막(21)에 이온 주입기를 이용하여 이온을 주입하여 이온 주입층(21a)을 형성한다. 이후, GaN 막(21)과 이종 기판(31)을 접합한다. 마지막으로, 접합된 GaN 막(21)에 열을 가하여, GaN 막(21) 내부에 형성된 이온 주입층(21a)을 기준으로 접합기판을 분리함으로써 GaN 반도체 기판을 제조한다.
그러나, 이와 같은 종래 방법에 의하는 경우, GaN 막(21)과 이종 기판(31)이 접합된 접합기판을 이온 주입층(21a)을 기준으로 분리하기 위한 열처리 과정에서 GaN 막의 모서리 부분의 들림 현상이 발생하게 되고, 이에 의해 GaN 막(21)이 이종 기판(31)에 전체적으로 균일하게 전이되지 못하는 문제가 발생한다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 제 1 기판이 전면적으로 제 2 기판에 전이될 수 있는 전이기판 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 제 1 기판에 이온을 주입하여 이온 주입층을 형성하는 이온 주입 단계; 상기 제 1 기판의 이온 주입면을 제 2 기판에 접합시키는 접합 단계; 및 상기 제 1 기판과 상기 제 2 기판이 접합된 접합기판을 가압 및 가온하여 상기 이온 주입층을 기준으로 상기 제 1 기판을 분리하는 분리 단계; 를 포함하는 것을 특징으로 하는 전이기판 제조방법을 제공한다.
여기서, 바람직하게는 상기 가압은 상기 제 1 기판의 전면적에 걸쳐 이루어질 수 있다.
또한, 상기 가압은 1 N ~ 6000 N 으로 이루어질 수 있다.
그리고, 상기 가압은 프레스에 의해 이루어질 수 있다.
또한, 상기 가온은 300 ℃ 이상의 온도로 이루어질 수 있다.
그리고, 상기 분리 단계는 Air 또는 N2 분위기에서 이루어질 수 있다.
여기서, 상기 제 1 기판은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄 질화갈륨(AlGaN), 및 인듐 질화갈륨(InGaN) 중 어느 하나로 이루어질 수 있다.
또한, 상기 제 2 기판은 실리콘(Silicon), 사파이어, 질화 알루미늄(Aluminum Nitride), 산화 베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화 갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리튬 니오베이트(Lithium Niobate), 리튬 탄탈레이트(Lithium Tantalate) 중 어느 하나로 이루어질 수 있다.
그리고, 상기 주입되는 이온은 수소, 헬륨, 질소, 산소, 및 아르곤 중 적어도 어느 하나일 수 있다.
또한, 상기 접합 단계는 상기 제 1 기판의 이온 주입면을 플라즈마 처리한 후 상기 제 2 기판에 접합될 수 있다.
본 발명에 따르면, 제 1 기판과 제 2 기판이 접합된 접합기판을 가압하며 가온하여 제 1 기판을 이온 주입층을 기준으로 분리함으로써, 제 1 기판의 전면적이 제 2 기판에 전이된 전이기판을 제조할 수 있다.
또한, 균일한 압력을 가한 상태에서 가열에 의해 이온 주입층이 분리되어 전이기판의 표면조도를 개선할 수 있다.
도 1은 종래의 GaN 막의 제조방법을 설명하기 위한 개념도.
도 2는 종래의 레이어 트랜스퍼 기술에 의한 기판 분리 방법을 개략적으로 나타낸 개념도.
도 3은 본 발명의 일 실시예에 따른 전이기판 제조방법의 개략적인 흐름도.
도 4는 본 발명의 일 실시예에 따른 프레스의 개략적인 구성도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 전이기판 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 전이기판 제조방법의 개략적인 흐름도이다.
도 3을 참조하면, 본 발명에 따른 전이기판 제조방법은 이온 주입 단계, 접합 단계, 및 분리 단계를 포함하여 이루어질 수 있다.
제 1 기판이 제 2 기판으로 전이된(transferred) 전이기판을 제조하기 위해, 제 1 기판에 이온을 주입하여 이온 주입층을 형성시킨다(S100).
제 1 기판은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄 질화갈륨(AlGaN), 및 인듐 질화갈륨(InGaN) 중 어느 하나로 이루어질 수 있다.
제 1 기판은 HVPE(Hydride Vapor Phase Epitaxy)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법을 통해 이종 기판 상에서 성장된 후 표면 연마 공정을 거쳐 제조될 수 있다. 특히, 질화갈륨 성장용 이종 기판은 질화갈륨과 같은 육방정계 구조를 가지며, 값이 싸고, 고온에서 안정한 사파이어 기판을 많이 사용하고 있다.
이온 주입층은 제 1 기판에 이온 주입기를 통해 이온을 주입함으로써 형성될 수 있다.
이때, 주입되는 이온은 수소, 헬륨, 질소, 산소, 및 아르곤, 또는 이들이 혼합된 이온이 사용될 수 있다.
이온 주입시 필요한 에너지 범위는 이온이 주입될 기판의 종류, 주입되는 이온의 종류, 및 주입 깊이 등에 따라 정해지며, 이온이 주입되는 깊이는 제조하고자 하는 기판의 두께에 따라 정해질 것이다.
이후, 이온이 주입된 제 1 기판의 이온 주입면을 제 2 기판에 접촉시킨 후 제 1 기판과 제 2 기판을 접합한다(S200).
제 2 기판은 실리콘(Silicon), 사파이어, 질화 알루미늄(Aluminum Nitride), 산화 베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화 갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리튬 니오베이트(Lithium Niobate), 리튬 탄탈레이트(Lithium Tantalate) 중 어느 하나로 이루어질 수 있다.
이때, 제 1 기판의 이온 주입면을 플라즈마 처리하여 제 1 기판의 표면을 활성화 시킨 후 제 2 기판에 접합시킬 수 있다.
마지막으로 제 1 기판과 제 2 기판이 접합된 접합기판을 가압 및 가온하여 제 1 기판의 이온 주입층을 기준으로 접합기판에서 제 1 기판을 분리함으로써(S300), 제 2 기판에 제 1 기판이 전이된 전이기판을 제조할 수 있다.
제 1 기판을 분리하기 위한 분리 단계에서의 가압은 제 1 기판의 전면적에 걸쳐 이루어질 것이며, 1 N ~ 6000 N의 압력으로 이루어질 수 있다.
가압은 도 4에 도시된 바와 같이 지지부(100)와 가압부(200)를 포함하여 이루어진 프레스에 의해 이루어질 수 있다.
또한, 분리 단계에서의 가온은 300 ℃, 바람직하게는 300 ~ 400 ℃ 의 온도에서 이루어질 수 있다. 이 온도에서 제 1 기판에 주입되어 이온 주입층을 형성한 이온들이 가스층으로 변하며 팽창하여 제 1 기판이 이온 주입층을 기준으로 분리된다.
또한, 이와 같은 분리 단계는 Air 또는 N2 분위기에서 이루어질 수 있다.
이와 같이, 제 1 기판과 제 2 기판이 접합된 접합 기판을 가압하면서 가온하는 열처리를 진행함으로써, 제 1 기판의 전면적이 제 2 기판에 전이된 전이기판을 제조할 수 있다.
즉, 제 1 기판은 상술한 바와 같이 이종 기판 상에서 성장되는데 이와 같은 성장 과정 및 성장된 제 1 기판을 냉각 하는 냉각 과정에서 이종 기판과 제 1 기판 사이의 열팽창계수차 및 격자상수차에 의해 제 1 기판은 휨을 갖는다.
또한, 제 1 기판에 이온 주입층을 형성하기 위해 이온을 주입하면, 제 1 기판의 결정격자구조 등이 변화하게 되고, 이에 의해 제 1 기판이 스트레스를 받아 휨이 더욱 커지게 된다.
접합 단계에서 이와 같이 휨이 있는 제 1 기판을 제 2 기판에 가압하여 제 1 기판의 이온 주입면이 제 2 기판에 100 % 접촉하도록 접합하더라도, 이후 분리 공정에서 제 1 기판을 분리하기 위해 가온하는 열처리 과정에서 탄성 복원력으로 제 1 기판의 모서리 부분이 들리는 현상이 발생한다.
이에 본 발명은 분리 단계에서의 가온에 의한 열처리 과정에서 제 1 기판의 모서리 부분이 들리지 못하도록 가압함으로써, 제 1 기판의 전면적이 제 2 기판에 전이된 전이기판을 제조할 수 있다.
또한, 균일한 압력을 가한 상태에서 가열에 의해 이온 주입층이 분리되어 전이기판의 표면조도를 개선할 수 있다.
이에 의해 제조된 전이기판은 발광다이오드(LED) 소자용 기판, 또는 기타 반도체의 기판 등으로 사용될 것이다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
11 :사파이어 기판 21 : GaN 막
21a : 이온 주입층 31 : 이종 기판
100 : 지지부 200 : 가압부

Claims (10)

  1. 제 1 기판에 이온을 주입하여 이온 주입층을 형성하는 이온 주입 단계;
    상기 제 1 기판의 이온 주입면을 제 2 기판에 접합시키는 접합 단계; 및
    상기 제 1 기판과 상기 제 2 기판이 접합된 접합기판을 가압 및 가온하여 상기 이온 주입층을 기준으로 상기 제 1 기판을 분리하는 분리 단계; 를 포함하는 것을 특징으로 하는 전이기판 제조방법.
  2. 제1항에 있어서,
    상기 가압은 상기 제 1 기판의 전면적에 걸쳐 이루어지는 것을 특징으로 하는 전이기판 제조방법.
  3. 제1항에 있어서,
    상기 가압은 1 N ~ 6000 N 으로 이루어지는 것을 특징으로 하는 전이기판 제조방법.
  4. 제1항에 있어서,
    상기 가압은 프레스에 의해 이루어지는 것을 특징으로 하는 전이기판 제조방법.
  5. 제1항에 있어서,
    상기 가온은 300 ℃ 이상의 온도로 이루어지는 것을 특징으로 하는 전이기판 제조방법.
  6. 제1항에 있어서,
    상기 분리 단계는 Air 또는 N2 분위기에서 이루어지는 것을 특징으로 하는 전이기판 제조방법.
  7. 제1항에 있어서,
    상기 제 1 기판은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄 질화갈륨(AlGaN), 및 인듐 질화갈륨(InGaN) 중 어느 하나로 이루어지는 것을 특징으로 전이기판 제조방법.
  8. 제1항에 있어서,
    상기 제 2 기판은 실리콘(Silicon), 사파이어, 질화 알루미늄(Aluminum Nitride), 산화 베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화 갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리튬 니오베이트(Lithium Niobate), 리튬 탄탈레이트(Lithium Tantalate) 중 어느 하나로 이루어지는 것을 특징으로 하는 전이기판 제조방법.
  9. 제1항에 있어서,
    상기 주입되는 이온은 수소, 헬륨, 질소, 산소, 및 아르곤 중 적어도 어느 하나인 것을 특징으로 하는 전이기판 제조방법.
  10. 제1항에 있어서,
    상기 접합 단계는 상기 제 1 기판의 이온 주입면을 플라즈마 처리한 후 상기 제 2 기판에 접합하는 것을 특징으로 하는 전이기판 제조방법.

KR1020110125771A 2011-11-29 2011-11-29 전이기판 제조방법 KR20130059677A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110125771A KR20130059677A (ko) 2011-11-29 2011-11-29 전이기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110125771A KR20130059677A (ko) 2011-11-29 2011-11-29 전이기판 제조방법

Publications (1)

Publication Number Publication Date
KR20130059677A true KR20130059677A (ko) 2013-06-07

Family

ID=48858454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110125771A KR20130059677A (ko) 2011-11-29 2011-11-29 전이기판 제조방법

Country Status (1)

Country Link
KR (1) KR20130059677A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015050350A1 (ko) * 2013-10-01 2015-04-09 코닝정밀소재 주식회사 전이 기판 제조방법, 이에 의해 제조된 전이 기판, 및 이를 이용한 반도체 소자 제조방법
US20200215648A1 (en) * 2017-08-11 2020-07-09 Siltectra Gmbh Device and Method for Applying Pressure to Stress-Producing Layers for Improved Guidance of a Separation Crack

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015050350A1 (ko) * 2013-10-01 2015-04-09 코닝정밀소재 주식회사 전이 기판 제조방법, 이에 의해 제조된 전이 기판, 및 이를 이용한 반도체 소자 제조방법
US20200215648A1 (en) * 2017-08-11 2020-07-09 Siltectra Gmbh Device and Method for Applying Pressure to Stress-Producing Layers for Improved Guidance of a Separation Crack

Similar Documents

Publication Publication Date Title
JP2008528420A (ja) ダイヤモンド上の窒化ガリウム発光デバイス
JP2006210660A (ja) 半導体基板の製造方法
US9355852B2 (en) Method for manufacturing semiconductor device
KR101219358B1 (ko) 기판 분리 방법 및 이를 이용한 접합기판 제조방법
KR20130040496A (ko) 접합기판 및 이의 제조방법
TW201413783A (zh) 碳化矽紋層
US20130323906A1 (en) Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device
KR20130059677A (ko) 전이기판 제조방법
KR101194637B1 (ko) 광전소자 및 광전소자의 제조 방법
CN105762061A (zh) 一种氮化物的外延生长方法
JP2010040737A (ja) 半導体基板及びその製造方法
JP2011193010A (ja) 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
KR20180070781A (ko) 질화물 반도체 기판의 형성 방법 및 반도체 소자의 제조 방법
Nunoue et al. LED manufacturing issues concerning gallium nitride-on-silicon (GaN-on-Si) technology and wafer scale up challenges
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP4192430B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
KR101178504B1 (ko) 기판 제조 방법
JP2010037139A (ja) 半導体基板の製造方法
KR101254716B1 (ko) 패턴을 갖는 전이기판 제조방법
WO2015050350A1 (ko) 전이 기판 제조방법, 이에 의해 제조된 전이 기판, 및 이를 이용한 반도체 소자 제조방법
KR20130024479A (ko) 기판 분리 방법, 및 이를 이용한 접합기판과 그 제조방법
US20240136466A1 (en) Method for manufacturing epitaxial wafer for ultraviolet ray emission device, method for manufacturing substrate for ultraviolet ray emission device, epitaxial wafer for ultraviolet ray emission device, and substrate for ultraviolet ray emission device
KR20130073473A (ko) 지지기판 형성방법 및 이에 사용되는 지지기판 제조용 접합제

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right