KR20130014372A - 회로 구성 요소에 대한 전압 스트레스를 제한하는 중간 전압 공급부를 갖는 정전 방전 보호 소자 - Google Patents

회로 구성 요소에 대한 전압 스트레스를 제한하는 중간 전압 공급부를 갖는 정전 방전 보호 소자 Download PDF

Info

Publication number
KR20130014372A
KR20130014372A KR1020120079844A KR20120079844A KR20130014372A KR 20130014372 A KR20130014372 A KR 20130014372A KR 1020120079844 A KR1020120079844 A KR 1020120079844A KR 20120079844 A KR20120079844 A KR 20120079844A KR 20130014372 A KR20130014372 A KR 20130014372A
Authority
KR
South Korea
Prior art keywords
voltage
voltage level
discharge
rail
electrostatic
Prior art date
Application number
KR1020120079844A
Other languages
English (en)
Inventor
티에리 파딜라
파브리스 블랑
장-클로드 듀비
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20130014372A publication Critical patent/KR20130014372A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명의 정전 보호 장치는 급속 증가되는 유입 전류로부터 반도체 전자 소자를 보호하기 위해 정전 방전 보호 소자에 소정의 전압 레벨을 공급하도록 구성된 전압 레벨 공급부를 포함한다. 전압 레벨 공급부는: 고전압 레일과 저전압 레일 사이에 배치되어, 상기 정전 보호 소자 내의 적어도 일부의 소자에서의 전압 강하가 상기 고전압의 레벨과 상기 저전압의 레벨 사이의 중간 전압 레벨에 의해 제한되도록, 상기 중간 전압 레벨을 상기 정전 보호 소자에 공급하는 전압 분할기와; 상기 정전 보호 소자로부터 수신된 신호로서, 상기 정전 방전 보호 소자가 급속 증가하는 유입 전류를 수신하였음을 지시하는 신호를 검출하는 검출 소자와; 상기 신호에 응답하여, 상기 정전 방전 보호 소자에 공급되는 상기 전압 레벨을 상기 중간 전압 레벨로부터 상기 전압 레일 중 하나의 전압 레벨로 스위칭하는 스위칭 소자를 포함한다.

Description

회로 구성 요소에 대한 전압 스트레스를 제한하는 중간 전압 공급부를 갖는 정전 방전 보호 소자{AN ELECTROSTATIC DISCHARGE PROTECTION DEVICE HAVING AN INTERMEDIATE VOLTAGE SUPPLY FOR LIMITING VOLTAGE STRESS ON COMPONENTS}
본 발명은 데이터 반도체 전자 회로용 정전 방전 보호 분야에 관한 것이다.
공지된 정전 보호 소자(ESD)는 급속하게 변하는 전압 레벨에 응답하여 이들 보호 소자를 스위치 온 시키기 위해 캐패시터의 전도 특성을 이용하는 RC-기동 소자와 같은 보호 소자를 포함한다. 정전 방전은 예컨대, 높은 캐피시턴스의 물체가 회로에 접촉되어 해당 물체에 저장된 전하가 회로로 전달됨으로써 유입 전류가 급속하게 증가되는 경우에 일어난다. 이것은 전류가 방산될 수 없으면 회로 내에 큰 전압 변동을 가져올 수 있다. 전자 소자에 과도한 전압이 나타나는 것이 허용되면, 소자에 고장과 손상을 야기할 수 있다.
급속 증가하는 유입 전류에 응답하고 낮은 저항의 소자를 통해 전류가 유동되도록 하여 해당 전류를 방산시키고 임의의 전압 피크를 성분 소자에 손상을 가할 정도로 높지 않은 레벨로 감소시키는 다양한 ESD가 고안된 바 있다.
도 1a는 종래 기술에 따른 RC-기동된 EDS 소자를 보여준다. 해당 소자는 정상 또는 안정적 상태(steady state)에서 높고 전압이 급속 변동시에는 낮은 캐패시터의 저항 특성을 이용하여 급속 변동되는 전압 레벨에 응답하여 대형 MOS 소자를 작동시키고 해당 소자가 정상 상태에 있을 때에는 작동 정지시킨다. 대형 MOS 소자의 작동은 전류를 흐르도록 하고 피크 전압 레벨이 방산될 수 있다. 전압 피크가 낮아짐에 따라 전압 레벨은 급속한 변동이 멈추고 캐피시터는 전도를 중단하고 충전을 시작하게 될 것이고 대형의 MOS는 작동이 정지되며 낮은 저항 경로가 사라질 것이다.
반도체 소자에서는 가능한 경우 추가의 차폐 비용이 없이 상이한 전압 도메인을 다루는 것이 더욱 보편화되고 이러한 이유로 입/출력 회로는 전력 공급 레벨보다 낮은 전압 스트레스 허용량을 갖는 MOS 소자를 사용하곤 하는데, 예컨대 입력/출력 셀이 2.5V로 공급되는 1.8V 게이트 산화물 MOS 소자가 사용될 수 있다.
이러한 경우, 소자에는 과도한 스트레스가 인가되어 소자를 열화시키고 영구 손상시키지 않도록 주의하여야 한다. 이러한 잠재적인 문제점에 대처하는 한 가지 방법은 소자가 전력 레일 사이에 연속 배열되고 중간 전력 레벨이 적절한 노드에 인가됨으로써 과-전압을 제한하는 순차적 정렬(cascaded) 구조를 제공하는 것이다. 도 1b는 소자가 1.8V 게이트 산화물 소자로부터 형성되고 전압 분할기에 의해 생성되는 중간 전압이 공급되는 도 1a의 소자와 유사한 정전 보호 소자를 보여준다.
본 발명의 제1 측면에 따라 제공되는 정전 보호 장치는: 급속 증가되는 유입 전류로부터 반도체 전자 소자를 보호하기 위해 정전 방전 보호 소자에 소정의 전압 레벨을 공급하도록 구성된 전압 레벨 공급부를 포함하고, 해당 전압 레벨 공급부는: 고전압 레일과 저전압 레일 사이에 배치되어, 상기 정전 보호 소자 내의 적어도 일부의 소자에서의 전압 강하가 상기 고전압의 레벨과 상기 저전압의 레벨 사이의 중간 전압 레벨에 의해 제한되도록, 상기 중간 전압 레벨을 상기 정전 보호 소자에 공급하는 전압 분할기와; 상기 정전 보호 소자로부터 수신된 신호로서, 상기 정전 방전 보호 소자가 급속 증가하는 유입 전류를 수신하였음을 지시하는 신호를 검출하는 검출 소자와; 상기 신호에 응답하여, 상기 정전 방전 보호 소자에 공급되는 상기 전압 레벨을 상기 중간 전압 레벨로부터 상기 전압 레일 중 하나의 전압 레벨로 스위칭하는 스위칭 소자를 포함하는 것을 특징으로 한다.
본 발명은 중간 전압 레벨이 전자 회로 내의 소자들이 전력 공급 레벨보다 낮은 전압 스트레스 허용량 레벨을 갖는 경우에 필요할 수 있음을 인식한다. 그러나, 정전 방전 보호 소자에서 다량의 전류가 방산될 수 있는 것이 중요한 경우, 이들 전류가 방산되는 제한된 시간 구간 중에 증가된 전류를 공급할 수 있는 것이 유리할 수 있다. 이것은 매우 짧은 시간 구간 중에 증가된 성능을 허용할 수 있으며, 이 경우 이러한 증가된 성능은 회로 성분에 손상을 주지 않고 중요하다.
따라서, 그 소자 성분이 고전압 레일과 저전압 레일에 의해 제공되는 전압 레벨보다 낮은 전압 스트레스 허용량을 갖는 소자로 형성될 수 있도록 중간 전압 레벨이 공급되는 정상 상태 조건하에서 동작될 수 있는 정전 방전 소자(ESD)가 제공될 수 있다. 그러나, 이러한 ESD는 급속 증가하는 전류에 응답하여 고전압 레벨을 수신하고 이러한 동작이 행해지는 기간이 짧은데 기인하여 소자가 손상받지는 않을 것이지만 증가된 성능으로 동작될 것이므로 다량의 전류가 방산되도록 한다.
소정의 실시예에서, 상기 검출 소자는 상기 정전 보호 소자로부터 수신된 추가 신호로서 상기 급속 증가하는 유입 전류가 더 이상 상기 반도체 전자 회로 내의 소자에 손상을 줄 만큼 큰 값을 갖지 않도록 하는 정도로 방산되었음을 지시하는 추가 신호를 검출하도록 구성되며; 상기 스위칭 소자는 상기 추가 신호에 응답하여 상기 정전 방전 보호 소자로 공급되는 상기 전압 레벨을 상기 전압 레일 중 상기 하나의 레일의 상기 전압 레벨로부터 상기 중간 전압 레벨로 스위칭한다.
전압 레일로부터 인가된 증가된 전압 레벨은 급속 증가되는 유입 전류가 신속하게 방산되는 것이 필요한 경우에 필요하다. 일단 급속 증가되는 유입 전류가 더 이상 반도체 전자 회로 내의 소자에 손상을 줄 만큼 큰 값을 갖지 않도록 충분히 방산되면, 스위칭 소자가 정전 방전 보호 소자로 공급되는 전압 레벨을 다시 중간 전압 레벨로 스위칭하는 것이 유리하다. 다시 중간 전압 레벨로 스위칭하는 시점은 보호되는 회로의 구성 성분과 전압 레일의 전압 레벨에 의존할 것임에 유의하여야 한다. 당업자는 보호되는 반도체 전자 회로에 손상을 가할 수 있는 전압차를 야기하지 않고 그리고 스위칭 소자가 적절한 시점에서 스위칭을 행하도록 해당 레벨을 검출하도록 검출 소자를 설정하게 되는 유입 전류 레벨을 결정할 수 있다.
소정의 실시예에서, 상기 전압 분할기는 스위칭 온 될 때 저저항 경로를 그리고 스위칭 오프될 때 고저항 경로를 제공하는 전압 분할기 스위치를 포함하고, 해당 전압 분할기 스위치는 상기 검출 소자가 상기 신호의 수신을 검출하는 것에 응답하여 스위치 오프를 행하고 상기 검출 소자가 상기 추가 신호의 수신을 검출시 스위치 온을 행하도록 구성된다.
전압 레일의 전압 레벨이 회로로 공급시 중간 전압 레벨을 공급하는 전압 분할기가 스위치 오프될 수 있으면 유리하다. 이것은 중간 전압을 노드로 공급하는 전압 분할기와 전압 레일의 전압 레벨을 동일한 노드로 공급하는 전압 레일 간의 어떤 경쟁도 정지시킨다.
소정의 실시예에서, 상기 정전 소자는 고전압 레일과 저전압 레일 사이에 저저항 경로를 제공함으로써 상기 급속 증가되는 유입 전류를 방산시키는 것에 의해 상기 반도체 전자 회로를 보호하도록 상기 급속 증가되는 유입 전류에 응답하며, 상기 정전 방전 보호 소자는: 상기 고전압 레일과 저전압 레일 사이에 연속 배열된 2개의 방전 소자를 포함하고, 해당 2개의 방전 소자는 해당 소자 모두가 스위치 온 시 상기 저저항 경로를 제공하고 상기 2개의 방전 소자 중 적어도 하나가 스위치 오프시 고저항 경로를 제공하며, 상기 2개의 방전 소자 각각은 제어 노드를 포함하고, 해당 제어 노드의 전압에 응답하여 스위치 온 또는 오프되며, 상기 전압 레벨 공급부는 상기 전압 레벨을 상기 2개의 방전 소자 중 제1 방전 소자의 상기 제어 노드로 공급하도록 구성된다.
정전 방전 보호 소자는 스위치 온 시 2개의 전압 레일 사이에 저저항 경로를 제공하여 유입 전류가 신속하게 방산되도록 하는 2개의 방전 소자로 형성될 수 있다. 이들 방전 소자 중 적어도 하나는 정상 동작시 스위치 오프되어야 하고 이들 방전 소자 모두는 급속 증가되는 유입 전류에 응답하여 매우 신속하게 스위치 온 되어야 한다. 전압 레벨 공급부가 2개의 방전 소자 중 하나의 제어 노드로 전압 레벨을 공급하면 유리하다. 이러한 방식으로, 정상 동작 중에 2개의 방전 소자에서의 전압 강하는 2개의 소자의 제어 노드 중 하나에서의 중단 전압 레벨에 의해 제한된다. 이것은 2개의 전압 레일 간의 완전한 전압차가 방전 소자 중 하나로 떨어져서 해당 소자에 손상을 입히는 것을 방지한다. 연속 배열된 2개의 방전 소자는, 이들 방전 소자가 전압 레일의 전압 레벨에서 동작하도록 설계되지 않고, 2개의 전압 레일 사이의 전압 레벨 강하가 방전 소자에 공유되도록 이들 방전 소자가 이러한 방식으로 배열되는 경우에 사용됨을 알아야 한다. 방전 소자 중 하나의 제어 노드에 중간 전압을 가지는 것은 각각의 방전 소자에 대한 전압 레벨 강하가 제한되는 것을 보장한다.
소정의 실시예에서, 상기 2개의 방전 소자는, 상기 전압 레벨 공급부가 상기 전압 레일 중 하나의 상기 전압 레벨을 상기 제1 방전 소자의 상기 제어 노드로 공급하는 것에 응답하여, 상기 2개의 정전 소자의 상기 제어 노드가 상기 전압 레일 중 하나로부터의 상기 전압 레벨을 수신하고 상기 2개의 방전 소자가 스위치 온 되도록 제2 방전 소자의 상기 제어 노드가 상기 제1 방전 소자의 상기 제어 노드에 연결되도록 배열된다.
급속 증가되는 유입 전류의 검출시, 전압 레벨 공급부는 전압 레일 중 하나의 전압 레벨을 제1 방전 소자의 제어 노드로 공급한다. 해당 소자의 제어 노드로 중간 레벨 전압을 공급하는 문제점 중 하나는 해당 소자를 통과할 수 있는 전류량이 상기 중간 전압 레벨에 의해 제한된다는 것이다. 정전 방전 발생 중에 방전 소자는 다량의 전류를 매우 신속하게 전송 가능한 것이 필요하다. 따라서, 이러한 정전 방전 발생에 응답하여 방전 소자의 제어 노드에 공급되는 전압 레벨이 전압 레일 중 하나의 전압 레벨로 증가되는 것이 유리하다. 따라서, 이러한 방전 발생에 응답하여 전압 레벨은 중간 전압 레벨보다는 레일의 전압 레벨을 방전 소자 중 하나의 제어 노드로 공급하고, 2개의 방전 소자 중 다른 하나의 제어 노드는 제1 방전 소자의 제어 노드에 연결됨으로써 2개의 방전 소자에 의해 형성되는 경로의 전류 용량을 증가시킨다.
소정의 실시예에서, 상기 2개의 방전 소자는 상기 전압 레벨 공급부가 상기 중간 전압 레벨을 상기 제1 정전 소자의 상기 제어 노드로 공급하는 것에 응답하여 상기 제2 방전 소자가 다른 전압 레일의 전압 레벨에 가까운 전압 레벨을 상기 전압 레일 중 상기 하나의 전압 레일로 수신하여 스위치 오프되도록 배열된다.
정전 방전 발생이 일어나지 않는 정상 상태 중에, 방전 소자 중 하나는 스위치 오프되어야 하므로, 제2 방전 소자가 스위치 오프되고 제1 방전 소자는 해당 제어 노드에서 중간 전압 레벨을 수신하는 것이 편리하다. 제1 및 제2의 표현은 2개의 방전 소자를 서로 구별하기 위해 사용되고 방전 소자 중 어떤 것도 제1 또는 제2 소자일 수 있음을 알아야 한다.
소정의 실시예에서, 상기 정전 방전 보호 소자는 상기 2개의 방전 소자에 연속으로 배열된 적어도 하나의 추가의 방전 소자를 포함하며, 해당 적어도 하나의 추가의 방전 소자는 상기 제1 또는 제2 방전 소자의 제어 노드에 연결된 제어 노드를 포함한다.
연속 배열되는 2개의 정전 소자가 존재할 수 있지만, 당업자에게는 다른 방전 소자와 함께 스위치 온 및 오프되도록 제어 노드가 서로 연결된 추가의 정전 소자가 상기 2개의 방전 소자에 연속으로 배열될 수 있음이 분명할 것이다.
소정의 실시예에서, 상기 정전 보호 소자는: 상기 전압 레일 중 제1 레일과 상기 정전 방전 보호 소자의 내부 노드 사이에 배열되는 트리거 소자를 포함하고, 해당 트리거 소자는 해당 트리거 소자에 대한 정상 전압차에 응답하여 고저항 경로를 제공하고 상기 급속으로 변하는 유입 전류에 의해 야기되는 상기 트리거 소자에 대하여 급속으로 변하는 전압차에 응답하여 저저항 경로를 제공하여, 상기 급속으로 변하는 전압차에 응답하여 상기 내부 노드가 상기 제1 전압 레일의 상기 전압 레벨에 가까운 전압을 획득하고, 상기 검출 소자는 상기 제1 전압 레일의 상기 전압 레벨에 가까운 전압 레벨을 상기 신호로서 획득하는 상기 내부 노드의 상기 전압 레벨을 검출한다.
상기 검출 소자에 의해 검출되는 신호를 생성하는 하나의 방법은 급속하게 변하는 전압차에 따라 저항이 변하는 트리거 소자를 사용하는 것이다. 이러한 소자가 특정 노드에 연결되면, 급속하게 변하는 전압 레벨은 그 저항이 변할 것이고 이것은 해당 노드에서의 전압에 영향을 미칠 것이다. 그러면, 검출 소자는 해당 노드에서의 전압 레벨 변화를 검출할 수 있고, 이것은 급속으로 증가되는 유입 전류가 수신되었음을 나타내는 양호한 지표가 될 것이다.
소정의 실시예에서, 상기 내부 노드는 레지스터를 통해 상기 전압 레일 중 제2 레일에 연결되며, 보다 일정한 값을 갖는 상기 급속하게 변하는 전압 레벨에 응답하여 상기 트리거 소자의 저항은 상승하며, 상기 내부 노드의 상기 전압 레벨은 상기 전압 레일의 상기 제2 레일의 전압 레벨 측으로 이동되며; 상기 검출 소자는 상기 제1 전압 레일의 상기 전압 레벨에 가까운 상기 전압 레벨로부터 상기 제2 전압 레일의 전압 레벨 측으로 변하는 상기 내부 노드의 상기 전압 레벨을 추가의 신호로서 검출하도록 구성되며, 상기 추가의 신호에 응답하여 상기 스위칭 소자는 상기 정전 보호 소자로 공급되는 상기 전압 레벨을 상기 고전압 레일로부터 상기 중간 전압 레벨로 스위칭하도록 구성되며; 상기 트리거 소자, 레지스터 및 상기 스위칭 소자는 상기 2개의 전압 레일 사이에 배치되며, 상기 스위칭 소자는 상기 트리거 소자와 상기 레지스터가 상기 전압 레일 중 상기 레일로부터 단절되도록 상기 추가의 신호에 응답하여 스위치 오프를 행한다.
트리거 소자, 레지스터 및 스위칭 소자가 2개의 전압 레일 사이에 배열되는 구성이 편리할 수 있다. 이러한 경우, 스위칭 소자는 중간 전압 레벨이 정전 방전 소자로 공급될 때 레지스터와 트리거 소자로부터 전압 레일을 분리할 수 있고, 이는 레지스터와 캐패시터가 더 이상 2개의 전압 레일 사이에 연결되지 않음을 의미할 것이다. 정상 동작 중 이러한 상황이 생기면, 전도를 행하지 않을 때 높은 전압 레벨이 트리거 소자로 떨어지는 것을 방지할 것이고, 이는 이러한 큰 전압 강하에 의해 기능 저하되는 것을 방지하게 된다.
소정의 실시예에서, 상기 정전 소자는 고전압 레일과 저전압 레일 사이에 저저항 경로를 제공함으로써 급속 증가되는 유입 전류를 방산시키는 것에 의해 반도체 전자 회로를 보호하도록 상기 급속 증가되는 유입 전류에 응답하며, 상기 정전 방전 보호 소자는: 상기 고전압 레일과 저전압 레일 사이에 연속 배열된 2개의 방전 소자를 포함하고, 해당 2개의 방전 소자는 해당 방전 소자 모두가 스위치 온 시 상기 저저항 경로를 제공하고 상기 2개의 방전 소자 중 적어도 하나가 스위치 오프시 고저항 경로를 제공하며, 상기 2개의 방전 소자 각각은 제어 노드를 포함하고, 해당 제어 노드의 전압에 응답하여 스위치 온 또는 오프되며, 상기 전압 레벨 공급부는 상기 전압 레벨을 상기 2개의 방전 소자 중 제1 방전 소자의 상기 제어 노드로 공급하도록 구성되고; 상기 제2 방전 소자는 상기 내부 노드에서의 전압 레벨에 응답하고 상기 제2 전압 레일의 전압 레벨 측으로 이동되는 상기 전압 레벨에 응답하며, 상기 2개의 방전 소자 중 상기 제2 소자는 스위치 오프되도록 구성된다.
급속으로 변하는 유입 전류에 응답하여 내부 노드에서의 전압 레벨을 변경하는데 트리거 소자를 사용하는 것은 제2 전압 레일의 전압 레벨 측으로 이동되는 전압 레벨에 응답하여 스위치 오프됨으로서 급속하게 증가되는 유입 전류가 방산되었음을 지시하도록 제2 방산 소자를 위한 제어 신호로서 사용될 수 있다. 스위칭 시점은 전류가 반도체 전자 소자 내의 소자를 보호하기에 충분한 양으로 방산되었음이 결정되는 시점이 되도록 선택될 수 있다.
소정의 실시예에서, 상기 2개의 방전 소자는 NMOS 트랜지스터이고, 상기 제1 전압 레일은 상기 저전압 레일이고, 상기 전압 레일 중 하나와 상기 제2 전압 레일은 상기 고전압 레일이고, 상기 제2 방전 소자의 상기 제어 노드는 인버팅 소자를 통해 상기 내부 노드에 연결된다.
방전 소자는 다양한 재료로 형성될 수 있지만, 이들 소자는 NMOS 트랜지스터인 것이 유리할 수 있다. 이 경우, 저전압 레일은 제1 전압 레일이고, 정전 방전 발생 중에 중간 전압 레벨 대신에 소정의 전압을 정전 방전 보호 소자에 공급하는 전압 레일 중 하나와 제2 전압 레일은 고전압 레일이다. NMOS 트랜지스터는 PMOS 트랜지스터보다 대체로 작으며, 방전 소자가 다량의 전류를 신속하게 전송하기 위해 대형일 필요가 있으므로, 방전 소자를 NMOS 트랜지스터로 형성하는 것이 유리할 수 있다.
소정의 실시예에서, 상기 인버팅 소자는 상기 전압 레벨 공급부로부터 공급되는 상기 전압 레벨과 상기 저전압 레일 사이에서 급전된다.
정상 동작 중에 상기 인버팅 소자의 급전에 중간 전압 레벨을 사용하는 것에 의해 상기 인버팅 소자를 고전압 레벨로부터 보호하는 것이 유리할 수 있다.
소정의 실시예에서, 상기 인버팅 소자는 상기 제1 방전 소자의 상기 제어 노드와 사기 제2 방전 소자의 제어 노드 사이에 스위칭 소자를 포함하며, 상기 스위칭 소자는 상기 내부 노드가 상기 제1 전압 레일의 상기 전압 레벨에 가까운 전압 레벨을 획득하는 것에 응답하여 스위치 온을 행하고 상기 2개의 제어 노드를 서로 연결한다.
전술한 바와 같이, 전압 레일의 전압 레벨이 정전 보호 소자로 공급될 때, 해당 전압 레벨이 양자의 정전 소자가 증가된 전류 용량으로 동작하도록 해당 전류 레벨이 양자의 정전 소자의 제어 노드로 공급되는 것이 유리하다. 인버터 내의 스위칭 소자를 사용하여 내부 노드가 제1 전압 레일의 전압 레벨에 가까운 전압 레벨을 획득하는 것에 응답하여 2개의 제어 노드를 연결하는 것이 유리할 수 있다.
트리거 소자는 다양한 방식으로 형성될 수 있지만, 캐패시터는 저압의 경제적인 트리거 소자를 형성한다.
소정의 경우 NMOS 트랜지스터로 방전 소자를 형성하는 것이 유리할 수 있지만, 이들 소자는 PMOS 트랜지스터로 형성될 수도 있다. 이러한 경우, 제1 전압 레일은 고전압 레일이고, 전압 공급 소자가 중간 전압 레벨 대신에 정전 방전 보호 소자에 공급하는 전압 레일 중 하나와 제2 전압 레일은 저전압 레일일 것이다.
본 발명의 제2 측면에 따라 급속 증가되는 유입 전류로부터 고전압 레벨과 저전압 레벨 각각에서 전압 레일에 의해 급전되는 반도체 전자 소자를 보호하기 위해 소정의 전압 레벨을 정전 보호 소자로 공급하는 방법이 제공되며, 해당 방법은: 고전압 레일과 저전압 레일 사이의 중간 전압 레벨을 상기 정전 보호 소자 내의 적어도 일부의 소자에서의 전압 강하가 상기 중간 전압 레벨에 의해 제한되도록, 상기 정전 보호 소자에 공급하는 단계와; 상기 정전 보호 소자로부터 수신된 신호로서 상기 정전 방전 보호 소자가 급속 증가하는 유입 전류를 수신하였음을 지시하는 신호를 검출하는 단계와; 상기 정전 방전 보호 소자에 공급되는 상기 전압 레벨을 상기 중간 전압 레벨로부터 상기 전압 레일 중 하나의 전압 레벨로 스위칭하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제3 측면에 따라 제공되는 정전 보호 장치는 급속 증가되는 유입 전류로부터 반도체 전자 소자를 보호하기 위해 정전 방전 보호 수단에 소정의 전압 레벨을 공급하는 전압 레벨 공급 수단을 포함하고, 해당 전압 레벨 공급 수단은: 고전압 레일과 저전압 레일 사이에 배치되어, 상기 정전 보호 수단 내의 적어도 일부의 소자에서의 전압 강하가 상기 고전압의 레벨과 상기 저전압의 레벨 사이의 중간 전압 레벨에 의해 제한되도록, 상기 중간 전압 레벨을 상기 정전 보호 소자에 공급하는 전압 분할 수단과; 상기 정전 방전 보호 수단으로부터 수신된 신호로서, 상기 정전 방전 보호 수단이 급속 증가하는 유입 전류를 수신하였음을 지시하는 신호를 검출하는 검출 수단과; 상기 신호에 응답하여, 상기 정전 방전 보호 수단에 공급되는 상기 전압 레벨을 상기 중간 전압 레벨로부터 상기 전압 레일 중 하나의 전압 레벨로 스위칭하는 스위칭 수단을 포함하는 것을 특징으로 한다.
전술되거나 전술되지 않은 본 발명의 목적, 특징 및 장점들은 첨부 도면과 관련하여 검토되는 하기의 예시적인 실시예의 설명으로부터 분명해질 것이다.
도 1a는 종래 기술에 따른 정전 방전 보호 소자를 예시하며;
도 1b는 종래 기술에 따라 전압 스트레스 한계를 제공하는 전압 분할기를 포함하는 정전 보호 소자를 예시하며;
도 2는 본 발명의 일 실시예에 따른 정전 방전 보호 소자를 위한 전압 공급 소자를 예시하며;
도 3은 본 발명의 일 실시예에 따른 정전 보호 장치를 예시하며;
도 4는 본 발명의 일 실시예에 따른 정전 보호 장치를 보다 상세히 예시하며;
도 5는 도 4에 도시된 장치의 정상 동작에 대한 시뮬레이션 결과를 예시하며;
도 6은 도 4의 장치에서의 정전 방전 발생의 제1 국면에 대한 시뮬레이션 결과를 예시하며;
도 7은 도 4의 장치에서의 정전 방전 발생의 제2 국면에 대한 시뮬레이션 결과를 예시하며;
도 8은 본 발명의 일 실시예에 따른 정전 방전 보호 장치의 대안적인 예를 예시하며;
도 9는 방전 소자가 NMOS 소자 대신에 PMOS 소자로 형성된 정전 방전 보호 장치의 일 실시예를 예시히며;
도 10은 본 발명의 일 실시예에 따른 방법의 단계를 예시하는 흐름도이다.
도 2는 전압 공급 수단(10)이 어떻게 고전압 레벨(VDD)을 정전 반전 소자(ESD)(12)로 공급하거나 중간 전압 레벨(Vint)을 전압 공급 노드(13)를 통해 ESD(12)로 공급하는지를 개략적으로 도시한다.
전압 공급 소자(10)는 스위치(15)를 갖는 통상의 전압 분할 수단을 포함하는 전압 분할기(14)를 포함하고, 추가의 스위치(16)도 포함한다.
ESD(12)는 ESD 이벤트를 알리는 급속 증가되는 유입 전류의 검출시 검출 신호를 출력하도록 구성된다. 이러한 증가 전류는 후술하는 다양한 방법으로 검출될 수 있다. 이러한 검출 신호에 응답하여, 스위치(15)는 전압 분할기가 전압 공급 노드(13)로 더 이상 중간 전압 레벨(Vint)을 공급하지 않도록 개방되고, 스위치(16)는 고전압 레벨 레일(VDD)이 ESD(12)로 전압 레벨(VDD)을 공급하는 전압 공급 노드(13)에 연결되도록 폐쇄되거나 스위치 온 된다.
ESD(12)가 급속 증가 유입 전류가 보호 대상의 전자 소자의 구성 성분이 손상되기 쉬운 레벨 아래로 떨어지도록 방산되었음을 검출하면, ESD(12)에 의해 추가의 신호가 나오고 이에 반응하여 스위치(15)가 폐쇄 또는 스위치 온 됨으로써 전압 분할기는 한번 더 동작 상태가 되어 중간 전압 레벨을 전압 공급 노드(13)를 통해 ESD(12)로 공급하며, 그리고 스위치(16)가 스위치 오프됨으로써 고전압 레일이 전압 공급 노드(13)로부터 단절된다.
도 3은 본 발명의 일 실시예에 따른 정전 보호 장치를 개략적으로 도시한다. 본 장치는 스위치(15)를 갖는 전압 분할기(14)를 포함한다. 도 2의 장치에서와 같이, 도 3의 장치는 입력 전압 공급 노드(13)를 고전압 레일(VDD)로 연결하거나 해당 노드를 VDD로부터 단절시키는 스위치(16)와, 그리고 레지스터(18)와 캐패시터(20)를 포함한다. 해당 장치는 본 실시예에서는 대형의 NMOS 트랜지스터인 2개의 방전 소자(22, 24)도 포함한다. 이들 소자는 고전압 레일과 저전압 레일 사이에 위치되어 스위치 온 상태에서 저저항 경로를 형성한다. 정상 동작 중, 이들 소자 중 하나는 저저항 경로가 존재하지 않도록 스위치 오프되지만, ESD 발생(또는 이벤트)에 응답하여 이들 소자는 급속 증가 유입 전류가 레일 간을 흐르는 것에 의해 방산될 수 있도록 스위치 온 된다.
본 실시예에서, 2개의 방전 소자 중 제2 소자(24)는 정상 동작 중 스위치 오프되고, 2개의 방전 소자 중 제1 소자(22)는 그 게이트에서 중간 전압 레벨을 수신한다. 중간 전압 레벨을 방전 소자(22)의 게이트로 공급하는 것은 VDD-VSS의 최대 전압차가 2개의 방전 소자 중 하나로 떨어지는 것을 방지한다. 이러한 방식으로, 공급 전압보다 낮은 전압 스트레스 허용량을 갖는 방전 소자는 중간 전압 레벨 공급에 의해 보호되는 정상적인 안정된 상태 동작에서처럼 사용될 수 있다. 그러나, ESD 이벤트의 검출시, 이들 소자는 가능한 많은 전류를 흘려보낼 수 있으면 유리하다. 이들 소자의 게이트에서의 전압 레벨이 증가되면, 이들 소자는 보다 많은 전류를 흘려보낼 수 있다. 그러므로, 본 장치에서는 검출되는 방전 방전 이벤트에 응답하여 스위치(16)가 스위치 온 되고 스위치(15)가 스위치 오프됨으로써 방전 소자(22)로 공급되는 전압 레벨은 중간 전압(Vint)이 아닌 고전압 레일(VDD)의 전압 레벨이다. 고전압 레일(VDD)의 전압 레벨은 인버터(28)를 통해 트랜지스터(24)의 게이트로도 공급된다. 이것은 도 4를 참조로 더 상세히 설명될 것이다.
도 3의 장치의 동작을 이제 설명한다. 전압 레일 상의 전압 레벨이 일정한 정상(steady) 상태 동작 중에, 캐패시터(20)는 충전되고 내부 노드(11)는 전압 분할기(14)에 의해 공급되는 중간 전압(Vint)인 전류 공급 전압과 동일한 전압에 있다. 이 전압 레벨은 방전 소자(22)가 스위치 온 되기에 충분하고, 인버터(28)에 기인하여 방전 소자(24)가 스위치 오프되며, 정전 방전 보호 소자는 전류를 흘려보내지 않는다.
정전 방전 이벤트가 일어나면, 급속 증가 전류가 수신되고 회로 내의 전압 레벨은 급속 충전된다. 캐패시터(20)는 일정한 전압을 전도하지 않지만 급속으로 변하는 전압에 대해 매우 높은 전도도를 가진다. 따라서, 캐패시터(20)는 전도 상태로 이동되고 내부 노드(11)에서의 전압은 VSS 측으로 강하된다. 이 전압 강하는 스위치(15, 16)를 제어하는 제어 신호로서 이용된다. 스위치(15)는 내부 노드(11)에서의 전압이 낮은 것에 응답하여 스위치 오프되고, 스위치(16)는 스위치 온 된다. 따라서, 방전 소자(22)의 게이트에서의 전압 레벨은 고전압 레일의 전압 레벨을 획득하고, 인버터(28)를 통해 방전 소자(24)에 유사한 전압이 연결된다. 따라서, 2개의 방전 소자는 전적으로 스위치 온 되어 상당량의 전류를 전도할 수 있다.
급속 증가 유입 전류가 이들 방전 소자(22, 24)를 통해 방산되면, 전압 레벨은 더 이상 급속하게 변하지 않으며 캐패시터(20)는 높은 저항을 가져서 충전되기 시작한다. 이것은 내부 노드(11)에서의 전압 레벨을 상승시킴으로써 스위치(15)를 스위치 온 시키고 스위치(16)를 스위치 오프시킨다. 따라서, 방전 소자(22)의 게이트로의 전압 공급은 중간 전압으로 돌아가고 방전 소자(24)의 게이트로 공급되는 전압 레벨은 인버터(28)에 의해 인버팅되는 저전압일 것이고, 따라서, 방전 소자(24)는 작동 정지되어 전류가 더 이상 이들 소자를 통해 전도되지 않는다.
레지스터(18)와 캐패시터(11)의 크기는 스위치(15, 16)가 전자 반도체 회로를 보호하는 적절한 전류에서 스위칭되도록 선택될 수 있다.
도 4는 유사한 장치를 보다 상세히 도시한다. 해당 예에서, 1.8V 게이트 산화물 소자가 2.5V 전력 공급 환경에서 사용된다. 당업자에게는 분명한 바와 같이, 이것은 단지 일례일 뿐이고 본 발명의 실시예들은 적절한 설계에 따른 게이트 산화물 소자 및 전력 공급 레벨의 다른 조합으로 확장될 수 있다.
본 장치에서, 전압 분할기(14)는 다이오드 모드로 연결된 트랜지스터(TPD), 트랜지스터(TND) 형태의 스위치(15) 및 레지스터(RD)로 형성된다. 인버터(28)는 일련의 인버터로 배열된 3개의 인버터로서 예시된다. 전술한 바와 같이, 방전 소자(22, 24)는 다량의 전류의 전도를 위해 큰 소자일 필요가 있다. 따라서, 이들 소자는 큰 정전 용량을 가지므로 이들 소자를 스위치 온 시키는데 필요한 전류는 비교적 높다. 이러한 이유로, 본 실시예에서는 필요한 전류를 제공할 수 있도록 평행 배열된 3개의 인버터(28)가 존재한다.
ESD 이벤트가 발생하지 않았을 때 안정 상태의 정상 동작 중의 도 4의 정전 보호 장치의 동작을 먼저 설명한다.
전력 증가 중의 작동시: RESD를 통해 Vc=Vp이고 TNB는 오프이다. DVDD가 고전압 레일 상에서 증가시, TNB는 오프이므로 VM은 RB를 통해 DVDD의 증가를 따르며, 그에 따라 도 3의 스위치(16)에 대응하는 TPp는 오프이다. 방전 소자(22)의 게이트를 제어하는 전압 레벨(Vp)도 TPD에 의해 제어되어 TND가 오프 중에 DVDD를 따른다. Vc가 TND의 임계치 위로 상승되자마자, TND는 작동 온 되고 전압 분할기(14)가 작동되기 시작한다. 이 시점에서, Vp는 정전 보호 방전 소자로 공급되는 중간 전압(Vint)가 되고 RD의 비율과 TPD의 [드레인-소스] 저항에 의해 형성된다. 상기 비율은 중간 전압(Vint)이 어떤 경우든 1.8V 게이트 산화물 소자(1.95V) 상에 허용될 수 있는 최대 전압 이상으로 상승되지 않도록 설계된다.
고전압 레일(DVDD) 상의 전압이 그 최종 값에 도달시, 중간 전압(Vint)이 적절한 값에서 설정됨으로써 해당 전압 레벨(최대: 1.95V)로 급전되는 소자 상에 어떤 스트레스도 생기는 것이 방지되며, Vc=Vp이고 VT=0 이므로 대형의 MOS(24)가 오프된다. RD, TND 및 TPP로 구성된 라인에서 소정의 불가피한 DC 소비가 존재함을 알아야 한다. 설계의 제약은 이러한 DC 소비를 제한하기 위해 실시될 수 있다.
고전압 레일(DVDD) 상에서 그리고 노드(Vc)에서의 전압의 상승과 중간 전압 레벨(Vp)의 상승이 전류 흐름과 함께 도 5에 예시된다. 볼 수 있는 바와 같이 상승되는 전압에 대한 시간 스케일은 밀리 초의 크기를 가진다.
ESD 이벤트 중의 거동을 다음에 설명한다.
ESD 이벤트는 2개 국면을 포함한다. 제1 국면은 수백 피코 초 내지 수 나노 초 정도의 시간 구간 중에 일어난다. 이 국면 중에 ESD 보호는 매우 빠르게 작용하여야 하며 단지 저전압을 전개하는 동안 ESD 전류를 흡수할 수 있어야 한다. 이 국면 중에 캐패시터(20)는 매우 낮은 임피던스를 제공하며 Vc 노드는 DVSS(0V)에 유지된다. 제2 국면 중에 ESD 보호 구조는 전류의 흡수를 계속하며 RESD 레지스터를 통해 로딩되기 시작하는 캐패시터(20)에 의해 릴랙스된다.
ESD 이벤트의 제1 국면 중에, 캐패시터(20)가 전도 중이고 이벤트의 이른 초기 부분 동안 Vc를 그라운드 레일에 연결할 때 Vc=0 이다. 낮은 값의 Vc는 TND를 오프 상태로 유지하여 전압 분할기(14)가 활성화되지 않게 한다. 로직 부분인 인버터(28)는 낮은 값의 Vc를 이용하여 대형의 NMOS(24)를 작동 온 시켜서 해당 NMOS(24)가 가능한 낮은 최종 전압을 유지하면서 ESD 전류 대부분을 흡수하도록 한다. 전류는 또한 TPD, RESD 및 로딩을 시작하는 캐패시터(20)를 통해 흐른다. Vc≠Vp이 TNB를 작동 온 시켜서 VM=Vc인 경우, 이것은 TPP를 작동 온 시키고, TPP가 TPD보다 훨씬 크게 설계되므로, Vp 노드에 대한 제어권을 넘겨 받아 Vp를 DVDD로 풀링시킨다. 이것은 본 실시예의 핵심적인 부분으로: Vp를 DVDD로 풀링하는 것은 높은 VGS에 기인하여 큰 NMOS(22) 상의 전류 제한을 줄이며; 그에 따라 구조는 최대의 또는 적어도 최대에 근접한 전류 전달 능력을 이용한다. 또한, 인버터 내의 PMOS 트랜지스터도 온 상태이므로 대형의 MOS(24)가 역시 높은 VGS가 되도록 VT를 Vp에 연결한다.
도 5 및 도 6은 2A의 진폭, 2ns의 상승 시간, 100ns 이상의 펄스 지속 시간의 전류 주입(current injection)을 생성하는 전송선 펄스를 이용하여 시뮬레이션된 ESD 이벤트의 제1 및 제2 국면을 나타낸다.
도 6은 ESD 이벤트의 제1 국면을 나타낸다. 볼 수 있는 바와 같이, 전압은 나노 초 내에서 고전압 레일 상에 2V 이상의 레벨로 매우 빠르게 상승하며, 대략 1V의 레벨로 떨어지기 전에 해당 레벨을 매우 짧은 시간 동안 유지한 후 회로가 통상의 거동을 갖는 ESD 이벤트의 제2 국면 중에 서서히 상승한다. 또한, 전압은 노드 Vp와 노드 Vm에서 낮은 레벨로 급속하게 상승한다.
이러한 제1 국면 중에 캐패시터(20)는 로딩을 시작할 것이고, 인버터(28)의 임계 전압에 도달하면, 대형의 NMOS(24)는 작동 오프될 것이다. 이러한 종류의 회로에서 통상적으로 행해지는 바와 같이, 회로의 RC 상수는 대형의 NMOS(24)가 작동 오프될 때 ESD 전류가 칩 누설(chip leakage)을 통해 안전하게 방산되도록 ESD 전류를 충분히 낮게 유지하도록 설계된다. 상기 이벤트가 오래 지속되면, Vc 노드는 전압 증가가 계속될 것이고, Vp 노드 전압에 도달하면, TNB와 TPP가 작동 오프되고 전압 분할기가 Vp에 대한 제어를 인계받는다. 이러한 최종의 메커니즘은 대형의 NMOS(22)가 이미 OFF 상태이고 임의의 위험한 ESD 전류가 이미 방산된 상태이므로 전체 구조의 ESD 성능에 악영향을 미치지 않는다. 캐패시턴스의 로딩은 도 7에 표현된다.
도 5 및 도 6의 비교로부터 알 수 있는 바와 같이, 소자의 작동 온에 응답하는 전압 변화에 대한 시간 스케일은 피코 및 나노 초 정도인 ESD 이벤트에 응답하여 생기는 전압 변화에 비해 마이크로 초 정도로 훨씬 길다. 따라서, 적절한 RC 값을 가지고 있어서 이러한 신속한 변화에 민감한 소자를 사용하여 입력 전압 레벨을 빠른 변화에 응답하여 전압 레일의 전압 레벨과 중간 전압 레벨 사이에서 스위칭할 수 있지만, 예컨대 작동시 전력 상승되는 소자를 통해 생기는 전압 레벨의 변화에 응답하여서는 스위칭을 행하지 않을 것이다. 결국, 상기 설계는 임의의 ESD 이벤트에 비해 정상 동작에 적용되는 시간 도메인의 차이(관련 상승 시간)를 이용하는 것이다.
도 8은 도 3 및 도 4에 도시된 장치의 레지스터(18)와 캐패시터(20)가 역으로 된 대안적인 실시예를 예시한다. 이 경우, 내부 노드(11)는 ESD 이벤트에 응답하여 VDD 측으로 풀링되므로, NMOS 방전 소자(22, 24)를 사용시, ESD 이벤트에 응답하여 생기는 하이 레벨 신호가 방전 소자(24)의 게이트에 입력되도록 2개의 인버터(28a, 28b)가 필요하다.
본 장치는 안정적 상태의 동작 중에 캐패시터(20)가 전도를 행하지 않고 내부 노드(11)가 VSS에 가깝게 유지되는 것을 제외하고 도 4의 장치와 매우 유사한 방식으로 동작한다. 이것은 방전 소자(24)가 작동 오프됨을 의미한다. 방전 이벤트에 응답하여, 캐패시터(20)는 내부 노드(11) 상승을 행하기 시작하고 방전 소자(24)는 스위치 온 된다. 스위치(15)는 스위치 오프되어 전압 분할기(14)를 작동 오프시키고, 스위치(16)는 스위치 온 되어, 전압(Vinput)을 공급하는 노드(13)를 고전압 레일(VDD)에 연결하고 방전 소자(22)와 방전 소자(24)를 완전히 작동 온 시킨다.
도 9는 PMOS 소자인 3개의 방전 소자(22, 24, 26)가 존재하는 본 발명의 대안적인 실시예를 예시한다. 방전 소자의 수는 증가될 수 있고 이들 소자가 동시에 스위칭되도록 그 제어 노드가 서로 연결되는 것이 유리함을 알아야 한다. 본 실시예에서, PMOS 소자가 방전 소자를 형성하므로, 저전압 입력이 이들 소자를 스위치 온 시킬 것이고, 그에 따라 정전 방전 이벤트에 응답하여 전압 분할기(14)에 의해 출력되는 입력 전압이 스위치(16)를 통해 저전압 레일로 스위칭되는 것이 유리하다. 이 시점에서, 스위치(15)도 스위치 오프되어 전압 분할기(14)를 스위치 오프시킨다. 본 실시예에서, 캐피시터(20)는 정전 방전 이벤트에 응답하여 내부 노드의 전압을 상승시키고 이것은 스위치(15)가 스위치 오프되고 스위치(16)가 스위치 온 되도록 스위치를 제어한다. 도 4의 스위치(TNb)에 대응하는 추가의 스위치(17)도 존재한다. 따라서, 정전 방전 이벤트에 응답하여 PMOS 방전 소자(22, 24, 26) 모두가 스위치 온 되며, 급속 증가 유입 전류는 방산될 수 있다.
정상의 안정적 상태 동작 중에, 캐패시터(20)는 충전 상태가 되어 전도를 행하지 않으며, 따라서 노드(11)는 저전압 레벨로 떨어지고 인버터(30)는 고전압 레벨을 출력하고 트랜지스터(24, 26)는 스위치 오프된다. 이때, 스위치(15)는 노드(13)에서 중간 전압을 공급하는 전압 분할기(14)를 활성화시키는 노드(11)에서의 하강 전압에 응답하여 스위치 온 되고, 스위치(16)는 스위치 오프되어 노드(13)로부터 VSS를 단절시킨다. 따라서, ESD의 성분 소자는 안정적 상태 동작 중에 이러한 중간 전압에 의해 보호되고 전압 레일의 최대 전압 강하는 겪지 않는다.
도 10은 본 발명의 일 실시예에 따른 방법의 단계를 나타내는 흐름도이다. 우선, 급속 증가 유입 전류가 수신되었는지가 결정된다. 유입 전류 수신시, 전압 레일의 전압 레벨이 정전 방전 보호 소자로 공급되고, 방전 소자는 이에 응답하여 스위치 온 되며 해당 유입 전류는 방산된다.
그런 다음, 어느 시점에서 유입 전류가 ESD에 의해 보호된 반도체 전자 소자의 구성 성분이 손상을 입지 않을 정도로 방산되었는지를 결정한다. 해당 방산 정도로 방산이 이루어졌음이 결정되면, ESD 소자로 전압 레일의 전압 레벨보다는 중간 전압 레벨이 공급되고 방전 소자는 스위치 오프된다.
해당 방법은 급속 증가 유입 전류의 수신 여부를 계속 모니터링한다. 어떤 ESD 이벤트로 검출되지 않는 동안, ESD 소자로는 중간 전압 레벨이 공급되고 방전 소자는 방전 경로를 형성하지 않는다.
본 발명의 예시적인 실시예들이 첨부 도면을 참조로 상세히 설명되었지만, 본 발명은 이러한 정확한 실시예에 한정되지 않으며, 첨부된 특허청구범위에 의해 정의되는 발명의 범위 및 취지를 벗어나지 않고 다양한 변경과 변형이 당업자에 의해 행해질 수 있음을 이해하여야 한다. 예를 들면, 본 발명의 범위를 벗어나지 않고 후속하는 종속 청구범위의 특징들은 독립 청구범위의 특징들과 다양하게 조합될 수 있다.

Claims (20)

  1. 정전 보호 장치로서:
    급속 증가되는 유입 전류로부터 반도체 전자 소자를 보호하기 위해 정전 방전 보호 소자에 소정의 전압 레벨을 공급하도록 구성된 전압 레벨 공급부를 포함하고, 해당 전압 레벨 공급부는:
    고전압 레일과 저전압 레일 사이에 배치되어, 상기 정전 보호 소자 내의 적어도 일부의 소자에서의 전압 강하가 상기 고전압의 레벨과 상기 저전압의 레벨 사이의 중간 전압 레벨에 의해 제한되도록, 상기 중간 전압 레벨을 상기 정전 보호 소자에 공급하는 전압 분할기와;
    상기 정전 보호 소자로부터 수신된 신호로서, 상기 정전 방전 보호 소자가 급속 증가하는 유입 전류를 수신하였음을 지시하는 신호를 검출하는 검출 소자와;
    상기 신호에 응답하여, 상기 정전 방전 보호 소자에 공급되는 상기 전압 레벨을 상기 중간 전압 레벨로부터 상기 전압 레일 중 하나의 전압 레벨로 스위칭하는 스위칭 소자를 포함하는 것을 특징으로 하는 정전 보호 장치.
  2. 제1항에 있어서,
    상기 검출 소자는 상기 정전 보호 소자로부터 수신된 추가 신호로서 상기 급속 증가하는 유입 전류가 더 이상 상기 반도체 전자 회로 내의 소자에 손상을 줄 만큼 큰 값을 갖지 않도록 하는 정도로 방산되었음을 지시하는 추가 신호를 검출하도록 구성되며;
    상기 스위칭 소자는 상기 추가 신호에 응답하여 상기 정전 방전 보호 소자로 공급되는 상기 전압 레벨을 상기 전압 레일 중 상기 하나의 레일의 상기 전압 레벨로부터 상기 중간 전압 레벨로 스위칭하는 정전 보호 장치.
  3. 제2항에 있어서,
    상기 전압 분할기는 스위칭 온 될 때 저저항 경로를 그리고 스위칭 오프될 때 고저항 경로를 제공하는 전압 분할기 스위치를 포함하고, 해당 전압 분할기 스위치는 상기 검출 소자가 상기 신호의 수신을 검출하는 것에 응답하여 스위치 오프를 행하고 상기 검출 소자가 상기 추가 신호의 수신을 검출시 스위치 온을 행하도록 구성된 정전 보호 장치.
  4. 제1항에 있어서,
    상기 정전 소자는 고전압 레일과 저전압 레일 사이에 저저항 경로를 제공함으로써 상기 급속 증가되는 유입 전류를 방산시키는 것에 의해 상기 반도체 전자 회로를 보호하도록 상기 급속 증가되는 유입 전류에 응답하며, 상기 정전 방전 보호 소자는:
    상기 고전압 레일과 저전압 레일 사이에 연속 배열된 2개의 방전 소자를 포함하고, 해당 2개의 방전 소자는 해당 소자 모두가 스위치 온 시 상기 저저항 경로를 제공하고 상기 2개의 방전 소자 중 적어도 하나가 스위치 오프시 고저항 경로를 제공하며, 상기 2개의 방전 소자 각각은 제어 노드를 포함하고, 해당 제어 노드의 전압에 응답하여 스위치 온 또는 오프되며,
    상기 전압 레벨 공급부는 상기 전압 레벨을 상기 2개의 방전 소자 중 제1 방전 소자의 상기 제어 노드로 공급하도록 구성된 정전 보호 장치.
  5. 제4항에 있어서,
    상기 2개의 방전 소자는, 상기 전압 레벨 공급부가 상기 전압 레일 중 하나의 상기 전압 레벨을 상기 제1 방전 소자의 상기 제어 노드로 공급하는 것에 응답하여, 상기 2개의 정전 소자의 상기 제어 노드가 상기 전압 레일 중 하나로부터의 상기 전압 레벨을 수신하고 상기 2개의 방전 소자가 스위치 온 되도록 제2 방전 소자의 상기 제어 노드가 상기 제1 방전 소자의 상기 제어 노드에 연결되도록 배열된 정전 보호 장치.
  6. 제5항에 있어서,
    상기 2개의 방전 소자는 상기 전압 레벨 공급부가 상기 중간 전압 레벨을 상기 제1 정전 소자의 상기 제어 노드로 공급하는 것에 응답하여 상기 제2 방전 소자가 다른 전압 레일의 전압 레벨에 가까운 전압 레벨을 상기 전압 레일 중 상기 하나의 전압 레일로 수신하여 스위치 오프되도록 배열된 정전 보호 장치.
  7. 제4항에 있어서,
    상기 정전 방전 보호 소자는 상기 2개의 방전 소자에 연속으로 배열된 적어도 하나의 추가의 방전 소자를 포함하며, 해당 적어도 하나의 추가의 방전 소자는 상기 제1 또는 제2 방전 소자의 제어 노드에 연결된 제어 노드를 포함하는 정전 보호 장치.
  8. 제1항에 있어서,
    상기 정전 보호 소자는:
    상기 전압 레일 중 제1 레일과 상기 정전 방전 보호 소자의 내부 노드 사이에 배열되는 트리거 소자를 포함하고, 해당 트리거 소자는 해당 트리거 소자에 대한 정상 전압차에 응답하여 고저항 경로를 제공하고 상기 급속으로 변하는 유입 전류에 의해 야기되는 상기 트리거 소자에 대하여 급속으로 변하는 전압차에 응답하여 저저항 경로를 제공하여, 상기 급속으로 변하는 전압차에 응답하여 상기 내부 노드가 상기 제1 전압 레일의 상기 전압 레벨에 가까운 전압을 획득하고, 상기 검출 소자는 상기 제1 전압 레일의 상기 전압 레벨에 가까운 전압 레벨을 상기 신호로서 획득하는 상기 내부 노드의 상기 전압 레벨을 검출하는 정전 보호 장치.
  9. 제8항에 있어서,
    상기 내부 노드는 레지스터를 통해 상기 전압 레일 중 제2 레일에 연결되며, 보다 일정한 값을 갖는 상기 급속하게 변하는 전압 레벨에 응답하여 상기 트리거 소자의 저항은 상승하며, 상기 내부 노드의 상기 전압 레벨은 상기 전압 레일의 상기 제2 레일의 전압 레벨 측으로 이동되며;
    상기 검출 소자는 상기 제1 전압 레일의 상기 전압 레벨에 가까운 상기 전압 레벨로부터 상기 제2 전압 레일의 전압 레벨 측으로 변하는 상기 내부 노드의 상기 전압 레벨을 추가의 신호로서 검출하도록 구성되며, 상기 추가의 신호에 응답하여 상기 스위칭 소자는 상기 정전 보호 소자로 공급되는 상기 전압 레벨을 상기 고전압 레일로부터 상기 중간 전압 레벨로 스위칭하도록 구성되며;
    상기 트리거 소자, 레지스터 및 상기 스위칭 소자는 상기 2개의 전압 레일 사이에 배치되며, 상기 스위칭 소자는 상기 트리거 소자와 상기 레지스터가 상기 전압 레일 중 상기 레일로부터 단절되도록 상기 추가의 신호에 응답하여 스위치 오프를 행하는 정전 보호 장치.
  10. 제9항에 있어서,
    상기 정전 소자는 고전압 레일과 저전압 레일 사이에 저저항 경로를 제공함으로써 급속 증가되는 유입 전류를 방산시키는 것에 의해 반도체 전자 회로를 보호하도록 상기 급속 증가되는 유입 전류에 응답하며, 상기 정전 방전 보호 소자는:
    상기 고전압 레일과 저전압 레일 사이에 연속 배열된 2개의 방전 소자를 포함하고, 해당 2개의 방전 소자는 해당 방전 소자 모두가 스위치 온 시 상기 저저항 경로를 제공하고 상기 2개의 방전 소자 중 적어도 하나가 스위치 오프시 고저항 경로를 제공하며, 상기 2개의 방전 소자 각각은 제어 노드를 포함하고, 해당 제어 노드의 전압에 응답하여 스위치 온 또는 오프되며;
    상기 전압 레벨 공급부는 상기 전압 레벨을 상기 2개의 방전 소자 중 제1 방전 소자의 상기 제어 노드로 공급하도록 구성되고;
    상기 제2 방전 소자는 상기 내부 노드에서의 전압 레벨에 응답하고 상기 제2 전압 레일의 전압 레벨 측으로 이동되는 상기 전압 레벨에 응답하며, 상기 2개의 방전 소자 중 상기 제2 소자는 스위치 오프되도록 구성된 정전 보호 장치.
  11. 제10항에 있어서,
    상기 2개의 방전 소자는 NMOS 트랜지스터이고, 상기 제1 전압 레일은 상기 저전압 레일이고, 상기 전압 레일 중 하나와 상기 제2 전압 레일은 상기 고전압 레일이고, 상기 제2 방전 소자의 상기 제어 노드는 인버팅 소자를 통해 상기 내부 노드에 연결된 정전 보호 장치.
  12. 제10항에 있어서,
    상기 인버팅 소자는 상기 전압 레벨 공급부로부터 공급되는 상기 전압 레벨과 상기 저전압 레일 사이에서 급전되는 정전 보호 장치.
  13. 제8항에 있어서,
    상기 인버팅 소자는 상기 제1 방전 소자의 상기 제어 노드와 사기 제2 방전 소자의 제어 노드 사이에 스위칭 소자를 포함하며, 상기 스위칭 소자는 상기 내부 노드가 상기 제1 전압 레일의 상기 전압 레벨에 가까운 전압 레벨을 획득하는 것에 응답하여 스위치 온을 행하고 상기 2개의 제어 노드를 서로 연결하는 정전 보호 장치.
  14. 제8항에 있어서,
    상기 트리거 소자는 캐패시터를 포함하는 정전 보호 장치.
  15. 제10항에 있어서,
    상기 2개의 방전 소자는 PMOS 트랜지스터이고, 상기 제1 전압 레일은 상기 고전압 레일이고, 상기 제2 전압 레일은 상기 저전압 레일이고, 상기 전압 레일 중 상기 하나의 레일은 저전압 레일인 정전 보호 장치.
  16. 급속 증가되는 유입 전류로부터 고전압 레벨과 저전압 레벨 각각에서 전압 레일에 의해 급전되는 반도체 전자 소자를 보호하기 위해 소정의 전압 레벨을 정전 보호 소자로 공급하는 방법으로서:
    고전압 레일과 저전압 레일 사이의 중간 전압 레벨을 상기 정전 보호 소자 내의 적어도 일부의 소자에서의 전압 강하가 상기 중간 전압 레벨에 의해 제한되도록, 상기 정전 보호 소자에 공급하는 단계와;
    상기 정전 보호 소자로부터 수신된 신호로서 상기 정전 방전 보호 소자가 급속 증가하는 유입 전류를 수신하였음을 지시하는 신호를 검출하는 단계와;
    상기 정전 방전 보호 소자에 공급되는 상기 전압 레벨을 상기 중간 전압 레벨로부터 상기 전압 레일 중 하나의 전압 레벨로 스위칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    상기 정전 보호 소자로부터 수신된 추가 신호로서 상기 급속 증가하는 유입 전류가 더 이상 상기 반도체 전자 회로 내의 소자에 손상을 줄 만큼 큰 값을 갖지 않도록 하는 정도로 방산되었음을 지시하는 추가 신호를 검출하는 단계와;
    상기 정전 방전 보호 소자로 공급되는 상기 전압 레벨을 상기 전압 레일 중 상기 하나의 레일의 상기 전압 레벨로부터 상기 중간 전압 레벨로 스위칭하는 단계를 더 포함하는 방법.
  18. 제16항에 있어서,
    상기 정전 소자는 고전압 레일과 저전압 레일 사이에 저저항 경로를 제공함으로써 상기 급속 증가되는 유입 전류를 방산시키는 것에 의해 상기 반도체 전자 회로를 보호하도록 상기 급속 증가되는 유입 전류에 응답하며, 상기 정전 방전 보호 소자는: 상기 고전압 레일과 저전압 레일 사이에 연속 배열된 2개의 방전 소자를 포함하고, 해당 2개의 방전 소자는 해당 소자 모두가 스위치 온 시 상기 저저항 경로를 제공하고 상기 2개의 방전 소자 중 적어도 하나가 스위치 오프시 고저항 경로를 제공하며, 상기 2개의 방전 소자 각각은 제어 노드를 포함하고, 해당 제어 노드의 전압에 응답하여 스위치 온 또는 오프되며, 상기 전압 레벨은 상기 2개의 방전 소자 중 제1 소자의 제어 노드로 공급되며, 상기 방법은:
    상기 신호에 응답하여, 상기 2개의 방전 소자의 상기 제어 노드가 상기 전압 레일 중 상기 하나의 레일의 상기 전압 레벨에 연결되고 상기 2개의 방전 소자가 스위치 온 되도록 상기 제1 방전 소자의 상기 제어 노드를 제2 방전 소자의 상기 제어 노드에 연결하는 단계를 더 포함하는 방법.
  19. 제18항에 있어서,
    상기 전압 레벨 공급부가 상기 중간 전압 레벨을 상기 정전 방전 소자로 공급하는 것에 응답하여 상기 전압 레일 중 상기 하나의 다른 전압 레일의 전압 레벨에 가까운 전압 레벨을 상기 제2 방전 소자의 제어 노드로 전달하는 것에 의해 상기 제2 방전 소자를 스위치 오프시키는 단계를 더 포함하는 방법.
  20. 정전 보호 장치로서,
    급속 증가되는 유입 전류로부터 반도체 전자 소자를 보호하기 위해 정전 방전 보호 수단에 소정의 전압 레벨을 공급하는 전압 레벨 공급 수단을 포함하고, 해당 전압 레벨 공급 수단은:
    고전압 레일과 저전압 레일 사이에 배치되어, 상기 정전 보호 수단 내의 적어도 일부의 소자에서의 전압 강하가 상기 고전압의 레벨과 상기 저전압의 레벨 사이의 중간 전압 레벨에 의해 제한되도록, 상기 중간 전압 레벨을 상기 정전 보호 소자에 공급하는 전압 분할 수단과;
    상기 정전 방전 보호 수단으로부터 수신된 신호로서, 상기 정전 방전 보호 수단이 급속 증가하는 유입 전류를 수신하였음을 지시하는 신호를 검출하는 검출 수단과;
    상기 신호에 응답하여, 상기 정전 방전 보호 수단에 공급되는 상기 전압 레벨을 상기 중간 전압 레벨로부터 상기 전압 레일 중 하나의 전압 레벨로 스위칭하는 스위칭 수단을 포함하는 것을 특징으로 하는 정전 보호 장치.
KR1020120079844A 2011-07-28 2012-07-23 회로 구성 요소에 대한 전압 스트레스를 제한하는 중간 전압 공급부를 갖는 정전 방전 보호 소자 KR20130014372A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/137,225 2011-07-28
US13/137,225 US8817433B2 (en) 2011-07-28 2011-07-28 Electrostatic discharge protection device having an intermediate voltage supply for limiting voltage stress on components

Publications (1)

Publication Number Publication Date
KR20130014372A true KR20130014372A (ko) 2013-02-07

Family

ID=47597039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120079844A KR20130014372A (ko) 2011-07-28 2012-07-23 회로 구성 요소에 대한 전압 스트레스를 제한하는 중간 전압 공급부를 갖는 정전 방전 보호 소자

Country Status (3)

Country Link
US (1) US8817433B2 (ko)
KR (1) KR20130014372A (ko)
TW (1) TWI548173B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9172244B1 (en) * 2012-03-08 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self biased electro-static discharge clamp (ESD) for power rail
CN105637442B (zh) 2013-10-18 2018-04-24 恩智浦美国有限公司 具有辅助电压供应单元的电压供应电路和用于启动电子电路的方法
KR20150089832A (ko) 2014-01-28 2015-08-05 삼성전자주식회사 Esd 인가 시 스캔 데이터를 처리하는 장치 및 방법
US9941267B2 (en) * 2014-09-09 2018-04-10 Taiwan Semiconductor Manufacturing Company Limited Electro-static discharge protection circuit
JP2016162884A (ja) * 2015-03-02 2016-09-05 株式会社東芝 静電気保護回路
JP2016167516A (ja) * 2015-03-09 2016-09-15 株式会社東芝 静電気保護回路
FR3038131B1 (fr) * 2015-06-26 2018-03-23 Stmicroelectronics Sa Dispositif de protection ameliore contre les decharges electrostatiques.
EP3335290B1 (en) * 2015-08-13 2023-02-22 Littelfuse Semiconductor (Wuxi) Co., Ltd. Overvoltage protection device
US20170221879A1 (en) * 2016-01-29 2017-08-03 Mediatek Inc. Electrostatic discharge protection circuit with leakage current reduction and associated electrostatic discharge protection method
US10777547B2 (en) 2016-05-25 2020-09-15 Taiwan Semiconductor Manufacturing Company Limited ESD protection device
JP2018032981A (ja) * 2016-08-24 2018-03-01 株式会社東芝 半導体集積回路
US10965118B2 (en) 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus
US11025054B2 (en) 2018-04-18 2021-06-01 Ememory Technology Inc. Electrostatic discharge protection device
TWI693766B (zh) * 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
US11315919B2 (en) * 2019-02-05 2022-04-26 Nxp Usa, Inc. Circuit for controlling a stacked snapback clamp
US11056880B1 (en) * 2020-03-31 2021-07-06 Western Digital Technologies, Inc. Snapback electrostatic discharge protection for electronic circuits
CN114336559B (zh) * 2020-09-30 2023-05-26 中芯国际集成电路制造(深圳)有限公司 静电放电电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583484B2 (en) * 2003-08-20 2009-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for ESD protection
US7245470B2 (en) * 2004-05-19 2007-07-17 Panamax Unsafe voltage shutoff control
WO2007046015A1 (en) * 2005-10-21 2007-04-26 Nxp B.V. Improved esd protection for pass-transistors in a voltage regulator
TW200739872A (en) * 2006-04-04 2007-10-16 Univ Nat Chiao Tung Power line electrostatic discharge protection circuit featuring triple voltage tolerance
US7589945B2 (en) 2006-08-31 2009-09-15 Freescale Semiconductor, Inc. Distributed electrostatic discharge protection circuit with varying clamp size
TWI374595B (en) * 2008-06-06 2012-10-11 Faraday Tech Corp Esd detection circuit and related method thereof
US8922960B2 (en) * 2008-07-08 2014-12-30 Sofics Bvba Electrostatic discharge device with adjustable trigger voltage
TWI431753B (zh) * 2009-10-23 2014-03-21 Faraday Tech Corp 具有電子過壓防護能力的靜電放電保護電路
TW201240066A (en) * 2011-03-25 2012-10-01 Realtek Semiconductor Corp ESD protection circuit

Also Published As

Publication number Publication date
TW201315075A (zh) 2013-04-01
US20130027820A1 (en) 2013-01-31
US8817433B2 (en) 2014-08-26
TWI548173B (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
KR20130014372A (ko) 회로 구성 요소에 대한 전압 스트레스를 제한하는 중간 전압 공급부를 갖는 정전 방전 보호 소자
US7580233B2 (en) Protecting circuits from electrostatic discharge
CN104979814B (zh) 一种静电放电保护电路
CN102884697B (zh) 用于集成电路的过电压保护电路
EP2937901B1 (en) Electrostatic discharge protection circuit
US8116047B2 (en) Electrostatic discharge protective circuit having rise time detector and discharge sustaining circuitry
US20090195951A1 (en) Method and Apparatus for Improved Electrostatic Discharge Protection
US9413166B2 (en) Noise-tolerant active clamp with ESD protection capability in power up mode
CN109841607B (zh) 具有控制钳位超时行为的电路的用于静电放电（esd）保护的电源钳位
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及***
US20060103998A1 (en) Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
KR20150131451A (ko) 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법
CN102204054B (zh) 低电压静电放电保护
CN110120660B (zh) 过电压/能量保护装置
WO2013120259A1 (en) Surge protection for differential input/output interfaces
CN109792147B (zh) 用于低泄漏应用的esd保护电荷泵有源钳位
US9627885B2 (en) Electrostatic discharge protection circuit
JP5726583B2 (ja) Ｅｓｄ保護回路
TW201401478A (zh) 防止跨越電壓域之靜電放電失效
CN103765715B (zh) 用于防止静电放电的电路装置
CN114498596A (zh) 静电保护电路、静电保护方法及集成电路
KR20120068212A (ko) 전기적 오버스트레스 보호 회로 및 그를 포함하는 반도체 집적회로
US10079487B2 (en) Clamp circuit for electrical overstress and electrostatic discharge
KR20090078312A (ko) 단일 전압 전원 상보형 금속산화물 반도체를 위한 자동 탐지 상보형 금속산화물 반도체 입력 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid