KR20130013715A - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20130013715A
KR20130013715A KR1020110075480A KR20110075480A KR20130013715A KR 20130013715 A KR20130013715 A KR 20130013715A KR 1020110075480 A KR1020110075480 A KR 1020110075480A KR 20110075480 A KR20110075480 A KR 20110075480A KR 20130013715 A KR20130013715 A KR 20130013715A
Authority
KR
South Korea
Prior art keywords
conductive layer
array substrate
pattern
electrode
forming
Prior art date
Application number
KR1020110075480A
Other languages
English (en)
Other versions
KR101849572B1 (ko
Inventor
이승철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110075480A priority Critical patent/KR101849572B1/ko
Publication of KR20130013715A publication Critical patent/KR20130013715A/ko
Application granted granted Critical
Publication of KR101849572B1 publication Critical patent/KR101849572B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치의 제조방법은 ITO(Indium Tin Oxide)를 데이터 배선의 배리어 메탈(barrier metal)로 이용하여 데이터 배선과 화소전극을 하나의 마스크로 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감하기 위한 것으로, 화소부와 데이터패드부 및 게이트패드부로 구분되는 어레이 기판을 제공하는 단계; 상기 어레이 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 어레이 기판 전면에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막이 형성된 어레이 기판의 화소부에 액티브층 및 n+ 비정질 실리콘 박막패턴을 형성하는 단계; 상기 액티브층 및 n+ 비정질 실리콘 박막패턴이 형성된 어레이 기판 전면에 제 2 도전막 및 제 3 도전막을 형성한 후, 하프-톤 마스크를 통해 상기 제 2 도전막 및 제 3 도전막을 선택적으로 제거하여 상기 제 3 도전막으로 이루어진 소오스전극과 드레인전극 및 데이터라인을 형성하는 한편, 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계; 상기 액티브층 상부의 n+ 비정질 실리콘 박막패턴을 선택적으로 제거하여 오믹-콘택층을 형성하는 단계; 상기 오믹-콘택층이 형성된 어레이 기판 전면에 제 2 절연막을 형성하는 단계; 및 상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함한다.
특히, 상기 본 발명의 액정표시장치의 제조방법은 드레인전극이 콘택홀을 통하지 않고 화소전극과 직접 접속하는 한편, 기존의 4마스크구조 대비 액티브 테일(active tail)이 발생하지 않아 개구율이 향상되는 특징을 가진다.

Description

액정표시장치의 제조방법{METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하는 동시에 액티브 테일이 발생하지 않아 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이하, 도 1을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 일반적으로 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있으며, 이를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 일반적인 액정표시장치의 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 2a에 도시된 바와 같이, 포토리소그래피공정(제 1 마스크공정)을 이용하여 어레이 기판(10)의 화소부에 제 1 도전막으로 이루어진 게이트전극(21)과 게이트라인(미도시)을 형성하며, 상기 어레이 기판(10)의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인(16p)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)과 게이트라인 및 게이트패드라인(16p)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브층(24)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 액티브층(24) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(22)과 드레인전극(23)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(10)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(17)을 형성하는 동시에 상기 어레이 기판(10)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(17p)을 형성하게 된다.
이때, 상기 액티브층(24) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(24)의 소오스/드레인영역과 상기 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25n)이 형성되게 된다.
또한, 상기 데이터라인(17) 하부에는 각각 상기 n+ 비정질 실리콘 박막 및 비정질 실리콘 박막으로 이루어진 제 1 n+ 비정질 실리콘 박막패턴(25') 및 제 1 비정질 실리콘 박막패턴(20')이 형성되며, 상기 데이터패드라인(17p)의 하부에는 각각 상기 n+ 비정질 실리콘 박막 및 비정질 실리콘 박막으로 이루어진 제 2 n+ 비정질 실리콘 박막패턴(25") 및 제 2 비정질 실리콘 박막패턴(20")이 형성되게 된다.
이후, 도 2c에 도시된 바와 같이, 상기 소오스/드레인전극(23)과 데이터라인(17) 및 데이터패드라인(17p)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 1 절연막(15a)과 제 2 절연막(15b)의 일부영역을 제거하여 각각 상기 드레인전극(23)과 데이터패드라인(17p) 및 게이트패드라인(16p)의 일부를 노출시키는 제 1 콘택홀(40a)과 제 2 콘택홀(40b) 및 제 3 콘택홀(40c)을 형성한다.
마지막으로, 도 2d에 도시된 바와 같이, 제 3 도전막을 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 제 1 콘택홀(40a)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성하는 한편, 상기 화소전극(18)과 함께 화소영역 내에 횡전계를 발생시키는 공통전극(8)을 형성한다.
또한, 상기 제 4 마스크공정을 통해 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 2 콘택홀(40b) 및 제 3 콘택홀(40c)을 통해 상기 데이터패드라인(17p) 및 게이트패드라인(16p)에 전기적으로 접속하는 데이터패드전극(27p) 및 게이트패드전극(26p)을 형성하게 된다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 다수의 포토리소그래피공정을 필요로 하는데, 상기와 같이 하프-톤(half tone) 마스크를 이용하여 액티브층과 데이터 배선, 즉 소오스전극과 드레인전극 및 데이터라인을 한번의 마스크공정으로 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
그러나, 상기 일반적인 4마스크구조의 액정표시장치는 하프-톤 마스크를 이용하여 2번의 식각공정을 거쳐 액티브층과 데이터 배선을 동시에 패터닝함에 따라 도 3에 도시된 바와 같이 데이터 배선의 하부 주변으로 돌출된 액티브층, 즉 액티브 테일(active tail)이 남아있게 된다.
상기 액티브층은 순수한 비정질 실리콘 박막으로 이루어지며, 이때 상기 데이터 배선 하부의 액티브층은 게이트 배선, 즉 게이트전극과 게이트라인에 의해 가려진 부분을 제외하고는 하부의 백라이트 빛에 노출됨으로써 상기 백라이트 빛에 의해 광전류가 발생하게 된다. 이때, 상기 백라이트 빛의 미세한 깜빡임으로 인해 상기 비정질 실리콘 박막은 미세하게 반응하여 활성화와 비활성화 상태가 반복되게 되며, 이로 인해 광전류에 변화가 발생하게 된다. 이와 같은 광전류 성분은 이웃하는 화소전극에 흐르는 신호와 함께 커플링(coupling)되어 상기 화소전극에 위치한 액정의 움직임을 왜곡시키게 한다. 그 결과 액정표시장치의 화면에는 물결무늬의 가는 선이 나타나는 웨이비 노이즈(wavy noise)가 발생하게 된다.
또한, 상기 데이터라인의 하부에 위치한 액티브 테일은 상기 데이터라인의 양측으로 소정거리(~ 2㎛) 돌출 됨으로써 화소부의 개구영역이 상기 돌출된 거리만큼 잠식됨에 따라 액정표시장치의 개구율이 감소하게 된다.
또한, 전술한 일반적인 액정표시장치는 드레인전극과 화소전극의 연결을 위해 콘택홀이 필요하며, 상기 콘택홀의 형성에 따라 투과율의 손실(loss)로 개구율이 감소하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 4번의 마스크공정으로 액정표시장치의 어레이 기판을 제작하도록 한 액정표시장치의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 기존의 4마스크구조 대비 액티브 테일이 발생하지 않아 개구율이 향상되도록 한 액정표시장치의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 화소부와 데이터패드부 및 게이트패드부로 구분되는 어레이 기판을 제공하는 단계; 상기 어레이 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 어레이 기판 전면에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막이 형성된 어레이 기판의 화소부에 액티브층 및 n+ 비정질 실리콘 박막패턴을 형성하는 단계; 상기 액티브층 및 n+ 비정질 실리콘 박막패턴이 형성된 어레이 기판 전면에 제 2 도전막 및 제 3 도전막을 형성한 후, 하프-톤 마스크를 통해 상기 제 2 도전막 및 제 3 도전막을 선택적으로 제거하여 상기 제 3 도전막으로 이루어진 소오스전극과 드레인전극 및 데이터라인을 형성하는 한편, 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계; 상기 액티브층 상부의 n+ 비정질 실리콘 박막패턴을 선택적으로 제거하여 오믹-콘택층을 형성하는 단계; 상기 오믹-콘택층이 형성된 어레이 기판 전면에 제 2 절연막을 형성하는 단계; 및 상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함한다.
이때, 상기 어레이 기판의 화소부에 상기 제 1 도전막으로 이루어진 공통라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 어레이 기판의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
이때, 상기 제 1 절연막 및 제 2 절연막을 선택적으로 제거하여 상기 게이트패드라인을 노출시키는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 어레이 기판의 화소부에 상기 제 2 도전막으로 이루어진 공통전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 어레이 기판의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
이때, 상기 제 2 절연막을 선택적으로 제거하여 상기 데이터패드라인을 노출시키는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 소오스전극, 드레인전극, 데이터라인 및 화소전극을 형성하는 단계는 상기 액티브층과 n+ 비정질 실리콘 박막패턴이 형성된 어레이 기판 전면에 제 2 도전막과 제 3 도전막을 형성하는 단계; 하프-톤 마스크를 이용하여 상기 어레이 기판 상부에 제 1 감광막패턴 내지 제 6 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴 내지 제 6 감광막패턴을 마스크로 그 하부에 형성된 제 2 도전막과 제 3 도전막의 일부영역을 선택적으로 제거하여 상기 액티브층 상부에 상기 제 3 도전막으로 이루어진 소오스전극과 드레인전극을 형성하는 한편, 화소영역에 상기 제 2 도전막과 제 3 도전막으로 이루어진 화소전극과 화소전극패턴을 형성하는 단계; 상기 액티브층 상부의 n+ 비정질 실리콘 박막을 선택적으로 제거하여 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층을 형성하는 단계; 상기 제 4 감광막패턴 내지 제 6 감광막패턴을 제거하는 동시에 상기 제 4 감광막패턴 내지 제 6 감광막패턴의 두께만큼 상기 제 1 감광막패턴 내지 제 6 감광막패턴의 두께 일부를 제거하여 제 7 감광막패턴 내지 제 9 감광막패턴을 형성하는 단계; 및 상기 제 7 감광막패턴 내지 제 9 감광막패턴을 마스크로 그 하부에 형성된 제 3 도전막을 선택적으로 제거하여 상기 화소전극 상부의 화소전극패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 제 3 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리로 형성하며, 상기 제 2 도전막은 상기 구리의 배리어 메탈로 이용하는 동시에 화소전극을 형성하기 위해 ITO 또는 IZO로 형성하는 것을 특징으로 한다.
이때, 상기 어레이 기판 위에 제 2 도전막을 형성하기 전에 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금을 50Å ~ 500Å의 두께로 증착하여 상기 ITO와 액티브층 사이의 오믹-콘택층으로 이용하는 것을 특징으로 한다.
이때, 상기 화소부에 상기 제 3 도전막으로 이루어진 데이터라인을 형성하는 것을 특징으로 한다.
이때, 상기 제 1 감광막패턴 내지 제 6 감광막패턴을 마스크로 그 하부에 형성된 제 2 도전막과 제 3 도전막의 일부영역을 선택적으로 제거하여 상기 소오스전극과 드레인전극 및 데이터라인 하부에 상기 제 2 도전막으로 이루어진 소오스전극패턴과 드레인전극패턴 및 데이터라인패턴을 형성하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 ITO를 데이터 배선의 배리어 메탈로 이용하여 데이터 배선과 화소전극을 하나의 마스크로 형성함으로써 마스크수를 감소시켜 제조공정을 단순화하는 동시에 제조비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치의 제조방법은 드레인전극이 콘택홀을 통하지 않고 화소전극과 직접 접속하는 한편, 기존의 4마스크구조 대비 액티브 테일이 발생하지 않아 개구율이 향상되는 효과를 제공한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2d는 일반적인 액정표시장치의 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 소오스/드레인전극 하부에 액티브 테일이 발생한 상태를 보여주는 주사전자현미경(Scanning Electron Microscope; SEM) 사진.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도.
도 6a 내지 도 6d는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7d는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 8a 내지 도 8f는 상기 도 6c 및 도 7c에 도시된 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이며, 도 5는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 단면도이다.
이때, 도면에는 설명의 편의를 위해 화소부와 데이터패드부 및 게이트패드부를 포함하는 하나의 화소를 나타내고 있으며, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
또한, 도면에는 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다.
도면에 도시된 바와 같이, 본 발명의 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 횡전계를 발생시켜 액정(미도시)을 구동시키는 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극라인(118L)을 통해 상기 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(124)을 포함한다.
이때, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)은 구리와 같은 저저항 도전물질로 이루어질 수 있으며, 그 하부에는 상기 구리의 배리어 메탈(barrier metal)로 ITO(Indium Tin Oxide)를 이용하여 각각 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(122')과 드레인전극패턴(123') 및 데이터라인패턴(117')이 형성되게 된다.
그리고, 상기 액티브층(124) 위에는 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극패턴(122', 123') 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층을 나타낸다.
상기 소오스전극(122)과 소오스전극패턴(122')의 일부는 일 방향으로 연장되어 각각 상기 데이터라인(117)과 데이터라인패턴(117')의 일부를 구성하며, 상기 드레인전극패턴(123')의 일부는 화소영역 쪽으로 연장되어 상기 화소전극라인(118L)을 구성하게 된다.
전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
이때, 상기 화소영역의 상, 하부에는 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 공통라인(108l)이 형성되어 있으며, 상기 공통라인(108l)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배치된 좌우의 연결라인(108a)에 의해 서로 연결되어 있다.
이때, 상기 다수개의 공통전극(108)은 상기 공통라인(108l)에 대해 실질적으로 평행한 방향으로 배치된 공통전극라인(108L)에 연결되게 되며, 상기 공통전극라인(108L)은 상기 제 1 절연막(115a)에 형성된 제 1 콘택홀(140a)을 통해 그 하부의 공통라인(108l)과 전기적으로 접속하게 된다.
또한, 상기 다수개의 화소전극(118)은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 상기 화소전극라인(118L)에 연결되어 상기 드레인전극(123)과 전기적으로 접속하게 된다.
상기 연결전극(108a)과 공통라인(108l)은 게이트 배선, 즉 게이트전극(121) 및 게이트라인(116)과 동일한 불투명한 도전물질로 이루어지며, 상기 공통전극(108), 화소전극(118), 공통전극라인(108L) 및 화소전극라인(118L)은 상기 소오스전극패턴(122')과 드레인전극패턴(123') 및 데이터라인패턴(117')과 동일한 투명한 도전물질로 이루어질 수 있다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 데이터라인(117)과 게이트라인(116)에 각각 연결되는 데이터패드라인(117p)과 게이트패드라인(116p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 데이터신호와 주사신호를 각각 상기 데이터라인(117)과 게이트라인(116)에 전달하게 된다.
즉, 상기 데이터라인(117)과 게이트라인(116)은 구동회로부 쪽으로 연장되어 각각 해당하는 데이터패드라인(117p)과 게이트패드라인(116p)에 연결되며, 상기 데이터패드라인(117p)과 게이트패드라인(116p)은 각각 제 2 콘택홀(140b)과 제 3 콘택홀(140c)을 통해 구동회로로부터 데이터신호와 주사신호를 인가 받게 된다.
참고로, 상기 게이트패드라인(117p) 하부에는 상기 게이트패드라인(117p)과 실질적으로 동일한 형태로 패터닝된 게이트패드라인패턴(117p])이 형성되게 된다.
여기서, 본 발명의 실시예에 따른 액정표시장치는 액티브층을 형성한 다음 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 데이터 배선과 화소전극 및 공통전극을 형성함으로 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있는 것을 특징으로 한다.
즉, ITO를 데이터 배선의 배리어 메탈로 이용하여 데이터 배선과 화소전극 및 공통전극을 하나의 마스크로 형성함으로써 마스크수를 감소시킬 수 있게 되며, 드레인전극이 콘택홀을 통하지 않고 화소전극과 접속하는 한편, 기존의 4마스크구조 대비 액티브 테일이 발생하지 않아 개구율이 향상되게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 6a 내지 도 6d는 상기 도 4에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 7a 내지 도 7d는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 6a 및 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116) 및 공통라인(108l)과 연결라인(108a)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 상기 공통라인(108l)은 실질적으로 상기 게이트라인(116)과 평행한 방향으로 배치되며, 상기 연결라인(108a)은 실질적으로 상기 게이트라인(116)에 수직한 방향으로 배치되어 상기 공통라인(108l)에 연결되게 된다. 다만, 본 발명이 상기 공통라인(108l)과 연결라인(108a)의 배치 형태에 한정되는 것은 아니다.
이때, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 연결라인(108a) 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 6b 및 도 7b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l), 연결라인(108a) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성한다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 형성되게 된다.
한편, 상기 제 2 마스크공정에 하프-톤 마스크를 이용하는 경우 상기 제 1 절연막(115a)의 일부영역을 선택적으로 제거함으로써 상기 공통라인(108l)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성할 수도 있다.
다음으로, 도 6c 및 도 7c에 도시된 바와 같이, 상기 액티브층(124)과 n+ 비정질 실리콘 박막패턴이 형성된 어레이 기판(110) 전면에 제 2 도전막과 제 3 도전막을 형성한다.
이때, 상기 제 3 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리와 같은 저저항 불투명 도전물질로 형성할 수 있으며, 상기 제 2 도전막은 상기 구리의 배리어 메탈로 이용하는 동시에 화소전극과 공통전극을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성할 수 있다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 n+ 비정질 실리콘 박막과 제 2 도전막 및 제 3 도전막을 선택적으로 제거함으로써 상기 액티브층(124) 상부에 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성하는 한편, 화소영역에 상기 제 2 도전막으로 이루어진 다수의 화소전극(118)과 공통전극(108)을 형성하게 된다.
이때, 상기 제 3 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 3 도전막으로 이루어진 데이터라인(117)을 형성하며, 상기 어레이 기판(110)의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인(117p)을 형성하게 된다.
또한, 상기 제 3 마스크공정을 통해 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117) 하부에 상기 제 2 도전막으로 이루어지며, 각각 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(122')과 드레인전극패턴(123') 및 데이터라인패턴(117')을 형성하게 된다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
그리고, 상기 소오스전극(122)과 소오스전극패턴(122')의 일부는 일 방향으로 연장되어 각각 상기 데이터라인(117)과 데이터라인패턴(117')의 일부를 구성하며, 상기 다수개의 공통전극(108)은 상기 공통라인(108l)에 대해 실질적으로 평행한 방향으로 배치된 공통전극라인(108L)에 연결되고, 상기 다수개의 화소전극(118)은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 배치된 화소전극라인(118L)에 연결되어 상기 드레인전극(123)과 전기적으로 접속하게 된다.
이때, 상기 소오스/드레인전극(122, 123), 소오스/드레인전극패턴(122', 123'), 데이터라인(117), 데이터라인패턴(117'), 데이터패드라인(117p), 데이터패드라인패턴(117p'), 화소전극(118), 화소전극라인(118L), 공통전극(108), 공통전극라인(108L)은 하프-톤 노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수 있게 되는데, 이를 다음의 도면을 참조하여 상세히 설명한다.
도 8a 내지 도 8f는 상기 도 6c 및 도 7c에 도시된 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 8a에 도시된 바와 같이, 상기 액티브층(124)과 n+ 비정질 실리콘 박막패턴(125)이 형성된 어레이 기판(110) 전면에 제 2 도전막(120)과 제 3 도전막(130)을 형성한다.
이때, 전술한 바와 같이 상기 제 3 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리와 같은 저저항 불투명 도전물질로 형성할 수 있으며, 상기 제 2 도전막(120)은 상기 구리의 배리어 메탈로 이용하는 동시에 화소전극과 공통전극을 형성하기 위해 ITO 또는 IZO와 같은 투명한 도전물질로 형성할 수 있다.
이때, 상기 어레이 기판(110) 위에 제 2 도전막(120)을 형성하기 전에 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금을 50Å ~ 500Å의 두께로 증착하여 상기 ITO와 액티브층(124) 사이의 오믹-콘택층으로 이용할 수도 있다.
그리고, 도 8b에 도시된 바와 같이, 상기 제 3 도전막(130)이 형성된 어레이 기판(110) 위에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 감광막(170)을 현상하고 나면, 도 8c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 3 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(170d) 내지 제 6 감광막패턴(170f)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 8d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 액티브층(124) 상부에 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)이 형성되는 한편, 화소영역에 상기 제 2 도전막으로 이루어진 다수의 화소전극(118)과 공통전극(108) 및 화소전극라인(118L)이 형성되게 된다.
또한, 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 3 도전막으로 이루어진 데이터라인(117)이 형성되며, 상기 어레이 기판(110)의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 된다.
이때, 상기 소오스전극(122), 드레인전극(123), 데이터라인(117) 및 데이터패드라인(117p) 하부에는 상기 제 2 도전막으로 이루어지며, 각각 상기 소오스전극(122), 드레인전극(123), 데이터라인(117) 및 데이터패드라인(117p)과 실질적으로 동일한 형태로 패터닝된 소오스전극패턴(122'), 드레인전극패턴(123'), 데이터라인패턴(117') 및 데이터패드라인패턴(117p')이 형성되게 된다.
또한, 상기 화소전극(118)과 공통전극(108) 및 화소전극라인(118L) 상부에는 상기 제 3 도전막으로 이루어지며, 각각 상기 화소전극(118)과 공통전극(108) 및 화소전극라인(118L)과 실질적으로 동일한 형태로 패터닝된 화소전극패턴(130')과 공통전극패턴(130") 및 화소전극라인패턴(130'")이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)을 마스크로 상기 액티브층(124) 상부, 즉 백채널 상부의 n+ 비정질 실리콘 박막을 선택적으로 제거하여 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층(125n)을 형성하게 된다.
그리고, 상기 제 1 감광막패턴(170a) 내지 제 6 감광막패턴(170f)의 두께 일부를 제거하는 애싱공정을 진행하게 되면, 도 8e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴 내지 제 6 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴 내지 제 6 감광막패턴의 두께만큼이 제거된 제 7 감광막패턴(170a') 내지 제 9 감광막패턴(170c')으로 상기 차단영역(III)에 대응하는 영역에만 남아있게 된다.
이후, 도 8f에 도시된 바와 같이, 상기 제 7 감광막패턴(170a') 내지 제 9 감광막패턴(170c')을 마스크로 하여, 그 하부에 형성된 제 3 도전막의 일부영역을 선택적으로 제거하게 되면, 상기 화소전극(118)과 공통전극(108) 및 화소전극라인(118L) 상부의 화소전극패턴과 공통전극패턴 및 화소전극라인패턴이 제거되게 된다.
그리고, 도 6d 및 도 7d에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 2 절연막(115b)을 형성한다.
이때, 상기 제 2 절연막(115b)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막으로 형성하거나 포토 아크릴과 같은 유기절연막으로 형성할 수 있다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 1 절연막(115a)과 제 2 절연막(115b)을 선택적으로 제거함으로써 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 외부로 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 형성하게 된다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
상기 본 발명의 실시예의 액정표시장치는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 상기 본 발명의 실시예의 액정표시장치는 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 트위스티드 네마틱방식의 액정표시장치 또는 수직배향(Vertical Alignment: VA)방식의 액정표시장치에도 적용 가능하다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다
108 : 공통전극 108l : 공통라인
108L : 공통전극라인 110 : 어레이 기판
116 : 게이트라인 117 : 데이터라인
117' : 데이터라인패턴 118 : 화소전극
118L : 화소전극라인 121 : 게이트전극
122 : 소오스전극 122' : 소오스전극패턴
123 : 드레인전극 123' : 드레인전극패턴

Claims (12)

  1. 화소부와 데이터패드부 및 게이트패드부로 구분되는 어레이 기판을 제공하는 단계;
    상기 어레이 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계;
    상기 게이트전극과 게이트라인이 형성된 어레이 기판 전면에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막이 형성된 어레이 기판의 화소부에 액티브층 및 n+ 비정질 실리콘 박막패턴을 형성하는 단계;
    상기 액티브층 및 n+ 비정질 실리콘 박막패턴이 형성된 어레이 기판 전면에 제 2 도전막 및 제 3 도전막을 형성한 후, 하프-톤 마스크를 통해 상기 제 2 도전막 및 제 3 도전막을 선택적으로 제거하여 상기 제 3 도전막으로 이루어진 소오스전극과 드레인전극 및 데이터라인을 형성하는 한편, 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계;
    상기 액티브층 상부의 n+ 비정질 실리콘 박막패턴을 선택적으로 제거하여 오믹-콘택층을 형성하는 단계;
    상기 오믹-콘택층이 형성된 어레이 기판 전면에 제 2 절연막을 형성하는 단계; 및
    상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
  2. 제 1 항에 있어서, 상기 어레이 기판의 화소부에 상기 제 1 도전막으로 이루어진 공통라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제 1 항에 있어서, 상기 어레이 기판의 게이트패드부에 상기 제 1 도전막으로 이루어진 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제 3 항에 있어서, 상기 제 1 절연막 및 제 2 절연막을 선택적으로 제거하여 상기 게이트패드라인을 노출시키는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 어레이 기판의 화소부에 상기 제 2 도전막으로 이루어진 공통전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 어레이 기판의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서, 상기 제 2 절연막을 선택적으로 제거하여 상기 데이터패드라인을 노출시키는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 1 항에 있어서, 상기 소오스전극, 드레인전극, 데이터라인 및 화소전극을 형성하는 단계는
    상기 액티브층과 n+ 비정질 실리콘 박막패턴이 형성된 어레이 기판 전면에 제 2 도전막과 제 3 도전막을 형성하는 단계;
    하프-톤 마스크를 이용하여 상기 어레이 기판 상부에 제 1 감광막패턴 내지 제 6 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 6 감광막패턴을 마스크로 그 하부에 형성된 제 2 도전막과 제 3 도전막의 일부영역을 선택적으로 제거하여 상기 액티브층 상부에 상기 제 3 도전막으로 이루어진 소오스전극과 드레인전극을 형성하는 한편, 화소영역에 상기 제 2 도전막과 제 3 도전막으로 이루어진 화소전극과 화소전극패턴을 형성하는 단계;
    상기 액티브층 상부의 n+ 비정질 실리콘 박막을 선택적으로 제거하여 상기 n+ 비정질 실리콘 박막으로 이루어진 오믹-콘택층을 형성하는 단계;
    상기 제 4 감광막패턴 내지 제 6 감광막패턴을 제거하는 동시에 상기 제 4 감광막패턴 내지 제 6 감광막패턴의 두께만큼 상기 제 1 감광막패턴 내지 제 6 감광막패턴의 두께 일부를 제거하여 제 7 감광막패턴 내지 제 9 감광막패턴을 형성하는 단계; 및
    상기 제 7 감광막패턴 내지 제 9 감광막패턴을 마스크로 그 하부에 형성된 제 3 도전막을 선택적으로 제거하여 상기 화소전극 상부의 화소전극패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 1 항 또는 제 8 항에 있어서, 상기 제 3 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리로 형성하며, 상기 제 2 도전막은 상기 구리의 배리어 메탈로 이용하는 동시에 화소전극을 형성하기 위해 ITO 또는 IZO로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 1 항 또는 제 8 항에 있어서, 상기 어레이 기판 위에 제 2 도전막을 형성하기 전에 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금을 50Å ~ 500Å의 두께로 증착하여 상기 ITO와 액티브층 사이의 오믹-콘택층으로 이용하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 1 항 또는 제 8 항에 있어서, 상기 화소부에 상기 제 3 도전막으로 이루어진 데이터라인을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 8 항에 있어서, 상기 제 1 감광막패턴 내지 제 6 감광막패턴을 마스크로 그 하부에 형성된 제 2 도전막과 제 3 도전막의 일부영역을 선택적으로 제거하여 상기 소오스전극과 드레인전극 및 데이터라인 하부에 상기 제 2 도전막으로 이루어진 소오스전극패턴과 드레인전극패턴 및 데이터라인패턴을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020110075480A 2011-07-28 2011-07-28 액정표시장치의 제조방법 KR101849572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110075480A KR101849572B1 (ko) 2011-07-28 2011-07-28 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110075480A KR101849572B1 (ko) 2011-07-28 2011-07-28 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20130013715A true KR20130013715A (ko) 2013-02-06
KR101849572B1 KR101849572B1 (ko) 2018-04-17

Family

ID=47894130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075480A KR101849572B1 (ko) 2011-07-28 2011-07-28 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101849572B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229294A (zh) * 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种tft基板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229294A (zh) * 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种tft基板的制作方法

Also Published As

Publication number Publication date
KR101849572B1 (ko) 2018-04-17

Similar Documents

Publication Publication Date Title
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
US7859629B2 (en) In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions
KR100978266B1 (ko) 액정표시장치 및 그 제조방법
KR100983716B1 (ko) 액정표시장치 및 그 제조방법
KR101887691B1 (ko) 프린지 필드형 액정표시장치의 제조방법
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
KR102061680B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101849572B1 (ko) 액정표시장치의 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR101622180B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101604271B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR20090061469A (ko) 액정표시장치 및 그 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101141535B1 (ko) 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant