KR20090061469A - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090061469A KR20090061469A KR1020070128493A KR20070128493A KR20090061469A KR 20090061469 A KR20090061469 A KR 20090061469A KR 1020070128493 A KR1020070128493 A KR 1020070128493A KR 20070128493 A KR20070128493 A KR 20070128493A KR 20090061469 A KR20090061469 A KR 20090061469A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- substrate
- liquid crystal
- mask
- black matrix
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 145
- 238000000034 method Methods 0.000 claims abstract description 84
- 230000008569 process Effects 0.000 claims abstract description 72
- 239000011159 matrix material Substances 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 61
- 239000010408 film Substances 0.000 claims description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 238000000206 photolithography Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 액정표시장치 및 그 제조방법은 탑 게이트(top gate) 구조를 이용한 3마스크공정으로 생산성을 극대화시키는 동시에 하부 어레이 기판에 블랙매트릭스(black matrix)를 형성함으로써 어레이 기판과 컬러필터 기판의 합착시 오정렬(misalign)에 의한 빛샘을 방지하는 한편 블랙매트릭스의 마진(margin)을 최소화시켜 개구율을 향상시키기 위한 것으로, 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 일부 영역을 식각하여 음각패턴을 형성한 다음, 상기 제 1 기판의 음각패턴 내에 블랙매트릭스를 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판의 블랙매트릭스 상부에 소오스/드레인전극과 데이터라인 및 화소전극을 형성하는 단계; 제 3 마스크공정을 통해 상기 블랙매트릭스 상부에 액티브패턴을 형성하며, 그 상부에 제 2 절연막이 개재된 상태에서 게이트전극을 형성하는 단계; 상기 제 3 마스크공정을 통해 상기 블랙매트릭스 상부에 위치하며, 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
탑 게이트, 리프트 오프, 블랙매트릭스, 소오스전극, 드레인전극, 화소전극
Description
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 블랙매트릭스의 마진을 최소화시킴으로써 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 2a에 도시된 바와 같이, 어레이 기판(10) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면(全面)에 차례대로 제 1 절연막(15a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(21) 위에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성한다.
이때, 상기 액티브패턴(24) 위에는 상기 액티브패턴(24)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막 패턴(25)이 형성되게 된다.
이후, 도 2c에 도시된 바와 같이, 상기 어레이 기판(10) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(24) 상부에 소오스전극(22)과 드레인전극(23)을 형성한다. 이때, 상기 액티브패턴(24) 위에 형성되어 있는 n+ 비정질 실리콘 박막 패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 사이에서 오믹-콘택(ohmic contact)층(25')을 형성하게 된다.
다음으로, 도 2d에 도시된 바와 같이, 상기 소오스전극(22)과 드레인전극(23)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(15b)의 일부 영역을 제거하여 상기 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.
마지막으로, 도 2e에 도시된 바와 같이, 투명한 도전성 금속물질을 어레이 기판(10) 전면에 증착한 후 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(40)을 통해 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.
상기에 설명된 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브패턴, 소오스/드레인전극, 콘택홀 및 화소전극 등을 패터닝하는데 총 5번의 포토리소그래피공정을 필요로 한다.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공 정 등 다수의 공정으로 이루어진다. 그 결과, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리게 하며, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.
이때, 회절마스크를 이용하여 액티브패턴과 소오스/드레인전극을 한번의 마스크공정으로 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있는 기술이 개발되었다.
그러나, 상기 구조의 액정표시장치는 회절마스크를 이용함으로써 두 번의 식각공정을 거쳐 액티브패턴과 소오스/드레인전극을 패터닝하게 됨에 따라 데이터 배선, 즉 소오스전극과 드레인전극 및 데이터라인의 하부 주변으로 돌출된 액티브패턴이 남아있게 된다.
상기 액티브패턴은 순수한 비정질 실리콘 박막으로 이루어지며, 이때 상기 데이터 배선 하부의 액티브패턴은 게이트 배선, 즉 게이트전극과 게이트라인에 의해 가려진 부분을 제외하고는 하부의 백라이트 빛에 노출됨으로써 상기 백라이트 빛에 의해 광전류가 발생하게 된다. 이때, 상기 백라이트 빛의 미세한 깜빡임으로 인해 상기 비정질 실리콘 박막은 미세하게 반응하여 활성화와 비활성화 상태가 반복되게 되며, 이로 인해 광전류에 변화가 발생하게 된다. 이와 같은 광전류 성분은 이웃하는 화소전극에 흐르는 신호와 함께 커플링(coupling)되어 상기 화소전극에 위치한 액정의 움직임을 왜곡시키게 한다. 그 결과 액정표시장치의 화면에는 물결무늬의 가는 선이 나타나는 웨이비 노이즈(wavy noise)가 발생하게 된다.
또한, 상기 데이터라인의 하부에 위치한 액티브패턴은 상기 데이터라인의 양 측으로 소정거리 돌출됨으로써 화소부의 개구영역이 상기 돌출된 거리만큼 잠식됨에 따라 액정표시장치의 개구율이 감소하게 된다.
한편, 이와 같이 제작된 상기 어레이 기판은 컬럼 스페이서에 의해 일정한 셀갭이 유지되는 상태에서 상부 컬러필터 기판과 합착하여 액정표시장치를 구성하게 된다.
이때, 전술한 바와 같이 상기 컬러필터 기판은 투명한 컬러필터 기판 위에 적, 녹 및 청색의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터와 상기 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 상기 액정층에 전압을 인가하는 투명한 공통전극으로 이루어져 있다.
여기서, 상기 블랙매트릭스는 화소들의 경계영역에 패터닝되어 액정표시장치 하부의 백라이트로부터 발생된 빛의 누설을 차단하고, 인접하는 화소들의 혼색을 방지하는 역할을 하며, 상기 컬러필터 기판과 어레이 기판의 합착시 발생하는 오정렬에 의해 빛샘 현상을 개선하기 위해 소정의 마진을 가지게 된다. 이와 같은 블랙매트릭스의 마진은 액정표시장치의 개구율을 저하시키는 요인으로 이의 개선이 요구되고 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 3번의 마스크공정으로 탑 게이트 구조의 어레이 기판을 제작하도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 개구영역을 확대하여 고휘도를 구현하는 동시에 합착 오정렬에 의해 발생하는 빛샘 불량을 개선할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 또 다른 목적은 웨이비 노이즈가 발생하지 않아 고화질을 구현할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 일부 영역이 식각되어 음각패턴을 가지는 제 1 기판; 상기 제 1 기판의 음각패턴 내에 형성되며, 제 1 도전막으로 이루어진 블랙매트릭스; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 제 1 기판의 블랙매트릭스 상부에 형성되며, 제 2 도전막으로 이루어진 화소전극 및 제 3 도전막으로 이루어진 소오스/드레인전극과 데이터라인; 상기 블랙매트릭스 상부에 형성된 액티브패턴 및 그 상부에 제 2 절연막이 개재된 상태에서 제 4 도전막으로 형성된 게이트전극; 상기 블랙매트릭스 상부에 위치하며, 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.
또한, 본 발명의 액정표시장치의 제조방법은 제 1 기판을 제공하는 단계; 제 1 마스크공정을 통해 상기 제 1 기판의 일부 영역을 식각하여 음각패턴을 형성한 다음, 상기 제 1 기판의 음각패턴 내에 블랙매트릭스를 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 제 2 마스크공정을 통해 상기 제 1 기판의 블랙매트릭스 상부에 소오스/드레인전극과 데이터라인 및 화소전극을 형성하는 단계; 제 3 마스크공정을 통해 상기 블랙매트릭스 상부에 액티브패턴을 형성하며, 그 상부에 제 2 절연막이 개재된 상태에서 게이트전극을 형성하는 단계; 상기 제 3 마스크공정을 통해 상기 블랙매트릭스 상부에 위치하며, 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다. 특히, 본 발명에 따른 액정표시장치 및 그 제조방법은 3번의 마스크공정으로 어레이 기판을 제작함으로써 생산성이 극대화되게 된다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 하부 어레이 기판에 블랙매트릭스를 형성함으로써 어레이 기판과 컬러필터 기판의 합착시 오정렬에 의한 빛샘불량을 방지할 수 있게 된다. 그 결과 수율이 향상되는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 상기 블랙매트릭스의 마진을 최소로 함에 따라 개구율이 향상되는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 웨이브 노이즈 및 빛샘이 발생하지 않아 고화질의 액정표시장치를 제작 할 수 있는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 도면에는 설명의 편의를 위해 게이트패드부와 데이터패드부 및 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속한 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 본 발명의 실시예에 따른 박막 트랜지스터는 상기 게이트전극(121)이 상기 소오스전극(122)과 드레인전극(123) 및 액티브패턴(124) 상부에 위치하는 탑 게이트 구조를 가지는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 어레이 기판(110)은 게이트 배선, 즉 상기 게이트전극(121)과 게이트라인(116) 및 데이터 배선, 즉 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117) 하부에 크롬과 같은 불투명한 도전물질로 이루어진 블랙매트릭스(106)가 형성되어 있는 것을 특징으로 하며, 상기 블랙매트릭스(106)는 상기 박막 트랜지스터와 게이트 배선 및 데이터 배선으로 빛이 투과되는 것을 차단하는 역할을 하게된다.
이때, 전단에 위치한 게이트라인(116)의 일부는 제 1 절연막(미도시)을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩되어 스토리지 커패시터(storage capacitor)를 형성하게 된다. 상기 스토리지 커패시터는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어 올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드라인(116p)과 데이터패드라인(117p)이 형성되어 있으며, 외부의 구동회로부(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
여기서, 본 발명의 실시예에 따른 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 데이터 배선 및 화소전극을 한번의 마스크공정으로 형성하는 한편 액티브패턴과 게이트 배선을 한번의 마스크공정으로 형성함으로써 총 3번의 마스크공정으로 어레이 기판을 제작할 수 있게 된다.
이때, 상기 본 발명의 실시예에 따른 액정표시장치는 한번의 마스크공정으로 상기 액티브패턴과 게이트 배선을 형성하기 위해 최하층에 블랙매트릭스가 위치하고 그 상부에 차례대로 소오스/드레인전극과 액티브패턴 및 제 2 절연막, 즉 게이트절연막이 형성되고 최상층에 게이트전극이 형성되는 탑 게이트 방식을 적용하게 된다.
또한, 본 발명의 실시예에 따른 상기 블랙매트릭스는 유리와 같은 절연물질 로 이루어진 어레이 기판의 일부 영역을 식각한 다음 리프트 오프(lift off)공정을 이용하여 상기 식각된 어레이 기판 내에 형성함으로써 단차를 가지지 않게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터패드부와 게이트패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
또한, 도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 식각된 일부 영역에 크롬과 같은 불투명한 금속물질로 이루어진 본 발명의 실시예에 따른 블랙매트릭스(106)를 형성한다.
이때, 상기 블랙매트릭스(106)는 유리와 같은 절연물질로 이루어진 어레이 기판(110)의 일부 영역을 식각한 다음 리프트 오프공정을 이용하여 상기 식각된 어레이 기판(110) 내에 형성함으로써 단차를 가지지 않게 되는데, 이를 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6d는 도 4a 및 도 5a에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 유리와 같은 절연물질로 이루어진 어레이 기판(110) 위에 소정의 제 1 마스크패턴(170)을 형성한다.
이때, 상기 제 1 마스크패턴(170)은 소정의 포토레지스트로 이루어질 수 있으며, 하부 어레이 기판(110)에 블랙매트릭스를 형성하기 위해 상기 블랙매트릭스가 형성될 박막 트랜지스터 영역과 게이트 배선 및 데이터 배선이 위치하는 영역으로 조사된 광이 투과되도록 패터닝되어 있는 것을 특징으로 한다. 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
이후, 도 6b에 도시된 바와 같이, 상기 제 1 마스크패턴(170)을 마스크로 하여 상기 어레이 기판(110)의 일부 영역을 불산(HF)을 이용하여 식각함으로써 상기 어레이 기판(110) 내에 소정의 음각패턴(H)을 형성한다.
이때, 상기 음각패턴(H)은 본 발명의 실시예에 따른 블랙매트릭스가 형성될 박막 트랜지스터 영역과 게이트 배선 및 데이터 배선이 위치하는 영역에 형성되며, 불산(HF)에 의한 등방성 식각에 의해 상기 제 1 마스크패턴(170)의 하부까지 어레이 기판(110)이 과식각(over etching)되게 된다.
다음으로, 도 6c에 도시된 바와 같이, 상기 제 1 마스크패턴(170)이 남아있는 상태에서 상기 음각패턴(H)을 포함하는 상기 어레이 기판(110) 전면에 제 1 도전막(190)을 증착한다.
이때, 상기 제 1 도전막(190)은 본 발명의 실시예에 따른 블랙매트릭스를 구성하기 위해 크롬과 같은 불투명한 금속물질로 이루어질 수 있다.
이후, 도 6d에 도시된 바와 같이, 리프트-오프공정을 통해 상기 제 1 마스크패턴을 제거하여 상기 음각패턴 내에 본 발명의 실시예에 따른 블랙매트릭스(106) 를 형성하게 되는데, 이때 상기 음각패턴을 제외한 상기 제 1 마스크패턴 위에 형성된 제 1 도전막은 상기 제 1 마스크패턴과 함께 제거되게 된다.
상기 리프트-오프공정은 상기 제 1 마스크패턴과 같은 감광성물질 위에 상기 제 1 도전막과 같은 도전성 금속물질을 소정 두께로 증착한 후 스트리퍼(stripper)와 같은 용액에 침전시켜 상기 금속물질이 증착되어 있는 감광성물질을 상기 금속물질과 함께 제거하는 공정으로, 이때 상기 음각패턴 내부에 형성된 금속물질은 제거되지 않고 남아 상기의 블랙매트릭스(106)를 형성하게 된다.
이와 같이 본 발명의 실시예의 경우에는 어레이 기판(110)의 일부 영역을 식각한 다음 리프트 오프공정을 이용하여 소정의 음각패턴 내에 블랙매트릭스(106)를 형성함으로써 상기 블랙매트릭스(106)가 상기 어레이 기판(110)의 표면에 대해 단차를 가지지 않게 된다.
또한, 하부 어레이 기판(110)에 블랙매트릭스(106)가 형성됨에 따라 블랙매트릭스(106)의 마진을 고려할 필요가 없어 화소의 개구영역이 증가하게 되며, 그 결과 실질적으로 개구율이 향상되는 효과를 제공한다.
또한, 성부 컬러필터 기판과 어레이 기판(110)의 합착시 오정렬이 발생하더라도 상기 어레이 기판(110)의 박막 트랜지스터 영역과 게이트 배선 및 데이터 배선 하부에 불투명한 도전물질로 이루어진 본 발명의 실시예에 따른 블랙매트릭스(106)가 형성되어 있어 하부의 백라이트로부터 발생된 빛의 누설을 차단할 수 있게 된다.
다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 블랙매트릭스(106)가 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 제 2 도전막, 제 3 도전막 및 n+ 비정질 실리콘 박막을 증착한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 제 2 도전막, 제 3 도전막 및 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소영역에 상기 제 2 도전막으로 이루어진 화소전극(118)을 형성하는 한편 상기 어레이 기판(110)의 화소부에 상기 제 3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 형성한다.
또한, 상기 제 2 마스크공정을 이용하여 상기 어레이 기판(110)의 데이터패드부에 상기 제 3 도전막으로 이루어진 데이터패드라인(117p)을 형성한다.
이때, 상기 소오스전극(122)을 포함하는 데이터라인(117) 및 데이터패드라인(117p) 하부에는 상기 제 2 도전막으로 이루어지며 상기 소오스전극(122)을 포함하는 데이터라인(117) 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 도전막패턴(130') 및 제 2 도전막패턴(130")이 형성되게 된다.
또한, 상기 소오스전극(122)을 포함하는 데이터라인(117)과 드레인전극(123) 및 데이터패드라인(117p) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스전극(122)을 포함하는 데이터라인(117)과 드레인전극(123) 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 오믹-콘택패턴(125na) 및 제 2 오믹-콘택패턴(125nb)이 형성되게 된다.
여기서, 본 발명의 실시예에 따른 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 화소전극(118)은 하프-톤 마스크를 이용함으로써 한번의 마스크공 정(제 2 마스크공정)을 통해 동시에 형성할 수 있게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 7a 내지 도 7g는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 7a에 도시된 바와 같이, 상기 블랙매트릭스(106)가 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 제 2 도전막(130), 제 3 도전막(140) 및 n+ 비정질 실리콘 박막(125)을 형성한다.
이때, 상기 제 2 도전막(130)은 화소전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
또한, 상기 제 3 도전막(140)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬, 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금(Mo ally) 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.
그리고, 도 7b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 제 2 감광막(270)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 제 2 감광막(270)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사 된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 제 2 감광막(270)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 제 2 감광막(270)을 현상하고 나면, 도 7c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 제 2 감광막이 완전히 제거되어 상기 n+ 비정질 실리콘 박막(125) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(270d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 제 2 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 7d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 4 감광막패턴(270d)을 마스크로 하여, 그 하부에 형성된 제 2 도전막과 제 3 도전막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 제 3 도전막으로 이루어진 소오스전극(122)을 포함하는 데이터라인(117) 및 드레인전극을 포함하는 드레인전극패턴(140')이 형성되게 된다.
또한, 상기 어레이 기판(110)의 데이터패드부에는 상기 제 3 도전막으로 이루어진 데이터패드라인(117p)이 형성되게 되며, 상기 어레이 기판(110)의 화소영역에는 상기 제 2 도전막으로 이루어진 화소전극(118)이 형성되게 된다.
이때, 상기 소오스전극(122)을 포함하는 데이터라인(117)과 드레인전극패턴(140') 및 데이터패드라인(117p) 하부에는 상기 제 2 도전막으로 이루어지며 상기 소오스전극(122)을 포함하는 데이터라인(117)과 드레인전극패턴(140') 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 도전막패턴(130')과 상기 화소전극(118) 및 제 2 도전막패턴(130")이 형성되게 된다.
또한, 상기 소오스전극(122)을 포함하는 데이터라인(117)과 드레인전극패턴(140') 및 데이터패드라인(117p) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스전극(122)을 포함하는 데이터라인(117)과 드레인전극패턴(140') 및 데이터패드라인(117p)과 동일한 형태로 패터닝된 제 1 오믹-콘택패턴(125na)과 제 1 n+ 비정질 실리콘 박막패턴(125') 및 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.
이후, 도 7e에 도시된 바와 같이, 상기 제 1 감광막패턴 내지 제 4 감광막패턴의 일부를 제거하는 애싱(ahing)공정을 진행하여 상기 제 2 투과영역(II)의 제 4감광막패턴을 완전히 제거한다.
이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')으로 상기 차단영역(III)에 대응하는 소오스전극(122)을 포함하는 데이터라인(117) 상부 와 드레인전극영역 및 데이터패드라인(117p) 상부에만 남아있게 된다.
이후, 도 7f 및 도 7g에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')을 마스크로 하여 상기 제 1 n+ 비정질 실리콘 박막패턴과 드레인전극패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 3 도전막으로 이루어진 드레인전극(123)을 형성하는 동시에 상기 화소영역의 화소전극(118)을 노출시킨다.
이때, 상기 드레인전극(123) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 실질적으로 상기 드레인전극(123)과 동일한 형태로 패터닝된 제 2 오믹-콘택패턴(125nb)이 형성되게 된다.
다음으로, 도 4c 및 도 5c에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 화소전극(118)이 형성된 어레이 기판(110)의 화소부에 액티브패턴(124)을 형성하며 그 상부에 제 2 절연막(115b)이 개재된 상태에서 게이트전극(121) 및 게이트라인(116)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.
이때, 상기 액티브패턴(124) 및 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 화소전극(118)이 형성된 어레이 기판(110) 전면에 비정질 실리콘 박막과 제 2 절연막(115b) 및 제 4 도전막을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
이때, 상기 데이터패드라인(116p) 상부의 제 2 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 제거되며, 상기 제 1, 제 2 오믹-콘택패턴은 그 일부가 제거되어 상기 액티브패턴(124)의 소오스/드레인영역과 소오스/드레인전극(122,123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)을 형성하게 된다.
여기서, 상기 제 4 도전막으로 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 4 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
이때, 본 발명의 실시예에 따른 박막 트랜지스터는 상기와 같이 소오스/드레인전극(122, 123)과 액티브패턴(124)이 형성된 어레이 기판(110) 상부에 게이트전극(121)이 위치하는 탑 게이트 구조를 가지는 것을 특징으로 하며, 이하 도면을 참조하여 상기 제 3 마스크공정을 상세히 설명한다.
도 8a 내지 도 8c는 도 4c 및 도 5c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도이다.
도 8a에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)과 데이터라인(117) 및 화소전극(118))이 형성된 어레이 기판(110) 전면에 비정질 실리콘 박막(120)과 제 2 절연막(115b) 및 제 4 도전막(150)을 형성한다.
이때, 상기 제 4 도전막(150)은 게이트전극과 게이트라인 및 게이트패드라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 4 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 이루어질 수 있다.
그리고, 도 8b에 도시된 바와 같이, 상기 어레이 기판(110) 위에 소정의 제 2 마스크패턴(370)을 형성한다.
이때, 상기 제 2 마스크패턴(370)은 소정의 포토레지스트로 이루어질 수 있으며, 하부 어레이 기판(110)에 액티브패턴 및 게이트 배선을 형성하기 위해 게이트전극영역과 게이트라인영역 및 게이트패드라인영역으로 조사된 광이 차단되도록 패터닝되어 있는 것을 특징으로 한다. 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
이후, 도 8c에 도시된 바와 같이, 상기 제 2 마스크패턴(370)을 마스크로 하여 상기 비정질 실리콘 박막, 제 2 절연막(115b), 제 4 도전막 및 상기 n+ 비정질 실리콘 박막 일부를 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하는 동시에 그 상부에 상기 제 2 절연막(115b)이 개재된 상태에서 상기 제 4 도전막으로 이루어진 게이트전극(121)을 형성한다.
또한, 상기 어레이 기판(110)의 화소부에 상기 화소전극(118)의 일부와 오버랩되어 상기 제 2 절연막(115b)을 사이에 두고 스토리지 커패시터를 구성하는 게이트라인(116)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 상기 제 4 도전막으로 이루어진 게이트패드라인(116p)을 형성하게 된다.
이때, 상기 게이트라인(116) 및 게이트패드라인(116p) 하부에는 상기 제 2 절연막(115b)이 개재된 상태에서 상기 비정질 실리콘 박막을 이루어지며 실질적으로 각각 상기 게이트라인(116) 및 게이트패드라인(116p)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120') 및 제 2 비정질 실리콘 박막패턴(120")이 형성되게 된다.
또한, 상기 데이터패드라인(116p) 상부의 제 2 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 제거되며, 상기 제 1, 제 2 오믹-콘택패턴은 그 일부가 제거되어 상기 액티브패턴(124)의 소오스/드레인영역과 소오스/드레인전극(122,123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)을 형성하게 된다
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
또한, 상기 본 발명의 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작 하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치에 있어서, 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 4a 내지 도 4c는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb선 및 IIIc-IIIc선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5c는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6d는 도 4a 및 도 5a에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 1 마스크공정을 구체적으로 나타내는 단면도.
도 7a 내지 도 7g는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 8a 내지 도 8c는 도 4c 및 도 5c에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 3 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
106 : 블랙매트릭스 110 : 어레이 기판
116 : 게이트라인 117 : 데이터라인
118 : 화소전극 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극
124 : 액티브패턴
Claims (15)
- 제 1 기판을 제공하는 단계;제 1 마스크공정을 통해 상기 제 1 기판의 일부 영역을 식각하여 음각패턴을 형성한 다음, 상기 제 1 기판의 음각패턴 내에 블랙매트릭스를 형성하는 단계;상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;제 2 마스크공정을 통해 상기 제 1 기판의 블랙매트릭스 상부에 소오스/드레인전극과 데이터라인 및 화소전극을 형성하는 단계;제 3 마스크공정을 통해 상기 블랙매트릭스 상부에 액티브패턴을 형성하며, 그 상부에 제 2 절연막이 개재된 상태에서 게이트전극을 형성하는 단계;상기 제 3 마스크공정을 통해 상기 블랙매트릭스 상부에 위치하며, 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인을 형성하는 단계; 및상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제 1 마스크공정은상기 제 1 기판 위에 제 1 마스크패턴을 형성하는 단계;상기 제 1 마스크패턴을 마스크로 상기 제 1 기판의 일부 영역을 식각하여 게이트 배선과 데이터 배선 및 박막 트랜지스터영역에 음각패턴을 형성하는 단계;상기 제 1 기판 전면에 제 1 도전막을 형성하는 단계; 및상기 제 1 마스크패턴과 제 1 도전막을 선택적으로 제거하여 상기 음각패턴 내에 상기 제 1 도전막으로 이루어진 블랙매트릭스를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 2 항에 있어서, 상기 제 1 기판은 불소를 이용하여 식각하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 2 항에 있어서, 상기 제 1 마스크패턴과 제 1 도전막은 리프트 오프공정을 이용하여 선택적으로 제거하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 항에 있어서, 상기 제 2 마스크공정은상기 제 1 기판 위에 제 2 도전막과 제 3 도전막 및 n+ 비정질 실리콘 박막을 형성하는 단계;조사된 광을 모두 투과시키는 제 1 투과영역과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역 및 조사된 모든 광을 차단하는 차단영역이 마련된 마스크를 적용하여 상기 제 1 기판 위에 제 1 감광막패턴 내지 제 4 감광막패턴을 형성하는 단계;상기 제 1 감광막패턴 내지 제 4 감광막패턴을 마스크로 하여 상기 제 2 도전막과 제 3 도전막 및 n+ 비정질 실리콘 박막을 선택적으로 제거하여 상기 제 1 기판의 블랙매트릭스 상부에 상기 제 3 도전막을 이루어진 소오스전극과 데이터라 인 및 드레인전극패턴을 형성하며, 상기 드레인전극패턴 하부에 상기 제 2 도전막으로 이루어진 화소전극을 형성하는 단계;애싱공정을 통해 상기 제 4 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 내지 제 3 감광막패턴의 일부를 제거하여 제 5 감광막패턴 내지 제 7 감광막패턴을 형성하는 단계; 및상기 제 5 감광막패턴 내지 제 7 감광막패턴을 마스크로 상기 드레인전극패턴 및 n+ 비정질 실리콘 박막을 선택적으로 제거하여 상기 제 1 기판의 블랙매트릭스 상부에 상기 제 3 도전막으로 이루어진 드레인전극을 형성하며, 화소영역의 화소전극을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 5 항에 있어서, 상기 제 2 마스크공정을 통해 상기 소오스전극을 포함하는 데이터라인 및 드레인전극 상부에 상기 n+ 비정질 실리콘 박막으로 이루어진 제 1 오믹-콘택패턴 및 제 2 오믹-콘택패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 6 항에 있어서, 상기 제 3 마스크공정은상기 제 1 기판 위에 비정질 실리콘 박막과 제 2 절연막 및 제 4 도전막을 형성하는 단계; 및상기 비정질 실리콘 박막과 제 2 절연막 및 제 4 도전막을 선택적으로 제거 하여 상기 블랙매트릭스 상부에 액티브패턴을 형성하며, 그 상부에 상기 제 2 절연막이 개재된 상태에서 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 제 3 마스크공정을 통해 상기 제 1, 제 2 오믹-콘택패턴을 선택적으로 제거하여 상기 액티브패턴의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 일부 영역이 식각되어 음각패턴을 가지는 제 1 기판;상기 제 1 기판의 음각패턴 내에 형성되며, 제 1 도전막으로 이루어진 블랙매트릭스;상기 제 1 기판 위에 형성된 제 1 절연막;상기 제 1 기판의 블랙매트릭스 상부에 형성되며, 제 2 도전막으로 이루어진 화소전극 및 제 3 도전막으로 이루어진 소오스/드레인전극과 데이터라인;상기 블랙매트릭스 상부에 형성된 액티브패턴 및 그 상부에 제 2 절연막이 개재된 상태에서 제 4 도전막으로 형성된 게이트전극;상기 블랙매트릭스 상부에 위치하며, 상기 데이터라인과 교차하여 화소영역을 정의하는 게이트라인; 및상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
- 제 9 항에 있어서, 상기 블랙매트릭스는 박막 트랜지스터영역과 데이터 배선 및 게이트 배선 하부에 위치하는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서, 상기 소오스전극을 포함하는 데이터라인 하부에 형성되며, 상기 제 2 도전막으로 이루어진 도전막패턴을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서, 상기 액티브패턴의 소오스/드레인영역과 소오스/드레인전극 사이를 오믹-콘택시키는 오믹-콘택층을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서, 상기 제 1 도전막은 크롬과 같은 불투명한 금속물질로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서, 상기 제 2 도전막은 인듐-틴-옥사이드 및 인듐-징크-옥사이드와 같은 투명한 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서, 상기 제 3 도전막과 제 4 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070128493A KR101408257B1 (ko) | 2007-12-11 | 2007-12-11 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070128493A KR101408257B1 (ko) | 2007-12-11 | 2007-12-11 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090061469A true KR20090061469A (ko) | 2009-06-16 |
| KR101408257B1 KR101408257B1 (ko) | 2014-06-19 |
Family
ID=40990929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070128493A KR101408257B1 (ko) | 2007-12-11 | 2007-12-11 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101408257B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890155B2 (en) | 2012-09-07 | 2014-11-18 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102431444B1 (ko) | 2015-07-14 | 2022-08-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225103B1 (ko) * | 1996-07-30 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JP3763381B2 (ja) | 1999-03-10 | 2006-04-05 | シャープ株式会社 | 液晶表示装置の製造方法 |
| KR100635943B1 (ko) | 1999-11-04 | 2006-10-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2002110998A (ja) * | 2000-09-29 | 2002-04-12 | Seiko Epson Corp | 電気光学基板およびその製造方法、電気光学装置及び電子機器 |
-
2007
- 2007-12-11 KR KR1020070128493A patent/KR101408257B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890155B2 (en) | 2012-09-07 | 2014-11-18 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101408257B1 (ko) | 2014-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100978266B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100978263B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101048927B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100978260B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100983716B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101483024B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101201707B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20100069432A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101331812B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110070564A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR101333594B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101408257B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20070091497A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080057035A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101622180B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR101849572B1 (ko) | 액정표시장치의 제조방법 | |
| KR101604271B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR101432571B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20100010286A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080057034A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101206286B1 (ko) | 액정표시장치의 제조방법 | |
| KR20080056569A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101266274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101234212B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080060944A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |