KR101141535B1 - 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법 - Google Patents

전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법 Download PDF

Info

Publication number
KR101141535B1
KR101141535B1 KR1020050057395A KR20050057395A KR101141535B1 KR 101141535 B1 KR101141535 B1 KR 101141535B1 KR 1020050057395 A KR1020050057395 A KR 1020050057395A KR 20050057395 A KR20050057395 A KR 20050057395A KR 101141535 B1 KR101141535 B1 KR 101141535B1
Authority
KR
South Korea
Prior art keywords
film
region
photoresist
mask
pattern
Prior art date
Application number
KR1020050057395A
Other languages
English (en)
Other versions
KR20070001759A (ko
Inventor
이정일
양명수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050057395A priority Critical patent/KR101141535B1/ko
Publication of KR20070001759A publication Critical patent/KR20070001759A/ko
Application granted granted Critical
Publication of KR101141535B1 publication Critical patent/KR101141535B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명의 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법은 화소영역 내에 미세한 전극패턴을 형성함으로써 개구율을 향상시키기 위한 것으로, 절연막이 형성된 기판을 제공하는 단계; 상기 절연막 위에 제 1 감광막을 형성하는 단계; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계; 상기 마스크를 일 방향으로 이동하는 단계; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 절연막을 제거하는 단계; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 절연막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함한다.
액정표시장치, 횡전계방식, 선폭, 노광장비

Description

전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법{FORMING METHOD ELECTRODE PATTERN AND METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME}
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2a 내지 도 2d는 일반적인 전극패턴의 형성방법을 순차적으로 나타내는 단면도.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 전극패턴의 형성방법을 순차적으로 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5c는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6f는 도 5c에 도시된 제 3, 제 4 마스크공정을 통해 화소전극과 공통전극을 형성하는 과정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
108 : 공통전극 108: : 공통전극라인
110 : 어레이 기판 116 : 게이트라인
117 : 데이터라인 118 : 화소전극
118L : 화소전극라인 170,270 : 감광막
170',270' : 감광막패턴
본 발명은 전극패턴의 형성방법에 관한 것으로, 보다 상세하게는 미세하게 전극패턴을 형성할 수 있는 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.
이하, 도 1을 참조하여 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판(5)과 제 2 기판인 어레이(array) 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G), 청(Blue; B)의 색상을 구현하는 서브컬러필터(7)로 구성되는 컬러필터와 상기 서브컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
상기 어레이 기판(10)에는 상기 기판(10) 위에 종횡으로 배열되어 화소영역(P)을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있다. 이때, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있으며, 상기 각 화소영역(P)에는 화소전극(18)이 형성되어 있다.
상기 화소영역(P)은 컬러필터 기판(5)의 하나의 서브컬러필터(7)에 대응하는 서브화소(sub pixel)로 컬러화상은 상기 적, 녹, 청의 세 종류의 서브컬러필터(7)를 조합하여 얻어진다. 즉, 적, 녹, 청의 세 개의 서브화소가 모여서 한 개의 화소를 이루며, 박막 트랜지스터(T)는 상기 적, 녹 청의 서브화소에 각각 연결되어 있다.
이와 같이 구성되는 일반적인 액정표시장치는 상기 화소전극(18)과 같은 전 극패턴을 형성할 때 포토리소그래피(photolithography)공정을 이용하게 된다.
도 2a 내지 2d는 일반적인 전극패턴의 형성방법을 순차적으로 나타내는 단면도로써, 일반적인 포토리소그래피공정을 이용하여 전극패턴을 형성하는 방법을 나타내고 있다.
이때, 상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어져 있다.
도 2a에 도시된 바와 같이, 화소전극과 같은 투명전극을 패터닝하기 위해 기판(10) 위에 도전막(50)을 형성한다.
상기 도전막(50)은 화소전극을 형성하는 경우에는 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전물질로 이루어지며, 상기 도전막(50)을 원하는 형태로 패터닝하기 위해 도 2b에 도시된 바와 같이, 상기 도전막(50)이 형성된 기판(10) 전면에 감광막(70)을 형성한다.
다음으로, 소정의 노광 폭(W)을 가진 마스크(80)를 적용하여 하부의 감광막(70)에 빛을 조사한 후 현상공정을 진행하게 되면, 도 2c에 도시된 바와 같이 상기 마스크(80) 형태대로 현상된 감광막패턴(70')이 도전막(50) 위에 형성되게 된다.
이때, 상기 마스크(80)는 포지티브 감광막(70)을 사용하는 경우에는 입사되는 광을 모두 차단하는 차단영역(80A)과 광을 모두 투과시키는 투광영역(80B)을 구비하게 되며, 상기 차단영역의 폭(W)에 따라 형성될 전극패턴의 선폭이 결정되게 된다.
다음으로, 도 2d에 도시된 바와 같이, 상기 감광막패턴(70')을 마스크로 하부의 도전막(50)을 선택적으로 패터닝함으로써 기판(10) 위에 소정의 선폭(W')을 가진 전극패턴(50')이 형성되게 된다.
이와 같이 일반적인 포토리소그래피공정을 통해 형성된 전극패턴(50')은 마스크(80)의 설계를 포함하여 노광장비의 조건에 따라 선폭(W')이 결정되게 되며, 그 결과 미세하게 구현할 수 있는 전극패턴(50')의 선폭(W')에는 일정한 한계를 가지게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 두 번의 노광을 이용함으로써 미세한 전극패턴을 형성할 수 있는 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 상기 미세한 전극패턴을 화소영역에 구현함으로써 개구율을 향상시킬 수 있는 액정표시장치의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 전극패턴의 형성방법은 절연막이 형성된 기판을 제공하는 단계; 상기 절연막 위에 제 1 감광막을 형성하는 단계; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계; 상기 마스크를 일 방향으로 이동하는 단계; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 절연막을 제거하는 단계; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 절연막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함한다.
또한, 본 발명의 액정표시장치의 제조방법은 기판 위에 게이트전극, 게이트라인, 액티브층, 소오스전극, 드레인전극 및 데이터라인으로 구성되는 스위칭소자를 형성하는 단계; 상기 스위칭소자가 형성된 기판 위에 보호막을 형성하는 단계; 상기 보호막 위에 제 1 감광막을 형성하는 단계; 마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계; 상기 마스크를 일 방향으로 이동하는 단계; 상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계; 상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계; 상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 보호막을 제거하는 단계; 상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 보호막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계; 상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계; 상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및 상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함한다.
이하, 상기와 같이 구성되는 본 발명의 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 전극패턴의 형성방법을 순차적으로 나타내는 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 절연막(115)이 형성된 기판(110) 상부에 포토레지스트(photo resist)와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한다.
이때, 상기 절연막(115)은 실리콘질화막 또는 실리콘산화막과 같은 무기절연막을 포함하며, 상기 무기절연막(115)은 액정표시장치의 게이트절연막 또는 보호막을 구성할 수 있다.
이와 같이 본 실시예에서는 절연막(115) 위에 전극패턴을 형성하는 경우를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니다.
다음으로, 소정의 노광 폭(W)을 가진 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(1차 노광공정) 상기 제 1 감광막(170)의 소정영역에 제 1 노광영역(A)을 형성시킨다.
이때, 상기 마스크(180)는 포지티브 포토레지스트를 사용하는 경우에는 광을 모두 투과시키는 투과영역(180A)과 입사되는 광을 모두 차단하는 차단영역(180B)을 구비하게 되며, 상기 투과영역(180A)의 폭(W)에 따라 상기 제 1 노광영역(A)의 폭이 결정되게 된다.
이때, 본 실시예에서는 상기 1차 노광공정에서 일반적인 노광시의 노광량에 비해 작은, 예를 들면 1/2이하 정도의 노광량으로 상기 제 1 감광막(170)에 빛을 조사함으로써, 상기 1차 노광에 의한 제 1 노광영역(A)은 상기 제 1 감광막(170)의 하부에까지 미치지 못하게 된다.
다음으로, 도 3b에 도시된 바와 같이, 현상공정을 진행하지 않은 상태에서 상기 마스크(180)를 일방향으로 소정거리(D)만큼 이동시킨다. 이때, 상기 이동거리 D는 미세 선폭의 전극패턴을 형성하기 위해 노광장비에서 이동시킬 수 있는 최소 단위, 예를 들면 1~2㎛정도로 가져가게 된다.
그리고, 상기 이동된 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(2차 노광공정) 상기 제 1 감광막(170)의 제 1 노광영역(A)과 일부 중첩하도록 제 2 노광영역(B)을 형성시킨다.
이때, 상기 2차 노광공정에서도 상기 1차 노광공정에서와 같이 일반적인 노광시의 노광량에 비해 작은 노광량으로 상기 제 1 감광막(170)에 빛을 조사하게 되며, 상기 1차 노광과 2차 노광에 의해 중첩하여 빛이 조사되는 제 3 노광영역(C)은 제 1 감광막(170)의 하부에까지 형성되게 된다.
즉, 상기와 같이 일반적인 노광량보다 적은 노광량으로 1차 및 2차 노광을 실시하게 되면 상기 1차 노광과 2차 노광이 중첩되는, 즉 상기 제 1 노광영역(A)과 제 2 노광영역(B)이 중첩되어 형성되는 제 3 노광영역(C)은 실질적으로 적정 노광량이 입사되게 되어 상기 제 1 감광막(170) 하부에까지 미치게 된다.
이때, 상기 1차 및 2차 노광에 의해 형성된 제 3 노광영역(C)의 폭(W')은 상기 마스크(180)의 투과영역(180A)의 폭(W)보다 작게 되게 되며, 실질적으로 상기 노광장치의 이동거리(D)에 대응하는 미세한 선폭을 가지게 된다.
다음으로, 상기 노광된 감광막(170)을 현상하게 되면, 도 3c에 도시된 바와 같이 상기 제 1 노광영역(A)과 제 2 노광영역(B) 및 제 3 노광영역(C)의 감광막이 제거된 형태의 제 1 감광막패턴(170')이 형성되게 된다.
이후, 도 3d에 도시된 바와 같이, 상기 제 1 감광막패턴(170')을 마스크로 하부의 절연막(115)을 선택적으로 패터닝함으로써 상기 절연막(115)의 일부영역(b)이 소정의 폭(W')을 가지도록 오픈(open)되게 된다.
이때, 상기 절연막(115)의 오픈된 소정영역(b)은 후술할 공정들을 통해 미세한 선폭(W')을 가진 전극패턴이 형성될 영역에 해당한다.
즉, 도 3e에 도시된 바와 같이, 상기 제 1 감광막패턴(170')이 형성된 기판(110) 전면에 ITO와 같은 투명한 도전물질로 이루어진 도전막(150)을 형성한다.
다음으로, 상기 기판(110) 전면에 감광성물질로 제 2 감광막(270)을 형성한다. 이때, 상기 제 2 감광막(270)은 b영역의 단차에도 불구하고 기판(110) 전면에 평탄하게 형성되게 된다.
이후, 도 3f에 도시된 바와 같이, 상기 제 2 감광막(270)의 일부를 제거하는 애슁공정을 진행하여 상기 b영역 이외 영역의 상기 도전막(150)이 외부로 노출되도록 한다. 이때, 상기 애슁공정을 통해 그 두께의 일부가 제거된 제 2 감광막패턴(270')은 상기 b영역 상부에만 남아있게 된다.
그리고, 상기 도전막(150)의 식각공정을 진행하게 되면, 도 3g에 도시된 바와 같이 b영역 이외의 도전막(150)만이 선택적으로 제거되게 되어 상기 b영역에 상기 도전막(150)으로 이루어진 전극패턴(150')이 형성되게 된다.
이때, 상기 b영역 상부에 남아있는 제 2 감광막패턴(270')은 하부의 도전막(150)의 식각을 방해하는 역할을 하게 된다.
이후, 도 3h에 도시된 바와 같이, 남아있는 감광막패턴(170', 270')을 스트립(strip)공정을 통해 완전히 제거되게 되면, 상기 제 3 노광영역(C)의 폭과 실질적으로 동일한 선폭(W')을 가진 미세 전극패턴(150')이 형성되게 된다.
이와 같이 본 실시예는 두 번의 노광공정을 진행하고 상기 노광공정을 통해 형성된 감광막패턴을 이용하여 전극패턴을 형성함으로써 추가적인 마스크공정 없이 미세한 선폭을 가진 전극패턴을 형성할 수 있게 된다. 이때, 상기 노광은 적정량의 노광량보다 적은 노광량으로 진행되게 되며, 상기와 같은 공정을 통해 형성된 전극패턴은 노광장비에서 이동할 수 있는 최소 단위만큼의 미세 선폭을 가지게 된다.
한편, 이와 같이 미세 선폭을 가지며 투명한 도전물질로 형성된 전극패턴은 횡전계(In Plane Switching; IPS)방식 액정표시장치의 화소전극 및 공통전극으로 이용될 수 있으며, 이 경우에는 미세 선폭의 화소전극 및 공통전극의 구현으로 개구율을 향상시킬 수 있는 이점이 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 특히 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소 만을 나타내었다.
이때, 본 실시예에서는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 박막 트랜지스터의 액티브층으로 다결정 실리콘 박막을 이용할 수도 있다.
또한, 본 실시예는 횡전계방식의 액정표시장치를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치에도 적용될 수 있다.
도면에 도시된 바와 같이, 투명한 유리기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
이때, 상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극라인(118L)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(미도시)을 포함한다.
상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다. 이때, 상기 화소전극(118)은 화소전극라인(118L)과 제 1 콘택홀(140A)을 통해 전기적으로 접속하며, 상기 공통전극(108)은 게이트라인(116)과 평행하게 배치된 공통전극라인(108L)과 제 2 콘택홀(140B)을 통해 전기적으로 접속하게 된다.
이때, 본 실시예에서는 상기 공통전극(108)과 화소전극(118)을 모두 투명 도전물질로 형성한 2ITO 구조의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 공통전극(108)을 게이트배선, 즉 게이트전극(121)과 게이트라인(116)을 형성할 때 상기 게이트배선용 불투명 도전물질로 형성하고 ITO와 같은 투명한 도전물질로 화소전극(118)을 형성한 경우에도 적용될 수 있다.
이때, ITO로 이루어진 본 실시예의 공통전극(108)과 화소전극(118)은 미세한 선폭을 가지도록 패터닝되게 되는데, 이를 다음의 어레이 기판의 제조공정을 통해 상세히 설명한다.
도 5a 내지 도 5c는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
이때, 본 실시예는 4번의 마스크공정, 즉 4번의 포토리소그래피공정을 이용하여 어레이 기판을 형성하는 4마스크공정을 예로 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용될 수 있다.
먼저, 도 5a에 도시된 바와 같이, 유리와 같이 투명한 절연물질로 이루어진 기판(110) 위에 게이트전극(121)을 형성한다.
이때, 상기 게이트전극(121)은 제 1 도전물질을 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전물질로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 게이트전극(121)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 5b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 차례대로 제 1 절연막(115A), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전물질을 증착한다. 이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전물질을 선택적으로 패터닝함으로써 비정질 실리콘 박막으로 이루어진 액티브층(124)과 제 2 도전물질로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 형성한다.
상기 소오스전극(122)과 드레인전극(123)은 상기 액티브층(124) 위에 n+ 비정질 실리콘 박막으로 형성된 오믹-콘택층(ohmic contact layer)(125)과 전기적으로 접속하여 상기 액티브층(124)의 소정영역과 오믹 콘택을 이루게 된다. 또한, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인(117)을 구성하게 되며, 상기 드레인전극(123)의 일부는 다른 일방향으로 연장되어 화소전극라인(118L)을 구성하게 된다.
이때, 상기 제 2 마스크공정은 회절노광을 이용함으로써 한번의 마스크공정으로 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)을 동시에 형성할 수 있다.
그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 소오스/드레인전극(122, 123) 및 데이터라인(117)을 상기 액티브층(124)과는 다른 별도의 마스크공정, 즉 두 번의 마스크공정을 통해 상기 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117) 형성할 수도 있다.
이때, 상기 데이터라인(117)의 하부에는 데이터라인(117)과 동일한 형태로 패터닝되며, 비정질 실리콘 박막으로 이루어진 제 1 데이터라인패턴(124')과 n+ 비정질 실리콘 박막으로 이루어진 제 2 데이터라인패턴(125')이 형성되어 있다.
다음으로, 도 5c에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115B)을 형성한다. 그리고, 포토리소그래피공정(제 3, 제 4 마스크공정)을 이용하여 상기 기판(110) 위에 제 3 도전물질로 화소전극(118)과 공통전극(108)을 형성한다.
이때, 상기 화소전극(118)은 제 1 콘택홀을 통해 상기 화소전극라인(118L)과 전기적으로 접속하게 되며, 상기 제 3 도전물질은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.
이때, 본 실시예의 화소전극(118)과 공통전극(118)은 두 번의 노광공정을 통해 미세한 선폭을 가지도록 패터닝되게 되는데, 이를 도면을 참조하여 상세히 설명 한다.
도 6a 내지 도 6f는 도 5c에 도시된 제 3, 제 4 마스크공정을 통해 화소전극과 공통전극을 형성하는 과정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 제 2 절연막(115B) 형성된 기판(110) 상부에 포토레지스트와 같은 감광성물질로 이루어진 제 1 감광막(170)을 형성한다.
다음으로, 소정의 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(1차 노광공정) 상기 제 1 감광막(170)의 소정영역에 제 1 노광영역(A)을 형성시킨다(제 3 마스크공정).
이때, 본 실시예에서는 상기 1차 노광공정에서 일반적인 노광시의 노광량에 비해 작은, 예를 들면 1/2이하 정도의 노광량으로 상기 제 1 감광막(170)에 빛을 조사함으로써, 상기 1차 노광에 의한 제 1 노광영역(A)은 상기 제 1 감광막(170)의 하부에까지 미치지 못하게 된다.
다음으로, 도 6b에 도시된 바와 같이, 현상공정을 진행하지 않은 상태에서 상기 마스크(180)를 일방향으로 소정거리만큼 이동시킨다. 이때, 상기 이동거리는 전술한 바와 같이 미세 선폭의 전극패턴을 형성하기 위해 노광장비에서 이동시킬 수 있는 최소 단위, 예를 들면 1~2㎛정도로 가져가게 된다.
그리고, 상기 이동된 마스크(180)를 적용하여 하부의 제 1 감광막(170)에 빛을 조사하여(2차 노광공정) 상기 제 1 감광막(170)의 제 1 노광영역(A)과 일부 중첩하도록 제 2 노광영역(B)을 형성시킨다(제 4 마스크공정).
이때, 상기 2차 노광공정에서도 상기 1차 노광공정에서와 같이 일반적인 노 광시의 노광량에 비해 작은 노광량으로 상기 제 1 감광막(170)에 빛을 조사하게 되며, 상기 1차 노광과 2차 노광에 의해 중첩하여 빛이 조사되는 제 3 노광영역(C)은 제 1 감광막(170)의 하부에까지 형성되게 된다.
다음으로, 상기 노광된 감광막(170)을 현상하게 되면, 도 6c에 도시된 바와 같이 상기 제 1 노광영역(A)과 제 2 노광영역(B) 및 제 3 노광영역(C)의 감광막이 제거된 형태의 제 1 감광막패턴(170')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170')을 마스크로 하부의 제 2 절연막(115B)을 선택적으로 패터닝함으로써 상기 화소전극라인(118L)의 일부를 노출시키는 제 1 콘택홀(140A)과 공통전극라인(미도시)의 일부를 노출시키는 제 2 콘택홀(미도시) 및 상기 제 3 노광영역(C) 하부의 제 2 절연막(115B)을 제 3 노광영역(C)과 동일한 폭으로 오픈시키는 오픈홀(140H)을 형성시킨다.
이때, 상기 제 3 노광영역(C) 하부의 제 2 절연막(115B)의 오픈된 오픈홀(140H)은 후술할 공정들을 통해 미세한 선폭을 가진 전극패턴이 형성될 영역에 해당한다.
즉, 도 6d에 도시된 바와 같이, 상기 제 1 감광막패턴(170')이 형성된 기판(110) 전면에 ITO와 같은 투명한 도전물질로 이루어진 도전막(150)을 형성한다.
다음으로, 상기 기판(110) 전면에 감광성물질로 제 2 감광막(270)을 형성한다. 이때, 상기 제 2 감광막(270)은 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역의 단차에도 불구하고 기판(110) 전면에 평탄하게 형성되게 된다.
이후, 도 6e에 도시된 바와 같이, 상기 제 2 감광막(270)의 일부를 제거하는 애슁공정을 진행하여 상기 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역 이외 영역의 상기 도전막(150)이 외부로 노출되도록 한다. 이때, 상기 애슁공정을 통해 그 두께의 일부가 제거된 제 2 감광막패턴(270')은 상기 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역 상부에만 남아있게 된다.
그리고, 상기 도전막(150)의 식각공정을 진행하게 되면, 도 6f 및 도 5c에 도시된 바와 같이 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역 이외의 도전막(150)만이 선택적으로 제거되게 되어 상기 제 1 콘택홀(140A)과 제 2 콘택홀 및 오픈홀(140H)영역에 상기 도전막(150)으로 이루어진 화소전극(118)과 공통전극(108)이 형성되게 된다.
이때, 상기 화소전극(118)과 공통전극(108)은 상기 제 3 노광영역(C)의 폭과 실질적으로 동일한 미세한 선폭을 가지게 된다.
이때, 본 실시예는 4번의 마스크공정을 이용하여 어레이 기판을 제작한 4마스크공정을 예를 들어 설명하고 있으나, 전술한 바와 같이 본 발명이 이에 한정되는 것은 아니며 본 발명은 마스크공정의 수에 관계없이 적용된다.
또한, 상기 실시예에서는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터를 구비한 액정표시장치에도 적용된다.
또한, 본 발명은 액정표시장치의 모드, 즉 트위스티드 네마틱 모드, 횡전계 모드 및 수직배향(Vertical Alignment; VA) 모드 등 모드에 관계없이 적용 가능하 다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 전극패턴의 형성방법 및 이를 이용한 액정표시장치의 제조방법은 추가적인 마스크공정 없이 미세한 전극패턴을 형성할 수 있으며, 이를 화소영역 내의 화소전극과 공통전극에 구현시 개구율이 향상되는 효과를 제공한다.

Claims (28)

  1. 절연막이 형성된 기판을 제공하는 단계;
    상기 절연막 위에 제 1 감광막을 형성하는 단계;
    마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계;
    상기 마스크를 일 방향으로 이동하는 단계;
    상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계;
    상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 절연막을 제거하는 단계;
    상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 절연막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계;
    상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계;
    상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및
    상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함하는 전극패턴의 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 노광량은 상기 제 1 감광막의 하부에까지 노광시키는 적정 노광량보다 적은 노광량인 것을 특징으로 하는 전극패턴의 형성방법.
  3. 제 2 항에 있어서, 상기 제 2 노광량은 상기 적정 노광량보다 적은 노광량인 것을 특징으로 하는 전극패턴의 형성방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 제 3 영역은 상기 제 1 감광막의 하부에까지 노광되어 있는 것을 특징으로 하는 전극패턴의 형성방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 제 3 영역은 상기 마스크가 이동할 수 있는 최소 거리인 1㎛ ~ 2㎛만큼의 폭을 가지도록 형성하는 것을 특징으로 하는 전극패턴의 형성방법.
  8. 제 1 항에 있어서, 애슁공정을 통해 상기 제 2 감광막의 두께를 선택적으로 제거하여 제 2 감광막패턴을 형성하는 것을 특징으로 하는 전극패턴의 형성방법.
  9. 제 8 항에 있어서, 스트립공정을 통해 상기 제 1 감광막패턴과 제 2 감광막패턴을 완전히 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 전극패턴의 형성방법.
  10. 기판 위에 게이트전극, 게이트라인, 액티브층, 소오스전극, 드레인전극 및 데이터라인으로 구성되는 스위칭소자를 형성하는 단계;
    상기 스위칭소자가 형성된 기판 위에 보호막을 형성하는 단계;
    상기 보호막 위에 제 1 감광막을 형성하는 단계;
    마스크를 통해 제 1 노광량으로 상기 제 1 감광막의 제 1 영역을 노광하는 단계;
    상기 마스크를 일 방향으로 이동하는 단계;
    상기 마스크를 통해 제 2 노광량으로 상기 제 1 감광막의 제 2 영역을 노광하는 단계;
    상기 노광된 제 1 감광막을 현상하여 상기 제 1 영역과 제 2 영역이 중첩하는 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴을 마스크로 상기 제 3 영역에 대응하는 부분의 보호막을 제거하는 단계;
    상기 제 3 영역의 제 1 감광막이 제거된 제 1 감광막패턴과 상기 제 3 영역에 대응하는 부분이 제거된 보호막이 남아있는 상태에서, 상기 기판 전면에 도전막을 형성하는 단계;
    상기 도전막이 형성된 기판 위에 제 2 감광막을 형성하는 단계;
    상기 제 2 감광막의 두께를 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막만을 남기는 단계; 및
    상기 도전막을 선택적으로 제거하여 상기 제 3 영역에 대응하는 부분의 제 2 감광막 하부에 상기 도전막으로 이루어진 전극패턴을 형성하는 단계를 포함하는 액정표시장치의 제조방법.
  11. 제 10 항에 있어서, 상기 제 1 노광량은 상기 제 1 감광막의 하부에까지 노광시키는 적정 노광량보다 적은 노광량인 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 제 2 노광량은 상기 적정 노광량보다 적은 노광량인 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 삭제
  14. 제 10 항에 있어서, 상기 제 3 영역은 상기 제 1 감광막의 하부에까지 노광되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 삭제
  16. 제 10 항에 있어서, 상기 제 3 영역은 상기 마스크가 이동할 수 있는 최소 거리인 1㎛ ~ 2㎛만큼의 폭을 가지도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 삭제
  18. 제 10 항에 있어서, 애슁공정을 통해 상기 제 2 감광막의 두께를 선택적으로 제거하여 제 2 감광막패턴을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 18 항에 있어서, 스트립공정을 통해 상기 제 1 감광막패턴과 제 2 감광막패턴을 완전히 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  20. 제 10 항에 있어서, 상기 제 1 기판과 제 2 기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 삭제
  22. 삭제
  23. 제 10 항에 있어서, 상기 전극패턴은 화소전극을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  24. 삭제
  25. 제 10 항에 있어서, 상기 전극패턴은 공통전극을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  26. 삭제
  27. 제 10 항에 있어서, 상기 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  28. 제 23 항 또는 제 25 항에 있어서, 상기 제 3 영역은 상기 공통전극 또는 화소전극이 형성되는 영역인 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020050057395A 2005-06-29 2005-06-29 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법 KR101141535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057395A KR101141535B1 (ko) 2005-06-29 2005-06-29 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057395A KR101141535B1 (ko) 2005-06-29 2005-06-29 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법

Publications (2)

Publication Number Publication Date
KR20070001759A KR20070001759A (ko) 2007-01-04
KR101141535B1 true KR101141535B1 (ko) 2012-05-04

Family

ID=37869095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057395A KR101141535B1 (ko) 2005-06-29 2005-06-29 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법

Country Status (1)

Country Link
KR (1) KR101141535B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105259723A (zh) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 用于液晶面板的阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007105B1 (ko) * 1993-12-10 1997-05-02 재단법인 한국전자통신연구소 이중노광에 의한 t-형 게이트의 제조방법
KR970049060A (ko) * 1995-12-28 1997-07-29 김주용 다중 노광에 의한 미세 패턴 형성 방법
KR100230351B1 (ko) * 1991-09-18 1999-11-15 윤종용 패턴형성방법
KR20020021533A (ko) * 2000-09-15 2002-03-21 구본준, 론 위라하디락사 액정 표시소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230351B1 (ko) * 1991-09-18 1999-11-15 윤종용 패턴형성방법
KR970007105B1 (ko) * 1993-12-10 1997-05-02 재단법인 한국전자통신연구소 이중노광에 의한 t-형 게이트의 제조방법
KR970049060A (ko) * 1995-12-28 1997-07-29 김주용 다중 노광에 의한 미세 패턴 형성 방법
KR20020021533A (ko) * 2000-09-15 2002-03-21 구본준, 론 위라하디락사 액정 표시소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105259723A (zh) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 用于液晶面板的阵列基板及其制作方法

Also Published As

Publication number Publication date
KR20070001759A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
KR100978266B1 (ko) 액정표시장치 및 그 제조방법
KR100983716B1 (ko) 액정표시장치 및 그 제조방법
KR101201707B1 (ko) 액정표시장치 및 그 제조방법
KR20100069432A (ko) 액정표시장치 및 그 제조방법
KR101680134B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101234215B1 (ko) 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101141535B1 (ko) 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR20090053609A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101186513B1 (ko) 액정표시장치 및 그 제조방법
KR20100010286A (ko) 액정표시장치 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR101206286B1 (ko) 액정표시장치의 제조방법
KR101849572B1 (ko) 액정표시장치의 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101432571B1 (ko) 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR102494781B1 (ko) 프린지-필드 스위칭 액정표시장치 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR101234212B1 (ko) 액정표시장치 및 그 제조방법
KR101358219B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8