KR20120104846A - Solar cell and method of manufacturing the same - Google Patents
Solar cell and method of manufacturing the same Download PDFInfo
- Publication number
- KR20120104846A KR20120104846A KR1020110022499A KR20110022499A KR20120104846A KR 20120104846 A KR20120104846 A KR 20120104846A KR 1020110022499 A KR1020110022499 A KR 1020110022499A KR 20110022499 A KR20110022499 A KR 20110022499A KR 20120104846 A KR20120104846 A KR 20120104846A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- semiconductor
- semiconductor layer
- semiconductor wafer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 566
- 238000000034 method Methods 0.000 claims description 85
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 239000000969 carrier Substances 0.000 claims description 7
- 230000002950 deficient Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 164
- 229910052709 silver Inorganic materials 0.000 description 39
- 239000010409 thin film Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 229910006404 SnO 2 Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000010924 continuous production Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052748 manganese Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910003087 TiOx Inorganic materials 0.000 description 2
- 229910003134 ZrOx Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000000813 microcontact printing Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0684—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는, 기판형 태양전지와 박막형 태양전지를 조합한 태양전지에 관한 것이다. The present invention relates to a solar cell, and more particularly, to a solar cell in which a substrate-type solar cell and a thin film-type solar cell are combined.
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.
태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole) 및 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)은 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded together. Holes and electrons are generated therein. At this time, the holes (+) move toward the P-type semiconductor and the electrons (-) move toward the N-type semiconductor due to the electric field generated in the PN junction. Can be generated to produce power.
이와 같은 태양전지는 일반적으로 기판형 태양전지와 박막형 태양전지로 구분할 수 있다. Such solar cells are generally classified into substrate type solar cells and thin film type solar cells.
상기 기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다. The substrate type solar cell is a solar cell manufactured using a semiconductor material such as silicon as a substrate, and the thin film type solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass.
상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 효율이 다소 우수한 장점이 있고, 상기 박막형 태양전지는 상기 기판형 태양전지에 비하여 제조비용이 감소되는 장점이 있다. The substrate-type solar cell has an advantage that the efficiency is somewhat superior to the thin-film solar cell, the thin-film solar cell has the advantage that the manufacturing cost is reduced compared to the substrate-type solar cell.
이에, 상기 기판형 태양전지와 박막형 태양전지를 조합한 태양전지가 제안된 바 있다. 이하 도면을 참조로 종래의 태양전지에 대해서 설명하기로 한다. Thus, a solar cell combining the substrate type solar cell and the thin film type solar cell has been proposed. Hereinafter, a conventional solar cell will be described with reference to the drawings.
도 1은 기판형 태양전지와 박막형 태양전지를 조합한 종래의 일 실시예에 따른 태양전지의 개략적인 단면도이다.1 is a schematic cross-sectional view of a solar cell according to an exemplary embodiment in which a substrate type solar cell and a thin film type solar cell are combined.
도 1에서 알 수 있듯이, 종래의 일 실시예에 따른 태양전지는, 반도체 웨이퍼(10), 제1 반도체층(20), 제1 전극(40), 제2 반도체층(50), 및 제2 전극(70)을 포함하여 이루어진다. As can be seen in Figure 1, the solar cell according to a conventional embodiment, the semiconductor wafer 10, the
상기 제1 반도체층(20)은 상기 반도체 웨이퍼(10)의 상면에 박막 형태로 형성되고, 상기 제2 반도체층(50)은 상기 반도체 웨이퍼(10)의 하면에 박막 형태로 형성되며, 이와 같은 상기 반도체 웨이퍼(10), 제1 반도체층(20), 및 제2 반도체층(50)의 조합에 의해 PN접합구조가 이루어지게 된다. The
상기 제1 전극(40)은 상기 제1 반도체층(20) 상에 형성되고, 상기 제2 전극(70)은 상기 제2 반도체층(50) 상에 형성되어, 각각 태양전지의 (+)전극 또는 (-)전극을 이루게 된다. The
이와 같은 종래의 일 실시예에 따른 태양전지에 태양광이 입사되면 상기 반도체 웨이퍼(10)에서 정공(hole) 또는 전자(electron)와 같은 캐리어(carrier)가 생성되고, 이와 같은 캐리어는 상기 제1 반도체층(20)을 경유하여 상기 제1 전극(40)으로 이동함과 더불어 상기 제2 반도체층(50)을 경유하여 상기 제2 전극(70)으로 이동하게 된다. When sunlight is incident on the solar cell according to the related art, a carrier such as a hole or an electron is generated in the
그러나, 이와 같은 종래의 일 실시예에 따른 태양전지는 상기 반도체 웨이퍼(10)에서 생성된 정공 또는 전자와 같은 캐리어가 상기 제1 전극(40) 또는 제2 전극(70)으로 이동하는 이동성이 떨어져 태양전지의 효율에 한계가 있다. However, the solar cell according to the related art has a low mobility in which carriers such as holes or electrons generated in the semiconductor wafer 10 move to the
따라서, 상기 반도체 웨이퍼(10)에서 생성된 정공 또는 전자와 같은 캐리어가 상기 제1 전극(40) 또는 제2 전극(70)으로 이동하는 이동성을 향상시킬 수 있도록, 도전층을 추가로 적용한 태양전지가 제안된 바 있다. Therefore, the solar cell to which the conductive layer is further applied to improve the mobility of the carrier such as holes or electrons generated in the semiconductor wafer 10 to the
도 2a 내지 도 2g는 기판형 태양전지와 박막형 태양전지를 조합한 종래의 다른 실시예에 따른 태양전지의 개략적인 공정 단면도로서, 이는, 제1 반도체층(20)과 제1 전극(40) 사이 및 제2 반도체층(50)과 제2 전극(70) 사이에 도전층을 추가로 형성함으로써 캐리어의 이동성을 향상시키는 것이다.2A to 2G are schematic cross-sectional views of a solar cell according to another exemplary embodiment in which a substrate type solar cell and a thin film type solar cell are combined, which is formed between the
우선, 도 2a에서 알 수 있듯이, 반도체 웨이퍼(10)의 상면에 제1 반도체층(20)을 형성한다. First, as shown in FIG. 2A, the
다음, 도 2b에서 알 수 있듯이, 상기 제1 반도체층(20) 상에 제1 도전층(30)을 형성한다. Next, as shown in FIG. 2B, a first
상기 제1 도전층(30)은 스퍼터링법(sputtering)을 이용하여 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 형성한다. The first
이때, 도 2b에서 알 수 있듯이, 공정 특성상 상기 제1 도전층(30)은 상기 제1 반도체층(20)의 상면 뿐만 아니라 그 측면을 따라 상기 반도체 웨이퍼(10)의 측면에까지 형성된다. In this case, as shown in FIG. 2B, the first
다음, 도 2c에서 알 수 있듯이, 상기 제1 도전층(30) 상에 제1 전극(40)을 형성한다. Next, as shown in FIG. 2C, a
다음, 도 2d에서 알 수 있듯이, 상기 반도체 웨이퍼(10)의 하면에 제2 반도체층(50)을 형성한다. Next, as shown in FIG. 2D, the
다음, 도 2e에서 알 수 있듯이, 상기 제2 반도체층(50) 상에 제2 도전층(60)을 형성한다. Next, as shown in FIG. 2E, a second
상기 제2 도전층(60)은 스퍼터링법을 이용하여 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 형성한다. The second
이때, 도 2e에서 알 수 있듯이, 공정 특성상 상기 제2 도전층(60)은 상기 제2 반도체층(50)의 하면 뿐만 아니라 그 측면을 따라 상기 반도체 웨이퍼(10)의 측면에까지 형성된다. As shown in FIG. 2E, the second
다음, 도 2f에서 알 수 있듯이, 상기 제2 도전층(60) 상에 제2 전극(70)을 형성한다. Next, as shown in FIG. 2F, a
다음, 도 2g에서 알 수 있듯이, 상기 제1 도전층(30), 제1 반도체층(20) 및 반도체 웨이퍼(10)의 가장자리 영역을 제거하여 분리부(80)를 형성한다. Next, as shown in FIG. 2G, the
상기 분리부(80)를 형성하는 이유는, 상기 제1 도전층(30)과 제2 도전층(60)이 공정 특성상 각각 반도체 웨이퍼(10)의 측면을 따라 연장되어 서로 접하게 되어 쇼트가 발생할 수 있기 때문에, 이와 같은 쇼트를 방지하기 위함이다. The
그러나, 이와 같이 제1 도전층(30), 제1 반도체층(20) 및 반도체 웨이퍼(10)의 가장자리 영역을 제거하여 분리부(80)를 형성하게 되면, 상기 분리부(80) 영역에서 전자 또는 홀과 같은 캐리어가 트랩(trap)됨으로써 태양전지의 효율이 저하되는 문제점이 있다. However, when the edge portions of the first
또한, 상기 분리부(80)를 형성하기 위해서 레이저 공정이 추가되므로 그만큼 공정이 추가되고 비용이 증가되는 문제점이 있다. In addition, since the laser process is added to form the
본 발명은 전술한 종래의 태양전지의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 도전층을 적용하여 캐리어의 이동성을 향상시키면서도, 제1 및 제2 도전층이 반도체 웨이퍼의 측면에서 서로 접하지 않도록 함으로써 반도체 웨이퍼의 가장자리 영역에 분리부를 형성할 필요가 없는 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been devised to solve the above-described problems of the conventional solar cell, and the present invention provides a carrier layer so that the first and second conductive layers do not come into contact with each other on the side of the semiconductor wafer while improving the mobility of the carrier. It is an object of the present invention to provide a solar cell and a method of manufacturing the same, which do not require forming a separate portion in the edge region of a semiconductor wafer.
본 발명은 상기 목적을 달성하기 위해서, 소정의 전기전도 극성을 갖는 반도체 웨이퍼: 상기 반도체 웨이퍼의 일면 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제1 도전층; 상기 제1 도전층 상에 형성된 제1 전극; 상기 반도체 웨이퍼의 타면 상에 형성되며, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층; 상기 제2 반도체층 상에 형성된 제2 도전층; 및 상기 제2 도전층 상에 형성된 제2 전극을 포함하여 이루어지며, 이때, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되어 있지 않고, 상기 제1 도전층 및 제2 도전층 중 나머지 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되어 있으며, 상기 제1 도전층과 상기 제2 도전층이 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성된 것을 특징으로 하는 태양전지를 제공한다. In order to achieve the above object, the present invention provides a semiconductor wafer having a predetermined conductivity polarity: a first semiconductor layer formed on one surface of the semiconductor wafer; A first conductive layer formed on the first semiconductor layer; A first electrode formed on the first conductive layer; A second semiconductor layer formed on the other surface of the semiconductor wafer and having a different polarity than that of the first semiconductor layer; A second conductive layer formed on the second semiconductor layer; And a second electrode formed on the second conductive layer, wherein any one of the first conductive layer and the second conductive layer does not extend to a side portion of the semiconductor wafer. The other conductive layer of the first conductive layer and the second conductive layer extends to the side portion of the semiconductor wafer, and the first conductive layer and the second conductive layer do not contact each other at the side portion of the semiconductor wafer. It provides a solar cell, characterized in that formed.
상기 반도체 웨이퍼의 측면 부위로 연장되어 있지 않은 도전층은 상기 반도체 웨이퍼의 폭보다 작은 폭을 갖도록 형성될 수 있다. The conductive layer that does not extend to the side portion of the semiconductor wafer may be formed to have a width smaller than the width of the semiconductor wafer.
상기 반도체 웨이퍼의 측면 부위로 연장된 도전층은 상기 반도체 웨이퍼의 폭보다 큰 폭을 갖도록 형성될 수 있다. The conductive layer extending to the side portion of the semiconductor wafer may be formed to have a width larger than that of the semiconductor wafer.
본 발명은 또한, 소정의 전기전도 극성을 갖는 반도체 웨이퍼: 상기 반도체 웨이퍼의 일면 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 제1 도전층; 상기 제1 도전층 상에 형성된 제1 전극; 상기 반도체 웨이퍼의 타면 상에 형성되며, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층; 상기 제2 반도체층 상에 형성된 제2 도전층; 및 상기 제2 도전층 상에 형성된 제2 전극을 포함하여 이루어지며, 이때, 상기 제1 도전층과 상기 제2 도전층은 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성되어 있고, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 폭보다 큰 폭을 갖도록 형성된 것을 특징으로 하는 태양전지를 제공한다. The present invention also provides a semiconductor wafer having a predetermined conductivity polarity: a first semiconductor layer formed on one surface of the semiconductor wafer; A first conductive layer formed on the first semiconductor layer; A first electrode formed on the first conductive layer; A second semiconductor layer formed on the other surface of the semiconductor wafer and having a different polarity than that of the first semiconductor layer; A second conductive layer formed on the second semiconductor layer; And a second electrode formed on the second conductive layer, wherein the first conductive layer and the second conductive layer are formed not to be in contact with each other at side portions of the semiconductor wafer. The conductive layer of any one of the conductive layer and the second conductive layer provides a solar cell, characterized in that formed to have a width larger than the width of the semiconductor wafer.
여기서, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되어 있지 않을 수 있다. Here, the conductive layer of any one of the first conductive layer and the second conductive layer may not extend to the side portion of the semiconductor wafer.
상기 반도체 웨이퍼와 상기 제1 반도체층 사이 및 상기 반도체 웨이퍼와 상기 제2 반도체층 사이 중 적어도 하나에는 진성 반도체층이 추가로 형성될 수 있다. An intrinsic semiconductor layer may be further formed between at least one of the semiconductor wafer and the first semiconductor layer and between the semiconductor wafer and the second semiconductor layer.
상기 제1 반도체층 및 제2 반도체층 중 적어도 하나의 반도체층은 상기 반도체 웨이퍼 상에 형성된 저농도 도핑된 반도체층 및 상기 저농도 도핑된 반도체층 상에 형성된 고농도 도핑된 반도체층으로 이루질 수 이싸. At least one semiconductor layer of the first semiconductor layer and the second semiconductor layer may be composed of a lightly doped semiconductor layer formed on the semiconductor wafer and a heavily doped semiconductor layer formed on the lightly doped semiconductor layer.
상기 제1 반도체층과 제1 도전층 사이 및 상기 제2 반도체층과 제2 도전층 사이 중 적어도 하나에는 상기 반도체 웨이퍼에서 생성된 캐리어의 이동도를 증진시킬 수 있는 극성을 띠는 보조층이 추가로 형성되고, 이때, 상기 보조층은 상기 반도체 웨이퍼에서 생성된 정공을 끌어당길 수 있도록 산소 풍부(oxygen-rich) 산화물을 포함하여 이루어진 (-)극성을 띠는 제1 보조층, 및 상기 반도체 웨이퍼에서 생성된 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하여 이루어진 (+)극성을 띠는 제2 보조층 중 적어도 하나의 보조층을 포함하여 이루어질 수 있다. At least one of the first semiconductor layer and the first conductive layer, and between the second semiconductor layer and the second conductive layer, has an additional auxiliary layer having a polarity capable of enhancing the mobility of the carrier generated in the semiconductor wafer. Wherein the auxiliary layer comprises a first auxiliary layer having a negative polarity including an oxygen-rich oxide so as to attract holes generated in the semiconductor wafer, and the semiconductor wafer It may include at least one auxiliary layer of the (+) polar second auxiliary layer made of an oxygen-deficient oxide to attract electrons generated in the.
본 발명은 또한, 소정의 전기전도 극성을 갖는 반도체 웨이퍼의 일면 상에 제1 반도체층을 형성하고, 상기 반도체 웨이퍼의 타면 상에 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층을 형성하는 공정; 상기 제1 반도체층 상에 제1 도전층을 형성하고, 상기 제2 반도체층 상에 제2 도전층을 형성하는 공정; 및 상기 제1 도전층 상에 제1 전극을 형성하고, 상기 제2 도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되지 않고, 상기 제1 도전층 및 제2 도전층 중 나머지 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되며, 상기 제1 도전층과 상기 제2 도전층이 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성하는 것을 특징으로 하는 태양전지의 제조방법을 제공한다. The present invention also provides a method for forming a first semiconductor layer on one surface of a semiconductor wafer having a predetermined electrical conductivity polarity and forming a second semiconductor layer having a different polarity than the first semiconductor layer on the other surface of the semiconductor wafer. fair; Forming a first conductive layer on the first semiconductor layer and forming a second conductive layer on the second semiconductor layer; And forming a first electrode on the first conductive layer and forming a second electrode on the second conductive layer, wherein one of the first conductive layer and the second conductive layer is formed. Does not extend to the side portions of the semiconductor wafer, and the other one of the first conductive layer and the second conductive layer extends to the side portions of the semiconductor wafer, and the first conductive layer and the first conductive layer 2 provides a method for manufacturing a solar cell, characterized in that the conductive layer is formed so as not to contact each other at the side portions of the semiconductor wafer.
본 발명은 또한, 소정의 전기전도 극성을 갖는 반도체 웨이퍼의 일면 상에 제1 반도체층을 형성하고, 상기 반도체 웨이퍼의 타면 상에 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층을 형성하는 공정; 상기 제1 반도체층 상에 제1 도전층을 형성하고, 상기 제2 반도체층 상에 제2 도전층을 형성하는 공정; 및 상기 제1 도전층 상에 제1 전극을 형성하고, 상기 제2 도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 제1 도전층과 상기 제2 도전층은 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성하고, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 폭보다 큰 폭을 갖도록 형성하는 것을 특징으로 하는 태양전지의 제조방법을 제공한다. The present invention also provides a method for forming a first semiconductor layer on one surface of a semiconductor wafer having a predetermined electrical conductivity polarity and forming a second semiconductor layer having a different polarity than the first semiconductor layer on the other surface of the semiconductor wafer. fair; Forming a first conductive layer on the first semiconductor layer and forming a second conductive layer on the second semiconductor layer; And forming a first electrode on the first conductive layer and forming a second electrode on the second conductive layer, wherein the first conductive layer and the second conductive layer are formed on the first conductive layer. Forming so as not to be in contact with each other at the side portion of the semiconductor wafer, the conductive layer of any one of the first conductive layer and the second conductive layer is formed to have a width larger than the width of the semiconductor wafer Provide a method.
여기서, 상기 제1 도전층과 제2 도전층을 형성하는 공정은, 하나의 챔버에서 동시에 형성하되, 소정의 트레이 상에 상기 제1 반도체층 및 제2 반도체층이 형성된 반도체 웨이퍼를 위치시킨 후 상기 제1 반도체층 및 상기 제2 반도체층 상에 동시에 증착 공정을 수행하는 공정으로 이루어지며, 이때, 상기 트레이에는 상기 반도체 웨이퍼 보다 작은 크기의 개구부가 구비되어 있어, 상기 개구부에 의해서 상기 제1 반도체층 및 제2 반도체층 중 어느 하나의 반도체층의 일면 중앙부가 노출될 수 있다. Here, the step of forming the first conductive layer and the second conductive layer is formed in the same chamber at the same time, the semiconductor wafer on which the first semiconductor layer and the second semiconductor layer are formed on a predetermined tray and then the And a step of simultaneously depositing the first semiconductor layer and the second semiconductor layer, wherein the tray is provided with an opening having a smaller size than the semiconductor wafer, and the first semiconductor layer is formed by the opening. And a central portion of one surface of one of the second semiconductor layers may be exposed.
본 발명은 또한, 소정의 전기전도 극성을 갖는 반도체 웨이퍼의 일면 상에 제1 반도체층을 형성하고, 상기 반도체 웨이퍼의 타면 상에 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층을 형성하는 공정; 상기 제1 반도체층 상에 제1 도전층을 형성하고, 상기 제2 반도체층 상에 제2 도전층을 형성하는 공정; 및 상기 제1 도전층 상에 제1 전극을 형성하고, 상기 제2 도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지며, 이때, 상기 제1 도전층 및 제2 도전층은 하나의 챔버에서 형성하되 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성하는 것을 특징으로 하는 태양전지의 제조방법을 제공한다. The present invention also provides a method for forming a first semiconductor layer on one surface of a semiconductor wafer having a predetermined electrical conductivity polarity and forming a second semiconductor layer having a different polarity than the first semiconductor layer on the other surface of the semiconductor wafer. fair; Forming a first conductive layer on the first semiconductor layer and forming a second conductive layer on the second semiconductor layer; And forming a first electrode on the first conductive layer, and forming a second electrode on the second conductive layer, wherein the first conductive layer and the second conductive layer are formed of a single electrode. It is formed in the chamber but provides a method of manufacturing a solar cell, characterized in that not formed in contact with each other at the side portion of the semiconductor wafer.
여기서, 상기 하나의 챔버에서 형성하는 공정은, 소정의 트레이 상에 상기 제1 반도체층 및 제2 반도체층이 형성된 반도체 웨이퍼를 위치시킨 후 상기 제1 반도체층 및 상기 제2 반도체층 상에 동시에 증착 공정을 수행하는 공정으로 이루어지며, 이때, 상기 트레이에는 상기 반도체 웨이퍼 보다 작은 크기의 개구부가 구비되어 있어, 상기 개구부에 의해서 상기 제1 반도체층 및 제2 반도체층 중 어느 하나의 반도체층의 일면 중앙부가 노출될 수 있다. 또한, 상기 증착 공정시 상기 제1 반도체층 및 제2 반도체층 중 나머지 하나의 반도체층의 일면 주변부를 가리는 마스크를 추가로 배치할 수 있고, 이때, 상기 추가로 배치하는 마스크는 상기 트레이와 동일한 패턴으로 형성될 수 있다. Here, the process of forming in one chamber may be performed by placing a semiconductor wafer on which a first semiconductor layer and a second semiconductor layer are formed on a predetermined tray, and simultaneously depositing the same on the first semiconductor layer and the second semiconductor layer. In this case, the tray is provided with an opening of a smaller size than the semiconductor wafer, and the opening has a central portion of one surface of any one of the first semiconductor layer and the second semiconductor layer. Can be exposed. In addition, during the deposition process, a mask may be further disposed to cover the periphery of one surface of the other semiconductor layer among the first semiconductor layer and the second semiconductor layer, wherein the additional mask may have the same pattern as that of the tray. It can be formed as.
상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되지 않고, 상기 제1 도전층 및 제2 도전층 중 나머지 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장될 수 있다. The conductive layer of any one of the first conductive layer and the second conductive layer does not extend to the side portion of the semiconductor wafer, and the other conductive layer of the first conductive layer and the second conductive layer is the side of the semiconductor wafer. May extend to the site.
상기 제1 도전층 및 제2 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되지 않을 수 있다. The first conductive layer and the second conductive layer may not extend to side portions of the semiconductor wafer.
상기 반도체 웨이퍼와 상기 제1 반도체층 사이 및 상기 반도체 웨이퍼와 상기 제2 반도체층 사이 중 적어도 하나에 진성 반도체층을 형성하는 공정을 추가로 포함할 수 있다. The method may further include forming an intrinsic semiconductor layer between at least one of the semiconductor wafer and the first semiconductor layer and between the semiconductor wafer and the second semiconductor layer.
상기 제1 반도체층 및 제2 반도체층 중 적어도 하나의 반도체층을 형성하는 공정은 상기 반도체 웨이퍼 상에 저농도 도핑된 반도체층을 형성하는 공정 및 상기 저농도 도핑된 반도체층 상에 고농도 도핑된 반도체층을 형성하는 공정으로 이루어질 수 있다. The process of forming at least one semiconductor layer of the first semiconductor layer and the second semiconductor layer may include forming a lightly doped semiconductor layer on the semiconductor wafer and a heavily doped semiconductor layer on the lightly doped semiconductor layer. It may be made of a forming process.
상기 제1 반도체층과 제1 도전층 사이 및 상기 제2 반도체층과 제2 도전층 사이 중 적어도 하나에 상기 반도체 웨이퍼에서 생성된 캐리어의 이동도를 증진시킬 수 있는 극성을 띠는 보조층을 형성하는 공정을 추가로 포함하고, 이때, 상기 보조층을 형성하는 공정은 상기 반도체 웨이퍼에서 생성된 정공을 끌어당길 수 있도록 산소 풍부(oxygen-rich) 산화물을 포함하여 이루어진 (-)극성을 띠는 제1 보조층을 형성하는 공정, 및 상기 반도체 웨이퍼에서 생성된 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하여 이루어진 (+)극성을 띠는 제2 보조층을 형성하는 공정 중 적어도 하나의 공정을 포함하여 이루어질 수 있다. Forming an auxiliary layer having a polarity capable of enhancing mobility of carriers generated in the semiconductor wafer between at least one of the first semiconductor layer and the first conductive layer and between the second semiconductor layer and the second conductive layer In addition, the step of forming the auxiliary layer, wherein the step of forming a negative polarity (oxygen-rich) comprising an oxygen-rich (oxygen-rich) oxide to attract holes generated in the semiconductor wafer At least one of a step of forming an auxiliary layer and a step of forming a second auxiliary layer having a positive polarity including an oxygen-deficient oxide so as to attract electrons generated from the semiconductor wafer; It can be made including one process.
상기 구성에 의한 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention by the above configuration has the following effects.
본 발명에 따르면, 제1 도전층 및 제2 도전층 중 적어도 하나의 도전층은 반도체 웨이퍼의 측면 부위까지 연장되지 않는다. 따라서, 반도체 웨이퍼의 일면에 형성되는 제1 도전층과 반도체 웨이퍼의 타면에 형성되는 제2 도전층이 반도체 웨이퍼의 측면 부위에서 서로 접하지 않게 되고, 그에 따라 종래와 같이 쇼트 방지를 위해서 반도체 웨이퍼의 가장자리 부위에 분리부를 형성할 필요가 없게 된다. According to the present invention, at least one conductive layer of the first conductive layer and the second conductive layer does not extend to the side portion of the semiconductor wafer. Therefore, the first conductive layer formed on one surface of the semiconductor wafer and the second conductive layer formed on the other surface of the semiconductor wafer do not come into contact with each other at the side portions of the semiconductor wafer. There is no need to form a separator at the edge.
결국, 상기 분리부를 형성하기 위해 공정이 추가되고 비용이 증가되는 문제가 해결되고, 또한 상기 분리부에서 캐리어가 트랩되어 태양전지의 효율이 저하되는 문제가 해결된다. As a result, the problem that the process is added and the cost is increased to form the separator is solved, and the problem that the carrier is trapped in the separator is reduced the efficiency of the solar cell is solved.
도 1은 기판형 태양전지와 박막형 태양전지를 조합한 종래의 일 실시예에 따른 태양전지의 개략적인 단면도이다.
도 2a 내지 도 2g는 기판형 태양전지와 박막형 태양전지를 조합한 종래의 다른 실시예에 따른 태양전지의 개략적인 공정 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 태양전지의 개략적인 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 태양전지의 개략적인 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 태양전지의 개략적인 단면도이다.
도 6은 본 발명의 제4 실시예에 따른 태양전지의 개략적인 단면도이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 9a 내지 도 9c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 10a 내지 도 10c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 11a 및 도 11b는 각각 본 발명의 일 실시예에 따른 제1 도전층과 제2 도전층을 하나의 챔버에서 동시에 형성하는 공정을 개략적으로 도시한 사시도 및 단면도이다.
도 12는 본 발명의 제5 실시예에 따른 태양전지의 개략적인 단면도이다.
도 13은 본 발명의 제6 실시예에 따른 태양전지의 개략적인 단면도이다.
도 14a 내지 도 14c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 15a 내지 도 15c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다. 1 is a schematic cross-sectional view of a solar cell according to an exemplary embodiment in which a substrate type solar cell and a thin film type solar cell are combined.
2A to 2G are schematic cross-sectional views of a solar cell according to another exemplary embodiment in which a substrate type solar cell and a thin film type solar cell are combined.
3 is a schematic cross-sectional view of a solar cell according to a first embodiment of the present invention.
4 is a schematic cross-sectional view of a solar cell according to a second embodiment of the present invention.
5 is a schematic cross-sectional view of a solar cell according to a third embodiment of the present invention.
6 is a schematic cross-sectional view of a solar cell according to a fourth embodiment of the present invention.
7A to 7C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
8A to 8C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.
9A to 9C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention.
10A to 10C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention.
11A and 11B are perspective and cross-sectional views schematically illustrating a process of simultaneously forming a first conductive layer and a second conductive layer in one chamber, respectively, according to an embodiment of the present invention.
12 is a schematic cross-sectional view of a solar cell according to a fifth embodiment of the present invention.
13 is a schematic cross-sectional view of a solar cell according to a sixth embodiment of the present invention.
14A to 14C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention.
15A to 15C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
태양전지Solar cell
도 3은 본 발명의 제1 실시예에 따른 태양전지의 개략적인 단면도이다. 3 is a schematic cross-sectional view of a solar cell according to a first embodiment of the present invention.
도 3에서 알 수 있듯이, 본 발명의 제1 실시예에 따른 태양전지는, 반도체 웨이퍼(100), 제1 반도체층(200), 제1 도전층(300), 제1 전극(400), 제2 반도체층(500), 제2 도전층(600), 및 제2 전극(700)을 포함하여 이루어진다. As can be seen in Figure 3, the solar cell according to the first embodiment of the present invention, the
상기 반도체 웨이퍼(100)는 소정의 전기전도 극성을 갖는다. 상기 반도체 웨이퍼(100)는 실리콘 웨이퍼로 이루어질 수 있으며, 구체적으로는, N형 실리콘 웨이퍼 또는 P형 실리콘 웨이퍼로 이루어질 수 있다. 이와 같은 반도체 웨이퍼(100)는 상기 제1 반도체층(200) 및 상기 제2 반도체층(500) 중 어느 하나의 반도체층과 동일한 극성으로 이루어진다. The
상기 제1 반도체층(200)은 상기 반도체 웨이퍼(100)의 상면 상에 박막의 형태로 형성된다. 상기 제1 반도체층(200)은 상기 반도체 웨이퍼(100)와 함께 PN접합을 형성할 수 있으며, 따라서, 상기 반도체 웨이퍼(100)가 N형 실리콘 웨이퍼로 이루어진 경우 상기 제1 반도체층(200)은 P형 반도체층으로 이루어질 수 있다. 특히, 상기 제1 반도체층(200)은 붕소(B)와 같은 3족 원소로 도핑된 P형 비정질 실리콘으로 이루어질 수 있다. The
일반적으로, 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도 보다 낮기 때문에 입사광에 의한 정공의 수집효율을 극대화하기 위해서는 P형 반도체층을 수광면에 가깝게 형성하는 것이 바람직하고, 따라서, 수광면에 가까운 상기 제1 반도체층(200)이 P형 반도체층으로 이루어진 것이 바람직하다. In general, since the drift mobility of holes is lower than the drift mobility of electrons, it is preferable to form a P-type semiconductor layer close to the light-receiving surface in order to maximize hole collection efficiency due to incident light. It is preferable that the
상기 제1 도전층(300)은 상기 반도체 웨이퍼(100)에서 생성된 캐리어, 예로서 정공을 수집하고 상기 수집한 캐리어를 상기 제1 전극(400)으로 이동시킨다. The first
이와 같은 제1 도전층(300)은 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 이루어질 수 있다. The first
상기 제1 도전층(300)은 후술하는 바와 같이 스퍼터링법(sputtering)을 이용하여 형성할 수 있으며, 따라서, 공정 특성상 상기 제1 도전층(300)은 상기 제1 반도체층(200)의 상면 뿐만 아니라 그 측면을 따라 상기 반도체 웨이퍼(100)의 측면에까지 형성될 수 있다. 이때, 상기 제1 도전층(300)은 상기 반도체 웨이퍼(100)의 측면 일부 또는 측면 전체에 대응하는 영역에 형성될 수 있다. The first
상기 제1 전극(400)은 상기 제1 도전층(300) 상에 형성되어 태양전지의 맨 전면(前面)을 구성하게 된다. 따라서, 태양전지 내부로 태양광이 투과될 수 있도록 상기 제1 전극(400)은 소정 형태로 패턴 형성된 것이 바람직하다. The
상기 제1 전극(400)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 전도성이 우수한 금속물질로 이루어질 수 있다. The
상기 제2 반도체층(500)은 상기 반도체 웨이퍼(100)의 하면 상에 박막의 형태로 형성된다. 상기 제2 반도체층(500)은 상기 제1 반도체층(200)과 극성이 상이하게 형성되는데, 상기 제1 반도체층(200)이 붕소(B)와 같은 3족 원소로 도핑된 P형 반도체층으로 이루어진 경우, 상기 제2 반도체층(500)은 인(P)과 같은 5족 원소로 도핑된 N형 반도체층으로 이루어진다. 특히, 상기 제2 반도체층(500)은 N형 비정질 실리콘으로 이루어질 수 있다. The
상기 제2 도전층(600)은 상기 반도체 웨이퍼(100)에서 생성된 캐리어, 예로서 전자를 수집하고 상기 수집한 캐리어를 상기 제2 전극(700)으로 이동시킨다. The second
이와 같은 제2 도전층(600)은 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 이루어질 수 있다. The second
상기 제2 도전층(600)은 상기 제2 반도체층(500)의 하면 상에 형성되지만 상기 반도체 웨이퍼(100)의 측면 부위까지 연장되지 않는다. 따라서, 상기 제1 도전층(300)과 상기 제2 도전층(600)이 상기 반도체 웨이퍼(100)의 측면 부위에서 서로 접하지 않게 되고, 그에 따라 종래와 같이 쇼트 방지를 위해서 상기 반도체 웨이퍼(100)의 가장자리 부위에 분리부를 형성할 필요가 없게 된다. The second
이와 같은 제2 도전층(600)은 스퍼터링법(sputtering)을 이용하여 형성할 수 있으며, 특히, 형성 공정시 마스크(Mask)를 이용함으로써 상기 제2 도전층(600)이 상기 제2 반도체층(500)의 하면 상에만 형성되고 상기 반도체 웨이퍼(100)의 측면부위까지 연장되지 않도록 할 수 있다. The second
한편, 상기 제2 도전층(600)의 폭(W1)은 상기 제1 도전층(300)의 폭(W2)보다 작게 형성될 수 있다. 또한, 상기 제2 도전층(600)의 폭(W1)은 상기 반도체 웨이퍼(100)의 폭(W3)보다 작게 형성될 수 있다. Meanwhile, the width W1 of the second
상기 제2 전극(700)은 상기 제2 도전층(600) 상에 형성된다. 상기 제2 전극(700)은 태양전지의 맨 후면(後面)에 형성되기 때문에 제2 도전층(600)의 전면(全面)에 형성될 수 있다. 다만, 반사되는 태양광이 태양전지의 후면을 통해 입사될 수 있도록 하기 위해서, 상기 제2 전극(700)도 패턴 형성될 수 있다. The
상기 제2 전극(700)은 상기 제1 전극(400)과 마찬가지로, Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 금속물질로 이루어질 수 있다. Like the
도 4는 본 발명의 제2 실시예에 따른 태양전지의 개략적인 단면도로서, 이는 반도체 웨이퍼(100)와 제1 반도체층(200) 사이에 제1 진성 반도체층(150)이 추가로 형성됨과 더불어 반도체 웨이퍼(100)와 제2 반도체층(500) 사이에 제2 진성 반도체층(450)이 추가로 형성된 것을 제외하고, 전술한 도 3에 도시한 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. 4 is a schematic cross-sectional view of a solar cell according to a second exemplary embodiment of the present invention, in which a first
상기 반도체 웨이퍼(100)의 표면에 고농도의 도펀트 가스를 이용하여 제1 반도체층(200) 또는 제2 반도체층(500)을 형성하게 되면 상기 고농도의 도펀트 가스에 의해서 상기 반도체 웨이퍼(100)의 표면에 결함(Defect)이 발생할 수 있다. When the
따라서, 도 4에 도시한 본 발명의 제2 실시예에서는, 상기 반도체 웨이퍼(100)의 상면에 제1 진성 반도체층(150)을 형성하고 그 후 상기 제1 진성 반도체층(150) 상에 제1 반도체층(200)을 형성함으로써 상기 반도체 웨이퍼(100)의 상면에 결함 발생을 방지하도록 한 것이다. 또한, 상기 반도체 웨이퍼(100)의 하면에 제2 진성 반도체층(450)을 형성하고 그 후 상기 제2 진성 반도체층(450) 상에 제2 반도체층(500)을 형성함으로써 상기 반도체 웨이퍼(100)의 하면에 결함 발생을 방지하도록 한 것이다.Therefore, in the second embodiment of the present invention illustrated in FIG. 4, the first
한편, 도 4에는 제1 진성 반도체층(150)과 제2 진성 반도체층(450)이 모두 형성된 모습을 도시하였지만, 제1 진성 반도체층(150)과 제2 진성 반도체층(450) 중에서 어느 하나의 진성 반도체층 만을 형성할 수도 있다. Meanwhile, although FIG. 4 illustrates a state in which both the first
도 5는 본 발명의 제3 실시예에 따른 태양전지의 개략적인 단면도로서, 이는 제1 반도체층(200) 및 제2 반도체층(500)의 구조가 변경된 것을 제외하고 전술한 도 3에 도시한 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. FIG. 5 is a schematic cross-sectional view of a solar cell according to a third embodiment of the present invention, which is illustrated in FIG. 3 except that the structures of the
도 5에서 알 수 있듯이, 본 발명의 제3 실시예에 따르면, 상기 제1 반도체층(200)은 상기 반도체 웨이퍼(100)의 상면에 형성된 저농도 도핑된 제1 반도체층(200a) 및 상기 저농도 도핑된 제1 반도체층(200a) 상에 형성된 고농도 도핑된 제1 반도체층(200b)으로 이루어진다. As can be seen in FIG. 5, according to the third embodiment of the present invention, the
또한, 상기 제2 반도체층(500)은 상기 반도체 웨이퍼(100)의 하면에 형성된 저농도 도핑된 제2 반도체층(500a) 및 상기 저농도 도핑된 제2 반도체층(500a) 상에 형성된 고농도 도핑된 제2 반도체층(500b)으로 이루어질 수 있다. In addition, the
본 명세서에서, 저농도 및 고농도는 상대적인 개념으로서, 상기 저농도 도핑된 제1 반도체층(200a)은 상기 고농도 도핑된 제1 반도체층(200b)에 비하여 상대적으로 도펀트의 농도가 작다는 것을 의미한다. In the present specification, the low concentration and the high concentration are relative concepts, and the low concentration doped
상기 저농도 도핑된 제1 반도체층(200a) 및 상기 저농도 도핑된 제2 반도체층(500a)은 각각 전술한 도 4에 도시한 제2 실시예에서의 제1 진성 반도체층(150)및 제2 진성 반도체층(450)과 유사한 역할을 할 수 있다. The lightly doped
즉, 상기 반도체 웨이퍼(100)의 상면에 저농도 도핑된 제1 반도체층(200a)을 먼저 형성하고 그 후에 상기 고농도 도핑된 제1 반도체층(200b)을 형성함으로써, 상기 반도체 웨이퍼(100)의 상면에 결함(Defect) 발생이 방지될 수 있고, 아울러, 상기 반도체 웨이퍼(100)의 하면에 저농도 도핑된 제2 반도체층(500a)을 먼저 형성하고 그 후에 상기 고농도 도핑된 제2 반도체층(500b)을 형성함으로써, 상기 반도체 웨이퍼(100)의 하면에 결함(Defect) 발생이 방지될 수 있다. In other words, by first forming a lightly doped
따라서, 상기 저농도 도핑된 제1 반도체층(200a) 및 상기 저농도 도핑된 제2 반도체층(500a)의 도펀트 농도는 상기 반도체 웨이퍼(100)의 표면에 결함이 발생하지 않을 정도로 조절하는 것이 바람직하다. Therefore, the dopant concentrations of the lightly doped
도 5에 도시한 본 발명의 제3 실시예에 따른 태양전지는 전술한 도 4에 도시한 본 발명의 제2 실시예에 따른 태양전지에 비하여 생산성이 우수한 장점이 있다. The solar cell according to the third embodiment of the present invention shown in FIG. 5 has an advantage of higher productivity than the solar cell according to the second embodiment of the present invention shown in FIG. 4 described above.
즉, 전술한 도 4에 도시한 본 발명의 제2 실시예에 따른 태양전지는 제1 진성 반도체층(150) 및 제2 진성 반도체층(450)을 형성하기 위해서 증착 장비가 추가되고 공정이 복잡해져서 생산성이 떨어질 수 있지만, 도 5에 도시한 본 발명의 제3 실시예에 따른 태양전지는 상기 저농도 도핑된 제1 반도체층(200a)과 고농도 도핑된 제1 반도체층(200b)을 하나의 챔버 내에서 연속공정으로 수행할 수 있고, 아울러 상기 저농도 도핑된 제2 반도체층(500a)과 고농도 도핑된 제2 반도체층(500b)을 하나의 챔버 내에서 연속공정으로 수행할 수 있기 때문에 별도의 증착 장비나 공정이 추가되지 않는 장점이 있다. That is, in the solar cell according to the second embodiment of the present invention illustrated in FIG. 4 described above, deposition equipment is added and the process is complicated to form the first
한편, 도 5에는 제1 반도체층(200)이 저농도 도핑된 제1 반도체층(200a)과 고농도 도핑된 제1 반도체층(200b)으로 이루어지고, 제2 반도체층(500)이 저농도 도핑된 제2 반도체층(500a)과 고농도 도핑된 제2 반도체층(500b)으로 이루어진 모습을 도시하였지만, 어느 하나의 반도체층 만이 저농도 도핑된 반도체층과 고농도 도핑된 반도체층으로 이루어질 수도 있다. Meanwhile, in FIG. 5, the
도 6은 본 발명의 제4 실시예에 따른 태양전지의 개략적인 단면도로서, 이는 제1 반도체층(200)과 제1 도전층(300) 사이에 제1 보조층(250)이 추가로 형성됨과 더불어 제2 반도체층(500)과 제2 도전층(600) 사이에 제2 보조층(550)이 추가로 형성된 것을 제외하고, 전술한 도 3에 도시한 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. 6 is a schematic cross-sectional view of a solar cell according to a fourth exemplary embodiment of the present invention, in which a first
상기 제1 보조층(250)은 상기 제1 반도체층(200)과 제1 도전층(300) 사이에 형성되어, 상기 반도체 웨이퍼(100)에서 생성된 캐리어, 예로서 정공(hole)이 상기 제1 도전층(300)으로 용이하게 이동할 수 있도록 하는 역할을 한다. The first
보다 구체적으로는, 상기 제1 반도체층(200)이 P형 반도체층으로 이루어진 경우, 상기 제1 보조층(250)은 상기 반도체 웨이퍼(100)에서 생성된 정공을 끌어당길 수 있도록 (-)극성을 띠는 물질층으로 이루어진 것이 바람직하고, 특히, (-)극성을 띠는 물질층은 산소 풍부(oxygen-rich) 산화물을 포함하여 이루어질 수 있으며, 구체적으로는 Al2O3, Ga2O3, 또는 In2O3와 같은 3족 원소를 포함하는 산화물을 들 수 있다.More specifically, when the
상기 제2 보조층(550)은 상기 제2 반도체층(500)과 제2 도전층(600) 사이에 형성되어, 상기 반도체 웨이퍼(100)에서 생성된 캐리어, 예로서 전자(electron)가 상기 제2 도전층(600)으로 용이하게 이동할 수 있도록 하는 역할을 한다. The second
보다 구체적으로는, 상기 제2 반도체층(500)이 N형 반도체층으로 이루어진 경우, 상기 제2 보조층(550)은 상기 반도체 웨이퍼(100)에서 생성된 전자를 끌어당길 수 있도록 (+)극성을 띠는 물질층으로 이루어진 것이 바람직하고, 특히, (+)극성을 띠는 물질층은 산소 부족(oxygen-deficient) 산화물을 포함하여 이루어질 수 있으며, 구체적으로는 SiOx, TiOx, ZrOx, 또는 HfOx와 같은 4족 원소를 포함하는 산화물을 들 수 있다.More specifically, when the
도 6에는 제1 보조층(250)과 제2 보조층(550)이 모두 형성된 모습을 도시하였지만, 제1 보조층(250)과 제2 보조층(550) 중에서 어느 하나의 보조층 만을 형성할 수도 있다.Although FIG. 6 illustrates that both the first
한편, 이상 설명한 본 발명의 바람직한 실시예에서는, 태양광이 입사하지 않는 반도체 웨이퍼(100)의 하부 쪽에 형성되는 제2 도전층(600)이 상기 반도체 웨이퍼(100)의 측면에까지 연장되지 않도록 구성하였지만, 반드시 그에 한정되는 것은 아니고, 태양광이 입사하는 반도체 웨이퍼(100)의 상부 쪽에 형성되는 제1 도전층(300)이 상기 반도체 웨이퍼(100)의 측면에까지 연장되지 않도록 구성할 수도 있다. 즉, 상기 제1 도전층(300)이 상기 제1 반도체층(200)의 상면에만 형성되고 상기 반도체 웨이퍼(100)의 측면에까지 연장되지 않도록 할 수도 있다. On the other hand, in the preferred embodiment of the present invention described above, the second
도 12는 본 발명의 제5 실시예에 따른 태양전지의 개략적인 단면도로서, 제1 도전층(300)은 반도체 웨이퍼(100)의 측면 부위까지 연장되지 않는 반면 제2 도전층(600)은 반도체 웨이퍼(100)의 측면 부위까지 연장된 것을 제외하고, 전술한 도 3에 도시한 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. 12 is a schematic cross-sectional view of a solar cell according to a fifth embodiment of the present invention, wherein the first
도 12에서 알 수 있듯이, 제2 도전층(600)은 제2 반도체층(500)의 하면 상에 형성되고 그와 더불어 반도체 웨이퍼(100)의 측면 부위까지 연장된다. 이때, 상기 제2 도전층(600)은 상기 반도체 웨이퍼(100)의 측면 일부 또는 측면 전체에 대응하는 영역에 형성될 수 있다. As can be seen in FIG. 12, the second
그에 반하여, 제1 도전층(300)은 제1 반도체층(200)의 상면 상에 형성되지만 반도체 웨이퍼(100)의 측면 부위까지 연장되지는 않는다. 이와 같은 제1 도전층(300)은 마스크를 이용하여 스퍼터링법으로 형성할 수 있다. In contrast, the first
따라서, 상기 제1 도전층(300)과 상기 제2 도전층(600)이 상기 반도체 웨이퍼(100)의 측면 부위에서 서로 접하지 않게 되고, 그에 따라 종래와 같이 쇼트 방지를 위해서 상기 반도체 웨이퍼(100)의 가장자리 부위에 분리부를 형성할 필요가 없게 된다. Therefore, the first
한편, 상기 제1 도전층(300)의 폭(W2)은 상기 제2 도전층(600)의 폭(W1)보다 작게 형성될 수 있다. 또한, 상기 제1 도전층(300)의 폭(W2)은 상기 반도체 웨이퍼(100)의 폭(W3)보다 작게 형성될 수 있다.Meanwhile, the width W2 of the first
도 13은 본 발명의 제6 실시예에 따른 태양전지의 개략적인 단면도로서, 제1 도전층(300)의 형성 모습이 변경된 것을 제외하고, 전술한 도 3에 도시한 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. FIG. 13 is a schematic cross-sectional view of a solar cell according to a sixth embodiment of the present invention, except that the formation state of the first
도 13에서 알 수 있듯이, 제1 도전층(300)은 제1 반도체층(200)의 상면 상에 형성되지만 반도체 웨이퍼(100)의 측면 부위까지 연장되지는 않는다. 즉, 제1 도전층(300) 및 제2 도전층(600) 모두 반도체 웨이퍼(100)의 측면 부위까지 연장되지는 않는다. As can be seen in FIG. 13, the first
이와 같은 제1 도전층(300) 및 제2 도전층(600)은 마스크를 이용하여 스퍼터링법으로 형성할 수 있다. 한편, 제1 도전층(300) 및 제2 도전층(600)을 동일한 형태의 마스크를 이용하여 형성함으로써, 상기 제1 도전층(300) 및 제2 도전층(600)을 동일한 패턴으로 형성할 수도 있지만, 반드시 그에 한정되는 것은 아니고, 서로 상이한 형태의 마스크를 이용함으로써 상기 제1 도전층(300) 및 제2 도전층(600)을 상이한 패턴으로 형성할 수도 있다. The first
상기 제1 도전층(300)의 폭(W2)과 상기 제2 도전층(600)의 폭(W1)은 동일할 수도 있고 서로 상이할 수도 있다. 또한, 상기 제1 도전층(300)의 폭(W2)은 상기 반도체 웨이퍼(100)의 폭(W3)보다 작게 형성될 수 있고, 상기 제2 도전층(600)의 폭(W2)도 상기 반도체 웨이퍼(100)의 폭(W3)보다 작게 형성될 수 있다.The width W2 of the first
한편, 도시하지는 않았지만, 도 12에 따른 태양전지에 도 4 내지 도 6에 도시된 태양전지 중 적어도 하나의 태양전지의 특징이 추가될 수도 있고, 도 13에 따른 태양전지에 도 4 내지 도 6에 도시된 태양전지 중 적어도 하나의 태양전지의 특징이 추가될 수도 있다. Although not shown, features of at least one of the solar cells shown in FIGS. 4 to 6 may be added to the solar cell according to FIG. 12, and the solar cell according to FIG. Features of at least one solar cell of the illustrated solar cells may be added.
태양전지의 제조방법Manufacturing method of solar cell
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 3에 도시한 제1 실시예에 따른 태양전지의 제조방법에 관한 것이다. 7A to 7C are schematic process cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention, which relates to the manufacturing method of the solar cell according to the first embodiment shown in FIG. .
우선, 도 7a에서 알 수 있듯이, 소정의 전기극성을 갖는 반도체 웨이퍼(100)의 상면 상에 제1 반도체층(200)을 형성하고, 상기 반도체 웨이퍼(100)의 하면 상에 제2 반도체층(500)을 형성한다. First, as shown in FIG. 7A, the
상기 반도체 웨이퍼(100)는 N형 실리콘 웨이퍼로 이루어질 수 있다. The
상기 제1 반도체층(200)을 형성하는 공정은, 상기 반도체 웨이퍼(100)의 상면 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 P형 반도체층, 예로서 P형 비정질 실리콘층을 형성하는 공정으로 이루어질 수 있다. In the process of forming the
상기 제2 반도체층(500)을 형성하는 공정은, 상기 반도체 웨이퍼(100)의 하면 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 N형 반도체층, 예로서 N형 비정질 실리콘층을 형성하는 공정으로 이루어질 수 있다. In the process of forming the
상기 제1 반도체층(200)의 형성 공정 및 제2 반도체층(500)의 형성 공정 사이에 특별한 순서가 있는 것은 아니다. There is no particular order between the process of forming the
다음, 도 7b에서 알 수 있듯이, 상기 제1 반도체층(200) 상에 제1 도전층(300)을 형성하고, 상기 제2 반도체층(500) 상에 제2 도전층(600)을 형성한다. Next, as shown in FIG. 7B, a first
상기 제1 도전층(300)을 형성하는 공정은 스퍼터링법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질층을 형성하는 공정으로 이루어질 수 있다. The process of forming the first
상기 제1 도전층(300)은 상기 제1 반도체층(200)의 상면 뿐만 아니라 그 측면을 따라 상기 반도체 웨이퍼(100)의 측면 부위까지 형성될 수 있다.The first
상기 제2 도전층(600)을 형성하는 공정은 스퍼터링법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질층을 형성하는 공정으로 이루어질 수 있다. The process of forming the second
상기 제2 도전층(600)은 상기 제2 반도체층(500)의 하면에 형성하지만, 그 형성 공정시 마스크를 이용함으로써 상기 반도체 웨이퍼(100)의 측면 부위까지 연장되지 않도록 한다. 따라서, 상기 제1 도전층(300)과 상기 제2 도전층(600)이 상기 반도체 웨이퍼(100)의 측면 부위에서 서로 접하지 않게 된다. The second
상기 제2 도전층(600)의 폭(W1)은 상기 제1 도전층(300)의 폭(W2)보다 작게 형성할 수 있고, 또한, 상기 제2 도전층(600)의 폭(W1)은 상기 반도체 웨이퍼(100)의 폭(W3)보다 작게 형성할 수 있다.The width W1 of the second
이와 같은 제1 도전층(300)과 제2 도전층(600)은 하나의 챔버에서 동시에 형성할 수 있다. The first
도 11a 및 도 11b는 각각 본 발명의 일 실시예에 따른 제1 도전층(300)과 제2 도전층(600)을 하나의 챔버에서 동시에 형성하는 공정을 개략적으로 도시한 사시도 및 단면도이다. 11A and 11B are perspective and cross-sectional views schematically illustrating a process of simultaneously forming the first
도 11a 및 도 11b에서 알 수 있듯이, 소정의 트레이(Tray)(800)를 준비하고, 상기 트레이(800) 상에 제1 반도체층(200) 및 제2 반도체층(500)이 형성된 반도체 웨이퍼(100)를 위치시킨다. 이때, 상기 트레이(800)는 상기 반도체 웨이퍼(100)보다 작은 크기의 개구부(850)가 구비되어 있고, 상기 반도체 웨이퍼(100)는 상기 개구부(850) 영역에 대응하는 영역에 위치시킨다. 도면에는 개구부(850)가 2개 구비되고 따라서 반도체 웨이퍼(100) 2개가 상기 트레이(800) 상에 배치된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니다. 11A and 11B, a semiconductor wafer in which a
이와 같이 반도체 웨이퍼(100)가 배치된 트레이(800)를 공정 챔버 내에 로딩한 후 상기 제1 반도체층(200) 및 제2 반도체층(500) 상에 동시에 증착 공정, 예로서 스퍼터링 공정을 수행한다. 그리하면, 상기 제1 반도체층(200)의 상면에 제1 도전층(300)이 형성됨과 동시에 상기 제2 반도체층(500)의 하면에 제2 도전층(600)이 형성된다. After loading the
이때, 상기 제2 반도체층(500)의 하면 중앙부는 상기 개구부(850)에 의해 노출되지만 상기 제2 반도체층(500)의 하면 주변부는 상기 트레이(800)에 의해 차단되기 때문에, 상기 제2 도전층(600)은 상기 제2 반도체층(500)의 하면 중앙부에만 형성된다. 즉, 상기 트레이(800)가 마스크로 기능함으로써 상기 제2 도전층(600)이 상기 반도체 웨이퍼(100)의 측면에까지 연장되지 않게 된다. In this case, since the central portion of the lower surface of the
그에 반하여, 상기 제1 반도체층(200)의 상면에는 별도의 마스크가 없기 때문에, 상기 제1 도전층(300)은 상기 제1 반도체층(200)의 상면 전체에 형성되고, 경우에 따라서 상기 반도체 웨이퍼(100)의 측면에까지 연장된다. 다만, 상기 제1 반도체층(200)의 상면 주변부에 별도의 마스크를 위치시킴으로써, 상기 제1 도전층(300)이 상기 제1 반도체층(200)의 상면 중앙부에만 형성되도록 할 수도 있다. On the contrary, since there is no separate mask on the upper surface of the
다음, 도 7c에서 알 수 있듯이, 상기 제1 도전층(300) 상에 제1 전극(400)을 형성하고, 상기 제2 도전층(600) 상에 제2 전극(700)을 형성한다. Next, as shown in FIG. 7C, a
상기 제1 전극(400)은 태양전지 내로 태양광이 투과될 수 있도록 패턴 형성할 수 있다. The
상기 제1 전극(400)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 금속물질의 페이스트(Paste)를 이용하여 프린팅 공정에 의해 형성할 수 있다. 이때, 프린팅 공정은 스크린 프린팅(Screen Printing), 잉크젯 프린팅(Inkjet Printing), 그라비아 프린팅(Gravure Printing), 그라비아 오프셋 프린팅(Gravure Offset Printing), 리버스 프린팅(Reverse Printing), 플렉소 프린팅(Flexo Printing), 또는 마이크로 콘택 프린팅(Micro Contact Printing) 방법이 될 수 있다. 이와 같이, 프린팅 공정을 이용할 경우 한 번의 공정으로 상기 제1 전극(400)을 소정 간격으로 이격 되게 패턴형성할 수 있는 장점이 있다. The
상기 제2 전극(700)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 금속물질을 스퍼터링(Sputtering)법 등을 이용하여 형성하거나 또는 상기 금속물질의 페이스트(Paste)를 전술한 프린팅 공정을 이용하여 형성할 수 있다. The
상기 제2 전극(700)은 도시된 바와 같이 제2 도전층(600)의 전면(全面)에 형성할 수 있지만 태양광이 입사될 수 있도록 패턴 형성할 수도 있다. As shown in the drawing, the
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 4에 도시한 제2 실시예에 따른 태양전지의 제조방법에 관한 것이다. 전술한 바와 동일한 공정에 대한 구체적인 설명은 생략하기로 한다. 8A to 8C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention, which relates to the manufacturing method of the solar cell according to the second embodiment shown in FIG. . Detailed description of the same process as described above will be omitted.
우선, 도 8a에서 알 수 있듯이, 소정의 전기전도 극성을 갖는 반도체 웨이퍼(100)의 상면 상에 제1 진성 반도체층(150)을 형성하고 상기 제1 진성 반도체층(150) 상에 제1 반도체층(200)을 형성하고, 그와 더불어 상기 반도체 웨이퍼(100)의 하면 상에 제2 진성 반도체층(450)을 형성하고 상기 제2 진성 반도체층(450) 상에 제2 반도체층(500)을 형성한다. First, as shown in FIG. 8A, a first
상기 제1 진성 반도체층(150)은 상기 반도체 웨이퍼(100)의 상면 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 I(Intrinsic)형 비정질 실리콘층을 형성하는 공정으로 이루어질 수 있다.The first
상기 제2 진성 반도체층(450)은 상기 반도체 웨이퍼(100)의 하면 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 I(Intrinsic)형 비정질 실리콘층을 형성하는 공정으로 이루어질 수 있다. The second
상기 도 8a의 공정은, 반도체 웨이퍼(100)의 상면 상에 제1 진성 반도체층(150)을 형성하고, 그 후에, 상기 제1 진성 반도체층(150) 상에 제1 반도체층(200)을 형성하고, 그 후에, 상기 반도체 웨이퍼(100)의 하면 상에 제2 진성 반도체층(450)을 형성하고, 그 후에, 상기 제2 진성 반도체층(450) 상에 제2 반도체층(500)을 형성하는 공정으로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다. In the process of FIG. 8A, the first
예로서, 상기 도 8a의 공정은, 반도체 웨이퍼(100)의 상면 상에 제1 진성 반도체층(150)을 형성하고, 그 후에, 상기 반도체 웨이퍼(100)의 하면 상에 제2 진성 반도체층(450)을 형성하고, 그 후에, 상기 제1 진성 반도체층(150) 상에 제1 반도체층(200)을 형성하고, 그 후에, 상기 제2 진성 반도체층(450) 상에 제2 반도체층(500)을 형성하는 공정으로 이루어질 수도 있다. For example, in the process of FIG. 8A, the first
한편, 상기 제1 진성 반도체층(150)을 형성하는 공정 및 제2 진성 반도체층(450)을 형성하는 공정 중 어느 하나의 공정을 생략할 수도 있다. Meanwhile, any one of the steps of forming the first
다음, 도 8b에서 알 수 있듯이, 상기 제1 반도체층(200) 상에 제1 도전층(300)을 형성하고, 상기 제2 반도체층(500) 상에 제2 도전층(600)을 형성한다. Next, as shown in FIG. 8B, a first
다음, 도 8c에서 알 수 있듯이, 상기 제1 도전층(300) 상에 제1 전극(400)을 형성하고, 상기 제2 도전층(600) 상에 제2 전극(700)을 형성한다. Next, as shown in FIG. 8C, a
도 9a 내지 도 9c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 5에 도시한 제3 실시예에 따른 태양전지의 제조방법에 관한 것이다. 전술한 바와 동일한 공정에 대한 구체적인 설명은 생략하기로 한다. 9A to 9C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention, which relates to a manufacturing method of the solar cell according to the third embodiment shown in FIG. will be. Detailed description of the same process as described above will be omitted.
우선, 도 9a에서 알 수 있듯이, 소정의 전기전도 극성을 갖는 반도체 웨이퍼(100)의 상면 상에 저농도 도핑된 제1 반도체층(200a)을 형성하고, 상기 저농도 도핑된 제1 반도체층(200a) 상에 고농도 도핑된 제1 반도체층(200b)을 형성하고, 그와 더불어 상기 반도체 웨이퍼(100)의 하면 상에 저농도 도핑된 제2 반도체층(500a)을 형성하고, 상기 저농도 도핑된 제2 반도체층(500a) 상에 고농도 도핑된 제2 반도체층(500b)을 형성한다. First, as shown in FIG. 9A, a lightly doped
상기 저농도 도핑된 제1 반도체층(200a)과 고농도 도핑된 제1 반도체층(200b)은 하나의 챔버 내에서 연속공정으로 수행할 수 있다. 즉, 하나의 PECVD(Plasma Enhanced Chemical Vapor Deposition) 챔버 내에서 붕소(B)와 같은 3족 원소의 도펀트 가스의 투입량을 조절하면서 상기 저농도 도핑된 P형의 제1 반도체층(200a)과 고농도 도핑된 P형의 제1 반도체층(200b)을 연속하여 형성할 수 있다. The lightly doped
구체적으로 설명하면, 대량생산하에서 최초의 태양전지 생산을 위한 공정에서는, 상기 챔버 내에 소정량의 B2H6가스를 투입하여 챔버 내부를 P형 도펀트 분위기로 조성한 후, SiH4 및 H2 가스를 공급하여 상기 저농도 도핑된 P형의 제1 반도체층(200a), 구체적으로는 저농도 도핑된 P형 비정질 실리콘층을 형성한다. 이어서, SiH4 및 H2 가스와 더불어 도펀트 가스로서 B2H6가스를 공급하여 상기 고농도 도핑된 P형의 제1 반도체층(200b), 구체적으로는 고농도 도핑된 P형 비정질 실리콘층을 형성한다.Specifically, in a process for producing the first solar cell under mass production, a predetermined amount of B 2 H 6 gas is introduced into the chamber to form a P-type dopant atmosphere in the chamber, and then SiH 4 and H 2 gases are formed. Supplying to form the lightly doped P-
한편, 상기 고농도 도핑된 P형의 제1 반도체층(200b) 형성 공정을 완료한 이후 상기 챔버 내부에는 소정량의 B2H6가스가 잔존하게 된다. 따라서, 최초의 태양전지 생산 이후 두 번째 태양전지 생산부터는 챔버 내부가 이미 P형 도펀트 분위기로 조성되어 있기 때문에 추가적인 도펀트 가스, 즉, B2H6가스를 챔버 내부로 공급하지 않고 SiH4 및 H2 가스만을 공급하여 상기 저농도 도핑된 P형의 제1 반도체층(200a)을 형성할 수 있고, 이어서 SiH4 및 H2 가스와 더불어 B2H6가스를 공급하여 상기 고농도 도핑된 P형의 제1 반도체층(200b)을 형성하게 된다. Meanwhile, after the process of forming the heavily doped P-type
이상과 같이, 본 발명의 다른 실시예의 경우 하나의 챔버 내에서 반응가스의 공급량 만을 조절함으로써 상기 저농도 도핑된 P형의 제1 반도체층(200a) 및 고농도 도핑된 P형의 제1 반도체층(200b)을 연속하여 형성할 수 있어, 장비가 추가되거나 공정이 추가되지 않아 생산성이 향상되는 장점이 있다. As described above, in another exemplary embodiment of the present invention, the lightly doped P-
상기 저농도 도핑된 제2 반도체층(500a)과 고농도 도핑된 제2 반도체층(500b)은 전술한 저농도 도핑된 제1 반도체층(200a)과 고농도 도핑된 제1 반도체층(200b)과 유사하게 하나의 챔버 내에서 연속공정으로 수행할 수 있다. 즉, 하나의 PECVD(Plasma Enhanced Chemical Vapor Deposition) 챔버 내에서 인(P)과 같은 5족 원소의 도펀트 가스의 투입량을 조절하면서 상기 저농도 도핑된 N형의 제2 반도체층(500a)과 고농도 도핑된 N형의 제2 반도체층(500b)을 연속하여 형성할 수 있으며, 이에 대한 구체적인 설명은 생략하기로 한다. The lightly doped
한편, 상기 저농도 도핑된 제1 반도체층(200a) 및 저농도 도핑된 제2 반도체층(500a) 중 어느 하나의 공정은 생략할 수도 있다. Meanwhile, any one of the lightly doped
다음, 도 9b에서 알 수 있듯이, 상기 제1 반도체층(200) 상에 제1 도전층(300)을 형성하고, 상기 제2 반도체층(500) 상에 제2 도전층(600)을 형성한다. Next, as shown in FIG. 9B, a first
다음, 도 9c에서 알 수 있듯이, 상기 제1 도전층(300) 상에 제1 전극(400)을 형성하고, 상기 제2 도전층(600) 상에 제2 전극(700)을 형성한다. Next, as shown in FIG. 9C, a
도 10a 내지 도 10c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 6에 도시한 제4 실시예에 따른 태양전지의 제조방법에 관한 것이다. 전술한 바와 동일한 공정에 대한 구체적인 설명은 생략하기로 한다. 10A to 10C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention, which relates to the manufacturing method of the solar cell according to the fourth embodiment shown in FIG. will be. Detailed description of the same process as described above will be omitted.
우선, 도 10a에서 알 수 있듯이, 소정의 전기전도 극성을 갖는 반도체 웨이퍼(100)의 상면 상에 제1 반도체층(200)을 형성하고 상기 제1 반도체층(200) 상에 제1 보조층(250)을 형성하고, 그와 더불어 상기 반도체 웨이퍼(100)의 하면 상에 제2 반도체층(500)을 형성하고, 상기 제2 반도체층(500) 상에 제2 보조층(550)을 형성한다. First, as shown in FIG. 10A, a
상기 제1 보조층(250)을 형성하는 공정은, 상기 제1 반도체층(200) 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 (-)극성을 띠는 물질층, 예로서, Al2O3, Ga2O3, 또는 In2O3와 같은 3족 원소를 포함하는 산소 풍부(oxygen-rich) 산화물층을 형성하는 공정으로 이루어질 수 있다. The process of forming the first
상기 제2 보조층(550)을 형성하는 공정은, 상기 제2 반도체층(500) 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 (+)극성을 띠는 물질층, 예로서, SiOx, TiOx, ZrOx, 또는 HfOx와 같은 4족 원소를 포함하는 산소 부족(oxygen-deficient) 산화물층을 형성하는 공정으로 이루어질 수 있다. The process of forming the second
한편, 상기 제1 보조층(250) 및 제2 보조층(550) 중 어느 하나의 공정은 생략할 수도 있다. Meanwhile, the process of any one of the first
다음, 도 10b에서 알 수 있듯이, 상기 제1 보조층(250) 상에 제1 도전층(300)을 형성하고, 상기 제2 보조층(550) 상에 제2 도전층(600)을 형성한다. Next, as shown in FIG. 10B, a first
다음, 도 10c에서 알 수 있듯이, 상기 제1 도전층(300) 상에 제1 전극(400)을 형성하고, 상기 제2 도전층(600) 상에 제2 전극(700)을 형성한다. Next, as shown in FIG. 10C, a
도 14a 내지 도 14c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 12에 도시한 제5 실시예에 따른 태양전지의 제조방법에 관한 것이다. 전술한 바와 동일한 공정에 대한 구체적인 설명은 생략하기로 한다. 14A to 14C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention, which relates to the manufacturing method of the solar cell according to the fifth embodiment shown in FIG. will be. Detailed description of the same process as described above will be omitted.
우선, 도 14a에서 알 수 있듯이, 소정의 전기전도 극성을 갖는 반도체 웨이퍼(100)의 상면 상에 제1 반도체층(200)을 형성하고, 상기 반도체 웨이퍼(100)의 하면 상에 제2 반도체층(500)을 형성한다. First, as shown in FIG. 14A, a
다음, 도 14b에서 알 수 있듯이, 상기 제1 반도체층(200) 상에 제1 도전층(300)을 형성하고, 상기 제2 반도체층(500) 상에 제2 도전층(600)을 형성한다. Next, as shown in FIG. 14B, a first
상기 제2 도전층(600)은 스퍼터링법을 이용하여 상기 제2 반도체층(500)의 하면 뿐만 아니라 그 측면을 따라 상기 반도체 웨이퍼(100)의 측면 부위까지 형성할 수 있다.The second
상기 제1 도전층(300)은 스퍼터링법을 이용하되 마스크를 적용함으로써 상기 제1 반도체층(200)의 상면에 형성하지만 상기 반도체 웨이퍼(100)의 측면에까지 연장되지 않도록 형성할 수 있다. The first
이와 같은 제1 도전층(300)과 제2 도전층(600)은 전술한 도 11a 및 도 11b에 도시한 바와 같이 하나의 챔버에서 동시에 형성할 수 있다. 그에 대한 구체적인 설명은 생략하기로 한다. The first
다음, 도 14c에서 알 수 있듯이, 상기 제1 도전층(300) 상에 제1 전극(400)을 형성하고, 상기 제2 도전층(600) 상에 제2 전극(700)을 형성한다. Next, as shown in FIG. 14C, a
도 15a 내지 도 15c는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 13에 도시한 제6 실시예에 따른 태양전지의 제조방법에 관한 것이다. 전술한 바와 동일한 공정에 대한 구체적인 설명은 생략하기로 한다. 15A to 15C are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention, which relates to the manufacturing method of the solar cell according to the sixth embodiment shown in FIG. will be. Detailed description of the same process as described above will be omitted.
우선, 도 15a에서 알 수 있듯이, 소정의 전기전도 극성을 갖는 반도체 웨이퍼(100)의 상면 상에 제1 반도체층(200)을 형성하고, 상기 반도체 웨이퍼(100)의 하면 상에 제2 반도체층(500)을 형성한다. First, as shown in FIG. 15A, a
다음, 도 15b에서 알 수 있듯이, 상기 제1 반도체층(200) 상에 제1 도전층(300)을 형성하고, 상기 제2 반도체층(500) 상에 제2 도전층(600)을 형성한다. Next, as shown in FIG. 15B, a first
상기 제1 도전층(300) 및 제2 도전층(600) 모두 스퍼터링법을 이용하되 마스크를 적용함으로써 상기 반도체 웨이퍼(100)의 측면에까지 연장되지 않도록 형성할 수 있다. Both the first
이와 같은 제1 도전층(300)과 제2 도전층(600)은 하나의 챔버에서 동시에 형성할 수 있는데, 그 방법으로는, 전술한 도 11a 및 도 11b에 따른 방법에 별도의 추가마스크를 적용하는 방법을 들 수 있다. The first
즉, 도 11a 및 도 11b에 따른 방법에서, 제1 반도체층(200)의 주변부를 가리는 마스크를 제1 반도체층(200)의 상부에 추가로 배치할 경우, 도 15b와 같은 제1 도전층(300) 및 제2 도전층(600)을 얻을 수 있다. That is, in the method according to FIGS. 11A and 11B, when a mask covering the periphery of the
이때, 상기 추가로 배치하는 마스크를 트레이(800)와 동일한 패턴으로 형성함으로써, 제1 도전층(300)과 제2 도전층(600)을 동일한 패턴으로 형성할 수 있다. In this case, the first
다음, 도 15c에서 알 수 있듯이, 상기 제1 도전층(300) 상에 제1 전극(400)을 형성하고, 상기 제2 도전층(600) 상에 제2 전극(700)을 형성한다. Next, as shown in FIG. 15C, a
한편, 이상은, 상기 반도체 웨이퍼(100)로서 N형 반도체 웨이퍼를 이용하고, 상기 제1 반도체층(200)을 P형 반도체층으로 형성하고, 상기 제2 반도체층(500)을 N형 반도체층으로 형성한 경우에 대해서 주로 설명하였지만, 본 발명이 반드시 그에 한정되는 것은 아니고, 본 발명은 PN접합구조를 이루면서 반도체 웨이퍼와 박막의 반도체층으로 구성되는 태양전지의 제조방법이면 다양하게 변경될 수 있을 것이다. 예를 들어, 본 발명은 상기 반도체 웨이퍼(100)로서 P형 반도체 웨이퍼를 이용하고, 상기 제1 반도체층(200)을 N형 반도체층으로 형성하고, 상기 제2 반도체층(500)을 P형 반도체층으로 형성하는 경우도 포함한다. In the above, the N-type semiconductor wafer is used as the
100: 반도체 웨이퍼 150: 제1 진성 반도체층
200: 제1 반도체층 200a: 저농도 도핑된 제1 반도체층
200b: 고농도 도핑된 제1 반도체층 250: 제1 보조층
300: 제1 도전층 400: 제1 전극
450: 제2 진성 반도체층 500: 제2 반도체층
500a: 저농도 도핑된 제2 반도체층 500b: 고농도 도핑된 제2 반도체층
550: 제2 보조층 600: 제2 도전층
700: 제2 전극 800: 트레이
850: 개구부100
200:
200b: heavily doped first semiconductor layer 250: first auxiliary layer
300: first conductive layer 400: first electrode
450: second intrinsic semiconductor layer 500: second semiconductor layer
500a: lightly doped
550: second auxiliary layer 600: second conductive layer
700: second electrode 800: tray
850: opening
Claims (20)
상기 반도체 웨이퍼의 일면 상에 형성된 제1 반도체층;
상기 제1 반도체층 상에 형성된 제1 도전층;
상기 제1 도전층 상에 형성된 제1 전극;
상기 반도체 웨이퍼의 타면 상에 형성되며, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층;
상기 제2 반도체층 상에 형성된 제2 도전층; 및
상기 제2 도전층 상에 형성된 제2 전극을 포함하여 이루어지며,
이때, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되어 있지 않고, 상기 제1 도전층 및 제2 도전층 중 나머지 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되어 있으며, 상기 제1 도전층과 상기 제2 도전층이 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성된 것을 특징으로 하는 태양전지. A semiconductor wafer having a predetermined conductivity polarity:
A first semiconductor layer formed on one surface of the semiconductor wafer;
A first conductive layer formed on the first semiconductor layer;
A first electrode formed on the first conductive layer;
A second semiconductor layer formed on the other surface of the semiconductor wafer and having a different polarity than that of the first semiconductor layer;
A second conductive layer formed on the second semiconductor layer; And
It comprises a second electrode formed on the second conductive layer,
In this case, any one of the first conductive layer and the second conductive layer does not extend to the side portion of the semiconductor wafer, and the other conductive layer of the first conductive layer and the second conductive layer is the semiconductor. A solar cell extending to a side portion of the wafer, wherein the first conductive layer and the second conductive layer are formed so as not to contact each other at the side portion of the semiconductor wafer.
상기 반도체 웨이퍼의 측면 부위로 연장되어 있지 않은 도전층은 상기 반도체 웨이퍼의 폭보다 작은 폭을 갖도록 형성된 것을 특징으로 하는 태양전지. The method of claim 1,
The conductive layer that does not extend to the side portion of the semiconductor wafer is formed to have a width smaller than the width of the semiconductor wafer.
상기 반도체 웨이퍼의 측면 부위로 연장된 도전층은 상기 반도체 웨이퍼의 폭보다 큰 폭을 갖도록 형성된 것을 특징으로 하는 태양전지. The method of claim 1,
The conductive layer extending to the side portion of the semiconductor wafer is formed to have a width larger than the width of the semiconductor wafer.
상기 반도체 웨이퍼의 일면 상에 형성된 제1 반도체층;
상기 제1 반도체층 상에 형성된 제1 도전층;
상기 제1 도전층 상에 형성된 제1 전극;
상기 반도체 웨이퍼의 타면 상에 형성되며, 상기 제1 반도체층과 상이한 극성을 갖는 제2 반도체층;
상기 제2 반도체층 상에 형성된 제2 도전층; 및
상기 제2 도전층 상에 형성된 제2 전극을 포함하여 이루어지며,
이때, 상기 제1 도전층과 상기 제2 도전층은 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성되어 있고, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 폭보다 큰 폭을 갖도록 형성된 것을 특징으로 하는 태양전지. A semiconductor wafer having a predetermined conductivity polarity:
A first semiconductor layer formed on one surface of the semiconductor wafer;
A first conductive layer formed on the first semiconductor layer;
A first electrode formed on the first conductive layer;
A second semiconductor layer formed on the other surface of the semiconductor wafer and having a different polarity than that of the first semiconductor layer;
A second conductive layer formed on the second semiconductor layer; And
It comprises a second electrode formed on the second conductive layer,
In this case, the first conductive layer and the second conductive layer are formed not to be in contact with each other at the side portion of the semiconductor wafer, and any one of the first conductive layer and the second conductive layer is formed of the semiconductor wafer. A solar cell, characterized in that formed to have a width greater than the width.
상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되어 있지 않은 것을 특징으로 하는 태양전지. The method of claim 4, wherein
The solar cell according to any one of the first conductive layer and the second conductive layer does not extend to the side portion of the semiconductor wafer.
상기 반도체 웨이퍼와 상기 제1 반도체층 사이 및 상기 반도체 웨이퍼와 상기 제2 반도체층 사이 중 적어도 하나에는 진성 반도체층이 추가로 형성된 것을 특징으로 하는 태양전지. The method according to any one of claims 1 to 5,
An intrinsic semiconductor layer is further formed between at least one of the semiconductor wafer and the first semiconductor layer and between the semiconductor wafer and the second semiconductor layer.
상기 제1 반도체층 및 제2 반도체층 중 적어도 하나의 반도체층은 상기 반도체 웨이퍼 상에 형성된 저농도 도핑된 반도체층 및 상기 저농도 도핑된 반도체층 상에 형성된 고농도 도핑된 반도체층으로 이루어진 것을 특징으로 하는 태양전지. The method according to any one of claims 1 to 5,
At least one semiconductor layer of the first semiconductor layer and the second semiconductor layer is characterized by consisting of a lightly doped semiconductor layer formed on the semiconductor wafer and a lightly doped semiconductor layer formed on the lightly doped semiconductor layer. battery.
상기 제1 반도체층과 제1 도전층 사이 및 상기 제2 반도체층과 제2 도전층 사이 중 적어도 하나에는 상기 반도체 웨이퍼에서 생성된 캐리어의 이동도를 증진시킬 수 있는 극성을 띠는 보조층이 추가로 형성되고,
이때, 상기 보조층은 상기 반도체 웨이퍼에서 생성된 정공을 끌어당길 수 있도록 산소 풍부(oxygen-rich) 산화물을 포함하여 이루어진 (-)극성을 띠는 제1 보조층, 및 상기 반도체 웨이퍼에서 생성된 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하여 이루어진 (+)극성을 띠는 제2 보조층 중 적어도 하나의 보조층을 포함하여 이루어진 것을 특징으로 하는 태양전지. The method according to any one of claims 1 to 5,
At least one of the first semiconductor layer and the first conductive layer, and between the second semiconductor layer and the second conductive layer, has an additional auxiliary layer having a polarity capable of enhancing the mobility of the carrier generated in the semiconductor wafer. Formed into,
At this time, the auxiliary layer is a (-) polarity of the first auxiliary layer made of an oxygen-rich oxide (oxygen-rich) oxide to attract holes generated in the semiconductor wafer, and the electrons generated in the semiconductor wafer A solar cell comprising at least one auxiliary layer of the second auxiliary layer having a (+) polarity made of an oxygen-deficient oxide to attract the.
상기 제1 반도체층 상에 제1 도전층을 형성하고, 상기 제2 반도체층 상에 제2 도전층을 형성하는 공정; 및
상기 제1 도전층 상에 제1 전극을 형성하고, 상기 제2 도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지며,
이때, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되지 않고, 상기 제1 도전층 및 제2 도전층 중 나머지 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되며, 상기 제1 도전층과 상기 제2 도전층이 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성하는 것을 특징으로 하는 태양전지의 제조방법. Forming a first semiconductor layer on one surface of the semiconductor wafer having a predetermined conductivity polarity, and forming a second semiconductor layer having a different polarity from the first semiconductor layer on the other surface of the semiconductor wafer;
Forming a first conductive layer on the first semiconductor layer and forming a second conductive layer on the second semiconductor layer; And
Forming a first electrode on the first conductive layer, and forming a second electrode on the second conductive layer,
In this case, the conductive layer of any one of the first conductive layer and the second conductive layer does not extend to the side portion of the semiconductor wafer, and the other conductive layer of the first conductive layer and the second conductive layer is the semiconductor wafer. Extending to side portions of the first conductive layer and the second conductive layer so as not to be in contact with each other at the side portions of the semiconductor wafer.
상기 제1 반도체층 상에 제1 도전층을 형성하고, 상기 제2 반도체층 상에 제2 도전층을 형성하는 공정; 및
상기 제1 도전층 상에 제1 전극을 형성하고, 상기 제2 도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지며,
이때, 상기 제1 도전층과 상기 제2 도전층은 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성하고, 상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 폭보다 큰 폭을 갖도록 형성하는 것을 특징으로 하는 태양전지의 제조방법. Forming a first semiconductor layer on one surface of the semiconductor wafer having a predetermined conductivity polarity, and forming a second semiconductor layer having a different polarity from the first semiconductor layer on the other surface of the semiconductor wafer;
Forming a first conductive layer on the first semiconductor layer and forming a second conductive layer on the second semiconductor layer; And
Forming a first electrode on the first conductive layer, and forming a second electrode on the second conductive layer,
In this case, the first conductive layer and the second conductive layer are formed not to be in contact with each other at the side portion of the semiconductor wafer, and any one of the first conductive layer and the second conductive layer is the width of the semiconductor wafer. Method for producing a solar cell, characterized in that formed to have a larger width.
상기 제1 도전층과 제2 도전층을 형성하는 공정은, 하나의 챔버에서 동시에 형성하되, 소정의 트레이 상에 상기 제1 반도체층 및 제2 반도체층이 형성된 반도체 웨이퍼를 위치시킨 후 상기 제1 반도체층 및 상기 제2 반도체층 상에 동시에 증착 공정을 수행하는 공정으로 이루어지며,
이때, 상기 트레이에는 상기 반도체 웨이퍼 보다 작은 크기의 개구부가 구비되어 있어, 상기 개구부에 의해서 상기 제1 반도체층 및 제2 반도체층 중 어느 하나의 반도체층의 일면 중앙부가 노출되는 것을 특징으로 하는 태양전지의 제조방법. 11. The method according to claim 9 or 10,
The process of forming the first conductive layer and the second conductive layer may be simultaneously performed in one chamber, but after placing the semiconductor wafer on which the first semiconductor layer and the second semiconductor layer are formed on a predetermined tray, the first conductive layer may be formed. Comprising a process for performing a deposition process on the semiconductor layer and the second semiconductor layer at the same time,
In this case, the tray is provided with an opening having a smaller size than the semiconductor wafer, and the central portion of one surface of any one of the first semiconductor layer and the second semiconductor layer is exposed by the opening. Manufacturing method.
상기 제1 반도체층 상에 제1 도전층을 형성하고, 상기 제2 반도체층 상에 제2 도전층을 형성하는 공정; 및
상기 제1 도전층 상에 제1 전극을 형성하고, 상기 제2 도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어지며,
이때, 상기 제1 도전층 및 제2 도전층은 하나의 챔버에서 형성하되 상기 반도체 웨이퍼의 측면 부위에서 서로 접하지 않도록 형성하는 것을 특징으로 하는 태양전지의 제조방법. Forming a first semiconductor layer on one surface of the semiconductor wafer having a predetermined conductivity polarity, and forming a second semiconductor layer having a different polarity from the first semiconductor layer on the other surface of the semiconductor wafer;
Forming a first conductive layer on the first semiconductor layer and forming a second conductive layer on the second semiconductor layer; And
Forming a first electrode on the first conductive layer, and forming a second electrode on the second conductive layer,
In this case, the first conductive layer and the second conductive layer is formed in one chamber, but the method of manufacturing a solar cell, characterized in that not formed in contact with each other at the side portion of the semiconductor wafer.
상기 하나의 챔버에서 형성하는 공정은, 소정의 트레이 상에 상기 제1 반도체층 및 제2 반도체층이 형성된 반도체 웨이퍼를 위치시킨 후 상기 제1 반도체층 및 상기 제2 반도체층 상에 동시에 증착 공정을 수행하는 공정으로 이루어지며,
이때, 상기 트레이에는 상기 반도체 웨이퍼 보다 작은 크기의 개구부가 구비되어 있어, 상기 개구부에 의해서 상기 제1 반도체층 및 제2 반도체층 중 어느 하나의 반도체층의 일면 중앙부가 노출되는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The process of forming the chamber comprises placing a semiconductor wafer on which a first semiconductor layer and a second semiconductor layer are formed on a predetermined tray, and then simultaneously depositing the same on the first semiconductor layer and the second semiconductor layer. Is a process to perform,
In this case, the tray is provided with an opening having a smaller size than the semiconductor wafer, and the central portion of one surface of any one of the first semiconductor layer and the second semiconductor layer is exposed by the opening. Manufacturing method.
상기 증착 공정시 상기 제1 반도체층 및 제2 반도체층 중 나머지 하나의 반도체층의 일면 주변부를 가리는 마스크를 추가로 배치하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 13,
And a mask covering a peripheral portion of one surface of the other of the first semiconductor layer and the second semiconductor layer during the deposition process.
상기 추가로 배치하는 마스크는 상기 트레이와 동일한 패턴으로 형성된 것을 특징으로 하는 태양전지의 제조방법. 15. The method of claim 14,
The additionally disposed mask is a solar cell manufacturing method, characterized in that formed in the same pattern as the tray.
상기 제1 도전층 및 제2 도전층 중 어느 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되지 않고, 상기 제1 도전층 및 제2 도전층 중 나머지 하나의 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The conductive layer of any one of the first conductive layer and the second conductive layer does not extend to the side portion of the semiconductor wafer, and the other conductive layer of the first conductive layer and the second conductive layer is the side of the semiconductor wafer. Method for manufacturing a solar cell, characterized in that extending to the site.
상기 제1 도전층 및 제2 도전층은 상기 반도체 웨이퍼의 측면 부위로 연장되지 않는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 12,
The first conductive layer and the second conductive layer does not extend to the side portion of the semiconductor wafer manufacturing method of a solar cell.
상기 반도체 웨이퍼와 상기 제1 반도체층 사이 및 상기 반도체 웨이퍼와 상기 제2 반도체층 사이 중 적어도 하나에 진성 반도체층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 태양전지의 제조방법. The method according to any one of claims 9, 10, and 12 to 17,
And forming an intrinsic semiconductor layer between at least one of the semiconductor wafer and the first semiconductor layer and between the semiconductor wafer and the second semiconductor layer.
상기 제1 반도체층 및 제2 반도체층 중 적어도 하나의 반도체층을 형성하는 공정은 상기 반도체 웨이퍼 상에 저농도 도핑된 반도체층을 형성하는 공정 및 상기 저농도 도핑된 반도체층 상에 고농도 도핑된 반도체층을 형성하는 공정으로 이루어진 것을 특징으로 하는 태양전지의 제조방법. The method according to any one of claims 9, 10, and 12 to 17,
The process of forming at least one semiconductor layer of the first semiconductor layer and the second semiconductor layer may include forming a lightly doped semiconductor layer on the semiconductor wafer and a heavily doped semiconductor layer on the lightly doped semiconductor layer. Method for producing a solar cell, characterized in that consisting of a step of forming.
상기 제1 반도체층과 제1 도전층 사이 및 상기 제2 반도체층과 제2 도전층 사이 중 적어도 하나에 상기 반도체 웨이퍼에서 생성된 캐리어의 이동도를 증진시킬 수 있는 극성을 띠는 보조층을 형성하는 공정을 추가로 포함하고,
이때, 상기 보조층을 형성하는 공정은 상기 반도체 웨이퍼에서 생성된 정공을 끌어당길 수 있도록 산소 풍부(oxygen-rich) 산화물을 포함하여 이루어진 (-)극성을 띠는 제1 보조층을 형성하는 공정, 및 상기 반도체 웨이퍼에서 생성된 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하여 이루어진 (+)극성을 띠는 제2 보조층을 형성하는 공정 중 적어도 하나의 공정을 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법. The method according to any one of claims 9, 10, and 12 to 17,
Forming an auxiliary layer having a polarity capable of enhancing mobility of carriers generated in the semiconductor wafer between at least one of the first semiconductor layer and the first conductive layer and between the second semiconductor layer and the second conductive layer Further comprises a process for
The forming of the auxiliary layer may include forming a first auxiliary layer having a negative polarity including an oxygen-rich oxide to attract holes generated in the semiconductor wafer, And forming a second positive layer having a positive polarity including an oxygen-deficient oxide so as to attract electrons generated from the semiconductor wafer. Method for manufacturing a solar cell characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110022499A KR20120104846A (en) | 2011-03-14 | 2011-03-14 | Solar cell and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110022499A KR20120104846A (en) | 2011-03-14 | 2011-03-14 | Solar cell and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120104846A true KR20120104846A (en) | 2012-09-24 |
Family
ID=47112068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110022499A KR20120104846A (en) | 2011-03-14 | 2011-03-14 | Solar cell and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120104846A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3196945A1 (en) * | 2016-01-20 | 2017-07-26 | Lg Electronics Inc. | Solar cell |
| KR20180058099A (en) * | 2016-11-23 | 2018-05-31 | 엘지전자 주식회사 | Solar cell and method for manufacturing the same |
| CN110400854A (en) * | 2018-04-25 | 2019-11-01 | 君泰创新（北京）科技有限公司 | Heterojunction solar battery and preparation method thereof |
| CN110556432A (en) * | 2018-06-01 | 2019-12-10 | 君泰创新（北京）科技有限公司 | solar cell, preparation method thereof and welding device |
| EP4105858A1 (en) * | 2014-05-27 | 2022-12-21 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
| US11942561B2 (en) | 2014-05-27 | 2024-03-26 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
-
2011
- 2011-03-14 KR KR1020110022499A patent/KR20120104846A/en not_active Application Discontinuation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4105858A1 (en) * | 2014-05-27 | 2022-12-21 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
| EP4120155A1 (en) * | 2014-05-27 | 2023-01-18 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
| US11942561B2 (en) | 2014-05-27 | 2024-03-26 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
| US11949026B2 (en) | 2014-05-27 | 2024-04-02 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
| EP3196945A1 (en) * | 2016-01-20 | 2017-07-26 | Lg Electronics Inc. | Solar cell |
| JP2017130664A (en) * | 2016-01-20 | 2017-07-27 | エルジー エレクトロニクス インコーポレイティド | Solar cell |
| CN106997906A (en) * | 2016-01-20 | 2017-08-01 | Lg电子株式会社 | Solar cell |
| EP3544059A1 (en) * | 2016-01-20 | 2019-09-25 | Lg Electronics Inc. | Solar cell |
| KR20180058099A (en) * | 2016-11-23 | 2018-05-31 | 엘지전자 주식회사 | Solar cell and method for manufacturing the same |
| CN110400854A (en) * | 2018-04-25 | 2019-11-01 | 君泰创新（北京）科技有限公司 | Heterojunction solar battery and preparation method thereof |
| CN110556432A (en) * | 2018-06-01 | 2019-12-10 | 君泰创新（北京）科技有限公司 | solar cell, preparation method thereof and welding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101301664B1 (en) | The method for manufacturing Thin film type Solar Cell, and Thin film type Solar Cell made by the method | |
| KR101031246B1 (en) | Thin film type Solar Cell and method of manufacturing the smae, and Thin film type solar cell module and Power generation system using the same | |
| KR20140135881A (en) | Solar cell and method for manufacturing the same | |
| KR20130012368A (en) | Solar cell | |
| JP5628952B2 (en) | Solar cell | |
| KR20120104846A (en) | Solar cell and method of manufacturing the same | |
| KR101368904B1 (en) | Thin film type Solar Cell, and Method for manufacturing the same | |
| KR101676368B1 (en) | Solar Cell and method of manufacturing the same | |
| US20120264253A1 (en) | Method of fabricating solar cell | |
| CN103928567A (en) | Solar cell and method for manufacturing the same | |
| KR20110130191A (en) | Solar cell and method of manufacturing the same | |
| KR101863068B1 (en) | Solar Cell and method of manufacturing the same | |
| KR20110043147A (en) | Hetero juction type solar cell and method of manufacturing the same | |
| KR101415322B1 (en) | Thin film type Solar Cell and Method for manufacturing the same | |
| KR20130022097A (en) | Solar cell and method of manufacturing the same | |
| KR101425890B1 (en) | Thin film type Solar Cell and Method for manufacturing the same | |
| KR101940074B1 (en) | Solar Cell and method of manufacturing the same | |
| KR101769777B1 (en) | Solar Cell and method of manufacturing the same | |
| KR20120062432A (en) | Solar cell and method for manufacturing the same | |
| KR101854236B1 (en) | Solar Cell and method of manufacturing the same | |
| KR101813123B1 (en) | Solar cell and Method of manufacturing the same | |
| KR101641929B1 (en) | Sola Cell of Thin Film and Method for Fabricating the same | |
| KR101332667B1 (en) | Solar cell and method for manufacturing the same | |
| KR101854241B1 (en) | Solar Cell and method of manufacturing the same | |
| KR101397159B1 (en) | Thin film type Solar Cell and Method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |