KR20120062432A - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR20120062432A
KR20120062432A KR1020100123693A KR20100123693A KR20120062432A KR 20120062432 A KR20120062432 A KR 20120062432A KR 1020100123693 A KR1020100123693 A KR 1020100123693A KR 20100123693 A KR20100123693 A KR 20100123693A KR 20120062432 A KR20120062432 A KR 20120062432A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
solar cell
conductive semiconductor
forming
Prior art date
Application number
KR1020100123693A
Other languages
Korean (ko)
Inventor
이정현
강민성
홍진
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020100123693A priority Critical patent/KR20120062432A/en
Publication of KR20120062432A publication Critical patent/KR20120062432A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0725—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A solar cell and a manufacturing method thereof are provided to increase an amount of sunlight projected inside the solar cell by an antireflection layer, thereby improving efficiency of the solar cell. CONSTITUTION: A first conductivity type semiconductor layer(200) is formed on one side of a substrate. A protective layer(300) is formed on the first conductivity type semiconductor layer. A first electrode is electrically connected to the first conductivity type semiconductor layer by penetrating the protective layer. A second conductivity type semiconductor layer is formed on the other side of the substrate and has a polarity different from the first conductivity type semiconductor layer. A transparent conducting layer(600) is formed on the second conductivity type semiconductor layer. A second electrode(700) is formed on the transparent conducting layer.

Description

태양전지 및 그 제조방법{Solar Cell and method for manufacturing the same}Solar cell and method for manufacturing the same

본 발명은 태양전지(Solar Cell)에 관한 것으로서, 보다 구체적으로는 기판형 태양전지와 박막형 태양전지를 조합한 태양전지에 관한 것이다. The present invention relates to a solar cell, and more particularly, to a solar cell combining a substrate type solar cell and a thin film type solar cell.

태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.

태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole) 및 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded together. Holes and electrons are generated therein. At this time, the holes (+) move toward the P-type semiconductor and the electrons (-) move toward the N-type semiconductor due to the electric field generated in the PN junction. Can be generated to produce power.

이와 같은 태양전지는 일반적으로 기판형 태양전지와 박막형 태양전지로 구분할 수 있다. Such solar cells are generally classified into substrate type solar cells and thin film type solar cells.

상기 기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다. The substrate type solar cell is a solar cell manufactured using a semiconductor material such as silicon as a substrate, and the thin film type solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass.

상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 효율이 다소 우수한 장점이 있고, 상기 박막형 태양전지는 상기 기판형 태양전지에 비하여 제조비용이 감소되는 장점이 있다. The substrate-type solar cell has an advantage that the efficiency is somewhat superior to the thin-film solar cell, the thin-film solar cell has the advantage that the manufacturing cost is reduced compared to the substrate-type solar cell.

이에, 상기 기판형 태양전지와 박막형 태양전지를 조합한 태양전지가 제안된 바 있다. 이하 도면을 참조로 종래의 태양전지에 대해서 설명하기로 한다. Thus, a solar cell combining the substrate type solar cell and the thin film type solar cell has been proposed. Hereinafter, a conventional solar cell will be described with reference to the drawings.

도 1은 종래의 태양전지의 개략적인 단면도이다.1 is a schematic cross-sectional view of a conventional solar cell.

도 1에서 알 수 있듯이, 종래의 태양전지는, 반도체 웨이퍼(10), 제1 반도체층(20), 제1 전극(30), 제2 반도체층(40), 및 제2 전극(50)을 포함하여 이루어진다. As can be seen in FIG. 1, a conventional solar cell includes a semiconductor wafer 10, a first semiconductor layer 20, a first electrode 30, a second semiconductor layer 40, and a second electrode 50. It is made to include.

상기 제1 반도체층(20)은 상기 반도체 웨이퍼(10)의 상면에 박막 형태로 형성되고, 상기 제2 반도체층(40)은 상기 반도체 웨이퍼(10)의 하면에 박막 형태로 형성되며, 이와 같은 상기 반도체 웨이퍼(10), 제1 반도체층(20), 및 제2 반도체층(40)의 조합에 의해 PN접합구조가 이루어지게 된다. The first semiconductor layer 20 is formed in the form of a thin film on the upper surface of the semiconductor wafer 10, the second semiconductor layer 40 is formed in the form of a thin film on the lower surface of the semiconductor wafer 10, such as The PN junction structure is formed by the combination of the semiconductor wafer 10, the first semiconductor layer 20, and the second semiconductor layer 40.

상기 제1 전극(30)은 상기 제1 반도체층(20) 상에 형성되고, 상기 제2 전극(50)은 상기 제2 반도체층(40) 상에 형성되어, 각각 태양전지의 (+)전극 또는 (-)전극을 이루게 된다. The first electrode 30 is formed on the first semiconductor layer 20, and the second electrode 50 is formed on the second semiconductor layer 40, respectively, the positive electrode of the solar cell. Or (-) electrode.

이와 같은 종래의 태양전지에 태양광이 입사되면 상기 반도체 웨이퍼(10)에서 정공(hole) 또는 전자(electron)와 같은 캐리어(carrier)가 생성되고, 이와 같은 캐리어는 상기 제1 반도체층(20)을 경유하여 상기 제1 전극(30)으로 이동함과 더불어 상기 제2 반도체층(40)을 경유하여 상기 제2 전극(50)으로 이동하게 된다. When sunlight is incident on the conventional solar cell, a carrier such as a hole or an electron is generated in the semiconductor wafer 10, and the carrier is the first semiconductor layer 20. The first electrode 30 is moved through the second electrode 30, and the second electrode 50 is moved via the second semiconductor layer 40.

그러나, 이와 같은 종래의 태양전지는 상기 반도체 웨이퍼(10)에서 생성된 정공 또는 전자와 같은 캐리어가 상기 제1 전극(30) 또는 제2 전극(50)으로 이동하는 이동성이 떨어져 태양전지의 효율이 떨어지는 문제점이 있다. However, such a conventional solar cell has a low mobility in that carriers such as holes or electrons generated in the semiconductor wafer 10 move to the first electrode 30 or the second electrode 50, thereby reducing the efficiency of the solar cell. There is a problem falling.

본 발명은 전술한 종래의 태양전지의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 전지 효율이 향상된 태양전지 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention is devised to solve the problems of the conventional solar cell described above, and an object of the present invention is to provide a solar cell and a method of manufacturing the same having improved battery efficiency.

본 발명은 상기 목적을 달성하기 위해서, 기판; 상기 기판의 일면에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 보호층; 상기 보호층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 기판의 타면에 형성되며, 상기 제1 도전형 반도체층과 상이한 극성을 갖는 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 형성된 투명도전층; 및 상기 투명도전층 상에 형성된 제2 전극을 포함하여 이루어진 것을 특징으로 하는 태양전지를 제공한다. The present invention, in order to achieve the above object; A first conductivity type semiconductor layer formed on one surface of the substrate; A protective layer formed on the first conductive semiconductor layer; A first electrode electrically connected to the first conductive semiconductor layer through the protective layer; A second conductive semiconductor layer formed on the other surface of the substrate and having a polarity different from that of the first conductive semiconductor layer; A transparent conductive layer formed on the second conductive semiconductor layer; And a second electrode formed on the transparent conductive layer.

상기 기판의 일면 및 타면 중 적어도 하나의 표면은 요철구조로 형성될 수 있다. At least one surface of one surface and the other surface of the substrate may be formed in an uneven structure.

상기 제1 도전형 반도체층은 반도체 웨이퍼에 소정의 도펀트가 도핑되어 이루어질 수 있다.The first conductive semiconductor layer may be formed by doping a predetermined dopant to a semiconductor wafer.

상기 제1 도전형 반도체층은 상기 제1 전극과 연결되는 부분에 소정의 홈을 구비할 수 있다. The first conductivity type semiconductor layer may have a predetermined groove at a portion connected to the first electrode.

상기 제2 도전형 반도체층은 박막의 비정질 실리콘으로 이루어질 수 있다.The second conductivity type semiconductor layer may be formed of thin film amorphous silicon.

상기 투명도전층은 ZnO를 포함하는 화합물로 이루어질 수 있다.The transparent conductive layer may be made of a compound containing ZnO.

상기 보호층 상에 반사방지층이 추가로 형성될 수 있다.An antireflection layer may be further formed on the protective layer.

상기 기판과 제2 도전형 반도체층 사이에 진성 반도체층이 추가로 형성될 수 있다.An intrinsic semiconductor layer may be further formed between the substrate and the second conductive semiconductor layer.

상기 제2 도전형 반도체층은 상기 기판의 타면에 형성된 저농도 도핑된 제2 도전형 반도체층 및 상기 저농도 도핑된 제2 도전형 반도체층 상에 형성된 고농도 도핑된 제2 도전형 반도체층으로 이루어질 수 있다.The second conductivity type semiconductor layer may be formed of a lightly doped second conductivity type semiconductor layer formed on the other surface of the substrate and a heavily doped second conductivity type semiconductor layer formed on the lightly doped second conductivity type semiconductor layer. .

상기 제2 도전형 반도체층에서 상기 투명도전층으로 캐리어의 이동을 보다 용이하게 하기 위해서, 상기 제2 도전형 반도체층과 상기 투명도전층 사이에 보조층이 추가로 형성될 수 있다.In order to more easily move the carrier from the second conductive semiconductor layer to the transparent conductive layer, an auxiliary layer may be further formed between the second conductive semiconductor layer and the transparent conductive layer.

상기 보조층은 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하는 (+)극성을 띠는 물질층으로 이루어질 수 있다.The auxiliary layer may be formed of a material layer having a positive polarity including an oxygen-deficient oxide to attract electrons.

상기 제1 도전형 반도체층은 상기 기판과 반대의 극성을 가질 수 있다.The first conductivity type semiconductor layer may have a polarity opposite to that of the substrate.

상기 제2 도전형 반도체층은 상기 기판과 같은 극성을 가질 수 있다.The second conductivity type semiconductor layer may have the same polarity as the substrate.

상기 기판은 5가 원소가 주입되어 N형 성질을 가지는 반도체 웨이퍼로 이루어질 수 있다.The substrate may be formed of a semiconductor wafer having N-type properties by implanting pentavalent elements.

본 발명은 또한, 반도체 웨이퍼를 준비하는 공정; 상기 반도체 웨이퍼의 일면에 소정의 도펀트를 도핑시켜, 도펀트가 도핑되지 않은 기판 및 도펀트가 도핑된 제1 도전형 반도체층을 형성하는 공정; 상기 제1 도전형 반도체층 상에 보호층을 형성하는 공정; 상기 보호층의 소정 영역을 식각하여 소정의 콘택홀을 형성하는 공정; 상기 제1 도전형 반도체층이 형성되지 않은 상기 기판의 타면에 제2 도전형 반도체층을 형성하는 공정; 상기 제2 도전형 반도체층 상에 투명도전층을 형성하는 공정; 상기 콘택홀을 통해 상기 제1 도전형 반도체층과 연결되는 제1 전극을 형성하는 공정; 및 상기 투명도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법을 제공한다. The present invention also provides a process for preparing a semiconductor wafer; Doping a predetermined dopant on one surface of the semiconductor wafer to form a substrate not doped with the dopant and a first conductive semiconductor layer doped with the dopant; Forming a protective layer on the first conductive semiconductor layer; Etching a predetermined region of the protective layer to form a predetermined contact hole; Forming a second conductive semiconductor layer on the other surface of the substrate on which the first conductive semiconductor layer is not formed; Forming a transparent conductive layer on the second conductive semiconductor layer; Forming a first electrode connected to the first conductivity type semiconductor layer through the contact hole; And it provides a method for manufacturing a solar cell comprising the step of forming a second electrode on the transparent conductive layer.

상기 콘택홀을 형성하는 공정시 상기 제1 도전형 반도체층의 상면 일부도 함께 식각하여 상기 제1 도전형 반도체층에 소정의 홈을 형성할 수 있다.In the process of forming the contact hole, a portion of the upper surface of the first conductive semiconductor layer may also be etched to form a predetermined groove in the first conductive semiconductor layer.

상기 제1 전극 및 제2 전극을 형성하는 공정은 무전해도금(electroless plating)법을 이용하여 상기 제1 전극 및 제2 전극을 동시에 형성할 수 있다.In the process of forming the first electrode and the second electrode, the first electrode and the second electrode may be simultaneously formed using an electroless plating method.

본 발명은 또한, 반도체 웨이퍼를 준비하는 공정; 상기 반도체 웨이퍼의 일면에 소정의 도펀트를 도핑시켜, 도펀트가 도핑되지 않은 기판 및 도펀트가 도핑된 제1 도전형 반도체층을 형성하는 공정; 상기 제1 도전형 반도체층 상에 보호층을 형성하는 공정; 상기 보호층 상에 제1 전극을 형성하고 열처리하여 상기 보호층을 뚫고 상기 제1 도전형 반도체층까지 침투하여 상기 제1 도전형 반도체층과 연결되는 제1 전극을 완성하는 공정; 상기 제1 도전형 반도체층이 형성되지 않은 상기 기판의 타면에 제2 도전형 반도체층을 형성하는 공정; 상기 제2 도전형 반도체층 상에 투명도전층을 형성하는 공정; 및 상기 투명도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법을 제공한다. The present invention also provides a process for preparing a semiconductor wafer; Doping a predetermined dopant on one surface of the semiconductor wafer to form a substrate not doped with the dopant and a first conductive semiconductor layer doped with the dopant; Forming a protective layer on the first conductive semiconductor layer; Forming a first electrode on the protective layer and performing heat treatment to penetrate the protective layer and to penetrate the first conductive semiconductor layer to complete a first electrode connected to the first conductive semiconductor layer; Forming a second conductive semiconductor layer on the other surface of the substrate on which the first conductive semiconductor layer is not formed; Forming a transparent conductive layer on the second conductive semiconductor layer; And it provides a method for manufacturing a solar cell comprising the step of forming a second electrode on the transparent conductive layer.

상기 반도체 웨이퍼를 준비하는 공정은 상기 반도체 웨이퍼의 일면 및 타면 중 적어도 하나의 표면을 요철구조로 형성하는 공정을 포함할 수 있다.The process of preparing the semiconductor wafer may include a process of forming at least one surface of one surface and the other surface of the semiconductor wafer into an uneven structure.

상기 투명도전층은 화학적 기상 증착 방식(Chemical Vapor Deposition)을 이용하여 ZnO를 포함하는 화합물로 형성할 수 있다. The transparent conductive layer may be formed of a compound including ZnO by using chemical vapor deposition.

상기 보호층 상에 반사방지층을 형성하는 공정을 추가로 포함할 수 있다.The method may further include forming an anti-reflection layer on the protective layer.

상기 기판과 상기 제2 도전형 반도체층 사이에 진성 반도체층을 형성하는 공정을 추가로 포함할 수 있다. The method may further include forming an intrinsic semiconductor layer between the substrate and the second conductive semiconductor layer.

상기 제2 도전형 반도체층을 형성하는 공정은, 상기 기판의 타면에 저농도 도핑된 제2 도전형 반도체층을 먼저 형성하고 그 후에 고농도 도핑된 제2 도전형 반도체층을 형성하는 공정으로 이루어질 수 있다.The process of forming the second conductivity-type semiconductor layer may include forming a low-concentration-doped second conductivity-type semiconductor layer on the other surface of the substrate and then forming a highly-concentrated doped second conductivity-type semiconductor layer. .

상기 제2 도전형 반도체층과 투명도전층 사이에 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하는 (+)극성을 띠는 물질층으로 이루어진 보조층을 형성하는 공정을 추가로 포함할 수 있다. And forming an auxiliary layer made of a positive polar material layer including an oxygen-deficient oxide to attract electrons between the second conductive semiconductor layer and the transparent conductive layer. can do.

상기 구성에 의한 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention by the above configuration has the following effects.

본 발명은 반도체 웨이퍼로 이루어진 기판의 일면에 제1 도전형 반도체층, 보호층, 및 제1 전극을 형성하고, 상기 기판의 타면에 제2 도전형 반도체층, 투명도전층, 제2 전극을 형성하는 신규한 구조를 통해서 종래에 비하여 태양전지의 효율이 향상되는 효과가 있다. According to the present invention, a first conductive semiconductor layer, a protective layer, and a first electrode are formed on one surface of a substrate made of a semiconductor wafer, and a second conductive semiconductor layer, a transparent conductive layer, and a second electrode are formed on the other surface of the substrate. The novel structure has the effect of improving the efficiency of the solar cell compared to the prior art.

도 1은 종래의 태양전지의 개략적인 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 태양전지의 개략적인 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 태양전지의 개략적인 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 태양전지의 개략적인 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 태양전지의 개략적인 단면도이다.
도 6은 본 발명의 제5 실시예에 따른 태양전지의 개략적인 단면도이다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.1 is a schematic cross-sectional view of a conventional solar cell.
2 is a schematic cross-sectional view of a solar cell according to a first embodiment of the present invention.
3 is a schematic cross-sectional view of a solar cell according to a second embodiment of the present invention.
4 is a schematic cross-sectional view of a solar cell according to a third embodiment of the present invention.
5 is a schematic cross-sectional view of a solar cell according to a fourth embodiment of the present invention.
6 is a schematic cross-sectional view of a solar cell according to a fifth embodiment of the present invention.
7A to 7F are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
8A to 8F are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.

이하, 도면을 참조로 본 발명에 따른 바람직한 실시예에 대해서 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

태양전지Solar cell

도 2는 본 발명의 제1 실시예에 따른 태양전지의 개략적인 단면도이다. 2 is a schematic cross-sectional view of a solar cell according to a first embodiment of the present invention.

도 2에서 알 수 있듯이, 본 발명의 제1 실시예에 따른 태양전지는, 기판(100), 제1 도전형 반도체층(200), 보호층(passibation layer)(300), 제1 전극(400), 제2 도전형 반도체층(500), 투명도전층(600), 및 제2 전극(700)을 포함하여 이루어진다. As can be seen in Figure 2, the solar cell according to the first embodiment of the present invention, the substrate 100, the first conductivity type semiconductor layer 200, the passivation layer (300), the first electrode 400 ), A second conductive semiconductor layer 500, a transparent conductive layer 600, and a second electrode 700.

상기 기판(100)은 반도체 웨이퍼로 이루어지며, 특히, N형 실리콘 웨이퍼 또는 P형 실리콘 웨이퍼와 같은 실리콘 웨이퍼로 이루어질 수 있다. 상기 기판(100)은 상기 제1 도전형 반도체층(200) 및 상기 제2 도전형 반도체층(500) 중 어느 하나의 반도체층과 동일한 극성으로 이루어진다. The substrate 100 may be formed of a semiconductor wafer, and in particular, may be formed of a silicon wafer such as an N-type silicon wafer or a P-type silicon wafer. The substrate 100 has the same polarity as any one of the first conductive semiconductor layer 200 and the second conductive semiconductor layer 500.

상기 기판(100)의 표면은 요철구조로 형성될 수 있으며, 도시된 바와 같이, 상기 제1 도전형 반도체층(200)과 접하는 일면 및 상기 제2 도전형 반도체층(500)과 접하는 타면 모두 요철구조로 형성될 수도 있지만, 상기 일면 및 타면 중 어느 하나의 표면만 요철구조로 형성될 수도 있다. 상기 요철구조는 화학적 에칭, 건식 에칭, 또는 이온 에칭과 같은 다양한 에칭방법으로 형성할 수 있다. The surface of the substrate 100 may have a concave-convex structure, and as shown in the drawing, both surfaces of the substrate 100 that are in contact with the first conductivity-type semiconductor layer 200 and other surfaces that are in contact with the second conductivity-type semiconductor layer 500 are uneven. Although it may be formed in a structure, only one surface of the one surface and the other surface may be formed in an uneven structure. The uneven structure may be formed by various etching methods such as chemical etching, dry etching, or ion etching.

이와 같이 기판(100)의 표면이 요철구조로 형성됨에 따라, 상기 제1 도전형 반도체층(200), 보호층(300), 제2 도전형 반도체층(500) 및 투명도전층(600)의 표면 또한 요철구조로 형성될 수 있다. As the surface of the substrate 100 is formed in the uneven structure, the surfaces of the first conductive semiconductor layer 200, the protective layer 300, the second conductive semiconductor layer 500, and the transparent conductive layer 600 are formed. It may also be formed in an uneven structure.

상기 제1 도전형 반도체층(200)은 상기 기판(100)의 상면에 형성되며, 상기 기판(100)과 마찬가지로 반도체 웨이퍼로 이루어질 수 있다. 예를 들어, 소정의 반도체 웨이퍼의 상면에 도펀트를 도핑함으로써, 도펀트가 도핑되지 않은 반도체 웨이퍼의 하측이 기판(100)을 구성하고, 도펀트가 도핑된 반도체 웨이퍼의 상측이 제1 도전형 반도체층(200)을 구성할 수 있다. The first conductivity type semiconductor layer 200 may be formed on an upper surface of the substrate 100, and may be formed of a semiconductor wafer like the substrate 100. For example, by doping the upper surface of a predetermined semiconductor wafer, the lower side of the semiconductor wafer not doped with the dopant constitutes the substrate 100, and the upper side of the semiconductor wafer doped with the dopant is the first conductive semiconductor layer ( 200).

상기 제1 도전형 반도체층(200)은 상기 기판(100)와 함께 PN접합을 형성할 수 있으며, 예를 들어, N형 실리콘 웨이퍼의 상면에 붕소(B)와 같은 3족 도펀트를 도핑함으로써, N형의 기판(100) 상면에 P형의 제1 도전형 반도체층(200)이 형성된 PN접합 구조를 얻을 수 있다. The first conductivity type semiconductor layer 200 may form a PN junction with the substrate 100. For example, by doping a group 3 dopant such as boron (B) on an upper surface of an N-type silicon wafer, A PN junction structure in which a P-type first conductive semiconductor layer 200 is formed on an N-type substrate 100 may be obtained.

일반적으로, 정공의 드리프트 이동도(drift mobility)가 전자의 드리프트 이동도 보다 낮기 때문에 입사광에 의한 정공의 수집효율을 극대화하기 위해서는 P형 반도체층을 수광면에 가깝게 형성하는 것이 바람직하고, 따라서, 수광면에 가까운 상기 제1 도전형 반도체층(200)이 P형 반도체층으로 이루어진 것이 바람직하다. In general, since the drift mobility of holes is lower than the drift mobility of electrons, it is preferable to form a P-type semiconductor layer close to the light-receiving surface in order to maximize hole collection efficiency due to incident light. It is preferable that the first conductive semiconductor layer 200 close to the surface is made of a P-type semiconductor layer.

상기 제1 도전형 반도체층(200)은 상기 제1 전극(400)과 전기적으로 연결되며, 상기 제1 전극(400)과 연결되는 부분에 소정의 홈이 형성될 수 있다. The first conductive semiconductor layer 200 may be electrically connected to the first electrode 400, and a predetermined groove may be formed in a portion connected to the first electrode 400.

상기 보호층(passivation layer)(300)은 상기 제1 도전형 반도체층(200)의 상면에 형성되어, 상기 제1 도전형 반도체층(200)을 보호하는 역할을 한다. 특히, 상기 보호층(300)은 상기 제1 도전형 반도체층(200)을 통해 전달되는 캐리어(carrier), 예로서 정공(hole)이 상기 제1 도전형 반도체층(200)의 상면에서 재결합하여 소멸되는 것을 방지하는 역할을 한다. The passivation layer 300 is formed on an upper surface of the first conductivity type semiconductor layer 200, and serves to protect the first conductivity type semiconductor layer 200. In particular, the protective layer 300 is a carrier, for example, a hole transferred through the first conductivity type semiconductor layer 200, by recombination on the upper surface of the first conductivity type semiconductor layer 200. It prevents extinction.

이와 같은 보호층(300)은 Al2OX 또는 AlYOX(Y=3족 또는 4족 물질)과 같은 알루미늄을 포함하는 산화물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. This protective layer 300 is Al 2 O X Or an oxide comprising aluminum, such as AlYO X (Y = Group 3 or Group 4 material), but is not necessarily limited thereto.

상기 제1 전극(400)은 태양전지의 맨 전면(前面)에 형성되므로, 태양전지 내부로 많은 양의 태양광이 투과될 수 있도록 상기 제1 전극(400)은 소정 형태로 패턴 형성되는 것이 바람직하다. 즉, 상기 제1 전극(400)으로서 불투명 금속 물질이 전면(全面)에 형성되면 태양광이 잘 투과되지 않기 때문에, 불투명 금속 물질을 소정 간격으로 패턴 형성해서 많은 양의 태양광이 입사될 수 있도록 하는 것이 바람직하다.Since the first electrode 400 is formed on the front surface of the solar cell, the first electrode 400 is preferably patterned in a predetermined shape so that a large amount of sunlight can be transmitted into the solar cell. Do. That is, when the opaque metal material is formed on the entire surface as the first electrode 400, sunlight is not transmitted well, so that a large amount of sunlight can be incident by forming a pattern of the opaque metal material at predetermined intervals. It is desirable to.

상기 제1 전극(400)은 Ni, Cu, Ag, Al, Zn 등과 같은 전도성이 우수한 금속물질로 이루어질 수 있으며, 경우에 따라서, 서로 다른 금속의 이층 구조로 형성될 수도 있다. The first electrode 400 may be made of a metal material having excellent conductivity such as Ni, Cu, Ag, Al, Zn, or the like, and may be formed in a two-layer structure of different metals in some cases.

상기 제1 전극(400)은 상기 제1 도전형 반도체층(200)과 전기적으로 연결되어 있다. 구체적으로, 상기 제1 전극(400)은 상기 보호층(300) 위에서부터 상기 제1 도전형 반도체층(200)까지 연장되어 있다. 이와 같이, 상기 제1 전극(500)이 상기 제1 도전형 반도체층(200)과 전기적으로 연결될 수 있도록, 상기 보호층(300)의 소정 영역에는 콘택홀이 형성되어 있다. The first electrode 400 is electrically connected to the first conductivity type semiconductor layer 200. In detail, the first electrode 400 extends from the protective layer 300 to the first conductive semiconductor layer 200. As such, a contact hole is formed in a predetermined region of the protective layer 300 so that the first electrode 500 may be electrically connected to the first conductive semiconductor layer 200.

상기 제2 도전형 반도체층(500)은 상기 기판(100)의 하면에 박막의 형태로 형성된다. 전술한 바와 같이, 상기 제1 도전형 반도체층(200)은 반도체 웨이퍼에 도펀트를 도핑함으로써 상기 기판(100)과 마찬가지로 반도체 웨이퍼로 이루어질 수 있는 반면에, 상기 제2 도전형 반도체층(500)은 반도체 웨이퍼로 이루어지지 않고 PECVD(Plasma Enhanced Chemical Vapor Deposition)와 같은 별도의 증착 공정을 통해 박막의 형태로 이루어진다. 따라서, 본 발명에 따른 태양전지는 기판형과 박막형이 조합되어 이루어진다. The second conductivity-type semiconductor layer 500 is formed in the form of a thin film on the lower surface of the substrate 100. As described above, the first conductivity-type semiconductor layer 200 may be formed of a semiconductor wafer like the substrate 100 by doping a semiconductor wafer with dopants, whereas the second conductivity-type semiconductor layer 500 may be It is not made of a semiconductor wafer but in the form of a thin film through a separate deposition process such as plasma enhanced chemical vapor deposition (PECVD). Therefore, the solar cell according to the present invention is formed by combining a substrate type and a thin film type.

상기 제2 도전형 반도체층(500)은 상기 제1 도전형 반도체층(200)과 극성이 상이하게 형성되는데, 상기 제1 도전형 반도체층(200)이 P형 반도체층으로 이루어진 경우, 상기 제2 도전형 반도체층(500)은 인(P)과 같은 5족 원소로 도핑된 N형 반도체층으로 이루어진다. 특히, 상기 제2 도전형 반도체층(500)은 N형 비정질 실리콘으로 이루어질 수 있다. The second conductivity type semiconductor layer 500 is formed to have a different polarity from the first conductivity type semiconductor layer 200. When the first conductivity type semiconductor layer 200 is formed of a P-type semiconductor layer, The second conductive semiconductor layer 500 is formed of an N-type semiconductor layer doped with a Group 5 element such as phosphorus (P). In particular, the second conductivity-type semiconductor layer 500 may be made of N-type amorphous silicon.

상기 투명도전층(600)은 상기 제2 도전형 반도체층(500)의 하면에 형성되어, 상기 기판(100)에서 생성된 캐리어, 예로서 전자(electron)를 수집하고 상기 수집한 캐리어를 상기 제2 전극(700)으로 이동시킨다. The transparent conductive layer 600 is formed on a lower surface of the second conductivity type semiconductor layer 500 to collect carriers, for example, electrons generated in the substrate 100, and collect the collected carriers on the second carrier. The electrode 700 is moved.

이와 같은 투명도전층(600)은 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 이루어질 수 있다. 다만, 본 발명의 경우 상기 투명도전층(600)으로 ITO 대신에 ZnOH, ZnO:B, ZnO:Al과 같은 ZnO를 포함하는 화합물을 이용할 수 있다. The transparent conductive layer 600 may be made of a transparent conductive material such as indium tin oxide (ITO), ZnOH, ZnO: B, ZnO: Al, SnO 2 , SnO 2 : F, or the like. However, in the present invention, instead of ITO, a compound including ZnO such as ZnOH, ZnO: B, ZnO: Al may be used as the transparent conductive layer 600.

ITO는 스퍼터링(Sputtering)과 같은 물리적 기상 증착(Physical Vapor Deposition) 방식으로 형성되는데, 이와 같은 물리적 기상 증착 방식으로 상기 투명도전층(600)을 형성하게 되면, 상기 투명도전층(600)이 균일하지 못하고 그 내부에 보이드(void)와 같은 결함(defect)이 발생할 수 있다. 이와 같이 투명도전층(600)에 보이드와 같은 결함이 발생할 경우에는 상기 제2 전극(700)과의 접촉면적이 줄어들어 캐리어의 원활한 수집 및 이동이 이루어지지 않게 된다. ITO is formed by a physical vapor deposition method such as sputtering. When the transparent conductive layer 600 is formed by the physical vapor deposition method, the transparent conductive layer 600 is not uniform. Defects such as voids may occur inside. As such, when a defect such as a void occurs in the transparent conductive layer 600, the contact area with the second electrode 700 is reduced, so that smooth collection and movement of the carrier is not performed.

특히, 상기 기판(100)의 하면이 요철구조로 형성된 경우, 상기 투명도전층(600)의 표면 또한 요철구조로 형성될 수 있는데, 이 경우, 스퍼터링과 같은 물리적 기상 증착 방식으로 ITO층을 형성하게 되면, ITO층 내부에 보이드와 같은 결함 발생이 매우 증가될 수 있다. 따라서, 본 발명은 ITO 대신에 MOCVD(Metal Organic Chemical Vapor Deposition)와 같은 화학적 기상 증착 방식(Chemical Vapor Deposition)으로 형성이 가능한 물질을 이용하여 투명도전층(600)을 형성함으로써 캐리어 수집 및 이동 역할을 극대화할 수 있다. MOCVD와 같은 화학적 기상 증착 방식은 스퍼터링과 같은 물리적 기상 증착 방식에 비하여 형성되는 층이 균일하게 될 수 있기 때문이다. In particular, when the lower surface of the substrate 100 is formed with an uneven structure, the surface of the transparent conductive layer 600 may also be formed with an uneven structure, in this case, if the ITO layer is formed by physical vapor deposition such as sputtering As a result, the occurrence of defects such as voids inside the ITO layer can be greatly increased. Accordingly, the present invention maximizes the role of carrier collection and transport by forming a transparent conductive layer 600 using a material that can be formed by chemical vapor deposition, such as MOCVD (Metal Organic Chemical Vapor Deposition) instead of ITO. can do. This is because a chemical vapor deposition method such as MOCVD can make the layer formed uniformly compared to a physical vapor deposition method such as sputtering.

상기 제2 전극(700)은 상기 투명도전층(600)의 하면에 형성된다. 상기 제2 전극(700)은 태양전지의 맨 후면(後面)에 형성되기 때문에 태양광의 투과와 무관할 수 있고, 따라서, 상기 제2 전극(700)은 패턴 형성되지 않고 투명도전층(600)의 하면 전체에 형성될 수 있다. 다만, 반사되는 태양광이 태양전지의 후면을 통해 입사될 수 있도록 하기 위해서, 상기 제2 전극(700)도 패턴 형성될 수 있다. The second electrode 700 is formed on the bottom surface of the transparent conductive layer 600. Since the second electrode 700 is formed on the rear surface of the solar cell, the second electrode 700 may be irrelevant to the transmission of sunlight. Therefore, the second electrode 700 is not patterned and the bottom surface of the transparent conductive layer 600 is not formed. It can be formed throughout. However, in order to allow the reflected sunlight to be incident through the rear surface of the solar cell, the second electrode 700 may also be formed in a pattern.

상기 제2 전극(700)은 상기 제1 전극(400)과 마찬가지로, Ni, Cu, Ag, Al, Zn 등과 같은 전도성이 우수한 금속물질로 이루어질 수 있으며, 경우에 따라서, 서로 다른 금속의 이층 구조로 형성될 수도 있다. Like the first electrode 400, the second electrode 700 may be made of a metal material having excellent conductivity such as Ni, Cu, Ag, Al, Zn, and the like, and in some cases, may have a two-layer structure of different metals. It may be formed.

도 3은 본 발명의 제2 실시예에 따른 태양전지의 개략적인 단면도로서, 이는, 보호층(passivation layer)(300)의 상면에 반사방지층(350)이 추가로 형성된 것을 제외하고, 전술한 본 발명의 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. 3 is a schematic cross-sectional view of a solar cell according to a second embodiment of the present invention, except that an antireflection layer 350 is further formed on an upper surface of a passivation layer 300. The same as the solar cell according to the first embodiment of the invention. Therefore, the same reference numerals are assigned to the same components, and hereinafter, repeated descriptions of the same components will be omitted.

본 발명에 제2 실시예에 따르면, 상기 보호층(300)의 상면에 반사방지층(350)이 추가로 형성되어 있다. According to the second embodiment of the present invention, an anti-reflection layer 350 is further formed on the upper surface of the protective layer 300.

상기 반사방지층(350)은 상기 보호층(300)의 상면에 형성되어 입사되는 태양광의 반사를 최소화시키는 역할을 하는 것이다. 이와 같은 반사방지층(350)은 SiNX, TiN, TiAlN으로 이루어질 수도 있고, 산소가 일부 포함되는 질화물로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다. The anti-reflection layer 350 is formed on the upper surface of the protective layer 300 and serves to minimize reflection of incident sunlight. The anti-reflection layer 350 may be made of SiN X , TiN, TiAlN, or may be made of a nitride containing some oxygen, but is not necessarily limited thereto.

상기 반사방지층(350)은 상기 보호층(300)과 동일한 패턴으로 형성된다. 즉, 제1 전극(400)이 제1 도전형 반도체층(200)과 연결될 수 있도록 상기 보호층(300) 및 반사방지층(350)의 소정 영역에는 콘택홀이 형성된다. The anti-reflection layer 350 is formed in the same pattern as the protective layer 300. That is, contact holes are formed in predetermined regions of the protective layer 300 and the anti-reflection layer 350 so that the first electrode 400 can be connected to the first conductive semiconductor layer 200.

이와 같이 본 발명의 제2 실시예에 따르면, 상기 반사방지층(350)에 의해서 태양전지 내부로 입사되는 태양광의 광량이 증가되어, 태양전지의 효율이 보다 향상될 수 있다. As described above, according to the second exemplary embodiment of the present invention, the amount of light of the sunlight incident into the solar cell is increased by the anti-reflection layer 350, so that the efficiency of the solar cell may be improved.

도 4는 본 발명의 제3 실시예에 따른 태양전지의 개략적인 단면도로서, 이는, 기판(100)과 제2 도전형 반도체층(500) 사이에 진성 반도체층(450)이 추가로 형성된 것을 제외하고, 전술한 본 발명의 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. 4 is a schematic cross-sectional view of a solar cell according to a third embodiment of the present invention, except that an intrinsic semiconductor layer 450 is additionally formed between the substrate 100 and the second conductivity-type semiconductor layer 500. In addition, it is the same as the solar cell according to the first embodiment of the present invention described above. Therefore, the same reference numerals are assigned to the same components, and hereinafter, repeated descriptions of the same components will be omitted.

본 발명에 제3 실시예에 따르면, 기판(100)과 제2 도전형 반도체층(500) 사이에 진성 반도체층(450)이 추가로 형성되어 있다. According to the third embodiment of the present invention, an intrinsic semiconductor layer 450 is further formed between the substrate 100 and the second conductivity type semiconductor layer 500.

상기 기판(100)을 구성하는 반도체 웨이퍼의 표면에 고농도의 도펀트 가스를 이용하여 제2 도전형 반도체층(500)을 형성하게 되면 상기 고농도의 도펀트 가스에 의해서 반도체 웨이퍼의 표면에 결함(Defect)이 발생할 수 있다. When the second conductive semiconductor layer 500 is formed on the surface of the semiconductor wafer constituting the substrate 100 by using a high concentration of dopant gas, defects may be formed on the surface of the semiconductor wafer by the high concentration of dopant gas. May occur.

따라서, 본 발명의 제3 실시예에서는, 상기 기판(100)을 구성하는 반도체 웨이퍼의 하면에 진성 반도체층(450)을 형성하고 그 후 상기 진성 반도체층(450) 상에 제2 도전형 반도체층(500)을 형성함으로써 상기 반도체 웨이퍼의 하면에 결함 발생을 방지하도록 한 것이다. Therefore, in the third embodiment of the present invention, the intrinsic semiconductor layer 450 is formed on the lower surface of the semiconductor wafer constituting the substrate 100, and then the second conductivity type semiconductor layer is formed on the intrinsic semiconductor layer 450. By forming the 500, defects are prevented on the lower surface of the semiconductor wafer.

이와 같이 본 발명의 제3 실시예에 따르면, 기판(100)과 제2 도전형 반도체층(500) 사이에 진성 반도체층(450)이 추가로 형성됨으로써, 기판(100)을 구성하는 웨이퍼의 표면에 결함 발생이 줄어들고, 그에 따라 태양전지의 효율이 보다 향상될 수 있다. As described above, according to the third exemplary embodiment of the present invention, the intrinsic semiconductor layer 450 is further formed between the substrate 100 and the second conductivity-type semiconductor layer 500 to thereby form a surface of the wafer constituting the substrate 100. In this case, the occurrence of defects may be reduced, and thus the efficiency of the solar cell may be further improved.

도 5는 본 발명의 제4 실시예에 따른 태양전지의 개략적인 단면도로서, 이는, 제2 도전형 반도체층(500)의 구성이 변경된 것을 제외하고, 전술한 본 발명의 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. FIG. 5 is a schematic cross-sectional view of a solar cell according to a fourth embodiment of the present invention, except that the configuration of the second conductivity-type semiconductor layer 500 is changed, according to the first embodiment of the present invention. Same as solar cell. Therefore, the same reference numerals are assigned to the same components, and hereinafter, repeated descriptions of the same components will be omitted.

본 발명의 제4 실시예에 따르면, 상기 제2 도전형 반도체층(500)은 상기 기판(100)의 하면에 형성된 저농도 도핑된 제2 도전형 반도체층(501) 및 상기 저농도 도핑된 제2 도전형 반도체층(501) 하면에 형성된 고농도 도핑된 제2 도전형 반도체층(502)으로 이루어진다. According to the fourth embodiment of the present invention, the second conductivity-type semiconductor layer 500 includes a lightly doped second conductivity-type semiconductor layer 501 formed on the bottom surface of the substrate 100 and the lightly doped second conductivity type. A high concentration doped second conductive semiconductor layer 502 is formed on the bottom surface of the type semiconductor layer 501.

본 명세서에서, 상기 저농도 및 고농도는 상대적인 개념으로서, 상기 저농도 도핑된 제2 도전형 반도체층(501)은 상기 고농도 도핑된 제2 도전형 반도체층(502)에 비하여 상대적으로 도펀트의 농도가 작다는 것을 의미한다. In the present specification, the low concentration and the high concentration are relative concepts, and the lightly doped second conductivity-type semiconductor layer 501 has a smaller concentration of dopant than the high-concentration doped second conductivity-type semiconductor layer 502. Means that.

상기 저농도 도핑된 제2 도전형 반도체층(501)은 전술한 제3 실시예에서의 진성 반도체층(450)과 유사한 역할을 한다. The lightly doped second conductivity type semiconductor layer 501 plays a role similar to that of the intrinsic semiconductor layer 450 in the above-described third embodiment.

즉, 상기 기판(100)의 하면에 저농도 도핑된 제2 도전형 반도체층(501)을 먼저 형성하고 그 후에 상기 고농도 도핑된 제2 도전형 반도체층(502)을 형성함으로써, 상기 기판(100)을 구성하는 반도체 웨이퍼의 하면에 결함(Defect) 발생이 방지될 수 있다. That is, the substrate 100 may be formed by first forming a lightly doped second conductive semiconductor layer 501 on the bottom surface of the substrate 100 and then forming the second heavily doped second conductive semiconductor layer 502. Defects can be prevented from occurring on the lower surface of the semiconductor wafer constituting the semiconductor wafer.

따라서, 상기 저농도 도핑된 제2 도전형 반도체층(501)의 도펀트 농도는 상기 기판(100)의 표면에 결함이 발생하지 않을 정도로 조절하는 것이 바람직하다. Therefore, the dopant concentration of the lightly doped second conductive semiconductor layer 501 may be controlled to such an extent that no defect occurs on the surface of the substrate 100.

본 발명의 제4 실시예에 따른 태양전지는 전술한 본 발명의 제3 실시예에 따른 태양전지에 비하여 생산성이 우수한 장점이 있다. 즉, 전술한 본 발명의 제3 실시예에 따른 태양전지는 진성 반도체층(450)을 형성하기 위해서 증착 장비가 추가되고 공정이 복잡해져서 생산성이 떨어질 수 있지만, 본 발명의 제4 실시예에 따른 태양전지는 상기 저농도 도핑된 제2 도전형 반도체층(501)과 고농도 도핑된 제2 도전형 반도체층(502)을 하나의 챔버 내에서 연속공정으로 수행할 수 있기 때문에 별도의 증착 장비나 공정이 추가되지 않는 장점이 있다. The solar cell according to the fourth embodiment of the present invention has an advantage in that productivity is superior to that of the solar cell according to the third embodiment of the present invention described above. That is, in the solar cell according to the third embodiment of the present invention described above, although the deposition equipment is added and the process is complicated to form the intrinsic semiconductor layer 450, productivity may be reduced, but according to the fourth embodiment of the present invention, In the solar cell, since the low-concentration doped second conductive semiconductor layer 501 and the high-concentration doped second conductive semiconductor layer 502 can be performed in one chamber in a continuous process, a separate deposition apparatus or process is performed. There is an advantage that is not added.

이와 같이 본 발명의 제4 실시예에 따르면, 기판(100)의 하면에 저농도 도핑된 제2 도전형 반도체층(501)을 먼저 형성하고 그 후에 고농도 도핑된 제2 도전형 반도체층(502)을 형성함으로써, 별도의 증착장비나 공정이 추가되지 않으면서도 기판(100)을 구성하는 웨이퍼의 표면에 결함 발생이 줄어들어 태양전지의 효율이 보다 향상될 수 있다. As described above, according to the fourth embodiment of the present invention, the second conductive semiconductor layer 501 which is lightly doped on the lower surface of the substrate 100 is first formed, and then the second conductive semiconductor layer 502 that is heavily doped is then formed. By forming, defects may be reduced on the surface of the wafer constituting the substrate 100 without additional deposition equipment or a process, and thus efficiency of the solar cell may be further improved.

도 6은 본 발명의 제5 실시예에 따른 태양전지의 개략적인 단면도로서, 이는, 제2 도전형 반도체층(500)과 투명도전층(600) 사이에 보조층(550)이 추가로 형성된 것을 제외하고, 전술한 본 발명의 제1 실시예에 따른 태양전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 동일한 구성에 대한 반복 설명은 생략하기로 한다. 6 is a schematic cross-sectional view of a solar cell according to a fifth embodiment of the present invention, except that an auxiliary layer 550 is additionally formed between the second conductive semiconductor layer 500 and the transparent conductive layer 600. In addition, it is the same as the solar cell according to the first embodiment of the present invention described above. Therefore, the same reference numerals are assigned to the same components, and hereinafter, repeated descriptions of the same components will be omitted.

본 발명의 제5 실시예에 따르면, 제2 도전형 반도체층(500)과 투명도전층(600) 사이에 보조층(550)이 추가로 형성된다. According to the fifth embodiment of the present invention, an auxiliary layer 550 is further formed between the second conductive semiconductor layer 500 and the transparent conductive layer 600.

상기 보조층(550)은 상기 제2 도전형 반도체층(500)과 투명도전층(600) 사이에 형성되어, 캐리어, 예로서 전자(electron)가 제2 도전형 반도체층(500)에서 투명도전층(600)으로 보다 용이하게 이동할 수 있도록 하는 역할을 한다. The auxiliary layer 550 is formed between the second conductive semiconductor layer 500 and the transparent conductive layer 600 so that a carrier, for example, an electron, is formed in the second conductive semiconductor layer 500. 600) to make it easier to move.

보다 구체적으로는, 상기 제2 도전형 반도체층(500)이 N형 반도체층으로 이루어진 경우, 상기 보조층(550)은 전자를 끌어당길 수 있도록 (+)극성을 띠는 물질층으로 이루어진 것이 바람직하고, 특히, (+)극성을 띠는 물질층은 산소 부족(oxygen-deficient) 산화물을 포함하여 이루어질 수 있으며, 구체적으로는 SiOx, TiOx, ZrOx, 또는 HfOx와 같은 4족 원소를 포함하는 산화물을 들 수 있다. More specifically, when the second conductivity-type semiconductor layer 500 is formed of an N-type semiconductor layer, the auxiliary layer 550 is preferably made of a material layer having a positive polarity to attract electrons. In particular, the (+) polar material layer may comprise an oxygen-deficient oxide, specifically, an oxide containing a Group 4 element such as SiOx, TiOx, ZrOx, or HfOx. Can be mentioned.

이와 같이 본 발명의 제5 실시예에 따르면, 제2 도전형 반도체층(500)과 투명도전층(600) 사이에 보조층(550)이 추가로 형성됨으로써, 캐리어의 이동도가 증가되어 태양전지의 효율이 보다 향상될 수 있다. As described above, according to the fifth embodiment of the present invention, the auxiliary layer 550 is additionally formed between the second conductive semiconductor layer 500 and the transparent conductive layer 600, thereby increasing the mobility of the carrier to The efficiency can be further improved.

한편, 본 발명은 전술한 제2 실시예 내지 제5 실시예에 따른 구성을 다양하게 조합한 태양전지도 포함한다. 일 예로서, 본 발명은 제2 실시예에 따른 반사방지층(350)과 제3 실시예에 따른 진성 반도체층(450)이 동시에 구비된 태양전지를 포함한다. On the other hand, the present invention includes a solar cell that various combinations of the configuration according to the second embodiment to the fifth embodiment described above. As an example, the present invention includes a solar cell provided with an antireflection layer 350 according to a second embodiment and an intrinsic semiconductor layer 450 according to a third embodiment.

태양전지의 제조방법Manufacturing method of solar cell

도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 2에 도시한 제1 실시예에 따른 태양전지의 제조방법에 관한 것이다. 7A to 7F are schematic cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention, which relates to the manufacturing method of the solar cell according to the first embodiment shown in FIG. .

우선, 도 7a에서 알 수 있듯이, 반도체 웨이퍼(100a)를 준비한다. First, as shown in FIG. 7A, the semiconductor wafer 100a is prepared.

상기 반도체 웨이퍼(100a)는 N형 실리콘 웨이퍼 또는 P형 실리콘 웨이퍼로 이루어질 수 있으며, 상기 반도체 웨이퍼(100a)의 일면 및 타면 중 적어도 하나의 표면을 요철구조로 형성할 수 있다. The semiconductor wafer 100a may be formed of an N-type silicon wafer or a P-type silicon wafer, and at least one surface of one surface and the other surface of the semiconductor wafer 100a may be formed in an uneven structure.

상기 반도체 웨이퍼(100a)의 표면을 요철구조로 형성하는 공정은 소정의 식각액을 이용한 습식 식각 공정을 통해 수행할 수도 있고, 기계적 식각 공정, 또는 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 통해 수행할 수도 있다. The process of forming the surface of the semiconductor wafer 100a with an uneven structure may be performed by a wet etching process using a predetermined etching solution, or may be performed through a mechanical etching process or a reactive ion etching (RIE) method. You may.

상기 반응성 이온 에칭법은 결정입자의 결정방위에 관계없이 기판의 표면에 균일한 요철구조를 형성할 수 있기 때문에, 다결정실리콘 기판의 표면에 요철구조를 형성하는 공정에 용이하게 적용할 수 있으며, 특히 반응성 이온 에칭법을 적용하게 되면 이후 공정을 동일한 챔버에서 수행할 수 있는 장점이 있다. Since the reactive ion etching method can form a uniform uneven structure on the surface of the substrate irrespective of the crystal orientation of the crystal grains, the reactive ion etching method can be easily applied to the process of forming the uneven structure on the surface of the polysilicon substrate. The application of reactive ion etching has the advantage that subsequent processes can be performed in the same chamber.

다음, 도 7b에서 알 수 있듯이, 상기 반도체 웨이퍼(100a)의 상면에 소정의 도펀트를 도핑시켜, 기판(100) 및 제1 도전형 반도체층(200)을 형성한다. Next, as shown in FIG. 7B, a predetermined dopant is doped on the upper surface of the semiconductor wafer 100a to form the substrate 100 and the first conductivity-type semiconductor layer 200.

상기 기판(100)은 도펀트가 도핑되지 않은 반도체 웨이퍼의 하측 부분에 해당하고, 상기 제1 도전형 반도체층(200)은 도펀트가 도핑된 반도체 웨이퍼의 상측 부분에 해당한다. The substrate 100 corresponds to a lower portion of the semiconductor wafer not doped with the dopant, and the first conductive semiconductor layer 200 corresponds to an upper portion of the semiconductor wafer doped with the dopant.

상기 도펀트를 도핑시키는 공정은 P형 도펀트를 도핑시키는 공정으로 이루어질 수 있고, 구체적으로는 상기 반도체 웨이퍼(100a)를 플라즈마 발생장치에 안치시킨 상태에서 붕소(B) 등과 같은 3가 원소를 포함하는 P형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 플라즈마 이온도핑법을 이용하여 수행할 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 고온의 퍼니스(furnace)에서 도펀트 가스를 확산시켜 도핑하는 고온확산법을 이용하여 수행할 수도 있다. The doping of the dopant may be performed by doping the P-type dopant, specifically, P containing trivalent elements such as boron (B) in the state in which the semiconductor wafer 100a is placed in a plasma generator. The plasma doping may be performed using a plasma ion doping method that generates a plasma while supplying a type dopant gas. However, the present invention is not limited thereto, and may be performed using a high temperature diffusion method in which a dopant gas is diffused and doped in a high temperature furnace.

이와 같이, 제1 도전형 반도체층(200)을 P형으로 형성함으로써, 태양광이 입사되는 부분이 P형으로 이루어져 밴드 갭에 의한 더 많은 빛을 받을 수 있어서 광전변화 효율 증대를 가져올 수 있다.As such, by forming the P-type first conductive semiconductor layer 200, the portion where the sunlight is incident is made of the P-type to receive more light due to the band gap, thereby increasing the photoelectric conversion efficiency.

다음, 도 7c에서 알 수 있듯이, 상기 제1 도전형 반도체층(200) 상에 보호층(300)을 형성한다. Next, as shown in FIG. 7C, a protective layer 300 is formed on the first conductivity type semiconductor layer 200.

상기 보호층(300)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법 등을 이용하여 Al2OX와 같은 산화물로 형성할 수 있다. The protective layer 300 may be formed of an oxide such as Al 2 O X by using a plasma enhanced chemical vapor deposition (PECVD) method.

다음, 도 7d에서 알 수 있듯이, 상기 보호층(300)의 소정 영역을 식각하여 소정의 콘택홀(250)을 형성한다. Next, as shown in FIG. 7D, a predetermined region of the protective layer 300 is etched to form a predetermined contact hole 250.

상기 콘택홀(250)은 상기 보호층(300) 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 보호층(300)의 소정 영역을 식각한 후, 상기 포토레지스트 패턴을 제거하는 공정을 통해 형성할 수 있다. The contact hole 250 forms a photoresist pattern on the protective layer 300, etches a predetermined region of the protective layer 300 using the photoresist pattern as a mask, and then removes the photoresist pattern. It can be formed through the process.

상기 콘택홀(250)을 형성하는 공정시 상기 보호층(300) 아래에 형성된 제1 도전형 반도체층(200)의 상면 일부도 함께 식각함으로써, 상기 제1 도전형 반도체층(200)에 소정의 홈을 형성할 수도 있다. In the process of forming the contact hole 250, a portion of the upper surface of the first conductivity-type semiconductor layer 200 formed under the protective layer 300 is also etched to form a predetermined portion of the first conductivity-type semiconductor layer 200. Grooves may be formed.

다음, 도 7e에서 알 수 있듯이, 상기 기판(100)의 하면에 제2 도전형 반도체층(500) 및 투명도전층(600)을 차례로 형성한다. Next, as shown in FIG. 7E, the second conductive semiconductor layer 500 and the transparent conductive layer 600 are sequentially formed on the lower surface of the substrate 100.

상기 제2 도전형 반도체층(500)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 N형 반도체층, 예로서 N형 비정질 실리콘층으로 형성할 수 있다. The second conductive semiconductor layer 500 may be formed of an N-type semiconductor layer, for example, an N-type amorphous silicon layer by using a plasma enhanced chemical vapor deposition (PECVD) method.

상기 투명도전층(600)은 스퍼터링 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질층으로 형성할 수 있다. 다만, 전술한 바와 같이, MOCVD(Metal Organic Chemical Vapor Deposition)와 같은 화학적 기상 증착 방식(Chemical Vapor Deposition)을 이용하여 ZnOH, ZnO:B, ZnO:Al과 같은 ZnO를 포함하는 화합물로 투명도전층(600)을 형성할 경우, 스퍼터링을 이용하여 ITO로 투명도전층(600)을 형성하는 경우에 비하여, 투명도전층(600)의 균일도가 증가될 수 있다. The transparent conductive layer 600 is a transparent conductive material such as indium tin oxide (ITO), ZnOH, ZnO: B, ZnO: Al, SnO 2 , SnO 2 : F, etc. using sputtering or metal organic chemical vapor deposition (MOCVD). It can be formed into a layer. However, as described above, the transparent conductive layer 600 is made of a compound containing ZnO, such as ZnOH, ZnO: B, ZnO: Al, using a chemical vapor deposition method such as MOCVD (Metal Organic Chemical Vapor Deposition). ), The uniformity of the transparent conductive layer 600 may be increased as compared with the case of forming the transparent conductive layer 600 by ITO using sputtering.

다음, 도 7f에서 알 수 있듯이, 제1 전극(400) 및 제2 전극(700)을 형성하여, 본 발명의 일 실시예에 따른 태양전지의 제조 공정을 완성한다. Next, as can be seen in Figure 7f, by forming the first electrode 400 and the second electrode 700, to complete the manufacturing process of the solar cell according to an embodiment of the present invention.

상기 제1 전극(400)은 상기 보호층(300) 위에서부터 상기 콘택홀(250)을 통해 상기 제1 도전형 반도체층(200)까지 연장되도록 형성한다. The first electrode 400 is formed to extend from the protective layer 300 to the first conductive semiconductor layer 200 through the contact hole 250.

상기 제2 전극(700)은 상기 투명도전층(600)의 하면에 형성한다. The second electrode 700 is formed on the bottom surface of the transparent conductive layer 600.

이와 같은 제1 전극(400) 및 제2 전극(700)은 각각 Ni, Cu, Ag, Al, Zn 등과 같은 전도성이 우수한 금속물질의 단일층 또는 이중층으로 형성할 수 있으며, 특히, 무전해도금(electroless plating)법을 이용할 경우 제1 전극(400) 및 제2 전극(700)을 동시에 형성할 수 있는 이점이 있다. 다만, 반드시 이에 한정되는 것은 아니고, 프린팅(Printing)법 등 당업계에 공지된 다양한 방법을 이용하여 제1 전극(400) 및 제2 전극(700)을 형성하는 것도 가능하다. The first electrode 400 and the second electrode 700 may be formed of a single layer or a double layer of a metal material having excellent conductivity, such as Ni, Cu, Ag, Al, and Zn, respectively. In particular, the electroless plating ( In the case of using the electroless plating method, there is an advantage in that the first electrode 400 and the second electrode 700 can be simultaneously formed. However, the present invention is not necessarily limited thereto, and the first electrode 400 and the second electrode 700 may be formed using various methods known in the art, such as a printing method.

한편 도시하지는 않았지만, 상기 제1 전극(400) 및 제2 전극(700)을 형성하는 공정 이후에, 태양전지의 에지(edge) 부분을 제거하는 공정(edge isolation)을 추가로 수행할 수 있다. Although not shown, after the process of forming the first electrode 400 and the second electrode 700, a process of removing an edge portion of the solar cell may be additionally performed.

이상과 같은 도 7a 내지 도 7f는 전술한 도 2에 도시한 제1 실시예에 따른 태양전지의 제조방법에 관한 것으로서, 도 7a 내지 도 7f의 공정을 적절히 수정하거나 또는 도 7a 내지 도 7f의 공정에 별도의 공정을 추가할 경우, 전술한 도 3 내지 도 6에 도시한 제2 실시예 내지 제5 실시예에 따른 태양전지를 얻을 수 있다. 7A to 7F are related to the method of manufacturing the solar cell according to the first embodiment shown in FIG. 2 described above, and the process of FIGS. 7A to 7F is appropriately modified or the process of FIGS. 7A to 7F. In the case of adding a separate process to the solar cell according to the second embodiment to the fifth embodiment shown in FIGS. 3 to 6 can be obtained.

예로서, 도 7c 공정 이후에 상기 보호층(300) 상에 반사방지층(350)을 형성하는 공정을 추가로 포함하고, 그 후 도 7d 공정 수행시 상기 반사방지층(350)과 보호층(300)에 콘택홀(250)을 형성함으로써, 전술한 도 3에 도시한 제2 실시예에 따른 태양전지를 얻을 수 있다. For example, the method may further include forming an anti-reflection layer 350 on the protective layer 300 after the process of FIG. 7C, and then performing the anti-reflection layer 350 and the protective layer 300 when the process of FIG. 7D is performed. By forming the contact holes 250 in the above, the solar cell according to the second embodiment shown in FIG. 3 described above can be obtained.

또한, 도 7d 공정 이후에 상기 기판(100)의 하면에 진성 반도체층(450)을 형성하는 공정을 추가로 포함하고, 그 후 상기 진성 반도체층(450) 상에 제2 도전형 반도체층(500) 형성함으로써, 전술한 도 4에 도시한 제3 실시예에 따른 태양전지를 얻을 수 있다. In addition, after the process of FIG. 7D, the method may further include forming an intrinsic semiconductor layer 450 on the bottom surface of the substrate 100, and then, on the intrinsic semiconductor layer 450, a second conductivity-type semiconductor layer 500. ), A solar cell according to the third embodiment shown in FIG. 4 described above can be obtained.

상기 진성 반도체층(450)은 상기 기판(100) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 I(Intrinsic)형 비정질 실리콘층을 형성하는 공정으로 이루어질 수 있다. The intrinsic semiconductor layer 450 may be formed by forming an intrinsic (I) -type amorphous silicon layer on the substrate 100 by using plasma enhanced chemical vapor deposition (PECVD).

또한, 도 7e 공정에서 제2 도전형 반도체층(500) 형성시, 기판(100)의 하면에 저농도 도핑된 제2 도전형 반도체층(501)을 먼저 형성하고 그 후에 고농도 도핑된 제2 도전형 반도체층(502)을 형성함으로써, 전술한 도 5에 도시한 제4 실시예에 따른 태양전지를 얻을 수 있다. In addition, in the process of FIG. 7E, when the second conductive semiconductor layer 500 is formed, the second conductive semiconductor layer 501 which is lightly doped on the lower surface of the substrate 100 is first formed, and then the second conductive semiconductor that is heavily doped is formed. By forming the semiconductor layer 502, the solar cell according to the fourth embodiment shown in FIG. 5 described above can be obtained.

상기 저농도 도핑된 제2 도전형 반도체층(501)과 고농도 도핑된 제2 도전형 반도체층(502)은 하나의 챔버 내에서 연속공정으로 수행할 수 있다. 즉, 하나의 PECVD(Plasma Enhanced Chemical Vapor Deposition) 챔버 내에서 인(P)와 같은 5족 원소의 도펀트 가스의 투입량을 조절하면서 상기 저농도 도핑된 N형의 제2 도전형 반도체층(501)과 고농도 도핑된 N형의 제2 도전형 반도체층(502)을 연속하여 형성할 수 있다. The lightly doped second conductivity-type semiconductor layer 501 and the heavily doped second conductivity-type semiconductor layer 502 may be performed in a continuous process in one chamber. That is, the low-doped N-type second conductivity-type semiconductor layer 501 and the high concentration are controlled while the dopant gas of the Group 5 element such as phosphorus (P) is controlled in one plasma enhanced chemical vapor deposition (PECVD) chamber. The doped N-type second conductivity-type semiconductor layer 502 may be continuously formed.

구체적으로 설명하면, 대량생산하에서 최초의 태양전지 생산을 위한 공정에서는, 소정량의 PH3가스를 투입하여 챔버 내부를 N형 도펀트 분위기로 조성한 후, SiH4 및 H2 가스를 공급하여 상기 저농도 도핑된 N형의 제2 도전형 반도체층(501)을 형성하고, 이어서, SiH4 및 H2 가스와 더불어 도펀트 가스로서 PH3가스를 공급하여 상기 고농도 도핑된 N형의 제2 도전형 반도체층(502)을 형성한다.Specifically, in a process for producing the first solar cell under mass production, a predetermined amount of PH 3 gas is introduced to form an N-type dopant atmosphere in a chamber, and then SiH 4 and H 2 gas are supplied to supply the low concentration doping. The N-type second conductive semiconductor layer 501, and then supply the PH 3 gas as a dopant gas together with SiH 4 and H 2 gas to form the highly doped N-type conductive semiconductor layer ( 502).

한편, 상기 고농도 도핑된 N형의 제2 도전형 반도체층(502) 형성 공정을 완료한 이후 상기 챔버 내부에는 소정량의 PH3가스가 잔존하게 된다. 따라서, 최초의 태양전지 생산 이후 두 번째 태양전지 생산부터는 챔버 내부가 이미 N형 도펀트 분위기로 조성되어 있기 때문에 추가적인 도펀트 가스, 즉, PH3가스를 챔버 내부로 공급하지 않고 SiH4 및 H2 가스만을 공급하여 상기 저농도 도핑된 N형의 제2 도전형 반도체층(501)을 형성할 수 있고, 이어서 SiH4 및 H2 가스와 더불어 PH3가스를 공급하여 상기 고농도 도핑된 N형의 제2 도전형 반도체층(502)을 형성하게 된다. Meanwhile, after the formation of the highly doped N-type second conductive semiconductor layer 502 is completed, a predetermined amount of PH 3 gas remains in the chamber. Therefore, since the production of the second solar cell after the production of the first solar cell, since the inside of the chamber is already formed in an N-type dopant atmosphere, only SiH 4 and H 2 gases are supplied without supplying additional dopant gas, that is, PH 3 gas into the chamber. Supplying the second doped N-type semiconductor layer 501 to form the low concentration dopant, and then supplying the PH 3 gas together with SiH 4 and H 2 gas to supply the second doped N-type doping type The semiconductor layer 502 is formed.

이상과 같이, 하나의 챔버 내에서 반응가스의 공급량 만을 조절함으로써 상기 저농도 도핑된 N형의 제2 도전형 반도체층(501) 및 고농도 도핑된 N형의 제2 도전형 반도체층(502)을 연속하여 형성할 수 있어, 장비가 추가되거나 공정이 추가되지 않아 생산성이 향상되는 장점이 있다. As described above, the low concentration doped N-type second conductivity-type semiconductor layer 501 and the high concentration doped N-type second conductivity-type semiconductor layer 502 are continuously controlled by adjusting only the supply amount of the reaction gas in one chamber. It can be formed, there is an advantage that the productivity is improved because the equipment is not added or the process is added.

또한, 도 7e 공정에서 제2 도전형 반도체층(500)과 투명도전층(600) 사이에 보조층(550)을 형성하는 공정을 추가로 포함함으로써, 전술한 도 6에 도시한 제5 실시예에 따른 태양전지를 얻을 수 있다. In addition, by further including the step of forming the auxiliary layer 550 between the second conductivity-type semiconductor layer 500 and the transparent conductive layer 600 in the process of Figure 7e, the fifth embodiment shown in FIG. A solar cell can be obtained.

상기 보조층(550)을 형성하는 공정은, 상기 제2 도전형 반도체층(500) 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 (+)극성을 띠는 물질층, 예로서, SiOx, TiOx, ZrOx, 또는 HfOx와 같은 4족 원소를 포함하는 산소 부족(oxygen-deficient) 산화물층을 형성하는 공정으로 이루어질 수 있다. The auxiliary layer 550 may be formed by using a metal organic chemical vapor deposition (MOCVD) method on the second conductive semiconductor layer 500, for example, SiOx. , TiOx, ZrOx, or HfOx may be formed of a process for forming an oxygen-deficient oxide layer containing a group 4 element.

도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 2에 도시한 제1 실시예에 따른 태양전지의 제조방법에 관한 것이다. 이하에서는, 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 한다. 8A to 8F are schematic cross-sectional views showing a manufacturing process of a solar cell according to another embodiment of the present invention, which relates to the manufacturing method of the solar cell according to the first embodiment shown in FIG. . In the following, repeated description of the same configuration as the above-described embodiment will be omitted.

우선, 도 8a에서 알 수 있듯이, 반도체 웨이퍼(100a)를 준비한다. First, as shown in FIG. 8A, the semiconductor wafer 100a is prepared.

상기 반도체 웨이퍼(100a)는 N형 실리콘 웨이퍼로 이루어질 수 있으며, 상기 반도체 웨이퍼(100a)의 일면 및 타면 중 적어도 하나의 표면을 요철구조로 형성할 수 있다. The semiconductor wafer 100a may be formed of an N-type silicon wafer, and at least one surface of one surface and the other surface of the semiconductor wafer 100a may be formed in an uneven structure.

다음, 도 8b에서 알 수 있듯이, 상기 반도체 웨이퍼(100a)의 상면에 소정의 도펀트를 도핑시켜, 기판(100) 및 제1 도전형 반도체층(200)을 형성한다. Next, as shown in FIG. 8B, a predetermined dopant is doped on the upper surface of the semiconductor wafer 100a to form the substrate 100 and the first conductivity-type semiconductor layer 200.

상기 기판(100)은 도펀트가 도핑되지 않은 반도체 웨이퍼의 하측 부분에 해당하고, 상기 제1 도전형 반도체층(200)은 도펀트가 도핑된 반도체 웨이퍼의 상측 부분에 해당한다. The substrate 100 corresponds to a lower portion of the semiconductor wafer not doped with the dopant, and the first conductive semiconductor layer 200 corresponds to an upper portion of the semiconductor wafer doped with the dopant.

다음, 도 8c에서 알 수 있듯이, 상기 제1 도전형 반도체층(200) 상에 보호층(300)을 형성한다. Next, as shown in FIG. 8C, a protective layer 300 is formed on the first conductive semiconductor layer 200.

상기 보호층(300)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법 등을 이용하여 Al2OX와 같은 산화물로 형성할 수 있다. The protective layer 300 may be formed of an oxide such as Al 2 O X by using a plasma enhanced chemical vapor deposition (PECVD) method.

다음, 도 8d에서 알 수 있듯이, 상기 보호층(300) 상에 제1 전극(400)을 형성한다. Next, as shown in FIG. 8D, the first electrode 400 is formed on the protective layer 300.

상기 제1 전극(400)은 스크린 프린팅(Screen Printing), 잉크젯 프린팅(Inkjet Printing), 그라비아 프린팅(Gravure Printing), 그라비아 오프셋 프린팅(Gravure Offset Printing), 리버스 프린팅(Reverse Printing), 플렉소 프린팅(Flexo Printing), 또는 마이크로 콘택 프린팅(Micro Contact Printing) 등과 같은 프린팅 방법을 통해 패턴 형성할 수 있다. The first electrode 400 may include screen printing, inkjet printing, gravure printing, gravure offset printing, reverse printing, flexo printing, and flexo printing. The pattern may be formed by a printing method such as printing, or micro contact printing.

다음, 도 8e에서 알 수 있듯이, 열처리를 수행하여 제1 도전형 반도체층(200)과 연결되는 제1 전극(400)을 완성한다. Next, as shown in FIG. 8E, heat treatment is performed to complete the first electrode 400 connected to the first conductivity-type semiconductor layer 200.

즉, 800℃ 이상의 온도로 열처리를 수행하면, 상기 제1 전극(400) 물질이 상기 보호층(300)을 뚫고 상기 제1 도전형 반도체층(200)까지 침투하여, 제1 도전형 반도체층(200)과 연결되는 제1 전극(400)이 완성된다. That is, when the heat treatment is performed at a temperature of 800 ° C. or higher, the material of the first electrode 400 penetrates through the protective layer 300 and penetrates to the first conductive semiconductor layer 200. The first electrode 400 connected to the 200 is completed.

다음, 도 8f에서 알 수 있듯이, 상기 기판(100)의 하면에 제2 도전형 반도체층(500), 투명도전층(600), 및 제2 전극(700)을 차례로 형성하여, 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 완성한다. Next, as shown in FIG. 8F, the second conductive semiconductor layer 500, the transparent conductive layer 600, and the second electrode 700 are sequentially formed on the lower surface of the substrate 100, thereby implementing another embodiment of the present invention. The manufacturing process of the solar cell according to the example is completed.

상기 제2 도전형 반도체층(500)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 N형 반도체층, 예로서 N형 비정질 실리콘층으로 형성할 수 있다. The second conductive semiconductor layer 500 may be formed of an N-type semiconductor layer, for example, an N-type amorphous silicon layer by using a plasma enhanced chemical vapor deposition (PECVD) method.

상기 투명도전층(600)은 스퍼터링 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질층으로 형성할 수 있지만, MOCVD(Metal Organic Chemical Vapor Deposition)와 같은 화학적 기상 증착 방식(Chemical Vapor Deposition)을 이용하여 ZnOH, ZnO:B, ZnO:Al과 같은 ZnO를 포함하는 화합물로 투명도전층(600)을 형성하는 것이, 투명도전층(600)의 균일도가 증가될 수 있어 바람직함은 전술한 바와 같다. The transparent conductive layer 600 is a transparent conductive material such as indium tin oxide (ITO), ZnOH, ZnO: B, ZnO: Al, SnO 2 , SnO 2 : F, etc. using sputtering or metal organic chemical vapor deposition (MOCVD). Although it may be formed as a layer, the transparent conductive layer 600 may be formed of a compound containing ZnO, such as ZnOH, ZnO: B, ZnO: Al, using a chemical vapor deposition method such as MOCVD (Metal Organic Chemical Vapor Deposition). ) Is preferable as the uniformity of the transparent conductive layer 600 may be increased, as described above.

상기 제2 전극(700)은 소정의 금속물질을 스퍼터링(Sputtering)법 등을 이용하여 형성하거나 또는 상기 금속물질의 페이스트(Paste)를 전술한 프린팅 방법을 이용하여 형성할 수 있다. The second electrode 700 may be formed of a predetermined metal material using a sputtering method or the like, or a paste of the metal material may be formed using the above-described printing method.

한편 도시하지는 않았지만, 상기 제1 전극(400) 및 제2 전극(700)을 형성하는 공정 이후에, 태양전지의 에지(edge) 부분을 제거하는 공정(edge isolation)을 추가로 수행할 수 있다. Although not shown, after the process of forming the first electrode 400 and the second electrode 700, a process of removing an edge portion of the solar cell may be additionally performed.

이상과 같은 도 8a 내지 도 8f는 전술한 도 2에 도시한 제1 실시예에 따른 태양전지의 제조방법에 관한 것으로서, 도 8a 내지 도 8f의 공정을 적절히 수정하거나 또는 도 8a 내지 도 8f의 공정에 별도의 공정을 추가할 경우, 전술한 도 3 내지 도 6에 도시한 제2 실시예 내지 제5 실시예에 따른 태양전지를 얻을 수 있다. 8A to 8F are related to the method of manufacturing the solar cell according to the first embodiment shown in FIG. 2 described above, and the process of FIGS. 8A to 8F is appropriately modified or the process of FIGS. 8A to 8F. When a separate process is added to the solar cell, the solar cell according to the second to fifth embodiments shown in FIGS. 3 to 6 described above can be obtained.

예로서, 도 8c 공정 이후에 상기 보호층(300) 상에 반사방지층(350)을 형성하는 공정을 추가로 포함하고, 그 후 상기 반사방지층(350)에 제1 전극(400)을 형성함으로써, 전술한 도 3에 도시한 제2 실시예에 따른 태양전지를 얻을 수 있다. For example, after the process of FIG. 8C, the method may further include forming an anti-reflection layer 350 on the protective layer 300, and then forming a first electrode 400 on the anti-reflection layer 350. The solar cell according to the second embodiment shown in FIG. 3 described above can be obtained.

또한, 도 8e 공정 이후에 상기 기판(100)의 하면에 진성 반도체층(450)을 형성하는 공정을 추가로 포함하고, 그 후 상기 진성 반도체층(450) 상에 제2 도전형 반도체층(500) 형성함으로써, 전술한 도 4에 도시한 제3 실시예에 따른 태양전지를 얻을 수 있다. In addition, after the process of FIG. 8E, the method may further include forming an intrinsic semiconductor layer 450 on the lower surface of the substrate 100, and thereafter, on the intrinsic semiconductor layer 450, a second conductivity-type semiconductor layer 500 is formed. ), A solar cell according to the third embodiment shown in FIG. 4 described above can be obtained.

또한, 도 8f 공정에서 제2 도전형 반도체층(500) 형성시, 기판(100)의 하면에 저농도 도핑된 제2 도전형 반도체층(501)을 먼저 형성하고 그 후에 고농도 도핑된 제2 도전형 반도체층(502)을 형성함으로써, 전술한 도 5에 도시한 제4 실시예에 따른 태양전지를 얻을 수 있다. In addition, when the second conductive semiconductor layer 500 is formed in FIG. 8F, the second conductive semiconductor layer 501 may be formed on the bottom surface of the substrate 100 first, and then the second conductive semiconductor layer may be heavily doped. By forming the semiconductor layer 502, the solar cell according to the fourth embodiment shown in FIG. 5 described above can be obtained.

또한, 도 8f 공정에서 제2 도전형 반도체층(500)과 투명도전층(600) 사이에 보조층(550)을 형성하는 공정을 추가로 포함함으로써, 전술한 도 6에 도시한 제5 실시예에 따른 태양전지를 얻을 수 있다. In addition, in the process of FIG. 8F, the method further includes forming the auxiliary layer 550 between the second conductivity-type semiconductor layer 500 and the transparent conductive layer 600. A solar cell can be obtained.

100: 기판 200: 제1 도전형 반도체층
300: 보호층 350: 반사방지층
400: 제1 전극 450: 진성 반도체층
500: 제2 도전형 반도체층 550: 보조층
501: 저농도 도핑된 제2 도전형 반도체층
502: 고농도 도핑된 제2 도전형 반도체층
600: 투명도전층 700: 제2 전극100 substrate 200 first conductive semiconductor layer
300: protective layer 350: antireflection layer
400: first electrode 450: intrinsic semiconductor layer
500: second conductivity type semiconductor layer 550: auxiliary layer
501: lightly doped second conductivity type semiconductor layer
502: second conductive semiconductor layer heavily doped
600: transparent conductive layer 700: second electrode

Claims (24)

기판;
상기 기판의 일면에 형성된 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 형성된 보호층;
상기 보호층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
상기 기판의 타면에 형성되며, 상기 제1 도전형 반도체층과 상이한 극성을 갖는 제2 도전형 반도체층;
상기 제2 도전형 반도체층 상에 형성된 투명도전층; 및
상기 투명도전층 상에 형성된 제2 전극을 포함하여 이루어진 것을 특징으로 하는 태양전지. Board;
A first conductivity type semiconductor layer formed on one surface of the substrate;
A protective layer formed on the first conductive semiconductor layer;
A first electrode electrically connected to the first conductive semiconductor layer through the protective layer;
A second conductive semiconductor layer formed on the other surface of the substrate and having a polarity different from that of the first conductive semiconductor layer;
A transparent conductive layer formed on the second conductive semiconductor layer; And
A solar cell comprising a second electrode formed on the transparent conductive layer. 제1항에 있어서,
상기 기판의 일면 및 타면 중 적어도 하나의 표면은 요철구조로 형성된 것을 특징으로 하는 태양전지. The method of claim 1,
At least one surface of one surface and the other surface of the substrate is a solar cell, characterized in that formed in a concave-convex structure. 제1항에 있어서,
상기 제1 도전형 반도체층은 반도체 웨이퍼에 소정의 도펀트가 도핑되어 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The first conductive semiconductor layer is a solar cell, characterized in that a predetermined dopant is doped to the semiconductor wafer. 제1항에 있어서,
상기 제1 도전형 반도체층은 상기 제1 전극과 연결되는 부분에 소정의 홈이 형성된 것을 특징으로 하는 태양전지. The method of claim 1,
The first conductive semiconductor layer is a solar cell, characterized in that a predetermined groove is formed in a portion connected to the first electrode. 제1항에 있어서,
상기 제2 도전형 반도체층은 박막의 비정질 실리콘으로 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The second conductive semiconductor layer is a solar cell, characterized in that consisting of a thin film of amorphous silicon. 제1항에 있어서,
상기 투명도전층은 ZnO를 포함하는 화합물로 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The transparent conductive layer is a solar cell, characterized in that consisting of a compound containing ZnO. 제1항에 있어서,
상기 보호층 상에 반사방지층이 추가로 형성된 것을 특징으로 하는 태양전지. The method of claim 1,
A solar cell, characterized in that the anti-reflection layer is further formed on the protective layer. 제1항에 있어서,
상기 기판과 제2 도전형 반도체층 사이에 진성 반도체층이 추가로 형성된 것을 특징으로 하는 태양전지. The method of claim 1,
A solar cell, characterized in that an intrinsic semiconductor layer is further formed between the substrate and the second conductive semiconductor layer. 제1항에 있어서,
상기 제2 도전형 반도체층은 상기 기판의 타면에 형성된 저농도 도핑된 제2 도전형 반도체층 및 상기 저농도 도핑된 제2 도전형 반도체층 상에 형성된 고농도 도핑된 제2 도전형 반도체층으로 이루어진 것을 특징으로 하는 태양전지. The method of claim 1,
The second conductivity type semiconductor layer may be formed of a lightly doped second conductivity type semiconductor layer formed on the other surface of the substrate and a heavily doped second conductivity type semiconductor layer formed on the lightly doped second conductivity type semiconductor layer. Solar cell. 제1항에 있어서,
상기 제2 도전형 반도체층에서 상기 투명도전층으로 캐리어의 이동을 보다 용이하게 하기 위해서, 상기 제2 도전형 반도체층과 상기 투명도전층 사이에 보조층이 추가로 형성된 것을 특징으로 하는 태양전지. The method of claim 1,
In order to more easily move the carrier from the second conductive semiconductor layer to the transparent conductive layer, an auxiliary layer is further formed between the second conductive semiconductor layer and the transparent conductive layer. 제10항에 있어서,
상기 보조층은 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하는 (+)극성을 띠는 물질층으로 이루어진 것을 특징으로 하는 태양전지. The method of claim 10,
The auxiliary layer is a solar cell, characterized in that made of a material layer having a (+) polarity containing an oxygen-deficient oxide to attract electrons. 제1항에 있어서,
상기 제1 도전형 반도체층은 상기 기판과 반대의 극성을 가지는 것을 특징으로 하는 태양전지.The method of claim 1,
The first conductive semiconductor layer has a polarity opposite to the substrate. 제1항에 있어서,
상기 제2 도전형 반도체층은 상기 기판과 같은 극성을 가지는 것을 특징으로 하는 태양전지.The method of claim 1,
The second conductive semiconductor layer has the same polarity as that of the substrate. 제1항에 있어서,
상기 기판은 5가 원소가 주입되어 N형 성질을 가지는 반도체 웨이퍼로 이루어진 것을 특징으로 하는 태양전지.The method of claim 1,
The substrate is a solar cell, characterized in that consisting of a semiconductor wafer having an N-type property by implanting a pentavalent element. 반도체 웨이퍼를 준비하는 공정;
상기 반도체 웨이퍼의 일면에 소정의 도펀트를 도핑시켜, 도펀트가 도핑되지 않은 기판 및 도펀트가 도핑된 제1 도전형 반도체층을 형성하는 공정;
상기 제1 도전형 반도체층 상에 보호층을 형성하는 공정;
상기 보호층의 소정 영역을 식각하여 소정의 콘택홀을 형성하는 공정;
상기 제1 도전형 반도체층이 형성되지 않은 상기 기판의 타면에 제2 도전형 반도체층을 형성하는 공정;
상기 제2 도전형 반도체층 상에 투명도전층을 형성하는 공정;
상기 콘택홀을 통해 상기 제1 도전형 반도체층과 연결되는 제1 전극을 형성하는 공정; 및
상기 투명도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법. Preparing a semiconductor wafer;
Doping a predetermined dopant on one surface of the semiconductor wafer to form a substrate not doped with the dopant and a first conductive semiconductor layer doped with the dopant;
Forming a protective layer on the first conductive semiconductor layer;
Etching a predetermined region of the protective layer to form a predetermined contact hole;
Forming a second conductive semiconductor layer on the other surface of the substrate on which the first conductive semiconductor layer is not formed;
Forming a transparent conductive layer on the second conductive semiconductor layer;
Forming a first electrode connected to the first conductivity type semiconductor layer through the contact hole; And
The method of manufacturing a solar cell comprising the step of forming a second electrode on the transparent conductive layer. 제15항에 있어서,
상기 콘택홀을 형성하는 공정시 상기 제1 도전형 반도체층의 상면 일부도 함께 식각하여 상기 제1 도전형 반도체층에 소정의 홈을 형성하는 것을 특징으로 하는 태양전지의 제조방법. 16. The method of claim 15,
And forming a groove in the first conductive semiconductor layer by etching a portion of the upper surface of the first conductive semiconductor layer in the process of forming the contact hole. 제15항에 있어서,
상기 제1 전극 및 제2 전극을 형성하는 공정은 무전해도금(electroless plating)법을 이용하여 상기 제1 전극 및 제2 전극을 동시에 형성하는 것을 특징으로 하는 태양전지의 제조방법. 16. The method of claim 15,
The step of forming the first electrode and the second electrode is a method of manufacturing a solar cell, characterized in that to form the first electrode and the second electrode at the same time by using an electroless plating (electroless plating) method. 반도체 웨이퍼를 준비하는 공정;
상기 반도체 웨이퍼의 일면에 소정의 도펀트를 도핑시켜, 도펀트가 도핑되지 않은 기판 및 도펀트가 도핑된 제1 도전형 반도체층을 형성하는 공정;
상기 제1 도전형 반도체층 상에 보호층을 형성하는 공정;
상기 보호층 상에 제1 전극을 형성하고 열처리하여 상기 보호층을 뚫고 상기 제1 도전형 반도체층까지 침투하여 상기 제1 도전형 반도체층과 연결되는 제1 전극을 완성하는 공정;
상기 제1 도전형 반도체층이 형성되지 않은 상기 기판의 타면에 제2 도전형 반도체층을 형성하는 공정;
상기 제2 도전형 반도체층 상에 투명도전층을 형성하는 공정; 및
상기 투명도전층 상에 제2 전극을 형성하는 공정을 포함하여 이루어진 태양전지의 제조방법. Preparing a semiconductor wafer;
Doping a predetermined dopant on one surface of the semiconductor wafer to form a substrate not doped with the dopant and a first conductive semiconductor layer doped with the dopant;
Forming a protective layer on the first conductive semiconductor layer;
Forming a first electrode on the protective layer and performing heat treatment to penetrate the protective layer and to penetrate the first conductive semiconductor layer to complete a first electrode connected to the first conductive semiconductor layer;
Forming a second conductive semiconductor layer on the other surface of the substrate on which the first conductive semiconductor layer is not formed;
Forming a transparent conductive layer on the second conductive semiconductor layer; And
The method of manufacturing a solar cell comprising the step of forming a second electrode on the transparent conductive layer. 제15항 또는 제18항에 있어서,
상기 반도체 웨이퍼를 준비하는 공정은 상기 반도체 웨이퍼의 일면 및 타면 중 적어도 하나의 표면을 요철구조로 형성하는 공정을 포함하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 15 or 18,
The step of preparing the semiconductor wafer includes the step of forming at least one surface of one surface and the other surface of the semiconductor wafer in a concave-convex structure. 제15항 또는 제18항에 있어서,
상기 투명도전층은 화학적 기상 증착 방식(Chemical Vapor Deposition)을 이용하여 ZnO를 포함하는 화합물로 형성하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 15 or 18,
The transparent conductive layer is a method of manufacturing a solar cell, characterized in that formed using a chemical vapor deposition method (Chemical Vapor Deposition) containing a compound containing ZnO. 제15항 또는 제18항에 있어서,
상기 보호층 상에 반사방지층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 15 or 18,
The method of manufacturing a solar cell, characterized in that it further comprises the step of forming an anti-reflection layer on the protective layer. 제15항 또는 제18항에 있어서,
상기 기판과 상기 제2 도전형 반도체층 사이에 진성 반도체층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 15 or 18,
And a step of forming an intrinsic semiconductor layer between the substrate and the second conductive semiconductor layer. 제15항 또는 제18항에 있어서,
상기 제2 도전형 반도체층을 형성하는 공정은, 상기 기판의 타면에 저농도 도핑된 제2 도전형 반도체층을 먼저 형성하고 그 후에 고농도 도핑된 제2 도전형 반도체층을 형성하는 공정으로 이루어진 것을 특징으로 하는 태양전지의 제조방법. The method of claim 15 or 18,
The forming of the second conductive semiconductor layer may include forming a lightly doped second conductive semiconductor layer on the other surface of the substrate and then forming a second heavily doped second conductive semiconductor layer. Method for producing a solar cell. 제15항 또는 제18항에 있어서,
상기 제2 도전형 반도체층과 투명도전층 사이에 전자를 끌어당길 수 있도록 산소 부족(oxygen-deficient) 산화물을 포함하는 (+)극성을 띠는 물질층으로 이루어진 보조층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 태양전지의 제조방법. The method of claim 15 or 18,
And forming an auxiliary layer made of a positive polar material layer including an oxygen-deficient oxide to attract electrons between the second conductive semiconductor layer and the transparent conductive layer. Method for producing a solar cell, characterized in that.
KR1020100123693A 2010-12-06 2010-12-06 Solar cell and method for manufacturing the same KR20120062432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100123693A KR20120062432A (en) 2010-12-06 2010-12-06 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100123693A KR20120062432A (en) 2010-12-06 2010-12-06 Solar cell and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120062432A true KR20120062432A (en) 2012-06-14

Family

ID=46683381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100123693A KR20120062432A (en) 2010-12-06 2010-12-06 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120062432A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449336B1 (en) * 2013-10-25 2014-10-13 희성전자 주식회사 Grid electrode structure and manufacturing method of solar cell having the same
FR3089683A1 (en) * 2018-12-10 2020-06-12 Commissariat à l'Energie Atomique et aux Energies Alternatives optronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449336B1 (en) * 2013-10-25 2014-10-13 희성전자 주식회사 Grid electrode structure and manufacturing method of solar cell having the same
FR3089683A1 (en) * 2018-12-10 2020-06-12 Commissariat à l'Energie Atomique et aux Energies Alternatives optronic device
EP3667739A1 (en) * 2018-12-10 2020-06-17 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Optoelectronic device

Similar Documents

Publication Publication Date Title
JP5396444B2 (en) Integrated thin-film photovoltaic device and method for manufacturing the same
KR101225978B1 (en) Sollar Cell And Fabrication Method Thereof
KR20100075045A (en) Photoelectric conversion device and manufacturing method thereof
KR20100107258A (en) Sollar cell and fabrication method thereof
JP3205613U (en) Heterojunction solar cell structure
KR20110003788A (en) Method for texturing substrate for solar cell and mehtod for manufacturing solar cell
KR100990864B1 (en) Solar cell and method for manufacturing the same
KR20110128619A (en) Solar cell and method of fabricating the same
KR101612133B1 (en) Metal Wrap Through type solar cell and method for fabricating the same
US20120264253A1 (en) Method of fabricating solar cell
KR20090028883A (en) Solar cell and method for manufacturing the same
KR20120104846A (en) Solar cell and method of manufacturing the same
KR101059067B1 (en) Solar cell module
KR20130042435A (en) Photoelectric device
KR20110130191A (en) Solar cell and method of manufacturing the same
KR20100090015A (en) Solar cell and method for fabricating the same
KR101863068B1 (en) Solar Cell and method of manufacturing the same
KR20110043147A (en) Hetero juction type solar cell and method of manufacturing the same
KR20120062432A (en) Solar cell and method for manufacturing the same
KR102049604B1 (en) Solar cell and Method of manufacturing the same
KR20110003787A (en) Solar cell and method for manufacturing the same
WO2011078520A2 (en) Back-surface-field type of heterojunction solar cell and a production method therefor
KR20140022507A (en) Back contact type hetero-junction solar cell and method of fabricating the same
KR20110135609A (en) Method for manufacturing a solar cell
KR20140022508A (en) Method for fabricating back contact type hetero-junction solar cell

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application