KR101332667B1 - Solar cell and method for manufacturing the same - Google Patents
Solar cell and method for manufacturing the same Download PDFInfo
- Publication number
- KR101332667B1 KR101332667B1 KR1020110058829A KR20110058829A KR101332667B1 KR 101332667 B1 KR101332667 B1 KR 101332667B1 KR 1020110058829 A KR1020110058829 A KR 1020110058829A KR 20110058829 A KR20110058829 A KR 20110058829A KR 101332667 B1 KR101332667 B1 KR 101332667B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- crystalline
- solar cell
- intrinsic
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 693
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 142
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 85
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims description 1210
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 34
- 239000011521 glass Substances 0.000 claims description 23
- 229920002457 flexible plastic Polymers 0.000 claims description 21
- 239000002985 plastic film Substances 0.000 claims description 21
- 239000002356 single layer Substances 0.000 claims description 8
- 239000002210 silicon-based material Substances 0.000 claims 10
- 230000000694 effects Effects 0.000 abstract description 9
- 239000000463 material Substances 0.000 description 46
- 229910052709 silver Inorganic materials 0.000 description 24
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 17
- 239000010409 thin film Substances 0.000 description 12
- 229910006404 SnO 2 Inorganic materials 0.000 description 11
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000002159 nanocrystal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 태양전지 및 태양전지의 제조방법에 관한 것으로서, 태양전지의 효율을 상승시키면서 동시에 단락전류밀도(Jsc)의 감소현상을 제거할 수 있는 태양전지 및 태양전지의 제조방법에 관한 것이다. 본 발명에 따른 태양전지는 기판; 상기 기판의 상부에 형성된 제1 전극층; 상기 제1 전극층의 상부에 형성된 제1 반도체층; 상기 제1 반도체층의 상부에 형성되며, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 제1 진성반도체층; 상기 제1 진성반도체층의 상부에 형성되며, 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층; 및 상기 제2 반도체층의 상부에 형성된 제2 전극층;을 포함하고, 상기 제1 진성반도체층은 적어도 하나 이상의 결정질 실리콘(c-Si)으로 구성된 결정질층을 포함하는 것을 특징으로 한다. 이로 인해, 본 발명은 장파장대의 태양광을 흡수하면서, 동시에 단락전류밀도의 감소현상도 방지할 수 있는 효과를 가지며 태양전지의 효율을 향상시키는 효과를 가진다. The present invention relates to a solar cell and a method for manufacturing the solar cell, and to a solar cell and a method for manufacturing the solar cell that can eliminate the phenomenon of reducing the short circuit current density (Jsc) while increasing the efficiency of the solar cell. Solar cell according to the present invention is a substrate; A first electrode layer formed on the substrate; A first semiconductor layer formed on the first electrode layer; A first intrinsic semiconductor layer formed on the first semiconductor layer and composed of amorphous silicon germanium (a-SiGe); A second semiconductor layer formed on the first intrinsic semiconductor layer and having a different polarity than the first semiconductor layer; And a second electrode layer formed on the second semiconductor layer, wherein the first intrinsic semiconductor layer includes a crystalline layer composed of at least one crystalline silicon (c-Si). For this reason, the present invention has the effect of absorbing sunlight of a long wavelength band and at the same time preventing the reduction of the short-circuit current density and improving the efficiency of the solar cell.
Description
본 발명은 태양전지 및 태양전지의 제조방법에 관한 것으로서, 태양전지의 효율을 상승시키면서 동시에 단락전류밀도(Jsc)의 감소현상을 제거할 수 있는 태양전지 및 태양전지의 제조방법에 관한 것이다.The present invention relates to a solar cell and a method for manufacturing the solar cell, and to a solar cell and a method for manufacturing the solar cell that can eliminate the phenomenon of reducing the short circuit current density (Jsc) while increasing the efficiency of the solar cell.
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다.Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.
태양전지의 구조 및 원리에 대해서 간단히 설명하면, 태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole) 및 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 정공(+)은 P형 반도체쪽으로 이동하고 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전기를 생산할 수 있게 된다.The structure and principle of the solar cell will be briefly described. The solar cell has a PN junction structure in which a P (positive) type semiconductor and a N (negative) type semiconductor are bonded to each other. Holes and electrons are generated in the semiconductor by the energy of the incident solar light. At this time, holes (+) are moved toward the P-type semiconductor by the electric field generated in the PN junction, and electrons (- ) Moves toward the N-type semiconductor to generate an electric potential, thereby producing electricity.
이와 같은 태양전지는 기판형 태양전지와 박막형 태양전지로 구분할 수 있다.Such a solar cell can be classified into a substrate type solar cell and a thin film solar cell.
기판형 태양전지는 실리콘과 같은 반도체물질 자체를 기판으로 이용하여 태양전지를 제조한 것이고, 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이다.The substrate type solar cell is a solar cell manufactured using a semiconductor material itself such as silicon as a substrate, and the thin film type solar cell is a solar cell by forming a semiconductor in the form of a thin film on a substrate such as glass.
기판형 태양전지는 박막형 태양전지에 비하여 효율이 다소 우수하기는 하지만, 공정상 두께를 최소화하는데 한계가 있고 고가의 반도체 기판을 이용하기 때문에 제조비용이 상승되는 단점이 있다.Substrate-type solar cells, although somewhat superior in efficiency compared to thin-film solar cells, there is a limitation in minimizing the thickness in the process and there is a disadvantage that the manufacturing cost is increased because the use of expensive semiconductor substrates.
박막형 태양전지는 기판형 태양전지에 비하여 효율이 다소 떨어지기는 하지만, 얇은 두께로 제조가 가능하고 저가의 재료를 이용할 수 있어 제조비용이 감소되는 장점이 있어 대량생산에 적합하다.Although thin-film solar cells are somewhat less efficient than substrate-type solar cells, they can be manufactured in a thin thickness and inexpensive materials can be used to reduce manufacturing costs, making them suitable for mass production.
이하, 도 1을 참고하여 종래기술에 따른 박막형 태양전지에 대하여 기술하기로 한다. 도 1에 도시된 바와 같이, 종래의 박막형 태양전지는 PIN구조의 반도체층을 포함하는 것이 일반적이고, 종래의 박막형 태양전지의 PIN구조의 반도체층에 포함되는 P(Positive)반도체층, I(Intrinsic)반도체층 및 N(negative)반도체층 중 I반도체층은 P형 반도체층과 N형 반도체층 사이의 밴드갭 에너지를 보완하기 위한 층으로서 비정질(amorphous) 실리콘(Si)(a-Si)으로 구성되어 있다. Hereinafter, a thin film solar cell according to the prior art will be described with reference to FIG. 1. As shown in FIG. 1, a conventional thin film solar cell generally includes a semiconductor layer having a PIN structure, and a P (positive) semiconductor layer and an I (Intrinsic) layer included in a semiconductor layer having a PIN structure of a conventional thin film solar cell. Among the semiconductor layers and the N (negative) semiconductor layer, the I semiconductor layer is composed of amorphous silicon (Si) (a-Si) as a layer to compensate for the band gap energy between the P-type semiconductor layer and the N-type semiconductor layer. It is.
그러나, 비정질 실리콘(a-Si)으로 구성된 I반도체층의 경우, 상기 I반도체층은 여러 파장대의 태양광 중 장파장대의 태양광을 흡수하지 못하여 태양전지의 효율이 높지 않은 문제점이 존재하여 왔다. However, in the case of the I semiconductor layer composed of amorphous silicon (a-Si), the I semiconductor layer has a problem that the efficiency of the solar cell is not high because the I semiconductor layer does not absorb the long-wavelength of the sunlight of the various wavelengths.
이에 대한 해결책으로, 장파장대 태양광을 흡수할 수 있도록 비정질 실리콘게르마늄(a-SiGe)으로 구성된 I반도체층이 사용되어 왔으나, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 I반도체층의 경우 실리콘과 게르마늄 사이의 결합이 불완전하거나 끊겨진 결함부분이 존재하고, 상기 결함부분으로 인하여 태양전지에서 발생된 전류의 출력값이 감소되는 문제점이 존재하여 왔다. 즉, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 I반도체층을 포함하는 태양전지의 경우, 단락전류밀도(Short Circuit Current, Jsc)가 비정질 실리콘(a-Si)으로 구성된 I반도체층에 비해 감소되는 현상이 발생하는 문제점이 존재하여 왔다. As a solution, an I semiconductor layer composed of amorphous silicon germanium (a-SiGe) has been used to absorb long-wavelength solar light, but in the case of an I semiconductor layer composed of amorphous silicon germanium (a-SiGe), silicon and germanium There have been defects in which the coupling between them is incomplete or broken, and the defects reduce the output value of the current generated in the solar cell. That is, in the case of a solar cell including an I semiconductor layer composed of amorphous silicon germanium (a-SiGe), the short circuit current density (Jsc) is reduced compared to the I semiconductor layer composed of amorphous silicon (a-Si). There has been a problem that the phenomenon occurs.
따라서, 본 발명의 목적은 종래 기술에 따른 문제점을 해결할 수 있는 태양전지 및 태양전지의 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a solar cell and a method of manufacturing the solar cell that can solve the problems according to the prior art.
구체적으로, 본 발명의 목적은 장파장대의 태양광을 흡수하면서, 동시에 단락전류밀도의 감소현상도 방지할 수 있는 태양전지 및 태양전지의 제조방법을 제공하는 것이다. Specifically, it is an object of the present invention to provide a solar cell and a method for manufacturing the solar cell that can absorb the sunlight of the long wavelength band and at the same time prevent the reduction of short-circuit current density.
전술한 목적을 달성하기 위한 본 발명의 일 측면에 의하면, 본 발명에 따른 태양전지는, 기판; 상기 기판의 상부에 형성된 제1 전극층; 상기 제1 전극층의 상부에 형성된 제1 반도체층; 상기 제1 반도체층의 상부에 형성되며, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 제1 진성반도체층; 상기 제1 진성반도체층의 상부에 형성되며, 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층; 및 상기 제2 반도체층의 상부에 형성된 제2 전극층;을 포함하고, 상기 제1 진성반도체층은, 상기 제1 진성반도체층 내부에 삽입되며 적어도 하나 이상의 결정질 실리콘(c-Si)으로 구성된 결정질층을 포함할 수 있다.According to an aspect of the present invention for achieving the above object, a solar cell according to the present invention, a substrate; A first electrode layer formed on the substrate; A first semiconductor layer formed on the first electrode layer; A first intrinsic semiconductor layer formed on the first semiconductor layer and composed of amorphous silicon germanium (a-SiGe); A second semiconductor layer formed on the first intrinsic semiconductor layer and having a different polarity than the first semiconductor layer; And a second electrode layer formed on the second semiconductor layer, wherein the first intrinsic semiconductor layer is inserted into the first intrinsic semiconductor layer and is formed of at least one crystalline silicon (c-Si). It may include.
또한, 상기 기판은 가요성 플라스틱 필름이고, 상기 제1 반도체층은 N형 반도체층이고, 상기 제2 반도체층은 P형 반도체층이며, 상기 제2 전극층은 투명 전도층일 수 있다.The substrate may be a flexible plastic film, the first semiconductor layer may be an N-type semiconductor layer, the second semiconductor layer may be a P-type semiconductor layer, and the second electrode layer may be a transparent conductive layer.
또한, 상기 기판은 유리 기판이고, 상기 제1 반도체층은 P형 반도체층이고, 상기 제2 반도체층은 N형 반도체층이며, 상기 제1 전극층은 투명 전도층일 수 있다.The substrate may be a glass substrate, the first semiconductor layer may be a P-type semiconductor layer, the second semiconductor layer may be an N-type semiconductor layer, and the first electrode layer may be a transparent conductive layer.
전술한 목적을 달성하기 위한 본 발명의 다른 일 측면에 의하면, 본 발명에 따른 태양전지는, 기판; 상기 기판의 상부에 형성된 제1 전극층; 상기 제1 전극층의 상부에 형성된 제1 반도체층; 상기 제1 반도체층의 상부에 형성되며, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 제1 진성반도체층; 상기 제1 진성반도체층의 상부에 형성되며, 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층; 상기 제2 반도체층의 상부에 형성되며, 상기 제1 반도체층과 동일한 극성을 가지는 제3 반도체층; 상기 제3 반도체층의 상부에 형성되며, 비정질 실리콘(a-Si)으로 구성된 제2 진성반도체층; 상기 제2 진성반도체층의 상부에 형성되며, 상기 제1 반도체층과 상이한 극성을 가지는 제4 반도체층; 상기 제4 반도체층의 상부에 형성된 제2 전극층;을 포함하고, 상기 제1 진성반도체층은, 상기 제1 진성반도체층 내부에 삽입되며 적어도 하나 이상의 결정질 실리콘(c-Si)으로 구성된 결정질층을 포함할 수 있다.According to another aspect of the present invention for achieving the above object, a solar cell according to the present invention, a substrate; A first electrode layer formed on the substrate; A first semiconductor layer formed on the first electrode layer; A first intrinsic semiconductor layer formed on the first semiconductor layer and composed of amorphous silicon germanium (a-SiGe); A second semiconductor layer formed on the first intrinsic semiconductor layer and having a different polarity than the first semiconductor layer; A third semiconductor layer formed on the second semiconductor layer and having the same polarity as the first semiconductor layer; A second intrinsic semiconductor layer formed on the third semiconductor layer and composed of amorphous silicon (a-Si); A fourth semiconductor layer formed on the second intrinsic semiconductor layer and having a different polarity than that of the first semiconductor layer; And a second electrode layer formed on the fourth semiconductor layer, wherein the first intrinsic semiconductor layer is inserted into the first intrinsic semiconductor layer and includes a crystalline layer composed of at least one crystalline silicon (c-Si). It may include.
또한, 상기 기판은 가요성 플라스틱 필름이고, 상기 제1 반도체층 및 상기 제3 반도체층은 N형 반도체층이고, 상기 제2 반도체층 및 상기 제4 반도체층은 P형 반도체층이며, 상기 제2 전극층은 투명 전도층일 수 있다.In addition, the substrate is a flexible plastic film, the first semiconductor layer and the third semiconductor layer is an N-type semiconductor layer, the second semiconductor layer and the fourth semiconductor layer is a P-type semiconductor layer, the second The electrode layer may be a transparent conductive layer.
또한, 상기 기판은 유리 기판이고, 상기 제1 반도체층 및 상기 제3 반도체층은 P형 반도체층이고, 상기 제2 반도체층 및 상기 제4 반도체층은 N형 반도체층이며, 상기 제1 전극층은 투명 전도층일 수 있다. In addition, the substrate is a glass substrate, the first semiconductor layer and the third semiconductor layer is a P-type semiconductor layer, the second semiconductor layer and the fourth semiconductor layer is an N-type semiconductor layer, the first electrode layer is It may be a transparent conductive layer.
또한, 상기 제1 진성반도체층은 비정질 실리콘게르마늄(a-SiGe)으로 구성된 적어도 하나 이상의 비정질층 및 결정질 실리콘(c-Si)으로 구성된 적어도 하나 이상의 결정질층을 포함할 수 있다.In addition, the first intrinsic semiconductor layer may include at least one amorphous layer composed of amorphous silicon germanium (a-SiGe) and at least one crystalline layer composed of crystalline silicon (c-Si).
또한, 상기 제1 반도체층 및 상기 제2 반도체층은 결정질 실리콘(c-Si)계열 물질 또는 비정질 실리콘(a-Si)계열 물질로 구성될 수 있다.In addition, the first semiconductor layer and the second semiconductor layer may be made of a crystalline silicon (c-Si) based material or an amorphous silicon (a-Si) based material.
또한, 상기 제1 진성반도체층 내에서 상기 제1 반도체 및 상기 제2 반도체층과 인접한 상단층과 하단층에는, 상기 반도체층이 결정질 실리콘(c-Si)계열 물질인 경우 상기 결정질층이 배치되고, 상기 반도체층이 비정질 실리콘(a-Si)계열 물질인 경우 상기 비정질층이 배치될 수 있다.The crystalline layer may be disposed in the upper and lower layers adjacent to the first and second semiconductor layers in the first intrinsic semiconductor layer, when the semiconductor layer is a crystalline silicon (c-Si) based material. When the semiconductor layer is an amorphous silicon (a-Si) based material, the amorphous layer may be disposed.
또한, 상기 제1 반도체층 및 상기 제2 반도체층은 비정질 실리콘(a-Si)계열 물질일 수 있다.In addition, the first semiconductor layer and the second semiconductor layer may be an amorphous silicon (a-Si) -based material.
또한, 상기 제1 진성반도체층 내에서 상단층 및 하단층에는 상기 비정질층이 배치되고, 상기 상단층 및 상기 하단층 사이에는 하나의 결정질층이 배치되거나 또는 적어도 하나 이상의 결정질층 및 적어도 하나 이상의 비정질층이 번갈아 배치될 수 있다.In addition, the amorphous layer is disposed on the top layer and the bottom layer in the first intrinsic semiconductor layer, and one crystalline layer is disposed between the top layer and the bottom layer, or at least one crystalline layer and at least one amorphous layer. The layers can be arranged alternately.
또한, 상기 제1 반도체층 및 상기 제2 반도체층은 결정질 실리콘(c-Si)계열 물질일 수 있다.In addition, the first semiconductor layer and the second semiconductor layer may be a crystalline silicon (c-Si) based material.
또한, 상기 제1 진성반도체층 내에서 상단층 및 하단층에는 상기 결정질층이 배치되고, 상기 상단층 및 상기 하단층 사이에는 하나의 비정질층이 배치되거나 또는 적어도 하나 이상의 비정질층 및 적어도 하나 이상의 결정질층이 번갈아 배치될 수 있다.In addition, the crystalline layer is disposed on the top layer and the bottom layer in the first intrinsic semiconductor layer, and one amorphous layer is disposed between the top layer and the bottom layer, or at least one amorphous layer and at least one crystalline layer. The layers can be arranged alternately.
또한, 상기 제1 반도체층 및 상기 제2 반도체층 중 하나의 반도체층은 결정질 실리콘(c-Si)계열 물질이고, 상기 제1 반도체층 및 상기 제2 반도체층 중 다른 하나의 반도체층은 비정질 실리콘(a-Si)계열 물질일 수 있다. In addition, one semiconductor layer of the first semiconductor layer and the second semiconductor layer is a crystalline silicon (c-Si) -based material, and the other semiconductor layer of the first semiconductor layer and the second semiconductor layer is amorphous silicon. It may be an (a-Si) -based material.
또한, 상기 제1 진성반도체층 내에서 상기 하나의 반도체층에 인접한 단층에는 상기 결정질층이 배치되고, 상기 다른 하나의 반도체층에 인접한 단층에는 상기 비정질층을 배치될 수 있다.The crystalline layer may be disposed on a single layer adjacent to the one semiconductor layer in the first intrinsic semiconductor layer, and the amorphous layer may be disposed on a single layer adjacent to the other semiconductor layer.
또한, 상기 제1 진성반도체층 내에서 상기 하나의 반도체층에 인접한 단층과 상기 다른 하나의 반도체층에 인접한 단층 사이에는 적어도 하나 이상의 결정질층 및 적어도 하나 이상의 비정질층을 번갈아 배치할 수 있다In addition, at least one crystalline layer and at least one amorphous layer may be alternately disposed between the single layer adjacent to the one semiconductor layer and the single layer adjacent to the other semiconductor layer in the first intrinsic semiconductor layer.
또한, 상기 제1 진성반도체층에 대한 상기 결정질층의 부피비율은 1% 내지 15%일 수 있다.In addition, the volume ratio of the crystalline layer to the first intrinsic semiconductor layer may be 1% to 15%.
또한, 상기 결정질층은 미세결정질 실리콘일 수 있다.In addition, the crystalline layer may be microcrystalline silicon.
전술한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 의하면, 본 발명에 따른 태양전지의 제조방법은, 기판의 상부에 제1 전극층을 형성하는 단계; 상기 제1 전극층의 상부에 제1 반도체층을 형성하는 제1 반도체층 형성단계; 상기 제1 반도체층의 상부에 제1 진성반도체층을 형성하는 제1 진성반도체층 형성단계; 상기 제1 진성반도체층의 상부에 상기 제1 반도체층의 극성과 상이한 극성을 가지는 제2 반도체층을 형성하는 제2 반도체층 형성단계;를 포함하며, 상기 제1 진성반도체층 형성단계는, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 비정질층을 형성하는 비정질층 형성단계 및 결정질 실리콘(c-Si)으로 구성된 결정질층을 형성하는 결정질층 형성단계를 각각 적어도 하나 이상 포함할 수 있다.According to another aspect of the present invention for achieving the above object, a method of manufacturing a solar cell according to the present invention, forming a first electrode layer on the substrate; A first semiconductor layer forming step of forming a first semiconductor layer on the first electrode layer; A first intrinsic semiconductor layer forming step of forming a first intrinsic semiconductor layer on the first semiconductor layer; And a second semiconductor layer forming step of forming a second semiconductor layer having a polarity different from that of the first semiconductor layer on the first intrinsic semiconductor layer, wherein the first intrinsic semiconductor layer forming step is amorphous. At least one may include an amorphous layer forming step of forming an amorphous layer made of silicon germanium (a-SiGe) and a crystalline layer forming step of forming a crystalline layer consisting of crystalline silicon (c-Si).
또한, 상기 태양전지의 제조방법은, 상기 제2 반도체층의 상부에 제2 전극층(140)를 형성하는 제2 전극층 형성단계;를 더 포함할 수 있다. In addition, the method of manufacturing the solar cell may further include a second electrode layer forming step of forming a
또한, 상기 태양전지의 제조방법은, 상기 제2 반도체층의 상부에 상기 제1 반도체층의 극성과 동일한 극성을 가지는 제3 반도체층을 형성하는 제3 반도체층 형성단계; 상기 제3 반도체층의 상부에 비정질 실리콘(a-Si)으로 구성된 제2 진성반도체층을 형성하는 제2 진성반도체층 형성단계; 상기 제2 진성반도체층의 상부에 상기 제1 반도체층의 극성과 상이한 극성을 가지는 제4 반도체층을 형성하는 제4 반도체층 형성단계; 상기 제4 반도체층의 상부에 제2 전극층를 형성하는 제2 전극층 형성단계;를 더 포함할 수 있다.In addition, the manufacturing method of the solar cell, the third semiconductor layer forming step of forming a third semiconductor layer having the same polarity as the polarity of the first semiconductor layer on the second semiconductor layer; A second intrinsic semiconductor layer forming step of forming a second intrinsic semiconductor layer made of amorphous silicon (a-Si) on the third semiconductor layer; A fourth semiconductor layer forming step of forming a fourth semiconductor layer having a polarity different from that of the first semiconductor layer on the second intrinsic semiconductor layer; A second electrode layer forming step of forming a second electrode layer on the fourth semiconductor layer; may further include.
또한, 상기 기판은 가요성 플라스틱 필름이고, 상기 제1 반도체층은 N형 반도체층이고, 상기 제2 반도체층은 P형 반도체층이며, 상기 제2 전극층은 투명 전도층일 수 있다. The substrate may be a flexible plastic film, the first semiconductor layer may be an N-type semiconductor layer, the second semiconductor layer may be a P-type semiconductor layer, and the second electrode layer may be a transparent conductive layer.
또한, 상기 기판은 유리 기판이고, 상기 제1 반도체층은 P형 반도체층이고, 상기 제2 반도체층은 N형 반도체층이며, 상기 제1 전극층은 투명 전도층일 수 있다. The substrate may be a glass substrate, the first semiconductor layer may be a P-type semiconductor layer, the second semiconductor layer may be an N-type semiconductor layer, and the first electrode layer may be a transparent conductive layer.
또한, 상기 제1 진성반도체층 내에서 상기 제1 반도체 및 상기 제2 반도체층과 인접한 상단층과 하단층에는, 상기 반도체층이 결정질 실리콘(c-Si)계열 물질인 경우 상기 결정질층이 배치되고, 상기 반도체층이 비정질 실리콘(a-Si)계열 물질인 경우 상기 비정질층이 배치될 수 있다. The crystalline layer may be disposed in the upper and lower layers adjacent to the first and second semiconductor layers in the first intrinsic semiconductor layer, when the semiconductor layer is a crystalline silicon (c-Si) based material. When the semiconductor layer is an amorphous silicon (a-Si) based material, the amorphous layer may be disposed.
또한, 상기 상단층과 상기 하단층 사이에는, 상기 적어도 하나 이상의 결정질층 및 상기 적어도 하나 이상의 비정질층이 번갈아 배치될 수 있다.In addition, the at least one crystalline layer and the at least one amorphous layer may be alternately disposed between the upper layer and the lower layer.
또한, 상기 제1 진성반도체층에 대한 상기 결정질층의 부피비율은 1% 내지 15%일 수 있다.In addition, the volume ratio of the crystalline layer to the first intrinsic semiconductor layer may be 1% to 15%.
또한, 상기 결정질층은 미세결정질 실리콘일 수 있다.In addition, the crystalline layer may be microcrystalline silicon.
본 발명에 따른 과제 해결 수단에 따르면, 본 발명은 장파장대의 태양광을 흡수하면서, 동시에 단락전류밀도의 감소현상도 방지할 수 있는 효과를 가진다. 또한, 본 발명은 종래의 태양전지의 구조를 크게 변경하지 않으면서도 태양전지의 효율을 향상시키는 효과를 가진다. According to the problem solving means which concerns on this invention, this invention has the effect which can absorb the sunlight of a long wavelength band and at the same time prevent the reduction phenomenon of short-circuit current density. In addition, the present invention has the effect of improving the efficiency of the solar cell without significantly changing the structure of the conventional solar cell.
도 1은 종래기술에 따른 태양전지의 개략적인 단면도이다.
도 2는 본 발명에 따른 싱글형 태양전지의 개략적인 단면도이다.
도 3a 내지 도 3c는 본 발명에 따른 싱글형 태양전지의 제1 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 4a 내지 도 4b는 본 발명에 따른 싱글형 태양전지의 제2 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 5a 내지 도 5c는 본 발명에 따른 싱글형 태양전지의 제3 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 6a 내지 도 6c는 본 발명에 따른 싱글형 태양전지의 제4 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 7은 본 발명에 따른 텐덤형 태양전지의 개략적인 단면도이다.
도 8a 내지 도 8c는 본 발명에 따른 텐덤형 태양전지의 제1 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 9a 내지 도 9b는 본 발명에 따른 텐덤형 태양전지의 제2 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 10a 내지 도 10c는 본 발명에 따른 텐덤형 태양전지의 제3 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 11a 내지 도 11c는 본 발명에 따른 텐덤형 태양전지의 제4 실시예 및 추가 실시예에 대한 개략적인 단면도이다.
도 12는 본 발명에 따른 싱글형 태양전지의 실시예들 및 템덤형 태양전지의 실시예들을 제1 반도체층, 제1 진성반도체층 및 제2 반도체층의 구성물질에 따라 정리한 표이다.
도 13은 본 발명의 일 실시예에 따른 태양전지의 제조방법에 대한 개략적인 플로우챠트이다.
도 14는 본 발명의 다른 일 실시예에 따른 태양전지의 제조방법에 대한 개략적인 플로우챠트이다.
도 15는 종래 기술에 따른 태양전지의 효율과 본 발명에 따른 태양전지의 효율을 나타내는 개략적인 그래프이다.1 is a schematic cross-sectional view of a solar cell according to the prior art.
2 is a schematic cross-sectional view of a single solar cell according to the present invention.
3A to 3C are schematic cross-sectional views of a first embodiment and a further embodiment of a single solar cell according to the present invention.
4A-4B are schematic cross-sectional views of a second and further embodiment of a single solar cell according to the present invention.
5A to 5C are schematic cross-sectional views of a third embodiment and a further embodiment of a single solar cell according to the present invention.
6A to 6C are schematic cross-sectional views of a fourth embodiment and a further embodiment of a single solar cell according to the present invention.
7 is a schematic cross-sectional view of a tandem solar cell according to the present invention.
8A to 8C are schematic cross-sectional views of a first embodiment and a further embodiment of a tandem solar cell according to the present invention.
9A to 9B are schematic cross-sectional views of a second embodiment and a further embodiment of a tandem solar cell according to the present invention.
10A to 10C are schematic cross-sectional views of a third embodiment and a further embodiment of a tandem solar cell according to the present invention.
11A to 11C are schematic cross-sectional views of a fourth embodiment and a further embodiment of a tandem solar cell according to the present invention.
FIG. 12 is a table listing embodiments of a single solar cell and embodiments of a tandem solar cell according to the present invention according to constituent materials of the first semiconductor layer, the first intrinsic semiconductor layer, and the second semiconductor layer.
13 is a schematic flowchart of a method of manufacturing a solar cell according to an embodiment of the present invention.
14 is a schematic flowchart of a method of manufacturing a solar cell according to another embodiment of the present invention.
15 is a schematic graph showing the efficiency of the solar cell according to the prior art and the efficiency of the solar cell according to the present invention.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다. 여기서 각 도면의 구성요소들에 대해 참조부호를 부가함에 있어서 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, like reference numerals refer to like elements throughout. The same reference numerals in the drawings denote like elements throughout the drawings.
본 발명에 대한 설명에 앞서, 태양전지는 PIN 반도체층의 적층 층수에 따라 분류될 수 있으며, 이하에서는 PIN 반도체층이 하나인 경우 싱글형 태양전지라 하고, PIN 반도체층이 두 개인 경우 템덤형 태양전지라 한다. 이하에서는, 우선 도면을 참고하여 싱글형 태양전지(single type solar cell)에 대하여 구체적으로 기술한 후, 탬덤형 태양전지(tandem solar cell)에 대하여 구체적으로 기술하기로 한다. Prior to the description of the present invention, solar cells may be classified according to the number of stacked layers of a PIN semiconductor layer. Hereinafter, a single PIN semiconductor layer is referred to as a single type solar cell, and in the case of two PIN semiconductor layers, a tandem solar cell. It is called a battery. Hereinafter, first, a single type solar cell will be described in detail with reference to the drawings, and then a tandem solar cell will be described in detail.
도 2는 본 발명에 따른 싱글형 태양전지(100)의 개략적인 단면도이다.2 is a schematic cross-sectional view of a single
도 2에 도시된 바와 같이, 본 발명에 따른 싱글형 태양전지(100)는, 기판(110), 상기 기판(110)의 상부에 형성된 제1 전극층(120), 상기 제1 전극층(120)의 상부에 형성된 제1 반도체층(131), 상기 제1 반도체층(131)의 상부에 형성되는 제1 진성반도체층(133), 상기 제1 진성반도체층(133)의 상부에 형성되며 상기 제1 반도체층(131)과 상이한 극성을 가지는 제2 반도체층(135); 및 상기 제2 반도체층(135)의 상부에 형성된 제2 전극층(140);을 포함한다.As shown in FIG. 2, the single
여기서, 제1 반도체층(131) 및 제2 반도체층(135)은 각각 PIN 반도체층에서 P형 반도체층 및 N형 반도체층 중 하나의 반도체층에 대응된다. 제1 진성반도체층(133)(Intrinsic Layer)은 대부분이 비정질 실리콘게르마늄(a-SiGe)으로 구성되며 부분적으로 적어도 하나 이상의 결정질 실리콘(c-Si)으로 구성된 결정질층(133b)을 포함한다. 즉, 상기 제1 진성반도체층(133)은 층상 구조를 가진다.Here, the
기판(110)은 유리 기판이거나 또는 가요성 플라스틱 필름일 수 있다.
상기 기판(110)이 유리 기판인 경우 상기 태양전지는 유리 기판을 통하여 태양광을 흡수하고, 상기 기판(110)이 가요성 플라스틱 필름인 경우 상기 태양전지는 기판(110)의 반대쪽에 위치하는 제2 전극층(140)를 통하여 빛을 흡수한다. 이는, 유리 기판인 경우 광투과율이 높아 태양광을 기판(110) 쪽에서 흡수할 수 있으나, 가요성 플라스틱 필름인 경우 상기 가요성 플라스틱 필름이 반투명 재질 또는 불투명 재질이므로 광투과율이 낮아 기판(110) 쪽에서는 (충분한 광량의) 태양광을 흡수할 수 없기 때문이다. 이때, 기판(110)이 가요성 플라스틱 필름으로 구성된 태양전지를 일반적으로 플렉서블 태양전지(Flexible Solar Cell)라고 한다.When the
추가적으로, 상기 기판은 Al 또는 Stainless Steel로 구성된 박막일 수 있다.In addition, the substrate may be a thin film made of Al or Stainless Steel.
전술한 바와 같이, 기판(110)이 유리 기판인 경우와 기판(110)이 가요성 플라스틱 필름인 경우 태양전지에서의 태양광의 입광면이 상이하여 PIN 반도체층에서 P형 반도체층, 진성반도체층 및 N형 반도체층의 적층순서도 상이하게 되므로, 이하에서는 기판(110)이 유리 기판인 경우와 기판(110)이 가요성 플라스틱 필름인 경우를 나누어 기술하기로 한다.As described above, when the
우선, 기판(110)이 유리 기판(110)인 경우, 상기 기판(110)의 상부에 형성되는 제1 전극층(120)은 투명 전도층이고, 상기 제1 전극층(120)의 상부에 형성되는 제1 반도체층(131)은 P형 반도체층이며, 제1 진성반도체층(133)의 상부에 형성되는 제2 반도체층(135)은 N형 반도체층이다. 즉, 유리 기판(110)의 상부에는 투명 전도층이 형성되고, 상기 투명 전도층의 상부에는 P형 반도체층이 형성되며, 상기 P형 반도체층의 상부에는 제1 진성반도체층(133)이 형성되며, 상기 제1 진성반도체층(133)의 상부에는 N형 반도체층이 형성된다.First, when the
제1 전극층(120)은 기판(110)의 상면에 적층되며, 상기 제1 전극층(120)은 기판(110)을 입광면으로 하여 흡수되는 태양광이 제1 반도체층(131), 제1 진성반도체층(133) 및 제2 반도체에 도달할 수 있도록 투명 전도층(또는 투명 전도성 물질)(Transparent Conductive Oxide, TCO)로 구성된다. 예를 들어, 상기 제1 전극층(120)을 구성하는 투명 전도성 물질로는 ITO(Indium Tin Oxide), FTO(Fluorine doped Tin Oxide), ZnO, ZnO:B, ZnO:Al, Ag, SnO2, SnO2:F, ZnO:Ga2O3, ZnO:Al2O3, SnO2: Sb2O3 등을 들 수 있다.The
제1 전극층(120)은 태양광이 입사하는 면이기 때문에 입사되는 태양광이 태양전지 내부로 최대한 흡수될 수 있도록 하는 것이 중요하며, 이를 위해서 상기 제1 전극층(120)은 요철구조(도면에 도시되지 않음)를 구비할 수 있다. 상기 제1 전극층(120)이 요철구조를 구비할 경우, 입사되는 태양광이 태양전지 외부로 반사되는 비율을 감소시킬 수 있으며, 그와 더불어 입사되는 태양광의 산란에 의해 태양전지 내부로 태양광이 흡수되는 비율을 증가시킬 수 있어, 태양전지의 효율을 증진시킬 수 있는 효과를 가진다.Since the
도면에 도시되진 않았지만, 제1 전극부에는 상기 제1 전극부를 복수 개로 이격시키는 제1 트렌치가 형성된다. 상기 제1 트렌치는 예를 들어 상기 제1 전극부가 기판(110)의 상부에 형성된 후에 레이저 스크라이빙 공정(laser scribing)을 거쳐 형성될 수 있다. Although not shown in the drawings, a first trench is formed in the first electrode part to space the plurality of first electrode parts. For example, the first trench may be formed through a laser scribing process after the first electrode part is formed on the
제1 반도체층(131)은 P형 반도체층이고, 제2 반도체층(135)은 N형 반도체층이다. 유리 기판(110)의 경우 제1 전극부에 가까이 배치되는 제1 반도체층(131)이 P형 반도체층으로 형성하는 이유는, 일반적으로 정공의 드리프트 이동도(Drift Mobility)가 전자의 이동도에 비해 낮기 때문에 입사광에 의한 수집효율을 극대화하기 위하여 P형 반도체 물질을 입광면에 가깝게 형성하기 위함이다. The
상기 제1 반도체층(131) 및 상기 제2 반도체층(135)은 결정질 실리콘(c-Si)계열 물질 또는 비정질 실리콘(a-Si)계열 물질에 3가 원소 또는 5가 원소를 도핑하여 형성될 수 있다.The
상기 비정질 실리콘(a-Si)계열 물질은 예를 들어 비정질 실리콘(a-Si)(a-Si) 또는 비정질 실리콘게르마늄(a-SiGe)(amorphous silicon-germanium; a-SiGe:H)일 수 있고, 상기 결정질 실리콘(c-Si)계열 물질은 예를 들어 마이크로결정 실리콘(microcrystalline silicone; μc-Si:H) 또는 나노결정 실리콘(nanocrystalline silicone; nc-Si:H)일 수 있다.The amorphous silicon (a-Si) based material may be, for example, amorphous silicon (a-Si) (a-Si) or amorphous silicon-germanium (a-SiGe) (a-SiGe: H) The crystalline silicon (c-Si) based material may be, for example, microcrystalline silicone (μc-Si: H) or nanocrystalline silicone (nc-Si: H).
또한, 상기 제1 반도체층(131) 및 상기 제2 반도체층(135)은 다중접합 반도체층에 3가 원소 또는 5가 원소를 도핑하여 형성될 수 있다. In addition, the
상기 다중접합 반도체층은 비정질 실리콘/비정질 실리콘(a-Si:H/a-Si:H), 비정질 실리콘/마이크로결정 실리콘(a-Si:H/μc-Si:H), 비정질 실리콘/다결정실리콘(a-Si:H/poly-Si), 비정질 실리콘/비정질 실리콘게르마늄(a-Si:H/a-SiGe:H) 이중접합; 비정질실리콘/마이크로결정 실리콘/마이크로결정 실리콘(a-Si:H/μc-Si:H/μc-Si:H), 비정질 실리콘/비정질 실리콘게르마늄/비정질 실리콘게르마늄(a-Si:H/a-SiGe:H/a-SiGe:H), 비정질 실리콘/비정질 실리콘게르마늄/마이크로결정 실리콘(a-Si:H/a-SiGe:H/μc-Si:H) 삼중접합 구조로 형성될 수도 있다. The multi-junction semiconductor layer includes amorphous silicon / amorphous silicon (a-Si: H / a-Si: H), amorphous silicon / microcrystalline silicon (a-Si: H / μc-Si: H), amorphous silicon / polycrystalline silicon (a-Si: H / poly-Si), amorphous silicon / amorphous silicon germanium (a-Si: H / a-SiGe: H) double junction; Amorphous Silicon / Microcrystalline Silicon / Microcrystalline Silicon (a-Si: H / μc-Si: H / μc-Si: H), Amorphous Silicon / Amorphous Silicon Germanium / Amorphous Silicon Germanium (a-Si: H / a-SiGe : H / a-SiGe: H) and amorphous silicon / amorphous silicon germanium / microcrystalline silicon (a-Si: H / a-SiGe: H / μc-Si: H) triple junction structure.
상기 제1 반도체층(131) 및 상기 제2 반도체층(135)이 어떠한 물질로 구성되는지에 따라 또는 상기 제1 반도체층(131) 및 상기 제2 반도체층(135)에 포함된 다수의 층 중 제1 진성반도체층(133)과 인접한 층이 어떠한 물질로 구성되는지에 따라, 후술하는 바와 같이 층상구조를 가지는 제1 진성반도체층(133)에 포함되는 비정질층(133a) 및 결정질층(133b)의 배치가 결정되는바, 이에 대하여는 도면을 참고하여 후술하기로 한다. Depending on what material the
제1 진성반도체층(133)은 대부분이 비정질 실리콘게르마늄(a-SiGe)으로 구성되며 부분적으로 적어도 하나 이상의 결정질 실리콘(c-Si)으로 구성된 결정질층(133b)을 포함한다. The first
구체적으로, 상기 제1 진성반도체층(133)은 비정질 실리콘게르마늄(a-SiGe)으로 구성된 적어도 하나 이상의 비정질층(133a) 및 결정질 실리콘(c-Si)으로 구성된 적어도 하나 이상의 결정질층(133b)을 포함하는 층상 구조를 가진다. 상기 결정질층(133b)을 구성하는 결정질 실리콘(c-Si)은 마이크로결정 실리콘(microcrystalline silicone; μc-Si:H) 또는 나노결정 실리콘(nanocrystalline silicone; nc-Si:H)이다. 제1 진성반도체층(133)의 층상구조에 대해서는 이하에서 도면을 참고하여 구체적으로 기술하기로 한다.Specifically, the first
상기 제1 진성반도체층(133)이 비정질 실리콘게르마늄(a-SiGe)으로 구성된 비정질층(133a)과 결정질층(133b)으로 구성됨으로써, 본 발명에 따른 태양전지는 장파장대의 태양광과 단파장대의 태양광을 모두 흡수하여 광전효과를 발생시킬 수 있으며, 동시에 전도도(Conductivity)가 높은 결정질층(133b)으로 인해 비정질 실리콘게르마늄(a-SiGe)으로만 구성된 진성반도체층에 비해 결함 부분을 감소시킬 수 있고, 이로 인해 태양전지의 단락전류밀도가 결함 부분으로 인해 감소되는 현상을 방지할 수 있다. 또한, 실리콘의 순도가 높은 결정질층(133b)을 비정질 실리콘게르마늄(a-SiGe)에 삽입함으로써 결정질층(133b)에서 해리된 전자와 정공이 비정질 실리콘게르마늄(a-SiGe)에 추가로 유입되어 전극층(120, 140)으로 전자와 정공이 잘 이동되게 도와준다.Since the first
도면에 도시되진 않았지만, 제1 반도체층(131), 제1 진성반도체층(133) 및 제2 반도체층(135)으로 구성된 PIN 반도체층에는 상기 PIN 반도체층을 복수 개로 이격시키며 상기 제1 트렌치와 이격되어 배치되는 제2 트렌치가 형성된다. 상기 제2 트렌치는 예를 들어 상기 PIN 반도체층이 제1 전극층(120)의 상부에 형성된 후에 레이저 스크라이빙 공정(laser scribing) 또는 식각 공정(etching)을 거쳐 형성될 수 있다. Although not shown in the drawing, the PIN semiconductor layer including the
제2 전극층(140)은 제2 반도체층(135)의 상면에 적층되며, 제2 트렌치에도 충진되어 제1 전극층(120)과 전기적으로 접속된다. 상기 제2 전극층(140)은, ITO(Indium Tin Oxide), FTO(Fluorine doped Tin Oxide), ZnO, ZnO:B, ZnO:Al, Ag, SnO2, SnO2:F, ZnO:Ga2O3, ZnO:Al2O3, SnO2: Sb2O3 등과 같은 투명 전도성 물질로 구성된 투명 전도층(Transparent Conductive Oxide, TCO)이거나, 또는 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu 및 Ag+Al+Zn 중 하나의 금속물질로 구성된 전극층일 수 있다.The
도면에 도시되진 않았지만, 제2 전극층(140) 및/또는 제1 진성반도체(130)에는 상기 제2 전극층(140) 및/또는 상기 제1 진성반도체층(133)을 복수 개로 이격시키며 상기 제2 트렌치와 이격되어 배치되는 제3 트렌치가 형성된다. 상기 제3 트렌치는 예를 들어 상기 제2 전극층(140)이 제2 반도체층(135)의 상부에 형성된 후에 레이저 스크라이빙 공정(laser scribing)을 거쳐 형성될 수 있다. Although not shown in the drawing, the
기판(110)의 다른 실시예로서, 기판(110)이 가요성 플라스틱 필름인 경우(즉, 플렉서블 태양전지의 경우), 상기 제1 전극층(120)의 상부에 형성되는 제1 반도체층(131)은 N형 반도체층이며, 제1 진성반도체층(133)의 상부에 형성되는 제2 반도체층(135)은 P형 반도체층이며, 상기 제2 반도체층(135)의 상부에 형성되는 제2 전극층(140)은 투명 전도층이다. 즉, 가요성 플라스틱 필름의 상부에는 제1 전극층(120)이 형성되고, 상기 제1 전극층(120)의 상부에는 N형 반도체층이 형성되며, 상기 N형 반도체층의 상부에는 제1 진성반도체층(133)이 형성되며, 상기 제1 진성반도체층(133)의 상부에는 P형 반도체층이 형성되며, 상기 P형 반도체층의 상부에는 투명 전도층(즉, 제2 전극층(140))이 형성된다. In another embodiment of the
제1 전극층(120)은 기판(110)의 상면에 적층되며, 상기 제1 전극층(120)은 유리 기판(110)인 경우와 달리 제1 전극층(120)을 입광면으로 하여 태양광이 입사되지 않기 때문에 반드시 투명 전도층일 필요가 없다. 따라서, 상기 제1 전극층(120)은 ITO(Indium Tin Oxide), FTO(Fluorine doped Tin Oxide), ZnO, ZnO:B, ZnO:Al, Ag, SnO2, SnO2:F, ZnO:Ga2O3, ZnO:Al2O3, SnO2: Sb2O3 등과 같은 투명 전도성 물질로 구성된 투명 전도층(Transparent Conductive Oxide, TCO)이거나, 또는 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu 및 Ag+Al+Zn 중 하나의 금속물질로 구성된 전극층일 수 있다.The
도면에 도시되진 않았지만, 제1 전극부에는 상기 제1 전극부를 복수 개로 이격시키는 제1 트렌치가 형성된다. 상기 제1 트렌치는 예를 들어 상기 제1 전극부가 기판(110)의 상부에 형성된 후에 레이저 스크라이빙 공정(laser scribing)을 거쳐 형성될 수 있다. Although not shown in the drawings, a first trench is formed in the first electrode part to space the plurality of first electrode parts. For example, the first trench may be formed through a laser scribing process after the first electrode part is formed on the
제1 반도체층(131)은 N형 반도체층이고, 제2 반도체층(135)은 P형 반도체층이다. 기판(110)이 가요성 플라스틱 필름인 경우 태양광이 기판(110)을 통하여 입사되는 것이 아니라 기판(110)의 반도쪽에 위치하는 투명 전도층인 제2 전극층(140)을 통하여 입사된다. 이로 인해, 태양광이 입사되는 제2 전극층(140)에 가까이 배치되는 제2 반도체층(135)이 P형 반도체층으로 형성된다. The
상기 제1 반도체층(131) 및 상기 제2 반도체층(135)은 결정질 실리콘(c-Si)계열 물질 또는 비정질 실리콘(a-Si)계열 물질에 3가 원소 또는 5가 원소를 도핑하여 형성될 수 있다.The
상기 비정질 실리콘(a-Si)계열 물질은 예를 들어 비정질 실리콘(a-Si)(a-Si) 또는 비정질 실리콘게르마늄(a-SiGe)(amorphous silicon-germanium; a-SiGe:H)일 수 있고, 상기 결정질 실리콘(c-Si)계열 물질은 예를 들어 마이크로결정 실리콘(microcrystalline silicone; μc-Si:H) 또는 나노결정 실리콘(nanocrystalline silicone; nc-Si:H)일 수 있다.The amorphous silicon (a-Si) based material may be, for example, amorphous silicon (a-Si) (a-Si) or amorphous silicon-germanium (a-SiGe) (a-SiGe: H) The crystalline silicon (c-Si) based material may be, for example, microcrystalline silicone (μc-Si: H) or nanocrystalline silicone (nc-Si: H).
또한, 상기 제1 반도체층(131) 및 상기 제2 반도체층(135)은 다중접합 반도체층에 3가 원소 또는 5가 원소를 도핑하여 형성될 수 있다. In addition, the
상기 다중접합 반도체층은 비정질 실리콘/비정질 실리콘(a-Si:H/a-Si:H), 비정질 실리콘/마이크로결정 실리콘(a-Si:H/μc-Si:H), 비정질 실리콘/다결정실리콘(a-Si:H/poly-Si), 비정질 실리콘/비정질 실리콘게르마늄(a-Si:H/a-SiGe:H) 이중접합; 비정질실리콘/마이크로결정 실리콘/마이크로결정 실리콘(a-Si:H/μc-Si:H/μc-Si:H), 비정질 실리콘/비정질 실리콘게르마늄/비정질 실리콘게르마늄(a-Si:H/a-SiGe:H/a-SiGe:H), 비정질 실리콘/비정질 실리콘게르마늄/마이크로결정 실리콘(a-Si:H/a-SiGe:H/μc-Si:H) 삼중접합 구조로 형성될 수도 있다. The multi-junction semiconductor layer includes amorphous silicon / amorphous silicon (a-Si: H / a-Si: H), amorphous silicon / microcrystalline silicon (a-Si: H / μc-Si: H), amorphous silicon / polycrystalline silicon (a-Si: H / poly-Si), amorphous silicon / amorphous silicon germanium (a-Si: H / a-SiGe: H) double junction; Amorphous Silicon / Microcrystalline Silicon / Microcrystalline Silicon (a-Si: H / μc-Si: H / μc-Si: H), Amorphous Silicon / Amorphous Silicon Germanium / Amorphous Silicon Germanium (a-Si: H / a-SiGe : H / a-SiGe: H) and amorphous silicon / amorphous silicon germanium / microcrystalline silicon (a-Si: H / a-SiGe: H / μc-Si: H) triple junction structure.
상기 제1 반도체층(131) 및 상기 제2 반도체층(135)이 어떠한 물질로 구성되는지에 따라 또는 상기 제1 반도체층(131) 및 상기 제2 반도체층(135)에 포함된 다수의 층 중 제1 진성반도체층(133)과 인접한 층이 어떠한 물질로 구성되는지에 따라, 후술하는 바와 같이 층상구조를 가지는 제1 진성반도체층(133)에 포함되는 비정질층(133a) 및 결정질층(133b)의 배치가 결정되는바, 이에 대하여는 도면을 참고하여 후술하기로 한다. Depending on what material the
제1 진성반도체층(133)은 대부분이 비정질 실리콘게르마늄(a-SiGe)으로 구성되며 부분적으로 적어도 하나 이상의 결정질 실리콘(c-Si)으로 구성된 결정질층(133b)을 포함한다. The first
구체적으로, 상기 제1 진성반도체층(133)은 비정질 실리콘게르마늄(a-SiGe)으로 구성된 적어도 하나 이상의 비정질층(133a) 및 결정질 실리콘(c-Si)으로 구성된 적어도 하나 이상의 결정질층(133b)을 포함하는 층상 구조를 가진다. 상기 결정질층(133b)을 구성하는 결정질 실리콘(c-Si)은 마이크로결정 실리콘(microcrystalline silicone; μc-Si:H) 또는 나노결정 실리콘(nanocrystalline silicone; nc-Si:H)이다. 제1 진성반도체층(133)의 층상구조에 대해서는 이하에서 도면을 참고하여 구체적으로 기술하기로 한다.Specifically, the first
상기 제1 진성반도체층(133)이 비정질 실리콘게르마늄(a-SiGe)으로 구성된 비정질층(133a)과 결정질층(133b)으로 구성됨으로써, 본 발명에 따른 태양전지는 장파장대의 태양광과 단파장대의 태양광을 모두 흡수하여 광전효과를 발생시킬 수 있으며, 동시에 전도도(Conductivity)가 높은 결정질층(133b)으로 인해 비정질 실리콘게르마늄(a-SiGe)으로만 구성된 진성반도체층에 비해 결함 부분을 감소시킬 수 있고, 이로 인해 태양전지의 단락전류밀도가 결함 부분으로 인해 감소되는 현상을 방지할 수 있다. Since the first
도면에 도시되진 않았지만, 제1 반도체층(131), 제1 진성반도체층(133) 및 제2 반도체층(135)으로 구성된 PIN 반도체층에는 상기 PIN 반도체층을 복수 개로 이격시키며 상기 제1 트렌치와 이격되어 배치되는 제2 트렌치가 형성된다. 상기 제2 트렌치는 예를 들어 상기 PIN 반도체층이 제1 전극층(120)의 상부에 형성된 후에 레이저 스크라이빙 공정(laser scribing) 또는 식각 공정(etching)을 거쳐 형성될 수 있다. Although not shown in the drawing, the PIN semiconductor layer including the
제2 전극층(140)은 제2 반도체층(135)의 상면에 적층되며, 제2 트렌치에도 충진되어 제1 전극층(120)과 전기적으로 접속된다. 상기 제2 전극층(140)은 입광면으로서 흡수되는 태양광이 제2 반도체층(135), 제1 진성반도체층(133) 및 제1 반도체에 도달할 수 있도록 투명 전도층(또는 투명 전도성 물질)(Transparent Conductive Oxide, TCO)으로 구성된다. 예를 들어, 상기 제2 전극층(140)을 구성하는 투명 전도성 물질로는 ITO(Indium Tin Oxide), FTO(Fluorine doped Tin Oxide), ZnO, ZnO:B, ZnO:Al, Ag, SnO2, SnO2:F, ZnO:Ga2O3, ZnO:Al2O3, SnO2: Sb2O3 등을 들 수 있다.The
제2 전극층(140)은 태양광이 입사하는 면이기 때문에 입사되는 태양광이 태양전지 내부로 최대한 흡수될 수 있도록 하는 것이 중요하며, 이를 위해서 상기 제2 전극층(140)은 요철구조(도면에 도시되지 않음)를 구비할 수 있다. 상기 제2 전극층(140)이 요철구조를 구비할 경우, 입사되는 태양광이 태양전지 외부로 반사되는 비율을 감소시킬 수 있으며, 그와 더불어 입사되는 태양광의 산란에 의해 태양전지 내부로 태양광이 흡수되는 비율을 증가시킬 수 있어, 태양전지의 효율을 증진시킬 수 있는 효과를 가진다.Since the
도면에 도시되진 않았지만, 제2 전극층(140) 및/또는 제1 진성반도체(130)에는 상기 제2 전극층(140) 및/또는 상기 제1 진성반도체층(133)을 복수 개로 이격시키며 상기 제2 트렌치와 이격되어 배치되는 제3 트렌치가 형성된다. 상기 제3 트렌치는 예를 들어 상기 제2 전극층(140)이 제2 반도체층(135)의 상부에 형성된 후에 레이저 스크라이빙 공정(laser scribing)을 거쳐 형성될 수 있다.Although not shown in the drawing, the
진성반도체층은 제1 반도체층(131)과 제2 반도체층(135)의 밴드갭 에너지 차이를 보완하기 위한 층이므로, 제1 반도체층(131)과 제1 진성반도체층(133) 그리고 제2 반도체층(135)과 제1 진성반도체층(133)이 인접하는 층들은 유사하거나 동일한 물질로 구성되어야 한다. 예를 들어, 제1 반도체층(131) 또는 제1 반도체층(131)의 상단층이 결정질 실리콘(c-Si)계열 물질인 경우 제1 진성반도체층(133)의 하단층은 결정질층(133b)이 되어야 하고, 제2 반도체층(135) 또는 제2 반도체층(135)의 하단층이 비정질 실리콘(a-Si)계열 물질인 경우 제1 진성반도체층(133)의 상단층은 결정질층(133b)이 되어야 한다. 즉, 제1 반도체층(131) 또는 제1 반도체층(131)의 상단층 그리고 제2 반도체층(135) 또는 제2 반도체층(135)의 하단층을 구성하는 물질의 종류에 따라, 제1 진성반도체층(133)에 포함된 비정질층(133a)과 결정질층(133b)의 배치구조가 결정되므로, 이하에서는 제1 진성반도체층(133)에서 비정질층(133a)과 결정질층(133b)의 배치구조에 대한 다양한 실시예들에 대하여 기술하기로 한다.Since the intrinsic semiconductor layer is a layer to compensate for the difference in the bandgap energy between the
도 3a 내지 도 3c는 본 발명에 따른 싱글형 태양전지(100)의 제1 실시예 및 추가 실시예에 대한 개략적인 단면도이다. 3A-3C are schematic cross-sectional views of a first embodiment and a further embodiment of a single
도 3a 내지 도 3c에 도시된 바와 같이, 제1 실시예 및 그 추가 실시예에 따른 싱글형 태양전지(100)의 제1 반도체층(131) 및 제2 반도체층(135)은 모두 비정질 실리콘(a-Si)계열 물질로 구성된다. 물론, 전술한 제1 반도체층(131) 및 제2 반도체층(135)이 다중 접합층인 경우, 제1 반도체층(131)의 상단층 및 제2 반도체층(135)의 하단층이 모두 비정질 실리콘(a-Si)계열 물질로 구성될 수 있다. As shown in FIGS. 3A to 3C, both the
도 3a는 본 발명에 따른 싱글형 태양전지(100)의 제1 실시예에 대한 개략적인 단면도이다. 3A is a schematic cross-sectional view of a first embodiment of a single
도 3a에 도시된 바와 같이, 제1 진성반도체층(133)은 두 개의 비정질층(133a)과 상기 비정질층(133a) 사이에 삽입 배치되는 하나의 결정질층(133b)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 두 개의 비정질층(133a)은 제1 반도체층(131) 및 제2 반도체층(135)과 인접한 상단층 및 하단층에 배치되고, 상기 상단층과 상기 하단층 사이에 하나의 결정질층(133b)이 배치된다. As shown in FIG. 3A, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 하나의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the one
상기 비정질층(133a)은 비정질 실리콘게르마늄(a-SiGe)으로 구성되고, 상기 결정질층(133b)은 결정질 실리콘(c-Si), 바람직하게는 마이크로크리스탈 실리콘(μc-Si) 또는 나노크리스탈 실리콘(nc-Si)으로 구성된다.The
도 3b는 도 3a의 제1 실시예의 제1 추가 실시예에 대한 개략적인 단면도이다. 3B is a schematic cross-sectional view of a first additional embodiment of the first embodiment of FIG. 3A.
도 3b에 도시된 바와 같이, 제1 진성반도체층(133)은 세 개의 비정질층(133a)과 상기 비정질층(133a)들 사이에 삽입 배치되는 두 개의 결정질층(133b)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 세 개의 비정질층(133a) 중 두 개의 비정질층(133a)은 제1 반도체층(131) 및 제2 반도체층(135)과 인접한 상단층 및 하단층에 배치되고, 상기 상단층과 상기 하단층 사이에는 두 개의 결정질층(133b)과 나머지 하나의 비정질층(133a)이 번갈아 배치된다. 비정질층(133a)의 두께가 두꺼워질수록 결정질층을 추가로 중간에 더 삽입하여 태양전지의 단락전류밀도를 증가시키고, 전도도가 높아지게 한다. 또한, 비정질 실리콘(a-Si)에서 단파장대의 빛이 흡수되고 비정질 실리콘게르마늄(a-SiGe)에서 장파장대의 빛이 흡수되는데, 결정질층(133b)에서는 비정질 실리콘(a-SiGe)과는 다른 단파장대의 빛을 흡수하여 태양전지의 효율을 더욱 증가시킨다.As shown in FIG. 3B, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 두 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다. Preferably, the volume ratio of the two
도 3c는 도 3a의 제1 실시예의 제2 추가 실시예에 대한 개략적인 단면도이다.3C is a schematic cross-sectional view of a second further embodiment of the first embodiment of FIG. 3A.
도 3c에 도시된 바와 같이, 제1 진성반도체층(133)은 네 개의 비정질층(133a)과 상기 비정질층(133a)들 사이에 삽입 배치되는 세 개의 결정질층(133b)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 네 개의 비정질층(133a) 중 두 개의 비정질층(133a)은 제1 반도체층(131) 및 제2 반도체층(135)과 인접한 상단층 및 하단층에 배치되고, 상기 상단층과 상기 하단층 사이에는 세 개의 결정질층(133b)과 나머지 두 개의 비정질층(133a)이 번갈아 배치된다. As shown in FIG. 3C, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 세 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the three
도 4a 내지 도 4b는 본 발명에 따른 싱글형 태양전지(100)의 제2 실시예 및 추가 실시예에 대한 개략적인 단면도이다.4A-4B are schematic cross-sectional views of a second and further embodiment of a single
도 4a 내지 도 4b에 도시된 바와 같이, 제2 실시예 및 그 추가 실시예에 따른 싱글형 태양전지(100)의 제1 반도체층(131) 및 제2 반도체층(135)은 모두 결정질 실리콘(c-Si)계열 물질로 구성된다. 물론, 전술한 제1 반도체층(131) 및 제2 반도체층(135)이 다중 접합층인 경우, 제1 반도체층(131)의 상단층 및 제2 반도체층(135)의 하단층이 모두 결정질 실리콘(c-Si)계열 물질로 구성될 수 있다. As shown in FIGS. 4A to 4B, both the
도 4a는 본 발명에 따른 싱글형 태양전지(100)의 제2 실시예에 대한 개략적인 단면도이다.4A is a schematic cross-sectional view of a second embodiment of a single
도 4a에 도시된 바와 같이, 제1 진성반도체층(133)은 두 개의 결정질층(133b)과 상기 결정질층(133b) 사이에 삽입 배치되는 하나의 비정질층(133a)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 두 개의 결정질층(133b)은 제1 반도체층(131) 및 제2 반도체층(135)과 인접한 상단층 및 하단층에 배치되고, 상기 상단층과 상기 하단층 사이에 하나의 비정질층(133a)이 배치된다. As shown in FIG. 4A, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 두 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the two
상기 비정질층(133a)은 비정질 실리콘게르마늄(a-SiGe)으로 구성되고, 상기 결정질층(133b)은 결정질 실리콘(c-Si), 바람직하게는 마이크로크리스탈 실리콘(μc-Si) 또는 나노크리스탈 실리콘(nc-Si)으로 구성된다.The
도 4b는 도 4a의 제2 실시예의 추가 실시예에 대한 개략적인 단면도이다.4B is a schematic cross-sectional view of a further embodiment of the second embodiment of FIG. 4A.
도 4b에 도시된 바와 같이, 제1 진성반도체층(133)은 세 개의 결정질층(133b)과 상기 결정질층(133b)들 사이에 삽입 배치되는 두 개의 비정질층(133a)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 세 개의 결정질층(133b) 중 두 개의 결정질층(133b)은 제1 반도체층(131) 및 제2 반도체층(135)과 인접한 상단층 및 하단층에 배치되고, 상기 상단층과 상기 하단층 사이에는 두 개의 비정질층(133a)과 나머지 하나의 결정질층(133b)이 번갈아 배치된다. As shown in FIG. 4B, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 세 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the three
도 5a 내지 도 5c는 본 발명에 따른 싱글형 태양전지(100)의 제3 실시예 및 추가 실시예에 대한 개략적인 단면도이다.5A to 5C are schematic cross-sectional views of a third embodiment and a further embodiment of a single
도 5a 내지 도 5c에 도시된 바와 같이, 제3 실시예 및 그 추가 실시예에 따른 싱글형 태양전지(100)의 제1 반도체층(131)은 결정질 실리콘(c-Si)계열 물질이고, 제2 반도체층(135)은 비정질 실리콘(a-Si)계열 물질로 구성된다. 물론, 전술한 제1 반도체층(131) 및 제2 반도체층(135)이 다중 접합층인 경우, 제1 반도체층(131)의 상단층이 결정질 실리콘(c-Si)계열 물질로 구성되고, 제2 반도체층(135)의 하단층이 비정질 실리콘(a-Si)계열 물질로 구성될 수 있다.As shown in FIGS. 5A to 5C, the
도 5a는 본 발명에 따른 싱글형 태양전지(100)의 제3 실시예에 대한 개략적인 단면도이다. 5A is a schematic cross-sectional view of a third embodiment of a single
도 5a에 도시된 바와 같이, 제1 진성반도체층(133)은 하나의 비정질층(133a)과 하나의 결정질층(133b)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 하나의 결정질층(133b)은 제1 반도체층(131)에 인접한 하단층에 배치되고, 상기 제1 진성반도체층(133)에 포함되는 하나의 비정질층(133a)은 제2 반도체층(135)에 인접한 상단층에 배치된다. As shown in FIG. 5A, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 하나의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the one
상기 비정질층(133a)은 비정질 실리콘게르마늄(a-SiGe)으로 구성되고, 상기 결정질층(133b)은 결정질 실리콘(c-Si), 바람직하게는 마이크로크리스탈 실리콘(μc-Si) 또는 나노크리스탈 실리콘(nc-Si)으로 구성된다.The
도 5b는 도 5a의 제3 실시예의 제1 추가 실시예에 대한 개략적인 단면도이다. FIG. 5B is a schematic cross-sectional view of a first additional embodiment of the third embodiment of FIG. 5A.
도 5b에 도시된 바와 같이, 제1 진성반도체층(133)은 두 개의 비정질층(133a)과 상기 비정질층(133a)들과 번갈아 배치되는 두 개의 결정질층(133b)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 두 개의 결정질층(133b) 중 하나의 결정질층(133b)은 제1 반도체층(131)과 인접한 하단층에 배치되고, 상기 제1 진성반도체층(133)에 포함되는 두 개의 비정질층(133a) 중 하나의 비정질층(133a)은 제2 반도체층(135)과 인접한 상단층에 배치되며, 상기 상단층과 상기 하단층 사이에는 나머지 하나의 결정질층(133b)과 나머지 하나의 비정질층(133a)이 번갈아 배치된다. As shown in FIG. 5B, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 두 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the two
도 5c는 도 5a의 제3 실시예의 제2 추가 실시예에 대한 개략적인 단면도이다.5C is a schematic cross-sectional view of a second additional embodiment of the third embodiment of FIG. 5A.
도 5c에 도시된 바와 같이, 제1 진성반도체층(133)은 세 개의 비정질층(133a)과 상기 비정질층(133a)들과 번갈아 배치되는 세 개의 결정질층(133b)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 세 개의 결정질층(133b) 중 하나의 결정질층(133b)은 제1 반도체층(131)과 인접한 하단층에 배치되고, 상기 제1 진성반도체층(133)에 포함되는 세 개의 비정질층(133a) 중 하나의 비정질층(133a)은 제2 반도체층(135)과 인접한 상단층에 배치되며, 상기 상단층과 상기 하단층 사이에는 나머지 두 개의 결정질층(133b)과 나머지 두 개의 비정질층(133a)이 번갈아 배치된다. As shown in FIG. 5C, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 세 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the three
도 6a 내지 도 6c는 본 발명에 따른 싱글형 태양전지(100)의 제4 실시예 및 추가 실시예에 대한 개략적인 단면도이다.6A-6C are schematic cross-sectional views of a fourth and further embodiments of a single
도 6a 내지 도 6c에 도시된 바와 같이, 제4 실시예 및 그 추가 실시예에 따른 싱글형 태양전지(100)의 제1 반도체층(131)은 비정질 실리콘(a-Si)계열 물질이고, 제2 반도체층(135)은 결정질 실리콘(c-Si)계열 물질로 구성된다. 물론, 전술한 제1 반도체층(131) 및 제2 반도체층(135)이 다중 접합층인 경우, 제1 반도체층(131)의 상단층이 비정질 실리콘(a-Si)계열 물질로 구성되고, 제2 반도체층(135)의 하단층이 결정질 실리콘(c-Si)계열 물질로 구성될 수 있다.As shown in FIGS. 6A to 6C, the
도 6a는 본 발명에 따른 싱글형 태양전지(100)의 제4 실시예에 대한 개략적인 단면도이다. 6A is a schematic cross-sectional view of a fourth embodiment of a single
도 6a에 도시된 바와 같이, 제1 진성반도체층(133)은 하나의 비정질층(133a)과 하나의 결정질층(133b)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 하나의 비정질층(133a)은 제1 반도체층(131)에 인접한 하단층에 배치되고, 상기 제1 진성반도체층(133)에 포함되는 하나의 결정질층(133b)은 제2 반도체층(135)에 인접한 상단층에 배치된다. As shown in FIG. 6A, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 하나의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the one
상기 비정질층(133a)은 비정질 실리콘게르마늄(a-SiGe)으로 구성되고, 상기 결정질층(133b)은 결정질 실리콘(c-Si), 바람직하게는 마이크로크리스탈 실리콘(μc-Si) 또는 나노크리스탈 실리콘(nc-Si)으로 구성된다.The
도 6b는 도 6a의 제4 실시예의 제1 추가 실시예에 대한 개략적인 단면도이다. FIG. 6B is a schematic cross-sectional view of a first additional embodiment of the fourth embodiment of FIG. 6A.
도 6b에 도시된 바와 같이, 제1 진성반도체층(133)은 두 개의 결정질층(133b)과 상기 결정질층(133b)들과 번갈아 배치되는 두 개의 비정질층(133a)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 두 개의 비정질층(133a) 중 하나의 비정질층(133a)은 제1 반도체층(131)과 인접한 하단층에 배치되고, 상기 제1 진성반도체층(133)에 포함되는 두 개의 결정질층(133b) 중 하나의 결정질층(133b)은 제2 반도체층(135)과 인접한 상단층에 배치되며, 상기 상단층과 상기 하단층 사이에는 나머지 하나의 비정질층(133a)과 나머지 하나의 결정질층(133b)이 번갈아 배치된다. As shown in FIG. 6B, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 두 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the two
도 6c는 도 6a의 제4 실시예의 제2 추가 실시예에 대한 개략적인 단면도이다.6C is a schematic cross-sectional view of a second additional embodiment of the fourth embodiment of FIG. 6A.
도 6c에 도시된 바와 같이, 제1 진성반도체층(133)은 세 개의 결정질층(133b)과 상기 결정질층(133b)들과 번갈아 배치되는 세 개의 비정질층(133a)으로 구성된다. 구체적으로, 상기 제1 진성반도체층(133)에 포함되는 세 개의 비정질층(133a) 중 하나의 비정질층(133a)은 제1 반도체층(131)과 인접한 하단층에 배치되고, 상기 제1 진성반도체층(133)에 포함되는 세 개의 결정질층(133b) 중 하나의 결정질층(133b)은 제2 반도체층(135)과 인접한 상단층에 배치되며, 상기 상단층과 상기 하단층 사이에는 나머지 두 개의 비정질층(133a)과 나머지 두 개의 결정질층(133b)이 번갈아 배치된다. As shown in FIG. 6C, the first
바람직하게는, 상기 제1 진성반도체층(133)의 전체부피에 대한 상기 세 개의 결정질층(133b)의 부피비율은 1% 내지 15%인 것이 바람직하다.Preferably, the volume ratio of the three
도 7은 본 발명에 따른 텐덤형 태양전지(200)의 개략적인 단면도이다. 7 is a schematic cross-sectional view of a tandem
도 7에 도시된 바와 같이, 본 발명에 따른 탠덤형 태양전지는, 기판(110); 상기 기판(110)의 상부에 형성된 제1 전극층(120); 상기 제1 전극층(120)의 상부에 형성된 제1 반도체층(131); 상기 제1 반도체층(131)의 상부에 형성된 제1 진성반도체층(133); 상기 제1 진성반도체층(133)의 상부에 형성되며, 상기 제1 반도체층(131)과 상이한 극성을 가지는 제2 반도체층(135); 상기 제2 반도체층(135)의 상부에 형성되며, 상기 제1 반도체층(131)과 동일한 극성을 가지는 제3 반도체층(151); 상기 제3 반도체층(151)의 상부에 형성된 제2 진성반도체층(153); 상기 제2 진성반도체층(153)의 상부에 형성되며, 상기 제1 반도체층(131)과 상이한 극성을 가지는 제4 반도체층(155); 상기 제4 반도체층(155)의 상부에 형성된 제2 전극층(140);을 포함한다. As shown in FIG. 7, the tandem solar cell according to the present invention includes a
도 2와 도 7을 참고해 보면, 본 발명에 텐덤형 태양전지(200)는 도 2의 싱글형 태양전지(100)에 포함되는 제2 반도체층(135)과 제2 전극층(140) 사이에 제3 반도체층(151), 제2 진성반도체층(153), 제4 반도체층(155)이 추가로 형성된다는 점을 제외하곤 싱글형 태양전지(100)와 거의 동일한 구성 및 구조를 가지고 있음을 알 수 있다. 따라서, 설명의 중복을 피하기 위하여, 전술한 싱글형 태양전지(100)와 동일한 구성요소에 대해서는 구체적인 설명을 생략하기로 한다.Referring to FIGS. 2 and 7, the tandem
여기서, 제1 반도체층(131) 및 제2 반도체층(135) 그리고 제3 반도체층(151) 및 제4 반도체층(155)은 각각 PIN 반도체층에서 P형 반도체층 및 N형 반도체층 중 하나의 반도체층에 대응된다. 바람직하게는, 상기 제1 반도체층(131)과 상기 제3 반도체층(151)은 동일한 극성을 가지는 반도체층이고, 상기 제2 반도체층(135)과 상기 제4 반도체층(155)은 동일한 극성을 가지는 반도체층이며, 상기 제2 반도체층(135)과 상기 제4 반도체층(155)은 상기 제1 반도체층(131)과 상이한 극성을 가지는 반도체층이다. Here, the
제1 진성반도체층(133)(Intrinsic Layer)은 대부분이 비정질 실리콘게르마늄(a-SiGe)으로 구성되며 부분적으로 적어도 하나 이상의 결정질 실리콘(c-Si)으로 구성된 결정질층(133b)을 포함한다. 즉, 상기 제1 진성반도체층(133)은 층상 구조를 가진다.The first intrinsic semiconductor layer 133 (Intrinsic Layer) is mostly composed of amorphous silicon germanium (a-SiGe) and includes a
제2 진성반도체층(153)은 제3 반도체층(151)과 제4 반도체층(155) 사이에 배치되며, 주로 단파장대의 태양광을 흡수하는 비정질 실리콘(a-Si)으로 구성된다.The second
이렇게, 제1 진성반도체층(133) 및 제2 진성반도체층(153)을 동시에 포함함으로써, 제1 진성반도체층(133)을 통하여 장파장대의 태양광을 집중적으로 흡수하여 광전효과를 발생시킬 수 있으며, 동시에 전도도(Conductivity)가 높은 결정질층(133b)으로 인해 비정질 실리콘게르마늄(a-SiGe)으로만 구성된 진성반도체층에 비해 결함 부분을 감소시킬 수 있고, 이로 인해 태양전지의 단락전류밀도가 결함 부분으로 인해 감소되는 현상을 방지할 수 있으며, 제2 진성반도체층(153)을 통하여 단파장대의 태양광을 집중적으로 흡수할 수 있어, 장파장대의 빛 및 단파장대의 빛의 흡수량을 증가시켜 태양전지의 효율을 향상시킬 수 있다. 즉, 본 발명에 따른 텐덤형 태양전지(200)는 본 발명에 따른 싱글형 태양전지(100)의 효과에 더불어 단파장대의 빛을 더 집중적으로 흡수할 수 있어, 태양전지의 효율을 더 향상시키는 효과를 가진다. Thus, by including the first
바람직하게는, 상기 제1 진성반도체층(133)을 포함하는 PIN 반도체층은 입광면에서 멀리 떨어져 배치되고, 상기 제2 진성반도체층(153)을 포함하는 PIN 반도체층은 입광면에 가까이 배치될 수 있다. 이는, 제1 진성반도체층(133)은 장파장대의 태양광을 집중적으로 흡수하고, 제2 진성반도체층(153)은 단파장대의 태양광을 집중적으로 흡수하므로, 장파장대의 태양광은 입광면으로부터 떨어진 반도체층까지 투과할 수 있으나, 단파장대의 태양광은 입광면으로부터 떨어진 반도체층까지 투과하기 어렵기 때문이다. Preferably, the PIN semiconductor layer including the first
탠덤형 태양전지도 싱글형 태양전지(100)와 유사하게 기판(110)이 유리 기판(110)인지 가요성 플라스틱 필름인지에 따라 PIN 반도체층의 배치구조 및 투명 전도층의 배치구조가 결정된다.Similar to the tandem
우선, 기판(110)이 유리 기판(110)인 경우, 본 발명에 따른 탠덤형 태양전지는, 기판(110); 상기 유리 기판(110)의 상부에 형성되며, 투명 전도층으로 구성된 제1 전극층(120); 상기 제1 전극층(120)의 상부에 형성되며, P형 반도체층인 제1 반도체층(131); 상기 제1 반도체층(131)의 상부에 형성된 제1 진성반도체층(133); 상기 제1 진성반도체층(133)의 상부에 형성되며, N형 반도체층인 제2 반도체층(135); 상기 제2 반도체층(135)의 상부에 형성되며, P형 반도체층인 제3 반도체층(151); 상기 제3 반도체층(151)의 상부에 형성되며, 비정질 실리콘(a-Si)으로 구성된 제2 진성반도체층(153); 상기 제2 진성반도체층(153)의 상부에 형성되며, N형 반도체층인 제4 반도체층(155); 상기 제4 반도체층(155)의 상부에 형성된 제2 전극층(140);으로 구성된다.First, when the
추가 실시예로서, 기판(110)이 유리 기판(110)인 경우, 결정질 실리콘(c-Si)으로 구성된 적어도 하나 이상의 결정질층(133b) 및 비정질 실리콘게르마늄(a-SiGe)으로 구성된 적어도 하나 이상의 비정질층(133a)을 포함하는 제1 진성반도체층(133)과 비정질 실리콘(a-Si)으로 구성된 제2 진성반도체층(153)은 서로 위치가 바뀌는 것이 바람직하다. As a further embodiment, when the
기판(110)의 다른 실시예로서, 기판(110)이 가요성 플라스틱 필름인 경우, 본 발명에 따른 탠덤형 태양전지는, 기판(110); 상기 가요성 플라스틱 필름의 상부에 형성되며, 제1 전극층(120); 상기 제1 전극층(120)의 상부에 형성되며, N형 반도체층인 제1 반도체층(131); 상기 제1 반도체층(131)의 상부에 형성된 제1 진성반도체층(133); 상기 제1 진성반도체층(133)의 상부에 형성되며, P형 반도체층인 제2 반도체층(135); 상기 제2 반도체층(135)의 상부에 형성되며, N형 반도체층인 제3 반도체층(151); 상기 제3 반도체층(151)의 상부에 형성되며, 비정질 실리콘(a-Si)으로 구성된 제2 진성반도체층(153); 상기 제2 진성반도체층(153)의 상부에 형성되며, P형 반도체층인 제4 반도체층(155); 상기 제4 반도체층(155)의 상부에 형성되며, 투명 전도층으로 구성된 제2 전극층(140);으로 구성된다.As another embodiment of the
이하에서는 제1 진성반도체층(133)에서 비정질층(133a)과 결정질층(133b)의 배치구조에 대한 다양한 실시예들에 대하여 기술할 것이나, 전술한 바와 같이 탠덤형 태양전지는 싱글형 태양전지(100)의 제2 반도체층(135)과 제2 전극층(140) 사이에 추가 PIN 구조가 더 배치된다는 점만 차이가 있으므로, 결론적으로 제1 반도체층(131), 제1 진성반도체층(133) 및 제2 반도체층(135)의 배치구조 및 제1 진성반도체층(133) 내의 배치구조에 대한 제1 실시예 내지 제4 실시예는 탬던형 태양전지와 싱글형 태양전지(100)에서 동일하므로, 이하에서는 간단히 도면에 대하여만 기술하기로 한다. Hereinafter, various embodiments of the arrangement structure of the
도 8a는 본 발명에 따른 텐덤형 태양전지(200)의 제1 실시예에 대한 개략적인 단면도이다. 도 8a에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 텐덤형 태양전지(200)는 도 3a의 제1 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층 및 하단층에 배치되는 비정질층(133a)과 상기 상단층과 상기 하단층 사이에 배치되는 결정질층(133b)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 8A is a schematic cross-sectional view of a first embodiment of a tandem
도 8b는 본 발명에 따른 텐덤형 태양전지(200)의 제1 실시예의 제1 추가 실시예에 대한 개략적인 단면도이다. 도 8b에 도시된 바와 같이, 본 발명의 제1 실시예의 제1 추가 실시예에 따른 텐덤형 태양전지(200)는 도 3b의 제1 실시예의 제1 추가 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층 및 하단층에 배치되는 비정질층(133a)과 상기 상단층 및 상기 하단층 사이에 번갈아 배치되는 두 개의 결정질층(133b) 및 하나의 비정질층(133a)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 8B is a schematic cross-sectional view of a first additional embodiment of the first embodiment of a tandem
도 8c는 본 발명에 따른 텐덤형 태양전지(200)의 제1 실시예의 제2 추가 실시예에 대한 개략적인 단면도이다. 도 8c에 도시된 바와 같이, 본 발명의 제1 실시예의 제2 추가 실시예에 따른 텐덤형 태양전지(200)는 도 3c의 제1 실시예의 제2 추가 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층 및 하단층에 배치되는 비정질층(133a)과 상기 상단층과 상기 하단층 사이에서 번갈아 배치되는 세 개의 결정질층(133b) 및 두 개의 비정질층(133a)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다.8C is a schematic cross-sectional view of a second additional embodiment of the first embodiment of a tandem
도 9a 및 도 9b는 본 발명에 따른 텐덤형 태양전지(200)의 제2 실시예 및 추가 실시예에 대한 개략적인 단면도이다.9A and 9B are schematic cross-sectional views of a second embodiment and a further embodiment of a tandem
도 9a는 본 발명에 따른 텐덤형 태양전지(200)의 제2 실시예에 대한 개략적인 단면도이다. 도 9a에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 텐덤형 태양전지(200)는 도 4a의 제2 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층 및 하단층에 배치되는 결정질층(133b)과 상기 상단층과 상기 하단층 사이에 배치되는 하나의 비정질층(133a)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 9A is a schematic cross-sectional view of a second embodiment of a tandem
도 9b는 본 발명에 따른 텐덤형 태양전지(200)의 제2 실시예의 추가 실시예에 대한 개략적인 단면도이다. 도 9b에 도시된 바와 같이, 본 발명의 제2 실시예의 제1 추가 실시예에 따른 텐덤형 태양전지(200)는 도 4b의 제2 실시예의 추가 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층 및 하단층에 배치되는 결정질층(133b)과 상기 상단층 및 상기 하단층 사이에 번갈아 배치되는 두 개의 비정질층(133a) 및 하나의 결정질층(133b)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 9B is a schematic cross-sectional view of a further embodiment of a second embodiment of a tandem
도 10a 내지 도 10c는 본 발명에 따른 텐덤형 태양전지(200)의 제3 실시예 및 추가 실시예에 대한 개략적인 단면도이다.10A to 10C are schematic cross-sectional views of a third embodiment and a further embodiment of a tandem
도 10a는 본 발명에 따른 텐덤형 태양전지(200)의 제3 실시예에 대한 개략적인 단면도이다. 도 10a에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 텐덤형 태양전지(200)는 도 5a의 제3 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층에 배치되는 비정질층(133a)과 하단층에 배치되는 결정질층(133b)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 10A is a schematic cross-sectional view of a third embodiment of a tandem
도 10b는 본 발명에 따른 텐덤형 태양전지(200)의 제3 실시예의 제1 추가 실시예에 대한 개략적인 단면도이다. 도 10b에 도시된 바와 같이, 본 발명의 제3 실시예의 제1 추가 실시예에 따른 텐덤형 태양전지(200)는 도 5b의 제3 실시예의 제1 추가 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층에 배치되는 비정질층(133a)과 하단층에 배치되는 결정질층(133b)과 상기 상단층 및 상기 하단층 사이에 번갈아 배치되는 하나의 결정질층(133b) 및 하나의 비정질층(133a)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 10B is a schematic cross-sectional view of a first additional embodiment of a third embodiment of a tandem
도 10c는 본 발명에 따른 텐덤형 태양전지(200)의 제3 실시예의 제2 추가 실시예에 대한 개략적인 단면도이다. 도 10c에 도시된 바와 같이, 본 발명의 제3 실시예의 제2 추가 실시예에 따른 텐덤형 태양전지(200)는 도 5c의 제3 실시예의 제2 추가 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층에 배치되는 비정질층(133a)과 하단층에 배치되는 결정질층(133b)과 상기 상단층과 상기 하단층 사이에서 번갈아 배치되는 두 개의 결정질층(133b) 및 두 개의 비정질층(133a)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다.10C is a schematic cross-sectional view of a second additional embodiment of a third embodiment of a tandem
도 11a 내지 도 11c는 본 발명에 따른 텐덤형 태양전지(200)의 제4 실시예 및 추가 실시예에 대한 개략적인 단면도이다.11A-11C are schematic cross-sectional views of a fourth embodiment and a further embodiment of a tandem
도 11a는 본 발명에 따른 텐덤형 태양전지(200)의 제4 실시예에 대한 개략적인 단면도이다. 도 11a에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 텐덤형 태양전지(200)는 도 6a의 제4 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층에 배치되는 결정질층(133b) 및 하단층에 배치되는 비정질층(133a)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 11A is a schematic cross-sectional view of a fourth embodiment of a tandem
도 11b는 본 발명에 따른 텐덤형 태양전지(200)의 제4 실시예의 제1 추가 실시예에 대한 개략적인 단면도이다. 도 11b에 도시된 바와 같이, 본 발명의 제4 실시예의 제1 추가 실시예에 따른 텐덤형 태양전지(200)는 도 6b의 제4 실시예의 제1 추가 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층에 배치되는 결정질층(133b) 및 하단층에 배치되는 비정질층(133a)과 상기 상단층 및 상기 하단층 사이에 번갈아 배치되는 하나의 비정질층(133a) 및 하나의 결정질층(133b)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다. 11B is a schematic cross-sectional view of a first additional embodiment of a fourth embodiment of a tandem
도 11c는 본 발명에 따른 텐덤형 태양전지(200)의 제4 실시예의 제2 추가 실시예에 대한 개략적인 단면도이다. 도 11c에 도시된 바와 같이, 본 발명의 제4 실시예의 제2 추가 실시예에 따른 텐덤형 태양전지(200)는 도 6c의 제4 실시예의 제2 추가 실시예에 따른 태양전지와 동일한 제1 전극층(120), 제1 반도체층(131), 상단층에 배치되는 결정질층(133b) 및 하단층에 배치되는 비정질층(133a)과 상기 상단층과 상기 하단층 사이에서 번갈아 배치되는 두 개의 비정질층(133a) 및 두 개의 결정질층(133b)으로 구성된 제1 진성반도체층(133), 제2 반도체층(135)을 포함한다.11C is a schematic cross-sectional view of a second additional embodiment of a fourth embodiment of a tandem
도 12는 본 발명에 따른 제1 실시예 내지 제4 실시예와 그 추가 실시예들에 따른 싱글형 태양전지(100) 및 텐덤형 태양전지(200)의 제1 반도체층(131), 제1 진성반도체층(133) 및 제2 반도체층(135)을 구성물질에 따라 정리한 표이다. 12 illustrates a
도 12에는 제1 진성반도체층(133)이 하나 내지 세 개의 결정질층(133b)을 포함하는 실시예에 대해서만 표시되어 있으나, 이는 예시적인 것으로서 본 발명은 이에 제한되지 않으며, 따라서 제1 진성반도체층(133)은 네 개 이상의 결정질층(133b)을 포함할 수도 있다.In FIG. 12, the first
이하에서는, 본 발명에 따른 태양전지의 제조방법에 대해 기술하기로 한다.Hereinafter, a method of manufacturing a solar cell according to the present invention will be described.
도 13은 본 발명의 일 실시예에 따른 태양전지의 제조방법에 대한 개략적인 플로우챠트이다.13 is a schematic flowchart of a method of manufacturing a solar cell according to an embodiment of the present invention.
도 13에 도시된 바와 같이, 본 발명의 일 실시예에 따른 태양전지의 제조방법은, 기판(110)의 상부에 제1 전극층(120)을 형성하는 제1 전극층 형성단계; 상기 제1 전극층(120)의 상부에 제1 반도체층(131)을 형성하는 제1 반도체층 형성단계; 상기 제1 반도체층(131)의 상부에 제1 진성반도체층(133)을 형성하는 제1 진성반도체층 형성단계; 상기 제1 진성반도체층(133)의 상부에 상기 제1 반도체층(131)의 극성과 상이한 극성을 가지는 제2 반도체층(135)을 형성하는 제2 반도체층 형성단계; 및 상기 제2 반도체층(135)의 상부에 제2 전극층(140)를 형성하는 제2 전극층 형성단계;를 포함한다. 여기서, 상기 제1 진성반도체층 형성단계는, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 비정질층(133a)을 형성하는 비정질층 형성단계 및 결정질 실리콘(c-Si)으로 구성된 결정질층(133b)을 형성하는 결정질층 형성단계을 각각 적어도 하나 이상 포함한다. As shown in FIG. 13, a method of manufacturing a solar cell according to an embodiment of the present invention includes: forming a
우선, 기판(110)을 제조한다. 상기 기판(110)은 유리 기판(110) 또는 가요성 플라스틱 필름일 수 있다. 전술한 바와 같이, 상기 기판(110)이 유리 기판(110)인 경우 제1 전극층(120)은 투명 전도층이고, 제1 반도체층(131)은 P형 반도체층이고, 상기 제2 반도체층(135)은 N형 반도체층이며, 상기 기판(110)이 가요성 플라스틱 필름이고, 제1 반도체층(131)은 N형 반도체층이고, 제2 반도체층(135)은 P형 반도체층이며, 제2 전극층(140)은 투명 전도층이다.First, the
이후, 기판(110)의 상부에 제1 전극층(120)을 형성한다. 상기 제1 전극층 형성단계는 전도성 물질을 CVD(Chemical Vapor Deposition) 공정 (특히, MOCVD(Metal Organic CVD) 공정)이나, 스퍼터링(sputtering) 공정 등을 실행하여 이루어진다. Thereafter, the
이후, 제1 전극층(120)을 복수 개로 분할하기 위하여 상기 제1 전극층(120)의 소정 영역을 제거하여 제1 트렌치를 형성한다. 상기 제1 트렌치를 형성하는 단계는 포토 레지스트를 이용한 식각(etching) 공정이나, 레이저 빔을 활용한 레이저 스크라이빙(laser scribing) 공정 등으로 이루어진다. 바람직하게는, 레이저 스크라이빙 공정을 사용하여 제1 트렌치를 형성하면 마스크 등을 사용할 필요가 없어 전체 박막형 태양전지의 공정면에서 경제적이다.Subsequently, in order to divide the
이후, 제1 전극층(120)의 상부에 제1 반도체층(131)을 형성한다. 상기 제1 반도체층 형성단계는 400℃ 이하로 반응 온도가 설정된 챔버 내에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)공정으로 실행될 수 있다. PECVD법으로는 RF-PECVD법을 이용해도 좋고, 주파수 150MHz 이하의 RF대에서 VHF대까지의 고주파 전원을 이용하는 PECVD법을 이용해도 좋다. Thereafter, the
이후, 제1 반도체층(131)의 상부에 제1 진성반도체층(133)을 형성한다. 상기 제1 진성반도체층 형성단계는 (c1) 비정질 실리콘게르마늄(a-SiGe)으로 구성된 비정질층(133a)을 형성하는 단계 및 (c2) 결정질 실리콘(c-Si)으로 구성된 결정질층(133b)을 각각 적어도 하나 이상 포함한다. 즉, 본 발명에 따른 태양전지에서 전술한 바와 같이, 상기 제1 진성반도체층 형성단계는 제1 진성반도체층(133)의 상단층 및 하단층과 인접한 제1 반도체층(131) 및 제2 반도체층(135)의 구성물질에 종류에 따라 상기 비정질층 형성단계 및 상기 결정질층 형성단계를 각각 한번 이상씩 번갈아 실행하여 이루어진다. 바람직하게는, 상기 비정질층 형성단계 및 상기 결정질층 형성단계는 제1 진성반도체층(133)의 전체부피에 대해 결정질층(133b)의 부피비율이 1% 내지 15%가 되도록 실행될 수 있다.Thereafter, a first
상기 비정질층 형성단계 및 상기 결정질층 형성단계는 PECVD(Plasma Enhanced Chemical Vapor Deposition)공정으로 실행될 수 있다. 예를 들어, 상기 비정질층 형성단계를 실행하기 위하여 Ge가스 주입구와 Si가스 주입구를 개방하여 고온 상태의 진공챔버 내에 Ge가스와 Si가스를 동시에 주입한 후 플라즈마를 가하고, 상기 결정질층 형성단계를 실행하기 위하여 Ge가스 주입구를 폐쇄하고 Si가스 주입구를 개방하고 진공챔버 내의 온도를 상승시키면서 동시에 플라즈마의 출력을 상승시킨다.The amorphous layer forming step and the crystalline layer forming step may be performed by a Plasma Enhanced Chemical Vapor Deposition (PECVD) process. For example, in order to perform the amorphous layer forming step, the Ge gas inlet and the Si gas inlet are opened to simultaneously inject the Ge gas and the Si gas into the vacuum chamber in a high temperature state, and then apply a plasma to perform the crystalline layer forming step. For this purpose, the Ge gas inlet is closed, the Si gas inlet is opened, and the temperature of the plasma is raised while raising the temperature in the vacuum chamber.
이후, 제1 진성반도체층(133)의 상부에 제2 반도체층(135)을 형성한다. 상기 제2 반도체층 형성단계는 400℃ 이하로 반응 온도가 설정된 챔버 내에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)공정으로 실행될 수 있다. PECVD법으로는 RF-PECVD법을 이용해도 좋고, 주파수 150MHz 이하의 RF대에서 VHF대까지의 고주파 전원을 이용하는 PECVD법을 이용해도 좋다. Thereafter, the
이후, 제1 반도체층(131), 제1 진성반도체층(133) 및 제2 반도체층(135)을 복수 개로 분할하기 위하여 상기 제1 반도체층(131), 상기 제1 진성반도체층(133) 및 상기 제2 반도체층(135)의 소정 영역을 제거하여 제2 트렌치를 형성한다. 상기 제2 트렌치를 형성하는 단계는 포토 레지스트를 이용한 식각(etching) 공정이나, 레이저 빔을 활용한 레이저 스크라이빙(laser scribing) 공정 등으로 이루어진다. 바람직하게는, 레이저 스크라이빙 공정을 사용하여 제2 트렌치를 형성하면 마스크 등을 사용할 필요가 없어 전체 박막형 태양전지의 공정면에서 경제적이다.Thereafter, in order to divide the
이후, 제2 반도체층(135)의 상부에 제2 전극층(140)을 형성한다. 상기 제2 전극층 형성단계는 전도성 물질을 CVD(Chemical Vapor Deposition) 공정 (특히, MOCVD(Metal Organic CVD) 공정)이나, 스퍼터링(sputtering) 공정 등을 실행하여 이루어진다. Thereafter, the
이후, 제2 전극층(140)을 복수 개로 분할하기 위하여 상기 제2 반도체층(135)의 소정 영역을 제거하여 제3 트렌치를 형성한다. 상기 제3 트렌치를 형성하는 단계는 포토 레지스트를 이용한 식각(etching) 공정이나, 레이저 빔을 활용한 레이저 스크라이빙(laser scribing) 공정 등으로 이루어진다. 바람직하게는, 레이저 스크라이빙 공정을 사용하여 제3 트렌치를 형성하면 마스크 등을 사용할 필요가 없어 전체 박막형 태양전지의 공정면에서 경제적이다.Subsequently, in order to divide the
도 14는 본 발명의 다른 일 실시예에 따른 태양전지의 제조방법에 대한 개략적인 플로우챠트이다.14 is a schematic flowchart of a method of manufacturing a solar cell according to another embodiment of the present invention.
도 14에 도시된 바와 같이, 본 발명의 다른 일 실시예에 따른 태양전지의 제조방법은, 기판(110)의 상부에 제1 전극층(120)을 형성하는 제1 전극층 형성단계; 상기 제1 전극층(120)의 상부에 제1 반도체층(131)을 형성하는 제1 반도체층 형성단계; 상기 제1 반도체층(131)의 상부에 제1 진성반도체층(133)을 형성하는 제1 진성반도체층 형성단계; 상기 제1 진성반도체층(133)의 상부에 상기 제1 반도체층(131)의 극성과 상이한 극성을 가지는 제2 반도체층(135)을 형성하는 제2 반도체층 형성단계; 상기 제2 반도체층(135)의 상부에 상기 제1 반도체층(131)의 극성과 동일한 극성을 가지는 제3 반도체층(151)을 형성하는 제3 반도체층 형성단계; 상기 제3 반도체층(151)의 상부에 비정질 실리콘(a-Si)으로 구성된 제2 진성반도체층(153)을 형성하는 제2 진성반도체층 형성단계; 상기 제2 진성반도체층(153)의 상부에 상기 제1 반도체층(131)의 극성과 상이한 극성을 가지는 제4 반도체층(155)을 형성하는 제4 반도체층 형성단계; 및 상기 제4 반도체층(155)의 상부에 제2 전극층(140)를 형성하는 제2 전극층 형성단계;를 포함한다. 여기서, 상기 제1 진성반도체층 형성단계는, 비정질 실리콘게르마늄(a-SiGe)으로 구성된 비정질층(133a)을 형성하는 비정질층 형성단계 및 결정질 실리콘(c-Si)으로 구성된 결정질층(133b)을 형성하는 결정질층 형성단계를 각각 적어도 하나 이상 포함한다.As shown in FIG. 14, a method of manufacturing a solar cell according to another embodiment of the present invention includes: forming a
본 발명의 다른 일 실시예에 따른 태양전지의 제조방법은, 상기 제1 전극층 형성단계 내지 상기 제2 반도체층 형성단계 및 상기 제2 전극층 형성단계가 전술한 본 발명의 일 실시예에 따른 태양전지의 제조방법과 공통되고, 상기 제3 반도체층 형성단계 및 상기제4 반도체층 형성단계도 전술한 본 발명의 일 실시예에 따른 태양전지의 제조방법의 제1 반도체층 형성단계 및 제2 반도체층 형성단계와 동일 또는 유사한바, 이에 대한 설명은 생략하기로 한다. In a method of manufacturing a solar cell according to another embodiment of the present invention, the first electrode layer forming step to the second semiconductor layer forming step and the second electrode layer forming step of the solar cell according to an embodiment of the present invention described above The third semiconductor layer forming step and the fourth semiconductor layer forming step are also common to the manufacturing method of the first semiconductor layer forming step and the second semiconductor layer of the method of manufacturing a solar cell according to an embodiment of the present invention described above The same or similar to the forming step, the description thereof will be omitted.
본 발명의 다른 일 실시예에 따른 태양전지의 제조방법의 제2 진성반도체층 형성단계는 400℃ 이하로 반응 온도가 설정된 챔버 내에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)공정으로 실행될 수 있다. PECVD법으로는 RF-PECVD법을 이용해도 좋고, 주파수 150MHz 이하의 RF대에서 VHF대까지의 고주파 전원을 이용하는 PECVD법을 이용해도 좋다.The second intrinsic semiconductor layer forming step of the solar cell manufacturing method according to another embodiment of the present invention may be carried out by a Plasma Enhanced Chemical Vapor Deposition (PECVD) process in the reaction temperature is set to 400 ℃ or less. As the PECVD method, the RF-PECVD method may be used, or the PECVD method using a high frequency power source from the RF band below the frequency of 150 MHz to the VHF band may be used.
도 15는 종래 기술에 따른 태양전지의 효율과 본 발명에 따른 태양전지의 효율을 나타내는 개략적인 그래프이다. 15 is a schematic graph showing the efficiency of the solar cell according to the prior art and the efficiency of the solar cell according to the present invention.
도 15의 그래프에서 세로축은 단락전류밀도(Jsc)를 나타내고, 가로축은 개방전압(open circuit voltage, Voc)를 나타낸다. 또한, 도 15a의 (a) 그래프 및 (b)그래프는 각각 종래기술 및 본 발명에 따른 태양전지의 단락전류밀도, 개방전압 및 충진율(Fill Factor, FF)를 나타낸다. In the graph of FIG. 15, the vertical axis represents short circuit current density (Jsc), and the horizontal axis represents open circuit voltage (Voc). In addition, (a) graph and (b) graph of Figure 15a shows the short-circuit current density, the open voltage and the fill factor (FF) of the solar cell according to the prior art and the present invention, respectively.
도 15에 도시된 바와 같이, 본 발명에 따른 태양전지의 제1 진성반도체층은 결정질 실리콘(c-Si)으로 구성된 적어도 하나 이상의 결정질층 및 비정질 실리콘(a-Si)으로 구성된 적어도 하나 이상의 비정질층을 포함함으로써, 본 발명은 장파장대의 태양광을 흡수하면서 동시에 단락전류밀도의 감소현상도 방지할 수 있어 종래 기술에 따른 태양전지에 비해 향상된 충진율(FF) 및 향상된 단락전류밀도를 가지는 효과를 가진다. 이로 인해, 본 발명은 종래의 태양전지의 구조를 크게 변경하지 않으면서도 태양전지의 효율을 향상시키는 효과를 가짐을 알 수 있다.As shown in FIG. 15, the first intrinsic semiconductor layer of the solar cell according to the present invention includes at least one crystalline layer composed of crystalline silicon (c-Si) and at least one amorphous layer composed of amorphous silicon (a-Si). By including the present invention, the present invention can prevent the phenomenon of reducing the short-circuit current density while absorbing sunlight of a long wavelength band, and thus has an effect of having an improved filling rate (FF) and an improved short-circuit current density compared to the solar cell according to the prior art. For this reason, it can be seen that the present invention has the effect of improving the efficiency of the solar cell without significantly changing the structure of the conventional solar cell.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정 또는 변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention will be.
100 : 싱글형 태양전지 110 : 기판
120 : 제1 전극층 131 : 제1 반도체층
133 : 제1 진성반도체층 133a : 비정질층
133b : 결정질층 135 : 제2 반도체층
140 : 제2 전극층 151 : 제3 반도체층
153 : 제2 진성반도체층 155 : 제4 반도체층
200 : 텐덤형 태양전지100: single solar cell 110: substrate
120: first electrode layer 131: first semiconductor layer
133: first
133b: crystalline layer 135: second semiconductor layer
140: second electrode layer 151: third semiconductor layer
153: second intrinsic semiconductor layer 155: fourth semiconductor layer
200: tandem solar cell
Claims (29)
상기 기판의 상부에 형성된 제1 전극층;
상기 제1 전극층의 상부에 형성된 제1 반도체층;
상기 제1 반도체층의 상부에 형성되며, 비정질 실리콘게르마늄으로 구성된 제1 진성반도체층;
상기 제1 진성반도체층의 상부에 형성되며, 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층; 및
상기 제2 반도체층의 상부에 형성된 제2 전극층;을 포함하고,
상기 제1 진성반도체층은, 상기 제1 진성반도체층 내부에 삽입되며 결정질 실리콘으로 구성된 적어도 하나 이상의 결정질층을 포함하는 것을 특징으로 하는 태양전지.Board;
A first electrode layer formed on the substrate;
A first semiconductor layer formed on the first electrode layer;
A first intrinsic semiconductor layer formed on the first semiconductor layer and composed of amorphous silicon germanium;
A second semiconductor layer formed on the first intrinsic semiconductor layer and having a different polarity than the first semiconductor layer; And
And a second electrode layer formed on the second semiconductor layer.
The first intrinsic semiconductor layer is inserted into the first intrinsic semiconductor layer, characterized in that it comprises at least one or more crystalline layer composed of crystalline silicon.
상기 기판은 가요성 플라스틱 필름이고, 상기 제1 반도체층은 N형 반도체층이고, 상기 제2 반도체층은 P형 반도체층이며, 상기 제2 전극층은 투명 전도층인 것을 특징으로 하는 태양전지.The method of claim 1,
Wherein said substrate is a flexible plastic film, said first semiconductor layer is an N-type semiconductor layer, said second semiconductor layer is a P-type semiconductor layer, and said second electrode layer is a transparent conductive layer.
상기 기판은 유리 기판이고, 상기 제1 반도체층은 P형 반도체층이고, 상기 제2 반도체층은 N형 반도체층이며, 상기 제1 전극층은 투명 전도층인 것을 특징으로 하는 태양전지.The method of claim 1,
Wherein said substrate is a glass substrate, said first semiconductor layer is a P-type semiconductor layer, said second semiconductor layer is an N-type semiconductor layer, and said first electrode layer is a transparent conductive layer.
상기 기판의 상부에 형성된 제1 전극층;
상기 제1 전극층의 상부에 형성된 제1 반도체층;
상기 제1 반도체층의 상부에 형성되며, 비정질 실리콘게르마늄으로 구성된 제1 진성반도체층;
상기 제1 진성반도체층의 상부에 형성되며, 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층;
상기 제2 반도체층의 상부에 형성되며, 상기 제1 반도체층과 동일한 극성을 가지는 제3 반도체층;
상기 제3 반도체층의 상부에 형성되며, 비정질 실리콘으로 구성된 제2 진성반도체층;
상기 제2 진성반도체층의 상부에 형성되며, 상기 제1 반도체층과 상이한 극성을 가지는 제4 반도체층;
상기 제4 반도체층의 상부에 형성된 제2 전극층;을 포함하고,
상기 제1 진성반도체층은, 상기 제1 진성반도체층 내부에 삽입되며 결정질 실리콘으로 구성된 적어도 하나 이상의 결정질층을 포함하는 것을 특징으로 하는 태양전지.Board;
A first electrode layer formed on the substrate;
A first semiconductor layer formed on the first electrode layer;
A first intrinsic semiconductor layer formed on the first semiconductor layer and composed of amorphous silicon germanium;
A second semiconductor layer formed on the first intrinsic semiconductor layer and having a different polarity than the first semiconductor layer;
A third semiconductor layer formed on the second semiconductor layer and having the same polarity as the first semiconductor layer;
A second intrinsic semiconductor layer formed on the third semiconductor layer and composed of amorphous silicon;
A fourth semiconductor layer formed on the second intrinsic semiconductor layer and having a different polarity than that of the first semiconductor layer;
And a second electrode layer formed on the fourth semiconductor layer.
The first intrinsic semiconductor layer is inserted into the first intrinsic semiconductor layer, characterized in that it comprises at least one or more crystalline layer composed of crystalline silicon.
상기 기판은 가요성 플라스틱 필름이고, 상기 제1 반도체층 및 상기 제3 반도체층은 N형 반도체층이고, 상기 제2 반도체층 및 상기 제4 반도체층은 P형 반도체층이며, 상기 제2 전극층은 투명 전도층인 것을 특징으로 하는 태양전지.5. The method of claim 4,
The substrate is a flexible plastic film, the first semiconductor layer and the third semiconductor layer is an N-type semiconductor layer, the second semiconductor layer and the fourth semiconductor layer is a P-type semiconductor layer, the second electrode layer is Solar cell characterized in that the transparent conductive layer.
상기 기판은 유리 기판이고, 상기 제1 반도체층 및 상기 제3 반도체층은 P형 반도체층이고, 상기 제2 반도체층 및 상기 제4 반도체층은 N형 반도체층이며, 상기 제1 전극층은 투명 전도층인 것을 특징으로 하는 태양전지.5. The method of claim 4,
The substrate is a glass substrate, the first semiconductor layer and the third semiconductor layer are P-type semiconductor layers, the second semiconductor layer and the fourth semiconductor layer are N-type semiconductor layers, and the first electrode layer is transparent conductive. Solar cell, characterized in that the layer.
상기 제1 진성반도체층은 비정질 실리콘게르마늄으로 구성된 적어도 하나 이상의 비정질층 및 결정질 실리콘으로 구성된 적어도 하나 이상의 결정질층을 포함하는 것을 특징으로 하는 태양전지.7. The method according to any one of claims 1 to 6,
The first intrinsic semiconductor layer comprises at least one amorphous layer composed of amorphous silicon germanium and at least one crystalline layer composed of crystalline silicon.
상기 제1 반도체층 및 상기 제2 반도체층은 결정질 실리콘계열 물질 또는 비정질 실리콘계열 물질로 구성되는 것을 특징으로 하는 태양전지.The method of claim 7, wherein
The first semiconductor layer and the second semiconductor layer is a solar cell, characterized in that consisting of a crystalline silicon-based material or an amorphous silicon-based material.
상기 제1 진성반도체층 내에서 상기 제1 반도체 및 상기 제2 반도체층과 인접한 상단층과 하단층에는, 상기 제1 반도체층 및 상기 제2 반도체층이 결정질 실리콘계열 물질인 경우 상기 결정질층이 배치되고, 상기 제1 반도체층 및 상기 제2 반도체층이 비정질 실리콘계열 물질인 경우 상기 비정질층이 배치되는 것을 특징으로 하는 태양전지.The method of claim 7, wherein
The crystalline layer is disposed in the first and second semiconductor layers adjacent to the first semiconductor layer and the second semiconductor layer when the first semiconductor layer and the second semiconductor layer are crystalline silicon-based materials. And the amorphous layer is disposed when the first semiconductor layer and the second semiconductor layer are amorphous silicon-based materials.
상기 제1 반도체층 및 상기 제2 반도체층은 비정질 실리콘계열 물질인 것을 특징으로 하는 태양전지.The method of claim 7, wherein
The first semiconductor layer and the second semiconductor layer is a solar cell, characterized in that the amorphous silicon-based material.
상기 제1 진성반도체층 내에서 상단층 및 하단층에는 상기 비정질층이 배치되고, 상기 상단층 및 상기 하단층 사이에는 하나의 결정질층이 배치되거나 또는 적어도 하나 이상의 결정질층 및 적어도 하나 이상의 비정질층이 번갈아 배치되는 것을 특징으로 하는 태양전지.The method of claim 10,
The amorphous layer is disposed on the top layer and the bottom layer in the first intrinsic semiconductor layer, and one crystalline layer is disposed between the top layer and the bottom layer, or at least one crystalline layer and at least one amorphous layer are disposed. Solar cells, characterized in that arranged alternately.
상기 제1 반도체층 및 상기 제2 반도체층은 결정질 실리콘계열 물질인 것을 특징으로 하는 태양전지.The method of claim 7, wherein
The first semiconductor layer and the second semiconductor layer is a solar cell, characterized in that the crystalline silicon-based material.
상기 제1 진성반도체층 내에서 상단층 및 하단층에는 상기 결정질층이 배치되고, 상기 상단층 및 상기 하단층 사이에는 하나의 비정질층이 배치되거나 또는 적어도 하나 이상의 비정질층 및 적어도 하나 이상의 결정질층이 번갈아 배치되는 것을 특징으로 하는 태양전지.The method of claim 12,
The crystalline layer is disposed on the upper and lower layers in the first intrinsic semiconductor layer, and an amorphous layer is disposed between the upper layer and the lower layer, or at least one amorphous layer and at least one crystalline layer Solar cells, characterized in that arranged alternately.
상기 제1 반도체층 및 상기 제2 반도체층 중 하나의 반도체층은 결정질 실리콘계열 물질이고, 상기 제1 반도체층 및 상기 제2 반도체층 중 다른 하나의 반도체층은 비정질 실리콘계열 물질인 것을 특징으로 하는 태양전지. The method of claim 7, wherein
One of the semiconductor layers of the first semiconductor layer and the second semiconductor layer is a crystalline silicon-based material, the other semiconductor layer of the first semiconductor layer and the second semiconductor layer is characterized in that the amorphous silicon-based material Solar cells.
상기 제1 진성반도체층 내에서 상기 하나의 반도체층에 인접한 단층에는 상기 결정질층이 배치되고, 상기 다른 하나의 반도체층에 인접한 단층에는 상기 비정질층을 배치하는 것을 특징으로 하는 태양전지.15. The method of claim 14,
The crystalline layer is disposed on a single layer adjacent to the one semiconductor layer in the first intrinsic semiconductor layer, and the amorphous layer is disposed on a single layer adjacent to the other semiconductor layer.
상기 제1 진성반도체층 내에서 상기 하나의 반도체층에 인접한 단층과 상기 다른 하나의 반도체층에 인접한 단층 사이에는 적어도 하나 이상의 결정질층 및 적어도 하나 이상의 비정질층을 번갈아 배치하는 것을 특징으로 하는 태양전지.16. The method of claim 15,
At least one crystalline layer and at least one amorphous layer are alternately disposed between the single layer adjacent to the one semiconductor layer and the single layer adjacent to the other semiconductor layer in the first intrinsic semiconductor layer.
상기 제1 진성반도체층에 대한 상기 결정질층의 부피비율은 1% 내지 15%인 것을 특징으로 하는 태양전지.7. The method according to any one of claims 1 to 6,
The solar cell of claim 1, wherein the volume ratio of the crystalline layer to the first intrinsic semiconductor layer is 1% to 15%.
상기 결정질층은 미세결정 실리콘인 것을 특징으로 하는 태양전지.7. The method according to any one of claims 1 to 6,
The crystalline layer is a solar cell, characterized in that the microcrystalline silicon.
상기 제1 전극층의 상부에 제1 반도체층을 형성하는 제1 반도체층 형성단계;
상기 제1 반도체층의 상부에 제1 진성반도체층을 형성하는 제1 진성반도체층 형성단계;
상기 제1 진성반도체층의 상부에 상기 제1 반도체층의 극성과 상이한 극성을 가지는 제2 반도체층을 형성하는 제2 반도체층 형성단계;를 포함하며,
상기 제1 진성반도체층 형성단계는, 비정질 실리콘게르마늄으로 구성된 비정질층을 형성하는 비정질층 형성단계 및 결정질 실리콘으로 구성된 결정질층을 형성하는 결정질층 형성단계를 각각 적어도 하나 이상 포함하는 태양전지의 제조방법.A first electrode layer forming step of forming a first electrode layer on a substrate;
A first semiconductor layer forming step of forming a first semiconductor layer on the first electrode layer;
A first intrinsic semiconductor layer forming step of forming a first intrinsic semiconductor layer on the first semiconductor layer;
And a second semiconductor layer forming step of forming a second semiconductor layer having a polarity different from that of the first semiconductor layer on the first intrinsic semiconductor layer.
The first intrinsic semiconductor layer forming step may include an amorphous layer forming step of forming an amorphous layer made of amorphous silicon germanium and a crystalline layer forming step of forming a crystalline layer made of crystalline silicon, respectively. .
상기 제2 반도체층의 상부에 제2 전극층를 형성하는 제2 전극층 형성단계;를 더 포함하는 것을 특징으로 하는 태양전지의 제조방법. 20. The method of claim 19,
And a second electrode layer forming step of forming a second electrode layer on top of the second semiconductor layer.
상기 제2 반도체층의 상부에 상기 제1 반도체층의 극성과 동일한 극성을 가지는 제3 반도체층을 형성하는 제3 반도체층 형성단계;
상기 제3 반도체층의 상부에 비정질 실리콘으로 구성된 제2 진성반도체층을 형성하는 제2 진성반도체층 형성단계;
상기 제2 진성반도체층의 상부에 상기 제1 반도체층의 극성과 상이한 극성을 가지는 제4 반도체층을 형성하는 제4 반도체층 형성단계;
상기 제4 반도체층의 상부에 제2 전극층을 형성하는 제2 전극층 형성단계;를 더 포함하는 것을 특징으로 하는 태양전지의 제조방법.20. The method of claim 19,
Forming a third semiconductor layer on the second semiconductor layer, the third semiconductor layer having the same polarity as that of the first semiconductor layer;
A second intrinsic semiconductor layer forming step of forming a second intrinsic semiconductor layer made of amorphous silicon on the third semiconductor layer;
A fourth semiconductor layer forming step of forming a fourth semiconductor layer having a polarity different from that of the first semiconductor layer on the second intrinsic semiconductor layer;
And a second electrode layer forming step of forming a second electrode layer on top of the fourth semiconductor layer.
상기 기판은 가요성 플라스틱 필름이고, 상기 제1 반도체층은 N형 반도체층이고, 상기 제2 반도체층은 P형 반도체층이며, 상기 제2 전극층은 투명 전도층인 것을 특징으로 하는 태양전지의 제조방법.22. The method according to any one of claims 19 to 21,
Wherein the substrate is a flexible plastic film, the first semiconductor layer is an N-type semiconductor layer, the second semiconductor layer is a P-type semiconductor layer, and the second electrode layer is a transparent conductive layer. Way.
상기 기판은 유리 기판이고, 상기 제1 반도체층은 P형 반도체층이고, 상기 제2 반도체층은 N형 반도체층이며, 상기 제1 전극층은 투명 전도층인 것을 특징으로 하는 태양전지의 제조방법.The method according to any one of claims 19 to 21,
Wherein said substrate is a glass substrate, said first semiconductor layer is a P-type semiconductor layer, said second semiconductor layer is an N-type semiconductor layer, and said first electrode layer is a transparent conductive layer.
상기 제1 진성반도체층 내에서 상기 제1 반도체 및 상기 제2 반도체층과 인접한 상단층과 하단층에는, 상기 제1 반도체층 및 상기 제2 반도체층이 결정질 실리콘계열 물질인 경우 상기 결정질층이 배치되고, 상기 제1 반도체층 및 상기 제2 반도체층이 비정질 실리콘계열 물질인 경우 상기 비정질층이 배치되는 것을 특징으로 하는 태양전지의 제조방법.22. The method according to any one of claims 19 to 21,
The crystalline layer is disposed in the first and second semiconductor layers adjacent to the first semiconductor layer and the second semiconductor layer when the first semiconductor layer and the second semiconductor layer are crystalline silicon-based materials. And when the first semiconductor layer and the second semiconductor layer are amorphous silicon-based materials, the amorphous layer is disposed.
상기 상단층과 상기 하단층 사이에는, 상기 적어도 하나 이상의 결정질층 및 상기 적어도 하나 이상의 비정질층이 번갈아 배치되는 것을 특징으로 하는 태양전지의 제조방법.25. The method of claim 24,
The at least one crystalline layer and the at least one amorphous layer are alternately disposed between the top layer and the bottom layer.
상기 제1 진성반도체층에 대한 상기 결정질층의 부피비율은 1% 내지 15%인 것을 특징으로 하는 태양전지의 제조방법.22. The method according to any one of claims 19 to 21,
The volume ratio of the crystalline layer to the first intrinsic semiconductor layer is a solar cell manufacturing method, characterized in that 1% to 15%.
상기 결정질층은 미세결정 실리콘인 것을 특징으로 하는 태양전지의 제조방법.22. The method according to any one of claims 19 to 21,
The crystalline layer is a manufacturing method of a solar cell, characterized in that the microcrystalline silicon.
상기 반도체층은 비정질 실리콘게르마늄으로 구성된 진성반도체층을 포함하고, 상기 진성반도체층의 내부에는 결정질 실리콘으로 구성된 적어도 하나 이상의 결정질층이 삽입되는 것을 특징으로 하는 태양전지.In a solar cell comprising at least one electrode layer and at least one semiconductor layer,
The semiconductor layer includes an intrinsic semiconductor layer made of amorphous silicon germanium, and at least one crystalline layer made of crystalline silicon is inserted into the intrinsic semiconductor layer.
상기 진성반도체층에 대한 상기 결정질층의 부피비율은 1% 내지 15%인 것을 특징으로 하는 태양전지.29. The method of claim 28,
The solar cell, characterized in that the volume ratio of the crystalline layer to the intrinsic semiconductor layer is 1% to 15%.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110058829A KR101332667B1 (en) | 2011-06-17 | 2011-06-17 | Solar cell and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110058829A KR101332667B1 (en) | 2011-06-17 | 2011-06-17 | Solar cell and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120139177A KR20120139177A (en) | 2012-12-27 |
| KR101332667B1 true KR101332667B1 (en) | 2013-11-26 |
Family
ID=47905698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110058829A KR101332667B1 (en) | 2011-06-17 | 2011-06-17 | Solar cell and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101332667B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101636893B1 (en) * | 2015-05-12 | 2016-07-06 | 주식회사 테스 | Manufacturing method of solar cell module |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214727A (en) * | 1998-01-28 | 1999-08-06 | Kanegafuchi Chem Ind Co Ltd | Tandem type silicon thin-film photoelectric conversion device |
| JP2000077694A (en) * | 1998-06-16 | 2000-03-14 | Canon Inc | Photovoltaic element and solar cell module |
| JP2007035914A (en) * | 2005-07-27 | 2007-02-08 | Kaneka Corp | Thin film photoelectric converter |
| KR20090042943A (en) * | 2007-02-16 | 2009-05-04 | 미츠비시 쥬고교 가부시키가이샤 | Photoelectric converter and method for fabricating the same |
-
2011
- 2011-06-17 KR KR1020110058829A patent/KR101332667B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214727A (en) * | 1998-01-28 | 1999-08-06 | Kanegafuchi Chem Ind Co Ltd | Tandem type silicon thin-film photoelectric conversion device |
| JP2000077694A (en) * | 1998-06-16 | 2000-03-14 | Canon Inc | Photovoltaic element and solar cell module |
| JP2007035914A (en) * | 2005-07-27 | 2007-02-08 | Kaneka Corp | Thin film photoelectric converter |
| KR20090042943A (en) * | 2007-02-16 | 2009-05-04 | 미츠비시 쥬고교 가부시키가이샤 | Photoelectric converter and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120139177A (en) | 2012-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101031246B1 (en) | Thin film type Solar Cell and method of manufacturing the smae, and Thin film type solar cell module and Power generation system using the same | |
| US20080121264A1 (en) | Thin film solar module and method of fabricating the same | |
| US8222517B2 (en) | Thin film solar cell | |
| EP2386124B1 (en) | Solar cell | |
| WO2014050304A1 (en) | Photoelectric conversion element and method for manufacturing same | |
| KR101676368B1 (en) | Solar Cell and method of manufacturing the same | |
| JP5232362B2 (en) | A manufacturing method of an integrated thin film photoelectric conversion device, and an integrated thin film photoelectric conversion device obtainable by the manufacturing method. | |
| KR20120104846A (en) | Solar cell and method of manufacturing the same | |
| KR20100004540A (en) | Thin film type solar cell, and method for manufacturing the same | |
| KR20110079107A (en) | Patterned glass for a thin film solar cell and fabricating method of thin film solar cell using the same | |
| KR20090125675A (en) | Thin film type solar cell, and method for manufacturing the same | |
| KR101332667B1 (en) | Solar cell and method for manufacturing the same | |
| US8642881B2 (en) | Thin film solar cell and method of manufacturing the same | |
| KR101863068B1 (en) | Solar Cell and method of manufacturing the same | |
| KR20130006904A (en) | Thin flim solar cell | |
| US20110186122A1 (en) | Solar cell | |
| JP5770294B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| US20110265848A1 (en) | Thin film solar cell and method of manufacturing the same | |
| KR20120034308A (en) | Thin film type solar cell and method for manufacturing the same | |
| KR101803466B1 (en) | A solar cell module and a manufacturing method thereof | |
| JP2010283162A (en) | Solar cell and method for manufacturing the same | |
| KR101573846B1 (en) | Thin film type Solar Cell Method and Apparatus for manufacturing thereof | |
| KR102567037B1 (en) | A thin film type solar cell and Method of manufacturing the same | |
| US20120048358A1 (en) | Solar cell and method for manufacturing the same | |
| Baik et al. | Towards light-trapping free amorphous Si only multi-junction solar cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160906 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180817 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190923 Year of fee payment: 7 |