KR20120100496A - 전압 레귤레이터 및 이를 포함하는 집적 회로 - Google Patents

전압 레귤레이터 및 이를 포함하는 집적 회로 Download PDF

Info

Publication number
KR20120100496A
KR20120100496A KR1020110019436A KR20110019436A KR20120100496A KR 20120100496 A KR20120100496 A KR 20120100496A KR 1020110019436 A KR1020110019436 A KR 1020110019436A KR 20110019436 A KR20110019436 A KR 20110019436A KR 20120100496 A KR20120100496 A KR 20120100496A
Authority
KR
South Korea
Prior art keywords
power supply
voltage
level
signal
control signal
Prior art date
Application number
KR1020110019436A
Other languages
English (en)
Inventor
임상훈
안승현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110019436A priority Critical patent/KR20120100496A/ko
Priority to US13/355,722 priority patent/US20120223684A1/en
Priority to TW101106863A priority patent/TW201237586A/zh
Publication of KR20120100496A publication Critical patent/KR20120100496A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전압 레귤레이터는 전원 공급부 및 피드백부를 포함한다. 전원 공급부는 기준 전압 및 피드백 전압에 기초하여 전원 전압을 발생하고, 제1 제어 신호에 기초하여 전원 전압이 공급되는 전원 공급 라인의 전류 레벨을 제어하며, 제2 제어 신호에 기초하여 전원 공급 라인의 전류 레벨을 외부적으로 제어하기 위한 구동 신호를 발생한다. 피드백부는 전원 전압에 기초하여 피드백 전압을 발생하고, 제3 제어 신호에 기초하여 피드백 전압의 레벨을 변경한다.

Description

전압 레귤레이터 및 이를 포함하는 집적 회로{VOLTAGE REGULATOR AND INTEGRATED CIRCUIT INCLUDING THE SAME}
본 발명은 전원 공급에 관한 것으로서, 더욱 상세하게는 전원을 공급하는 전압 레귤레이터 및 이를 포함하는 집적 회로에 관한 것이다.
일반적으로 집적 회로는 특정한 기능을 수행하는 로직 회로와 상기 로직 회로에 전원을 공급하는 전원 공급 회로를 포함한다. 상기 전원 공급 회로는 전원을 공급 받는 회로와 배선 등의 임피던스 변화에 관계없이 안정적인 전원을 공급하여야 한다. 특히, 출력 임피던스에 관계없이 안정적인 전원을 공급하기 위한 장치를 전압 레귤레이터라고 하며, 상기 전압 레귤레이터는 다양한 종류의 집적 회로 내에 포함될 수 있다.
본 발명의 일 목적은 안정적인 전원을 효율적으로 공급하기 위한 전압 레귤레이터를 제공하는 것이다.
본 발명의 다른 목적은 상기 전압 레귤레이터를 포함하는 집적 회로를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 전압 레귤레이터는 전원 공급부 및 피드백부를 포함한다. 상기 전원 공급부는 기준 전압 및 피드백 전압에 기초하여 전원 전압을 발생하고, 제1 제어 신호에 기초하여 상기 전원 전압이 공급되는 전원 공급 라인의 전류 레벨을 제어하며, 제2 제어 신호에 기초하여 상기 전원 공급 라인의 전류 레벨을 외부적으로 제어하기 위한 구동 신호를 발생한다. 상기 피드백부는 상기 전원 전압에 기초하여 상기 피드백 전압을 발생하고, 제3 제어 신호에 기초하여 상기 피드백 전압의 레벨을 변경한다.
상기 전원 전압의 레벨이 문턱 레벨보다 작거나 같은 경우에 상기 제1 내지 제3 제어 신호들 중 적어도 하나가 활성화될 수 있다.
상기 전원 공급부는 상기 제1 제어 신호가 활성화된 경우에 상기 전원 공급 라인의 전류 레벨을 증가시킬 수 있다. 또한 상기 전원 공급부는 상기 제2 제어 신호가 활성화된 경우에 상기 구동 신호를 활성화하여 상기 전원 공급 라인의 전류 레벨을 추가적으로 증가시키는 외부 구동 회로가 활성화되도록 할 수 있다.
상기 피드백부는 상기 제3 제어 신호가 활성화된 경우에 상기 피드백부의 저항 값을 가변하여 상기 피드백 전압의 레벨을 감소시킬 수 있다.
상기 전원 공급부는 비교부 및 출력부를 포함할 수 있다. 상기 비교부는 상기 기준 전압 및 상기 피드백 전압에 기초하여 비교 신호를 발생할 수 있다. 상기 출력부는 상기 비교 신호에 기초하여 상기 전원 전압을 발생하고, 상기 제1 제어 신호에 기초하여 상기 전원 공급 라인의 전류 레벨을 내부적으로 증가시키며, 상기 제2 제어 신호에 기초하여 상기 구동 신호를 발생할 수 있다.
상기 출력부는 제1 구동부, 제2 구동부 및 구동 신호 발생부를 포함할 수 있다. 상기 제1 구동부는 상기 비교 신호 및 입력 전압에 기초하여 상기 전원 전압을 발생할 수 있다. 상기 제2 구동부는 상기 제1 제어 신호가 활성화된 경우에 상기 비교 신호 및 상기 입력 전압에 기초하여 상기 전원 공급 라인에 추가적인 전류를 제공할 수 있다. 상기 구동 신호 발생부는 상기 제2 제어 신호가 활성화된 경우에 상기 비교 신호에 기초하여 상기 구동 신호를 활성화시킬 수 있다.
상기 제2 구동부는 제1 PMOS 트랜지스터, 제1 전송 게이트 및 제2 PMOS 트랜지스터를 포함할 수 있다. 상기 제1 PMOS 트랜지스터는 상기 입력 전압과 상기 전원 공급 라인 사이에 연결될 수 있다. 상기 제1 전송 게이트는 상기 비교 신호와 상기 제1 PMOS 트랜지스터의 게이트 단자 사이에 연결되고, 상기 제1 제어 신호에 응답하여 동작할 수 있다. 상기 제2 PMOS 트랜지스터는 상기 입력 전압과 상기 제1 PMOS 트랜지스터의 게이트 단자 사이에 연결되고, 상기 제1 제어 신호와 연결되는 게이트 단자를 구비할 수 있다.
상기 구동 신호 발생부는 제2 전송 게이트 및 제3 PMOS 트랜지스터를 포함할 수 있다. 상기 제2 전송 게이트는 상기 비교 신호와 상기 구동 신호의 출력 단자 사이에 연결되고, 상기 제2 제어 신호에 응답하여 동작할 수 있다. 상기 제3 PMOS 트랜지스터는 상기 입력 전압과 상기 구동 신호의 출력 단자 사이에 연결되고, 상기 제2 제어 신호와 연결되는 게이트 단자를 구비할 수 있다.
상기 피드백부는 제1 저항부 및 제2 저항부를 포함할 수 있다. 상기 제1 저항부는 상기 전원 공급 라인과 상기 피드백 전압이 발생되는 피드백 노드 사이에 연결되고, 상기 제3 제어 신호에 기초하여 저항 값이 가변될 수 있다. 상기 제2 저항부는 상기 피드백 노드와 접지 전압 사이에 연결될 수 있다.
상기 제1 저항부는 제1 저항, 제2 저항 및 전송 게이트를 포함할 수 있다. 상기 제1 저항은 상기 피드백 노드에 제1 단이 연결될 수 있다. 상기 제2 저항은 상기 제1 저항의 제2 단과 상기 전원 공급 라인 사이에 연결될 수 있다. 상기 전송 게이트는 상기 제2 저항과 병렬로 연결되고, 상기 제3 제어 신호에 응답하여 동작할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 집적 회로는 전압 레귤레이터, 전압 검출부, 레귤레이터 제어부 및 구동부를 포함한다. 상기 전압 레귤레이터는 제1 기준 전압 및 피드백 전압에 기초하여 전원 전압을 발생하고, 제1 제어 신호에 기초하여 상기 전원 전압이 공급되는 전원 공급 라인의 전류 레벨을 제어하고, 제2 제어 신호에 기초하여 구동 신호를 발생하며, 제3 제어 신호에 기초하여 상기 피드백 전압의 레벨을 변경한다. 상기 전압 검출부는 상기 전원 전압과 제2 기준 전압에 기초하여 상기 전원 전압의 레벨이 문턱 레벨보다 작거나 같은지 여부를 나타내는 검출 신호를 발생한다. 상기 레귤레이터 제어부는 상기 검출 신호에 기초하여 상기 전원 공급 라인의 전류 레벨 또는 상기 전원 전압의 레벨을 제어하는 상기 제1 내지 제3 제어 신호들을 발생한다. 상기 구동부는 상기 구동 신호에 기초하여 상기 전원 공급 라인의 전류 레벨을 제어한다.
상기 전압 검출부는 전압 분배부 및 비교부를 포함할 수 있다. 상기 전압 분배부는 상기 전원 전압을 분배하여 감지 전압을 발생할 수 있다. 상기 비교부는 상기 감지 전압과 상기 제2 기준 전압을 비교하여 상기 검출 신호를 발생할 수 있다.
상기 레귤레이터 제어부는 보상부 및 제어 신호 발생부를 포함할 수 있다. 상기 보상부는 상기 검출 신호에 포함되는 노이즈를 제거하여 보상 신호를 발생할 수 있다. 상기 제어 신호 발생부는 상기 보상 신호 및 외부에서 인가되는 커맨드 신호에 기초하여 상기 제1 내지 제3 제어 신호들을 발생할 수 있다.
상기 보상부는 상기 검출 신호를 일정한 주기로 샘플링하고, 상기 샘플링 결과의 평균 값 또는 중간 값에 상응하는 상기 보상 신호를 발생하는 필터를 포함할 수 있다.
상기 제어 신호 발생부는 판단부 및 연산부를 포함할 수 있다. 상기 판단부는 상기 커맨드 신호에 기초하여 상기 전원 전압의 레벨 및/또는 상기 전원 공급 라인의 전류 레벨의 제어가 필요한지 여부를 나타내는 제1 구동 제어 신호, 제2 구동 제어 신호 및 제3 구동 제어 신호를 발생할 수 있다. 상기 연산부는 상기 제1 내지 제3 구동 제어 신호들과 상기 보상 신호를 논리 연산하여 상기 제1 내지 제3 제어 신호들을 발생할 수 있다.
상기 구동부는 입력 전압과 상기 전원 공급 라인 사이에 연결되고, 상기 구동 신호와 연결되는 게이트 단자를 구비하는 PMOS 트랜지스터를 포함할 수 있다.
상기 전압 검출부 및 상기 구동부는 상기 전원 공급 라인의 종단부와 연결될 수 있다.
상기와 같은 본 발명의 실시예들에 따른 전압 레귤레이터는 제1 제어 신호에 기초하여 전원 공급 라인의 전류 레벨을 제어하고, 제2 제어 신호에 기초하여 상기 전원 공급 라인의 전류 레벨을 추가적으로 제어하는 외부 구동 회로를 활성화시키기 위한 구동 신호를 발생함으로써, 전류 구동 능력이 향상될 수 있고, 제3 제어 신호에 기초하여 피드백 전압의 레벨을 제어함으로써, 전원 전압의 레벨을 효율적으로 제어할 수 있다. 즉, 본 발명의 실시예들에 따른 전압 레귤레이터는 상기 제어 신호들에 기초하여 상기 전류 구동 능력 및/또는 상기 전원 전압의 레벨을 효율적으로 제어함으로써, 안정적인 전원을 효율적으로 공급할 수 있다.
상기 전압 레귤레이터를 포함하는 집적 회로는 전압 강하 현상을 효율적으로 보상할 수 있으며, 안정적인 전원을 효율적으로 공급받을 수 있다.
도 1은 본 발명의 일 실시예에 따른 전압 레귤레이터를 나타내는 블록도이다.
도 2는 도 1의 전압 레귤레이터에 포함되는 출력부의 일 예를 나타내는 블록도이다.
도 3은 도 1의 전압 레귤레이터에 포함되는 피드백부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 전압 레귤레이터의 구체적인 일 예를 나타내는 도면이다.
도 5는 도 1의 전압 레귤레이터의 구체적인 다른 예를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 집적 회로를 나타내는 블록도이다.
도 7은 도 6의 집적 회로에 포함되는 전압 검출부의 일 예를 나타내는 블록도이다.
도 8은 도 6의 집적 회로에 포함되는 레귤레이터 제어부의 일 예를 나타내는 블록도이다.
도 9는 도 6의 집적 회로의 구동 방법의 일 예를 나타내는 순서도이다.
도 10은 도 9의 전원 공급 라인의 전류 레벨 및/또는 전원 전압의 레벨을 제어하는 단계의 일 예를 나타내는 순서도이다.
도 11은 본 발명의 일 실시예에 따른 집적 회로를 포함하는 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 전압 레귤레이터를 나타내는 블록도이다.
도 1을 참조하면, 전압 레귤레이터(100)는 전원 공급부(110) 및 피드백부(120)를 포함한다.
전원 공급부(110)는 기준 전압(VREF) 및 피드백 전압(VFB)에 기초하여 전원 전압(VDD)을 발생한다. 기준 전압(VREF)은 안정화된 전압으로 전원 전압(VDD)의 목표 값에 상응할 수 있다. 피드백 전압(VFB)은 전원 공급부(110)의 출력단으로부터 피드백되는 전원 전압(VDD) 자체일 수도 있고, 전원 전압(VDD)을 일정한 비율로 분배한 분배 전압일 수도 있다.
전원 공급부(110)는 제1 제어 신호(CS1)에 기초하여 전원 전압(VDD)이 공급되는 전원 공급 라인(PL)의 전류 레벨을 제어하며, 제2 제어 신호(CS2)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 외부적으로 제어하기 위한 구동 신호(DRV)를 발생한다. 제1 및/또는 제2 제어 신호들(CS1, CS2)이 활성화되는 경우에 상기 전원 공급 라인(PL)의 전류 레벨이 제어될 수 있다.
전원 공급부(110)는 비교부(112) 및 출력부(114)를 포함할 수 있다.
비교부(112)는 기준 전압(VREF) 및 피드백 전압(VFB)에 기초하여 비교 신호(CMP)를 발생할 수 있다. 예를 들어, 비교부(112)는 기준 전압(VREF)과 피드백 전압(VFB)의 차이를 감지하여 전원 전압(VDD)의 변동에 관한 정보를 포함하는 비교 신호(CMP)를 출력할 수 있다. 일 실시예에서, 비교부(112)는 차동 증폭기의 형태로 구현될 수 있다.
출력부(114)는 비교 신호(CMP)에 기초하여 전원 전압(VDD)을 발생하고, 제1 제어 신호(CS1)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 내부적으로 증가시키며, 제2 제어 신호(CS2)에 기초하여 구동 신호(DRV)를 발생할 수 있다. 예를 들어, 출력부(114)는 비교 신호(CMP)에 기초하여 전원 공급 라인(PL)에 전류를 제공하여 전원 전압(VDD)을 유기시키고, 전원 전압(VDD)을 일정하게 유지할 수 있다. 출력부(114)는 제1 제어 신호(CS1)를 기초로 전원 공급 라인(PL)에 추가적인 전류를 제공하여 전압 레귤레이터(100)의 전류 구동 능력을 향상시킬 수 있으며, 제2 제어 신호(CS2)에 기초하여 외부 구동 회로를 활성화시키기 위한 구동 신호(DRV)를 발생할 수 있다. 도 6을 참조하여 후술하는 바와 같이, 상기 외부 구동 회로는 전원 공급 라인(PL)에 추가적인 전류를 제공할 수 있다.
피드백부(120)는 전원 전압(VDD)에 기초하여 피드백 전압(VFB)을 발생하고, 제3 제어 신호(CS3)에 기초하여 피드백 전압(VFB)의 레벨을 변경한다. 예를 들어, 피드백부(120)는 전원 전압(VDD)을 분배하여 피드백 전압(VFB)을 발생하고, 피드백 전압(VFB)을 전원 공급부(110)로 제공할 수 있다. 제3 제어 신호(CS3)가 활성화되는 경우에, 피드백 전압(VFB)의 레벨이 제어되고 이에 따라 전원 전압(VDD)의 레벨이 제어될 수 있다.
일 실시예에서, 상기 전원 전압(VDD)의 레벨이 미리 설정된 문턱 레벨보다 작거나 같은 경우에 제1 내지 제3 제어 신호들(CS1, CS2, CS3) 중 적어도 하나가 활성화될 수 있으며, 제1 내지 제3 제어 신호들(CS1, CS2, CS3) 중 활성화된 제어 신호에 기초하여 상기 전압 레귤레이터(100)의 전류 구동 능력 및/또는 상기 전원 전압(VDD)의 레벨이 향상될 수 있다. 다른 실시예에서, 외부에서 제공되는 특정한 커맨드를 수신하는 경우에 제1 내지 제3 제어 신호들(CS1, CS2, CS3) 중 적어도 하나가 활성화될 수 있다.
한편, 도시하지는 않았지만, 전압 레귤레이터(100)는 기준 전압(VREF)을 제공하는 기준 전압 발생부(미도시)를 더 포함할 수 있다. 상기 기준 전압 발생부(미도시)는 분배 저항들을 이용한 전압 분할 회로로 구현될 수도 있고, 온도 변화에 둔감한 더욱 안정적인 기준 전압(VREF)을 제공하는 밴드-갭 레퍼런스(band-gap reference) 회로로 구현될 수도 있다.
집적 회로 및 이를 포함하는 반도체 장치가 고성능화, 고집적화됨에 따라, 상기 집적 회로에 포함되고 특정한 기능을 수행하는 로직 회로들의 개수가 증가하고 있으며, 다수의 로직 회로들이 구동되는 경우에 상기 집적 회로 및 이를 포함하는 반도체 장치의 전체 소모 전류가 증가할 수 있다. 소모 전류의 증가로 인하여 반도체 장치의 전원 전압이 강하되는 전압 강하(voltage IR drop) 현상이 발생할 수 있으며, 전원 전압의 레벨이 상기 로직 회로들의 최소 보증 레벨보다 낮아지는 경우에 상기 로직 회로들이 오동작할 수 있다. 종래의 반도체 장치에서는, 전압 레귤레이터와 연결되고 구리 등의 금속으로 형성되는 전원 공급 라인의 폭을 증가시킴으로써 상기 전원 공급 라인의 저항을 감소하고 반도체 장치의 소모 전류를 감소시키는 방법을 이용하였다. 하지만 상기와 같이 전원 공급 라인의 폭을 증가시키는 경우에, 반도체 장치의 집적도를 증가시키기 어렵다는 문제가 있었다.
본 발명의 일 실시예에 따른 전압 레귤레이터(100)는 제1 제어 신호(CS1)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 제어하고, 제2 제어 신호(CS2)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 추가적으로 제어하는 외부 구동 회로를 활성화시키기 위한 구동 신호(DRV)를 발생함으로써, 전류 구동 능력이 향상될 수 있다. 또한 본 발명의 일 실시예에 따른 전압 레귤레이터(100)는 제3 제어 신호(CS3)에 기초하여 피드백 전압(VFB)의 레벨을 제어함으로써, 상기 전원 전압(VDD)의 레벨을 효율적으로 제어할 수 있다. 즉, 본 발명의 일 실시예에 따른 전압 레귤레이터(100)는 제어 신호들(CS1, CS2, CS3)에 기초하여 상기 전류 구동 능력 및/또는 상기 전원 전압(VDD)의 레벨을 효율적으로 제어함으로써, 안정적인 전원을 효율적으로 공급할 수 있다.
도 2는 도 1의 전압 레귤레이터에 포함되는 출력부의 일 예를 나타내는 블록도이다.
도 2를 참조하면, 출력부(114)는 제1 구동부(1142), 제2 구동부(1144) 및 구동 신호 발생부(1146)를 포함할 수 있다.
출력부(114)는 안정화되지 않은 입력 전압(VDDI)을 수신하며, 입력 전압(VDDI)에 기초하여 안정화된 전원 전압(VDD)을 공급할 수 있다. 예를 들어, 입력 전압(VDDI)은 외부의 전원 발생 장치로부터 제공될 수 있다.
제1 구동부(1142)는 비교 신호(CMP) 및 입력 전압(VDDI)에 기초하여 전원 전압(VDD)을 발생하며, 전원 전압(VDD)을 일정하게 유지할 수 있다. 예를 들어, 제1 구동부(1142)는 비교 신호(CMP)를 기초로 제1 구동부(1142)를 흐르는 소싱 전류(sourcing current)를 제어하여 전원 전압(VDD)의 레벨을 일정하게 유지할 수 있다. 즉, 전원 전압(VDD)의 레벨이 감소하면 상기 소싱 전류의 크기를 증가시키고, 반대로 전원 전압(VDD)의 레벨이 증가하면 상기 소싱 전류의 크기를 감소시킬 수 있다.
제2 구동부(1144)는 비교 신호(CMP), 입력 전압(VDDI) 및 제1 제어 신호(CS1)에 기초하여 전압 레귤레이터(도 1의 100)의 전류 구동 능력을 향상시킬 수 있다. 예를 들어, 제2 구동부(1144)는 제1 제어 신호(CS1)가 활성화된 경우에 비교 신호(CMP) 및 입력 전압(VDDI)에 기초하여 전원 공급 라인(PL)에 추가적인 제1 전류를 제공하며, 상기 전원 공급 라인(PL)의 전류 레벨을 증가시킬 수 있다. 제2 구동부(1144)는 제1 제어 신호(CS1)가 비활성화된 경우에 비활성화될 수 있다.
구동 신호 발생부(1146)는 비교 신호(CMP), 입력 전압(VDDI) 및 제2 제어 신호(CS2)에 기초하여 구동 신호(DRV)를 발생할 수 있다. 예를 들어, 구동 신호 발생부(1146)는 제2 제어 신호(CS2)가 활성화된 경우에 비교 신호(CMP)에 기초하여 구동 신호(DRV)를 활성화시킨다. 도 6을 참조하여 후술하는 바와 같이, 구동 신호(DRV)는 상기 외부 구동 회로에 제공될 수 있다. 상기 외부 구동 회로는 구동 신호(DRV)가 활성화된 경우에 활성화되어 전원 공급 라인(PL)에 추가적인 제2 전류를 제공하며, 상기 전원 공급 라인(PL)의 전류 레벨을 추가적으로 증가시킬 수 있다. 구동 신호 발생부(1146)는 제2 제어 신호(CS2)가 비활성화된 경우에 비활성화될 수 있다.
일 실시예에서, 제2 구동 신호(CS2)는 제1 구동 신호(CS1)가 활성화된 경우에만 활성화될 수 있다. 예를 들어, 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같아짐에 따라 상기 전원 공급 라인(PL)의 전류 레벨이 미리 정해진 기준 레벨보다 작거나 같아지는 경우에, 즉 전압 레귤레이터(100)의 전류 구동 능력이 미리 정해진 기준 구동 능력보다 낮거나 같아지는 경우에 제1 구동 신호(CS1)가 먼저 활성화되어 전원 공급 라인(PL)에 추가적인 상기 제1 전류를 공급할 수 있다. 제1 구동 신호(CS1)가 활성화된 이후에도 상기 전원 공급 라인(PL)의 전류 레벨이 상기 기준 레벨보다 작거나 같아지는 경우에는 제2 구동 신호(CS2) 또한 활성화되어 전원 공급 라인(PL)에 추가적인 상기 제2 전류를 공급할 수 있다.
다른 실시예에서, 제2 구동 신호(CS2)는 제1 구동 신호(CS1)의 활성화 여부와 관계없이 활성화될 수 있다. 예를 들어, 제1 구동 신호(CS1)는 상기 전원 공급 라인(PL)의 전류 레벨이 제1 기준 레벨보다 작거나 같아지는 경우에 활성화될 수 있으며, 제2 구동 신호(CS2)는 상기 전원 공급 라인(PL)의 전류 레벨이 제2 기준 레벨보다 작거나 같아지는 경우에 활성화될 수 있다.
도 3은 도 1의 전압 레귤레이터에 포함되는 피드백부의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 피드백부(120)는 제1 저항부(122) 및 제2 저항부(124)를 포함할 수 있다.
제1 저항부(122)는 전원 공급 라인(PL)과 피드백 전압(VFB)이 발생되는 피드백 노드(NF) 사이에 연결될 수 있다. 제2 저항부(124)는 피드백 노드(NF)와 접지 전압(VSS) 사이에 연결될 수 있다.
피드백부(120)는 제1 저항부(122) 및 제2 저항부(124)의 저항비에 의해 전원 전압(VDD)을 분배하여 피드백 전압(VFB)을 출력할 수 있다. 상기 저항비 및 전원 전압(VDD)의 목표 값에 따라 이에 상응하는 기준 전압(VREF)이 설정될 수 있으며, 전원 전압(VDD)은 하기의 [수학식 1]을 만족할 수 있다.
[수학식 1]
상기의 [수학식 1]에서, RA는 제1 저항부(122)의 저항 값, RB는 제2 저항부(124)의 저항 값을 각각 나타낸다.
일 실시예에서, 제3 제어 신호(CS3)에 기초하여 제1 저항부(122)의 저항 값이 가변되며, 이에 따라 피드백부(120)의 저항 값이 가변될 수 있다. 예를 들어, 제3 제어 신호(CS3)는 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같은 경우에 활성화될 수 있으며, 제3 제어 신호(CS3)가 활성화된 경우에 상기 제1 저항부(122)의 저항 값이 증가할 수 있다. 상기 제1 저항부(122)의 저항 값의 증가로 인하여 상기 피드백 전압(VFB)의 레벨이 감소될 수 있으며, 상기의 [수학식 1]에 기초하여 전원 전압(VDD)의 레벨이 증가될 수 있다.
도 4는 도 1의 전압 레귤레이터의 구체적인 일 예를 나타내는 도면이다.
도 4를 참조하면, 전압 레귤레이터(100a)는 비교부(112), 출력부(114) 및 피드백부(120a)를 포함할 수 있다.
상술한 바와 같이, 비교부(112)는 입력 전압(VDDI), 기준 전압(VREF) 및 피드백 전압(VFB)에 기초하여 비교 신호(CMP)를 발생할 수 있다. 출력부(114)는 비교 신호(CMP)에 기초하여 전원 전압(VDD)을 발생하고, 제1 제어 신호(CS1)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 내부적으로 증가시키며, 제2 제어 신호(CS2)에 기초하여 구동 신호(DRV)를 발생할 수 있다. 출력부(114)는 제1 구동부(1142), 제2 구동부(1144) 및 구동 신호 발생부(1146)를 포함할 수 있다.
제1 구동부(1142)는 제1 PMOS 트랜지스터(MP11)를 포함할 수 있다. 제1 PMOS 트랜지스터(MP11)는 입력 전압(VDDI)과 전원 공급 라인(PL) 사이에 연결되며, 비교 신호(CMP)와 연결되는 게이트 단자를 포함할 수 있다.
한편, 도시하지는 않았지만, 제1 구동부(1142)는 입력 전압(VDDI)과 제1 PMOS 트랜지스터(MP11)의 제1 단자(예를 들어, 소스) 사이에 연결되는 저항, 및 입력 전압(VDDI)과 상기 제1 PMOS 트랜지스터(MP11)의 게이트 단자 사이에 연결되고 상기 제1 PMOS 트랜지스터(MP11)의 제1 단자와 연결되는 게이트 단자를 구비하는 PMOS 트랜지스터로 구성되는 과전류 보호부를 더 포함할 수 있다. 상기 과전류 보호부는 안정화되지 않은 입력 전압(VDDI)의 레벨이 증가하는 경우에 제1 PMOS 트랜지스터(MP11)에 흐르는 소싱 전류(IS)가 과도하게 증가하는 것을 방지할 수 있다.
제2 구동부(1144)는 제2 PMOS 트랜지스터(MP12), 제1 전송 게이트(TG11) 및 제3 PMOS 트랜지스터(MP13)를 포함할 수 있다. 제2 PMOS 트랜지스터(MP12)는 입력 전압(VDDI)과 전원 공급 라인(PL) 사이에 연결되며, 게이트 단자를 포함할 수 있다. 제1 전송 게이트(TG11)는 비교 신호(CMP)와 상기 제2 PMOS 트랜지스터(MP12)의 게이트 단자 사이에 연결되며, 제1 제어 신호(CS1)에 응답하여 동작할 수 있다. 제3 PMOS 트랜지스터(MP13)는 입력 전압(VDDI)과 상기 제2 PMOS 트랜지스터(MP12)의 게이트 단자 사이에 연결되며, 제1 제어 신호(CS1)와 연결되는 게이트 단자를 포함할 수 있다.
구동 신호 발생부(1146)는 제2 전송 게이트(TG12) 및 제4 PMOS 트랜지스터(MP14)를 포함할 수 있다. 제2 전송 게이트(TG12)는 비교 신호(CMP)와 구동 신호(DRV)의 출력 단자 사이에 연결되고, 제2 제어 신호(CS2)에 응답하여 동작할 수 있다. 제4 PMOS 트랜지스터(MP14)는 입력 전압(VDDI)과 상기 구동 신호(DRV)의 출력 단자 사이에 연결되며, 제2 제어 신호(CS2)와 연결되는 게이트 단자를 포함할 수 있다.
피드백부(120a)는 전원 전압(VDD)에 기초하여 피드백 전압(VFB)을 발생하고, 제3 제어 신호(CS3)에 기초하여 피드백 전압(VFB)의 레벨을 변경할 수 있다. 피드백부(120a)는 제1 저항부(122a) 및 제2 저항부(124)를 포함할 수 있다.
제1 저항부(122a)는 제1 저항(R11), 제2 저항(R12) 및 제3 전송 게이트(TG13)를 포함할 수 있다. 제1 저항(R11)은 피드백 노드(NF)에 제1 단이 연결될 수 있다. 제2 저항(R12)은 제1 저항(R11)의 제2 단과 전원 공급 라인(PL) 사이에 연결될 수 있다. 제3 전송 게이트(TG13)는 상기 제1 저항(R11)의 제2 단과 전원 공급 라인(PL) 사이에 제2 저항(R12)과 병렬로 연결되고, 제3 제어 신호(CS3)에 응답하여 동작할 수 있다. 제2 저항부(124)는 피드백 노드(NF)와 접지 전압(VSS) 사이에 연결된 제3 저항(R13)을 포함할 수 있다.
이하에서는 도 4를 참조하여 본 발명의 일 실시예에 따른 전압 레귤레이터(100a)의 동작을 더욱 상세하게 설명하도록 한다.
비교부(112)는 기준 전압(VREF)과 피드백 전압(VFB)의 차이를 감지하여 전원 전압(VDD)의 변동에 관한 정보를 포함하는 비교 신호(CMP)를 발생한다. 제1 PMOS 트랜지스터(MP11)는 비교 신호(CMP) 및 입력 전압(VDDI)에 기초하여 전원 전압(VDD)이 일정하게 유지되도록 소싱 전류(IS)를 제어한다. 즉, 전원 전압(VDD)의 레벨이 감소하면 소싱 전류(IS)의 크기를 증가시키고, 반대로 전원 전압(VDD)의 레벨이 증가하면 소싱 전류(IS)의 크기를 감소시킬 수 있다. 피드백부(120a)는 제1 저항부(122a) 및 제2 저항부(124)의 저항비를 기초로 전원 전압(VDD)을 분배하여 피드백 전압(VFB)을 발생하고, 피드백 전압(VFB)을 비교부(112)로 제공한다.
상기 전원 전압(VDD)의 레벨이 일정하게 유지되는 동안에, 즉 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 크고 전압 레귤레이터(100a)의 전류 구동 능력이 상기 기준 구동 능력보다 높은 경우에는 제1 내지 제3 제어 신호들(CS1, CS2, CS3)은 비활성화 상태를 유지한다. 예를 들어, 제1 제어 신호(CS1)는 논리 로우 레벨을 가지며, 제1 전송 게이트(TG11)는 턴오프되고, 제3 PMOS 트랜지스터(MP13)가 턴온됨에 따라 제2 PMOS 트랜지스터(MP12)는 턴오프된다. 제2 제어 신호(CS2)는 논리 로우 레벨을 가지며, 제2 전송 게이트(TG12)는 턴오프되고, 제4 PMOS 트랜지스터(MP14)가 턴온됨에 따라 구동 신호(DRV)는 비활성화되어 논리 하이 레벨을 가지고 상기 외부 구동 회로는 비활성화된다. 제3 제어 신호(CS3)는 논리 로우 레벨을 가지며, 제3 전송 게이트(TG13)가 턴온됨에 따라 상기 제1 저항부(122a)의 저항 값은 제1 저항(R11)에 의하여 결정된다.
상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같은 경우에, 제1 내지 제3 제어 신호들(CS1, CS2, CS3) 중 적어도 하나가 활성화될 수 있다. 예를 들어, 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같고 제1 동작 조건이 만족되는 경우에, 제1 제어 신호(CS1)가 활성화된다. 즉, 제1 제어 신호(CS1)는 논리 로우 레벨에서 논리 하이 레벨로 천이될 수 있다. 이 경우, 제3 PMOS 트랜지스터(MP13)는 턴오프되고, 제1 전송 게이트(TG11)가 턴온됨에 따라 상기 제2 PMOS 트랜지스터(MP12)의 게이트 단자는 비교 신호(CMP)를 수신한다. 제2 PMOS 트랜지스터(MP12)는 비교 신호(CMP) 및 입력 전압(VDDI)에 기초하여 추가적인 제1 전류(I1)를 발생하고 이를 전류 공급 라인(PL)에 제공하여 전압 레귤레이터(100a)의 전류 구동 능력을 향상시킬 수 있다.
상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같고 제2 동작 조건을 만족하는 경우에, 제2 제어 신호(CS2)가 활성화된다. 즉, 제2 제어 신호(CS2)는 논리 로우 레벨에서 논리 하이 레벨로 천이될 수 있다. 이 경우, 제4 PMOS 트랜지스터(MP14)는 턴오프되고, 제2 전송 게이트(TG12)가 턴온되며, 구동 신호 발생부(1146)는 비교 신호(CMP)를 구동 신호(DRV)로서 출력한다. 상기 외부 구동 회로는 구동 신호(DRV)에 기초하여 추가적인 상기 제2 전류를 발생하고 이를 전류 공급 라인(PL)에 제공하여 전압 레귤레이터(100a)의 전류 구동 능력을 더욱 향상시킬 수 있다.
상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같고 제3 동작 조건을 만족하는 경우에, 제3 제어 신호(CS3)가 활성화된다. 즉, 제3 제어 신호(CS3)는 논리 로우 레벨에서 논리 하이 레벨로 천이될 수 있다. 이 경우, 제3 전송 게이트(TG13)가 턴오프되며, 상기 제1 저항부(122a)의 저항 값은 제1 저항(R11) 및 제2 저항(R12)에 의하여 결정된다. 제1 저항(R11)과 제2 저항(R12)은 직렬 연결되어 있으므로, 상기 제1 저항부(122a)의 저항 값은 제3 제어 신호(CS3)가 활성화되기 이전보다 증가하며, 따라서 상기 피드백 전압(VFB)의 레벨은 감소하고 상기 전원 전압(VDD)의 레벨은 증가한다. 상기 제1 내지 제3 동작 조건들에 대해서는 도 8을 참조하여 후술하도록 한다.
도 5는 도 1의 전압 레귤레이터의 구체적인 다른 예를 나타내는 도면이다.
도 5를 참조하면, 전압 레귤레이터(100b)는 비교부(112), 출력부(114) 및 피드백부(120b)를 포함할 수 있다.
피드백부(120b)의 구성이 상이한 것을 제외하면, 도 5의 전압 레귤레이터(100b)는 도 4의 전압 레귤레이터(100a)와 실질적으로 동일한 구성을 가질 수 있다. 따라서 비교부(112) 및 출력부(114)에 대한 중복되는 설명은 생략하도록 한다.
피드백부(120b)는 제1 저항부(122b) 및 제2 저항부(124)를 포함할 수 있다. 제1 저항부(122b)는 피드백 노드(NF)와 전압 공급 라인(PL) 사이에 연결되고 제3 제어 신호(CS3)에 기초하여 저항 값이 가변되는 가변 저항(RV)을 포함할 수 있다. 예를 들어, 제3 제어 신호(CS3)가 비활성화된 경우에 가변 저항(RV)은 제1 저항 값을 가질 수 있고, 제3 제어 신호(CS3)가 활성화된 경우에 가변 저항(RV)은 제1 저항 값보다 큰 제2 저항 값을 가질 수 있다. 제2 저항부(124)는 피드백 노드(NF)와 접지 전압(VSS) 사이에 연결된 제3 저항(R13)을 포함할 수 있다. 피드백부(120b)는 가변 저항(RV)과 제3 저항(R13)의 저항비에 의해 전원 전압(VDD)을 분배하여 피드백 전압(VFB)을 출력할 수 있다.
도 6은 본 발명의 일 실시예에 따른 집적 회로를 나타내는 블록도이다.
도 6을 참조하면, 집적 회로(200)는 전압 레귤레이터(210), 전압 검출부(220), 레귤레이터 제어부(230) 및 구동부(240)를 포함한다. 도시하지는 않았지만, 집적 회로(200)는 다양한 동작을 수행하기 위한 로직 회로들(미도시)을 더 포함할 수 있다.
전압 레귤레이터(210)는 도 1의 전압 레귤레이터(100)일 수 있다. 전압 레귤레이터(210)는 제1 기준 전압(VREF1) 및 피드백 전압(VFB)에 기초하여 전원 전압(VDD)을 발생하고, 제1 제어 신호(CS1)에 기초하여 전원 전압(VDD)이 공급되는 전원 공급 라인(PL)의 전류 레벨을 제어하고, 제2 제어 신호(CS2)에 기초하여 구동 신호(DRV)를 발생하며, 제3 제어 신호(CS3)에 기초하여 피드백 전압(VFB)의 레벨을 변경한다. 전압 레귤레이터(210)는 전원 공급부(212) 및 피드백부(214)를 포함하여 구현될 수 있다.
전압 검출부(220)는 전원 전압(VDD)과 제2 기준 전압(VREF2)에 기초하여 검출 신호(DS)를 발생한다. 검출 신호(DS)는 전원 전압(VDD)의 레벨이 문턱 레벨보다 작거나 같은지 여부를 나타낸다. 예를 들어, 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 큰 경우에 검출 신호(DS)는 논리 로우 레벨을 가질 수 있고, 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같은 경우에 검출 신호(DS)는 논리 하이 레벨을 가질 수 있다.
레귤레이터 제어부(230)는 검출 신호(DS)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨 또는 상기 전원 전압(VDD)의 레벨을 제어하는 제1 내지 제3 제어 신호들(CS1, CS2, CS3)을 발생한다. 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같은 경우에 제1 내지 제3 제어 신호들(CS1, CS2, CS3) 중 적어도 하나가 활성화될 수 있다. 전원 공급부(212)는 제1 제어 신호(CS1)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 증가시키고, 제2 제어 신호(CS2)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 추가적으로 증가시키기 위한 구동 신호(DRV)를 발생할 수 있다. 피드백부(214)는 제3 제어 신호(CS3)에 기초하여 상기 피드백 전압(VFB)의 레벨을 감소시킬 수 있다.
구동부(240)는 구동 신호(DRV)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 제어한다. 예를 들어, 구동부(240)는 입력 전압(VDDI) 및 구동 신호(DRV)에 기초하여 전압 레귤레이터(210)의 전류 구동 능력을 향상시킬 수 있다. 즉, 구동부(240)는 제2 구동 신호(CS2)가 활성화된 경우에 구동 신호(DRV) 및 입력 전압(VDDI)에 기초하여 전원 공급 라인(PL)에 추가적인 제2 전류(I2)를 제공하며, 상기 전원 공급 라인(PL)의 전류 레벨을 추가적으로 증가시킬 수 있다. 구동부(240)는 제2 제어 신호(CS2)가 비활성화된 경우에 비활성화될 수 있다.
일 실시예에서, 구동부(240)는 PMOS 트랜지스터(MP21)를 포함할 수 있다. PMOS 트랜지스터(MP21)는 입력 전압(VDDI)과 전원 공급 라인(PL) 사이에 연결되며, 구동 신호(DRV)와 연결되는 게이트 단자를 포함할 수 있다.
일 실시예에서, 전압 레귤레이터(210)에서 구동부(240)로 구동 신호(DRV)가 제공되는 구동 신호 공급 라인은 외부 노이즈에 의한 영향을 감소시키기 위하여 차폐(shielding)될 수 있다. 예를 들어, 상기 구동 신호 공급 라인은 접지 전압(VSS)과 연결된 차폐막으로 둘러싸이도록 형성될 수 있다.
일 실시예에서, 전압 검출부(220) 및 구동부(240)는 전원 공급 라인(PL)의 종단부와 연결될 수 있다. 즉, 전압 검출부(220) 및 구동부(240)는 집적 회로(200) 내에서 전압 레귤레이터(210)와 가장 멀리 떨어지도록 배치될 수 있다. 일반적으로 집적 회로(200) 내부의 상기 로직 회로들(미도시)로 인하여, 전압 레귤레이터(210)와의 거리가 멀어질수록 전압 강하 현상은 더욱 심해지며 상기 전원 공급 라인(PL)의 종단부에서 상기 전원 전압(VDD)의 레벨이 가장 많이 강하될 수 있다. 따라서, 상기 전원 공급 라인(PL)의 종단부의 전압 강하 정도를 검출하고, 검출 결과에 따라 상기 전원 공급 라인(PL)의 종단부에 추가적인 제2 전류(I2)를 제공함으로써, 집적 회로(200)에 안정적인 전원을 효율적으로 공급할 수 있다.
한편, 도시하지는 않았지만, 집적 회로(200)는 기준 전압들(VREF1, VREF2)을 제공하는 기준 전압 발생부(미도시)를 더 포함할 수 있으며, 상기 전원 공급 라인(PL)의 종단부와 연결되는 종단 저항(terminal resistor, 미도시)을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 집적 회로(200)는 전원 전압(VDD)의 강하 여부를 검출하여 전압 강하 현상을 보상하기 위한 제어 신호들(CS1, CS2, CS3)을 발생하는 전압 검출부(220) 및 레귤레이터 제어부(230)를 포함한다. 또한 본 발명의 일 실시예에 따른 집적 회로(200)는 제어 신호들(CS1, CS2, CS3)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨 및/또는 상기 전원 전압(VDD)의 레벨을 효율적으로 제어하는 전압 레귤레이터(210) 및 구동 신호(DRV)에 기초하여 전원 공급 라인(PL)의 전류 레벨을 추가적으로 제어하는 구동부(240)를 포함한다. 따라서, 본 발명의 일 실시예에 따른 집적 회로(200)는 전압 강하 현상을 효율적으로 보상할 수 있으며, 안정적인 전원을 효율적으로 공급받을 수 있다.
도 7은 도 6의 집적 회로에 포함되는 전압 검출부의 일 예를 나타내는 블록도이다.
도 7을 참조하면, 전압 검출부(220)는 전압 분배부(222) 및 비교부(224)를 포함할 수 있다.
전압 분배부(222)는 전원 전압(VDD)을 분배하여 감지 전압(VS)을 발생할 수 있다. 전압 분배부(222)는 전원 전압(VDD)과 감지 노드(NS) 사이에 연결되는 제1 분배 저항(R21) 및 감지 노드(NS)와 접지 전압(VSS) 사이에 연결되는 제2 분배 저항(R22)을 포함할 수 있다. 상술한 바와 같이, 전원 전압(VDD)을 분배하여 전원 전압(VDD)보다 작은 레벨을 가지는 감지 전압(VS)을 발생함으로써, 비교부(224)를 상대적으로 작은 크기로 구현할 수 있다.
비교부(224)는 감지 전압(VS)과 제2 기준 전압(VREF2)을 비교하여 검출 신호(DS)를 발생할 수 있다. 제2 기준 전압(VREF2)의 레벨은 상기 문턱 레벨에 상응할 수 있다. 감지 전압(VS)의 레벨이 제2 기준 전압(VREF2)의 레벨보다 큰 경우에 검출 신호(DS)는 논리 로우 레벨을 가질 수 있고, 상기 감지 전압(VS)의 레벨이 상기 제2 기준 전압(VREF2)의 레벨보다 작거나 같은 경우에 검출 신호(DS)는 논리 하이 레벨을 가질 수 있다.
일 실시예에서, 상기 문턱 레벨은 집적 회로(도 6의 200)가 정상적으로 동작하는데 필요한 전원 전압(VDD)의 최소 보증 레벨보다 높을 수 있다. 예를 들어, 집적 회로(200)에 공급되는 전원 전압(VDD)은 약 1.5V ± 10%의 보증 범위를 가질 수 있다. 즉, 집적 회로(200) 및 집적 회로(200)에 포함되는 상기 로직 회로들(미도시)은 상기 전원 전압(VDD)의 레벨이 약 1.35V 내지 약 1.65V의 범위를 만족하는 경우에 정상적으로 동작할 수 있다. 이 경우, 상기 문턱 레벨은 상기 전원 전압(VDD)의 최소 보증 레벨인 약 1.35V보다 높은 약 1.4V로 설정될 수 있다. 상기 전원 전압(VDD)의 레벨을 검출하고 상기 검출 결과에 기초하여 전압 강하 현상을 보상하는 데까지는 일정한 시간이 소요되므로, 상기 문턱 레벨이 상기 최소 보증 레벨과 동일한 경우에는 상기와 같이 전압 강하 현상이 실질적으로 보상되기 이전에 상기 전원 전압(VDD)의 레벨이 상기 최소 보증 레벨보다 낮아질 수 있다. 따라서, 상기 문턱 레벨을 상기 최소 보증 레벨보다 높도록 설정하여 일정한 마진(margin)을 가지도록 함으로써, 상기 전원 전압(VDD)의 레벨이 상기 최소 보증 레벨보다 낮아지기 이전에 상기 전압 강하 현상을 보상할 수 있다.
일 실시예에서, 상기 제2 기준 전압(VREF)의 레벨은 분배 저항들(R21, R22)의 저항비 및 상기 문턱 레벨에 따라 설정될 수 있다. 예를 들어, 상기 분배 저항들(R21, R22)의 저항비가 1:1이고 상기 문턱 레벨이 약 1.4V인 경우에, 상기 제2 기준 전압(VREF)의 레벨은 약 0.7V로 설정될 수 있다. 즉, 상기 감지 전압(VS)의 레벨이 약 0.7V보다 큰 경우에, 비교부(224)는 상기 전압 강하 현상이 발생하지 않은 것으로 판단하여 논리 로우 레벨을 가지는 검출 신호(DS)를 출력할 수 있다. 상기 감지 전압(VS)의 레벨이 약 0.7V보다 작거나 같은 경우에, 비교부(224)는 상기 전압 강하 현상이 발생한 것으로 판단하여 논리 하이 레벨을 가지는 검출 신호(DS)를 출력할 수 있다.
한편, 도 7에 도시된 것과는 달리, 전압 분배부(222)는 생략될 수 있다. 즉, 전원 전압(VDD)을 분배하지 않고 그대로 비교부(224)에 제공할 수 있고, 이 때, 상기 제2 기준 전압(VREF2)의 레벨은 상기 문턱 레벨(예를 들어, 약 1.4V)과 실질적으로 동일하도록 설정될 수 있다.
도 8은 도 6의 집적 회로에 포함되는 레귤레이터 제어부의 일 예를 나타내는 블록도이다.
도 8을 참조하면, 레귤레이터 제어부(240)는 보상부(242) 및 제어 신호 발생부(244)를 포함할 수 있다.
보상부(242)는 검출 신호(DS)에 포함되는 노이즈를 제거하여 보상 신호(CPS)를 발생할 수 있다. 보상부(242)는 검출 신호(DS)를 일정한 주기로 샘플링하고, 상기 샘플링 결과의 평균 값 또는 중간 값에 상응하는 보상 신호(CPS)를 발생하는 필터를 포함할 수 있다. 즉, 상기 필터는 디지털 필터이며, 평균 필터(average filter) 또는 미디언 필터(median filter)일 수 있다. 실시예에 따라서, 상기 보상 신호(CPS)의 레벨을 결정하기 위한 상기 필터의 샘플링 횟수는 고정되거나 가변될 수 있다.
일 실시예에서, 상기 필터는 미디언 필터이며, 5회의 샘플링을 수행하여 상기 샘플링 결과의 중간 값을 보상 신호(CPS)로 출력할 수 있다. 상기 샘플링 결과가 "LHLLL" 또는 "HLLLL"과 같이 나타나는 경우에, 상기 필터는 상기 샘플링 결과에 포함된 "H(논리 하이 레벨)"을 노이즈로 판단하며, 상기 샘플링 결과의 중간 값인 "L(논리 로우 레벨)"을 가지는 보상 신호(CPS)를 출력할 수 있다. 상기 샘플링 결과가 "HHHLL" 또는 "HHHHL"와 같이 연속적으로 "H"를 가지도록 나타나는 경우에, 상기 필터는 검출 신호(DS)가 논리 하이 레벨로 천이된 것으로 판단하며, 상기 샘플링 결과의 중간 값인 "H"를 가지는 보상 신호(CPS)를 출력할 수 있다.
제어 신호 발생부(244)는 보상 신호(CPS) 및 외부에서 인가되는 커맨드 신호(CMD)에 기초하여 제1 내지 제3 제어 신호들(CS1, CS2, CS3)을 발생할 수 있다. 커맨드 신호(CMD)는 집적 회로(200)에 포함되는 상기 로직 회로들(미도시)의 활성화 여부 또는 미리 정해진 기능의 수행 여부 등을 나타낼 수 있다. 제어 신호 발생부(244)는 판단부(246) 및 연산부(248)를 포함할 수 있다.
판단부(246)는 커맨드 신호(CMD)에 기초하여 상기 전원 전압(VDD)의 레벨 및/또는 상기 전원 공급 라인(PL)의 전류 레벨의 제어가 필요한지 여부를 나타내는 제1 구동 제어 신호(DCS1), 제2 구동 제어 신호(DCS2) 및 제3 구동 제어 신호(DCS3)를 발생할 수 있다. 제1 및 제2 구동 제어 신호들(DCS1, DCS2)은 상기 전원 공급 라인(PL)의 전류 레벨의 제어가 필요한지 여부를 나타낼 수 있고, 제3 구동 제어 신호(DCS3)는 상기 전원 전압(VDD)의 레벨의 제어가 필요한지 여부를 나타낼 수 있다.
일 실시예에서, 제1 구동 제어 신호(DCS1)는 집적 회로(도 6의 200)가 제1 동작 조건을 만족하는 경우에 활성화될 수 있다. 예를 들어, 상기 제1 동작 조건은 집적 회로(200)에 포함되는 n(n은 2 이상의 자연수)개의 로직 회로들(미도시) 중 적어도 x(x는 1이상 n이하의 자연수)개의 로직 회로가 활성화되는 경우 또는 하나의 집적 회로가 수행하는 n개의 기능(function)들 중 적어도 x개가 수행되는 경우에 만족될 수 있다. 상기 기능들은 모바일 디스플레이 장치 등에서 사용되는 펜타일(pentile) 기능 및 CABC(Contents-based Automatic Brightness Control) 기능 등과 같은 전류 소모가 큰 기능들을 포함할 수 있다. 다른 예에서, 상기 제1 동작 조건은 상기 전원 공급 라인(PL)의 전류 레벨이 미리 정해진 제1 기준 레벨보다 작거나 같아지는 경우에 만족될 수 있다.
제2 구동 제어 신호(DCS2)는 집적 회로(200)가 제2 동작 조건을 만족하는 경우에 활성화될 수 있다. 예를 들어, 상기 제2 동작 조건은 상기 n개의 로직 회로들(미도시) 중 적어도 y(y는 1이상 n이하의 자연수)개의 로직 회로가 활성화되는 경우 또는 하나의 집적 회로가 수행하는 상기 n개의 기능들 중 적어도 y개가 수행되는 경우에 만족될 수 있다. 특히, 제2 구동 신호(CS2)가 제1 구동 신호(CS1)가 활성화된 경우에만 활성화되는 경우에는, 제2 구동 제어 신호(DCS2) 역시 제1 구동 제어 신호(DCS1)가 활성화된 경우에만 활성화될 수 있으며, 이 때, y는 (x+1)이상 n이하의 자연수일 수 있다. 다른 예에서, 상기 제2 동작 조건은 제1 구동 신호(CS1)가 활성화된 이후에도 상기 전원 공급 라인(PL)의 전류 레벨이 상기 제1 기준 레벨보다 작거나 같아지는 경우 또는 제1 구동 신호(CS1)의 활성화 여부와 관계없이 상기 전원 공급 라인(PL)의 전류 레벨이 제2 기준 레벨보다 작거나 같아지는 경우에 만족될 수 있다.
제3 구동 제어 신호(DCS3)는 집적 회로(200)가 제3 동작 조건을 만족하는 경우에 활성화될 수 있다. 예를 들어, 상기 제3 동작 조건은 상기 n개의 로직 회로들(미도시) 중 적어도 z(z는 1이상 n이하의 자연수)개의 로직 회로가 활성화되는 경우 또는 하나의 집적 회로가 수행하는 상기 n개의 기능들 중 적어도 z개가 수행되는 경우에 만족될 수 있다. 다른 예에서, 상기 제3 동작 조건은 상기 전원 전압(VDD)의 레벨이 상기 최소 보증 레벨보다도 작거나 같아지는 경우에 만족될 수 있다.
연산부(248)는 제1 내지 제3 구동 제어 신호들(DCS1, DCS2, DCS3)과 보상 신호(CPS)를 논리 연산하여 제1 내지 제3 제어 신호들(CS1, CS2, CS3)을 발생할 수 있다. 연산부(248)는 보상 신호(CPS) 및 제1 구동 제어 신호(DCS1)가 모두 활성화된 경우에 제1 제어 신호(CS1)를 활성화시킬 수 있고, 보상 신호(CPS) 및 제2 구동 제어 신호(DCS2)가 모두 활성화된 경우에 제2 제어 신호(CS2)를 활성화시킬 수 있으며, 보상 신호(CPS) 및 제3 구동 제어 신호(DCS3)가 모두 활성화된 경우에 제3 제어 신호(CS3)를 활성화시킬 수 있다.
연산부(248)는 제1 내지 제3 AND 게이트들(248a, 248b, 248c)을 포함할 수 있다. 제1 AND 게이트(248a)는 제1 구동 제어 신호(DCS1)와 보상 신호(CPS)를 AND 연산하여 제1 제어 신호(CS1)를 발생할 수 있다. 제2 AND 게이트(248b)는 제2 구동 제어 신호(DCS2)와 보상 신호(CPS)를 AND 연산하여 제2 제어 신호(CS2)를 발생할 수 있다. 제3 AND 게이트(248c)는 제3 구동 제어 신호(DCS3)와 보상 신호(CPS)를 AND 연산하여 제3 제어 신호(CS3)를 발생할 수 있다. 실시예에 따라서, 연산부(248)는 임의의 개수 및 종류의 논리 게이트들을 포함하여 구현될 수 있다.
도 9는 도 6의 집적 회로의 구동 방법의 일 예를 나타내는 순서도이다. 특히 집적 회로(200)가 전원 전압(VDD)을 발생하고 전압 강하 현상을 보상하는 동작을 나타낸다.
도 6 및 도 9를 참조하면, 집적 회로(200)에 포함되는 전압 레귤레이터(210)는 제1 기준 전압(VREF1) 및 피드백 전압(VFB)에 기초하여 전원 전압(VDD)을 발생한다(단계 S100). 전원 전압(VDD)은 집적 회로(200) 전체에 공급되며, 집적 회로(200) 및 집적 회로(200)에 포함되는 상기 로직 회로들(미도시)을 구동하는데 이용될 수 있다.
전압 검출부(220)는 전원 전압(VDD) 및 제2 기준 전압(VREF2)에 기초하여 검출 신호(DS)를 발생하며(단계 S200), 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같은지 여부를 나타낼 수 있는, 즉 전압 강하 현상이 발생하였는지 여부를 나타낼 수 있는 검출 신호(DS)를 출력한다(단계 S300). 도 7을 참조하여 상술한 바와 같이, 상기 제2 기준 전압(VREF2)의 레벨은 상기 문턱 레벨에 상응할 수 있고, 상기 문턱 레벨은 상기 전원 전압(VDD)의 최소 보증 레벨보다 높을 수 있다. 또한 예를 들어, 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 큰 경우에 검출 신호(DS)는 논리 로우 레벨을 가질 수 있고, 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같은 경우에 검출 신호(DS)는 논리 하이 레벨을 가질 수 있다.
상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 큰 경우에, 레귤레이터 제어부(230)는 제어 신호들(CS1, CS2, CS3)의 비활성화 상태를 유지시키고, 전압 검출부(220)는 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같을 때까지 단계 S200 및 단계 S300에 상응하는 상기 검출 동작을 반복 수행한다. 상기 전원 전압(VDD)의 레벨이 상기 문턱 레벨보다 작거나 같은 경우에, 레귤레이터 제어부(230)는 검출 신호(DS)에 기초하여 제어 신호들(CS1, CS2, CS3) 중 적어도 하나를 활성화시키며, 집적 회로(200)는 전압 레귤레이터(210) 및/또는 구동부(240)를 이용하여 상기 전원 공급 라인(PL)의 전류 레벨 및/또는 상기 전원 전압(VDD)의 레벨을 제어한다(단계 S400).
도 10은 도 9의 전원 공급 라인의 전류 레벨 및/또는 전원 전압의 레벨을 제어하는 단계의 일 예를 나타내는 순서도이다.
도 6, 도 9 및 도 10을 참조하면, 상기 전원 공급 라인(PL)의 전류 레벨 및/또는 상기 전원 전압(VDD)의 레벨을 제어하는 단계에서는, 레귤레이터 제어부(230)는 커맨드 신호(CMD)에 기초하여 상기 제1 동작 조건이 만족되었는지 여부를 판단한다(단계 S410). 도 8을 참조하여 상술한 바와 같이, 상기 제1 동작 조건은 미리 정해진 제1 개수의 로직 회로들이 활성화되는 경우 또는 상기 미리 정해진 제1 개수의 기능들이 수행되는 경우에 만족되거나, 상기 전원 공급 라인(PL)의 전류 레벨에 따라 만족될 수 있다.
상기 제1 동작 조건이 만족되지 않은 경우에, 레귤레이터 제어부(230)는 상기 제2 동작 조건의 만족 여부를 판단하지 않고 바로 단계 S450을 수행할 수 있다. 즉, 상기 제2 동작 조건의 만족 여부는 상기 제1 동작 조건이 만족되는 경우에만 판단될 수 있으며, 제2 구동 신호(CS2)는 제1 구동 신호(CS1)가 활성화된 경우에만 활성화될 수 있다. 상기 제1 동작 조건이 만족되는 경우에, 레귤레이터 제어부(230)는 제1 제어 신호(CS1)를 활성화시키고, 전압 레귤레이터(210)는 제1 제어 신호(CS1)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 증가시킨다(단계 S420). 도 4를 참조하여 상술한 바와 같이, 제2 구동부(1144)의 제2 PMOS 트랜지스터(MP12)는 비교 신호(CMP)에 기초하여 추가적인 제1 전류(I1)를 발생하고 이를 전류 공급 라인(PL)에 제공하여 전류 구동 능력을 향상시킬 수 있다.
레귤레이터 제어부(230)는 커맨드 신호(CMD)에 기초하여 상기 제2 동작 조건이 만족되었는지 여부를 판단한다(단계 S430). 도 8을 참조하여 상술한 바와 같이, 상기 제2 동작 조건은 상기 제1 개수보다 큰 미리 정해진 제2 개수의 로직 회로들이 활성화되는 경우 또는 상기 미리 정해진 제2 개수의 기능들이 수행되는 경우에 만족되거나, 상기 전원 공급 라인(PL)의 전류 레벨에 따라 만족될 수 있다.
상기 제2 동작 조건이 만족되지 않은 경우에, 레귤레이터 제어부(230)는 단계 S450을 수행할 수 있다. 상기 제2 동작 조건이 만족되는 경우에, 레귤레이터 제어부(230)는 제2 제어 신호(CS2)를 활성화시키고, 전압 레귤레이터(210)는 제2 제어 신호(CS2)에 기초하여 구동 신호(DRV)를 활성화시키며, 구동부(240)는 구동 신호(DRV)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 추가적으로 증가시킨다(단계 S430). 구동부(240)의 PMOS 트랜지스터(MP21)는 구동 신호(DRV)에 기초하여 추가적인 제2 전류(I2)를 발생하고 이를 전류 공급 라인(PL)에 제공하여 전류 구동 능력을 더욱 향상시킬 수 있다.
레귤레이터 제어부(230)는 커맨드 신호(CMD)에 기초하여 상기 제3 동작 조건이 만족되었는지 여부를 판단한다(단계 S450). 도 8을 참조하여 상술한 바와 같이, 상기 제3 동작 조건은 미리 정해진 제3 개수의 로직 회로들이 활성화되는 경우 또는 상기 미리 정해진 제3 개수의 기능들이 수행되는 경우에 만족되거나, 상기 전원 전압(VDD)의 레벨에 따라 만족될 수 있다.
상기 제3 동작 조건이 만족되지 않은 경우에, 상기 전원 공급 라인(PL)의 전류 레벨 및/또는 상기 전원 전압(VDD)의 레벨을 제어하는 동작이 종료될 수 있다. 상기 제3 동작 조건이 만족되는 경우에, 레귤레이터 제어부(230)는 제3 제어 신호(CS3)를 활성화시키고, 전압 레귤레이터(210)는 제3 제어 신호(CS3)를 기초로 상기 피드백부(214)의 저항 값을 가변하여 상기 피드백 전압(VFB)의 레벨을 변경하고 상기 전원 전압(VDD)의 레벨을 증가시킨다(단계 S460). 도 4를 참조하여 상술한 바와 같이, 제3 제어 신호(CS3)에 기초하여 피드백부(214)의 상기 제1 저항부(122a)의 저항 값이 증가되며, 이에 따라 상기 피드백 전압(VFB)의 레벨이 감소되고 상기 전원 전압(VDD)의 레벨이 증가된다.
한편, 도 10에 도시된 것과는 달리, 상기 제1 동작 조건의 만족 여부와 관계없이 상기 제2 동작 조건의 만족 여부가 판단될 수 있다. 즉, 도 10의 단계 S410에서 상기 제1 동작 조건이 만족되지 않더라도 레귤레이터 제어부(230)는 단계 S430을 수행할 수 있으며, 제2 구동 신호(CS2)는 제1 구동 신호(CS1)의 활성화 여부와 관계없이 활성화될 수 있다.
도 11은 본 발명의 일 실시예에 따른 집적 회로를 포함하는 시스템을 나타내는 블록도이다.
도 11을 참조하면, 시스템(300)은 집적 회로(310), 저장 장치(320), 입출력 장치(330) 및 전원 장치(340)를 포함한다.
집적 회로(310)는 도 6의 집적 회로(200)일 수 있다. 집적 회로(310)는 전압 레귤레이터(311), 전압 검출부(312), 레귤레이터 제어부(313) 및 구동부(314)를 포함할 수 있다. 전압 레귤레이터(311)는 도 1의 전압 레귤레이터(100)일 수 있으며, 제1 기준 전압(VREF1) 및 피드백 전압에 기초하여 전원 전압(VDD)을 발생하고, 제어 신호들(CS)에 기초하여 전원 공급 라인(PL)의 전류 레벨을 제어하거나 구동 신호(DRV)를 발생하거나 상기 피드백 전압(VFB)의 레벨을 변경할 수 있다. 전압 검출부(312)는 전원 전압(VDD)과 제2 기준 전압(VREF2)에 기초하여 검출 신호(DS)를 발생할 수 있다. 레귤레이터 제어부(313)는 검출 신호(DS)에 기초하여 제어 신호들(CS)을 발생할 수 있다. 구동부(240)는 구동 신호(DRV)에 기초하여 상기 전원 공급 라인(PL)의 전류 레벨을 제어할 수 있다.
집적 회로(310)는 상기와 같은 전원 공급 회로들을 통하여 안정적인 전원을 공급받는 프로세서(316) 및 메모리 장치(318)를 포함할 수 있으며, 다양한 기능을 수행하는 복수의 로직 회로들(미도시)을 더 포함할 수 있다. 집적 회로(310)는 상기 전원 공급 회로들 및 상기 로직 회로들(미도시)이 하나의 칩 형태로 구현되는 시스템 온 칩(System-on-Chip; SoC)의 형태로 구현될 수 있다.
프로세서(316)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라서, 프로세서(316)는 마이크로프로세서(microprocessor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(316)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(318), 저장 장치(320) 및 입출력 장치(330)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 프로세서(316)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
한편, 프로세서(316)는 싱글 코어(single core) 또는 멀티 코어(multi core)의 형태로 구현될 수 있다. 예를 들어, ARM 코어 프로세서는 약 1GHz 미만의 시스템 클럭을 이용하여 동작하는 경우에 싱글 코어의 형태로 구현될 수 있고, 약 1GHz 이상의 시스템 클럭을 이용하여 고속으로 동작하는 차세대 프로세서의 경우에 멀티 코어의 형태로 구현될 수 있다. 또한, 상기와 같은 차세대 ARM 코어 프로세서는 AXI(Advanced eXtensible Interface) 버스를 통하여 주변 장치들과 통신을 수행할 수 있다.
메모리 장치(318)는 시스템(300)의 동작에 필요한 데이터를 저장할 수 있다. 메모리 장치(318)는 예를 들어 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치들 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치들 중 하나일 수 있다.
저장 장치(320)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive) 및 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(330)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(340)는 시스템(300)의 동작에 필요한 동작 전압을 공급할 수 있다.
도시되지는 않았지만, 시스템(300)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 또한 시스템(300)은 베이스밴드 칩셋(baseband chip set), 응용 칩셋(application chip set) 및 이미지 센서 등을 더 포함할 수 있다. 한편, 시스템(300)은 모바일 기기와 같은 임의의 컴퓨팅 시스템으로 해석되어야 할 것이다.
본 발명은 집적 회로 및 이를 포함하는 시스템에 이용될 수 있으며, 디스플레이 장치를 구비하는 컴퓨터(computer), 노트북(laptop) 및 디지털 TV 등과 같은 전자 기기 및 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP) 및 디지털 카메라 등과 같은 휴대용 전자 기기에 확대 적용될 수 있을 것이다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 기준 전압 및 피드백 전압에 기초하여 전원 전압을 발생하고, 제1 제어 신호에 기초하여 상기 전원 전압이 공급되는 전원 공급 라인의 전류 레벨을 제어하며, 제2 제어 신호에 기초하여 상기 전원 공급 라인의 전류 레벨을 외부적으로 제어하기 위한 구동 신호를 발생하는 전원 공급부; 및
    상기 전원 전압에 기초하여 상기 피드백 전압을 발생하고, 제3 제어 신호에 기초하여 상기 피드백 전압의 레벨을 변경하는 피드백부를 포함하는 전압 레귤레이터.
  2. 제 1 항에 있어서,
    상기 전원 전압의 레벨이 문턱 레벨보다 작거나 같은 경우에 상기 제1 내지 제3 제어 신호들 중 적어도 하나가 활성화되는 것을 특징으로 하는 전압 레귤레이터.
  3. 제 2 항에 있어서, 상기 전원 공급부는,
    상기 제1 제어 신호가 활성화된 경우에 상기 전원 공급 라인의 전류 레벨을 증가시키는 것을 특징으로 하는 전압 레귤레이터.
  4. 제 3 항에 있어서, 상기 전원 공급부는,
    상기 제2 제어 신호가 활성화된 경우에 상기 구동 신호를 활성화하여 상기 전원 공급 라인의 전류 레벨을 추가적으로 증가시키는 외부 구동 회로가 활성화되도록 하는 것을 특징으로 하는 전압 레귤레이터.
  5. 제 2 항에 있어서, 상기 피드백부는,
    상기 제3 제어 신호가 활성화된 경우에 상기 피드백부의 저항 값을 가변하여 상기 피드백 전압의 레벨을 감소시키는 것을 특징으로 하는 전압 레귤레이터.
  6. 제 1 항에 있어서, 상기 전원 공급부는,
    상기 기준 전압 및 상기 피드백 전압에 기초하여 비교 신호를 발생하는 비교부; 및
    상기 비교 신호에 기초하여 상기 전원 전압을 발생하고, 상기 제1 제어 신호에 기초하여 상기 전원 공급 라인의 전류 레벨을 내부적으로 증가시키며, 상기 제2 제어 신호에 기초하여 상기 구동 신호를 발생하는 출력부를 포함하는 것을 특징으로 하는 전압 레귤레이터.
  7. 제 6 항에 있어서, 상기 출력부는,
    상기 비교 신호 및 입력 전압에 기초하여 상기 전원 전압을 발생하는 제1 구동부;
    상기 제1 제어 신호가 활성화된 경우에 상기 비교 신호 및 상기 입력 전압에 기초하여 상기 전원 공급 라인에 추가적인 전류를 제공하는 제2 구동부; 및
    상기 제2 제어 신호가 활성화된 경우에 상기 비교 신호에 기초하여 상기 구동 신호를 활성화시키는 구동 신호 발생부를 포함하는 것을 특징으로 하는 전압 레귤레이터.
  8. 제 1 항에 있어서, 상기 피드백부는,
    상기 전원 공급 라인과 상기 피드백 전압이 발생되는 피드백 노드 사이에 연결되고, 상기 제3 제어 신호에 기초하여 저항 값이 가변되는 제1 저항부; 및
    상기 피드백 노드와 접지 전압 사이에 연결되는 제2 저항부를 포함하는 것을 특징으로 하는 전압 레귤레이터.
  9. 제1 기준 전압 및 피드백 전압에 기초하여 전원 전압을 발생하고, 제1 제어 신호에 기초하여 상기 전원 전압이 공급되는 전원 공급 라인의 전류 레벨을 제어하고, 제2 제어 신호에 기초하여 구동 신호를 발생하며, 제3 제어 신호에 기초하여 상기 피드백 전압의 레벨을 변경하는 전압 레귤레이터;
    상기 전원 전압과 제2 기준 전압에 기초하여 상기 전원 전압의 레벨이 문턱 레벨보다 작거나 같은지 여부를 나타내는 검출 신호를 발생하는 전압 검출부;
    상기 검출 신호에 기초하여 상기 전원 공급 라인의 전류 레벨 또는 상기 전원 전압의 레벨을 제어하는 상기 제1 내지 제3 제어 신호들을 발생하는 레귤레이터 제어부; 및
    상기 구동 신호에 기초하여 상기 전원 공급 라인의 전류 레벨을 제어하는 구동부를 포함하는 집적 회로.
  10. 제 9 항에 있어서, 상기 레귤레이터 제어부는,
    상기 검출 신호에 포함되는 노이즈를 제거하여 보상 신호를 발생하는 보상부; 및
    상기 보상 신호 및 외부에서 인가되는 커맨드 신호에 기초하여 상기 제1 내지 제3 제어 신호들을 발생하는 제어 신호 발생부를 포함하는 것을 특징으로 하는 집적 회로.
KR1020110019436A 2011-03-04 2011-03-04 전압 레귤레이터 및 이를 포함하는 집적 회로 KR20120100496A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110019436A KR20120100496A (ko) 2011-03-04 2011-03-04 전압 레귤레이터 및 이를 포함하는 집적 회로
US13/355,722 US20120223684A1 (en) 2011-03-04 2012-01-23 Voltage regulator and integrated circuit including the same
TW101106863A TW201237586A (en) 2011-03-04 2012-03-02 Voltage regulator and integrated circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110019436A KR20120100496A (ko) 2011-03-04 2011-03-04 전압 레귤레이터 및 이를 포함하는 집적 회로

Publications (1)

Publication Number Publication Date
KR20120100496A true KR20120100496A (ko) 2012-09-12

Family

ID=46752917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019436A KR20120100496A (ko) 2011-03-04 2011-03-04 전압 레귤레이터 및 이를 포함하는 집적 회로

Country Status (3)

Country Link
US (1) US20120223684A1 (ko)
KR (1) KR20120100496A (ko)
TW (1) TW201237586A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922586B2 (en) 2014-10-30 2018-03-20 Samsung Display Co., Ltd. Loading effect control device and organic light emitting display device having the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503644B (zh) 2012-10-05 2015-10-11 Faraday Tech Corp 電壓調節器校正電路
TWI566492B (zh) * 2012-10-26 2017-01-11 偉詮電子股份有限公司 電源供應器之過電流保護晶片及其設定方法
TWI470917B (zh) * 2012-12-12 2015-01-21 Upi Semiconductor Corp 電壓調節積體電路、電壓調節電路以及電壓調節方法
KR102123589B1 (ko) * 2013-11-27 2020-06-17 삼성디스플레이 주식회사 유기전계발광 표시장치
US20150249354A1 (en) * 2014-02-28 2015-09-03 Infineon Technologies Austria Ag Communication using load modulation
KR20160118026A (ko) * 2015-04-01 2016-10-11 에스케이하이닉스 주식회사 내부전압 생성회로
US10438646B1 (en) * 2018-07-03 2019-10-08 Micron Technology, Inc. Apparatuses and methods for providing power for memory refresh operations
US11373607B2 (en) * 2020-03-16 2022-06-28 Novatek Microelectronics Corp. Display device and driving method thereof for reducing flicker due to refresh rate variation
KR20210118294A (ko) * 2020-03-19 2021-09-30 삼성전자주식회사 내부 에러를 검출하기 위한 전원 관리 회로 및 전자 장치
CN118051085A (zh) * 2022-11-15 2024-05-17 上海禾赛科技有限公司 电压调节电路及调节方法、激光雷达

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2749939B1 (fr) * 1996-06-13 1998-07-31 Sgs Thomson Microelectronics Detecteur de gamme de tension d'alimentation dans un circuit integre
JP2001332699A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法
US7356716B2 (en) * 2005-02-24 2008-04-08 International Business Machines Corporation System and method for automatic calibration of a reference voltage
US7199645B2 (en) * 2005-05-20 2007-04-03 Sitronix Technology Corp. Circuit of voltage multiplier with programmable output
US7944248B2 (en) * 2008-04-17 2011-05-17 Altera Corporation Techniques for measuring voltages in a circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922586B2 (en) 2014-10-30 2018-03-20 Samsung Display Co., Ltd. Loading effect control device and organic light emitting display device having the same

Also Published As

Publication number Publication date
US20120223684A1 (en) 2012-09-06
TW201237586A (en) 2012-09-16

Similar Documents

Publication Publication Date Title
KR20120100496A (ko) 전압 레귤레이터 및 이를 포함하는 집적 회로
EP2972640B1 (en) Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
EP3423918B1 (en) Voltage adjustment for thermal mitigation
KR102190453B1 (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
US10234883B1 (en) Dual loop adaptive LDO voltage regulator
US11079831B2 (en) Control scheme to temporarily raise supply voltage in response to sudden change in current demand
US20140237267A1 (en) Dynamically Controlling A Maximum Operating Voltage For A Processor
EP2477090A2 (en) Coordinating performance parameters in multiple circuits
US20160054788A1 (en) Parameter-Based Sensor Selection
KR20120095507A (ko) 멀티코어 프로세서의 핫 플러깅 방법 및 멀티코어 프로세서 시스템
US9823990B2 (en) System and process for accounting for aging effects in a computing device
TW201227205A (en) Distributed power delivery scheme for on-die voltage scaling
US11537154B2 (en) Mobile devices and methods controlling power in mobile devices
US20140281594A1 (en) Application processor and driving method
US9207750B2 (en) Apparatus and method for reducing leakage power of a circuit
WO2016105857A9 (en) Voltage ramping detection
KR102237574B1 (ko) 시스템-온-칩 및 이를 포함하는 전자 장치
US9529403B2 (en) Method and apparatus for providing telemetry for power management functions
KR100806453B1 (ko) 전류 정보에 기초하여 전압 조절기를 구성하는 방법 및 장치
TWI533113B (zh) 用於電子系統之接續供電之競爭防止
US10042405B2 (en) Adjusting source voltage based on stored information
US11675403B2 (en) Electronic circuit for outputting voltage based on a plurality of input voltages
CN114144742A (zh) 跨域功率控制电路
US20210407553A1 (en) Method and apparatus for improved memory module supply current surge response
KR20140013652A (ko) 시스템 온 칩 및 이를 포함하는 전자 기기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid