KR20140013652A - 시스템 온 칩 및 이를 포함하는 전자 기기 - Google Patents

시스템 온 칩 및 이를 포함하는 전자 기기 Download PDF

Info

Publication number
KR20140013652A
KR20140013652A KR1020120081600A KR20120081600A KR20140013652A KR 20140013652 A KR20140013652 A KR 20140013652A KR 1020120081600 A KR1020120081600 A KR 1020120081600A KR 20120081600 A KR20120081600 A KR 20120081600A KR 20140013652 A KR20140013652 A KR 20140013652A
Authority
KR
South Korea
Prior art keywords
image data
control signal
mode
detection signal
frame
Prior art date
Application number
KR1020120081600A
Other languages
English (en)
Inventor
김경만
노종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120081600A priority Critical patent/KR20140013652A/ko
Priority to US13/940,519 priority patent/US9280948B2/en
Publication of KR20140013652A publication Critical patent/KR20140013652A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

시스템 온 칩은 프레임 버퍼, 모드 검출기, 제1 및 제2 디스플레이 서브 시스템들 및 출력 버퍼를 포함한다. 프레임 버퍼는 입력 영상 데이터에 상응하는 내부 영상 데이터를 프레임 단위로 제공한다. 모드 검출기는 입력 영상 데이터를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호를 발생한다. 제1 디스플레이 서브 시스템은 내부 영상 데이터 및 모드 검출 신호에 기초하여 제1 영상 데이터 및 제1 제어 신호를 발생한다. 제2 디스플레이 서브 시스템은 내부 영상 데이터 및 모드 검출 신호에 기초하여 제2 영상 데이터 및 제2 제어 신호를 발생한다. 제1 및 제2 디스플레이 서브 시스템들은 모드 검출 신호에 기초하여 상보적으로 활성화된다. 출력 버퍼는 모드 검출 신호를 기초로 제1 및 제2 영상 데이터 중 하나와, 제1 및 제2 제어 신호 중 하나를 출력한다.

Description

시스템 온 칩 및 이를 포함하는 전자 기기{SYSTEM ON CHIP AND ELECTRONIC SYSTEM INCLUDING THE SAME}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 디스플레이 제어 시스템을 포함하는 시스템 온 칩 및 이를 포함하는 전자 기기에 관한 것이다.
시스템 온 칩(System on Chip; SoC)은 여러 가지 반도체 부품들이 하나로 집적되는 하나의 칩 또는 그 칩에 집적된 시스템을 말한다. 최근에는 다양한 전자 기기에 시스템 온 칩이 탑재되고 있으며, 기술이 발전함에 따라 시스템 온 칩의 요구 동작 속도는 점점 증가하고 시스템 온 칩의 요구 소비 전력은 점점 감소하고 있다. 예를 들어, 시스템 온 칩은 전자 기기에 구비된 디스플레이 장치를 구동하기 위한 디스플레이 제어 시스템을 포함할 수 있으며, 이에 따라 디스플레이 제어 시스템 및 이를 포함하는 시스템 온 칩의 소비 전력을 감소시키기 위한 다양한 기술들이 개발되고 있다.
본 발명의 일 목적은 동작 모드에 따라서 전력 소모를 선택적으로 감소시킬 수 있는 시스템 온 칩을 제공하는 것이다.
본 발명의 다른 목적은 동작 모드에 따라서 전력 소모를 선택적으로 감소시킬 수 있는 시스템 온 칩을 포함하는 전자 기기를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 시스템 온 칩은 프레임 버퍼, 모드 검출기, 제1 디스플레이 서브 시스템, 제2 디스플레이 서브 시스템 및 출력 버퍼를 포함한다. 상기 프레임 버퍼는 입력 영상 데이터를 프레임 단위로 저장하고, 상기 입력 영상 데이터에 상응하는 내부 영상 데이터를 프레임 단위로 제공한다. 상기 모드 검출기는 상기 입력 영상 데이터를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호를 발생한다. 상기 제1 디스플레이 서브 시스템은 상기 모드 검출 신호에 기초하여 선택적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제1 영상 데이터 및 제1 제어 신호를 발생한다. 상기 제2 디스플레이 서브 시스템은 상기 모드 검출 신호에 기초하여 상기 제1 디스플레이 서브 시스템과 상보적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제2 영상 데이터 및 제2 제어 신호를 발생한다. 상기 출력 버퍼는 상기 모드 검출 신호를 기초로 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나를 선택하여 출력 영상 데이터를 제공하고, 상기 모드 검출 신호를 기초로 상기 제1 제어 신호 및 상기 제2 제어 신호 중 하나를 선택하여 출력 제어 신호를 제공한다.
상기 동작 모드는 상기 입력 영상 데이터에 상응하는 이미지의 현재 프레임과 이전 프레임이 상이한 경우에 상기 현재 프레임에 대한 추가적인 처리 동작을 수행하는 제1 동작 모드, 및 상기 현재 프레임과 상기 이전 프레임이 동일한 경우에 상기 현재 프레임에 대한 추가적인 처리 동작을 수행하지 않는 제2 동작 모드를 포함할 수 있다.
상기 제1 디스플레이 서브 시스템은 상기 제1 동작 모드에서 활성화되고, 상기 제2 디스플레이 서브 시스템은 상기 제2 동작 모드에서 활성화될 수 있다.
상기 제1 디스플레이 서브 시스템은 전력 공급부, 디스플레이 컨트롤러 및 화질 개선부를 포함할 수 있다. 상기 전력 공급부는 상기 모드 검출 신호에 기초하여 상기 제1 디스플레이 서브 시스템에 선택적으로 전력을 공급할 수 있다. 상기 디스플레이 컨트롤러는 상기 제1 디스플레이 서브 시스템에 전력이 공급되는 경우에, 상기 내부 영상 데이터에 기초하여 제3 영상 데이터 및 제3 제어 신호를 발생할 수 있다. 상기 화질 개선부는 상기 제1 디스플레이 서브 시스템에 전력이 공급되는 경우에, 상기 제3 영상 데이터 및 상기 제3 제어 신호를 기초로 상기 현재 프레임에 대한 화질 개선 동작을 수행하여 상기 제1 영상 데이터 및 상기 제1 제어 신호를 발생할 수 있다.
상기 제2 디스플레이 서브 시스템은 전력 공급부 및 디스플레이 컨트롤러를 포함할 수 있다. 상기 전력 공급부는 상기 모드 검출 신호에 기초하여 상기 제2 디스플레이 서브 시스템에 선택적으로 전력을 공급할 수 있다. 상기 디스플레이 컨트롤러는 상기 제2 디스플레이 서브 시스템에 전력이 공급되는 경우에, 상기 현재 프레임에 대한 화질 개선 동작을 수행하지 않고 상기 내부 영상 데이터를 기초로 상기 제2 영상 데이터 및 상기 제2 제어 신호를 발생할 수 있다.
상기 제1 디스플레이 서브 시스템 및 상기 제2 디스플레이 서브 시스템은 서로 다른 파워 도메인에 속할 수 있다.
일 실시예에서, 상기 시스템 온 칩은 프로세서를 더 포함할 수 있다. 상기 프로세서는 상기 시스템 온 칩의 동작을 제어하고, 상기 현재 프레임과 상기 이전 프레임을 비교하여 판단 신호를 발생할 수 있다. 상기 모드 검출기는 상기 판단 신호에 기초하여 상기 모드 검출 신호를 발생할 수 있다.
일 실시예에서, 상기 모드 검출기는 상기 현재 프레임과 상기 이전 프레임을 비교하여 상기 모드 검출 신호를 발생할 수 있다.
상기 출력 버퍼는 제1 멀티플렉서 및 제2 멀티플렉서를 포함할 수 있다. 상기 제1 멀티플렉서는 상기 제1 영상 데이터를 수신하는 제1 입력 단자, 상기 제2 영상 데이터를 수신하는 제2 입력 단자, 상기 모드 검출 신호를 수신하는 선택 단자, 및 상기 모드 검출 신호에 응답하여 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나를 상기 출력 영상 데이터로서 선택적으로 출력하는 출력 단자를 구비할 수 있다. 상기 제2 멀티플렉서는 상기 제1 제어 신호를 수신하는 제1 입력 단자, 상기 제2 제어 신호를 수신하는 제2 입력 단자, 상기 모드 검출 신호를 수신하는 선택 단자, 및 상기 모드 검출 신호에 응답하여 상기 제1 제어 신호 및 상기 제2 제어 신호 중 하나를 상기 출력 제어 신호로서 선택적으로 출력하는 출력 단자를 구비할 수 있다.
상기 제1 멀티플렉서는 상기 제1 동작 모드에서 상기 제1 영상 데이터를 상기 출력 영상 데이터로서 출력하고, 상기 제2 동작 모드에서 상기 제2 영상 데이터를 상기 출력 영상 데이터로서 출력할 수 있다.
상기 제2 멀티플렉서는 상기 제1 동작 모드에서 상기 제1 제어 신호를 상기 출력 제어 신호로서 출력하고, 상기 제2 동작 모드에서 상기 제2 제어 신호를 상기 출력 제어 신호로서 출력할 수 있다.
일 실시예에서, 상기 출력 버퍼는 프레임 동기화 조절부를 더 포함할 수 있다. 상기 프레임 동기화 조절부는 상기 출력 영상 데이터 및 상기 출력 제어 신호의 변경에 따라 발생하는 프레임 미스매치(mismatch)를 방지할 수 있다.
상기 프레임 동기화 조절부는 상기 제1 디스플레이 서브 시스템에서 제공되는 제1 트리거 신호 및 상기 제2 디스플레이 서브 시스템에서 제공되는 제2 트리거 신호에 기초하여 상기 출력 영상 데이터 및 상기 출력 제어 신호가 변경되는 경우에 발생하는 상기 프레임 미스매치를 방지할 수 있다.
상기 시스템 온 칩은 모바일 SoC, 멀티미디어 SoC 또는 어플리케이션 프로세서(Application Processor; AP) SoC일 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 전자 기기는 시스템 온 칩 및 디스플레이 장치를 포함한다. 상기 시스템 온 칩은 입력 영상 데이터에 기초하여 출력 영상 데이터 및 출력 제어 신호를 발생한다. 상기 디스플레이 장치는 상기 출력 영상 데이터 및 상기 출력 제어 신호에 기초하여 이미지를 표시한다. 상기 시스템 온 칩은 프레임 버퍼, 모드 검출기, 제1 디스플레이 서브 시스템, 제2 디스플레이 서브 시스템 및 출력 버퍼를 포함한다. 상기 프레임 버퍼는 상기 입력 영상 데이터를 프레임 단위로 저장하고, 상기 입력 영상 데이터에 상응하는 내부 영상 데이터를 프레임 단위로 제공한다. 상기 모드 검출기는 상기 입력 영상 데이터를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호를 발생한다. 상기 제1 디스플레이 서브 시스템은 상기 모드 검출 신호에 기초하여 선택적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제1 영상 데이터 및 제1 제어 신호를 발생한다. 상기 제2 디스플레이 서브 시스템은 상기 모드 검출 신호에 기초하여 상기 제1 디스플레이 서브 시스템과 상보적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제2 영상 데이터 및 제2 제어 신호를 발생한다. 상기 출력 버퍼는 상기 모드 검출 신호를 기초로 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나를 선택하여 상기 출력 영상 데이터를 제공하고, 상기 모드 검출 신호를 기초로 상기 제1 제어 신호 및 상기 제2 제어 신호 중 하나를 선택하여 상기 출력 제어 신호를 제공한다.
상기와 같은 본 발명의 실시예들에 따른 시스템 온 칩은 동작 모드에 따라서 선택적으로 활성화되는 두 개의 디스플레이 서브 시스템들을 포함한다. 상기 동작 모드는 입력 영상 데이터를 기초로(즉, 상기 입력 영상 데이터에 상응하는 이미지의 프레임이 반복되는지 여부를 기초로) 전력 소모량에 따라 결정되며, 이미지에 대한 추가적인 처리 동작(예를 들어, 화질 개선 동작)을 수행하여 상대적으로 많은 전력을 소모하는 제1 동작 모드에서는 제1 디스플레이 서브 시스템만을 활성화하여 고화질의 이미지를 표시할 수 있고, 상기 이미지에 대한 추가적인 처리 동작이 필요하지 않아 상대적으로 적은 전력을 소모하는 제2 동작 모드에서는 제2 디스플레이 서브 시스템만을 활성화함으로써. 시스템 온 칩 및 이를 포함하는 전자 기기의 전력 소모를 감소시킬 수 있다. 또한 두 개의 디스플레이 서브 시스템들이 하나의 프레임 버퍼를 공유함으로써, 시스템 온 칩 및 이를 포함하는 전자 기기의 크기가 감소될 수 있다.
도 1은 본 발명의 실시예들에 따른 시스템 온 칩을 나타내는 블록도이다.
도 2는 도 1의 시스템 온 칩에 포함되는 모드 검출기의 일 예를 나타내는 블록도이다.
도 3은 도 1의 시스템 온 칩에 포함되는 제1 디스플레이 서브 시스템의 일 예를 나타내는 블록도이다.
도 4는 도 1의 시스템 온 칩에 포함되는 제2 디스플레이 서브 시스템의 일 예를 나타내는 블록도이다.
도 5는 도 1의 시스템 온 칩에 포함되는 출력 버퍼의 일 예를 나타내는 블록도이다.
도 6은 도 1의 시스템 온 칩의 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따른 시스템 온 칩을 나타내는 블록도이다.
도 8은 도 7의 시스템 온 칩에 포함되는 출력 버퍼의 일 예를 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 시스템 온 칩을 나타내는 블록도이다.
도 10은 도 9의 시스템 온 칩에 포함되는 모드 검출기의 일 예를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 시스템 온 칩의 구동 방법을 나타내는 순서도이다.
도 12는 도 11의 출력 영상 데이터 및 출력 제어 신호를 발생하는 단계의 일 예를 나타내는 순서도이다.
도 13은 본 발명의 실시예들에 따른 시스템 온 칩을 포함하는 전자 기기를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 시스템 온 칩을 나타내는 블록도이다.
본 발명의 실시예들은 디스플레이 제어 시스템을 포함하는 시스템 온 칩에서 소비 전력을 감소시키기 위하여 이용될 수 있다. 이하에서는 디스플레이 제어 시스템과 관련된 구성요소들의 구조 및 동작을 중심으로 본 발명의 실시예들에 따른 시스템 온 칩(100)을 설명하도록 한다.
도 1을 참조하면, 시스템 온 칩(System on Chip; SoC)(100)은 프레임 버퍼(110), 모드 검출기(120), 제1 디스플레이 서브 시스템(130), 제2 디스플레이 서브 시스템(140) 및 출력 버퍼(150)를 포함한다. 시스템 온 칩(100)은 프로세서(160)를 더 포함할 수 있다.
프레임 버퍼(110)는 입력 영상 데이터(IDAT)를 프레임 단위로 저장하고, 입력 영상 데이터(IDAT)에 상응하는 내부 영상 데이터(IIDAT)를 프레임 단위로 제공한다. 예를 들어, 내부 영상 데이터(IIDAT)는 복수의 프레임 데이터를 포함할 수 있다.
모드 검출기(120)는 입력 영상 데이터(IDAT)를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호(MS)를 발생한다. 예를 들어, 모드 검출기(120)는 프로세서(160)에서 제공되는 판단 신호(DS)에 기초하여 모드 검출 신호(MS)를 발생할 수 있다.
일 실시예에서, 상기 동작 모드는 제1 동작 모드 및 제2 동작 모드를 포함할 수 있다. 즉, 본 발명의 실시예들에 따른 시스템 온 칩(100)은 상기 제1 동작 모드 및 상기 제2 동작 모드의 두 가지 동작 모드로 동작할 수 있다. 상기 제1 동작 모드는 고화질 모드(high quality mode)일 수 있고, 상기 제2 동작 모드는 저전력 모드(low power mode)(예를 들어, 유저 인터페이스(user interface; UI) 모드)일 수 있다. 시스템 온 칩(100)은 상기 제1 동작 모드에서 이미지에 대한 추가적인 처리 동작(예를 들어, 화질 개선 동작)을 수행할 수 있고, 상기 제2 동작 모드에서 상기 이미지에 대한 추가적인 처리 동작을 수행하지 않고 전력 소모를 감소시킬 수 있다. 모드 검출 신호(MS)는 상기 제1 동작 모드에서 제1 논리 레벨(예를 들어, 논리 하이 레벨)을 가지고, 상기 제2 동작 모드에서 제2 논리 레벨(예를 들어, 논리 로우 레벨)을 가질 수 있다.
일 실시예에서, 상기 동작 모드는 상기 입력 영상 데이터에 상응하는 이미지의 프레임이 반복되는지 여부에 따라서 결정될 수 있다. 예를 들어, 입력 영상 데이터(IDAT)에 상응하는 이미지의 현재 프레임과 이전 프레임이 상이한 경우에(즉, 상기 이미지의 프레임이 반복되지 않는 경우에), 시스템 온 칩(100)은 상기 현재 프레임에 대한 추가적인 처리 동작을 수행하는 상기 제1 동작 모드로 동작할 수 있다. 상기 현재 프레임과 상기 이전 프레임이 실질적으로 동일한 경우에(즉, 상기 이미지의 프레임이 반복되는 경우에), 시스템 온 칩(100)은 상기 현재 프레임에 대한 추가적인 처리 동작을 수행하지 않는 제2 동작 모드로 동작할 수 있다. 실시예에 따라서, 적어도 3개의 프레임을 비교하여 상기 동작 모드가 결정될 수도 있다.
제1 디스플레이 서브 시스템(130)은 모드 검출 신호(MS)에 기초하여 선택적으로 활성화된다. 예를 들어, 제1 디스플레이 서브 시스템(130)은 상기 제1 동작 모드에서 활성화되며, 상기 제2 동작 모드에서 비활성화될 수 있다. 제1 디스플레이 서브 시스템(130)은 프레임 버퍼(110)에서 프레임 단위로 제공되는 내부 영상 데이터(IIDAT) 및 모드 검출 신호(MS)에 기초하여 제1 영상 데이터(DAT1) 및 제1 제어 신호(CS1)를 발생한다. 제1 영상 데이터(DAT1)는 내부 영상 데이터(IIDAT)에 대하여 화질 개선 동작이 수행된 데이터일 수 있다. 제1 제어 신호(CS1)는 제1 영상 데이터(DAT1)에 상응하는 이미지를 디스플레이 장치(미도시)에 표시하기 위한 제1 클럭 신호, 제1 수직 라인 시작 신호, 제1 수평 라인 시작 신호 등을 포함할 수 있다. 제1 디스플레이 서브 시스템(130)은 종래의 시스템 온 칩에 포함되는 디스플레이 서브 시스템과 실질적으로 동일할 수 있으며, 주(main) 디스플레이 서브 시스템으로 명명될 수 있다.
제2 디스플레이 서브 시스템(140)은 모드 검출 신호(MS)에 기초하여 제1 디스플레이 서브 시스템(130)과 상보적으로 활성화된다. 예를 들어, 제2 디스플레이 서브 시스템(140)은 상기 제2 동작 모드에서 활성화되며, 상기 제1 동작 모드에서 비활성화될 수 있다. 제2 디스플레이 서브 시스템(140)은 프레임 버퍼(110)에서 프레임 단위로 제공되는 내부 영상 데이터(IIDAT) 및 모드 검출 신호(MS)에 기초하여 제2 영상 데이터(DAT2) 및 제2 제어 신호(CS2)를 발생한다. 제2 영상 데이터(DAT2)는 내부 영상 데이터(IIDAT)에 대하여 화질 개선 동작이 수행되지 않은, 즉 내부 영상 데이터(IIDAT)와 실질적으로 동일한 데이터일 수 있다. 제2 제어 신호(CS2)는 제2 영상 데이터(DAT2)에 상응하는 이미지를 상기 디스플레이 장치에 표시하기 위한 제2 클럭 신호, 제2 수직 라인 시작 신호, 제2 수평 라인 시작 신호 등을 포함할 수 있다. 제2 디스플레이 서브 시스템(140)은 파워 최적화된(power optimized) 디스플레이 서브 시스템일 수 있으며, 보조(auxiliary) 디스플레이 서브 시스템으로 명명될 수 있다.
출력 버퍼(150)는 모드 검출 신호(MS)를 기초로 제1 영상 데이터(DAT1) 및 제2 영상 데이터(DAT2) 중 하나를 선택하여 출력 영상 데이터(ODAT)를 제공하고, 모드 검출 신호(MS)를 기초로 제1 제어 신호(CS1) 및 제2 제어 신호(CS2) 중 하나를 선택하여 출력 제어 신호(OCS)를 제공한다. 예를 들어, 출력 버퍼(150)는 상기 제1 동작 모드에서 제1 영상 데이터(DAT1) 및 제1 제어 신호(CS1)를 각각 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)로서 출력하고, 상기 제2 동작 모드에서 제2 영상 데이터(DAT2) 및 제2 제어 신호(CS2)를 각각 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)로서 출력할 수 있다.
프로세서(160)는 시스템 온 칩(100)의 전반적인 동작을 제어하고, 상기 현재 프레임과 상기 이전 프레임을 비교하여 상기 동작 모드에 대한 정보를 포함하는 판단 신호(DS)를 발생할 수 있다. 예를 들어, 프로세서(160)는 상기 이전 프레임에 상응하는 제1 프레임 데이터와 상기 현재 프레임에 상응하는 제2 프레임 데이터의 차이가 미리 정해진 기준 값보다 작은 경우에 상기 현재 프레임이 상기 이전 프레임과 실질적으로 동일한 것으로 판단할 수 있고, 상기 제1 프레임 데이터와 상기 제2 프레임 데이터의 차이가 상기 기준 값보다 큰 경우에 상기 현재 프레임이 상기 이전 프레임과 상이한 것으로 판단할 수 있다. 프로세서(160)는 마이크로프로세서(microprocessor) 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다.
일 실시예에서, 시스템 온 칩(100)은 모바일 SoC, 멀티미디어 SoC 또는 어플리케이션 프로세서(Application Processor; AP) SoC일 수 있다.
한편, 도 1에서는 시스템 온 칩(100)이 디스플레이 제어 시스템과 관련된 구성요소들만을 포함하는 것으로 도시하였으나, 실시예에 따라서 시스템 온 칩은 다양한 종류의 반도체 집적 회로들 및/또는 구성요소들을 더 포함하여 구현될 수도 있다.
디스플레이 제어 시스템을 구비하는 종래의 시스템 온 칩은 하나의 디스플레이 서브 시스템만을 포함하였다. 즉, 동작 모드에 상관없이 하나의 디스플레이 서브 시스템을 이용하여 이미지를 표시함으로써, 전력 소모를 감소시키기 어렵다는 문제가 있었다.
본 발명의 실시예들에 따른 시스템 온 칩(100)은 동작 모드에 따라서 선택적으로 활성화되는 두 개의 디스플레이 서브 시스템들(130, 140)을 포함한다. 이미지에 대한 추가적인 처리 동작(예를 들어, 화질 개선 동작)을 수행하여 상대적으로 많은 전력을 소모하는 상기 제1 동작 모드에서는 제1 디스플레이 서브 시스템(130)만을 활성화하여 고화질의 이미지를 표시할 수 있으며, 상기 이미지에 대한 추가적인 처리 동작이 필요하지 않아 상대적으로 적은 전력을 소모하는 상기 제2 동작 모드에서는 제2 디스플레이 서브 시스템(140)만을 활성화할 수 있다. 따라서 시스템 온 칩(100) 및 이를 포함하는 전자 기기의 전력 소모를 감소시킬 수 있다. 또한 두 개의 디스플레이 서브 시스템들(130, 140)이 하나의 프레임 버퍼(110)를 공유함으로써, 시스템 온 칩(100) 및 이를 포함하는 전자 기기의 크기가 감소될 수 있다.
도 2는 도 1의 시스템 온 칩에 포함되는 모드 검출기의 일 예를 나타내는 블록도이다.
도 2를 참조하면, 모드 검출기(120)는 선택 레지스터(122)를 포함할 수 있다.
선택 레지스터(122)는 상기 동작 모드에 대한 정보를 포함하는 판단 신호(DS)를 수신하여 저장하며, 판단 신호(DS)에 기초하여 모드 검출 신호(MS)를 발생할 수 있다. 예를 들어, 상기 이전 프레임에 상응하는 제1 프레임 데이터와 상기 현재 프레임에 상응하는 제2 프레임 데이터의 차이가 미리 정해진 기준 값보다 작은 경우에, 판단 신호(DS)는 상기 제2 동작 모드와 관련된 정보를 포함할 수 있다. 상기 제1 프레임 데이터와 상기 제2 프레임 데이터의 차이가 상기 기준 값보다 큰 경우에, 판단 신호(DS)는 상기 제1 동작 모드와 관련된 정보를 포함할 수 있다. 상술한 바와 같이, 모드 검출 신호(MS)는 상기 제1 동작 모드에서 상기 제1 논리 레벨을 가지고, 상기 제2 동작 모드에서 상기 제2 논리 레벨을 가질 수 있다.
도 3은 도 1의 시스템 온 칩에 포함되는 제1 디스플레이 서브 시스템의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 제1 디스플레이 서브 시스템(130)은 제1 전력 공급부(132), 제1 디스플레이 컨트롤러(134) 및 화질 개선부(136)를 포함한다.
제1 전력 공급부(132)는 모드 검출 신호(MS)에 기초하여 제1 디스플레이 서브 시스템(130)에 선택적으로 전력을 공급할 수 있다. 예를 들어, 제1 전력 공급부(132)는 상기 제1 동작 모드에서(즉, 모드 검출 신호(MS)가 상기 제1 논리 레벨을 가지는 경우에) 제1 디스플레이 컨트롤러(134) 및 화질 개선부(136)에 제1 전원 전압(VDD1)을 공급하고, 상기 제2 동작 모드에서(즉, 모드 검출 신호(MS)가 상기 제2 논리 레벨을 가지는 경우에) 제1 디스플레이 컨트롤러(134) 및 화질 개선부(136)에 제1 전원 전압(VDD1)이 공급되는 것을 차단할 수 있다. 제1 전력 공급부(132)는 트랜지스터 또는 스위치의 형태로 구현될 수 있다.
제1 디스플레이 컨트롤러(134)는 제1 디스플레이 서브 시스템(130)에 전력이 공급되는 경우에(즉, 제1 디스플레이 컨트롤러(134)에 제1 전원 전압(VDD1)이 공급되는 경우에), 내부 영상 데이터(IIDAT)에 기초하여 제3 영상 데이터(DAT3) 및 제3 제어 신호(CS3)를 발생할 수 있다. 제3 영상 데이터(DAT3)는 내부 영상 데이터(IIDAT)에 상응하는 데이터일 수 있으며, 제1 디스플레이 컨트롤러(134)는 내부 영상 데이터(IIDAT)에 대하여 이미지 포맷 변환(image format conversion), 디더링(dithering) 등과 같은 기본적인 처리를 수행하여 제3 영상 데이터(DAT3)를 발생할 수 있다.
화질 개선부(136)는 제1 디스플레이 서브 시스템(130)에 전력이 공급되는 경우에(즉, 화질 개선부(136)에 제1 전원 전압(VDD1)이 공급되는 경우에), 제3 영상 데이터(DAT3) 및 제3 제어 신호(CS3)를 기초로 입력 영상 데이터(IDAT)에 상응하는 상기 이미지의 현재 프레임에 대한 화질 개선 동작을 수행하여 제1 영상 데이터(DAT1) 및 제1 제어 신호(CS1)를 발생할 수 있다. 제1 영상 데이터(DAT1)는 화질 개선 동작이 수행된 데이터일 수 있으며, 화질 개선부(136)는 제3 영상 데이터(DAT3)에 대하여 색상(hue), 밝기 또는 선명도(contrast), 채도(saturation) 등을 조절, 보정 및/또는 제어하여 제1 영상 데이터(DAT1)를 발생할 수 있다.
도 4는 도 1의 시스템 온 칩에 포함되는 제2 디스플레이 서브 시스템의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 제2 디스플레이 서브 시스템(140)은 제2 전력 공급부(142) 및 제2 디스플레이 컨트롤러(144)를 포함한다.
제2 전력 공급부(142)는 모드 검출 신호(MS)에 기초하여 제2 디스플레이 서브 시스템(140)에 선택적으로 전력을 공급할 수 있다. 예를 들어, 제2 전력 공급부(142)는 상기 제2 동작 모드에서 제2 디스플레이 컨트롤러(144)에 제2 전원 전압(VDD2)을 공급하고, 상기 제1 동작 모드에서 제2 디스플레이 컨트롤러(144)에 제2 전원 전압(VDD2)이 공급되는 것을 차단할 수 있다. 제2 전력 공급부(142)는 트랜지스터 또는 스위치의 형태로 구현될 수 있다.
실시예에 따라서, 제2 전원 전압(VDD2)은 제1 전원 전압(도 3의 VDD1)과 실질적으로 동일하거나 상이할 수 있다. 다만, 도 3 및 4에 도시된 것처럼, 제1 전원 전압(VDD1)과 제2 전원 전압(VDD2)이 동일한지 여부에 관계없이 제1 디스플레이 서브 시스템(130)과 제2 디스플레이 서브 시스템(140)은 서로 다른 파워 도메인에 속할 수 있다.
제2 디스플레이 컨트롤러(144)는 제2 디스플레이 서브 시스템(140)에 전력이 공급되는 경우에(즉, 제2 디스플레이 컨트롤러(144)에 제2 전원 전압(VDD2)이 공급되는 경우에), 내부 영상 데이터(IIDAT)에 기초하여 제2 영상 데이터(DAT2) 및 제2 제어 신호(CS2)를 발생할 수 있다. 제2 영상 데이터(DAT2)는 화질 개선 동작이 수행되지 않은, 내부 영상 데이터(IIDAT)와 실질적으로 동일한 데이터일 수 있으며, 제2 디스플레이 컨트롤러(144)는 내부 영상 데이터(IIDAT)에 대하여 최소한의 전력을 소비하여 제2 영상 데이터(DAT2)를 발생할 수 있다.
도 5는 도 1의 시스템 온 칩에 포함되는 출력 버퍼의 일 예를 나타내는 블록도이다.
도 5를 참조하면, 출력 버퍼(150)는 제1 멀티플렉서(152) 및 제2 멀티플렉서(154)를 포함할 수 있다.
제1 멀티플렉서(152)는 제1 영상 데이터(DAT1)를 수신하는 제1 입력 단자, 제2 영상 데이터(DAT2)를 수신하는 제2 입력 단자, 모드 검출 신호(MS)를 수신하는 선택 단자, 및 모드 검출 신호(MS)에 응답하여 제1 영상 데이터(DAT1) 및 제2 영상 데이터(DAT2) 중 하나를 출력 영상 데이터(ODAT)로서 선택적으로 출력하는 출력 단자를 구비할 수 있다. 예를 들어, 제1 멀티플렉서(152)는 상기 제1 동작 모드에서(즉, 모드 검출 신호(MS)가 상기 제1 논리 레벨을 가지는 경우에) 제1 영상 데이터(DAT1)를 출력 영상 데이터(ODAT)로서 출력하고, 상기 제2 동작 모드에서(즉, 모드 검출 신호(MS)가 상기 제2 논리 레벨을 가지는 경우에) 제2 영상 데이터(DAT2)를 출력 영상 데이터(ODAT)로서 출력할 수 있다.
제2 멀티플렉서(154)는 제1 제어 신호(CS1)를 수신하는 제1 입력 단자, 제2 제어 신호(CS2)를 수신하는 제2 입력 단자, 모드 검출 신호(MS)를 수신하는 선택 단자, 및 모드 검출 신호(MS)에 응답하여 제1 제어 신호(CS1) 및 제2 제어 신호(CS2) 중 하나를 출력 제어 신호(OCS)로서 선택적으로 출력하는 출력 단자를 구비할 수 있다. 예를 들어, 제2 멀티플렉서(154)는 상기 제1 동작 모드에서 제1 제어 신호(CS1)를 출력 제어 신호(OCS)로서 출력하고, 상기 제2 동작 모드에서 제2 제어 신호(CS2)를 출력 제어 신호(OCS)로서 출력할 수 있다.
도 6은 도 1의 시스템 온 칩의 동작을 설명하기 위한 도면이다. 도 6은 동작 모드에 따른 시스템 온 칩(100)의 전력 소모를 나타내는 그래프이다.
도 1 및 6을 참조하면, 시스템 온 칩(100)은 시간 t1 이전에 상기 제1 동작 모드(즉, 고화질 모드)로 동작하고, 시간 t1 이후에 상기 제2 동작 모드(즉, 저전력 모드)로 동작한다. 상기 제2 동작 모드에서는 상기 제1 동작 모드에서 보다 약 △P만큼의 전력 소모가 감소될 수 있다. 즉, 상기와 같은 두 개의 디스플레이 서브 시스템들(130, 140)을 이용한 파워 게이팅 동작에 의하여, 시스템 온 칩(100)은 약 △P만큼의 소비 전력의 감소 효과를 얻을 수 있다.
도 7은 본 발명의 실시예들에 따른 시스템 온 칩을 나타내는 블록도이다.
도 7을 참조하면, 시스템 온 칩(100a)은 프레임 버퍼(110), 모드 검출기(120), 제1 디스플레이 서브 시스템(130a), 제2 디스플레이 서브 시스템(140a) 및 출력 버퍼(150a)를 포함한다. 시스템 온 칩(100a)은 프로세서(160)를 더 포함할 수 있다.
도 1의 시스템 온 칩(100)과 비교하였을 때, 시스템 온 칩(100a)은 제1 디스플레이 서브 시스템(130a)이 제1 트리거 신호(TS1)를 더 발생하고 제2 디스플레이 서브 시스템(140a)이 제2 트리거 신호(TS2)를 더 발생하며, 이에 따라 출력 버퍼(150a)의 구성이 변경될 수 있다. 프레임 버퍼(110), 모드 검출기(120) 및 프로세서(160)는 도 1의 프레임 버퍼(110), 모드 검출기(120) 및 프로세서(160)와 각각 실질적으로 동일할 수 있으며, 중복되는 설명은 생략하도록 한다.
제1 디스플레이 서브 시스템(130a)은 모드 검출 신호(MS)에 기초하여 선택적으로 활성화되며, 내부 영상 데이터(IIDAT) 및 모드 검출 신호(MS)에 기초하여 제1 영상 데이터(DAT1) 및 제1 제어 신호(CS1)를 발생하고 제1 트리거 신호(TS1)를 더 발생한다. 제1 디스플레이 서브 시스템(130a)은 도 3에 도시된 것처럼 제1 전력 공급부, 제1 디스플레이 컨트롤러 및 화질 개선부를 포함하여 구현될 수 있다. 이 경우 상기 제1 디스플레이 컨트롤러는 내부 영상 데이터(IIDAT)에 기초하여 제3 영상 데이터, 제3 제어 신호 및 제3 트리거 신호를 발생할 수 있고, 상기 화질 개선부는 상기 제3 영상 데이터, 상기 제3 제어 신호 및 상기 제3 트리거 신호에 기초하여 제1 영상 데이터(DAT1), 제1 제어 신호(CS1) 및 제1 트리거 신호(TS1)를 발생할 수 있다.
제2 디스플레이 서브 시스템(140a)은 모드 검출 신호(MS)에 기초하여 제1 디스플레이 서브 시스템(130)과 상보적으로 활성화되며, 내부 영상 데이터(IIDAT) 및 모드 검출 신호(MS)에 기초하여 제2 영상 데이터(DAT2) 및 제2 제어 신호(CS2)를 발생하고 제2 트리거 신호(TS2)를 더 발생한다. 제2 디스플레이 서브 시스템(140a)은 도 4에 도시된 것처럼 제2 전력 공급부 및 제2 디스플레이 컨트롤러를 포함하여 구현될 수 있다. 이 경우 상기 제2 디스플레이 컨트롤러는 내부 영상 데이터(IIDAT)에 기초하여 제2 영상 데이터(DAT2, 제2 제어 신호(CS2) 및 제2 트리거 신호(TS2)를 발생할 수 있다.
출력 버퍼(150a)는 모드 검출 신호(MS)를 기초로 제1 영상 데이터(DAT1) 및 제2 영상 데이터(DAT2) 중 하나를 선택하여 출력 영상 데이터를 제공하고, 모드 검출 신호(MS)를 기초로 제1 제어 신호(CS1) 및 제2 제어 신호(CS2) 중 하나를 선택하여 출력 제어 신호를 제공하며, 제1 트리거 신호(TS1) 및 제2 트리거 신호(TS2)를 기초로 상기 출력 영상 데이터 및 상기 출력 제어 신호의 변경에 따라 발생하는 프레임 미스매치(mismatch)를 방지하여 조절 영상 데이터(AODAT) 및 조절 제어 신호(AOCS)를 발생한다. 예를 들어, 동작 모드가 상기 제1 동작 모드에서 상기 제2 동작 모드로 변경됨에 따라서 상기 출력 영상 데이터가 제1 영상 데이터(DAT1)에서 제2 영상 데이터(DAT2)로 변경되는 경우 또는 동작 모드가 상기 제2 동작 모드에서 상기 제1 동작 모드로 변경됨에 따라서 상기 출력 영상 데이터가 제2 영상 데이터(DAT2)에서 제1 영상 데이터(DAT1)로 변경되는 경우에, 프레임 미스매치가 발생할 수 있다. 출력 버퍼(150a)는 제1 트리거 신호(TS1) 및 제2 트리거 신호(TS2)에 기초하여 상기와 같은 프레임 미스매치를 방지하기 위한 데이터 처리 동작을 더 수행할 수 있다.
도 8은 도 7의 시스템 온 칩에 포함되는 출력 버퍼의 일 예를 나타내는 블록도이다.
도 8을 참조하면, 출력 버퍼(150a)는 제1 멀티플렉서(152), 제2 멀티플렉서(154) 및 프레임 동기화 조절부(156)를 포함할 수 있다.
제1 멀티플렉서(152)는 제1 영상 데이터(DAT1)를 수신하는 제1 입력 단자, 제2 영상 데이터(DAT2)를 수신하는 제2 입력 단자, 모드 검출 신호(MS)를 수신하는 선택 단자, 및 모드 검출 신호(MS)에 응답하여 제1 영상 데이터(DAT1) 및 제2 영상 데이터(DAT2) 중 하나를 출력 영상 데이터(ODAT)로서 선택적으로 출력하는 출력 단자를 구비할 수 있다. 제2 멀티플렉서(154)는 제1 제어 신호(CS1)를 수신하는 제1 입력 단자, 제2 제어 신호(CS2)를 수신하는 제2 입력 단자, 모드 검출 신호(MS)를 수신하는 선택 단자, 및 모드 검출 신호(MS)에 응답하여 제1 제어 신호(CS1) 및 제2 제어 신호(CS2) 중 하나를 출력 제어 신호(OCS)로서 선택적으로 출력하는 출력 단자를 구비할 수 있다.
프레임 동기화 조절부(156)는 제1 트리거 신호(TS1) 및 제2 트리거 신호(TS2)를 기초로 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)가 변경되는 경우에 발생하는 상기 프레임 미스매치를 방지하여 조절 영상 데이터(AODAT) 및 조절 제어 신호(AOCS)를 발생할 수 있다. 예를 들어, 동작 모드가 상기 제1 동작 모드에서 상기 제2 동작 모드로 변경됨에 따라서 상기 출력 영상 데이터가 제1 영상 데이터(DAT1)에서 제2 영상 데이터(DAT2)로 변경되는 경우에, 프레임 동기화 조절부(156)는 제1 트리거 신호(TS1)에 기초하여 프레임 동기화 동작을 수행할 수 있다. 동작 모드가 상기 제2 동작 모드에서 상기 제1 동작 모드로 변경됨에 따라서 상기 출력 영상 데이터가 제2 영상 데이터(DAT2)에서 제1 영상 데이터(DAT1)로 변경되는 경우에, 프레임 동기화 조절부(156)는 제2 트리거 신호(TS2)에 기초하여 상기 프레임 동기화 동작을 수행할 수 있다.
도 9는 본 발명의 실시예들에 따른 시스템 온 칩을 나타내는 블록도이다.
도 9를 참조하면, 시스템 온 칩(100b)은 프레임 버퍼(110), 모드 검출기(120b), 제1 디스플레이 서브 시스템(130), 제2 디스플레이 서브 시스템(140) 및 출력 버퍼(150)를 포함한다.
도 1의 시스템 온 칩(100)과 비교하였을 때, 시스템 온 칩(100b)은 모드 검출기(120b)가 프로세서에서 제공되는 검출 신호에 기초하여 모드 검출 신호(MS)를 발생하지 않으며, 이에 따라 모드 검출기(120b)의 구성이 변경될 수 있다. 프레임 버퍼(110), 제1 디스플레이 서브 시스템(130), 제2 디스플레이 서브 시스템(140) 및 출력 버퍼(150)는 도 1의 프레임 버퍼(110), 제1 디스플레이 서브 시스템(130), 제2 디스플레이 서브 시스템(140) 및 출력 버퍼(150)와 각각 실질적으로 동일할 수 있으며, 편의상 프로세서의 도시를 생략하였다.
모드 검출기(120b)는 입력 영상 데이터(IDAT)를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호(MS)를 발생한다. 예를 들어, 모드 검출기(120b)는 내부 영상 데이터(IIDAT)에 기초하여 모드 검출 신호(MS)를 발생할 수 있으며, 입력 영상 데이터(IDAT) 및 내부 영상 데이터(IIDAT)에 상응하는 이미지의 현재 프레임과 이전 프레임을 직접 비교하여 모드 검출 신호(MS)를 발생할 수 있다.
한편, 도시하지는 않았지만, 도 9의 시스템 온 칩에 포함되는 출력 버퍼는 프레임 미스매치를 방지하도록 구현될 수도 있다. 즉, 도 7 및 8을 참조하여 상술한 것처럼, 도 9의 시스템 온 칩에 포함되는 제1 및 제2 디스플레이 서브 시스템들이 각각 제1 및 제2 트리거 신호들을 더 발생할 수 있으며, 도 9의 시스템 온 칩에 포함되는 출력 버퍼는 상기 제1 및 제2 트리거 신호들을 기초로 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)의 변경에 따라 발생하는 프레임 미스매치를 방지하여 조절 영상 데이터 및 조절 제어 신호를 발생할 수 있다.
도 10은 도 9의 시스템 온 칩에 포함되는 모드 검출기의 일 예를 나타내는 블록도이다.
도 10을 참조하면, 모드 검출기(120b)는 비교부(124)를 포함할 수 있다.
비교부(124)는 상기 이전 프레임에 상응하는 제1 프레임 데이터(PFRM)와 상기 현재 프레임에 상응하는 제2 프레임 데이터(CFRM)를 비교하여 모드 검출 신호(MS)를 발생할 수 있다. 제1 프레임 데이터(PFRM) 및 제2 프레임 데이터(CFRM)는 내부 영상 데이터(IIDAT)에 포함될 수 있다. 예를 들어, 제1 프레임 데이터(PFRM)와 제2 프레임 데이터(CFRM)의 차이가 미리 정해진 기준 값보다 작은 경우에, 비교부(124)는 상기 제2 동작 모드를 나타내는(예를 들어, 상기 제2 논리 레벨을 가지는) 모드 검출 신호(MS)를 발생할 수 있다. 제1 프레임 데이터(PFRM)와 제2 프레임 데이터(CFRM)의 차이가 상기 기준 값보다 큰 경우에, 비교부(124)는 상기 제1 동작 모드를 나타내는(예를 들어, 상기 제1 논리 레벨을 가지는) 모드 검출 신호(MS)를 발생할 수 있다.
실시예에 따라서, 모드 검출기(120b)는 제1 프레임 데이터(PFRM)를 저장하는 저장부(미도시)를 더 포함할 수 있다.
도 11은 본 발명의 실시예들에 따른 시스템 온 칩의 구동 방법을 나타내는 순서도이다. 특히 도 11은 디스플레이 제어 시스템을 포함하는 시스템 온 칩의 구동 방법을 나타낸다.
도 1 및 11을 참조하면, 본 발명의 실시예들에 따른 시스템 온 칩의 구동 방법에서는, 입력 영상 데이터(IDAT)를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호(MS)를 발생한다(단계 S100). 예를 들어, 상기 동작 모드는 상기 입력 영상 데이터에 상응하는 이미지의 프레임이 반복되는지 여부에 따라서 결정될 수 있다. 적어도 두 개의 인접한 프레임이 서로 상이한 경우에, 상기 시스템 온 칩은 이미지의 현재 프레임에 대한 추가적인 처리 동작(예를 들어, 화질 개선 동작)을 수행하는 제1 동작 모드(즉, 고화질 모드)로 동작할 수 있다. 적어도 두 개의 인접한 프레임이 실질적으로 동일한 경우에, 상기 시스템 온 칩은 상기 이미지의 현재 프레임에 대한 추가적인 처리 동작을 수행하지 않고 전력 소모를 감소시키는 제2 동작 모드(즉, 저전력 모드)로 동작할 수 있다. 상기 시스템 온 칩은 모드 검출 신호를 발생하는 모드 검출기를 포함하며, 상기 모드 검출기는 프로세서에서 제공되는 판단 신호(DS)에 기초하여 모드 검출 신호(MS)를 발생(도 1의 실시예)할 수도 있고, 적어도 두 개의 인접한 프레임을 직접 비교하여 모드 검출 신호(MS)를 발생(도 9의 실시예)할 수도 있다.
모드 검출 신호(MS) 및 내부 영상 데이터(IIDAT)에 기초하여 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)를 발생한다(단계 S200). 내부 영상 데이터(IIDAT)는 입력 영상 데이터(IDAT)에 상응하며, 프레임 버퍼(110)로부터 프레임 단위로 제공된다. 상기 시스템 온 칩은 두 개의 디스플레이 서브 시스템들을 포함하며, 모드 검출 신호(MS)에 기초하여 두 개의 디스플레이 서브 시스템들을 상보적으로 활성화시키고 활성화된 디스플레이 서브 시스템을 이용하여 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)를 발생함으로써, 동작 모드에 따라서 전력 소모를 선택적으로 감소시킬 수 있다.
도 12는 도 11의 출력 영상 데이터 및 출력 제어 신호를 발생하는 단계의 일 예를 나타내는 순서도이다.
도 1, 11 및 12를 참조하면, 단계 S200에서, 모드 검출 신호(MS)에 기초하여 상기 시스템 온 칩의 동작 모드를 판단할 수 있다(단계 S210).
동작 모드가 상기 제1 동작 모드로 판단된 경우에(단계 S210: 예), 모드 검출 신호(MS)에 기초하여 제1 디스플레이 서브 시스템(130)이 활성화되며(단계 S220), 제1 디스플레이 서브 시스템(130)은 내부 영상 데이터(IIDAT)에 기초하여 제1 영상 데이터(DAT1) 및 제1 제어 신호(CS1)를 발생할 수 있다(단계 S230). 예를 들어, 도 3에 도시된 것처럼, 상기 제1 동작 모드에서 제1 전력 공급부(132)는 제1 디스플레이 컨트롤러(134) 및 화질 개선부(136)에 제1 전원 전압(VDD1)을 공급하고, 제1 디스플레이 컨트롤러(134)는 내부 영상 데이터(IIDAT)에 기초하여 제3 영상 데이터(DAT3) 및 제3 제어 신호(CS3)를 발생하며, 화질 개선부(136)는 제3 영상 데이터(DAT3) 및 제3 제어 신호(CS3)에 기초하여 제1 영상 데이터(DAT1) 및 제1 제어 신호(CS1)를 발생할 수 있다. 제1 영상 데이터(DAT1)는 내부 영상 데이터(IIDAT)에 대하여 화질 개선 동작이 수행된 데이터일 수 있다. 출력 버퍼(150)는 제1 영상 데이터(DAT1) 및 제1 제어 신호(CS1)를 각각 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)로서 출력할 수 있다.
동작 모드가 상기 제2 동작 모드로 판단된 경우에(단계 S210: 아니오), 모드 검출 신호(MS)에 기초하여 제2 디스플레이 서브 시스템(140)이 활성화되며(단계 S250), 제2 디스플레이 서브 시스템(140)은 내부 영상 데이터(IIDAT)에 기초하여 제2 영상 데이터(DAT2) 및 제2 제어 신호(CS2)를 발생할 수 있다(단계 S260). 예를 들어, 도 4에 도시된 것처럼, 상기 제2 동작 모드에서 제2 전력 공급부(142)는 제2 디스플레이 컨트롤러(144)에 제2 전원 전압(VDD2)을 공급하며, 제2 디스플레이 컨트롤러(144)는 내부 영상 데이터(IIDAT)에 기초하여 제2 영상 데이터(DAT2) 및 제2 제어 신호(CS2)를 발생할 수 있다. 제2 영상 데이터(DAT2)는 내부 영상 데이터(IIDAT)와 실질적으로 동일한 데이터일 수 있다. 출력 버퍼(150)는 제2 영상 데이터(DAT2) 및 제2 제어 신호(CS2)를 각각 출력 영상 데이터(ODAT) 및 출력 제어 신호(OCS)로서 출력할 수 있다.
도 13은 본 발명의 실시예들에 따른 시스템 온 칩을 포함하는 전자 기기를 나타내는 블록도이다.
도 13을 참조하면, 전자 기기(400)는 시스템 온 칩(410) 및 디스플레이 장치(430)를 포함한다. 전자 기기(400)는 메모리 장치(420), 저장 장치(440), 입출력 장치(450) 및 전원 장치(460)를 더 포함할 수 있다.
시스템 온 칩(410)은 입력 영상 데이터에 기초하여 출력 영상 데이터 및 출력 제어 신호를 발생한다. 시스템 온 칩(410)은 프로세서(411), 내부 메모리(412) 및 디스플레이 제어 시스템(414) 등이 집적된 하나의 칩 형태로 구현될 수 있다. 시스템 온 칩(410)은 도 1의 시스템 온 칩(100), 도 7의 시스템 온 칩(100a) 또는 도 9의 시스템 온 칩(100b)일 수 있다.
프로세서(411)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라서, 프로세서(411)는 마이크로프로세서 또는 중앙 처리 장치일 수 있다. 프로세서(411)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 시스템 온 칩(410)에 포함된 내부 메모리(412) 및 디스플레이 제어 시스템(414)과, 시스템 온 칩(410)의 외부에 배치된 메모리 장치(420), 디스플레이 장치(430), 저장 장치(440) 및 입출력 장치(450)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 프로세서(411)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
디스플레이 제어 시스템(414)은 제1 디스플레이 서브 시스템(416), 모드 검출기(417) 및 제2 디스플레이 서브 시스템(418)을 포함하며, 도 1, 7 및 9에 도시된 것처럼 프레임 버퍼 및 출력 버퍼를 더 포함할 수 있다. 모드 검출기(417)는 입력 영상 데이터를 기초로(즉, 상기 입력 영상 데이터에 상응하는 이미지의 프레임이 반복되는지 여부를 기초로) 전력 소모량에 따른 동작 모드를 결정할 수 있다. 제1 및 제2 디스플레이 서브 시스템들(416, 418)은 상기 동작 모드에 따라서 상보적으로 활성화되며, 상대적으로 많은 전력을 소모하는 제1 디스플레이 서브 시스템(416)은 제1 동작 모드에서 활성화되어 고화질의 이미지를 디스플레이 장치(430)에 제공할 수 있고, 상대적으로 적은 전력을 소모하는 제2 디스플레이 서브 시스템(418)은 제2 동작 모드에서 활성화되어 시스템 온 칩(410) 및 이를 포함하는 전자 기기(400)의 전력 소모를 감소시킬 수 있다.
내부 메모리(412) 및 메모리 장치(420)는 전자 기기(400)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 내부 메모리(412) 및 메모리 장치(420)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM), 플래시 메모리 장치(flash memory device), 상변화 랜덤 액세스 메모리(Phase change Random Access Memory; PRAM), 강유전체 랜덤 액세스 메모리(Ferroelectric Random Access Memory; FRAM), 저항 랜덤 액세스 메모리(Resistive Random Access Memory; RRAM), 강자성 랜덤 액세스 메모리(Magnetic Random Access Memory; MRAM) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.
디스플레이 장치(430)는 상기 출력 영상 데이터 및 상기 출력 제어 신호에 기초하여 영상 이미지를 표시한다. 디스플레이 장치(430)는 액정 표시 장치(Liquid Crystal Display; LCD), LED(Light Emitting Diode) 장치, OLED(Organic LED) 장치 및 FED(Field Emission Display) 장치 등과 같은 다양한 디스플레이 장치들 중 하나일 수 있다.
저장 장치(440)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive) 및 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(450)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(460)는 전자 기기(400)의 동작에 필요한 동작 전압을 공급할 수 있다.
전자 기기(400) 또는 전자 기기(400)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
실시예에 따라서, 전자 기기(400)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수도 있고, 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수도 있다.
도시하지는 않았지만, 전자 기기(400)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 또한 전자 기기(400)는 베이스밴드 칩셋(baseband chipset), 응용 칩셋(application chip set) 및 이미지 센서 등을 더 포함할 수 있다.
본 발명은 시스템 온 칩 및 이를 포함하는 다양한 전자 기기에 적용될 수 있다. 따라서 본 발명은 디스플레이 장치를 구비하는 컴퓨터, 노트북, 핸드폰, 스마트폰, MP3 플레이어, 개인 정보 단말기, 휴대형 멀티미디어 플레이어, 디지털 TV 및 디지털 카메라 등과 같은 전자 기기에 확대 적용될 수 있을 것이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 입력 영상 데이터를 프레임 단위로 저장하고, 상기 입력 영상 데이터에 상응하는 내부 영상 데이터를 프레임 단위로 제공하는 프레임 버퍼;
    상기 입력 영상 데이터를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호를 발생하는 모드 검출기;
    상기 모드 검출 신호에 기초하여 선택적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제1 영상 데이터 및 제1 제어 신호를 발생하는 제1 디스플레이 서브 시스템;
    상기 모드 검출 신호에 기초하여 상기 제1 디스플레이 서브 시스템과 상보적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제2 영상 데이터 및 제2 제어 신호를 발생하는 제2 디스플레이 서브 시스템; 및
    상기 모드 검출 신호를 기초로 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나를 선택하여 출력 영상 데이터를 제공하고, 상기 모드 검출 신호를 기초로 상기 제1 제어 신호 및 상기 제2 제어 신호 중 하나를 선택하여 출력 제어 신호를 제공하는 출력 버퍼를 포함하는 시스템 온 칩(System on Chip; SoC).
  2. 제 1 항에 있어서, 상기 동작 모드는,
    상기 입력 영상 데이터에 상응하는 이미지의 현재 프레임과 이전 프레임이 상이한 경우에 상기 현재 프레임에 대한 추가적인 처리 동작을 수행하는 제1 동작 모드, 및 상기 현재 프레임과 상기 이전 프레임이 동일한 경우에 상기 현재 프레임에 대한 추가적인 처리 동작을 수행하지 않는 제2 동작 모드를 포함하는 것을 특징으로 하는 시스템 온 칩.
  3. 제 2 항에 있어서,
    상기 제1 디스플레이 서브 시스템은 상기 제1 동작 모드에서 활성화되고, 상기 제2 디스플레이 서브 시스템은 상기 제2 동작 모드에서 활성화되는 것을 특징으로 하는 시스템 온 칩.
  4. 제 3 항에 있어서, 상기 제1 디스플레이 서브 시스템은,
    상기 모드 검출 신호에 기초하여 상기 제1 디스플레이 서브 시스템에 선택적으로 전력을 공급하는 전력 공급부;
    상기 제1 디스플레이 서브 시스템에 전력이 공급되는 경우에, 상기 내부 영상 데이터에 기초하여 제3 영상 데이터 및 제3 제어 신호를 발생하는 디스플레이 컨트롤러; 및
    상기 제1 디스플레이 서브 시스템에 전력이 공급되는 경우에, 상기 제3 영상 데이터 및 상기 제3 제어 신호를 기초로 상기 현재 프레임에 대한 화질 개선 동작을 수행하여 상기 제1 영상 데이터 및 상기 제1 제어 신호를 발생하는 화질 개선부를 포함하는 것을 특징으로 하는 시스템 온 칩.
  5. 제 3 항에 있어서, 상기 제2 디스플레이 서브 시스템은,
    상기 모드 검출 신호에 기초하여 상기 제2 디스플레이 서브 시스템에 선택적으로 전력을 공급하는 전력 공급부; 및
    상기 제2 디스플레이 서브 시스템에 전력이 공급되는 경우에, 상기 현재 프레임에 대한 화질 개선 동작을 수행하지 않고 상기 내부 영상 데이터를 기초로 상기 제2 영상 데이터 및 상기 제2 제어 신호를 발생하는 디스플레이 컨트롤러를 포함하는 것을 특징으로 하는 시스템 온 칩.
  6. 제 3 항에 있어서,
    상기 제1 디스플레이 서브 시스템 및 상기 제2 디스플레이 서브 시스템은 서로 다른 파워 도메인에 속하는 것을 특징으로 하는 시스템-온-칩.
  7. 제 2 항에 있어서,
    상기 시스템 온 칩의 동작을 제어하고, 상기 현재 프레임과 상기 이전 프레임을 비교하여 판단 신호를 발생하는 프로세서를 더 포함하고,
    상기 모드 검출기는 상기 판단 신호에 기초하여 상기 모드 검출 신호를 발생하는 것을 특징으로 하는 시스템 온 칩.
  8. 제 2 항에 있어서, 상기 출력 버퍼는,
    상기 제1 영상 데이터를 수신하는 제1 입력 단자, 상기 제2 영상 데이터를 수신하는 제2 입력 단자, 상기 모드 검출 신호를 수신하는 선택 단자, 및 상기 모드 검출 신호에 응답하여 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나를 상기 출력 영상 데이터로서 선택적으로 출력하는 출력 단자를 구비하는 제1 멀티플렉서; 및
    상기 제1 제어 신호를 수신하는 제1 입력 단자, 상기 제2 제어 신호를 수신하는 제2 입력 단자, 상기 모드 검출 신호를 수신하는 선택 단자, 및 상기 모드 검출 신호에 응답하여 상기 제1 제어 신호 및 상기 제2 제어 신호 중 하나를 상기 출력 제어 신호로서 선택적으로 출력하는 출력 단자를 구비하는 제2 멀티플렉서를 포함하는 것을 특징으로 하는 시스템 온 칩.
  9. 제 8 항에 있어서, 상기 출력 버퍼는,
    상기 출력 영상 데이터 및 상기 출력 제어 신호의 변경에 따라 발생하는 프레임 미스매치(mismatch)를 방지하기 위한 프레임 동기화 조절부를 더 포함하는 것을 특징으로 하는 시스템 온 칩.
  10. 입력 영상 데이터에 기초하여 출력 영상 데이터 및 출력 제어 신호를 발생하는 시스템 온 칩(System on Chip; SoC); 및
    상기 출력 영상 데이터 및 상기 출력 제어 신호에 기초하여 이미지를 표시하는 디스플레이 장치를 포함하고,
    상기 시스템 온 칩은,
    상기 입력 영상 데이터를 프레임 단위로 저장하고, 상기 입력 영상 데이터에 상응하는 내부 영상 데이터를 프레임 단위로 제공하는 프레임 버퍼;
    상기 입력 영상 데이터를 기초로 전력 소모량에 따른 동작 모드를 나타내는 모드 검출 신호를 발생하는 모드 검출기;
    상기 모드 검출 신호에 기초하여 선택적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제1 영상 데이터 및 제1 제어 신호를 발생하는 제1 디스플레이 서브 시스템;
    상기 모드 검출 신호에 기초하여 상기 제1 디스플레이 서브 시스템과 상보적으로 활성화되며, 상기 프레임 버퍼에서 프레임 단위로 제공되는 상기 내부 영상 데이터 및 상기 모드 검출 신호에 기초하여 제2 영상 데이터 및 제2 제어 신호를 발생하는 제2 디스플레이 서브 시스템; 및
    상기 모드 검출 신호를 기초로 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나를 선택하여 상기 출력 영상 데이터를 제공하고, 상기 모드 검출 신호를 기초로 상기 제1 제어 신호 및 상기 제2 제어 신호 중 하나를 선택하여 상기 출력 제어 신호를 제공하는 출력 버퍼를 포함하는 전자 기기.
KR1020120081600A 2012-07-26 2012-07-26 시스템 온 칩 및 이를 포함하는 전자 기기 KR20140013652A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120081600A KR20140013652A (ko) 2012-07-26 2012-07-26 시스템 온 칩 및 이를 포함하는 전자 기기
US13/940,519 US9280948B2 (en) 2012-07-26 2013-07-12 System on chip and electronic system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081600A KR20140013652A (ko) 2012-07-26 2012-07-26 시스템 온 칩 및 이를 포함하는 전자 기기

Publications (1)

Publication Number Publication Date
KR20140013652A true KR20140013652A (ko) 2014-02-05

Family

ID=49994437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081600A KR20140013652A (ko) 2012-07-26 2012-07-26 시스템 온 칩 및 이를 포함하는 전자 기기

Country Status (2)

Country Link
US (1) US9280948B2 (ko)
KR (1) KR20140013652A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105760238B (zh) * 2016-01-29 2018-10-19 腾讯科技（深圳）有限公司 图形指令数据的处理方法和装置及***
US10789911B2 (en) * 2018-12-11 2020-09-29 Microsoft Technology Licensing, Llc Phase locked multi-display synchronization

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW514854B (en) 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
JP4146654B2 (ja) * 2002-02-28 2008-09-10 株式会社リコー 画像処理回路、複合画像処理回路、および、画像形成装置
US7721118B1 (en) * 2004-09-27 2010-05-18 Nvidia Corporation Optimizing power and performance for multi-processor graphics processing
JP5076317B2 (ja) * 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US8994700B2 (en) * 2006-03-23 2015-03-31 Mark J. Foster Artifact-free transitions between dual display controllers
US8555099B2 (en) * 2006-05-30 2013-10-08 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
CN101978352B (zh) * 2007-12-13 2017-11-03 先进微装置公司 用于具有多重图形子***、减少的功率消耗模式的计算装置的驱动程序架构、软件和方法
KR20100117323A (ko) 2009-04-24 2010-11-03 (주)넥스트파피루스 전자책 단말의 모드 제어 장치 및 그 방법
US9135675B2 (en) * 2009-06-15 2015-09-15 Nvidia Corporation Multiple graphics processing unit display synchronization system and method
US8368702B2 (en) * 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
KR101094304B1 (ko) * 2010-02-23 2011-12-19 삼성모바일디스플레이주식회사 표시 장치 및 그의 영상 처리 방법
US8259120B2 (en) * 2010-06-02 2012-09-04 Dell Products L.P. Seamless switching between graphics controllers
JP2012078931A (ja) * 2010-09-30 2012-04-19 Sony Corp 表示制御装置、情報処理装置及び表示方法
US8732496B2 (en) * 2011-03-24 2014-05-20 Nvidia Corporation Method and apparatus to support a self-refreshing display device coupled to a graphics controller
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption

Also Published As

Publication number Publication date
US9280948B2 (en) 2016-03-08
US20140028692A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
US9519325B2 (en) Application processors, mobile devices including the same and methods of managing power of application processors
KR101324885B1 (ko) 복수의 회로들에서의 성능 파라미터들 조정
US8928385B2 (en) Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same
CN111292693B (zh) 数据驱动器、显示设备及操作显示设备的方法
US11079831B2 (en) Control scheme to temporarily raise supply voltage in response to sudden change in current demand
US9761281B2 (en) Semiconductor device
KR20140088691A (ko) Ｄｖｆｓ 정책을 수행하는 시스템-온 칩 및 이의 동작 방법
KR102305502B1 (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US9620052B2 (en) Method of controlling a dimming operation, dimming operation control device, and flat panel display device having the same
US9298587B2 (en) Integrated circuit including clock controlled debugging circuit and system-on-chip including the same
US9811873B2 (en) Scaler circuit for generating various resolution images from single image and devices including the same
US20140247253A1 (en) Display driver integrated circuit
US20230109819A1 (en) Screen saver controller, display device including the screen saver controller, and method of driving a display device including the screen saver controller
US20150309649A1 (en) Display driving integrated circuit, system including the same and display driving method
KR20140013652A (ko) 시스템 온 칩 및 이를 포함하는 전자 기기
US20170300108A1 (en) Applicaiton low power control and the apparatus using the same
CN114387914A (zh) 用于高动态范围后处理的***和显示装置
US20150213787A1 (en) Display controller and display system including the same
KR20160074761A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US20140292780A1 (en) Automatically Configurable Video Systems with Multiple Sources and Method of Configuring Video Systems
KR20140109128A (ko) 데이터 리드 방법과 상기 방법을 수행할 수 있는 장치들
KR20200119441A (ko) 정지 영상 검출을 수행하는 표시 장치, 및 표시 장치의 구동 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid