KR20120092847A - Method for process wafer - Google Patents
Method for process wafer Download PDFInfo
- Publication number
- KR20120092847A KR20120092847A KR1020110012726A KR20110012726A KR20120092847A KR 20120092847 A KR20120092847 A KR 20120092847A KR 1020110012726 A KR1020110012726 A KR 1020110012726A KR 20110012726 A KR20110012726 A KR 20110012726A KR 20120092847 A KR20120092847 A KR 20120092847A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- oisf
- heat treatment
- minutes
- oxygen concentration
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
실시예는 반도체 소자의 기판으로 사용되는 웨이퍼에 관한 것으로서, 보다 상세하게는 웨이퍼의 열처리에 관한 것이다.Embodiments relate to a wafer used as a substrate of a semiconductor device, and more particularly, to a heat treatment of a wafer.
실리콘 단결정은 결함 특성에 따라 v-rich, OiSF, v-pure, I-pure, I-rich 영역으로 나눌 수 있고, 이러한 영역은 결정 성장시 점 결함 및 냉각 이력의 차이에 의해 나타나고 있다.Silicon single crystals can be divided into v-rich, OiSF, v-pure, I-pure, and I-rich regions according to their defect characteristics, and these regions are represented by differences in point defects and cooling history during crystal growth.
V-rich 영역은 진공(vacancy)의 집합체인 보이드(void) 결함이 나타나며, OISF(Oxidation Induced Stacking Fault) 영역은 산화분위기 열처리 후에 stacking fault가 형성되고, v-pure, I-pure 영역은 진공, interstitial 실리콘(si)에 의하나 결정 결함이 형성되지 않는 영역이다. 그리고, I-rich 영역은 Interstitial 실리콘에 의한 점결함이며 실리콘 클러스터링(clustering) 에 의해 큰 전위(dislocation) 피트(pit)가 나타나는 영역이다. V-rich region shows void defect which is a collection of vacancy.Oxidation Induced Stacking Fault (OISF) region has stacking fault after oxidizing atmosphere heat treatment, v-pure, I-pure region is vacuum, This is an area where crystal defects are not formed by interstitial silicon (si). In addition, the I-rich region is a point defect caused by interstitial silicon and a large dislocation pit appears by silicon clustering.
이 중, OiSF는 실리콘 웨이퍼의 단결정 성장 중에 열 이력을 거치면서 발생하거나, 성장 중의 속도의 영향으로 발생할 수 있으며, 기타 금속 불순물 오염, 유기물 오염, 스트레스 등 다양한 원인에 의해 발생할 수 있다. OiSF 가 웨이퍼 표면에 존재하게 되면, 반도체 디바이스의 열화를 가져 온다.Among these, OiSF may occur during thermal growth during single crystal growth of a silicon wafer, or may occur due to the influence of the rate during growth, and may be caused by various causes such as contamination of other metal impurities, contamination of organic matter, and stress. When OiSF is present on the wafer surface, it causes deterioration of the semiconductor device.
통상적으로 웨이퍼를 950 ℃ ~1100 ℃ 의 온도로 산소 분위기에서 열처리를 해주면, 산화막 형성과정 중에 OiSF 핵이 존재할 경우에 표면에 발생하게 된다. 따라서 반도체 디바이스 공정 중에 산화막 형성을 위한 열처리를 실시하면, OiSF가 발생될 가능성이 많다.Typically, when the wafer is heat-treated in an oxygen atmosphere at a temperature of 950 ° C. to 1100 ° C., the OiSF nucleus is generated on the surface during the oxide film formation. Therefore, when heat treatment for forming an oxide film is performed during a semiconductor device process, OiSF is likely to be generated.
결정 기인성 OiSF는 웨이퍼 표면에 원형의 띠 형태인 센터 디스크(center disk)형, 도넛(Donut) 형, 에지 링(Edge ring) 형태로 관찰이 된다.Crystalline OiSF is observed on the wafer surface in the form of a circular strip of center disk, donut and edge ring.
일반적으로 수소와 산소 혼합 가스를 유입시켜 산화성 분위기에서 1000~ 1150 ℃에서 1 ~ 4 시간 사이의 열처리를 하고, 선택 에칭 후에 웨이퍼 표면에 나타난 Stacking fault를 광학 현미경으로 평가하여 웨이퍼 표면의 OiSF를 평가할 수 있다.In general, OiSF on the wafer surface can be evaluated by injecting a mixture of hydrogen and oxygen to perform heat treatment for 1 to 4 hours at 1000 ~ 1150 ℃ in an oxidizing atmosphere, and evaluating the stacking fault that appeared on the wafer surface after selective etching with an optical microscope. have.
여기서, 실리콘 웨이퍼의 OiSF 영역을 검출할 때, 웨이퍼의 초기 산소 농도에 따라 OiSF의 검출이 달라질 수 있다. 즉, 웨이퍼의 초기 산소 농도에 따라 웨이퍼 표면에 OiSF가 충분히 형성될 수 있는 핵 생성 열처리 과정과 핵 성장 열처리 과정이 없을 수 있으므로, OiSF 영역이 축소되거나 검출이 되지 않을 수 있다.Here, when detecting the OiSF region of the silicon wafer, the detection of the OiSF may vary according to the initial oxygen concentration of the wafer. That is, since there may be no nucleation heat treatment process and nucleus growth heat treatment process in which OiSF can be sufficiently formed on the wafer surface according to the initial oxygen concentration of the wafer, the OiSF region may be reduced or not detected.
실리콘 웨이퍼의 OiSF 영역을 검출할 때, 웨이퍼의 초기 산소 농도를 달리하여도 웨이퍼 표면에 OiSF가 충분히 형성되도록 핵이 생성되고 성장되어, OiSF 영역을 충분히 검출하고자 하는 것이다.When detecting the OiSF region of the silicon wafer, even if the initial oxygen concentration of the wafer is changed, nuclei are generated and grown so that the OiSF is sufficiently formed on the wafer surface, so that the OiSF region is sufficiently detected.
실시예는 웨이퍼에 수소와 산소의 혼합 가스를 주입하며, 기설정된 온도에서 열처리하는 (A) 단계; 및 상기 웨이퍼에, 상기 기설정된 온도보다 높은 온도에서 산소와 수소의 혼합 가스를 주입하여 열처리하는 (B) 단계를 포함하는 웨이퍼의 처리 방법을 제공한다.Embodiments include injecting a mixed gas of hydrogen and oxygen into a wafer and performing heat treatment at a predetermined temperature (A); And (B) heat-injecting and injecting a mixed gas of oxygen and hydrogen at a temperature higher than the predetermined temperature to the wafer.
여기서, 상기 (A) 단계에서의 기설정된 온도는 900~1000 ℃일 수 있다.Here, the predetermined temperature in the step (A) may be 900 ~ 1000 ℃.
그리고, 상기 (B) 단계에서의 열처리 온도는 1150 ℃이상일 수 있다.And, the heat treatment temperature in the step (B) may be more than 1150 ℃.
그리고, 상기 웨이퍼의 산소 농도에 따라서 상기 각각의 열처리 시간을 달리할 수 있다.The heat treatment time may be varied according to the oxygen concentration of the wafer.
그리고, 상기 웨이퍼의 산소 농도가 10.5 ppm 이하일때, 상기 (A) 단계는 180분 이상 실행되고 상기 (B)단계는 60~100분 실행될 수 있다.When the oxygen concentration of the wafer is 10.5 ppm or less, the step (A) may be performed for 180 minutes or more and the step (B) may be performed for 60 to 100 minutes.
그리고, 상기 웨이퍼의 산소 농도가 10.5~12.0 ppm 일때, 상기 (A) 단계는 120분 이상 실행되고 상기 (B)단계는 60~100분 실행될 수 있다.When the oxygen concentration of the wafer is 10.5 to 12.0 ppm, the step (A) may be performed for 120 minutes or more and the step (B) may be performed for 60 to 100 minutes.
또한, 상기 웨이퍼의 산소 농도가 12.0 ppm 이하일때, 상기 (A) 단계는 60분 이하 실행되고 상기 (B)단계는 60~100분 실행될 수 있다.In addition, when the oxygen concentration of the wafer is 12.0 ppm or less, step (A) may be performed for 60 minutes or less and step (B) may be performed for 60 to 100 minutes.
실시예에 따른 웨이퍼의 처리 방법은 초기 산소 농도에 맞추어 최적화된 OiSF의 정확한 평가방법을 제공한다. 그리고, 1단계의 핵 생성과 2단계의 핵 성장을 통하여, OiSF 영역과 GOI 결함(fail) 영역과의 매칭을 통하여 실리콘 웨이퍼 표면에 OiSF 영역을 정확히 검출할 수 있다. The wafer processing method according to the embodiment provides an accurate method for evaluating OiSF optimized for the initial oxygen concentration. The OiSF region can be accurately detected on the silicon wafer surface by matching the OiSF region with the GOI defect region through the first stage of nucleation and the second stage of nucleation.
도 1은 잉곳의 성장 공정에서 열 이력에 따른 결함 발생을 나타낸 도면이고,
도 2는 웨이퍼 처리 방법의 일실시예를 나타낸 도면이고,
도 3a 내지 도 6b는 웨이퍼의 GOI 결함 맵(map)과 열처리 시간에 따른 OiSF 결과의 일실시예들을 나타낸 도면이다.1 is a view showing the occurrence of defects according to the thermal history in the growth process of the ingot,
2 is a view showing an embodiment of a wafer processing method,
3A to 6B illustrate examples of OiSF results according to a GOI defect map and heat treatment time of a wafer.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. The same components as in the prior art are given the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.
도 1은 잉곳의 성장 공정에서 열 이력에 따른 결함 발생을 나타낸 도면이다. 도시된 바와 같이 잉곳(Ingot)의 성장 공정에서 열 이력에 따라 결함이 발생하고 있는데, 특히 850 내지 1080 ℃의 온도에서 OiSF 결함이 발생할 수 있는데 해당 온도에서 핵 생성이 우세할 수 있다. 본 실시예에서는, 웨이퍼 표면 특히 OiSF 영역의 결정 결함이 크기가 작아 관찰할 수 어려우므로, 열처리 후 검출할 수 있다.1 is a view showing the occurrence of defects according to the thermal history in the growth process of the ingot. As shown, defects are generated according to thermal history in an ingot growth process. In particular, OiSF defects may occur at a temperature of 850 to 1080 ° C., and nucleation may prevail at that temperature. In this embodiment, since the crystal defects on the wafer surface, in particular the OiSF region, are small and difficult to observe, they can be detected after heat treatment.
도 2에서는 잉곳 성장 공정에서 OiSF 결함을 검출하는 공정이 도시되어 있다. 본 실시예는 실리콘 표면에 핵 생성과 핵 성장의 2단계를 통하여 OiSF를 검출할 수 있다. 2 shows a process for detecting OiSF defects in an ingot growth process. In this embodiment, OiSF can be detected through two stages of nucleation and nucleation on the silicon surface.
먼저, 웨이퍼 표면을 950~1000 ℃ 의 사이 온도에서 열처리하여 결함을 검출한다(S100, A단계). 이어서, OiSF 핵 성장 온도인 1150 ℃ 이상의 온도에서 열처리를 한다(S110, B단계). 상술한 열처리는 수소와 산소 혼합 가스를 유입시켜 산화성 분위기에서 실시할 수 있다.First, the wafer surface is heat-treated at a temperature between 950 and 1000 ° C. to detect defects (steps S100 and A). Subsequently, heat treatment is performed at a temperature of 1150 ° C. or higher, which is an OiSF nuclear growth temperature (steps S110 and B). The above heat treatment can be performed in an oxidizing atmosphere by introducing hydrogen and oxygen mixed gas.
그리고, 질산을 이용한 스트립 공정 후(S120), 웨이퍼의 표면을 선택적으로 식각할 수 있다(S130). After the strip process using nitric acid (S120), the surface of the wafer may be selectively etched (S130).
그리고, 웨이퍼 표면의 적층 결함(Stacking fault)을 집광등으로 관찰하거나(S140), 광학 현미경으로 관찰할 수 있다(S150). 즉, 상술한 열처리 공정 후에 웨이퍼 표면의 결함은 집광등 하에서 원형의 띠를 가지는 패턴 형태로 관찰될 수 있고, 광학 현미경으로 관찰할 수도 있다.The stacking fault of the wafer surface may be observed by a light collecting lamp (S140) or by an optical microscope (S150). That is, defects on the surface of the wafer after the heat treatment process described above may be observed in the form of a pattern having a circular band under a light collecting lamp, or may be observed by an optical microscope.
따라서, 크기가 작아 직접적으로 분석이 어려운 웨이퍼 표면의 OiSF 영역의 결정 결함을, 열처리와 선택적 에칭을 통해서 평가가 가능하다. 또한, 산소농도 수준에 따라 OiSF 길이가 달라질 수 있는데, 도 3a 이하의 실시예에서 후술한다.Therefore, crystal defects in the OiSF region of the wafer surface, which are small in size and difficult to analyze directly, can be evaluated through heat treatment and selective etching. In addition, the OiSF length may vary depending on the oxygen concentration level, which will be described later in the following Examples.
즉, 초기 산소 농도 조건에 따라 OiSF 핵 생성 열처리 시간을 다르게 적용하여 평가함으로써, 평가를 위한 최적 조건을 맞춰준다.In other words, OiSF nucleation heat treatment time is evaluated differently according to the initial oxygen concentration conditions, thereby optimizing the optimum conditions for the evaluation.
먼저, 초기 산소 농도가 10.5 ppma (5.247E+17 atoms/cm3) 이하의 웨이퍼는 초기 핵 생성 시간, 즉 A 단계를 180 분 이상으로 하여 핵 생성이 충분히 될 수 있도록 한다. 그리고, B 단계 즉 1150 ℃ 이상의 온도에서 60~100분 동안 열처리한다.First, a wafer having an initial oxygen concentration of 10.5 ppma (5.247E + 17 atoms / cm 3 or less) has an initial nucleation time, i.e., a step A of 180 minutes or more, to allow sufficient nucleation. Then, the heat treatment for step B, that is, 60 to 100 minutes at a temperature of 1150 ℃ or more.
도 3a와 3b에는 초기 산소 농도가 10.32 ppma인 웨이퍼의 GOI 결함 맵과 OiSF 밀도가 도시되어 있다. GOI 평가한 결과 에지 링 패턴으로 결함이 발생하였고, 열처리 후에 웨이퍼 반경 방향으로 발생한 OiSF 결함을 10mm 간격으로 count 를 실시했다. 도 3b에 도시된 바와 같이 OiSF 발생은 센터로부터 80~100 밀리미터의 영역 즉 에지에서 발생하여 도 3a의 GOI의 에지 결함 영역과도 일치함을 알 수 있다.3A and 3B show GOI defect maps and OiSF densities of wafers with an initial oxygen concentration of 10.32 ppma. As a result of GOI evaluation, defects occurred in the edge ring pattern, and OiSF defects generated in the radial direction of the wafer after the heat treatment were counted at intervals of 10 mm. As shown in FIG. 3B, it can be seen that OiSF generation occurs in an area of 80 to 100 millimeters from the center, that is, an edge, and coincides with the edge defect area of the GOI of FIG. 3A.
도 4a에는 초기 산소 농도 11.04 ppma(5.516E+17atoms/cm3)를 가지는 웨이퍼의 GOI 결함 맵이 도시되어 있다. 여기서, 센터 디스크 형태와 일부에서 에지 ㅇ여영역에 결함이 발생하고 있다.4A shows a GOI defect map of a wafer having an initial oxygen concentration of 11.04 ppma (5.516E + 17 atoms / cm 3 ). Here, a defect occurs in the edge margin area in the center disk shape and part of it.
본 웨이퍼를 A단계 즉, 950 ~ 1000 ℃에서 2시간 동안 열처리하여 핵을 생성하고, B단계 즉 1150 ℃ 이상의 온도에서 60~100 분 동안 핵 성장을 위한 열처리를 하였다.The wafer was heat-treated at step A, that is, at 950-1000 ° C. for 2 hours, to generate nuclei, and heat-treated for nuclear growth at step B, ie, at a temperature of 1150 ° C. or higher, for 60-100 minutes.
도 4b에는 A단계에서 열처리 시간에 따른 OiSF의 덴시티(density)가 도시되어 있다. 60분 동안 열처리를 하면 핵 생성이 되기에 부족하여 전면에 OiSF 가 발생하지 않으며, 180분 동안 열처리를 하면 전면에 고밀도로 OiSF 발생하여 정확한 OiSF 영역을 구분하기 어렵다.4B shows the density of OiSF according to the heat treatment time in step A. FIG. If heat treatment for 60 minutes is not enough to generate nuclei, OiSF does not occur on the front surface, and if heat treatment for 180 minutes, OiSF occurs at high density on the front surface, making it difficult to distinguish the correct OiSF area.
따라서, GOI의 결함 형태와 일치하며, 정확도가 높은 조건으로 OiSF 의 영역을 검출하기 위해서는 120 분으로 열처리를 해야 한다.Therefore, in order to detect the area of OiSF under the condition of high accuracy and consistent with the defect type of GOI, heat treatment should be performed for 120 minutes.
도 5a에는 초기 산소 농도 12 .5 ppma(6.246E+17atoms/cm3) 이며, 에지 영역을 제외하고 전면에 GOI 결함이 발생한 웨이퍼가 도시되어 있다.FIG. 5A shows a wafer with an initial oxygen concentration of 12.5 ppma (6.246E + 17 atoms / cm 3 ) and a GOI defect on the front except for the edge region.
상기 웨이퍼를 A단계 즉 초기 핵 생성 온도인 950~1000 ℃에서 60분 이내의 시간 동안 열처리하고, 이어서 B단계 즉 핵 성장 온도인 1150 ℃에서 60~100분 동안 열처리를 한다.The wafer is heat-treated at step A, that is, at an initial nucleation temperature of 950-1000 ° C. for 60 minutes, and then heat-treated at step B, ie, nuclear growth temperature of 1150 ° C. for 60-100 minutes.
도 5b에는 A단계의 열처리 시간에 따른 OiSF 평가 결과가 도시되어 있다. 여기서, 초기 산소 농도가 12 ppma 이상의 웨이퍼에 대해서는, OiSF 열처리시 1단계 열처리에서 60분을 유지시켰을 때 가장 높은 정확도를 보임을 알 수 있다.5B shows OiSF evaluation results according to the heat treatment time of step A. FIG. Here, it can be seen that for wafers with an initial oxygen concentration of 12 ppma or more, the highest accuracy is maintained when 60 minutes are maintained in the one-step heat treatment during OiSF heat treatment.
즉, 1단계 열처리 시간이 60분 미만일 때 GOI 결함이 발생하지 않은 에지 영역에서 OiSF 가 발생하지 않았다. 만일, 60분 이상 열처리를 하면, 전면에 높은 밀도로 OiSF 가 발생하여 정확한 OiSF 영역을 판단할 수 없다. That is, OiSF did not occur in the edge region where the GOI defect did not occur when the one-step heat treatment time was less than 60 minutes. If the heat treatment is performed for 60 minutes or more, OiSF is generated at a high density on the front surface, and thus an accurate OiSF area cannot be determined.
도 6a에는 초기 산소 농도가 12.5 ppma (6.246E+17atoms/cm3)이나, GOI 결함이 전혀 발생되지 않은 웨이퍼, 즉 OiSF 영역이 포함되어 있지 않은 웨이퍼가 도시되어 있다.FIG. 6A shows a wafer with an initial oxygen concentration of 12.5 ppma (6.246E + 17 atoms / cm 3 ) but no GOI defects at all, i.e., no OiSF region.
이러한 경우에도 열처리의 1단계 유지 시간에 따라서 OiSF 발생이 될 수 있는데, 초기 산소 농도가 높은 웨이퍼의 경우 OiSF 핵이 없더라도 잉여의 Interstitial 산소에 의해 열처리 후 OiSF 가 유발될 수 있다. 도 6b에 도시된 바와 같이 A단계의 열처리를 60분 동안만 수행하면, 웨이퍼의 전면에 OiSF 가 발생하지 않는다. Even in this case, OiSF may be generated according to the one-step holding time of the heat treatment. In the case of a wafer having a high initial oxygen concentration, even if there is no OiSF nucleus, the OiSF may be induced after the heat treatment by excess interstitial oxygen. As shown in FIG. 6B, if the heat treatment in step A is performed for only 60 minutes, OiSF does not occur on the front surface of the wafer.
상술한 바와 같이, 웨이퍼 표면에 핵 생성과 핵 성장, 초기 산소 농도 조건에 따라 최적화 열처리 유지 시간을 적용하고, 초기 산소 농도에 따라서 OiSF 핵 생성 단계 시간을 달리하여 평가를 하면 정확한 OiSF 영역을 검출할 수 있다.As described above, if the optimum heat treatment holding time is applied to the wafer surface according to the nucleation, nucleus growth, and initial oxygen concentration conditions, and the OiSF nucleation step time is evaluated according to the initial oxygen concentration, an accurate OiSF region can be detected. Can be.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
Claims (7)
상기 웨이퍼에, 상기 기설정된 온도보다 높은 온도에서 산소와 수소의 혼합 가스를 주입하여 열처리하는 (B) 단계를 포함하는 웨이퍼의 처리 방법.Injecting a mixed gas of hydrogen and oxygen into the wafer and performing heat treatment at a predetermined temperature (A); And
(B) a step of injecting a heat treatment by injecting a mixed gas of oxygen and hydrogen at a temperature higher than the predetermined temperature to the wafer.
상기 (A) 단계에서의 기설정된 온도는 900~1000 ℃인 웨이퍼의 처리 방법.The method of claim 1,
The predetermined temperature in the step (A) is 900 ~ 1000 ℃ processing method of the wafer.
상기 (B) 단계에서의 열처리 온도는 1150 ℃이상인 웨이퍼의 처리 방법.The method of claim 1,
The heat treatment temperature in the step (B) is 1150 ℃ or more.
상기 웨이퍼의 산소 농도에 따라서 상기 각각의 열처리 시간을 달리하는 웨이퍼의 처리 방법.The method of claim 1,
And the respective heat treatment times vary according to the oxygen concentration of the wafer.
상기 웨이퍼의 산소 농도가 10.5 ppm 이하일때, 상기 (A) 단계는 180분 이상 실행되고 상기 (B)단계는 60~100분 실행되는 웨이퍼의 처리 방법.The method of claim 1,
When the oxygen concentration of the wafer is 10.5 ppm or less, the step (A) is performed for 180 minutes or more and the step (B) is performed for 60 to 100 minutes.
상기 웨이퍼의 산소 농도가 10.5~12.0 ppm 일때, 상기 (A) 단계는 120분 이상 실행되고 상기 (B)단계는 60~100분 실행되는 웨이퍼의 처리 방법.The method of claim 1,
When the oxygen concentration of the wafer is 10.5 ~ 12.0 ppm, the step (A) is carried out for 120 minutes or more and the step (B) is carried out for 60 to 100 minutes.
상기 웨이퍼의 산소 농도가 12.0 ppm 이하일때, 상기 (A) 단계는 60분 이하 실행되고 상기 (B)단계는 60~100분 실행되는 웨이퍼의 처리 방법.The method of claim 1,
When the oxygen concentration of the wafer is 12.0 ppm or less, the step (A) is carried out for 60 minutes or less and the step (B) is carried out for 60 to 100 minutes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110012726A KR20120092847A (en) | 2011-02-14 | 2011-02-14 | Method for process wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110012726A KR20120092847A (en) | 2011-02-14 | 2011-02-14 | Method for process wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120092847A true KR20120092847A (en) | 2012-08-22 |
Family
ID=46884645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110012726A KR20120092847A (en) | 2011-02-14 | 2011-02-14 | Method for process wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120092847A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210122459A (en) * | 2020-04-01 | 2021-10-12 | 에스케이실트론 주식회사 | Apparatus and method for characterizing crystal defect in wafer |
-
2011
- 2011-02-14 KR KR1020110012726A patent/KR20120092847A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210122459A (en) * | 2020-04-01 | 2021-10-12 | 에스케이실트론 주식회사 | Apparatus and method for characterizing crystal defect in wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101759876B1 (en) | Wafer and method for analyzing defect of the wafer | |
| JP2011124354A (en) | Inspection method of soi wafer | |
| JP2001081000A (en) | Method of evaluating crystal defect in silicon single crystal | |
| US10634622B2 (en) | Method of identifying defect regions in wafer | |
| CN112585734B (en) | Method for evaluating defective areas of a wafer | |
| JP5467923B2 (en) | Manufacturing method of silicon wafer for metal contamination evaluation | |
| CN111624460B (en) | Method for detecting defect distribution area of monocrystalline silicon | |
| JP2009302337A (en) | Monitor wafer for contamination detection, contamination detection method, and method of manufacturing epitaxial wafer | |
| KR20120092847A (en) | Method for process wafer | |
| KR102661941B1 (en) | Method for evaluating of defect area of wafer | |
| JP5742761B2 (en) | Metal contamination detection method and silicon epitaxial wafer manufacturing method using the same | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| CN111279461B (en) | Semiconductor wafer composed of monocrystalline silicon | |
| JP4653948B2 (en) | Method for inspecting silicon single crystal for epitaxial wafer, method for producing silicon wafer for epitaxial wafer, and method for producing epitaxial wafer | |
| EP2943974B1 (en) | Method of detecting defects in silicon single crystal wafer | |
| JP3896919B2 (en) | Method for evaluating Ni contamination of silicon wafer | |
| KR100384680B1 (en) | A Method for detecting micro defects | |
| JP4992266B2 (en) | Manufacturing method of semiconductor device | |
| KR100783440B1 (en) | Method of testing defect of low interstitial oxygen concentration silicon wafer | |
| JP2004091221A (en) | Silicon single crystal, epitaxial wafer and their manufacturing processes | |
| KR101364937B1 (en) | Method of detecting defects in silicon single crystal wafer | |
| JP2018186195A (en) | Method for pinpointing silicon single crystal defect region | |
| JP2004031845A (en) | Method for evaluating gettering capability | |
| JP2011119528A (en) | Method for evaluating crystal defect of semiconductor single-crystal substrate | |
| JP4370571B2 (en) | Annealing wafer evaluation method and quality assurance method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |