KR20120089677A - 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법 - Google Patents
펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법 Download PDFInfo
- Publication number
- KR20120089677A KR20120089677A KR1020127009752A KR20127009752A KR20120089677A KR 20120089677 A KR20120089677 A KR 20120089677A KR 1020127009752 A KR1020127009752 A KR 1020127009752A KR 20127009752 A KR20127009752 A KR 20127009752A KR 20120089677 A KR20120089677 A KR 20120089677A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- seed region
- energy
- pulses
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 128
- 238000001953 recrystallisation Methods 0.000 title abstract description 8
- 239000007790 solid phase Substances 0.000 title abstract description 6
- 239000010409 thin film Substances 0.000 title abstract description 5
- 238000000137 annealing Methods 0.000 title description 64
- 239000000758 substrate Substances 0.000 claims abstract description 151
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 77
- 150000001875 compounds Chemical class 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 235000021251 pulses Nutrition 0.000 description 138
- 230000008569 process Effects 0.000 description 77
- 238000012545 processing Methods 0.000 description 21
- 230000005670 electromagnetic radiation Effects 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000012071 phase Substances 0.000 description 15
- 230000005855 radiation Effects 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 8
- 238000005224 laser annealing Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052752 metalloid Inorganic materials 0.000 description 2
- 150000002738 metalloids Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 description 1
- IHGSAQHSAGRWNI-UHFFFAOYSA-N 1-(4-bromophenyl)-2,2,2-trifluoroethanone Chemical compound FC(F)(F)C(=O)C1=CC=C(Br)C=C1 IHGSAQHSAGRWNI-UHFFFAOYSA-N 0.000 description 1
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- LVQULNGDVIKLPK-UHFFFAOYSA-N aluminium antimonide Chemical compound [Sb]#[Al] LVQULNGDVIKLPK-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002329 infrared spectrum Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten halogen Chemical class 0.000 description 1
- 238000002211 ultraviolet spectrum Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
- C30B13/16—Heating of the molten zone
- C30B13/22—Heating of the molten zone by irradiation or electric discharge
- C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은, 전자기적 에너지의 복수의 펄스들을 사용하여 얇은 필름을 고체 상 재결정화시키는 방법들을 제공한다. 일 실시예에서, 본 발명의 상기 방법들은, 기저 결정질 시드 영역 또는 레이어의 그레인 구조 및 결정 배향과 동일한 그레인 구조 및 결정 배향을 갖도록 비정질 레이어를 재결정화시키기 위하여 상부에 비정질 레이어가 증착된 결정질 시드 영역 또는 레이어로 에너지의 복수의 펄스들을 전달시킴으로써, 전체적인 기판 표면을 또는 기판의 표면의 선택된 영역들을 어닐링하기 위해 사용될 수 있다.
Description
본 발명의 실시예들은 일반적으로 반도체 장치를 제조하는 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 기판을 열처리하는 방법을 지향한다.
집적 회로(IC) 시장은, 더 큰 메모리 용량, 더 빠른 스위칭(switching) 속도, 및 더 작은 피쳐 크기를 계속적으로 요구하고 있다. 산업이 이러한 수요들을 다루기 위해 취한 주요 단계들 중의 하나는, 대형 노(furnace)들 내에서 실리콘 웨이퍼들을 일괄 처리(batch processing)하는 것을 소형 챔버 내에서 단일 웨이퍼를 처리하는 것으로 변화시 키는 것이다. 이러한 단일 웨이퍼 처리 단계 동안, 일반적으로, 웨이퍼 내에 소정의 다수의 IC 장치들 내에서 다양한 화학적 및 물리적 반응들이 이루어질 수 있도록 웨이퍼가 고온으로 가열된다.
집적 회로는, 실리콘 웨이퍼들, 및 실리콘-온-절연체(SOI) 기판들과 같은, 하나 또는 두 개의 벌크 반도체 기판들과 관련하여 제작될 수 있다. SOI 기판을 형성하는 하나의 방법은, 절연체 상에서 단일 결정질 실리콘을 에피택셜(epitaxial) 성장시키는 것을 포함한다. 에피택셜 실리콘 단일 결정 웨이퍼들은, 그들의 뛰어난 특성들 덕분에, 개별 반도체(discrete semiconductor)들, 양극성 IC들 등의 제조를 위한 웨이퍼들로서 오랫동안 널리 사용되어 왔다. 또한 에피택셜 실리콘 단일 결정 웨이퍼들은, 그들의 뛰어난 소프트 에러 및 래치 업 특성들 덕분에, 마이크로프로세서 유닛들 또는 플래쉬 메모리 장치들에 널리 사용된다. 불행히도, 에피택셜 성장된 실리콘은, 결과적으로 제작된 장치들 내에 또는 사이에 원치 않은 누설을 초래할 수 있는 전위들(dislocations) 및 적층 흠들(stacking faults)과 같은, 결정질 결함들을 형성하는 경향이 있다. 나아가, 에피택셜 성장 기술들은, 기판 및 오버레이어 사이의 밀접한 격자 매칭(close lattice matching)을 요구하기 때문에 - 이에 따라 처리량을 상당히 감소시키고 높은 작업 비용을 초래함 -, 매우 느린 성장 속도를 갖는다.
그러므로, 기판 위에 고품질 단일 결정 레이어를 효율적으로 형성하기 위해 사용될 수 있는 개선된 방법들에 대한 필요성이 존재한다.
본 발명의 실시예들은, 에너지의 일련의 순차적인 펄스들 형태의 전자기적 에너지를 사용하여 얇은 필름을 고체 상 재결정화시키는 방법을 제공할 수 있다. 보다 구체적으로는, 본 발명의 실시예들은 기판 위에 증착된 레이어를 상 변환시키는 방법을 제공하는데, 상기 방법은 기판 위에 절연 레이어를 증착시키는 단계, 상기 절연 레이어의 희망 면적 내에 제1 상 구조인 제1 물질을 갖는 시드 영역을 형성하는 단계, 상기 절연 레이어의 적어도 일부 및 상기 시드 영역 위에 제2 상 구조를 갖는 제1 물질의 레이어를 증착시키는 단계, 그리고 상기 시드 영역을 시드로서 사용하여, 상기 제2 상 구조로부터 상기 제1 상 구조로 그리고 기저 시드 영역과 동일한 결정 배향 및 그레인 구조를 갖도록 상기 제1 물질의 레이어를 재결정화하고 스위칭시키기에 충분한 시간 구간 동안 상기 제1 물질의 레이어가 증착된 상기 시드 영역의 표면을 향해 전자기적 에너지의 복수의 펄스들을 지향시키는 단계를 포함한다.
또한 본 발명의 실시예들은 기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법을 제공하는데, 상기 방법은 기판 위에 제1 절연 레이어를 증착시키는 단계, 상기 제1 절연 레이어 내에 결정질 상(crystalline state)인 제1 물질을 갖는 제1 시드 영역을 형성하는 단계, 상기 제1 절연 레이어의 적어도 일부 및 상기 제1 시드 영역 위에 비정질 상(amorphous state)인 제1 물질의 제1 레이어를 증착시키는 단계, 상기 제1 물질의 제1 레이어 위에 제2 절연 레이어를 증착시키는 단계, 상기 제2 절연 레이어 내에 결정질 상인 제1 물질을 갖는 제2 시드 영역을 형성하는 단계, 상기 제2 절연 레이어의 적어도 일부 및 상기 제2 시드 영역 상에 비정질 상인 제1 물질의 제2 레이어를 증착시키는 단계, 상기 제1 시드 영역을 시드로서 사용하여, 비정질 상로부터 결정질 상으로 그리고 기저 제1 시드 영역과 동일한 결정 배향 및 그레인 구조를 갖도록 상기 제1 물질의 제1 레이어를 재결정화하고 스위칭시키기에 충분한 시간 구간 동안, 상기 제1 물질의 제1 레이어가 증착된 상기 제1 시드 영역의 표면을 향해 제1 전자기적 에너지의 복수의 펄스들을 지향시키는 단계, 그리고 상기 제2 시드 영역을 시드로서 사용하여, 비정질 상으로부터 결정질 상으로 그리고 기저 제2 시드 영역과 동일한 그레인 구조 및 결정 배향을 갖도록 상기 제1 물질의 제2 레이어를 재결정화하고 스위칭시키기에 충분한 시간 구간 동안, 상기 제1 물질의 제2 레이어가 증착된 상기 제2 시드 영역의 표면을 향해 상기 제1 전자기적 에너지와 상이한 펄스들의 개수 및 파장을 갖는 제2 전자기적 에너지를 지향시키는 단계를 포함한다.
본 발명의 실시예들은 기판 위에서 단일 결정 실리콘 레이어를 에피택셜 성장시키는 방법을 더 제공하는데, 상기 방법은 상기 기판의 표면 위에 절연 레이어를 증착시키는 단계, 상기 절연 레이어의 희망 면적 내에 단일 결정 실리콘 물질로 채워진 비아를 형성하는 단계, 상기 비아 위에 그리고 상기 절연 레이어의 적어도 일부 위에 비정질 실리콘 레이어를 증착시키는 단계, 그리고 기저 단일 결정질 실리콘 물질과 동일한 그레인 구조 및 결정 배향을 가지도록 상기 비정질 실리콘 레이어를 재결정화시키기 위하여, 상기 비아 내의 단일 결정 실리콘 물질을 시드로서 사용하여, 상기 비정질 실리콘 레이어를 에피택셜 재성장(re-growth) 시키도록 상기 비정실 실리콘 레이어가 위에 위치된 상기 비아의 표면을 향해, 전자기적 에너지의 복수의 펄스들을 지향시키는 단계를 포함한다.
본 발명의 전술된 특징들이 상세하게 이해될 수 있는 방식으로, 앞서 간략하게 요약된 본 발명에 대한 보다 상세한 설명이 실시예들 - 상기 실시예들 중 몇몇이 첨부된 도면에 도시됨 - 을 참조하여 이루어질 수 있다. 그러나, 첨부된 도면은 단지 본 발명의 전형적인 실시예들만을 도시할 뿐이며 따라서 본 발명의 범주를 제한하는 것으로 간주되어서는 아니되며, 본 발명은 다른 등가적인(equally effective) 실시예들을 허용할 수 있다는 것을 주목해야 한다.
도 1a는 본 명세서의 실시예 내에 기술된 기판의 소정의 영역 상의 상당량(an amount of)의 에너지를 투사(project)하도록 만들어진 레이저 어닐링 장치의 개략적인 등각도(isometric view)를 도시한다.
도 1b는 본 명세서에 기술된 일 실시예에 따른 도 1a에 도시된 레이저 어닐링 장치의 개략도를 도시한다.
도 2a 내지 도 2c는, 에너지 소스로부터 어닐링 영역으로 전달된 에너지의 펄스의 다양한 속성들이 개선된 열적 차이 및 어닐링 프로세스 결과를 달성하기 위한 시간에 따라 조절되는 다양한 실시예들을 도시한다.
도 3은 본 발명의 일 실시예에 따른 프로세스를 예시한 순서도이다.
도 4a 내지 도 4g는 도 3에 나타난 프로세스의 다양한 단계들에서의 기판의 개략적인 횡단면도들을 도시한다.
도 5는 비정질 레이어 아래에 형성된 절연 레이어에 걸쳐 이격 배치된 하나 또는 그보다 많은 결정질 시드 영역들을 도시한 기판의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 프로세스를 예시한 순서도이다.
도 7a 내지 도 7l은 도 6에 나타난 프로세스의 다양한 단계들에서의 기판의 개략적인 횡단면도들을 도시한다.
본 발명의 이해를 용이하게 하기 위해서, 도면들에서 공통인 동일 요소를 지칭하기 위해 가능한 곳에서 동일한 참조 번호가 이용되었다. 추가적인 인용 없이도 일 실시예의 요소들 및 기술적 특징들이 다른 실시예들에 유리하게 통합될 수 있음이 고려된다.
도 1a는 본 명세서의 실시예 내에 기술된 기판의 소정의 영역 상의 상당량(an amount of)의 에너지를 투사(project)하도록 만들어진 레이저 어닐링 장치의 개략적인 등각도(isometric view)를 도시한다.
도 1b는 본 명세서에 기술된 일 실시예에 따른 도 1a에 도시된 레이저 어닐링 장치의 개략도를 도시한다.
도 2a 내지 도 2c는, 에너지 소스로부터 어닐링 영역으로 전달된 에너지의 펄스의 다양한 속성들이 개선된 열적 차이 및 어닐링 프로세스 결과를 달성하기 위한 시간에 따라 조절되는 다양한 실시예들을 도시한다.
도 3은 본 발명의 일 실시예에 따른 프로세스를 예시한 순서도이다.
도 4a 내지 도 4g는 도 3에 나타난 프로세스의 다양한 단계들에서의 기판의 개략적인 횡단면도들을 도시한다.
도 5는 비정질 레이어 아래에 형성된 절연 레이어에 걸쳐 이격 배치된 하나 또는 그보다 많은 결정질 시드 영역들을 도시한 기판의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 프로세스를 예시한 순서도이다.
도 7a 내지 도 7l은 도 6에 나타난 프로세스의 다양한 단계들에서의 기판의 개략적인 횡단면도들을 도시한다.
본 발명의 이해를 용이하게 하기 위해서, 도면들에서 공통인 동일 요소를 지칭하기 위해 가능한 곳에서 동일한 참조 번호가 이용되었다. 추가적인 인용 없이도 일 실시예의 요소들 및 기술적 특징들이 다른 실시예들에 유리하게 통합될 수 있음이 고려된다.
본 발명은 일반적으로, 전자기적 에너지의 복수의 펄스들을 사용하는 얇은 필름을 고체 상 재결정화시키는 방법들을 제공한다. 일 실시예에서, 본 발명의 방법들은, 에너지의 복수의 펄스들을 결정질 시드 영역 또는 레이어로 - 비정질 레이어가 기저 결정질 시드 영역 또는 레이어의 것과 동일한 그레인 구조 및 결정 배향을 갖도록 비정질 레이어를 재결정화시키기 위해 비정질 레이어가 상부에(upon) 증착됨 - 전달함으로써 전체 기판 표면을 또는 기판의 표면의 선택된 영역들을 어닐링하기 위해 사용될 수 있다. 이후에 논의되는 바와 같이, 어닐링 프로세스는 일반적으로, 시드로서 실질적으로 순수 정렬된(pure ordered) 결정인 기저 영역들을 사용하여, 비정질 레이어의 제어된 결정화를 유도하기 위하여 에너지의 일련의 순차적인 펄스들 형태의 충분한 에너지를 전달하는 단계를 포함함으로써, 결정들 또는 그레인들의 새로운 배열을 갖는 단일 결정질 레이어가 비정질 레이어 전체에(throughout) 점진적으로(progressively) 형성된다.
도 1a는 본 발명을 실시하기 위해 사용될 수 있는 본 발명의 일 실시예의 등각도를 도시한다. 일 실시예에서, 어닐링 영역(12) 내의 특정한 희망 영역들을 우선적으로 어닐링하기 위해 에너지 소스(20)는 기판(10)의 소정의 영역, 또는 어닐링 영역(12), 상에 상당량의 에너지를 투사하도록 만들어진다. 도 1a에 나타난 바와 같이 일 실시예에서, 어닐링 영역(12)과 같은, 오직 기판의 하나 또는 그보다 많은 소정의 영역들만이 임의의 주어진 시간에 에너지 소스(20)로부터의 방사선에 노출된다. 본 발명의 일 양태에서, 기판의 희망 영역들의 우선적인 어닐링을 야기하기 위하여, 기판(10)의 단일 구역이 에너지 소스(20)로부터 전달된 희망되는 양의 에너지에 순차적으로 노출된다. 일 예시에서, 전자기적 방사선 소스의 출력에 대하여 기판(예를 들어 통상적인 X-Y 스테이지, 정밀 스테이지들)을 이동시키는 것에 의해, 및/또는 기판에 대하여 방사선 소스의 출력을 병진이동시키는 것에 의해, 다른 하나의 구역 뒤의 기판의 표면 상의 하나의 구역이 노출된다. 일반적으로, 기판(10)의 이동 및 위치를 제어하기 위하여, 별도의 정밀 스테이지(도시되지 않음)의 일부일 수 있는 하나 또는 그보다 많은 통상적인 전기적 액추에이터들(17)(예를 들어, 리니어 모터(linear motor), 리드 스크류(lead screw) 및 서보 모터(servo motor)이 사용된다. 기판(10)을 지지하고 위치설정하기 위해 사용될 수 있는 통상적인 정밀 스테이지들, 그리고 열 교환 장치(15)는 캘리포니아의 로널트 파크의 Parker Hannifin Corporation에서 구입할 수 있다. 다른 실시예에서, 기판(10)의 완전한 표면이 순차적으로 일시에 전부 노출된다(예를 들면, 어닐링 영역들(12)의 전부가 순차적으로 노출된다).
도 1a에 나타난 일 양태에서, 어닐링 영역(12)은, 그리고 그곳에 전달된 방사선은, 다이(dye)(13)(예를 들면 40개의 “다이”가 도 1에 나타난다)의 크기와, 또는 기판의 표면 상에 형성된 반도체 장치(예를 들면 메모리 칩)들의 크기와 정합되도록 크기가 정해진다. 일 양태에서, 어닐링 영역(12)의 경계는 각각의 다이(13)의 경계를 정의하는 “커프(kerf)” 또는 “스크라이브(scribe)” 라인들(10A) 내에 끼워지도록(fit) 정렬되고 크기가 정해진다. 일 실시예에서, 어닐링 프로세스를 수행하기 이전에, 일반적으로 기판의 표면 상에서 발견되는 정렬 표시들 및 다른 통상적인 기술들을 사용하여, 어닐링 영역(12)이 다이(13)에 대해 적절히 정렬될 수 있도록, 에너지 소스(20)의 출력에 대해 기판이 정렬된다. 오직 스크라이브 또는 커프 라인들과 같은 다이(13) 사이에 자연히 형성된 비사용된 공간/경계들 내에서만 어닐링 영역들(12)이 중첩되도록 어닐링 영역들(12)을 순차적으로 배치하는 것은, 장치들이 형성되는 기판 상의 구역들 내에서 에너지를 중첩시킬 필요성을 감소시키고, 그로써 중첩 어닐링 영역들 사이의 프로세스 결과들 내의 변화를 감소시킨다. 따라서, 순차적으로 배치된 어닐링 영역들(12) 사이에서 전달된 에너지의 임의의 중첩이 최소화될 수 있으므로, 에너지 소스(20)로부터 기판의 프로세스 임계 영역(critical region)들로 전달된 에너지에 대한 가변적인 노출량에 기인한 프로세스 변화량이 최소화된다. 일 예시에서, 각각의 순차적으로 배치된 어닐링 영역들(12)은, 크기가 약 22mm × 약 33mm인 직사각형 영역(예를 들어, 726 제곱 밀리미터(mm2)인 면적)이다. 일 양태에서, 기판의 표면 상에 형성되며 순차적으로 배치된 어닐링 영역들(12) 각각의 면적은 약 4mm2(예를 들어, 2mm × 2mm) 내지 약 1,000mm2 (예를 들어, 25mm × 40mm) 사이이다. 어닐링 영역(12)의 크기는 처리 기법들(processing schemes)의 필요에 따라 조절될 수 있는 것으로 고려된다. 아래에서 추가적으로 논의되는 바와 같이, 일 실시예에서 절연 레이어 내에 또는 절연 레이어의 전면(front surface) 상에 형성된 결정질 시드 영역의 크기와 정합되도록, 어닐링 영역(12)의 크기가 조절될 수 있다. 일 예시에서, 약 30nm2 내지 약 60nm2 사이인 표면적을 갖는 시드 영역을 처리하기 위하여 어닐링 영역(12)이 조절된다. 일 예시에서, 시드 영역은 절연 레이어의 에지에 또는 이에 걸쳐 배치된 다수의(numerous) 시드 영역들을 포함할 수 있다.
어닐링 영역들(12)의 에지들의 형상은, 본 명세서에 기술된 바와 같이 본 발명의 범주로부터 벗어나지 않는 임의의 형상일 수 있다는 점에 유의해야 한다. 일반적으로, 어닐링 영역(12)의 모든 부분들 상의 어닐링 프로세스가 균일하도록, 어닐링 영역(12)에 걸쳐 단위 시간 당 균일한 에너지 밀도(예를 들어 watts/mm2-sec)를 갖는 에너지의 펄스를 전달하는 것이 바람직하다. 예를 들면, 어닐링 영역(12)에 걸쳐 약 5% 미만의 균일성 - 균일성은 표준 편차를 평균값으로 나눠 측정함 - 을 갖는 에너지의 펄스를 전달하는 것이 바람직하다.
에너지 소스(20)는 일반적으로, 기판 표면의 특정한 희망 영역들을 우선적으로 어닐링하기 위하여 전자기적 에너지를 전달하도록 만들어진다. 전자기적 에너지의 일반적인 소스들은, 광학 방사선 소스(예를 들면, 레이저 또는 플래시 램프들), 전자 빔 소스, 이온 빔 소스, 및/또는 마이크로웨이브 에너지 소스를 포함하지만, 이것들에 한정되지 아니한다. 일 양태에서, 시간의 희망 구간 동안 하나 또는 그보다 많은 적합한 파장들로 방사선을 방사하는 레이저로부터의 에너지의 다수의 펄스들에 기판(10)이 노출된다. 일 양태에서, 에너지 소스(20)로부터의 에너지의 다수의 펄스들이, 기판 표면 상에 증착되어진 영역들 또는 특정 레이어(예를 들어, 본 발명의 일 실시예에서의 비정질 실리콘 레이어)를 용융시키지 않거나 거의 용융시키지 않게 하기 위하여, 하지만 결정질 시드 영역의 표면으로부터 점진적으로 비정질 레이어(410)의 에피택셜 재성장을 촉진시키기에 충분한 에너지를 전달하기 위하여, 어닐링 영역(12)을 걸쳐 전달된 에너지의 양 및/또는 펄스의 구간을 걸쳐 전달된 에너지의 양이 최적화되도록 맞춰진다. 그러므로, 어닐링된 영역들 아래의(underneath) 결정질 시드 영역의 상당부가 활성화되어 비정질 레이어 전체에(throughout) 전파되는데, 이로써 그 위에 증착된 비정질 레이어를 재결정화시킨다. 이러한 방식으로, 각각의 펄스는, 비정렬된 어닐링 영역의 바닥 근처의 정렬된 결정의 약간의(a few) 격자면(lattice plane)들의 에피택셜 성장을 초래하는 마이크로-어닐링 사이클을 완료시킨다. 한편, 에너지 소스(20)로부터의 에너지의 다수의 펄스들은, 어닐링 영역(12)에 걸쳐 전달된 에너지의 양으로 하여금 하나의 격자면으로부터 또는 일시에 격자면들의 작은 그룹으로부터 비정질 레이어 내의 상당량의 손상을 제거하게 할 수 있도록 제어 가능하게 조절될 수 있다.
일 실시예에서, 기판(10) 상에 배치된 레이어에 의해 방사선의 상당부가 흡수되도록, 에너지 소스(20)의 파장이 조율된다. 실리콘 함유 레이어 상에서 수행되는 어닐링 프로세스에 대하여, 예를 들어, 방사선의 파장은 약 800nm 미만일 수 있고, 원자외선(UV), 적외선(IR) 또는 다른 희망 파장들로 전달될 수 있다. 일 실시예에서, 에너지 소스(20)는, 약 500nm 내지 약 11마이크로미터 사이의 파장으로 방사선을 전달하도록 만들어진, 레이저와 같은 집약 광원(intense light source)이다. 다른 실시예에서, 에너지 소스(20)는 텅스텐 할로겐 램프 또는 플래시 램프 - 제논, 아르곤, 또는 크립톤 방출 램프들과 같은 복수의 방사선-방사 램프들을 특징으로 함 - 일 수 있다. 이러한 경우에, 펄스들을 관리하기 위해 셔터가 사용될 수 있다(아래에서 논의됨). 모든 경우들에서, 어닐링 프로세스에 사용된 에너지 펄스는 일반적으로, 약 1nsec 내지 약 10msec와 같은 단위의(on the order of) 상대적으로 짧은 시간 동안에 이루어진다.
도 1b는 도 1a의 장치의 개략적인 측면도이다. 전력 소스(102)가 에너지 소스(20)에 결합된다. 일 실시예에서, 에너지 소스(20)는, 전술된 것들와 같은 광원일 수 있는 에너지 발생기(104), 그리고 광학 어셈블리(108)를 포함한다. 에너지 발생기(104)는, 에너지를 생성하고 광학 어셈블리(108) - 기판(10)으로의 전달을 위해 요구될 때 차례로 에너지를 성형함 - 내로 그것을 지향시키도록 구성된다. 광학 어셈블리(108)는 일반적으로, 어닐링 영역(12)으로 에너지의 균일한 칼럼을 전달하려는 목적으로, 에너지 발생기(104)에 의해 생성된 에너지의 일관성(coherency)을 포커싱하거나, 극성화하거나, 감극하거나(de-polarize), 필터링하거나 또는 조절하도록 구성된, 렌즈들, 필터들, 거울들 등을 포함한다. 광학 어셈블리(108)의 일 예시는, 인용에 의하여 본 명세서에 온전하게 병합된 2007년 7월 31일 출원된 U.S. 특허 출원 일련 번호 11/888,433 (대리인 문서 번호 APPM/011251, 제목 “APPARATUS AND METHOD OF IMPORVING BEAN SHAPING AND BEAM HOMOGENIZATION”)에 추가적으로 개시된다.
에너지의 펄스들을 전달하기 위하여, 에너지 발생기(104)는, 단일 파장으로 또는 두 개의 파장들로 동시에 빛을 방사하도록 구성 가능한 펄스형 레이저를 포함할 수 있다. 일 실시예에서, 에너지 발생기(104)는, 레이저 헤드가 상이한 레이저 주파수로 빛을 방사하는 것을 초래하는 하나 또는 그보다 많은 내부 주파수 컨버터들을 갖는 Nd:YAG 레이저를 포함할 수 있다. 대안적으로 에너지 발생기(104)는, 세 개 또는 그보다 많은 파장들을 동시에 방사하도록 구성될 수 있거나, 또는 나아가 대안적으로 또는 추가적으로, 파장-조율 가능한 출력을 제공하도록 구성될 수 있다. 일 예시에서, 에너지 발생기(104)에서 사용되는 레이저 헤드는, 예를 들어 1나노초로부터 1초까지의 범위인 펄스 지속기간(duration)을 갖는 짧은 집약 펄스들을 방사시키도록 Q 스위칭된다(Q-switched).
펄스형 레이저를 실현하기 위하여, 일 실시예에서 상기 장치는 스위치(106)를 포함할 수 있다. 스위치(106)는, 1 μsec 또는 그보다 짧은 시간 내에 개방되거나 폐쇄될 수 있는 고속 셔터일 수 있다. 대안적으로, 스위치(106)는, 임계 강도를 가지는 빛이 부딪힐 때, 1μsec 보다 짧은 시간 내에 투명해지는 불투명 결정과 같은 광학 스위치일 수 있다. 몇몇 실시예들에서, 광학 스위치는 1nsec보다 짧은 시간 내에 상태를 바꾸도록 구성될 수 있다. 기판을 향해 지향되는 전자기적 에너지의 연속적인 빔을 방해함으로써, 광학 스위치가 펄스들을 생성한다. 스위치는 제어기(21)에 의해 작동되고, 에너지 발생기(104)의 방출 구역에 연결 또는 체결되는 등으로 에너지 발생기(104)의 외부에 위치될 수 있거나, 또는 에너지 발생기(104) 내부에 위치될 수 있다. 대안적인 일 실시예에서, 에너지 발생기는 전기적 수단에 의해 스위칭될 수 있다. 제어기(21)는 전력 소스(102)를 필요에 따라 스위칭 온 및 스위치 오프하도록 구성될 수 있거나, 또는 전력 소스(102)에 의해 충전되도록 그리고 에너지 발생기(104) 내로 방전될 수 있도록 - 제어기(21)에 의해 에너자이징된 회로에 의함 - 커패시터(110)가 제공될 수 있다. 커패시터(110)에 의해 제공된 전기가 특정 전력 임계치 아래로 떨어질 때 에너지 발생기(104)가 에너지를 발생시키는 것을 멈추기 때문에, 커패시터에 의한 전기적 스위칭은 자기-스위칭 방식이다. 커패시터(110)가 전력 소스(102)에 의해 재충전될 때, 이어서 그것은 에너지의 다른 펄스를 발생시키기 위해 에너지 발생기(104) 내로 방전될 수 있다. 몇몇 실시예들에서, 전기적 스위치는 1nsec보다 짧은 시간 내에 전력을 온 또는 오프로 스위칭시키도록 구성될 수 있다.
일 실시예에서, 도 1에 예시된 바와 같이, 열 교환 장치(15)의 기판 지지 표면(16) 과 열적으로 접촉하도록 기판(10)의 표면을 배치함으로써, 열처리 동안 기판의 온도를 제어하는 것이 바람직할 수 있다. 일반적으로 어닐링 프로세스 이전에 또는 어닐링 프로세스 동안에, 열 교환 장치(15)는 기판을 가열시키도록 및/또는 냉각시키도록 만들어진다. 이러한 구성에서, 캘리포니아의 산타 클라라에 있는 Applied Materials, Inc.로부터 가용한 통상적인 기판 가열기와 같은 열 교환 장치(15)는, 기판의 어닐링된 영역들의 후처리 특성을 개선시키기 위해 사용될 수 있다. 일반적으로, 기판(10)은 열 교환 장치(15)를 포함하는 프로세싱 챔버(도시되지 않음)의 밀봉된(enclosed) 처리 환경(도시되지 않음) 내에 배치된다. 처리 동안에 기판이 머무는(reside) 처리 환경은, 비워지거나 또는 희망 프로세스에 적합한 가스를 포함할 수 있다. 예를 들어, 본 발명의 실시예들은, 챔버로 제공된 특정 가스들을 요구하는 임플란트 또는 증착 프로세스들에 사용될 수 있다. 상기 가스들은 증착 프로세스들에 대한 전구체(precursor)들처럼 반응성일 수 있고, 또는 통상적인 열 프로세스들에 흔히 사용되는 불활성 가스들처럼 비-반응성일 수 있다.
일 실시예에서, 어닐링 프로세스를 수행하기 이전에, 요구되는 증가하는 어닐링 에너지가 최소화되도록 기판이 예열될 수 있는데, 이것은 기판의 신속한 가열 및 냉각에 의해 임의의 유도된 스트레스(induced stress)를 감소시킬 수 있고 또한 기판의 어닐링된 구간들 내의 결함 밀도를 가능한 최소화시킬 수 있다. 도 1a에 나타난 일 양태에서, 열 교환 장치(15)는, 기판 지지 표면(16) 상에 배치된 기판을 가열시키도록 만들어진, 저항성 가열 요소들(15A)과 온도 제어기(15A)를 포함한다. 온도 제어기(15C)는 제어기(21)와 연통한다. 일 양태에서, 약 20°C 내지 약 750°C 사이인 온도로 기판을 예열하는 것이 바람직할 수 있다. 실리콘 함유 물질로부터 기판이 형성되는 일 양태에서, 약 20°C 내지 약 500°C 사이인 온도로 기판을 예열시키는 것이 바람직할 수 있다.
다른 실시예에서, 어닐링 프로세스 동안에 기판에 더해지는 에너지로 인한 임의의 동반-확산(inter-diffusion)을 감소시키기 위하여, 처리 동안에 기판을 냉각시키는 것이 바람직할 수 있다. 기판을 증가된(incremental) 용융을 요구하는 프로세스들에서, 그 이후의 냉각은 재성장 속도를 증가시킬 수 있고, 이것은 처리 동안의 다양한 영역들의 비정질화(amorphization)를 증가시킬 수 있다. 일 구성에서, 열 교환 장치(15)는, 기판 지지 표면(16) 상에 배치된 기판을 냉각시키도록 만들어진, 하나 또는 그보다 많은 유체 채널들(15B)과 극저온 칠러(cryogenic chiller)(15D)를 포함한다. 일 양태에서, 제어기(21)와 연통하는 통상적인 극저온 칠러(15D)는, 하나 또는 그보다 많은 유체 채널들(15B)을 통해 냉각 유체를 전달하도록 만들어진다. 일 양태에서, 약 -240°C 내지 약 20°C 사이인 온도로 기판을 냉각시키는 것이 바람직할 수 있다.
일반적으로, 제어기(21)(도 1a)는 본 명세서에 기술된 열처리 기술들의 제어 및 자동화를 용이하게 하도록 구성되며, 그리고 일반적으로, 중앙 처리 장치(CPU)(도시되지 않음), 메모리(도시되지 않음), 및 지원 회로들(또는 I/O)(도시되지 않음)을 포함할 수 있다. CPU는, 다양한 프로세스들 및 하드웨어(예를 들면, 통상적인 전자기적 방사선 탐지기들, 모터들, 레이저 하드웨어)를 제어하기 위해 그리고 프로세스들(예를 들면, 기판 온도, 기판 지지 온도, 펄스형 레이저로부터의 에너지의 양, 탐지기 신호)을 감시하기 위해 산업 현장에서 사용되는 컴퓨터 프로세서들의 임의의 형태 중 하나일 수 있다. CPU의 메모리(도시되지 않음), 또는 컴퓨터 판독 가능 매체는, 국부(local) 또는 원격(remote) 방식의, RAM, ROM, 플로피 디스크, 하드 디스크, 또는 임의의 다른 형태의 디지털 저장부와 같은, 용이하게 가용한 메모리(readily available memory) 중의 하나 또는 그보다 많을 수 있다. 소프트웨어 지시 및 데이터는 코드화되어 CPU 지시용 메모리 내에 저장될 수 있다. 또한 지원 회로들(도시되지 않음)은 통상적인 방식으로 프로세서를 지지하기 위한 CPU에 연결된다. 지원 회로들은 통상적인 캐시(cache), 전력 공급장치들, 클록 회로들, 입력/출력 회로, 하부시스템들 등을 포함할 수 있다. 제어기에 의해 판독 가능한 프로그램(또는 컴퓨터 지시)은, 기판 상에서 어떠한 임무(task)들이 수행 가능한지를 결정한다. 바람직하게는, 프로그램은 제어기에 의해 판독 가능한 소프트웨어이며, 기판 위치, 각각의 전자기적 펄스에 전달되는 에너지의 양, 하나 또는 그보다 많은 전자기적 펄스들의 타이밍, 각각의 펄스에 대한 시간에 따른 강도 및 파장, 기판의 다양한 영역들의 온도, 그리고 그들의 임의의 조합을 감시 및 제어하기 위한 코드를 포함한다.
전술한 바와 같이, 에너지 소스(20)는 일반적으로, 기판(10)의 특정한 희망 영역들을 우선적으로 용융시키기 위해 전자기적 에너지를 전달하도록 만들어진다. 전자기적 에너지의 일반적인 에너지 소스들은, 광학 방사선 소스, 전자 빔 소스, 이온 빔 소스, 및/또는 마이크로웨이브 에너지 소스를 포함하지만, 이것들에 한정되지 아니한다. 본 발명의 일 실시예에서, 에너지 소스(20)는, 용융점으로 기판의 희망 영역들을 선택적으로 가열시키기 위해, 레이저와 같은 광학 방사선을 전달하도록 만들어진다. 일 양태에서, 하나 또는 그보다 많은 적합한 파장들로 방사선을 방사하는 레이저로부터의 에너지의 펄스에 기판(10)이 노출되고, 방사된 방사선은 특정한 희망 영역들의 우선적인 용융을 강화시키기 위한 희망 에너지 밀도(W/cm2) 및/또는 펄스 구간을 갖는다. 실리콘 함유 기판 상에서 수행되는 레이저 어닐링 프로세스들에 대해, 방사선의 파장은 일반적으로 약 800nm 미만이다. 각각의 경우에, 어닐링 프로세스는 일반적으로, 약1초 또는 그 미만과 같은 단위의 상대적으로 짧은 시간 동안에 기판의 주어진 영역 상에서 이루어진다. 기판의 재료 특성에 비추어 레이저 어닐링 프로세스의 광학적 및 열적 모델링(modeling)를 기초로, 어닐링 프로세스에 사용된 희망 파장 및 펄스 프로파일이 결정될 수 있다.
도 2a 내지 도 2c는, 에너지 소스(20)로부터 어닐링 영역(12)(도 1)으로 전달된 에너지의 펄스의 다양한 속성들이 개선된 열적 차이 및 어닐링 프로세스 결과를 달성하기 위해 시간에 따라 조절되는 다양한 실시예들을 도시한다. 일 실시예에서, 용융시키려는 기판의 영역들 내로의 열 입력은 강화시키고 다른 영역들 내로의 열 입력은 최소화하기 위하여, 시간에 따라 레이저 펄스의 형태에 변화를 주는 것 및/또는 전달된 에너지의 파장들에 변화를 주는 것이 바람직하다. 또한 일 양태에서, 기판으로 전달된 에너지에 변화를 주는 것이 바람직할 수 있다.
도 2a는 사다리꼴 형태인 전자기적 방사선의 펄스(예를 들어 펄스(201))의 그래프로 도시한다. 이러한 경우에, 펄스(201)의 두 개의 상이한 세그먼트들(예를 들어 펄스(202)와 펄스(204))에서, 전달된 에너지는 시간에 따라서 가변적이다. 도 2a가 시간에 대한 에너지(energy versus time)가 선형 방식(linear fashion)으로 변화하는 펄스(201) 프로파일, 또는 형태를 예시하고 있으나, 이것이 본 발명의 범주에 관하여 한정적인 것으로 의도되지 아니하는데, 펄스 내에 전달된 에너지의 시간 변화는, 예를 들어 2차(degree), 3차, 또는 4차 형태의 곡선을 가질 수 있기 때문이다. 다른 양태에서, 시간에 따라 펄스 내에 전달된 에너지의 프로파일, 또는 형태는, 2차(order), 3차, 또는 지수 형태의 곡선일 수 있다. 다른 실시예에서, 희망 어닐링 결과들을 달성하기 위해, 처리 동안에 상이한 형태들(예를 들면, 사각 및 삼각 변조(modulation) 펄스, 사인곡선 및 사각 변조 펄스, 사각, 삼각 및 사인곡선 변조 펄스, 등등)을 갖는 펄스를 사용하는 것이 이로울 수 있다.
도 2a에 나타난 바와 같은 일 실시예에서, 세그먼트(202)의 경사도, 펄스(201)의 형태, 세그먼트(203)의 형태, 전력 레벨에서의 시간(예를 들면, 에너지 레벨(E1)에서의 세그먼트(203)), 세그먼트(204)의 경사도, 및/또는 세그먼트(204)의 형태는, 어닐링 프로세스를 제어하기 위해 조절된다. 입자 및 프로세스 결과 가변성 우려(variability concerns)에 기인하여, 어닐링된 영역들 이내의 물질이 처리 동안에 증발되도록 초래하는 것은 일반적으로 바람직하지 않다는 점에 유의하여야 한다. 따라서, 영역의 과열 및 물질의 증발을 초래함 없이 어닐링된 영역의 온도를 목표 온도로 신속하게 이르게(bring) 할 수 있도록, 에너지의 펄스의 형태를 조절하는 것이 바람직하다. 일 실시예에서, 도2c에 나타난 바와 같이, 펄스(201)의 형태는, 어닐링 영역 내에서의 물질의 증발을 방지하는 동안 어닐링 영역이 신속하게 목표 온도에 이르게하고 이후 희망하는 시간 구간(예를 들면, t1) 동안 그 온도로 물질을 유지시키기 위하여 사용되는 복수의 세그먼트들(즉, 세그먼트들(202, 203A, 203B, 203C, 및 204))을 갖도록 조절될 수 있다. 크기, 용융 깊이, 그리고 어닐링 영역 내에 함유된 물질이 가변적이므로, 시간의 길이, 세그먼트들의 형태 및 각각의 펄스 세그먼트들의 지속기간은 가변적일 수 있다.
일 실시예에서, 기판 표면 상의 영역들의 온도가 용이하게 제어될 수 있도록, 전자기적 방사선의 두 개 또는 그보다 많은 펄스들은 상이한 시간들에서 기판의 영역으로 전달된다. 도 2b는, 기판의 표면 상의 특정 영역들을 선택적으로 가열시키기 위하여 가변적인 이격된 시간 간격 또는 구간(t)에 전달된 두 개의 펄스들(201A, 201B)의 플롯을 그래프로 도시한다. 이러한 구성에서, 순차적인 펄스들 사이의 구간(t)를 조절함으로써, 기판 표면 상의 영역들에 의해 도달된 피크(peak) 온도는 용이하게 제어될 수 있다. 예를 들어, 펄스들 사이의 구간(t), 또는 주파수를 감소시킴으로써, 제2 펄스(201B)가 전달되기 이전에 제1 펄스(201A) 내에 전달된 열이 더 짧은(less) 분산 시간을 갖게 되고, 이것은 기판 내에 달성된 피크 온도를 펄스들 사이의 구간이 증가할 때보다 더 커지도록 할 것이다. 이러한 방식으로 구간을 조절함으로써, 에너지 및 온도는 용이하게 제어될 수 있다. 일 양태에서, 각각의 펄스 자체는 기판이 목표 온도에 도달하게 하는 충분한 에너지를 포함하지 않지만, 펄스들의 조합은 어닐링된 영역들(12)을 목표 온도에 도달하도록 하는 것을 보장하는 것이 바람직할 수 있다. 두 개 또는 그보다 많은 펄스들과 같은 다수의 펄스들을 전달하는 이러한 프로세스는, 에너지의 단일 펄스를 전달하는 것에 비해(versus) 기판 물질이 겪는 열 쇼크를 감소시키려 할 것이다. 열 쇼크는 기판의 손상을 초래할 수 있으며, 기판 상에서 수행되는 이후의 처리 단계들 내의 결함들을 형성할 입자들을 생성할 수 있다.
도 3은 본 발명의 일 실시예에 따른 프로세스(300)를 예시한 순서도이다. 도 4a 내지 도 4g는 도 3에 나타난 프로세스(300)의 다양한 단계들에서의 기판의 개략적인 횡단면도들을 도시한다. 단계(302)에서, 도 4a에 나타난 바와 같이 기판(400)의 전면(404) 상에 절연 레이어(402)가 형성된다. 상기 기판은, 내부에 배치된 트랜지스터와 같은 반도체 장치들을 포함할 수도 포함하지 아니할 수도 있다. 일 실시예에서, 절연 레이어(402)는 산화물 또는 질화물과 같은 유전체 레이어이다. 일 예시에서, 절연 레이어는, 실리콘 함유 기판의 전면 상에 형성된 실리콘 산화물 레이어이다. 절연 레이어는, 노(furnace) 어닐링 프로세스, 급속 열산화 프로세스, 대기압 또는 저압 CVD 프로세스, 플라즈마 강화 CVD 프로세스, PVD 프로세스, 원자층 증착(ALD), 증발 기술과 같은, 통상적인 열 산화 프로세스를 사용하여 형성될 수 있거나, 또는 스프레이드-온, 스핀-온, 롤-온, 스크린 인쇄, 또는 다른 유사한 타입의 증착 프로세스를 사용하여 적용(applied)될 수 있다. 일 실시예에서, 절연 레이어는 약 50Å 내지 약 3,000Å 사이의 두께인 실리콘 이산화물 레이어이다. 절연 레이어에 관한 논의가 본 명세서에 기술된 본 발명의 범주에 관하여 한정적인 것으로 의도되지 아니함이 고려된다. 또한, 실리콘 이산화물, 실리콘 탄화물(SiCx), 알루미늄 산화물(AlOx), 실리콘 질화물(SiNx), 실리콘 산질화물 및/또는 SiOxCy와 같은, 예를 들어 캘리포니아의 산타 클라라에 위치한 Applied Materials, Inc.로부터 가용한 BLACK DIAMOND® 저유전체와 같은 탄소-도핑된 실리콘 산화물들 등과 같은 임의의 다른 유전 물질들은, 처리 기법들의 필요에 따라 사용될 수 있다.
일반적으로, 본 명세서에 사용될 때 “기판들”이라는 용어는, 몇몇 자연적 전기 전도성을 갖는 임의의 물질로부터 또는 전기 전도성을 제공하도록 변형될 수 있는 물질로부터 형성될 수 있는 대상들을 지칭한다. 일반적인 기판 물질들은, 반도체적 특성을 보이는 다른 화합물들과 함께, 실리콘(Si), 게르마늄(Ge)과 같은 반도체들을 포함하지만, 이에 한정되지 아니한다. 이러한 반도체 화합물들은 일반적으로, III-V족 및 II-VI족 화합물들을 포함한다. 대표적인 III-V족 반도체 화합물들은 갈륨 비화물(GaAs), 갈륨 인화물(GaP), 및 갈륨 질화물(GaN)을 포함하지만, 이것들에 한정되지 아니한다. 일반적으로, “반도체 기판들”이라는 용어는, 상부에 배치된 증착된 레이어들을 갖는 기판들과 함께, 벌크 반도체 기판들을 포함한다. 이를 위하여, 호모에피택셜(homoepitaxial)(예를 들어, 실리콘-온-실리콘) 또는 헤테로에피택셜(heteroepitaxial)(예를 들어 갈륨 비화물-온-실리콘) 성장 중의 하나에 의해, 본 발명의 방법들에 의해 처리된 몇몇 반도체 기판들 내에 증착된 레이어들이 형성된다. 예를 들어, 본 발명의 방법들은, 헤테로에피택셜 방법들에 의해 형성된 갈륨 비화물 및 갈륨 질화물 기판들에 의해 사용될 수 있다. 유사하게, 또한 발명된 방법들은, 절연 기판들(예를 들어 실리콘-온-절연체[SOI] 기판들) 상에 형성된 상대적으로 얇은 결정질 실리콘 레이어들 상에 박막 트랜지스터들(TFTs)과 같은 집적 장치들을 형성하기 위하여 적용될 수 있다. 비록 본 명세서의 도면들에 나타나 있지는 않으나, 기판 표면이 트랜지스터 접합들(junctions), 비아, 컨택, 라인, 또는 임의의 다른 상호연결 파셋(facet)(예를 들면 수직 또는 수평 상호연결)과 같은 피처들을 포함할 수 있음이 고려된다. 본 명세서에 사용될 때 “기판 표면”은, 상부에서 필름 증착이 수행되는 임의의 기판 표면을 지칭한다. 예를 들어, 기판 표면은 전술된 바와 같은 절연 레이어를 포함할 수 있다.
단계(304)에서, 절연 레이어(402)의 희망 위치 내에 비아 또는 관통 구멍(through hole)이 형성된다. 일 실시예에서, 도 4b에 나타난 바와 같이, 기판(400)의 상부 표면의 일부를 노출시키며 희망 두께(d1)를 갖는 개구(406)가 달성될 때까지의 습식 식각 또는 건식 식각 타입 프로세스와 같은 선택적 물질 제거 프로세스를 사용하여, 절연 레이어(402)가 선택적으로 식각된다. 일 실시예에서, 개구(406)의 두께(d1)는 약 50 옹스트롬(Å) 내지 약 1,000 옹스트롬(Å) 사이이다. 일 실시예에서, 절연 레이어(402) 상에 포토레지스트 패턴이 형성된 이후에, 식각 마스크로서 포토레지스트 패턴을 사용하여 개구(406)가 형성될 수 있다. 전자기적 방사선의 일련의 순차적인 펄스들로부터 충분한 에너지를 수용할 때, 개구(406) 내에 채워질 결정질 시드 물질들이 후속하는 단계에서 이후에 위에 증착될 비정질 레이어의 재결정화를 촉발시키기에 충분한 이상, 개구(406)가 기저 기판(400) 내로 확장되거나, 또는 기판(400)의 상부 표면의 일부를 노출시키지 아니하면서 도시한 바와 같이 두께(d1)보다 더 작은 두께를 가질 수 있다는 것이 고려된다.
도 4c에 나타난 바와 같이, 단계(306)에서, 결정질계(crystalline-based) 물질을 갖는 구조인 결정질 시드 레이어(408)는, 절연 레이어(402) 상에 그리고 개구(406) 내에 층착된다. 일 실시예에서, 화학 기상 증착(CVD), 플라즈마 강화 CVD, 원자층 증착(ALD), 또는 다른 유사한 프로세스들과 같은 통상적인 증착 프로세스를 사용하여, 결정질 시드 레이어(408)가 형성된다. 그 후에, 도 4d에 예시된 바와 같이, 단계(308)에서, 기판(400)의 전면(404)은 화학적 기계적 연마(CMP) 프로세스를 사용하여 평탄화되며, 이로써 결정질 시드 물질들로 채워진 개구(408)를 얻는다. 대안적으로, 증기상 에피택시 프로세스, 액체 상 에피택시 프로세스, 또는 분자 빔 에피택시 프로세스 등과 같은, 선택적인 에피택셜 성장 프로세스에 의해, 결정질 시드 레이어(408)가 형성될 수 있다. 이러한 경우에, 실질적으로 단일-결정 무결함인 레이어를 달성하기 위하여, 결정질 시드 레이어(408)는 일반적으로 개구(406)를 통해 노출되는 기판의 표면으로부터 성장한다. 일 실시예에서, 결정질 시드 레이어(408)는 절연 레이어(402)의 두께(즉, d1)와 실질적으로 동일한 두께를 갖는다. 각각의 경우에, 개구(406)는 절연 레이어(402)의 두께와 실질적으로 동일한 두께로 결정질 시드 물질들로 채워져, 결정질 시드 영역(408)을 형성한다. 일반적으로 결정질 시드 영역(408)은, 전자기적 방사선의 일련의 순차적인 펄스들로부터 충분한 에너지를 수용할 때(예를 들면, 후술하는 바와 같은 펄스열 어닐링 프로세스(Pulse Train Annealing process)), 결정화 소스 - 이로부터 상부에 증착될 비정질 레이어(410)의 에피택셜 재성장이 개시되어 비정질 레이어의 표면에 걸쳐 측면으로 확산되는 등 모든 방향들로 전파됨 - 를 제공하기 위한 시드로서 기능하고, 이로써 기판 표면 상에 결정질 상인 희망 물질 레이어를 형성한다.
일 실시예에서, 결정질 시드 영역(408)은 희망 표면 면적을 갖는 칼럼의 형태이다. 일 실시예에서, 결정질 시드 영역(408)의 표면 면적은 약 30nm2 내지 약 60 nm2 사이이다. 일 예시에서, 결정질 시드 영역(408)의 표면 면적은 약 50nm2이다. 다른 실시예에서, 결정질 시드 영역(408)의 표면 면적은 약 726 mm2 내지 약 1,000 mm2 사이이다. 비록 도 4c에서 절연 레이어(402) 내에 오직 하나의 개구(406)만이 제시되나, 몇몇 실시예들에서 내부에 채워진 결정질 시드 물질들을 갖는 두 개 또는 그보다 많은 개구들(406)을 갖는 것이 바람직할 수 있다. 일 실시예에서, 절연 레이어(402)의 에지 구역에 하나 또는 그보다 많은 결정질 시드 영역들(408)이 위치된다. 다른 실시예에서, 하나 또는 그보다 많은 결정질 시드 영역들(408)은 절연 레이어(402)에 걸쳐 이격 배치된다. 도 5는 비정질 레이어(410) 아래에 형성된 절연 레이어(402)에 걸쳐 이격 배치된 하나 또는 그보다 많은 결정질 시드 영역들(408)을 도시한 기판(400)의 평면도이다. 전술된 바와 같은 펄스열 어닐링 프로세스로 처리(treating)할 때, 결정질 시드 영역(408)의 배치가 결정질 시드 영역(408) 및 절연 레이어(402) 상에 증착될 비정질 레이어의 고체 상 재결정화의 전체적인 속도에 유리한 이상, 결정질 시드 영역(408)의 형태는 전술된 바와 같은 특정한 형태나 형상으로 한정되도록 의도되지 아니한다는 것이 고려된다. 예를 들어, 결정질 시드 영역(408)은 양자점들의 형태, 점들의 희망 패턴, 또는 임의의 기결정된 형상일 수 있다. 대안적으로, 결정질 시드 물질들은 절연 레이어(402) 위에 위치된 레이어의 형태로 나타날 수 있다. 이러한 경우에, 결정질 시드 레이어는, 약 50 옹스트롬(Å) 내지 약 1,000 옹스트롬(Å) 사이인 적합한 두께를, 또는 처리 기법들의 필요에 따른 임의의 희망 두께를 가질 수 있다.
일 실시예에서, 결정질 시드 영역(408)은 단일 결정질 실리콘을 함유할 수 있다. 다른 실시예에서, 결정질 시드 영역(408)은 단일 결정질 게르마늄을 함유할 수 있다. 대안적으로, 결정질 시드 영역(408)은 SixGe1 -x 합금들 및 반도체적 특성을 보이는 다른 화합물들을 함유할 수 있다. 일반적으로 이러한 반도체 화합물들은, 각각 도핑 또는 비도핑된 III-V족 화합물들 또는 II-VI족 화합물들을 포함한다. 적합한 IV족 원소들 또는 화합물들의 예시들은, 게르마늄, 실리콘 게르마늄, 및 실리콘 탄화물을 포함한다. 적합한 III-V 화합물들의 예시들은, 갈륨 안티몬화물, 갈륨 비화물, 갈륨 질화물, 갈륨 인화물, 알루미늄 안티몬화물, 알루미늄 비화물, 알루미늄 질화물, 알루미늄 인화물, 인듐 안티몬화물, 인듐 비화물, 인듐 질화물, 인듐 인화물, 그리고 이들의 삼원(ternary) 또는 사원(quaternary) 화합물들을 포함한다. 적합한 II-VI 화합물들의 예시들은, 아연 셀렌화물, 아연 황화물, 카드뮴 셀렌화물, 카드뮴 황화물, 및 이들의 삼원 또는 사원 화합물들을 포함한다. 대안적으로, 일 실시예에서, 결정질 시드 영역(408)은 II-VI족들 또는 III-V족들로부터의 이원(binary) 화합물들, II-VI족들 또는 III-V족들로부터의 삼원 화합물들, II-VI족들 또는 III-V족들로부터의 사원 화합물들, 또는 이들의 혼합물들이나 조합들을 포함할 수 있다. 적용례에 따라, 후술하는 바와 같이, 절연 레이어(402) 및 결정질 시드 영역(408) 위에 이후 형성될 비정질 레이어에 대한 자기 매체 소스(magnetic media source)로서 기능하기 위해, 결정질 시드 영역(408)은 철(Fe), 코발트(Co), 니켈(Ni), 및 이들의 합금과 같은 금속들, 준금속들, 또는 자성체들을 함유할 수 있다.
단계(310)에서, 기판(400)의 전면(404) 상에, 절연 레이어(402)의 적어도 일부 및 결정질 시드 영역(408)을 덮으면서 비정질 레이어(410)가 증착된다. 일 양태에서, 도 4e에 나타난 바와 같이, 절연 레이어(402) 및 결정질 시드 영역(408)의 상부 표면에 걸쳐 비정질 레이어(410)가 증착된다. 일 실시예에서, 비정질 레이어(410)는, 결정질 시드 영역(408) 내에 형성된 물질과 대체로 정합되는 비정질 물질을 함유할 수 있다. 예를 들어, 결정질 시드 영역(408)이 게르마늄 물질을 함유하는 경우에, 비정질 레이어(410)는 비정질 게르미늄 레이어일 수 있다. 대안적으로, 결정질 시드 영역(408)이 실리콘 물질을 함유하는 경우에, 비정질 레이어(410)는 비정질 실리콘 레이어일 수 있다.
화학 기상 증착(CVD), 플라즈마 강화 화학 기상 증착(PECVD), 또는 열선 화학 기상 증착(HWCVD)이나 원자층 증착(ALD)과 같은 다른 유사한 타입의 증착 프로세스와 같은 통상적인 증착 프로세스를 사용하여 비정질 레이어(410)가 형성될 수 있다. 비정질 레이어(410)는 상대적으로 얇은 두께 또는 임의의 희망 두께를 가질 수 있다. 일 실시예에서, 형성된 비정질 레이어(410)는 약 50 옹스트롬(Å) 내지 약 1,000 옹스트롬(Å) 사이의 두께를 갖는다. 일 예시에서, 형성된 비정질 레이어(410)의 두께는 약 200 옹스트롬(Å)이다.
단계(312)에서, 전자기적 방사선(412)의 복수의 펄스들을 사용하는 어닐링 프로세스, 또는 펄스열 어닐링 프로세스는, 기판(400)의 전면(404)의 영역들로 또는 한번에 기판의 전체적인 전면(404)으로 전달된다. 마이크로-어닐링 레이저 펄스들의 열(train)로부터의 에너지는, 단결정 표면으로부터 점진적으로, 비정질 레이어(410)의 수개의(a few) 모노레이어들의 에피택셜 재성장을 촉진시키고, 이로써 비정질 레이어(410)를 재결정화시킨다. 본 명세서의 펄스열 어닐링 프로세스는 일반적으로 도 1a 및 도 1b와 관련하여 기술되고 도시된 장치에 의해 수행되는데, 이는 전자기적 방사선의 복수의 동일한 펄스들이 기판으로 전달되는 것을 허용하고, 각각의 펄스는, 기판을 수(a few) 미크론 깊이로 또는 기판 표면의 수 개의(a few) 원자 레이어들을 희망되는 깊이로, 실리콘 기판에 대한 약 1,300°C와 같은 용융 온도 미만의 온도로, 1 밀리초(msec) 또는 그보다 짧은 시간 내에 가열시키는 단일 마이크로-어닐링 프로세스를 성취하며(accomplishing), 이후 상기 각각의 펄스는 영향을 받은 격자 레이어들의 온도가 제어된 예열 온도 근처에서 더 낮은 온도로 되돌아가도록, 전해진(imparted) 에너지가 결정 격자 내에서 완전히 분산되는 것을 허용한다. 예열 온도는, 제1 펄스가 전달되기 직전에 기판이 유지되는 온도를 지칭하며, 이는 약 400°C 내지 약 800°C 사이일 수 있다. 각각의 마이크로-어닐링 사이클에서, 결정 격자에 묶이지 않은 원자들은 원자 반경의 수분의 일만큼(factions of an atomic radius) 이동한다. 격자에 묶인 원자들은 일반적으로, 전달된 펄스로부터 충분한 에너지를 수용하지 못하기 때문에 이동하지 않을 것이다. 이러한 방법으로, 각각의 마이크로-어닐링 사이클은 개별적인 틈새(interstitial) 원자들을 희망되는 격자 위치들 내로 이동시킨다. 틈새 원자들이 격자 위치들을 채움으로써, 그렇게 위치되지 않은 다른 틈새 아톰들은 결정 격자 내에서 희망 위치를 찾을 때까지 기판을 통해 확산된다. 이러한 방식으로, 결정 격자 내에서 틈새 아톰들의 원자 위치들을 제어하기 위하여, 펄스열 어닐링(이후 “PTA”)이 사용될 수 있다. 따라서 PTA는, 원자 길이 스케일(scales)로 반도체 장치 내의 원자들의 이동을 제어하기 위해 사용될 수 있는 프로세스이다.
일 실시예에서, 도 4f에 도시되고 전술된 바와 같이, 전자기적 방사선(412)의 복수의 펄스들을 사용하는 어닐링 프로세스, 또는 펄스열 어닐링 프로세스는, 희망되는 시간 구간 동안 형성된 결정질 시드 영역(408)의 표면(즉, 결정질 시드 영역(408) 및 비정질 레이어(410) 사이의 계면)으로 전달되는데, 각각의 펄스는 기판의 적어도 일부 상에서 마이크로-어닐링 프로세스를 수행하도록 구성된다. 전자기적 에너지의 일반적인 소스들은, 광학 방사선 소스, 전자 빔 소스, 및/또는 마이크로웨이브 에너지 소스를 포함하지만, 이것들에 한정되지 아니한다.
일 실시예에서, 에너지 방사들은 짧은 지속기간의 펄스들의 형태를 취하는데, 각각의 펄스의 범위는 약 1 나노초(nsec) 내지 약 1초의 지속기간을 갖는다. 일 실시예에서, 펄스들은 약 10nsec 내지 약 200msec 사이의 지속기간을 가질 수 있다. 일 실시예에서, 각각의 펄스는 일반적으로, 약 10 밀리와트(mW) 내지 약 10W사이와 같은 적어도 10 mW인 전력 레벨에서 약 0.2J/cm2 내지 약 100J/cm2인 에너지 밀도를 전달할 것이다. 일 실시예에서, 예를 들어 각각의 펄스에 의해 전달된 에너지 밀도는 약 0.5J/cm2이다. 펄스들에 대해 사용되는 빛의 파장은, 기판의 결정 격자 내의 원자들의 최적의 이동을 초래하도록 선택되어, 비정질 레이어(410)의 에피택셜 재성장을 촉진시킨다. 본 발명의 몇몇 실시예들에서, 적외선 스펙트럼 내의 파장들에서 에너지의 펄스들이 전달된다. 다른 실시예들은 UV 스펙트럼 내의 빛의 펄스들을 사용하거나, 또는 상이한 스펙트럼들로부터의 파장들을 결합한 빛의 펄스들을 사용한다. 펄스들에 대해 사용되는 빛의 파장 또는 에너지는, 결정질 시드 영역(408)의 깊이 그리고 비정질 레이어(410)의 물질이나 두께에 따라 다양할 수 있다. 일 실시예에서, 비정질 레이어(410)가 비정질 실리콘을 함유하는 경우에, 예를 들어 빛은 약 1,410°C를 초과하는 온도를 생성할 수 있는 에너지를 가질 수 있는데, 이는 비정질 실리콘이 이러한 온도에서 용융될 수 있기 때문이다.
위에서 유의된 바와 같이, 복수의 펄스들은 비정질 레이어(410)의 에피택셜 재성장을 촉진시키기 위해 사용되었다. 대략 단일 격자면으로부터 또는 대략 하나의 원자 거리로, 다수의 격자면들까지 또는 다수의 원자 거리들까지에 이르는(ranging) 원자들의 이동을 생성하기 위하여, 10개 내지 100,000 개의(numbering) 복수의 펄스들이 사용될 수 있다. 일 실시예에서, 비정질 레이어(410)를 어닐링하고 재결정화시키기 위하여, 약 30개 내지 약 100,000개의 펄스들과 같은, 적어도 30개의 펄스들이 사용된다. 다른 실시예에서, 비정질 레이어(410)를 어닐링하고 재결정화하기 위하여, 약 50 개 내지 약 100,000 개의 펄스들과 같은, 적어도 50 개의 펄스들이 사용된다. 다른 실시예에서, 비정질 레이어(410)를 어닐링하고 재결정화하기 위하여, 약 70 개 내지 약 100,000 개의 펄스들과 같은, 적어도 70 개의 펄스들이 사용된다. 다른 실시예에서, 비정질 레이어(410)를 어닐링하고 재결정화하기 위하여, 약 100 개 내지 약 100,000 개의 펄스들과 같은, 적어도 100 개의 펄스들이 사용된다. 다른 실시예에서, 비정질 레이어(410)를 어닐링하고 재결정화하기 위하여, 약 50,000 개의 펄스들과 같은, 약 10,000개 내지 약 70,000 개 사이의 펄스들이 사용된다. 전술된 바와 같이, 각각의 펄스는 완전한 마이크로-어닐링 사이클을 성취한다. 펄스 에너지가 기판 내에서 완전히 분산되도록 허용함으로써, 다음 펄스의 적용 이전에 이동을 정지시킨다(freeze). 이러한 방식으로 펄스들의 개수를 조절함으로써, 비정질 레이어의 결정 격자 내에서 원자들의 재배치를 제어하는 것을 허용한다.
이론에 의해 구속되지 않고자 하면서, 기판 표면을 때리는 각각의 펄스는, 기판(400)을 통해 전파되는 결정 격자 내의 진동을 생성시킬 것으로 여겨진다. 만약 개별적인 펄스들에 의해 전달된 열을 소멸시키기 위해 요구되는 시간보다 펄스들 사이의 간격(interval)이 더 짧다면, 격자 내에서 열이 점점 축적되고(build up) 격자의 온도가 상승한다. 하지만, 만약 전달된 펄스들 사이의 간격이 충분히 길다면, 각각의 펄스의 첨가(additive) 효과들은 기판 내에서 온도가 상승하게 하는 원인이 되지 아니할 것이고, 그로써 각각의 펄스의 열 효과들은 결정질 시드 영역(408)이 위치된 구역들로 또는 기판의 표면 바로 아래 - 예를 들어 펄스 지속기간 및 강도에 따라 표면 아래로 최대 약 100 옹스트롬 또는 그보다 큼 - 의 구역들로 국소화될 것이다. 따라서, 기판은, 자신의 용융점 아래의 온도로, 그러나 격자 원자들의 재배치 및 비정질 레이어의 재성장을 허용하기에는 충분히 높은 온도로, 가열된다. 일 실시예에서, 약 0.2J/cm2 내지 약 100J/cm2 사이인 에너지를 기판의 표면으로 전달하는 펄스에 의하여 결정 격자로 전해진 진동 에너지는, 상기 펄스가 종료된 이후 약 1 마이크로초 이내에 열로서 분산되어 멀리 방사될 수 있다. 본 명세서에 기술된 반도체 기판 상에서 레이저 어닐링 프로세스를 수행하기 위해 요구되는 에너지의 양은 상당히 클 수 있다는 것이 고려된다. 예를 들어, 에너지 소스로부터 전달된 에너지의 선량(dose)은 8 내지 10 나노초(ns) 펄스 지속기간에 걸쳐 약 1 내지 약 10 줄(Joules) 사이일 수 있고, 이는 각각의 펄스 내에 약 100MW 내지 약 1,250MW 사이인 평균 총 전력을 어닐링 영역으로 전달하는 것과 등가이다. 만약 어닐링 영역들이 약 4mm2 내지 약 1,000mm2 사이인 면적을 갖는다면, 평균 에너지 밀도는 약 0.1MW/mm2 내지 약 313MW/mm2 사이일 것이다. 비록 동일한 에너지를 각각의 펄스가 전달시키는 것이 바람직하지만, 몇몇 실시예들에서, 예를 들어 희망 패턴들로 램핑(ramping) 업 또는 램핑 다운 시키는 것과 같은 기결정된 레시피에 따라 변하는 에너지를 갖는 펄스들을 전달시키는 것이 바람직할 수 있다.
결정질 시드 영역의 깊이 및 희망되는 이동량에 따라, 전자기적 방사선의 강도 및 파장이 조율될 수 있다는 것이 고려된다. 사용된 에너지의 파장들은 일반적으로, 마이크로웨이브로부터 예를 들면 약 3cm로부터, 가시 파장들을 거쳐, 원자외선까지 예를 들면 약 150 나노미터(nm)까지의 범위일 수 있다. 예를 들어, 약 300nm로부터 약 1,100nm까지의 범위의 파장들은, 약 800nm 미만인 파장들과 같은, 레이저 적용례들에 사용될 수 있다. 레이저 어닐링 프로세스의 유효성이 어닐링될 물질에 의해 에너지 소스로부터 전달된 에너지의 전달, 흡수 및 반사에 의존적이므로, 전달된 에너지의 파장(λ) 또는 파장들은, 기판 내에 희망 깊이로 희망되는 양의 에너지를 전달하도록 조율될 수 있다. 그러므로, 비정질 레이어(410)가 더 얇을수록, 비정질 레이어(410)를 관통하기 위해서는 전자기적 방사선의 더 짧은 파장이 요구된다. 이러한 방식으로, 비정질 레이어는 깊이 선택적인 방식으로 에피택셜 재성장될 수 있다.
전술된 펄스열 어닐링 프로세스는, 전자기적 방사선의 복수의 동일한 펄스들을 전달함으로써 비정질 레이어(410) 내에서 원자들의 이동의 원자 레벨 제어를 허용하는데, 각각의 펄스는 완전한 마이크로-어닐링 사이클을 실행한다(execute). 단계(314)에서, 결정질 시드 영역(408)의 표면으로 전달된 또는 결정질 시드 영역(408)의 표면에 의해 흡수된 전자기적 방사선의 각각의 펄스는 결정질 시드 영역(408)의 표면의 원자들로 또는 결정질 시드 영역(408)에 인접한 원자들로 에너지를 제공하고, 이로부터 비정질 레이어(410)의 에피택셜 재성장이 개시되어 비정질 레이어(410)의 표면에 걸쳐 측면으로 전파되는 등 모든 방향들로 전파되고, 이에 따라 도 4g에 나타난 바와 같이, 비정질 레이어(410)는 점진적으로 재결정화되어 그 결과 결정질 시드 영역(408)과 동일한 그레인 구조 및 결정 배향을 갖는다.
또한, 비록 시드 영역은 본 명세서에 결정질 상으로 도시되었으나, 본 발명의 컨셉은 다결정질(polycrystalline)과 같은 상이한 상인 시드 영역에도 적용 가능하다는 것이 고려된다. 개구(406)가 다결정질 시드 물질들로 채워진 일 실시예에서, 전자기적 방사선의 일련의 순차적인 펄스들로부터 충분한 에너지를 수용할 때(예를 들면, 전술된 바와 같은 PTA 프로세스), 다결정질 시드 영역은, 시드 다결정질 성장이 개시되어 그 위에 증착된 비정질 레이어 전체에 멀리(away) 전파되는 다결정화 소스를 제공할 것이고, 그로써 기판 표면 상에 희망되는 물질 레이어를 다결정질 상으로 형성할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 프로세스(600)를 예시한 순서도이다. 도 7a 내지 도 7l은 도 6에 나타난 프로세스(600)의 다양한 단계들에서의 기판의 개략적인 횡단면도들을 도시한다. 전술된 단계(302) 내지 단계(310)과 관련하여 수행된 프로세스(들)과 단계(602) 내지 단계(610)에 기술된 처리 단계들이 유사하므로, 개별적인 처리 단계는 본 명세서에서 다시 논의되지 아니할 것이다.
단계(612)에서, 비정질 레이어(410) 위에 제2 절연 레이어(702)가 형성된다. 제2 절연 레이어(702)는 상기 절연 레이어(402)와 유사한 유전 물질을 함유할 수 있다. 전술된 단계(302)와 관련하여 수행된 프로세스(들)과 단계(612)에서 수행된 증착 프로세스 및 단계들은 대체로 동일하다. 제2 절연 레이어(702)는, 처리 기법들의 필요에 따라 상기 절연 레이어(402) 와 동일한 두께를 가질 수도 있고 그렇지 않을 수도 있다.
단계(614)에서, 제2 절연 레이어(702)는, 도 7g에 나타난 바와 같이 비정질 레이어(410)의 상부 표면의 일부를 노출시키면서, 희망 두께(d2)를 갖는 개구(706)가 달성될 때까지 단계(304)와 관련하여 수행되는 프로세스(들)과 대체로 동일한 선택적 물질 제거 프로세스를 사용하여 선택적으로 식각된다. 일 실시예에서, 개구(706)의 두께(d2)는 약 50 옹스트롬(Å) 내지 약 1,000 옹스트롬(Å) 사이이다. 비정질 레이어(410)의 상부 표면의 일부를 노출시키지 아니하면서 나타난 바와 같이, 상기 두께(d2)보다 더 작은 두께를 상기 개구(706)가 가질 수 있다는 것이 고려된다.
단계(616)에서, 도 7h에 나타난 바와 같이, 내부에서 구조가 결정질계 물질을 갖는 제2 결정질 시드 레이어(708)는 제2 절연 레이어(702) 상에 그리고 개구(706) 내에 증착된다. 단계(616)에 수행되는 제2 결정질 시드 레이어(708)의 형성은, 전술된 단계(306)와 관련하여 수행된 프로세스(들)과 대체로 동일하다. 그 후에 단계(618)에서, 도 7i에 나타난 바와 같이, CMP 또는 유사한 프로세스를 이용하여 기판(400)의 전면(404)이 평탄화됨으로써, 결정질 시드 물질들로 채워진 개구(706)가 획득된다. 대안적으로, 단계(306)와 관련하여 전술된 바와 같이, 선택적 에피택셜 성장 프로세스에 의해 제2 결정질 시드 레이어(708)가 형성될 수 있다. 일 실시예에서, 제2 결정질 시드 레이어(708)(도 7i)는, 제2 절연 레이어(702)의 두께(즉, d2)와 실질적으로 동일한 두께를 가질 수 있다. 어느 하나의 방식으로, 개구(706)는 제2 절연 레이어(702)의 그것과 실질적으로 동일한 두께로 결정질 시드 물질들로 채워져 제2 결정질 시드 영역(708)을 형성할 수 있다.
일 실시예에서, 제2 결정질 시드 영역(708)은 칼럼, 레이어, 양자점들, 또는 점들의 임의의 희망 패턴의 형태를 갖거나, 또는 단계(308)과 관련하여 전술된 것과 유사한 조건(예를 들면, 표면 면적이나 두께)을 가지면서 성형된다. 유사하게, 전자기적 방사선의 일련의 순차적인 펄스들로부터 충분한 에너지를 수용할 때(예를 들면, 전술된 바와 같은 펄스열 어닐링 프로세스), 제2 결정질 시드 영역(708) 상에 증착될 제2 비정질 레이어의 고체 상 재결정화의 속도를 증가시키기 위하여, 도 5에 나타난 바와 같이 제2 결정질 시드 영역(708)이 두 개 또는 그보다 많은 영역들을 갖는 것이 이로울 수 있다.
일 실시예에서, 처리 기법들의 필요에 따라, 제2 결정질 시드 영역(708)은 상기 결정질 시드 영역(708)의 것과 유사한 물질 또는 화합물을 함유할 수 있다. 예를 들어, 상기 결정질 시드 영역(408)이 실리콘 물질을 함유하는 경우에 제2 결정질 시드 영역(708)은 게르마늄 물질을 함유할 수 있고, 또는 그 반대도 가능하다. 일 실시예에서, 제2 결정질 시드 영역(708)은 상기 결정질 시드 영역(408)의 것과 상이한 물질 또는 화합물을 함유할 수 있다. 일 실시예에서, 제2 결정질 시드 영역(708)은 단일 결정질 실리콘을 함유할 수 있다. 다른 실시예에서, 제2 결정질 시드 영역(708)은 단일 결정질 게르마늄을 함유할 수 있다. 대안적으로, 제2 결정질 시드 영역(708)은 실리콘-게르마늄을 함유할 수 있다. 또 다른 실시예에서, 제2 결정질 시드 영역(708)은, 전술된 예시들처럼 도핑 또는 비도핑된 IV족 원소 또는 화합물, III-V 화합물, 또는 II-VI 화합물을 함유하거나 또는 이들을 필수 구성으로 포함할 수 있다. 제2 절연 레이어(702) 및 제2 결정질 시드 영역(708) 상에 형성되어야 하는 비정질 레이어에 대한 자기 매체 소스로서 기능하기 위해, 제2 결정질 시드 영역(708)은 철(Fe), 코발트(Co), 니켈(Ni), 및 이들의 합금과 같은 금속들, 준금속들, 또는 자성체들을 함유할 수 있다.
단계(620)에서, 제2 비정질 레이어(710)는 제2 절연 레이어의 적어도 일부 및 제2 결정질 시드 영역(708)을 덮으면서 기판(400)의 전면(404) 위에 증착된다. 일 양태에서, 도 7j에 도시된 바와 같이, 제2 결정질 시드 영역(708)의 상부 표면 및 제2 절연 레이어(702)에 걸쳐, 제2 비정질 레이어(710)가 증착된다. 일 실시예에서, 제2 비정질 레이어(710)는, 제2 결정질 시드 영역(708) 내에 형성된 물질과 대체로 정합되는 비정질 물질을 함유할 수 있다. 예를 들어, 제2 결정질 시드 영역(708)이 게르마늄 물질을 함유하는 경우에, 제2 비정질 레이어(710)는 비정질 게르미늄 레이어일 수 있다. 대안적으로, 제2 결정질 시드 영역(708)이 실리콘 물질을 함유하는 경우에, 제2 비정질 레이어(710)는 비정질 실리콘 레이어일 수 있다.
도 7j에 도시된 실시예에서, 상기 비정질 레이어(410) 및 상기 결정질 시드 영역(408)이 구조의 더 낮은 레벨에 형성된 것과 달리, 제2 비정질 레이어(710) 및 제2 결정질 시드 영역(708)은 구조의 더 높은 레벨에 형성된다. 일 실시예에서, 제2 비정질 레이어(710) 및 제2 결정질 시드 영역(708)은 대체로 평행하고, 상기 비정질 레이어(410) 및 상기 결정질 시드 영역(408)과 반대편(opposite)에 있다. 제2 결정질 시드 영역(708) 및 상기 결정질 시드 영역(408)이 칼럼, 점, 또는 임의의 희망되는 형상의 형태인 경우들에서, 구조를 위에서 보았을 때 제2 결정질 시드 영역(708)은 상기 결정질 시드 영역(408)과 정렬되거나 그렇지 아니할 수 있다. 본 명세서에 나타나지는 아니하였으나, 적용례에 따라, 트랜지스터와 같은, 다른 반도체 장치들이 기판(400) 아래에 및/또는 제2 절연 레이어(702)와 상기 비정질 레이어(410) 사이에 형성될 수 있다는 것이 고려된다.
단계(310)와 관련하여 수행된 프로세스(들)과 대체로 동일한 증착 프로세스를 사용하여, 제2 비정질 레이어(710)가 형성될 수 있다. 일 실시예에서, 제2 비정질 레이어(710)는 상대적으로 얇은 두께 또는 희망 두께를 가질 수 있다. 일 실시예에서, 형성된 제2 비정질 레이어(710)는 약 50 옹스트롬(Å) 내지 약 1,000 옹스트롬(Å) 사이인 두께를 갖는다. 일 예시에서, 제2 비정질 레이어(710)의 두께는 약 200 옹스트롬(Å)이다. 하지만, 처리 기법들의 필요에 따라 상이한 두께가 증착될 수 있다는 것이 고려된다.
단계(622)에서, 전자기적 방사선 에너지의 복수의 펄스들(711)을 사용하는 어닐링 프로세스, 또는 펄스열 어닐링은, 기판(400)의 전면(404)의 영역들로 또는 한번에 기판의 전체적인 전면(404)으로 전달된다. 본 명세서에 기술된 펄스열 어닐링 프로세스는, 단계(312)와 관련하여 수행된 프로세스(들)과 대체로 동일한 방식으로 전달된다. 하지만, 레이저 어닐링 프로세스의 유효성이 어닐링될 물질에 의해 에너지 소스로부터 전달된 에너지의 전달, 흡수 및 반사에 의존적이므로, 전달된 에너지의 파장(λ) 또는 파장들은, 기판 내에 희망 깊이로 희망되는 양의 에너지를 전달하도록 조율될 수 있다. 또한 빛의 각각의 광자에 의해 전달된 에너지의 양은 파장의 함수(E = hc/λ)로서 가변적이고, 이로써 파장이 더 짧을수록 빛의 각각의 광자에 의해 전달된 에너지는 더 커진다는 점에 유의해야 한다. 몇몇 경우들에서, 실리콘과 같은 특정한 물질들은, 기판 물질에 의해 흡수된 파장들을 제한하는 두께 및 파장에 따라 변화하는 흡수 에지를 갖는다. 그러므로, 기판이 만들어지는 물질의 두께 및 타입에 따라, 기판의 노출된 영역의 손상을 최소화하고 균일한 가열을 촉진하게 기판으로의 희망되는 에너지 이송이 성취되도록 하기 위한, 방사된 방사선의 파장(들)은 가변적일 수 있다. 이러한 방식으로, 도 7j에 나타난 실시예처럼 비정질 레이어 및 결정질 시드의 다수의 레이어들이 사용될 때, 목표 레이어 아래의 레이어(들)을 용융시키지 않고 기판 내에 희망 깊이로 희망되는 양의 에너지를 전달하기 위하여, 물질의 두께 및 타입에 따라 전자기적 방사선의 복수의 펄스들의 에너지 또는 파장들이 조절될 수 있다.
다수의 레이어들이, 예를 들면 도 7j에 나타난 구조가 이용되는 일 실시예에서, 전자기적 방사선 에너지의 일련의 순차적인 펄스들(711)은, 약 1,064nm미만의 파장으로 결정질 시드 영역(408)의 표면으로 에너지를 전달하거나 또는 결정질 시드 영역(408)의 표면에 의해 흡수되도록 만들어져, 결정질 시드 영역(408)의 표면에 있는 또는 결정질 시드 영역의 표면에 인접한 원자들로 에너지를 제공하는데, 이로부터 상부에 증착된 비정질 레이어(410)의 에피택셜 재성장이 개시되어 비정질 레이어(410)의 표면에 걸쳐 측면으로 전파되는 등 모든 방향들로 전파된다. 어닐링의 목적은 결정질 시드 영역(408)을 시드로서 사용하여 비정질 레이어(410) 전체에 걸쳐 결정 격자 내의 규칙적인 위치들로 원자들을 재배치하게 하는 것으로써, 이로써 비정질 레이어(408)는 점진적으로 재결정화되어 기저 결정질 시드 영역(708)과 동일한 그레인 구조 및 결정 배향을 갖는다. 변환된(converted) 실리콘 레이어는, 도 7k에 나타나고 단계(622)에 예시된 참조 번호 410'으로 라벨링된다. 그 후, 전자기적 방사선의 일련의 순차적일 펄스들(711)은, 약 800nm미만인 파장들로 결정질 시드 영역(708)의 표면에 에너지를 전달하거나 또는 결정질 시드 영역(708)의 표면에 의해 흡수되도록 만들어지는데, 이로부터 시드 결정질 성장이 개시되어 제2 비정질 레이어(710)의 표면에 걸쳐 측면으로 전파되는 등 모든 방향들로 전파되고, 이로써 제2 비정질 레이어(710)를 재결정화시킨다. 변환된 실리콘 레이어는 도 7l에 나타나고 단계(624)에 예시된 참조 번호 710'으로 라벨링된다. 일 예시에서, 에너지 소스로부터 제2 결정질 시드 영역(708)으로 전달된 전자기적 에너지의 파장은 약 532nm이다. 또 다른 예시에서, 에너지 소스로부터 제2 결정질 시드 영역(708)으로 전달된 전자기적 에너지의 파장은 약 216nm 또는 약 193nm이다. 본 발명의 일 양태에서, Q 스위칭되는 Nd:YAG(네오디뮴 도핑된 이트륨 알루미늄 가닛(neodymium-doped yttrium aluminum garnet)) 레이저는, 약 266nm 내지 약 1,064nm 사이인 파장으로 에너지를 전달시키도록 만들어진다. 비록 펄스의 타이밍, 지속기간, 프로파일(예를 들면, 에너지 대(versus) 시간) 및 펄스들의 개수가 전술된 단계(312)와 관련하여 수행된 것들과 유사하지만, 이러한 파라미터들은 처리 기법들의 필요에 따라 조절될 수 있다. 예를 들어, 결정질 시드 영역의 깊이 및 원하는 이동량에 따라, 제2 결정질 시드 영역(708)에 대한 전자기적 에너지가 약 10,000 개의 펄스들 내지 약 100,000 개의 펄스들 사이에 적용되는 것과 달리, 상기 결정질 시드 영역(408)에 대한 전자기적 에너지는 약 30 개의 펄스들 내지 약 10,000 개의 펄스들 사이에 적용되거나, 또는 그 반대로 적용된다.
기술된 바와 같은 두 개의 결정질 시드 영역들 및 두 개의 비정질 레이어들로 본 발명이 한정되지 않는다는 것이 고려된다. 에너지 펄스의 프로파일을 변화시킴으로써 깊이 선택적 방식으로 비정질 레이어가 재성장될 수 있으므로, 임의의 개수의 레이어들이 채택될 수 있다. 구조가 다수의 레이어들(예를 들어 두 개 또는 그보다 많은 결정질 시드 영역들 및 비정질 레이어들)을 가지는 경우에, 이전에 재결정화되어진 비정질 레이어는, 그것에 인접하지만 아직 재결정화되지는 않은 비정질 레이어에 대한 새로운 결정질 시드 소스가 될 수 있고, 이로써 재결정화 프로세스의 전체적 속도를 증가시킬 수 있다.
또한, 본 명세서에 기술된 본 발명의 기본적인 범주로부터 벗어나지 아니하면서 하나 또는 그보다 많은 단계들이 추가, 제거 및/또는 재배치될 수 있으므로, 도 4 및 도 7에 예시된 단계들의 개수 및 순서는 본 명세서에 기술된 본 발명의 범주에 관하여 한정적인 것으로 의도되지 않음이 고려된다. 예를 들어, 도 7j 및 도 7k에 나타난 실시예에서, 예를 들어 약 266nm 내지 약 532nm사이의 더 짧은 파장에서의 에너지의 일련의 순차적인 펄스들이 제2 결정질 시드 영역(708)의 표면으로 우선 전달될 수 있고, 그 후, 예를 들어 약 800nm 내지 약 1,064nm 사이의 더 긴 파장에서의 에너지의 일련의 순차적인 펄스들이 결정질 시드 영역(408)의 표면으로 그 후 전달된다. 대안적으로, 제2 절연 레이어(702)의 증착 이전에 제1 비정질 레이어(410)는 펄스열 어닐링 프로세스로 처리될 수 있고, 이로써, 재결정화되어진 제1 비정질 레이어(410) 상에 제2 절연 레이어(702) 및 제2 결정질 시드 영역(708)이 형성될 수 있다. 나아가, 비록 상기 결정질 시드 영역이 위치된 지점에 전달되도록 전자기적 에너지가 예시되었으나, 몇몇 실시예들에서, 실질적으로 구조의 전체적인 전면을 덮는 방식으로 전자기적 에너지가 전달될 수 있다.
이상은 본 발명의 실시예들에 관한 것이지만, 본 발명의 기본적인 범주를 벗어나지 아니하면서 본 발명의 다른 그리고 추가적인 실시예들이 고안될 수 있으며, 본 발명의 범주는 아래의 청구 범위에 의해 결정된다.
Claims (15)
- 기판 위에 증착된 레이어의 상 변환 방법으로서:
기판 위에 절연 레이어를 증착시키는 단계;
상기 절연 레이어의 희망 구역 내에 제1 상 구조인 제1 물질을 갖는 시드 영역을 형성하는 단계,
상기 절연 레이어의 적어도 일부 및 상기 시드 영역 위에 제2 상 구조를 갖는 제1 물질의 레이어를 증착시키는 단계; 그리고
상기 시드 영역을 시드로서 사용하여, 상기 제2 상 구조로부터 상기 제1 상 구조로 그리고 상기 기저 시드 영역과 동일한 결정 배향 및 그레인 구조를 가지도록 상기 제1 물질의 레이어를 재결정화하고 스위칭시키기에 충분한 시간의 구간 동안 상부에 상기 제1 물질의 레이어가 증착되는 상기 시드 영역의 표면을 향해 전자기적 에너지의 복수의 펄스들을 지향시키는 단계를 포함하는,
레이어의 상 변환 방법.
- 제1 항에 있어서,
상기 제1 상 구조는 결정질 및 다결정질이고, 상기 제2 상 구조는 비정질인,
레이어의 상 변환 방법.
- 제1 항에 있어서,
전자기적 에너지의 각각의 펄스는, 제1 물질의 레이어의 일부를 용융시키기 위해 또는 거의 용융시키기 위해 요구되는 에너지보다 더 작은 에너지를 갖는,
레이어의 상 변환 방법.
- 제3 항에 있어서,
상기 전자기적 에너지의 복수의 펄스들은 적어도 약 30 개의 펄스들 내지 적어도 약 100 개의 펄스들 사이로 적용되고,
각각의 펄스는 약 0.2 J/cm2 내지 약 100 J/cm2인 동일한 에너지 및 약 1 나노초 내지 약 1 초인 동일한 지속기간을 갖는,
레이어의 상 변환 방법.
- 제1 항에 있어서,
상기 전자기적 에너지의 복수의 펄스들은 약 490nm 내지 약 1,100nm 사이인 범위를 갖는 파장으로 전달되는,
레이어의 상 변환 방법.
- 제1 항에 있어서,
상기 시드 영역은, 약 50 Å 내지 약 1,000 Å 사이의 두께를 갖는, 레이어, 칼럼, 점, 또는 기결정된 형상의 형태를 갖는,
레이어의 상 변환 방법.
- 제1 항에 있어서,
상기 시드 영역은, 상기 절연 레이어의 에지에 배치된 또는 에지에 걸쳐 배치된 수개의(numerous) 시드 영역들을 포함하는,
레이어의 상 변환 방법.
- 제1 항에 있어서,
상기 제1 물질은, 실리콘, 게르마늄, SixGe1 -x 합금, III-V족 또는 II-VI족 반도체 화합물들, III-V족들 또는 II-VI족들로부터의 이원 화합물들, III-V족들 또는 II-VI족들로부터의 삼원 화합물들, III-V족들 또는 II-VI족들로부터의 사원 화합물들, 또는 이들의 혼합물들 또는 조합들로 구성된 그룹으로부터 선택된 도핑된 또는 비도핑된 반도체 물질 또는 화합물을 포함하는,
레이어의 상 변환 방법.
- 제8 항에 있어서,
상기 제1 물질은, 철(Fe), 코발트(Co), 니켈(Ni), 및 이들의 합금으로 구성된 그룹으로부터 선택된 자기 매체(magnetic media)를 더 포함하는,
레이어의 상 변환 방법.
- 기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법으로서:
기판 위에 제1 절연 레이어를 증착시키는 단계;
상기 제1 절연 레이어 내에 결정질 상(crystalline state)인 제1 물질을 갖는 제1 시드 영역을 형성하는 단계;
상기 제1 절연 레이어의 적어도 일부 및 상기 제1 시드 영역 상에 비정질 상(amorphous state)인 제1 물질의 제1 레이어를 증착시키는 단계;
상기 제1 물질의 제1 레이어 위에 제2 절연 레이어를 증착시키는 단계;
상기 제2 절연 레이어 내에 결정질 상인 제1 물질을 갖는 제2 시드 영역을 형성하는 단계;
상기 제2 절연 레이어의 적어도 일부 및 상기 제2 시드 영역 상에 비정질 상인 제1 물질의 제2 레이어를 증착시키는 단계;
상기 제1 시드 영역을 시드로서 사용하여, 비정질 상로부터 결정질 상으로 그리고 상기 기저 시드 영역과 동일한 결정 배향 및 그레인 구조를 갖도록 상기 제1 물질의 제1 레이어를 재결정화하고 스위칭시키기에 충분한 시간 구간 동안, 상기 제1 물질의 제1 레이어가 증착된 상기 제1 시드 영역의 표면을 향해 제1 전자기적 에너지의 복수의 펄스들을 지향시키는 단계; 그리고
상기 제2 시드 영역을 시드로서 사용하여, 비정질 상으로부터 결정질 상으로 그리고 상기 기저 제2 시드 영역과 동일한 그레인 구조 및 결정 배향을 갖도록 상기 제1 물질의 제2 레이어를 재결정화하고 스위칭시키기에 충분한 시간 구간 동안, 상기 제1 물질의 제2 레이어가 증착된 상기 제2 시드 영역의 표면을 향해 상기 제1 전자기적 에너지와 상이한 펄스들의 파장 및 개수를 갖는 제2 전자기적 에너지를 지향시키는 단계를 포함하는,
기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법.
- 제10 항에 있어서,
상기 제1 물질은, 실리콘, 게르마늄, SixGe1 -x 합금들, III-V족 또는 II-VI족 반도체 화합물들, III-V족들 또는 II-VI족들로부터의 이원 화합물들, III-V족들 또는 II-VI족들로부터의 삼원 화합물들, III-V족들 또는 II-VI족들로부터의 사원 화합물들, 또는 이들의 혼합물들 또는 조합들로 구성된 그룹으로부터 선택된 도핑된 또는 비도핑된 반도체 물질 또는 화합물을 포함하는,
기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법.
- 제11 항에 있어서
상기 제1 물질은, 철(Fe), 코발트(Co), 니켈(Ni), 및 이들의 합금으로 구성된 그룹으로부터 선택된 자기 매체를 더 포함하는,
기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법.
- 제10 항에 있어서,
상기 제2 레이어는, 상기 제1 물질의 제1 레이어와 상이한 반도체 물질 또는 화합물을 포함하는,
기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법.
- 제10 항에 있어서,
상기 시드 영역은, 약 50 Å 내지 약 1,000 Å 사이의 두께를 갖는, 레이어, 칼럼, 점, 또는 기결정된 형상의 형태를 갖는,
기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법.
- 제10 항에 있어서,
상기 제1 시드 영역 및 상기 제2 시드 영역은, 상기 제1 절연 레이어 및 상기 제2 절연 레이어의 에지에 배치된 또는 에지에 걸쳐 배치된 수개의 시드 영역들을 포함하는,
기판 위에서 결정질 레이어들을 에피택셜 성장시키는 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24311809P | 2009-09-16 | 2009-09-16 | |
| US61/243,118 | 2009-09-16 | ||
| US12/764,723 US8247317B2 (en) | 2009-09-16 | 2010-04-21 | Methods of solid phase recrystallization of thin film using pulse train annealing method |
| US12/764,723 | 2010-04-21 | ||
| PCT/US2010/035013 WO2011034641A1 (en) | 2009-09-16 | 2010-05-14 | Methods of solid phase recrystallization of thin film using pulse train annealing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120089677A true KR20120089677A (ko) | 2012-08-13 |
| KR101730797B1 KR101730797B1 (ko) | 2017-04-27 |
Family
ID=43730987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127009752A KR101730797B1 (ko) | 2009-09-16 | 2010-05-14 | 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8247317B2 (ko) |
| EP (1) | EP2478553A4 (ko) |
| JP (1) | JP5690828B2 (ko) |
| KR (1) | KR101730797B1 (ko) |
| CN (1) | CN102498552B (ko) |
| TW (1) | TWI401731B (ko) |
| WO (1) | WO2011034641A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140112608A (ko) * | 2013-03-11 | 2014-09-24 | 삼성전자주식회사 | 에피택셜층 형성 방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10435812B2 (en) | 2012-02-17 | 2019-10-08 | Yale University | Heterogeneous material integration through guided lateral growth |
| US8895416B2 (en) * | 2013-03-11 | 2014-11-25 | Alliance For Sustainable Energy, Llc | Semiconductor device PN junction fabrication using optical processing of amorphous semiconductor material |
| WO2014144698A2 (en) * | 2013-03-15 | 2014-09-18 | Yale University | Large-area, laterally-grown epitaxial semiconductor layers |
| JP2015032704A (ja) * | 2013-08-02 | 2015-02-16 | 株式会社東芝 | 半導体装置の製造方法及び半導体製造装置 |
| US9312164B2 (en) * | 2014-04-13 | 2016-04-12 | Texas Instruments Incorporated | Localized region of isolated silicon over dielectric mesa |
| WO2015160903A1 (en) | 2014-04-16 | 2015-10-22 | Yale University | Nitrogen-polar semipolar gan layers and devices on sapphire substrates |
| TWI671800B (zh) | 2014-04-16 | 2019-09-11 | 耶魯大學 | 獲得平面的半極性氮化鎵表面的方法 |
| TWI699817B (zh) * | 2014-09-04 | 2020-07-21 | 澳大利亞商新南創新私人有限公司 | 用雷射形成虛擬鍺基板的方法 |
| US10249780B1 (en) * | 2016-02-03 | 2019-04-02 | Stc.Unm | High quality AlSb for radiation detection |
| WO2018031876A1 (en) | 2016-08-12 | 2018-02-15 | Yale University | Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth |
| WO2018153434A1 (de) * | 2017-02-21 | 2018-08-30 | Ev Group E. Thallner Gmbh | Verfahren und vorrichtung zum bonden von substraten |
| US10453913B2 (en) | 2017-04-26 | 2019-10-22 | Samsung Electronics Co., Ltd. | Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device |
| US10923344B2 (en) * | 2017-10-30 | 2021-02-16 | Asm Ip Holding B.V. | Methods for forming a semiconductor structure and related semiconductor structures |
| US10283365B1 (en) * | 2017-11-13 | 2019-05-07 | Globalfoundries Inc. | Technique and related semiconductor devices based on crystalline semiconductor material formed on the basis of deposited amorphous semiconductor material |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155764A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6151821A (ja) * | 1984-08-20 | 1986-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6163018A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Ｓｉ薄膜結晶層の製造方法 |
| JPH0777196B2 (ja) * | 1984-12-06 | 1995-08-16 | セイコーエプソン株式会社 | 単結晶シリコン膜の形成方法 |
| US6602765B2 (en) * | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
| US6451631B1 (en) * | 2000-08-10 | 2002-09-17 | Hitachi America, Ltd. | Thin film crystal growth by laser annealing |
| TWI222225B (en) * | 2003-07-24 | 2004-10-11 | Au Optronics Corp | Manufacturing method of low-temperature polysilicon thin-film transistor |
| US7358165B2 (en) * | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
| JP4578877B2 (ja) * | 2003-07-31 | 2010-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| KR100578787B1 (ko) * | 2004-06-12 | 2006-05-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2006086436A (ja) * | 2004-09-17 | 2006-03-30 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置及び電子デバイス |
| KR100599043B1 (ko) * | 2005-03-18 | 2006-07-12 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR100739631B1 (ko) * | 2006-01-16 | 2007-07-16 | 삼성전자주식회사 | 단결정 구조를 갖는 박막의 형성 방법 |
| FR2896338B1 (fr) * | 2006-01-17 | 2008-04-18 | St Microelectronics Crolles 2 | Procede de realisation d'une couche monocristalline sur une couche dielectrique |
| KR100681262B1 (ko) * | 2006-01-24 | 2007-02-09 | 삼성전자주식회사 | 스택형 반도체 장치의 제조 방법 |
| US7700461B2 (en) * | 2006-03-17 | 2010-04-20 | Samsung Electronics Co., Ltd. | Methods of laterally forming single crystalline thin film regions from seed layers |
| KR100818285B1 (ko) * | 2006-11-17 | 2008-04-01 | 삼성전자주식회사 | 단결정 실리콘 로드 제조방법 |
| JP2008218468A (ja) * | 2007-02-28 | 2008-09-18 | Univ Of Ryukyus | ３次元集積回路装置及びその製造方法 |
| KR101329352B1 (ko) * | 2007-10-17 | 2013-11-13 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US20090120924A1 (en) * | 2007-11-08 | 2009-05-14 | Stephen Moffatt | Pulse train annealing method and apparatus |
-
2010
- 2010-04-21 US US12/764,723 patent/US8247317B2/en active Active
- 2010-05-14 WO PCT/US2010/035013 patent/WO2011034641A1/en active Application Filing
- 2010-05-14 JP JP2012529759A patent/JP5690828B2/ja not_active Expired - Fee Related
- 2010-05-14 EP EP10817602.5A patent/EP2478553A4/en not_active Withdrawn
- 2010-05-14 CN CN201080041583.2A patent/CN102498552B/zh not_active Expired - Fee Related
- 2010-05-14 KR KR1020127009752A patent/KR101730797B1/ko active IP Right Grant
- 2010-05-19 TW TW099115994A patent/TWI401731B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140112608A (ko) * | 2013-03-11 | 2014-09-24 | 삼성전자주식회사 | 에피택셜층 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102498552A (zh) | 2012-06-13 |
| US8247317B2 (en) | 2012-08-21 |
| JP5690828B2 (ja) | 2015-03-25 |
| TWI401731B (zh) | 2013-07-11 |
| KR101730797B1 (ko) | 2017-04-27 |
| JP2013505578A (ja) | 2013-02-14 |
| US20110065264A1 (en) | 2011-03-17 |
| EP2478553A4 (en) | 2014-03-05 |
| EP2478553A1 (en) | 2012-07-25 |
| CN102498552B (zh) | 2014-12-17 |
| TW201112314A (en) | 2011-04-01 |
| WO2011034641A1 (en) | 2011-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101730797B1 (ko) | 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법 | |
| US10840100B2 (en) | Method of thermal processing structures formed on a substrate | |
| CN107123597B (zh) | 脉冲序列退火方法和设备 | |
| KR101442821B1 (ko) | 펄스 트레인 어닐링 방법 | |
| US20110108108A1 (en) | Flash light annealing for thin films | |
| KR20110097755A (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치 | |
| CN115336019A (zh) | 用于量子比特应用的全半导体约瑟夫逊结器件 | |
| KR101323222B1 (ko) | 기판상에 형성되는 구조체의 열적 프로세싱을 위한 장치 및 방법 | |
| TW201505072A (zh) | 微細結構形成方法、半導體裝置之製造方法、及ｃｍｏｓ之形成方法 | |
| JP2005005463A (ja) | 急速エネルギー伝送のアニール装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |