KR20120050565A - 금속 도핑된 산화물 반도체 박막 트랜지스터 - Google Patents

금속 도핑된 산화물 반도체 박막 트랜지스터 Download PDF

Info

Publication number
KR20120050565A
KR20120050565A KR1020100111875A KR20100111875A KR20120050565A KR 20120050565 A KR20120050565 A KR 20120050565A KR 1020100111875 A KR1020100111875 A KR 1020100111875A KR 20100111875 A KR20100111875 A KR 20100111875A KR 20120050565 A KR20120050565 A KR 20120050565A
Authority
KR
South Korea
Prior art keywords
thin film
oxide semiconductor
sno
film transistor
metal
Prior art date
Application number
KR1020100111875A
Other languages
English (en)
Inventor
박종완
김웅선
김경택
문연건
신새영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100111875A priority Critical patent/KR20120050565A/ko
Publication of KR20120050565A publication Critical patent/KR20120050565A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 금속이 도핑된 SnO2 박막인 것인 산화물 반도체 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 채널층으로 반도체 산화물 박막을 포함하는 산화물 반도체 박막 트랜지스터에 있어서, 상기 반도체 산화물 박막은 Hf, Zr, Al, Ga, Ti 및 이들의 조합으로 이루어진 군에서 선택된 1종의 금속이 도핑된 SnO2 박막인 것인 산화물 반도체 박막 트랜지스터에 관한 것이다.

Description

금속 도핑된 산화물 반도체 박막 트랜지스터{METAL-DOPED OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR}
본 발명은 내부 캐리어를 효과적으로 제어하여 우수한 특성을 갖도록 금속이 도핑된 산화물 반도체 박막 트랜지스터에 관한 것이다.
박막 트랜지스터 (Thin film transistor, TFT)는 다양한 응용 분야에 이용이 되고 있으며 특히 디스플레이 분야에 스위칭 및 구동소자로 이용되고 있다. 현재 TV용 패널로서 액정 디스플레이가 주를 이루고 있는 상황이며, 후발 주자로 유기발광 디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다. TV용 디스플레이의 기술 개발은 대면적, 저가격, 고화질 등의 시장 요구 방향에 맞추어 이루어지고 있다. 이와 같은 요구 사항을 충족하기 위해서는 유리 등의 기판 대형화는 기본적이며, 우수한 성능을 갖는 디스플레이의 스위칭 및 구동소자로 적용할 수 있는 박막 트랜지스터의 개발이 필수적이다.
현재 디스플레이의 구동 및 스위칭 소자로서 사용되는 것으로 비정질 실리콘 박막 트랜지스터가 있다. 이는 대면적 증착이 용이할 뿐만 아니라 저가 공정의 장점을 가져 현재 가장 널리 쓰이는 소자이다. 그러나 디스플레이의 초대형화 및 고화질화 추세에 따라 소자 성능 역시 고성능이 요구되고 있으며, 이동도 1 cm2/Vs 미만인 기존의 비정질 실리콘 박막 트랜지스터의 경우에는 그 응용성의 한계점에 다다른 것으로 판단된다. 따라서 비정질 실리콘 박막 트랜지스터보다 높은 이동도 특성을 갖는 고성능 TFT 및 제조 기술이 필요하다.
비정질 실리콘 박막 트랜지스터 대비 높은 성능을 갖는 다결정 실리콘 박막 트랜지스터는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에 기존 박막 트랜지스터에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖는다. 또한, 비정질 실리콘 박막 트랜지스터에 비해 소자 특성 열화 문제가 적은 장점을 가지고 있다. 그러나 다결정 실리콘 박막 트랜지스터의 경우에는 제조 공정이 복잡하며 그에 따른 추가의 비용도 발생하게 된다.
따라서 다결정 실리콘 박막 트랜지스터의 경우에는 작은 면적의 고화질을 요구하는 OLED와 같은 제품에 응용되기에 적합하지만, 대면적에 적용하기에는 제조 단가 및 균일성 등의 한계점을 가지고 있다.
이에 따라 비정질/다결정 실리콘 박막 트랜지스터의 장점을 모두 갖는 새로운 박막 트랜지스터의 기술에 대한 요구가 급증하고 있다. 이에 대한 연구가 국내외에서 활발히 진행되고 있는 가운데 그 중 대표적인 기술은 산화물 반도체를 기반으로 하는 박막 트랜지스터 소자가 있다.
산화물 반도체 소자로 최근 각광을 받는 것으로 ZnO계 박막 트랜지스터이다. 현재 ZnO 계열 물질로 Zn 산화물, In-Ga-Zn 산화물 등이 주를 이루고 있다. ZnO계 반도체 소자의 경우, 저온공정이 가능하며 비정질 상이기 때문에 대면적화가 용이한 장점을 가진다. 또한 ZnO 계 반도체 박막은 높은 이동도 특성을 갖는 물질로서 다결정 실리콘과 같은 매우 우수한 전기적 특성을 갖는다.
2004년 IGZO TFT의 우수한 성능이 발표된 이후 산화물 반도체에 관련된 수많은 논문이 게재, 인용되고 있다. 특히 IGZO에 관련된 논문이 주를 이루고 있고, 게재 수는 2007년 이후 폭발적인 증가추세를 보이고 있다.
상기 IGZO 뿐만 아니라 산화물 채널 물질에 대한 연구 활동이 활발하며 그 후보로 IZO, SZO, IGO 등이 대두되고 있다. 인용수도 최근 급격히 늘어 산화물 박막 트랜지스터에 대한 관심이 국내외로 증가했음을 알 수 있다.
그러나 상기한 ZnO 기반 다원계 산화물 박막 트랜지스터는 주로 In이 들어간 3원계 산화물 반도체를 이용하기 때문에 우선 복잡한 조성 조절이 어렵고, 따라서 상업화에 반드시 필요한 재현성 있는 공정 확보가 어렵다. 또한, In의 첨가로 인해 가격이 상승하고, 그 공급 또한 원활하지 못할 것으로 예상되어 이산화물 계열의 차세대 산화물 반도체 물질 개발이 필수적으로 요구되는 상황이다.
SnO2 기반의 산화물 반도체의 경우, 1964년 최초의 박막 트랜지스터가 제작된 이후, 여러 연구그룹에서 특성 개선을 위해 많은 노력을 기울였지만, SnO2내부의 캐리어 조절이 어렵다는 것이 가장 큰 문제점이었다. 이를 개선하기 위해, 박막의 두께를 조절하거나, 공정압력을 조절하거나[Myung Soo Huh et al., Improving the Performance of Tin Oxide Thin-Film Transistors by Using Ultralow Pressure Sputtering, Journal of The Electrochemical Society, 157 (4) H425-H429 (2010)], Al 등의 전이 원소를 첨가[Myung Soo Huh et al., Improvement in the Performance of Tin Oxide Thin-Film Transistors by Alumina Doping, Electrochemical and Solid - State Letters , 12 (10) H385-H387 (2009)]하는 등의 노력이 있었으나, 만족스러운 결과를 제시하고 있지 못한 실정이다.
Myung Soo Huh et al., Improving the Performance of Tin Oxide Thin-Film Transistors by Using Ultralow Pressure Sputtering, Journal of The Electrochemical Society, 157 (4) H425-H429 (2010) Myung Soo Huh et al., Improvement in the Performance of Tin Oxide Thin-Film Transistors by Alumina Doping, Electrochemical and Solid-State Letters, 12 (10) H385-H387 (2009)
상기한 문제를 해결하기 위해, 본 발명자들은 금속 도핑된 SnO2 박막을 산화물 반도체층으로 사용하는 바텀 게이트 형식의 박막 트랜지스터를 제작하고, 전이 특성을 살펴본 결과 도핑 금속의 함량이 늘어날수록 이동도는 증가하는 경향이 나타나고, 미량 도핑에도 불구하고 산소결핍에 의한 캐리어 생성을 억제하여, 소자 특성을 공정조건에 따라 조절할 수 있는 가능성을 확인하여 다양한 조건에서 실험하여 소자 특성을 개선시키고 동작모드를 조절할 수 있음을 확인하였다.
이에 본 발명의 목적은 내부 캐리어를 효과적으로 제어하여 우수한 특성을 갖는 산화물 반도체 박막 트랜지스터를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은
채널층으로 반도체 산화물 박막을 포함하는 산화물 반도체 박막 트랜지스터에 있어서,
상기 반도체 산화물 박막은 Hf, Zr, Al, Ga, Ti 및 이들의 조합으로 이루어진 군에서 선택된 1종의 금속이 도핑된 SnO2 박막인 것인 산화물 반도체 박막 트랜지스터를 제공한다.
본 발명에 따른 산화물 반도체 박막 트랜지스터는 내부 캐리어를 효과적으로 제어하여 우수한 특성을 갖는다.
도 1은 본 발명에 따른 금속 도핑(대표적으로 Hf) SnO2 박막의 전기적 특성 개선 이론을 설명하기 위한 모식도이다.
도 2는 본 발명의 일 구현예에 따른 산화물 반도체 박막 트랜지스터를 보여주는 단면도이다.
도 3은 Hf의 도핑량에 따른 박막 내 캐리어 농도 변화 및 저항 수치를 보여주는 그래프이다.
도 4는 본 발명에 따른 Hf 도핑 SnO2 박막을 포함하는 소자(Device 1), Hf 미도핑 SnO2 박막을 포함하는 소자(Device 2, 3)의 전압-전류 특성 변화를 보여주는 그래프이다.
도 5는 본 발명에 따른 Hf 도핑 SnO2 박막의 도핑양에 따른 소자의 전압-전류 특성 변화를 보여주는 그래프이다.
도 6은 본 발명에 따른 Hf 도핑 SnO2 박막의 두께에 따른 소자의 전압-전류 특성 변화를 보여주는 그래프이다.
도 7은 본 발명에 따른 Hf 도핑 SnO2 박막을 포함하는 소자(Device 6), Hf 미도핑 SnO2 박막을 포함하는 소자(Device 2)의 전압-전류 특성 변화를 보여주는 그래프이다.
본 발명은 반도체 산화물 박막의 재질로 ZnO를 대체할 수 있는 비 ZnO계 산화물 반도체 트랜지스터에 관한 것으로, ZnO 대신 SnO2를 사용한다. SnO2 박막은 캐리어 농도가 1019 이상으로 매우 높은 전기 전도도를 가져 투명 전극으로는 적합하나, 박막 트랜지스터의 산화물 반도체층으로 적용할 경우 구동이 어렵다. 이에 캐리어 농도를 박막 트랜지스터에서 요구되는 1014?1019 수준으로 낮춰야 하는데, 공정 변수에 따라 이의 조절이 매우 어려우며, 외부환경 노출시 그 특성이 현저하게 변화하는 문제점이 있다.
이에 캐리어 농도를 용이하게 조절하고 전기 전도도를 낮출 수 있도록 SnO2 박막의 제조가 필요한데, ITO와 같이 금속 도핑의 개념을 SnO2 박막을 도입하면 오히려 전기 전도도가 너무 높아지는 문제가 있다. 따라서 전기 전도도를 낮추기 위한 도핑이 이루어져야 하며, 본 발명자들은 다양한 실험 결과 일부 금속 원소에서 이러한 특성을 확보할 수 있었다.
사용 가능한 도핑 금속으로는 Hf, Zr, Al, Ga, Ti 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로 Hf가 사용될 수 있다. 이러한 금속은 SnO2 박막 내부의 산소와 관련된 결함을 제어하여 캐리어 농도를 효과적으로 낮춰 전기 전도도를 조절하고, 특히, Hf의 경우 강한 산화력을 이용해 외부에 노출된 SnO2 특성 변화량도 감소시킬 수 있다.
도 1은 본 발명에 따른 금속 도핑(대표적으로 Hf) SnO2 박막의 전기적 특성 개선 이론을 설명하기 위한 모식도이다. 이때 도 1의 (a)는 Hf 미도핑 SnO2 박막을, (b)는 Hf 도핑 SnO2 박막에 해당한다.
도 1을 참조하면, Hf을 도핑하여 ionized Vo +를 감소시키며 이에 따라 캐리어 농도를 감소시킬 수 있다. 또한 SnO2 박막 내 전체적인 트랩(계면 및 벌크 범위 포함)을 감소시켜 이동도(mobility)를 향상시킬 수 있다. 결과적으로 IDS가 증가하며, 활성 에너지가 감소하고 전하 감율(falling rate)은 증가한다.
특히, 상기 금속은 그 도핑량의 한정이 필수적으로 필요하며, 이는 종래 통상적인 금속 도핑량에 비해 훨씬 적은 범위의 원자%로 사용된다.
도핑량은 1?10 원자%, 바람직하기로 1.23?2.70 원자% 범위 내에서 사용한다. 만약 그 함량이 상기 범위 미만이면 도핑 효과가 미약하여 캐리어 농도 제어가 용이하지 않고, 그 반대로 상기 범위를 초과하면 캐리어 농도의 지나친 감소로 전하 이동도가 크게 저하되어, 이 또한 박막 트랜지스터로의 적용이 어려워진다.
상기한 금속 도핑된 SnO2 박막은 산화물 반도체층으로 적용할 경우 통상적인 두께 범위로 형성될 수 있으며, 일예로 0.5?500nm, 바람직하게는 1?150nm, 보다 바람직하게는 40?100nm의 두께로 형성하는 것이 캐리어 이동도나 온/오프 비 등 박막 트랜지스터 특성에서 양호한 결과를 얻을 수 있다. 만약 그 두께가 상기 범위 보다 얇으면 공업적으로 균일하게 성막하는 것이 어렵고, 반대로 너무 두꺼우면 성막 시간이 길어져 공업적으로 채용할 수 없다.
본 발명에 따른 금속 도핑된 SnO2 박막의 형성은 본 발명에서 특별히 한정하지 않으며 통상의 물리기상성장(Physical Vapor Deposition: PVD)법으로 제조하는 것이 바람직하다.
구체적인 PVD법으로서는, 스퍼터링법, 저항 가열 증착법, 전자빔 증착법, 이온빔 퇴적법 등을 적용할 수 있지만, 대면적 기판에의 성막을 용이한 것으로 하기 위해서는 스퍼터링으로 수행한다. 이때 막 두께 분포도 균일하게 하기 위해 DC 마그네트론 스퍼터링법으로 수행하는 것이 더욱 바람직하다.
스퍼터링에 있어서의 타겟은, 전술한 것과 같이 Sn 산화물의 소결체를 타겟으로서 사용하거나, Sn의 금속 타겟을 산소와 반응시키면서 스퍼터링한다.
스퍼터링 조건은 챔버 장치 등의 여러 가지 변수에 따라 당업자에 의해 적절히 변경될 수 있으며, 본 실시예에서는 상온?100℃의 온도에서 0.25?1.25 W/㎠, 산소 분압 5?80%, 5mTorr 이하의 압력에서 수행한다.
특히, 상기 스퍼터링시 Hf, Zr, Al, Ga, Ti 금속 원소의 함량을 조절하여 첨가하여 도핑량을 제어하며, 스퍼터링 가스로는 N2, He, Ne, Ar, Kr, Xe 등을 사용할 수 있다.
스퍼터링에 의한 성막 이후 전계 효과 이동도를 높이기 위해 열처리를 수행한다.
구체적으로, 산화물 반도체층 형성 후 대기중 또는 질소 분위기 중에서, 150℃ 이상 600℃ 이하, 바람직하게는 180?250℃, 더욱 바람직하기로는 200℃에서 1분?1시간, 보다 바람직하기로는 3 분간 열처리를 한다.
낮은 열처리 온도는 열안정성이나 내열성이 저하되거나, 이동도가 낮아질 우려가 있고, 반대로 높은 열처리 온도는 비용이나 내열성이 없는 기판의 사용에 제한적이기 때문에, 상기 온도 범위에서 수행한다. 이때 열처리 시간은 열처리 온도에 따라 달라질 수 있다.
전수한 바의 금속 도핑된 SnO2 박막을 박막 트랜지스터의 산화물 반도체층으로 도입하여 우수한 전기적 특성을 확보할 수 있다.
도 2는 본 발명의 일 구현예에 따른 산화물 반도체 박막 트랜지스터를 보여주는 단면도이다. 도 2의 구조는 바텀 게이트 형태를 보여주나 필요한 경우 탑 게이트 구조를 포함하며, 각 층 사이에 버퍼층과 같은 공지의 층을 더욱 포함할 수 있다.
도 2를 참조하면, 산화물 반도체 박막 트랜지스터는 기판(10); 상기 기판(10) 상에 게이트 전극(12)이 형성된다. 상기 게이트 전극(12)을 포함하는 상부에는 게이트 절연막(14)이 형성되고, 상기 게이트 절연막(14) 상에는 채널 영역, 소오스 영역 및 드레인 영역을 제공하는 활성층으로 산화물 반도체층(16)이 형성된다. 소오스 영역 및 드레인 영역과 연결되도록 산화물 반도체층(12) 상에 소오스 및 드레인 전극(18a, 18b)이 각각 형성된 구조를 갖는다.
상기한 기판(10), 게이트 전극(12), 게이트 절연막(14), 소오스/드레인 전극(18a, 18b)의 재질 및 형성 방법은 본 발명에서 특별히 한정하지 않으며 공지된 바를 따른다.
기판(10)은 공지된 바의 규산알칼리계 유리, 무알칼리 유리, 석영 유리 등의 유리 기판, 실리콘 기판, 아크릴, 폴리카보네이트, 폴리에틸렌 나프탈레이트(PEN) 등의 수지 기판, 폴리에틸렌 테레프탈레이트(PET), 폴리아마이드 등의 고분자가 사용될 수 있다. 그 두께 또한 통상적인 범위 내에서 사용하며, 일예로 0.1 내지 10mm, 0.3 내지 5mm가 바람직하다.
게이트 절연막(14)은 SiO2, SiNx, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, CaHfO3, PbTi3, BaTa2O6, SrTiO3, AlN 등의 금속 산화물 또는 폴리(4-바이닐페놀)(PVP), 페릴렌 등의 유기 절연막이 가능하며, 이들을 단독 또는 2층 이상 적층된 다층 구조로 형성할 수 있다.
게이트 전극(12), 소오스/드레인 전극(18a, 18b)의 각 전극을 형성하는 재료에 특별히 제한은 없고, 본 발명의 효과를 잃지 않는 범위에서 일반적으로 이용되고 있는 것을 임의로 선택할 수 있다. 예컨대, 인듐주석 산화물(ITO), 인듐아연 산화물, ZnO 등의 투명 전극이나, Al, Ag, Cr, Ni, Mo, Au, Ti, Ta, Cu 등의 금속 전극, 또는 이들을 포함하는 합금의 금속 전극을 이용할 수 있다. 또한, 그들을 2층 이상 적층하여 접촉 저항을 저감하거나 계면 강도를 향상시키는 것이 바람직하다.
상기한 구조의 산화물 반도체 박막 트랜지스터에서 산화물 반도체층(16)으로 본 발명에 따른 금속 도핑된 SnO2 박막을 사용할 경우, 캐리어 농도가 1012?1017 /㎤ 수준이며, 이동도(μFE)는 0.5 ㎠/Vs 이상으로 박막 트랜지스터로서 이용했을 때에 이동도와 온/오프 비의 밸런스가 양호해져 바람직하다. 또한, 광투과도 측정 결과 400?700nm에서 60% 이상의 높은 투과도를 나타내 투명성을 가짐을 확인하였다.
이처럼, 본 발명에 따른 금속 도핑 SnO2 박막은 트랜지스터에 바람직하게 적용하여 ZnO를 대체할 수 있어 비 ZnO계 산화물 반도체 트랜지스터로서 사용이 가능하다. 또한, 저온공정 적용, 대면적 공정 적용 용이하고 따라서 저가 제조 가능하므로 다양한 제품군으로 응용분야가 확대될 수 있다.
그리고 경제, 산업적 측면에서 투명 스마트창 개발에 기여 (고부가 유리제품, 기능성 자동차 부품, 보안 전자 기기, 옥외 광고용 디스플레이 제품, 태양전지, 게임기, 전자액자등 상품군이 유력). 공간적, 시각적 제약을 해소할 뿐만 아니라 초박형 고품위 제품을 제조할 수 있으므로 고부가가치 산업으로 육성될 수 있다. 또한, 저가 제조가 가능하므로 먼저 기존의 TFT LCD 시장을 공유하게 되고 이후 급격한 디스플레이 사장 변동을 일으킬 수 있다.
더욱이. 균일도, 신뢰성, 우수한 소자 특성을 바탕으로 대면적 OLED 시장 적용 가능하며, 형 산화물 반도체 구현이 가능해지면 투명 로직 IC가 기존의 실리콘 기반의 IC시장의 일부를 대체할 것으로 예상되고, 투명성을 이용한 다양한 제품군의 개발 가능이 가능해진다.
이하, 본 발명을 보다 구체적으로 설명하기 위해 실시예를 들어 상세하게 설명하기로 한다. 그러나 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석돼서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
[실시예]
실험예 1
도 2의 단면도에 도시된 바와 같이, TFT의 소자 구조는 바텀 게이트형으로 제작하였다. Ar과 O2 가스의 혼합에서 가열되지 않은 기판상에 Sn과 Hf를 타겟으로 사용하여 DC 스퍼터링을 수행 후 200℃에서 3분간 열처리하여 채널층을 형성하였다.
이때 기판은 열산화된 실리콘막(100㎚ 두께)이 코팅된 도핑 농도가 높은 n-형 실리콘 웨이퍼를 사용하고, 절연막은 SiO2(100nm), 소오스/드레인 전극은 Mo(300nm)을 포함하도록 종래의 포토리소그래피법을 이용하여 형성하였다.
하기 도 3은 Hf의 도핑량에 따른 박막 내 캐리어 농도 변화 및 저항 수치를 보여주는 그래프이다.
도 3을 참조하면, Hf의 도핑량에 따라 일정 수준까진 캐리어 농도 및 저항에 변화가 없으나, 0.059ppm(1.23 원자%)에서부터 박막 내 캐리어 농도가 감소하고, 반대로 비저항은 증가하는 경향을 보였다. 이러한 결과는 Hf가 박막 내부의 트랩 또는 디펙트를 선택적으로 감소시켜 캐리어 수를 감소시킬 수 있는 것으로 예측된다.
실험예 2
도 4는 본 발명에 따른 Hf 도핑 SnO2 박막을 포함하는 소자(Device 1), Hf 미도핑 SnO2 박막을 포함하는 소자(Device 2, 3)의 전압-전류 특성 변화를 보여주는 그래프이고, 소자 특성을 측정하여 하기 표 1에 나타내었다.
Device 1 Device 2 Device 3

박막 구조		 채널층/두께 Hf 도핑 SnO2 박막/40nm SnO2 박막/40nm SnO2 박막/40nm
도핑량 1.23 원자% - -
절연막/두께 SiO2/100nm Si3N4/SiO2, (100/10nm), Si3N4/100nm
소오스/드레인 전극/두께 Mo/300nm Mo/300nm Mo/300nm

전기적 특성 		이동도(μFE) 0.50 0.16 0.011
온/오프 전류(ION / OFF) 3.04×105 1.53×105 3.84×104
SS(V/decade) 1.68 3.743 0.93
Von(V) -28 -28 2
상기 표 1 및 도 4에 따르면, Hf 미도핑 소자의 경우 SnO2에 의한 전이 특성은 나타났음에도 불구하고 그 특성이 매우 저조하고, 절연체에 완충막을 적용하여 그 특성을 향상시켰음에도 불구하고 드레인 전류가 매우 낮음을 알 수 있다. 또한, SnO2 TFT를 제작한 경우 낮은 이동도를 나타내는 단점이 있었다.
이와 비교하여, 본 발명에 따른 Hf 도핑 소자의 경우 높은 드레인 전류를 나타내고 특성이 크게 향상됨을 볼 수 있다.
실험예 3
도 5는 본 발명에 따른 Hf 도핑 SnO2 박막의 도핑양에 따른 소자의 전압-전류 특성 변화를 보여주는 그래프로, Device 1은 Hf 도핑량이 1.23 원자%, Device 4는 2.70 원자%를 나타낸다. 이때 소자들에 대한 특성을 측정하여 하기 표 2에 나타내었다.
Device 1 Device 4

박막 구조
 채널층/두께 Hf 도핑 SnO2 박막/40nm Hf 도핑 SnO2 박막/40nm
도핑량 1.23 원자% 2.70 원자%
절연막/두께 SiO2/100nm SiO2/100nm
소오스/드레인 전극/두께 Mo/300nm Mo/300nm

전기적 특성
 이동도(μFE) 0.50 0.51
온/오프 전류(ION/OFF) 3.04×105 1.31×105
SS(V/decade) 1.68 1.52
Von(V) -2.8 -9
도 5 및 표 2를 참조하면, Hf의 함량이 증가할수록 내부 캐리어는 감소했고, 이는 정공 분석(hall measurement)을 통해 분석한 특성과 일치한다. 또한, 동작 전압이 양(positive)로 이동(shift)하여 Hf 도핑에 의해 SnO2 박막 내부의 캐리어가 효과적으로 줄어들었음을 확인할 수 있다.
실험예 4
도 6은 본 발명에 따른 Hf 도핑 SnO2 박막의 두께에 따른 소자의 전압-전류 특성 변화를 보여주는 그래프이며, 이때 소자들에 대한 특성을 측정하여 하기 표 3에 나타내었다.
Device 1 Device 5

박막 구조
 산화물 반도체층/두께 Hf 도핑 SnO2 박막/40nm Hf 도핑 SnO2 박막/100nm
도핑량 1.23 원자% 1.23 원자%
절연막/두께 SiO2/100nm SiO2/100nm
소오스/드레인 전극/두께 Mo/300nm Mo/300nm

전기적 특성
 이동도(μFE) 0.50 4.28
온/오프 전류(ION/OFF) 3.04×105 2.16×104
SS(V/decade) 1.68 1.222
Von(V) -28 -38
도 6 및 표 3을 참조하면, 산화물 반도체층의 두께가 증가할수록 이동도가 약 9배 이상 증가하여 박막 두께의 조절을 통해서도 캐리어 농도가 효과적으로 조절될 수 있음을 알 수 있다.
실험예 5
도 7은 본 발명에 따른 Hf 도핑 SnO2 박막을 포함하는 소자(Device 6), Hf 미도핑 SnO2 박막을 포함하는 소자(Device 2)의 전압-전류 특성 변화를 보여주는 그래프이고, 소자 특성을 측정하여 하기 표 4에 나타내었다.
Device 6 Device 2

박막 구조
 채널층/두께 Hf 도핑 SnO2 박막/40nm SnO2 박막/40nm
도핑량 2.70 원자% -
절연막/두께 Si3N4/SiO2, (100/10nm), Si3N4/SiO2, (100/10nm),
소오스/드레인 전극/두께 Mo/300nm Mo/300nm

전기적 특성
 이동도(μFE) 0.66 0.16
온/오프 전류(ION/OFF) 6.09×107 1.53×105
SS(V/decade) 0.704 1.364
Von(V) -5 -3
도 7 및 표 4에 따르면, 본 발명에 따른 Hf 도핑 소자의 경우 드레인 전류가 크게 증가하고, 전기적 특성 또한 향상됨을 알 수 있다.
10: 기판 12: 게이트 전극
14: 게이트 절연막 16: 산화물 반도체층
18a: 소오스 전극 18b: 드레인 전극

Claims (1)

  1. 채널층으로 반도체 산화물 박막을 포함하는 산화물 반도체 박막 트랜지스터에 있어서,
    상기 반도체 산화물 박막은 Hf, Zr, Al, Ga, Ti 및 이들의 조합으로 이루어진 군에서 선택된 1종의 금속이 도핑된 SnO2 박막인 것인 산화물 반도체 박막 트랜지스터.
KR1020100111875A 2010-11-11 2010-11-11 금속 도핑된 산화물 반도체 박막 트랜지스터 KR20120050565A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100111875A KR20120050565A (ko) 2010-11-11 2010-11-11 금속 도핑된 산화물 반도체 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111875A KR20120050565A (ko) 2010-11-11 2010-11-11 금속 도핑된 산화물 반도체 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR20120050565A true KR20120050565A (ko) 2012-05-21

Family

ID=46267938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111875A KR20120050565A (ko) 2010-11-11 2010-11-11 금속 도핑된 산화물 반도체 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR20120050565A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484200B2 (en) 2013-05-30 2016-11-01 Samsung Display Co., Ltd. Oxide sputtering target, thin film transistor using the same, and method for manufacturing thin film transistor
WO2019135468A1 (ko) * 2018-01-04 2019-07-11 서강대학교산학협력단 방사선 저항성 금속산화물 반도체 소재, 이의 선별방법 및 전자기기의 방사선 내구성 평가방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484200B2 (en) 2013-05-30 2016-11-01 Samsung Display Co., Ltd. Oxide sputtering target, thin film transistor using the same, and method for manufacturing thin film transistor
WO2019135468A1 (ko) * 2018-01-04 2019-07-11 서강대학교산학협력단 방사선 저항성 금속산화물 반도체 소재, 이의 선별방법 및 전자기기의 방사선 내구성 평가방법

Similar Documents

Publication Publication Date Title
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
WO2021052219A1 (zh) 复合金属氧化物半导体及薄膜晶体管与应用
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
TWI412135B (zh) A semiconductor thin film, and a method of manufacturing the same, and a thin film transistor, an active matrix driving display panel
US9825180B2 (en) Thin-film transistor and method for manufacturing same
KR101398332B1 (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
TWI453915B (zh) Thin film transistor
JP5058469B2 (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP5121254B2 (ja) 薄膜トランジスタおよび表示装置
WO2010021106A1 (ja) 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
TW200941729A (en) Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP7424658B2 (ja) ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用
JPWO2008099863A1 (ja) 半導体，半導体装置及び相補型トランジスタ回路装置
JP2011216574A (ja) 薄膜トランジスタとその製造方法
KR20120050565A (ko) 금속 도핑된 산화물 반도체 박막 트랜지스터
KR20230078575A (ko) 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자
JP5562384B2 (ja) 薄膜トランジスタおよびその製造方法
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
KR20120060364A (ko) 콘트롤/플로팅 게이트 전극을 구비한 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR101499510B1 (ko) 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터
JP2016134489A (ja) 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子
KR20140082945A (ko) 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination