KR20120023792A - 성막 장치 - Google Patents

성막 장치 Download PDF

Info

Publication number
KR20120023792A
KR20120023792A KR1020117029934A KR20117029934A KR20120023792A KR 20120023792 A KR20120023792 A KR 20120023792A KR 1020117029934 A KR1020117029934 A KR 1020117029934A KR 20117029934 A KR20117029934 A KR 20117029934A KR 20120023792 A KR20120023792 A KR 20120023792A
Authority
KR
South Korea
Prior art keywords
magnetic field
target
film
sputtering
coil
Prior art date
Application number
KR1020117029934A
Other languages
English (en)
Inventor
슈지 고다이라
도모유키 요시하마
고키치 가마다
가즈마사 호리타
준이치 하마구치
시게오 나카니시
사토루 도요다
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20120023792A publication Critical patent/KR20120023792A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

이 성막 장치(1)는, 성막면을 가진 피처리체(W)와 스퍼터링면(3a)을 가진 타겟(3)이 대향하도록 상기 피처리체(W) 및 상기 타겟(3) 모두가 배치되는 내부 공간을 갖는 챔버(2)와, 상기 챔버(2)안을 감압하는 배기부와, 상기 스퍼터링면(3a)이 노출되는 상기 내부 공간에 자기장을 발생시키는 제1 자기장 발생부(4)와, 상기 타겟(3)에 음의 직류 전압을 인가하는 직류 전원(9)과, 상기 챔버(2)안에 스퍼터링 가스를 도입하는 가스 도입부(11)와, 상기 스퍼터링면(3a)의 전면과 상기 피처리체(W)의 상기 성막면의 전면 사이에 수직인 자력선이 지나가도록 수직 자기장을 발생시키는 제2 자기장 발생부(13)와, 상기 제2 자기장 발생부(13)에서 보아 상기 타겟보다 상류측에 배치된 제3 자기장 발생부(18)를 포함한다.

Description

성막 장치{Film-forming apparatus}
본 발명은, 피처리체의 표면에 피막을 형성하기 위해 사용되는 성막 장치에 관한 것으로서, 특히 박막 형성 방법의 일종인 스퍼터링법을 사용한 DC 마그네트론 방식의 성막 장치에 관한 것이다.
본원은 2009년 7월 17일에 출원된 일본 특허출원 2009-169448호에 기초하여 우선권을 주장하고 그 내용을 여기에 원용한다.
종래, 예를 들면 반도체 디바이스 제작시의 성막 공정에서는 스퍼터링법을 사용한 성막 장치(이하, 「스퍼터링 장치」라고 한다.)가 사용되었다.
이와 같은 용도의 스퍼터링 장치에서는, 최근의 배선 패턴의 미세화에 따라 처리해야 할 기판 전면에 깊이와 폭의 비가 3을 초과하는 고 어스펙트비의 미세 홀에 대해 양호한 피복성으로 피막을 성막할 수 있는 것, 즉 커버리지의 향상이 강하게 요구되고 있다.
일반적으로 상기 스퍼터링 장치에서는, 예를 들면 타겟의 후방(타겟에서 스퍼터링면과는 반대쪽)에 극성을 교대로 다르게 한 복수개의 자석으로 구성된 자석 조립체가 배치되어 있다. 이 자석 조립체에 의해, 타겟의 전방(스퍼터링면이 노출되는 공간)에 터널형 자기장을 발생시켜 타겟의 전방에서 전리(電離)된 전자 및 스퍼터링에 의해 생긴 2차 전자를 포착함으로써 타겟의 전방에서의 전자 밀도를 높이고 플라즈마 밀도를 높인다.
이와 같은 스퍼터링 장치에서는, 타겟 중 상기 자기장의 영향을 받는 영역이 우선적으로 스퍼터링된다. 따라서 방전 안정성 또는 타겟의 사용 효율 향상 등의 관점에서 상기 영역이, 예를 들면 타겟 중앙 부근에 존재하면 스퍼터링시 타겟의 침식량은 그 중앙 부근에서 많아진다.
이와 같은 경우 타겟으로부터 스퍼터링된 타겟재 입자(예를 들면 금속 입자, 이하, 「스퍼터링 입자」라고 한다)가 기판의 연직 방향에 대해 경사진 각도로 입사되어 기판의 외주부에 부착된다.
그 결과 스퍼터링 장치를 상기 용도의 성막 공정에 사용한 경우에는, 특히 기판의 외주부에서 비대칭인 커버리지가 형성된다는 문제가 종래부터 알려져 있다. 즉, 기판의 외주부에 형성된 미세 홀의 단면에서 미세 홀의 저부와 한쪽 측벽 사이에 형성된 피막의 형상과, 그 저부와 다른 쪽 측벽 사이에 형성된 피막의 형상이 달라진다는 문제가 있었다.
이와 같은 문제를 해결하기 위해 진공 챔버 내에 기판이 재치되는 스테이지의 윗쪽에 스테이지의 표면과 대략 평행하게 제1 스퍼터링 타겟이 배치되고, 또한 스테이지의 비스듬하게 윗쪽에서 스테이지 표면에 대해 경사 방향을 향하는 제2 스퍼터링 타겟이 배치된 스퍼터링 장치, 즉 복수개의 캐소드 유닛을 구비한 장치가, 예를 들면 특허문헌 1에 알려져 있다.
그러나 상기 특허문헌 1에 기재되어 있는 것처럼 복수개의 캐소드 유닛을 진공 챔버 내에 배치하면 장치 구성이 복잡해지고 또 타겟의 수에 따른 스퍼터링 전원 또는 자석 조립체가 필요해지는 등 부품 점수가 증가하여 비용이 증가하는 부작용이 있다. 또한 타겟의 사용 효율도 나빠져 제조 비용이 증가하는 부작용도 있다.
일본 특개 2008-47661호 공보
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 기판에 형성된 고어스펙트비의 홀, 트렌치 또는 미세 패턴에 대해 높은 피복성으로 피막을 형성하고, 또한 기판 외주부에서도 기판의 중앙부와 같은 레벨의 피복성을 확보할 수 있는 성막 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 태양의 성막 장치는, 성막면을 가진 피처리체와 스퍼터링면을 가진 타겟(피막의 모재)이 대향하도록 상기 피처리체 및 상기 타겟 모두가 배치(수납)되는 내부 공간을 갖는 챔버와, 상기 챔버 내를 감압하는 배기부와, 상기 스퍼터링면이 노출되는 상기 내부 공간(스퍼터링면의 전방)에 자기장을 발생시키는 제1 자기장 발생부와, 상기 타겟에 음의 직류 전압을 인가하는 직류 전원과, 상기 챔버내에 스퍼터링 가스를 도입하는 가스 도입부와, 상기 스퍼터링면의 전면과 상기 피처리체의 상기 성막면의 전면 사이에 소정 간격으로 수직인 자력선이 지나가도록 수직 자기장을 발생시키는 제2 자기장 발생부와, 상기 제2 자기장 발생부에서 보아 상기 타겟보다 상류측에 배치된 제3 자기장 발생부를 포함한다.
본 발명의 제1 태양의 성막 장치에서는, 상기 제2 자기장 발생부는, I(2u)로 정의된 전류치가 인가되어 상기 타겟에 가까운 위치(타겟 근방)에 배치된 제1 발생부와, I(2d)로 정의된 전류치가 인가되어 상기 피처리체에 가까운 위치(피처리체 근방)에 배치된 제2 발생부를 가지고, 상기 제3 자기장 발생부에는 I(3)로 정의된 전류가 인가되고,
관계식I(2u)=I(2d)…(A1)이 충족되고,
관계식I(2u)<I(3) 또는 관계식I(2d)<I(3)…(A2)
가 충족되는 것이 바람직하다.
본 발명의 제1 태양의 성막 장치에서는, 상기 제2 자기장 발생부는, I(2u)로 정의된 전류치가 인가되어 상기 타겟에 가까운 위치(타겟 근방)에 배치된 제1 발생부와, I(2d)로 정의된 전류치가 인가되어 상기 피처리체에 가까운 위치(피처리체 근방)에 배치된 제2 발생부를 가지고, 상기 제3 자기장 발생부에는 I(3)로 정의된 전류가 인가되고,
관계식I(2d)=I(3)…(B1)이 충족되고,
관계식I(2u)=0…(B2)
가 충족되는 것이 바람직하다.
본 발명의 제2 태양의 성막 장치는, 성막면을 가진 피처리체와 스퍼터링면을 가진 타겟(피막의 모재)가 대향하도록 상기 피처리체 및 상기 타겟 모두가 배치(수납)되는 내부 공간을 갖는 챔버와, 상기 챔버 내를 감압하는 배기부와, 상기 스퍼터링면이 노출되는 상기 내부 공간(스퍼터링면의 전방)에 자기장을 발생시키는 제1 자기장 발생부와, 상기 타겟에 음의 직류 전압을 인가하는 직류 전원과, 상기 챔버내에 스퍼터링 가스를 도입하는 가스 도입부와, 상기 스퍼터링면의 전면과 상기 피처리체의 상기 성막면의 전면 사이에 수직인 자력선이 지나가도록 수직 자기장을 발생시키는 제2 자기장 발생부와, 상기 제2 자기장 발생부에서 보아 상기 피처리체보다 하류측에 배치된 제4자기장 발생부를 포함한다.
본 발명의 성막 장치는, 타겟의 스퍼터링면이 노출되는 상기 내부 공간에 자기장을 발생시키는 제1 자기장 발생부와, 타겟의 스퍼터링면의 전면과 상기 피처리체의 피성막면의 전면 사이에 소정 간격으로 수직인 자력선이 지나가도록 수직 자기장을 발생시키는 제2 자기장 발생부를 구비하고, 또한 제2 자기장 발생부에서 보아 타겟보다 상류측에 설치된 제3 자기장 발생부를 가진다. 이로써 수직인 자력선이 타겟을 통과하고 타겟에 가까운 위치(타겟 근방)에서 비산되는 스퍼터링 입자는 피처리체를 향해 효과적으로 유도된다.
이로써 피처리체 위에 형성되어 있는 고 어스펙트비의 홀, 트렌치 또는 미세 패턴에 대해 높은 피복성으로 피막을 형성할 수 있다. 또한 피처리체의 중앙부에서의 피복성과 같은 레벨의 피복성으로 피처리체의 외주부에 피막을 형성할 수 있다. 또 처리체의 외주부에서 비대칭인 커버리지가 형성되는 문제가 해소된다. 즉, 기판의 외주부에 형성된 미세 홀의 단면에서, 미세 홀 저부와 한쪽 측벽 사이에 형성된 피막의 형상과, 그 저부와 다른 쪽 측벽 사이에 형성된 피막의 형상이 달라지는 문제가 해소된다.
도 1은, 본 발명에 관한 성막 장치의 구조를 모식적으로 도시한 단면도이다.
도 2a는, 본 발명에 관한 성막 장치에서 수직 자기장을 발생시킨 상태를 도시한 모식도이다.
도 2b는, 본 발명에 관한 성막 장치에서 수직 자기장을 발생시킨 상태를 도시한 모식도이다.
도 3은, 기판상에 성막된 고어스펙트비의 미세 홀 및 트렌치의 구조를 모식적으로 도시한 단면도이다.
이하, 본 발명에 관한 성막 장치의 실시형태에 대해서 도면에 기초하여 설명하기로 한다.
또 이하의 설명에 사용하는 각 도면에서는, 각 구성 요소를 도면상에서 인식할 수 있는 정도의 크기로 하기 위해 각 구성 요소의 치수 및 비율을 실제의 것과는 적절히 다르게 하였다.
도 1에 도시한 바와 같이, 성막 장치(1)는 DC 마그네트론 스퍼터링 방식의 성막 장치로서, 진공 분위기의 생성이 가능한 진공 챔버(2)(챔버)를 구비한다.
진공 챔버(2)의 천정부에는 캐소드 유닛(C)이 설치되어 있다.
아울러 이하의 설명에서는 진공 챔버(2)의 천정부에 가까운 위치를 「상」이라고 칭하고, 진공 챔버(2)의 저부에 가까운 위치를 「하」라고 칭한다.
캐소드 유닛(C)은 타겟(3)을 구비하고, 타겟(3)은 홀더(5)에 설치되어 있다.
또한 캐소드 유닛(C)은 타겟(3)의 스퍼터링면(하면)(3a)이 노출되는 공간(스퍼터링면(3a)의 전방)에 터널형 자기장을 발생하는 제1 자기장 발생부(4)를 구비한다.
타겟(3)은, 처리해야 할 기판(W)(피처리체)에 형성되는 박막의 조성에 따라 적절히 선택된 재료, 예를 들면 Cu,Ti,Al 또는 Ta로 구성되어 있다.
타겟(3)의 형상은, 처리해야 할 기판(W)의 형상에 대응시켜 스퍼터링면(3a)의 면적이 기판(W)의 표면적보다 커지도록 공지의 방법으로 소정 형상(예를 들면, 평면도에서 원형)으로 제작되어 있다.
또 타겟(3)은, 공지의 구조를 가진 DC 전원(9)(스퍼터링 전원, 직류 전원)에 전기적으로 접속되어 소정의 음의 전위가 인가된다.
제1 자기장 발생부(4)는, 홀더(5)에서 타겟(3)(스퍼터링면(3a))이 배치되는 위치와는 반대 위치(상측, 타겟(3) 또는 홀더(5)의 배면쪽)에 배치되어 있다.
제1 자기장 발생부(4)는, 타겟(3)에 평행하게 배치된 요크(4a)와, 요크(4a)의 하면에 설치된 자석(4b),(4c)으로 구성되어 있다.
타겟(3)에 가까운 위치에 배치된 자석(4b),(4c) 끝단의 극성이 교대로 다르게 자석(4b),(4c)은 배치되어 있다.
자석(4b),(4c)의 형상 또는 갯수는, 방전 안정성 또는 타겟의 사용 효율 향상 등의 관점에서, 스퍼터링면(3a)이 노출되는 공간(타겟(3)의 전방)에 형성되는 자기장(자기장의 형상 또는 분포)에 따라 적절히 선택된다.
자석(4b),(4c)의 형상으로서는, 예를 들면 박편 형상, 봉형상 또는 이들 형상이 적절히 조합된 형상이 채용되어도 좋다.
또 제1 자기장 발생부(4)에 이동 기구가 설치되어도 좋고, 이동 기구에 의해 제1 자기장 발생부(4)가 타겟(3)의 배면쪽에서 왕복 운동 또는 회전 운동해도 좋다.
진공 챔버(2)의 저부에는 타겟(3)에 대향하도록 스테이지(10)가 배치되어 있다.
스테이지(10) 위에는 기판(W)이 탑재되고, 스테이지(10)에 의해 기판(W)의 위치가 결정되어 기판(W)이 지지된다.
또 진공 챔버(2)의 측벽에는, 아르곤 가스 등 스퍼터링 가스를 도입하는 가스관(11)(가스 도입부)의 일단이 접속되어 있고, 가스관(11)의 타단은 매스 플로우 콘트롤러(미도시)를 통해 가스원에 연통되어 있다.
또한 진공 챔버(2)에는 터보 분자 펌프 또는 로터리 펌프 등으로 이루어진 진공 배기부(12)(배기부)로 통하는 배기관(12a)이 접속되어 있다.
도 3은, 성막 장치(1)를 사용하여 피막이 형성되는 기판의 일부를 도시하고 있으며, 기판상에 성막된 고 어스펙트비의 미세 홀 및 트렌치의 구조를 모식적으로 도시한 단면도이다. 도 3에서, 부호 H는 고 어스펙트비의 미세 홀이고, 부호 L은 기판상에 성막된 박막이다. 성막 처리해야 할 기판(W)에서는 Si웨이퍼 표면에 실리콘 산화물막(절연막)(I)이 형성된 후, 이 실리콘 산화물막 중에 고 어스펙트비의 미세 홀(H)이 패터닝에 의해 형성되어 있다.
그런데 종래의 성막 방법에서는, 타겟(3)을 스퍼터링하면 타겟(3) 안에 제1 자기장 발생부(4)에 의해 발생하는 자기장의 영향을 받는 영역이 우선적으로 스퍼터링되고, 이 스퍼터링에 의해 타겟재 입자인 스퍼터링 입자가 비산된다. 이 경우, 타겟에서는 상기와 같이 자기장의 영향을 받는 영역에 침식이 생긴다. 또 타겟으로부터 비산된 스퍼터링 입자는, 기판(W)의 연직 방향에 대해 경사진 각도로 기판(W)의 외주부에 입사되어 기판(W)에 부착된다.
이와 같은 종래의 성막 방법에 의해 타겟(3)을 스퍼터링함으로써 기판(W)에 Al 또는 Cu로 이루어진 씨드층 또는 Ti 또는 Ta로 이루어진 배리어 메탈층 등의 박막(L)을 성막하면, 기판(W)의 외주부에 위치한 미세 홀에서 비대칭인 커버리지가 형성된다는 문제가 생긴다. 즉, 기판(W)의 연직 방향에 대해 경사진 각도로 스퍼터링 입자가 기판(W)의 외주부에 입사되어 부착됨으로써 기판의 외주부에 형성된 미세 홀의 단면에서, 미세 홀 저부와 한쪽 측벽 사이에 형성된 피막의 형상과, 그 저부와 다른 쪽 측벽 사이에 형성된 피막의 형상이 달라진다.
이에 반해 본 실시형태의 성막 장치(1)에서는, 도 2a에 도시한 바와 같이 타겟(3)의 스퍼터링면(3a)의 전면 및 기판(W)의 전면 사이에 수직인 자력선(M)을 발생시키는 제2 자기장 발생부(13) 및 캐소드 코일(18)(제3 자기장 발생부)가 설치되어 있다. 제2 자기장 발생부(13)는, 타겟(3)에 가까운 위치에 배치된 상코일(13u)(제1 발생부)과, 기판(W)에 가까운 위치에 배치된 하코일(13d)(제2 발생부)을 포함한다. 상코일(13u) 및 하코일(13d)은 타겟(3) 및 기판(W)의 중심 사이를 잇는 기준축(CL) 둘레로 진공 챔버(2)의 외측벽에 설치되어 있다. 상코일(13u) 및 하코일(13d)은 진공 챔버(2)의 상하 방향에서 소정 간격으로 떨어져 있다.
상코일(13u)은, 진공 챔버(2)의 외측벽에 설치된 링형 코일 지지체(14)를 가지고, 코일 지지체(14)에 도선(15)을 권회(卷回)함으로써 구성되어 있다. 또 상코일(13u)에 전력을 공급(통전)하는 전원 장치(16)가 상코일(13u)에 접속되어 있다. 하코일(13d)은 진공 챔버(2)의 외측벽에 설치된 링형 코일 지지체(14)를 가지고 코일 지지체(14)에 도선(15),(20)을 권회함으로써 구성되어 있다. 또 하코일(13d)에 전력을 공급(통전)하는 전원 장치(16)가 하코일(13d)에 접속되어 있다.
제3 자기장 발생부는, 타겟(3) 및 기판(W)의 중심 사이를 잇는 기준축(CL) 둘레에 배치되어 2개의 코일 지지체(14)의 윗쪽에 소정의 설치 방법에 의해 설치되어 있다. 즉, 제3 자기장 발생부는, 제2 자기장 발생부(13)에서 보아 타겟(3)보다 수직 자기장에서의 상류측에 설치되어 있다. 또 제3 자기장 발생부는 코일 지지체(19)에 도선(20)을 권회함으로써 구성된 캐소드 코일(18)과, 캐소드 코일(18)에 전력을 공급(통전)하는 전원 장치(21)을 구비한다(도 1,2a,2b 참조).
또 도 1에 도시한 바와 같이, 제3 자기장 발생부는 제1 자기장 발생부(4)를 둘러싸도록 타겟의 윗쪽에 배치되어 있다.
코일의 갯수, 도선(15),(20)의 직경 또는 도선(15),(20)의 권수(卷數)는, 예를 들면 타겟(3)의 치수, 타겟(3)과 기판(W)간의 거리, 전원 장치(16),(21)의 정격 전류치 또는 발생시키는 자기장의 강도(가우스)에 따라 적절히 설정된다.
전원 장치(16),(21)는, 상코일(13u), 하코일(13d) 및 캐소드 코일(18) 각각에 공급되는 전류치 및 전류의 방향을 임의로 변경할 수 있는 제어 회로(미도시)를 구비한 공지의 구조를 가진다. 본 실시형태에서는, 통전에 의해 상코일(13u), 하코일(13d) 및 캐소드 코일(18) 각각에 자기장을 발생시키고, 그 자기장이 합성된 합성 자기장이 진공 챔버(2)의 내부 공간 내에서 수직인 자기장을 형성하도록 상코일(13u), 하코일(13d) 각각에 공급되는 전류치 및 전류의 방향이 선택된다(예를 들면, 코일 전류가 15A이고, 내부 공간에서의 수직 자기장이 100가우스).
아울러 본 실시형태에서는 상코일(13u), 하코일(13d) 및 캐소드 코일(18) 각각에 공급되는 전류치 및 전류의 방향을 임의로 변경하기 위해 상코일(13u), 하코일(13d) 및 캐소드 코일(18) 각각에 별개의 전원 장치(16)가 설치된 구조에 대해서 설명하였다. 본 발명은 이 구성을 한정하지는 않는다. 같은 전류치 및 같은 전류의 방향으로 각 코일(13u),(13d),(18)에 전력을 공급할 경우에는 1개의 전원 장치에 의해 각 코일(13u),(13d),(18)에 전력을 공급하는 구성이 채용되어도 좋다.
또 본 실시형태의 성막 장치(1)는 상코일(13u)에 인가되는 전류치가 하코일(13d)에 인가되는 전류치 및 캐소드 코일(18)과 다르도록 코일(13u),(13d),(18)에 인가되는 전류를 제어할 수 있다. 또 성막 장치(1)는 코일(13u),(13d),(18) 중 하나에 전류를 공급하지 않을 수도 있다.
도 2a 및 도 2b는, 타겟(3)의 전면 및 기판(W)의 전면 사이로 통과하는 수직인 자력선 M(M1,M2)을 도시한 도면이다.
도 2a 및 도 2b에서는, 자력선(M1),(M2)은 화살표를 사용하여 도시되어 있는데, 이 화살표는 설명을 위해 편의적으로 도시되어 있으며 자기장의 방향을 한정하지는 않는다. 즉, 자력선(M1),(M2)은 자석의 N극에서 S극으로 향하는 방향 및 자석의 S극에서 N극으로 향하는 방향 모두를 포함하고 있다.
도 2a는, 상코일(13u) 및 하코일(13d)에만 전류를 인가한 경우의 자력선(M)을 도시하였다. 상코일(13u) 및 하코일(13d)에만 전류치를 인가함으로써 자력선(M)은 타겟(3)과 기판(W) 사이에 지나가도록 발생한다.
한편 도 2b는, 상코일(13u) 및 하코일(13d)에 추가하여 캐소드 코일(18)에 전류를 인가한 경우의 자력선(M)을 도시하였다.
캐소드 코일(18)에 대해 전류를 인가함으로써 자력선(M)은 타겟(3)안을 통과한다.
또 이와 같은 자력선(M)을 발생시키기 위해 본 실시형태에서는 다음과 같이 상코일(13u), 하코일(13d) 및 캐소드 코일(18)에 공급되는 전류치가 결정되어 있다.
즉, 상코일(13u)에 공급되는 전류치를 I(2u)로 정의하고, 하코일(13d)에 공급되는 전류치를 I(2d)로 정의하고, 캐소드 코일(18)에 공급되는 전류치를 I(3)로 정의한 경우, 관계식I(2u)=I(2d)가 충족된다. 또 관계식I(2u)<I(3) 또는 관계식I(2d)<I(3)이 충족된다.
또 다음 조건을 충족시키도록 상코일(13u), 하코일(13d) 및 캐소드 코일(18)에 공급되는 전류치가 결정되어도 좋다.
즉, 관계식I(2d)=I(3)이 충족되고, 관계식I(2u)=0이 충족된다.
상기와 같이 구성된 성막 장치(1)에서는, 타겟(3)을 스퍼터링했을 때 타겟(3)으로부터 비산된 스퍼터링 입자가 정전하를 가지고 있는 경우, 타겟(3)에서 기판(W)으로 향하는 수직 자기장에 의해 스퍼터링 입자가 비산되는 방향이 변화된다. 이로써 기판(W)의 전면에서 스퍼터링 입자가 기판(W)에 대해 대략 수직으로 입사되어 부착된다.
그 결과, 반도체 디바이스 제작시의 성막 공정에서 본 실시형태의 성막 장치(1)를 사용하면, 기판(W)의 전면에서 고 어스펙트비의 미세 홀 및 트렌치(H)에 소정의 박막(L)을 양호한 피복성으로 성막할 수 있다. 또 기판(W)의 외주부에서 비대칭인 커버리지가 형성되는 문제가 해소된다. 즉, 기판(W)의 외주부에 형성된 미세 홀의 단면에서, 미세 홀 저부와 한쪽 측벽 사이에 형성된 피막의 형상과, 그 저부와 다른 쪽 측벽 사이에 형성된 피막의 형상이 달라지는 문제가 해소된다. 이로써 미세 홀내의 표면(노출면)에 형성되는 피막 두께의 균일성(면내 균일성)이 향상된다.
이와 같은 본 실시형태의 성막 장치(1)에서는, 우선적으로 스퍼터링되는 타겟(3)의 영역을 정하는 제1 자기장 발생부(4)는 그대로이고, 제2 자기장 발생부(13)의 각 코일(13u),(13d) 및 제3 자기장 발생부의 캐소드 코일(18)에 의해 생성되는 자기장이 스퍼터링 입자가 비산되는 방향을 바꾼다. 이로써 타겟(3)의 이용 효율을 저하시키지 않고, 게다가 상기 종래 기술과 같은 복수개의 캐소드 유닛을 사용하는 구조를 사용하지 않고 성막 장치의 제작 비용 또는 성막 장치의 가동 비용을 낮출 수 있다.
또 성막 장치(1)에서는, 상코일(13u), 하코일(13d) 및 캐소드 코일(18)을 진공 챔버(2)의 바깥쪽에 설치한 것일 뿐이므로 복수개의 캐소드 유닛을 사용하기 위해 장치 구성을 변경하는 경우에 비해 본 실시형태의 장치 구성은 매우 간단하며, 기존 장치를 개조함으로써 본 실시형태의 장치를 실현할 수 있다.
다음으로, 상기 성막 장치(1)를 사용한 성막 방법과, 이 방법에 의해 형성된 피막에 대해서 설명하기로 한다.
우선, 피막이 형성되는 기판(W)으로서 Si웨이퍼를 준비한다. 이 Si웨이퍼의 표면에는 실리콘 산화물막(I)이 형성되어 있고, 이 실리콘 산화물막(I)에는 공지의 방법을 사용하여 배선용 미세 홀 및 트렌치(H)가 사전에 패터닝에 의해 형성되어 있다.
다음으로, 성막 장치(1)를 사용한 스퍼터링에 의해 씨드층인 Cu막(L)을 Si웨이퍼상에 성막하는 경우에 대해서 설명하기로 한다.
우선, 진공 배기부(12)를 작동시켜 진공 챔버(2) 안의 압력이 소정의 진공도(예를 들면, 10-5Pa대)가 되도록 감압한다.
다음으로, 스테이지(10)에 기판(W)(Si웨이퍼)를 탑재하고, 그와 동시에 전원 장치(16),(21)를 작동시켜 상코일(13u) 및 캐소드 코일(18)에 통전하여 타겟(3)의 전면 및 기판(W)의 전면 사이에 수직인 자력선(M)을 발생시킨다.
그리고 진공 챔버(2)안의 압력이 소정치에 도달한 후에 진공 챔버(2) 안에 아르곤 가스 등(스퍼터링 가스)을 소정의 유량으로 도입하면서 DC 전원(9)에서 타겟(3)으로 소정의 음의 전위를 인가(전력 투입)한다.
이로써 진공 챔버(2) 안에 플라즈마 분위기를 생성한다.
이 경우, 제1 자기장 발생부(4)에 의해 발생한 자기장에 의해 스퍼터링면(3a)이 노출되는 공간(전방 공간)에서 전리된 전자 및 스퍼터링에 의해 생긴 2차 전자가 포착되어 스퍼터링면(3a)이 노출되는 공간에서 플라즈마가 발생한다.
플라즈마중의 아르곤 이온 등 희가스 이온이 스퍼터링면(3a)에 충돌함으로써 스퍼터링면(3a)이 스퍼터링되고 스퍼터링면(3a)에서 기판(W)을 향해 Cu 원자 또는 Cu 이온이 비산된다.
이 때, 특히 정전하를 가진 Cu가 비산되는 방향이 수직 자기장에 의해 기판(W)의 연직 방향으로 변경되고, 기판(W)의 전면에서 스퍼터링 입자가 기판(W)에 대해 대략 수직으로 입사되어 부착된다. 이로써 기판(W)의 전면에서 미세 홀 및 트렌치(H)에 양호한 피복성으로 피막이 성막된다.
아울러 본 실시형태에서는 상코일(13u), 하코일(13d) 및 캐소드 코일(18)에 통전하여 수직 자기장을 발생시키는 장치를 설명하였으나, 타겟(3)의 전면 및 기판(W)의 전면 사이에 수직인 자력선(M)을 발생시킬 수 있는 장치라면, 본 발명은 장치 구조를 한정하지 않는다. 예를 들면, 공지의 소결 자석을 진공 챔버의 안쪽 또는 바깥쪽에 적절히 배치함으로써 진공 챔버 내에 수직 자기장을 형성해도 좋다.
또 본 실시형태에서는, 타겟(3)보다 수직 자기장에서의 상류측에 설치되어 있는 제3 자기장 발생부를 구비한 성막 장치(1)를 설명하였으나, 본 발명에서는, 제2 자기장 발생부(13)에서 보아 기판(W)보다 하류측에 제4자기장 발생부가 설치되어 있어도 좋다.
<실시예>
다음으로, 본 발명의 성막 장치 및 성막 방법의 실시예를 설명하기로 한다.
본 실시예에서는, 도 1에 도시한 성막 장치(1)를 사용하여 기판(W)상에 Cu막을 성막하였다.
구체적으로, φ300㎜의 Si웨이퍼 표면 전체에 실리콘 산화물막이 형성되고, 이 실리콘 산화물막에 공지의 방법으로 미세 트렌치(폭 40㎚, 깊이 140㎚)가 패터닝에 의해 형성된 기판(W)을 준비하였다. 또 타겟으로서는, Cu의 조성비가 99%이고 스퍼터링면의 직경이 φ400㎜로 제작된 타겟을 사용하였다. 타겟과 기판간의 거리를 400㎜로 설정함과 동시에 상코일(13u)의 하단과 타겟(3)간의 거리 및 하코일(13d)의 상단과 기판(W)간의 거리를 각각 50㎜로 설정하였다. 또 상코일(13u)의 상단과 캐소드 코일(18)의 하단 간의 거리를 200㎜로 설정하였다.
또한 성막 조건으로서, 스퍼터링 가스로서 Ar를 사용하고 이 가스를 15sccm의 유량으로 진공 챔버내에 도입하였다. 또 타겟에 공급되는 투입 전력을 18kW(전류30A)로 설정하였다. 각 코일(13u),(13d),(18)에 공급되는 전류치로서, 하향의 수직 자기장이 진공 챔버 내에 발생하도록 마이너스 극성의 전류치를 인가하였다. 또 코일(13u),(13d),(18)에 공급되는 전류치의 각각은, 전류치를 변화시킴으로써 피복성이 변화되는 것을 확인하기 위해, 표 1에 도시한 3가지 조건의 전류치를 인가하였다.
다음으로, 3가지 조건의 각각을 구체적으로 설명하기로 한다.
조건1은, 캐소드 코일(18)에 전류를 인가하지 않고 상코일(13u) 및 하코일(13d)에 각각 -15A를 인가하는 조건이다.
조건2는, 상코일에 13u에 전류를 인가하지 않고 캐소드 코일(18)과 하코일(13d)에 각각 -15A를 인가하는 조건이다.
조건3은, 캐소드 코일(18)에-25A를 인가하고 상코일(13u) 및 하코일(13d)에 각각 -15A를 인가하는 조건이다.
즉, 조건2는, 상코일(13u)에 공급되는 전류치를 I(2u)로 정의하고, 하코일(13d)에 공급되는 전류치를 I(2d)로 정의하고, 캐소드 코일(18)에 공급되는 전류치를 I(3)로 정의한 경우, 관계식I(2d)=I(3)을 충족함과 동시에 관계식I(2u)=0을 충족하는 조건이다.
또 조건3은, 관계식I(2u)=I(2d)를 충족함과 동시에 관계식I(2u)<I(3) 또는 관계식I(2d)<I(3)을 충족하는 조건이다.
그리고 조건1?조건3 각각에서는, 스퍼터링 시간을 10초로 설정하여 Cu막을 성막하였다.
전류치(A) 보텀 커버리지
(Tb/Ta)		 사이드 커버리지
(Tc/Td)
I3
(캐소드
코일)		 I2u
(상
코일)		 I2d
(하
코일)		 저면
중앙부
(Tb1/
Ta)		 저면
단부1
(Tb2/
Ta)		 저면
단부2
(Tb3/
Ta)		 상부
(Td1/
Tc1)		 하부
(Td2/
Tc2)
조건1 0 -15 -15 75.6% 73.0% 61.8% 64.3% 79.5%
조건2 -15 0 -15 87.8% 78.0% 68.3% 64.3% 89.9%
조건3 -25 -15 -15 88.1% 87.3% 78.5% 100% 100%
상술한 바와 같이, 각 코일(13u),(13d),(18)에 공급되는 전류치를 변화시켜 기판(W)상에 Cu막을 형성하고, 형성된 Cu막을 평가하였다.
평가 기준(평가 항목)은, 미세 트렌치의 측벽 및 저면에 성막된 Cu막의 형상, 즉, 보텀 커버리지 및 싸이드 커버리지이다. 도 3은, Cu막이 성막된 고 어스펙트비의 미세 트렌치를 모식적으로 도시한 단면도이다.
우선 상술한 각 조건에 의해 형성된 Cu막의 막두께, 즉, 미세 트렌치 저부에 성막된 Cu막의 막두께와 미세 홀의 주위면에 성막된 Cu막의 막두께에 기초하여 보텀 커버리지를 산출하고, 각 조건에서의 보텀 커버리지를 비교하여 평가하였다.
도 3에 도시한 미세 홀(H)의 주위면에 형성되는 막의 두께 Ta와, 미세 홀의 저면에 형성되는 막의 두께 Tb를 각각 측정하여 두께 Tb를 두께 Ta로 나눈 값, 즉, 보텀 커버리지(Tb/Ta)를 산출하였다.
표 1에 보텀 커버리지를 산출한 결과를 나타낸다.
표 1은, 기판(W)의 중앙부(기판 중심부에서 반경 20㎜이내의 영역) 및 외주부(기판 중심에서 거리 130㎜만큼 떨어진 기판의 바깥쪽 영역(외주부))에서의 보텀 커버리지가 산출된 결과를 나타낸다. 기판(W)의 중앙부에서는, 미세 홀의 저부 중앙부의 보텀 커버리지(Tb1/Ta)를 측정하였다.
한편 기판(W)의 외주부에서는 스퍼터링 입자가 경사진 각도로 입사, 부착되는 것으로 생각되며, 미세 홀의 저부 양단부에서의 보텀 커버리지(Tb2/Ta,Tb3/Ta)를 측정하였다.
조건1과 조건2를 비교하면, 캐소드 코일(18)을 사용하여 Cu막을 형성하는 조건2에 의해 얻어진 Tb1/Ta,Tb2/Ta,Tb3/Ta의 값(퍼센티지)이 조건1의 값보다 높다는 결과가 얻어졌다. 이것은, 도 2b에 도시한 바와 같이, 수직인 자력선(M)이 타겟을 통과하는 것이 보텀 커버리지에 좋은 영향을 미친다는 것을 나타낸다.
또 조건2와 조건3을 비교하면, 조건3에 의해 얻어진 Tb1/Ta,Tb2/Ta,Tb3/Ta의 값(퍼센티지)이, 조건2에 의해 얻어진 Tb1/Ta,Tb2/Ta,Tb3/Ta보다 높다는 결과가 얻어졌다. 여기에서 조건3은, 상코일(13u) 및 하코일(13d)에 인가되는 전류치가 같고, 상코일(13u) 및 하코일(13d)에 인가되는 전류치보다 큰 전류치를 캐소드 코일(18)에 인가함으로써 Cu막을 형성하는 조건이다.
이것은, 타겟(3)의 상류측에 위치하는 캐소드 코일(18)에 인가하는 전류치를 상코일(13u) 및 하코일(13d)에 인가되는 전류치보다 크게 함으로써 보텀 커버리지에 좋은 영향을 미친다는 것을 나타낸다. 구체적으로, 타겟(3)의 전위치 및 후위치 사이의 자기장 경사, 즉, 스퍼터링면(3a)에 노출되는 타겟(3)에 가까운 위치와 제1 자기장 발생부(4)에 면한 타겟(3)에 가까운 위치 사이의 자기장 경사를 크게 하는 것이 보텀 커버리지에 좋은 영향을 미친다.
이어서, 상술한 각 조건에 의해 형성된 Cu막에 기초하여 싸이드 커버리지를 산출하고, 각 조건에서의 싸이드 커버리지를 비교하여 평가하였다.
도 3에 도시한 미세 홀(H)의 측면에서의 상부 면에 형성된 Cu막의 막두께로서 2곳(Tc1,Td1)에서의 막두께와, 미세 홀(H)의 측면에서의 하부 면에 형성된 Cu막의 막두께로서 2곳(Tc2,Td2)에서의 막두께를 측정하여 싸이드 커버리지(Td/Tc)를 산출하였다.
표 1에 싸이드 커버리지를 산출한 결과를 나타낸다.
조건1과 조건2를 비교하면, 캐소드 코일(18)을 사용하여 Cu막을 형성하는 조건2에 의해 얻어진 Td2/Tc2의 값(퍼센티지)이 조건1의 값보다 높다는 결과가 얻어졌다. 즉, 조건2에 의해 미세 홀(H)의 측면에 형성된 Cu막에서는, 측면 하부에서의 싸이드 커버리지가 향상된다는 것을 알 수 있었다.
조건3에 의해 미세 홀(H)의 측면에 형성된 Cu막의 막두께에서는, 측면 하부에서의 막두께가 측면 상부에서의 막두께에 비해 거의 변하지 않아 기판 외주부에서도 기판 중앙부의 피복성과 동일한 피복성을 실현할 수 있다는 것을 알 수 있었다.
이상의 결과로부터, 캐소드 코일에 전류치를 인가함으로써 커버리지가 개선된다는 것을 알 수 있었다. 특히 캐소드 코일, 상코일 및 하코일의 전류치가 각각 25A,15A,15A인 조건에 의해 형성된 막에서, 보텀 커버리지 및 싸이드 커버리지의 평가 결과가 모두 양호하였다. 따라서 기판의 외주부에 형성된 미세 홀의 단면에서, 미세 홀 저부와 한쪽 측벽 사이에 형성된 피막의 형상과, 그 저부와 다른 쪽 측벽 사이에 형성된 피막의 형상이 달라지는 커버리지의 비대칭성 문제점이 해소되었다.
본 발명은, 피처리체의 표면에 피막을 형성하기 위해 사용되는 성막 장치에 널리 적용 가능하며, 특히 박막 형성 방법의 일종인 스퍼터링법을 사용한 DC 마그네트론 방식의 성막 장치에 적용 가능하다.
C…캐소드 유닛, W…기판(피처리체), 1…성막 장치, 2…진공 챔버, 3…타겟, 3a…스퍼터링면, 4…제1 자기장 발생부, 4a…요크, 4b,4c…자석, 9…DC 전원(스퍼터링 전원), 10…스테이지, 11…가스관, 12…진공 배기 수단, 12a… 배기관, 13…제2 자기장 발생부, 13u…상코일(제1 발생부), 13d…하코일(제2 발생부), 14,19…코일 지지체, 15,20…도선, 16,21…전원 장치, 18…제3 자기장 발생부(캐소드 코일).

Claims (4)

  1. 성막 장치로서,
    성막면을 가진 피처리체와 스퍼터링면을 가진 타겟이 대향하도록 상기 피처리체 및 상기 타겟 모두가 배치되는 내부 공간을 갖는 챔버;
    상기 챔버 내를 감압하는 배기부;
    상기 스퍼터링면이 노출되는 상기 내부 공간에 자기장을 발생시키는 제1 자기장 발생부;
    상기 타겟에 음의 직류 전압을 인가하는 직류 전원;
    상기 챔버 내에 스퍼터링 가스를 도입하는 가스 도입부;
    상기 스퍼터링면의 전면과 상기 피처리체의 상기 성막면의 전면 사이에 수직인 자력선이 지나가도록 수직 자기장을 발생시키는 제2 자기장 발생부; 및
    상기 제2 자기장 발생부에서 보아 상기 타겟보다 상류측에 배치된 제3 자기장 발생부;
    를 포함하는 것을 특징으로 하는 성막 장치.
  2. 제1항에 있어서,
    상기 제2 자기장 발생부는, I(2u)로 정의된 전류치가 인가되어 상기 타겟에 가까운 위치에 배치된 제1 발생부와, I(2d)로 정의된 전류치가 인가되어 상기 피처리체에 가까운 위치에 배치된 제2 발생부를 가지고,
    상기 제3 자기장 발생부에는 I(3)로 정의된 전류가 인가되고,
    관계식I(2u)=I(2d)가 충족되고,
    관계식I(2u)<I(3) 또는 관계식I(2d)<I(3)이 충족되는 것
    을 특징으로 하는 성막 장치.
  3. 제1항에 있어서,
    상기 제2 자기장 발생부는, I(2u)로 정의된 전류치가 인가되어 상기 타겟에 가까운 위치에 배치된 제1 발생부와, I(2d)로 정의된 전류치가 인가되어 상기 피처리체에 가까운 위치에 배치된 제2 발생부를 가지고,
    상기 제3 자기장 발생부에는 I(3)로 정의된 전류가 인가되고,
    관계식I(2d)=I(3)이 충족되고,
    관계식I(2u)=0이 충족되는 것
    을 특징으로 하는 성막 장치.
  4. 성막 장치로서,
    성막면을 가진 피처리체와 스퍼터링면을 가진 타겟이 대향하도록 상기 피처리체 및 상기 타겟 모두가 배치되는 내부 공간을 갖는 챔버;
    상기 챔버 내를 감압하는 배기부;
    상기 스퍼터링면이 노출되는 상기 내부 공간에 자기장을 발생시키는 제1 자기장 발생부;
    상기 타겟에 음의 직류 전압을 인가하는 직류 전원;
    상기 챔버 내에 스퍼터링 가스를 도입하는 가스 도입부;
    상기 스퍼터링면의 전면과 상기 피처리체의 상기 성막면의 전면 사이에 수직인 자력선이 지나가도록 수직 자기장을 발생시키는 제2 자기장 발생부; 및
    상기 제2 자기장 발생부에서 보아 상기 피처리체보다 하류측에 배치된 제4자기장 발생부;
    를 포함하는 것을 특징으로 하는 성막 장치.
KR1020117029934A 2009-07-17 2010-07-15 성막 장치 KR20120023792A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-169448 2009-07-17
JP2009169448 2009-07-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020147008681A Division KR20140054421A (ko) 2009-07-17 2010-07-15 성막 장치

Publications (1)

Publication Number Publication Date
KR20120023792A true KR20120023792A (ko) 2012-03-13

Family

ID=43449440

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147008681A KR20140054421A (ko) 2009-07-17 2010-07-15 성막 장치
KR1020117029934A KR20120023792A (ko) 2009-07-17 2010-07-15 성막 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020147008681A KR20140054421A (ko) 2009-07-17 2010-07-15 성막 장치

Country Status (6)

Country Link
US (1) US9005413B2 (ko)
JP (1) JP5373904B2 (ko)
KR (2) KR20140054421A (ko)
CN (1) CN102471878B (ko)
TW (1) TWI403604B (ko)
WO (1) WO2011007831A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101687302B1 (ko) * 2015-06-12 2016-12-16 주식회사 에스에프에이 스퍼터 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6009220B2 (ja) * 2012-05-21 2016-10-19 住友重機械工業株式会社 成膜装置
US9953813B2 (en) * 2014-06-06 2018-04-24 Applied Materials, Inc. Methods and apparatus for improved metal ion filtering
JP6126155B2 (ja) * 2015-03-31 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP7438853B2 (ja) 2020-06-05 2024-02-27 株式会社アルバック マグネトロンスパッタリング装置
KR102647736B1 (ko) * 2021-03-05 2024-03-14 에이피시스템 주식회사 스퍼터링 장치 및 스퍼터링 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136230A (ja) 1983-12-24 1985-07-19 Ulvac Corp 基板表面の整形装置
JPS61158032A (ja) * 1984-12-28 1986-07-17 Fujitsu Ltd 垂直磁気記録媒体の製造方法
JP2674995B2 (ja) * 1987-03-11 1997-11-12 株式会社日立製作所 基板処理方法およびその装置
JPH01132765A (ja) * 1987-11-19 1989-05-25 Matsushita Electric Ind Co Ltd マグネトロンスパッタ装置
JPH02156536A (ja) * 1988-12-08 1990-06-15 Hitachi Ltd 膜形成方法およびそれに用いるスパッタ装置ならびにこれを用いた高集積型半導体装置の製造方法
JPH03111563A (ja) 1989-09-26 1991-05-13 Ube Ind Ltd イオンアシストスパッタリング方法および装置
US5907220A (en) 1996-03-13 1999-05-25 Applied Materials, Inc. Magnetron for low pressure full face erosion
US7718042B2 (en) * 2004-03-12 2010-05-18 Oc Oerlikon Balzers Ag Method for manufacturing sputter-coated substrates, magnetron source and sputtering chamber with such source
US7527713B2 (en) * 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing
JP2008047661A (ja) 2006-08-14 2008-02-28 Seiko Epson Corp 成膜装置及び半導体装置の製造方法
US7922880B1 (en) * 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
WO2009038091A1 (ja) 2007-09-19 2009-03-26 Ulvac, Inc. 太陽電池の製造方法
WO2009040972A1 (ja) 2007-09-26 2009-04-02 Shinmaywa Industries, Ltd. シートプラズマ成膜装置
KR101603798B1 (ko) 2007-10-26 2016-03-15 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 관통 실리콘 비아 금속화에 대한 고전력 마그네트론 스퍼터링의 적용
JP5301458B2 (ja) 2007-11-28 2013-09-25 株式会社アルバック スパッタ装置及び成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101687302B1 (ko) * 2015-06-12 2016-12-16 주식회사 에스에프에이 스퍼터 장치

Also Published As

Publication number Publication date
CN102471878A (zh) 2012-05-23
WO2011007831A1 (ja) 2011-01-20
KR20140054421A (ko) 2014-05-08
TWI403604B (zh) 2013-08-01
US20120103801A1 (en) 2012-05-03
TW201122140A (en) 2011-07-01
US9005413B2 (en) 2015-04-14
JP5373904B2 (ja) 2013-12-18
JPWO2011007831A1 (ja) 2012-12-27
CN102471878B (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
KR20120023799A (ko) 성막 장치 및 성막 방법
EP2345750A1 (en) Thin film-forming sputtering device
KR20120023792A (ko) 성막 장치
KR101344085B1 (ko) 성막 방법 및 성막 장치
JP5550565B2 (ja) スパッタリング装置及びスパッタリング方法
KR20110033184A (ko) 스퍼터링 장치 및 스퍼터링 방법
US20120111722A1 (en) Film-forming apparatus
KR101429069B1 (ko) 성막 장치 및 성막 방법
JP2011256441A (ja) スパッタリング方法
JP2018076561A (ja) 成膜方法及び成膜装置
JP5693175B2 (ja) スパッタリング方法
JP5558020B2 (ja) 成膜方法
JP2012001761A (ja) 成膜装置及び成膜方法
JP2013001965A (ja) スパッタリング方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent