KR20120016261A - 인듐 공핍 메커니즘을 이용하여 인듐-함유 기판 상에 성장된 반도체 디바이스 - Google Patents

인듐 공핍 메커니즘을 이용하여 인듐-함유 기판 상에 성장된 반도체 디바이스 Download PDF

Info

Publication number
KR20120016261A
KR20120016261A KR1020117028806A KR20117028806A KR20120016261A KR 20120016261 A KR20120016261 A KR 20120016261A KR 1020117028806 A KR1020117028806 A KR 1020117028806A KR 20117028806 A KR20117028806 A KR 20117028806A KR 20120016261 A KR20120016261 A KR 20120016261A
Authority
KR
South Korea
Prior art keywords
layer
indium
semiconductor
substrate
dopant
Prior art date
Application number
KR1020117028806A
Other languages
English (en)
Inventor
토마스 제이 밀러
마이클 에이 하세
샤오꾸앙 쑨
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20120016261A publication Critical patent/KR20120016261A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

출원인은 특정 반도체 기판 상에 성장된 II-VI 반도체 디바이스의 이상 거동을 관찰하였고, 이상 거동이 성장 동안 기판으로부터의 인듐 원자가 II-VI 층 내로 이동한 결과일 수 있다고 결정하였다. 인듐은 따라서 기판 상에 성장된 II-VI 층들 중 하나 이상의 층, 특히 성장 기판에 가까운 층에서 의도하지 않은 도펀트가 될 수 있고, 디바이스 성능에 악영향을 줄 수 있다. 양호한 디바이스 성능을 유지하기 위해, 성장층에서 짧은 거리 내의 이동하는 인듐을 공핍시키는 데, 또는 실질적으로 인듐이 기판 밖으로 이동하지 못하게 하는 데, 또는 다른 방식으로 II-VI 기능층(functional II-VI layer)을 이동하는 인듐으로부터 실질적으로 격리시키는 데 효과적인 각종의 반도체 구조체 및 기법이 기술되어 있다.

Description

인듐 공핍 메커니즘을 이용하여 인듐-함유 기판 상에 성장된 반도체 디바이스{Semiconductor Devices Grown on Indium-Containing Substrates Utilizing Indium Depletion Mechanisms}
관련 출원
본 출원은 본 출원과 동일자로 출원된 하기의 미국 특허 출원(참조 문헌으로서 본 명세서에 포함됨)에 관한 것이다: 발명의 명칭이 "Re-Emitting Semiconductor Construction With Enhanced Extraction Efficiency(향상된 추출 효율을 갖는 재방출 반도체 구조체)"인 미국 특허 출원 제61/175,640호(대리인 사건 번호 64759US002), 및 발명의 명칭이 "Re-Emitting Semiconductor Carrier Devices For Use With LEDs and Methods of Manufacture(LED에서 사용되는 재방출 반도체 캐리어 디바이스 및 제조 방법)"인 미국 특허 출원 제61/175,636호(대리인 사건 번호 65435US002).
본 발명은 일반적으로 반도체 조명 부품(이들로 제한되지 않음)을 비롯한 고체 상태 반도체 디바이스에 관한 것이다.
매우 다양한 반도체 디바이스, 및 반도체 디바이스 제조 방법이 공지되어 있다. 이들 디바이스 중 일부는 가시광 또는 근가시광(예를 들어, 자외선광 또는 근적외선광)과 같은 광을 방출하도록 설계되어 있다. 일례는 발광 다이오드(LED) 및 레이저 다이오드를 포함한다. 다른 디바이스는 광을 검출하도록 설계되어 있다. 일례는 반도체 포토다이오드 및 CCD(charge coupled device, 전하 결합 소자)를 포함한다. 또 다른 디바이스는 광을 검출하지도 방출하지도 않고 전자 신호 기능을 제공하도록 설계되어 있다. 일례는 반도체 다이오드, 트랜지스터 및 집적 회로 디바이스를 포함한다.
RSC(re-emitting semiconductor construction, 재방출 반도체 구조체)는 광을 방출하도록 설계된 반도체 디바이스의 일례이다. LED와 달리, RSC는 광을 방출하기 위해 외부 전자 회로로부터의 전기 구동 전류를 필요로 하지 않는다. 그 대신에, RSC는 RSC의 활성 영역에서 제1 파장 λ1의 광을 흡수함으로써 전자-정공 쌍을 발생한다. 이들 전자와 정공은 이어서 활성 영역 내의 전위 우물에서 재결합하여 제1 파장 λ1과 상이한 제2 파장 λ2의 광을 방출하고, 선택적으로 전위 우물의 수 및 그의 설계 특징에 따라 또다른 파장 λ3, λ4, 및 기타의 광을 방출한다. 제1 파장 λ1의 개시용 방사선(initiating radiation) 또는 "펌프 광(pump light)"은 전형적으로 RSC에 결합된 청색, 자색 또는 자외선 방출 LED에 의해 제공된다. 예시적인 RSC 디바이스, 그 구성 방법, 그리고 관련 디바이스 및 방법이, 예를 들어, 미국 특허 제7,402,831호(Miller 등), 미국 특허 출원 공개 US 2007/0284565(Leatherdale 등) 및 US 2007/0290190(Haase 등), PCT 공개 WO 2009/048704(Kelley 등), 그리고 2008년 6월 26일자로 출원된, 발명의 명칭이 "Semiconductor Light Converting Construction(반도체 광 변환 구조체)"인 계류 중의 미국 출원 제61/075,918호(대리인 사건 번호 64395US002)(이들 모두는 참조 문헌으로서 본 명세서에 포함됨)에서 찾아볼 수 있다.
본 명세서에서 특정의 파장의 광을 언급할 때, 특정의 파장에서 피크 파장을 갖는 스펙트럼을 가지는 광을 말한다는 것을 잘 알 것이다.
RSC는 전형적으로 에피택셜 성장 기법을 사용하여 반도체 기판 상부에 일련의 반도체층을 성장시킴으로써 제조된다. 성장될 디바이스 층의 결정 격자에 대해 적어도 대략적인 격자 정합을 가지는 표면을 제공할 수 있도록 기판 물질이 선택된다. 이 선택 기준은 인듐을 포함하는 결정 매트릭스를 갖는 반도체 기판을 필요로 할 수 있다. RSC의 제조에서 사용되는 한가지 공지된 기판은 인화인듐(indium phosphide, InP)이다. 어떤 경우에, 기판은 두꺼운 기층 상부에 성장된 얇은 완충제층을 포함하고, 완충제층은 기층과 상이한 화학 구조를 가지며 디바이스 층의 성장이 시작되는 초기 표면(pristine surface)을 제공한다. RSC의 제조에 사용되는 예시적인 완충제층은 InP의 기층 상부에 성장된 갈륨 인듐 비소화물(gallium indium arsenide, GaInAs)이다.
일종의 RSC인 것으로 간주될 수 있는 VCSEL(vertical cavity surface emitting laser, 수직 공진형 표면 방출 레이저)는 광을 방출하도록 설계된 반도체 디바이스의 다른 일례이다. VCSEL은 질소를 포함하는 III-V족 펌프 광원과 같은 펌프 광원에 의해 방출된 제1 파장 광의 적어도 일부분을 제2 파장의 적어도 부분 간섭성 광(partially coherent light)으로 변환한다. VCSEL은 제2 파장의 광에 대한 광학 공동(optical cavity)을 형성하는 제1 및 제2 미러를 포함한다. 제1 미러는 제2 파장에서 실질적으로 반사성이며 제1 다층 적층물(multilayer stack)을 포함한다. 제2 미러는 제1 파장에서 실질적으로 투과성이며 제2 파장에서 부분 반사성 및 부분 투과성이다. 제2 미러는 제2 다층 적층물을 포함한다. VCSEL은, 제1 미러와 제2 미러 사이에 배치되며 제1 파장 광의 적어도 일부분을 제2 파장 광으로 변환하는 반도체 다층 적층물을 추가로 포함한다. 반도체 다층 적층물은 Cd(Mg)ZnSe 합금을 포함하는 양자 우물(quantum well)을 포함한다. 2008년 9월 4일자로 출원된, 발명의 명칭이 "Diode-Pumped Light Source(다이오드-펌프형 광원)"인 계류 중인 미국 특허 출원 제61/094,270호(대리인 사건 번호 64116US002)(참조 문헌으로서 본 명세서에 포함됨)를 참조한다.
출원인은 특정 반도체 기판 상에 성장된 II-VI 반도체 디바이스의 이상 거동을 관찰하였고, 이상 거동이 성장 동안 기판으로부터의 인듐 원자가 II-VI 층 내로 이동한 결과일 수 있다고 결정하였다. 인듐은 따라서 기판 상에 성장된 II-VI 층들 중 하나 이상의 층, 특히 성장 기판에 가까운 층에서 의도하지 않은 도펀트가 될 수 있고, 디바이스 성능에 악영향을 줄 수 있다. 의도하지 않은 인듐 도펀트는, 예를 들어, 하나 이상의 다른 도펀트의 효과를 약화 또는 중화시킬 수 있거나, 소수 캐리어에 대한 암재결합(dark recombination) 경로를 제공할 수 있다.
본 출원은 따라서, 그 중에서도, 성장층에서 짧은 거리 내의 이동하는 인듐을 공핍시키는 데, 또는 실질적으로 인듐이 기판 밖으로 이동하지 못하게 하는 데, 또는 다른 방식으로 II-VI 기능층(functional II-VI layer)을 이동하는 인듐으로부터 실질적으로 격리시키는 데 효과적인 각종의 반도체 구조체 및 기법을 개시하고 있다.
일부 실시 형태에서, 반도체 구조체는 인듐을 함유하는 III-V 반도체 기판, 그리고 기판 상부에 형성된 적어도 제1 및 제2 II-VI 반도체층 - 제1 층은 제2 층과 기판 사이에 배치됨 - 을 포함한다. 이 구조체는 또한 기판과 제1 층 사이에 배치된 계면을 포함한다. 기판 및/또는 제1 층은 기판으로부터 제2 층으로의 인듐의 이동을 제한하도록 구성되어 있다. 제1 층은, 예를 들어, 기판으로부터 이동한 인듐을 공핍시키는 데 효과적인 양으로 염소와 같은 도펀트를 포함할 수 있다. 대안적으로, 제1 층은 이동하는 인듐을 공핍시키는 데 효과적인 도펀트를 포함하지 않을 수 있고, 오히려 상당한 양의 인듐이 제2 II-VI 층에 도달하지 않도록 기판으로부터 이동하는 인듐을 공핍시키는 데 충분한 두께를 제공받을 수 있다. 다른 경우에, 기판은 기층 및 완충제층 - 완충제층은 계면에 대응하는 주 표면을 가짐 -을 포함할 수 있고, 완충제층은 주 표면에 근접한 단층(monolayer)에서 급격한 인듐의 공핍을 나타낼 수 있다.
또한, 인듐을 함유하는 III-V 반도체 기판, 및 기판 상부에 형성된 II-VI 반도체층을 포함하는 반도체 구조체가 개시되어 있다. 기판은 기층 및 기층 상에 형성된 완충제층을 포함하고, 기층은 매트릭스 요소로서 인듐을 포함하는 제1 III-V 반도체 물질로 이루어져 있고, 완충제층은, 기층으로부터 II-VI 층으로의 인듐의 이동이 실질적으로 방지되도록, 매트릭스 요소로서 인듐을 포함하지 않는 제2 III-V 반도체 물질로 이루어져 있다. 제1 III-V 반도체 물질은 도핑된 또는 도핑되지 않은 인화인듐(InP)일 수 있고, 제2 III-V 반도체 물질은 도핑된 또는 도핑되지 않은 GaAsSb, AlAsSb, 및 AlGaAsSb의 그룹 중에서 선택될 수 있다.
또한, 인듐 도펀트 및 다른 도펀트를 함유하는 제1 II-VI 반도체층, 및 제1 층 상부에 형성된 제2 II-VI 반도체층을 포함하는 반도체 구조체가 개시되어 있다. 다른 도펀트는 제1 층의 성장 단계 동안 인듐 도펀트의 공핍을 증진시키는 데 효과적인 양으로 제1 층에 존재할 수 있고, 제2 층은 제1 층에서의 인듐의 평균 농도 미만인 평균 농도의 인듐을 함유할 수 있다. 다른 도펀트는 알루미늄(Al) 및/또는 갈륨(Ga), 예를 들어, 알루미늄(Al), 염소(Cl), 갈륨(Ga), 브롬(Br), 요오드(I), 및 불소(F)의 그룹 중에서 선택된 n-형 도펀트를 포함할 수 있다.
또한, 인화인듐(InP)에 공칭 격자 정합되어 있고(nominally lattice-matched) 인듐 도펀트를 함유하는 제1 II-VI 반도체층을 포함하는 반도체 구조체가 개시되어 있다. 공칭 격자 정합은 제1 II-VI 층이 InP 기판 - 이 기판은 차후에 제거되었음 - 상에 성장되는 것의 결과일 수 있다. 인듐 도펀트는 제1 층의 두께 방향을 따라 1 마이크로미터 이하의 거리에 걸쳐, 또는 0.5 마이크로미터 이하의 거리에 걸쳐 적어도 1017 원자/㎤부터 1016 원자/㎤ 미만까지 변하는 농도를 나타낸다.
또한, 층들의 적층물을 포함하는 반도체 구조체가 개시되어 있고, 각각의 층은 인화인듐(InP)에 공칭 격자 정합되어 있는 II-VI 반도체 물질을 포함하고 있다. 층들 중 어느 것도 1016 원자/㎤ 초과의 인듐 농도를 나타내지 않는다. 대안적으로, 층들 중 어느 것도 1015 원자/㎤ 초과의 인듐 농도를 나타내지 않는다.
관련 방법, 시스템 및 물품이 또한 논의된다.
본 출원의 이들 태양 및 다른 태양이 이하의 상세한 설명으로부터 명백해질 것이다. 그러나, 어떠한 경우에도 상기 개요는 청구된 요지에 대한 제한으로서 해석되어서는 안되며, 그 요지는 절차의 수행 동안 보정될 수 있는 첨부된 특허청구범위에 의해서만 한정된다.
도 1은 반도체 기판 상부에 성장된 대표적인 반도체 디바이스를 포함하는 반도체 구조체의 개략 부분 측면도.
도 2는 성장 기판으로부터 분리된 후, 동작 중인 도 1의 반도체 디바이스의 개략 측면도.
도 3은 디바이스 층의 성장 동안 인듐 원자의 이동, 및 그 결과 얻어지는 디바이스 층 내에서의 깊이 또는 위치의 함수인 인듐의 농도 프로파일을 개략적으로 나타내는 부가적인 도면 요소를 갖는 도 1의 구조체의 개략 측면도.
도 4는 염소 도핑이 인듐 이동 길이 또는 깊이를 감소시키는 데 가질 수 있는 효과를 나타내는, 인화인듐 기판 상에 성장된 각종의 II-VI 디바이스에 대한 깊이 또는 위치의 함수인 측정된 인듐 농도의 그래프.
이들 도면에서, 동일한 도면 부호는 동일한 요소를 가리킨다.
도 1에서, 반도체 구조체(100)는 반도체 기판(104) 상부에 성장된 반도체 디바이스(102)를 포함한다. "~상부에"라는 용어는, 본 명세서에서 사용되는 바와 같이, 국소 환경의 중력장에 대한 특정의 배향으로 제한되지 않고, 단지 한 요소가 다른 요소 상에 배치되어 있는 것 - 달리 언급하지 않는 한, 선택적으로 하나 이상의 중간 요소가 이들 사이에 배치되어 있음 - 을 말한다. 따라서, 제1 요소가 제2 요소의 (중력의 관점에서 볼 때) "하부" 표면 상에 배치되어 있더라도, 제1 요소가 제2 요소의 "상부에" 있을 수 있다.
기판(104)은 전형적으로 자동화된 취급 및 처리를 용이하게 해주기 위해 웨이퍼 형태로 되어 있지만, 꼭 그럴 필요는 없다. 얇은 평면 형상의 웨이퍼는 z-축(또는 두께 방향)이 웨이퍼의 주 표면에 수직이고 x-축 및 y-축이 횡방향 또는 면내 방향(in-plane direction)에 대응하는, 도시된 바와 같은 국소 직교 좌표계를 정의할 수 있다. 도시된 바와 같이, 기판(104)은 실질적으로 단결정인 반도체 기층(106) 및 실질적으로 단결정인 반도체 완충제층(108)을 포함한다. 기층(106)은 전형적으로 완충제층(108)보다 적어도 100배 더 두껍고, 따라서 기층(106)은 전형적으로 그의 벌크 또는 거시적 기계적 특성을 갖는 기판(104)을 제공한다. 완충제층(108)은, 필요한 경우 기층의 표면으로부터 임의의 자연 산화물(native oxide)을 제거한 후에, MBE(molecular beam epitaxy, 분자 빔 에피택시) 또는 임의의 다른 적당한 기법을 사용하여 기층(106) 상부에 성장된다. 완충제층(108)은 바람직하게는 실질적인 초기 표면(108a) - 이 초기 표면으로부터 디바이스 층이 성장됨 - 을 갖는 실질적으로 결함이 없는 층을 제공한다. 완충제층(108)은 임의의 원하는 두께를 가질 수 있지만, 전형적으로 1 마이크로미터(1 미크론) 이하 정도이다.
기층(106) 및 완충제층(108)은, 각각, 기재 반도체 물질 및 완충제 반도체 물질로 이루어져 있다. 이하의 설명에서, 이들 반도체 물질 둘다가, 달리 언급하지 않는 한, 물질의 결정 매트릭스에 인듐을 포함하는 것으로 가정할 것이다. 예를 들어, 기재 반도체 물질은 인화인듐(InP)이거나 이를 포함할 수 있고, 완충제 반도체 물질은 갈륨 인듐 비소화물(GaInAs), 또는 인듐을 포함하는 다른 반도체 합금이거나 이를 포함할 수 있다. 예시적인 실시 형태에서, 기층(106) 및 완충제층(108) 각각은 인듐을 함유하는 III-V 반도체 물질을 포함한다.
성장 기판(104) 및 성장 표면(108a)이 적절히 준비된 후에, 반도체 디바이스(102)를 이루게 될 일련의 실질적으로 단결정인 반도체층을 성장시키거나 다른 방식으로 형성하기 위해 MBE 또는 임의의 다른 적당한 기법이 사용된다. 도시된 디바이스에서, 제1 윈도우 층(110)이 표면(108a) 상부에 성장되고, 이어서 디바이스의 활성 영역(112)을 형성하는 일군의 상대적으로 더 얇은 층이 성장되며, 이어서 제2 윈도우 층(1114)이 성장된다. 반도체 디바이스 제조 기술 분야의 당업자에게 명백할 것인 바와 같이, 성장 챔버 내로 유입될 소스 플럭스(source flux) 및 다른 공정 파라미터(시간 및 온도 등)를 적절히 선택함으로써 각각의 개별 층의 조성, 모폴로지 및 두께가 제어된다. 성장 방향은, 도시된 바와 같이, 플러스 z-방향에 대응하는 것으로 표시되어 있다.
디바이스(102)는 앞서 언급한 바와 같은 각종의 상이한 반도체 디바이스 중 임의의 디바이스를 나타낼 수 있다. 일부 실시 형태에서, 디바이스(102)는 앞서 기술한 바와 같은 VCSEL이거나 이를 포함할 수 있다. 일부 실시 형태에서, 디바이스(102)는 RSC이거나 이를 포함할 수 있다.
디바이스(102)가 RSC이거나 이를 포함하는 경우에, 간략히 말하면, 활성 영역(112)은 하나 이상의 전위 우물과, 선택적으로 하나 이상의 흡수층을 포함한다. 활성 영역에서, 제1 파장 λ1의 광이 흡수되어, 전자-정공 쌍을 발생한다. 전자-정공 쌍은 전위 우물(들)에서 재결합되어, 제1 파장과 상이한 제2 파장 λ2의 광을 방출한다. 예시적인 실시 형태에서, 제2 파장 λ2는 가시 파장, 예를 들어, 녹색, 황색, 호박색, 오렌지색, 또는 적색 광에 대응하는 파장이고, 제1 파장 λ1보다 더 길다. 제1 파장 λ1의 개시용 방사선 또는 "펌프 광"은 RSC에 결합된 청색, 자색 또는 자외선 방출 LED에 의해 제공될 수 있다. RSC의 활성 영역은 단지 하나의 전위 우물을 가질 수 있거나, 다수의 전위 우물을 포함할 수 있다. 후자의 경우에, 다수의 전위 우물은 동일한 파장의 광을 방출하도록 설계될 수 있거나, 상이한 파장의 광을 방출하도록 설계될 수 있다. 후자의 경우에, 제2 파장 λ2 뿐만 아니라 제3 파장 λ3 그리고 선택적으로 제4 파장 λ4 등이 상이한 전위 우물에 의해 생성될 수 있다. 흡수층(들)의 조성은 제1 파장 λ1의 광의 실질적인 흡수를 제공할 전이 에너지를 제공하도록 선택된다. 전위 우물(들)에 대한 흡수층의 두께 및 배열은 흡수층의 흡수 특성 및 제1 파장의 펌프 광원(pump source)의 스펙트럼 분포에 기초하여 최적의 성능을 내도록 설계될 수 있다. 전위 우물층(들)의 조성은 흡수층(들)의 전이 에너지 미만의 전이 에너지를 제공하도록 선택된다. 어떤 경우에, 양자화가 전이 에너지를 반도체 물질의 벌크 밴드 갭 에너지(bulk band gap energy)보다 위에 유지하도록 주어진 전위 우물층을 충분히 얇게 만드는 것이 바람직할 수 있다. 이러한 전위 우물은 양자 우물로 간주될 수 있다. 어떤 경우에, 전위 우물들 중 하나 이상 또는 전부가 임의의 pn 접합부 내에 위치하지 않도록 전위 우물 근방의 층 구조가 설계될 수 있다.
디바이스(102)가 RSC이거나 이를 포함하는 그 경우를 여전히 참조하면, 디바이스는 또한 윈도우 층(110, 114)을 포함할 수 있다. 이들 층 중 하나 또는 둘다가 활성 영역 내의 흡수층(들)의 밴드 갭 에너지보다 크고 전위 우물(들)의 전이 에너지보다 큰 밴드 갭 에너지를 가지는 조성물을 사용하여 성장될 수 있다. 윈도우 층(110, 114) 중 하나 또는 둘다는 따라서 방출된 파장 λ2, λ3 등의 광에 실질적으로 투명하도록 제조될 수 있다. 이러한 층(들)의 밴드 갭 에너지가 충분히 높은 경우, 이러한 층 또는 층들은 또한 제1 파장 λ1의 펌프 광에 실질적으로 투명하도록 제조될 수 있다. 앞서 기술한 윈도우 층(110, 114) 및 활성 영역(112)의 얇은 층 이외에, RSC는 또한, 예를 들어, 하나 이상의 경사 조성물층(graded composition layer), 광 필터링층, 반사층, 및 반사-방지층과 같은 다른 기능층을 포함할 수 있다. 광 필터링층의 일례는 흡수층(들)에 의해 흡수되지 않는 펌프 광원에 의해 공급되는 단파장 광은 거의 전부 흡수하지만 전위 우물(들)로부터 나오는 재방출된 광은 대부분 투과시키는 층이며, 이 층은 때때로 "시안 차단체(cyan blocker)"라고 한다. 이러한 층은 펌프 광원과 마주하는 측면의 반대쪽에 있는 RSC의 측면 상에, 즉 활성 영역 및 특히 활성 영역의 전위 우물이 펌프 광원과 광 필터링층/시안 차단체 사이에 배치되도록 포함될 수 있다. 광 필터링층의 흡수 특성은 그의 밴드 갭 에너지의 적절한 조절에 의해 달성될 수 있다.
예시적인 실시 형태에서, 디바이스(102) 및 그의 성분층은 CdZnSe(cadmium zinc selenide, 카드뮴 아연 셀렌화물) 또는 CdMgZnSe(cadmium magnesium zinc selenide, 카드뮴 마그네슘 아연 셀렌화물)와 같은 II-VI 반도체 물질로 이루어져 있다. 이들 물질의 밴드 갭 에너지는, 예를 들어, 미국 특허 제7,402,831호(Miller 등)에 기술된 바와 같이, 결정 매트릭스에 있는 성분 요소의 상대적 비율의 적절한 조절에 의해 조정될 수 있다. 적절한 경우, 반도체는 또한 임의의 적당한 방법에 의해 또는 임의의 적당한 도펀트를 포함시키는 것에 의해 n-도핑되거나 p-도핑될 수 있다. 예를 들어, CdMgZnSe은 염소(Cl) 원자를 포함시키는 것에 의해 n-도핑될 수 있다. 이러한 도핑은, 결함에 관련되어 있을 수 있고 방사 방출에 기여하지 않는 다른 재결합 메커니즘에 비해, 전자-정공 쌍의 방사 재결합(radiative recombination)을 증진시키기 위해 사용될 수 있다.
많은 경우에, 층 성장 절차가 완료된 후에 반도체 디바이스(102)를 성장 기판(104)으로부터 격리시키는 것이 바람직하다. InP 기판 상에 성장된 RSC가 한가지 이러한 경우인데, 그 이유는 InP 기판이 가시광 및 자외광에 대해 실질적으로 불투명하기 때문이다. 이러한 경우에, 디바이스(102)의 기능 무결성을 유지하는 연삭, 에칭, 또는 임의의 다른 기법에 의해 성장 기판이 디바이스로부터 제거될 수 있다. 도 2는 기판(104)의 제거 후의 도 1의 디바이스(102)를 나타낸 것이다. 디바이스의 외측 주 표면(102a, 102b)을 본 명세서에서 각각 "종료 표면(ending surface)" 및 "시작 표면(starting surface)"이라고 하며, 이들 용어는 디바이스의 성장 순서를 나타낸다. 디바이스의 한쪽 측면에 광원(210)이 제공되고, 디바이스의 다른쪽 측면에 검출기(212)가 제공된다. LED이거나 이를 포함할 수 있는 광원(210)은 제1 파장 λ1의 광을 방출한다. 펌프 광이라고 하는 이 광의 적어도 일부는 시작 표면(102b)에서 RSC에 들어가고, 윈도우 층(110)을 통과하며, 활성 영역(112)에서 흡수된다. 활성 영역에서, 흡수된 광으로부터의 에너지는 전위 우물에 의해 제2 파장 λ2의 광으로서 재방출된다. 이 재방출된 광의 적어도 일부는 윈도우 층(114)을 통과하고, 종료 표면(102a)에서 RSC를 빠져나가며, 검출기(212)에서 수집된다.
앞서 언급한 바와 같이, 인듐을 함유하는 III-V 반도체 기판 상에 성장된 II-VI 반도체 RSC 디바이스의 이상 거동을 관찰하였다.
이상 거동이 나타나는 한가지 방식은 실질적으로 대칭인 디바이스에서의 상당한 비대칭 성능이다. 예를 들어, 도 2의 디바이스(102)의 실시 형태는, x-y 평면에 평행하고 활성 영역(112)을 양분하는 기준 평면에 대해, 실질적인 경면 대칭을 갖도록 설계될 수 있다. 이러한 디바이스에서, 기준 평면의 한쪽에 주어진 거리에 배치되는 임의의 주어진 반도체층이 기준 평면의 다른쪽에 실질적으로 동일한 주어진 거리에 배치되는 실질적으로 동일한 조성 및 두께를 갖는 실질적으로 동등한 반도체층을 가진다. 이러한 디바이스는 대칭적인 층 구조를 갖는다고 말해진다. 물론, 기준 평면은 활성 영역(112) 뿐만 아니라 전체 디바이스(102)도 양분한다.
실질적으로 대칭적인 층 구조를 갖는 RSC가 InP 기판 상에 제조되었고 펌프 광원으로서 사용되는 440 ㎚ 레이저 다이오드를 갖는 적분구에서 테스트되었다. 디바이스는 실질적으로 대칭인 적층물 설계에서 이하의 표 2에 나타낸 것과 유사한 CdMgZnSe의 층 및 CdZnSe의 층을 포함하는 II-VI 반도체층을 사용하였다. 이 대칭적인 디바이스는, 디바이스의 시작 표면(102b)이 광원과 마주하고 있는지 또는 그 대신에 종료 표면(102a)이 광원과 마주하고 있는지에 상관없이, 동일한 축광 효율(photoluminescent efficiency)을 제공할 것으로 예상되었다. 이 점에서, "축광 효율"은 RSC에 의해 재방출되는 총 광학 파워를 광원(210)에 의해 방출되고 RSC에 의해 흡수되는 총 광학 파워로 나눈 비를 말한다.
그렇지만, 대칭적인 RSC 디바이스의 2개의 배향에 대해 실질적으로 동일한 축광 효율을 관찰하지 않고, 뜻밖에도 실질적으로 상이한 축광 효율을 관찰하였다. 한 배향에 대한 축광 효율 - 종료 표면(102a)이 광원과 마주하는 경우의 축광 효율 - 이 반대 배향에 대한 축광 효율 - 시작 표면(102b)이 광원과 마주하는 경우의 축광 효율 - 보다 훨씬 더 큰 것으로 관찰되었다. 전자의 축광 효율은 후자의 축광 효율보다 2 배 이상인 것으로 관찰되었다.
대칭적인 RSC 디바이스의 커패시턴스-전압 측정에서 예상치 못한 이상 거동이 또한 나타났다. 이 측정은 시작 표면(102b) 근방에 있는(따라서 II-VI / III-V 계면 근방에 있는) RSC 디바이스의 층에서의 낮은 레벨의 염소 도핑이 뜻하지 않은 억셉터에 의해 완전히 보상되었음을 나타내었다.
이하에서 더 상세히 논의하는 추가적인 조사는 MBE 성장 공정 동안 III-V 기판으로부터의 상당한 수의 인듐 원자가 반도체 디바이스(102)의 II-VI 층 내로 상당한 거리(예를 들어, 1 마이크로미터 이상 정도)를 이동했으며, 이 상당하지만(아주 비대칭적임) 의도하지 않은 인듐 도핑이 이상 거동의 유망한 요인이라는 것을 보여주었다. 인듐 이동이 도 3에 개략적으로 나타내어져 있고, 여기서 도 1로부터의 반도체 구조체(100)가 복제되어 있고 기판(104)으로부터 디바이스(102)의 다양한 층 내로 이동하는 인듐 원자를 간단한 방식으로 표현하기 위해 화살표(310, 312, 314)가 도면에 추가되어 있다. 인듐 원자의 농도가 II-VI / III-V 계면 근방에서 가장 크다는 것을 나타내기 위해, 화살표(310)의 폭은 화살표(312)의 폭보다 크고, 화살표(312)의 폭은 차례로 화살표(314)의 폭보다 크며, 농도는 계면으로부터의 거리가 증가함에 따라 실질적으로 단조적으로 감소한다. 이 거동은 또한 시작 표면(102b)[또는 성장 표면(108a)]으로부터 종료 표면(102a)까지 디바이스(102)의 인듐의 농도가 감소하는 경향을 간단한 방식으로 보여주는 삽입된 그래프(316)에 나타내어져 있다. 시작 표면(102b) 근방에서 증가된 인듐의 농도는 시작 표면(102b)이 광원 쪽으로 배향되어 있을 때 RSC에서 관찰되는 상당히 감소된 축광 효율과 양의 상관 관계를 가진다(positively correlated).
이동하는 인듐 원자의 유해한 효과를 완화시키는 다양한 기법이 본 명세서에 기술되어 있다. 양호한 디바이스 성능을 유지하기 위해, 예를 들어, 성장층에서 짧은 거리 내의 이동하는 인듐을 공핍시키는 데, 또는 실질적으로 인듐이 기판 밖으로 이동하지 못하게 하는 데, 또는 다른 방식으로 II-VI 기능층을 이동하는 인듐으로부터 실질적으로 격리시키는 데 효과적인 각종의 반도체 구조체 및 기법이 기술되어 있다.
이동하는 인듐의 유해한 효과를 완화시키는 한가지 방식에서, III-V / II-VI 계면의 비교적 짧은 거리(두께) 내의 이동하는 인듐을 공핍시키기 위해 특정의 부가적인 도펀트 물질이 반도체 디바이스의 초기에 성장된 층 또는 층들에 첨가될 수 있다는 것을 알았다. II-VI 물질의 짧은 거리 또는 두께 내의 인듐을 공핍시킴으로써, 인듐 오염에 더 민감할 수 있는 나중에 형성되는 II-VI 물질 층이 실질적으로 인듐이 없는 상태(indium-free)로 될 수 있다. 따라서, 초기에 성장된 디바이스 층(들)에 특정의 도펀트 물질(들)을 포함시킴으로써, 그 후에 성장되는 디바이스 층이 실질적으로 인듐이 없는 상태로 될 수 있도록, 그 초기 층(들)이 이동하는 인듐을 보다 효과적으로 포획하고 고립시킬 수 있다.
이 점에서 효과적인 것으로 밝혀진 한가지 이러한 부가적인 도핑 물질은 염소이다. 이것은 InP/GaInAs 기판 상에 복수의 II-VI 반도체 적층물을 제조함으로써 확인되었다. II-VI 적층물 각각은 InP 웨이퍼 상의 GaInAs 완충제층 상에 성장된 하나 이상의 CdMgZnSe 층 및 하나 이상의 CdZnSe 층을 포함하였다. II-VI 적층물의 총 두께는, 각각의 경우에, 적어도 1.5 마이크로미터였다. 각각의 적층물은 특정의 일정 레벨의 염소 도핑을 사용하여 제조되었지만, 샘플마다 상이한 염소 도핑 레벨이 사용되었다. II-VI 적층물 제조 후에, 종료 표면에 대한 적층물에서의 깊이의 함수로서 인듐의 농도를 구하기 위해 SIMS(secondary ion mass spectrometry, 2차 이온 질량 분석) 분석을 사용하여 각각의 적층물의 종료 표면이 평가되었다. 이 정보는 각각의 샘플에서의 깊이의 함수로서 인듐 농도의 프로파일을 산출한다. 7개의 이러한 샘플의 인듐 농도 프로파일이 그래프로 도 4에 나타내어져 있으며, 여기서 프로파일은, 각각의 경우에 적층물의 시작 표면(즉, III-V 기판 물질과 II-VI 적층물 물질 사이의 계면)이 도시된 바와 같이 깊이 D에 있도록, 전체 적층물 두께의 사소한 차이를 참작하기 위해 수평축을 따라 천이되었다. 샘플들은 다음과 같은 염소 도펀트 농도(개별적인 스캔에서 SIMS 분석을 사용하여 측정됨)를 나타내었다:
Figure pct00001
상기 표 1에서, 염소 도핑 밀도는 1016 원자/㎤의 단위로 표현되어 있고, "인듐의 공핍까지의 거리(distance to depletion of indium)"는 깊이 D로부터 인듐 농도가 1015 원자/㎤의 레벨까지 공핍되는 깊이까지의 거리 또는 두께(마이크로미터 단위로 표현됨)를 말한다. 일반적인 경향은 염소 도핑이 증가함에 따라 II-VI 층 적층물 내로의 인듐의 이동 깊이가 감소한다는 것이다. 이 특성은 인듐 오염의 유해한 효과에 보다 민감할 수 있는 나중에 형성되는 II-VI 물질 층이 실질적으로 인듐이 없는 상태로 될 수 있도록, III-V / II-VI 계면로부터 비교적 짧은 거리 내의 이동하는 인듐을 공핍시키기 위해, 시작 표면에 근접해 있는 하나 이상의 초기에 성장된 층에 비교적 높은 염소 도핑 밀도를 사용함으로써 디바이스 설계에서 유리하게 사용될 수 있다. 초기에 성장된 층 또는 층들은, 높은 밴드 갭으로부터 얻어지는 높은 투과율을 갖는 윈도우 층의 경우에서와 같이, 광학적으로 비활성이도록 설계될 수 있거나, 예를 들어, 성장 후에(그리고 기판의 제거 후에) 제거함으로써 희생될 수 있다.
염소 도핑의 효과를 설명하기 위해 II-VI 물질로 이루어진 2개의 RSC 샘플이 InP 기판 상에 제조되었다. 각각의 RSC 샘플은 다음과 같은 층 구조(기판층이 포함되어 있음)를 가졌다:
Figure pct00002
이들 샘플의 시작 표면은 층(14)과 층(15) 사이의 계면이었고, 종료 표면은 층(1)의 외부였다. 활성 영역은 본질적으로 층(3) 내지 층(11)으로 이루어져 있었다. 활성 영역의 반대쪽 측면 상에 배치되어 있는 비교적 두꺼운 윈도우 층, 및 시작 표면과 활성 영역 사이에 배치되어 있는 특히 비교적 두꺼운 윈도우 영역[총 두께가 1.25 마이크로미터인 층(12, 13, 14)]에 주목한다.
RSC 디바이스들 중 하나("도핑된 윈도우 디바이스"라고 함)는 염소 도핑을 사용하여 모든 윈도우 층에 성장되었다. 다른 RSC 디바이스("도핑되지 않은 윈도우 디바이스"라고 함)는 염소 도핑을 사용하지 않고 임의의 윈도우 층에 성장되었다. 도핑된 디바이스의 윈도우 층에서의 염소 도핑 레벨은 1 x 1016 원자/㎤(C-V로 측정됨)였다. 제조 이후에, 각각의 디바이스는, 디바이스의 종료 표면이 유리 슬라이드(glass slide)와 마주한 상태로, 투명한 접합 물질을 사용하여 개별적인 유리 슬라이드에 부착되었다. 디바이스의 시작 표면을 노출시키기 위해 InP 및 GaInAs 층[층(15 및 16)]이 이어서 화학적으로 에칭 제거되었다.
구성된 디바이스에 대해 이어서 축광 효율 측정이 수행되었고, 각각의 디바이스가 2개의 배향에서 테스트되었다: 한 경우에서는 시작 표면이 광원과 마주하고 있고(이하의 표에서 배향 "s"라고 함), 다른 경우에서는 종료 표면이 광원과 마주하고 있다(배향 "e"라고 함). 결과가 표 3에 제공되어 있다:
Figure pct00003
도핑된 윈도우 디바이스는 도핑되지 않은 윈도우 디바이스보다 더 대칭적인 응답을 나타낸다. 비록 도핑된 디바이스의 전체 효율이 도핑되지 않은 디바이스의 전체 효율보다 훨씬 더 높지만, 이것 중 얼마(있는 경우)가 윈도우 층에서의 염소 도핑으로 인한 것인지는 명확하지 않다. 그렇지만, 주어진 디바이스의 "s" 및 "e" 배향에 대한 축광 효율의 비, 및 도핑되지 않은 윈도우 디바이스와 비교하여 도핑된 윈도우 디바이스에 대한 그 비의 차이가 앞서 언급한 염소 도핑 및 인듐-염소 상호작용과 상관되어 있는 것처럼 보인다.
요약하면, 이동하는 인듐을 효과적으로 공핍시키고 이동하는 인듐이 디바이스 성능에 악영향을 주지 않도록 하기 위해, 인듐-함유 기판과 제2 II-VI 층 사이에 배치된 II-VI 윈도우 층을 염소 도핑하는 것을 이용하는 RSC 디바이스에 대해 설명하였다.
염소 이외의 n-형 도펀트가 유사한 결과를 제공할 것으로 예상된다. 따라서, 이동하는 인듐을 공핍시키기 위해, 초기에 성장된 층 또는 층들이 염소(Cl) 이외의 비교적 높은 도핑 밀도의 n-형 도펀트[예를 들어, 알루미늄(Al) 및/또는 갈륨(Ga)]를 포함할 수 있다. 염소(Cl), 브롬(Br), 불소(F) 및/또는 요오드(I)도 역시 이 점에서 유용한 도펀트일 수 있다.
비대칭적 층 설계를 갖는 RCS도 제조되었다. 이러한 비대칭적 RSC에서, 전위 우물의 위치가 펌프 광원 쪽을 향하도록 의도되어 있는 RSC의 외측 표면[본 명세서에서 RCS의 "조명 표면(illumination surface)"이라고 함]에 더 가깝도록 벗어나 있거나 편향되어 있을 수 있다. 대칭적 층 설계를 갖는 RSC에서, 조명 표면으로서 어느 외측 표면을 사용할지의 선택은 (이동하는 인듐 효과가 처리되는 한) 중요하지 않은데, 그 이유는 RSC가 어느 외측 표면이 선택되든 간에 똑같이 잘 동작하도록 설계되기 때문이다. 그러나, 비대칭적 층 설계를 갖는 RSC에서, 조명 표면으로서 어느 외측 표면을 사용할지의 선택은 디바이스 성능에 상당한 영향을 미칠 수 있다. 전위 우물 위치가 우선적으로 조명 표면 쪽으로 편향되는 것이 바람직하며, 이 경우 기하급수적으로 더 많은 광-발생 캐리어가 있다.
한 부류의 비대칭적 RSC 설계[본 명세서에서 "표준 배향(standard orientation)"이라고 함]에서, 조명 표면으로서 RSC의 종료 표면(예를 들어, 마지막으로 성장된 디바이스 층의 외측 표면)이 선택된다. 이러한 RSC가 시안 차단체 층(전술함)을 포함하도록 설계되는 경우, 시안 차단체 층은 비교적 두껍게(예를 들어, 2 마이크로미터 이상 정도) 제조될 수 있고, RSC의 시작 표면과 활성 영역 사이에 배치된다. 원하는 경우, RSC의 활성 영역을 이동하는 인듐으로부터 보호하기 위해 시안 차단체에(또는 RSC의 임의의 다른 층에) 염소 또는 기타 언급한 원소를 도핑하는 것이 필요하지 않도록, 시안 차단체가 비교적 두껍게(예를 들어, 2 마이크로미터 이상 정도) 제조될 수 있다. 이러한 경우에, 이동하는 인듐이 디바이스의 활성 영역에 도달할 수 있기 전에 정상적인 과정에서 공핍되도록, 시안 차단체의 두께 - 또는 디바이스의 활성 영역의 일부가 아닌 윈도우 층과 같은 어떤 다른 반도체층 또는 반도체층들 - 가 충분히 크도록 설계된다. 대안적으로, 염소 또는 기타 적합한 도펀트가, 이동하는 인듐 원자를 보다 짧은 거리에 걸쳐 공핍시키는 데 효과적인 양으로, 시안 차단체 또는 다른 적당한 층에서 사용될 수 있다.
다른 부류의 비대칭적 RSC 설계[본 명세서에서 "반전된 배향(inverted orientation)"이라고 함]에서, 조명 표면으로서 RSC의 시작 표면(예를 들어, 첫번째로 성장된 디바이스 층의 외측 표면)이 선택된다. (주목할 점은, 첫번째로 성장된 II-VI 반도체층이 어떤 설계 목적을 위해 에칭 제거되는 경우에, 두번째로 성장된 반도체층이 시작 디바이스 층으로 간주되고, 두번째로 성장된 층의 외측 표면이 디바이스의 시작 표면으로 간주된다는 것이다. 이와 유사하게, 마지막으로 성장된 반도체 디바이스 층이 나중에 에칭 제거되는 경우, 마지막에서 두번째로 성장된 반도체 디바이스 층이 종료 디바이스 층으로 간주되고, 이 층의 외측 표면이 디바이스의 종료 표면으로 간주된다는 것이다.) 반전된 배향의 비대칭적 RSC 설계는 디바이스의 시작 표면과 활성 영역 사이에 두꺼운 시안 차단체를 필요로 하지 않는다. 그렇지만, 이러한 RSC 설계는 전형적으로, 다음과 같은 예시적인 층 설계로 나타낸 바와 같이, 그 위치에 하나 이상의 윈도우 층을 포함한다:
Figure pct00004
표 4 설계에서, 시작 표면과 활성 영역 사이에 1 마이크로미터(1000 ㎚) 두께의 윈도우 층[층(13)]이 사용된다. 그렇지만, 이 윈도우의 두께를, 예를 들어, 0.1 마이크로미터 이하로 상당히 감소시키는 것이 유리할 수 있다. 인듐의 유해한 효과로부터 활성 영역을 보호하기 위해, 윈도우 층에 염소 또는 다른 적당한 도펀트를 포함시켜 인듐의 이동 깊이를 감소시키는 방법이 이러한 바람직한 두께 감소를 달성하는 데 사용될 수 있다.
결론
이동하는 인듐의 유해한 효과를 완화시키는 또 다른 방법도 생각되고 있다. 주목할 점은, 개시된 방법들 중 임의의 방법이 개별적으로 또는 임의의 조합으로 사용될 수 있다는 것이다. 한 대안적인 방법에서, 디바이스 층 내로 이동하는 인듐 이온의 집단을 감소시키기 위해 기판의 완충제층 부분이 그의 성장 동안 개질될 수 있다. 상세하게는, 완충제층의 성장 공정의 끝부분 근방에서, 그 층의 결정 매트릭스의 마지막 몇개의 단층이 형성될 때, 마지막 몇개의 층에 인듐이 부족하도록 인듐이 성장 챔버로부터 배기될 수 있다. 몇개 초과의 단층에 대해 이 절차를 수행하는 것으로부터 그렇지 않았으면 III-V 기판과 II-VI 디바이스 층 사이에 계면을 형성할 마무리된 완충제층의 초기 표면에 타당하지 않은 수의 결함이 생길 수 있다. 따라서, 나머지 단층이 실질적으로 전위(dislocation)가 없는 경우에만 인듐을 공핍시키는 것이 바람직하다. 두께의 관점에서 볼 때, 완충제층의 표면으로부터 위쪽으로 수 나노미터 또는 수십 나노미터에서만 이 인듐 공핍이 나타날 수 있다.
관련 방법에서, 결정 격자에 인듐을 포함하지 않으면서 적절한 격자 상수를 여전히 유지하는 화학 조성물을 사용하여 완충제층이 제조될 수 있다. 예를 들어, 완충제층이 여전히 InP 기층에 실질적으로 격자 정합될 수 있다. 인듐-함유 기층으로부터 II-VI 디바이스 층으로의 인듐의 이동을 실질적으로 방지하기 위해 이러한 방법이 사용될 수 있다. 기층은 InP와 같은 제1 III-V 반도체 물질로 이루어져 있을 수 있고, 완충제층은 도핑된 또는 도핑되지 않은 GaAsSb, AlAsSb, 및/또는 AlGaAsSb와 같은 제2 III-V 반도체 물질로 이루어져 있을 수 있다.
전술한 방법들 중 하나 이상의 방법이 각종의 반도체 구조체 및 디바이스를 제조하는 데 사용될 수 있다.
한가지 이러한 반도체 구조체는 인듐 도펀트 및 다른 도펀트를 함유하는 제1 II-VI 반도체층, 및 제1 층 상부에 형성된 제2 II-VI 반도체층을 포함한다. 다른 도펀트는 제1 층의 성장 단계 동안 인듐 도펀트의 공핍을 증진시키는 데 효과적인 양으로 제1 층에 존재할 수 있고, 제2 층은 제1 층에서의 인듐의 평균 농도 미만인 평균 농도의 인듐을 함유할 수 있다. 다른 도펀트는 알루미늄(Al) 또는 갈륨(Ga)과 같은 n-형 도펀트, 또는 알루미늄(Al), 염소(Cl), 갈륨(Ga), 브롬(Br), 및 요오드(I)의 그룹 중에서 선택된 도펀트를 포함할 수 있다.
다른 이러한 반도체 구조체는 인화인듐(InP)에 공칭 격자 정합되어 있고 인듐 도펀트를 함유하는 제1 II-VI 반도체층을 포함한다. 공칭 격자 정합은 제1 II-VI 층이 InP 기판 - 이 기판은 차후에 제거되었음 - 으로부터 성장되는 것의 결과일 수 있다. 인듐 도펀트는 제1 층의 두께 방향을 따라 1 마이크로미터 이하의 거리에 걸쳐, 또는 0.5 마이크로미터 이하의 거리에 걸쳐 적어도 1017 원자/㎤부터 1016 원자/㎤ 미만까지 변하는 농도를 나타낸다.
RSC 반도체 디바이스와 관련하여 전술한 구조, 시스템 및 기법이, 디바이스 설계에서의 차이점을 적절히 고려하면, 일반적으로 VCSEL 반도체 디바이스에 똑같이 적용가능한 것으로 생각된다.
달리 언급하지 않는 한, 본 명세서 및 특허청구범위에 사용되는 양, 특성의 측정치 등을 표현하는 모든 숫자는 "약"이라는 용어에 의해 수식되는 것으로 이해되어야 한다. 그에 따라, 달리 언급하지 않는 한, 명세서 및 특허청구범위에 기술되는 숫자 파라미터는 본 출원의 개시 내용을 이용하여 당업자가 달성하고자 하는 원하는 특성에 따라 다를 수 있는 근사치이다. 특허청구범위의 범주에 대한 등가물의 원칙의 적용을 제한하려고 시도함이 없이, 각각의 수치적 파라미터는 적어도 보고된 유효 숫자의 수의 관점에서 그리고 통상의 반올림 기법을 적용하여 해석되어야 한다. 본 발명의 넓은 범주를 기술하는 수치 범위 및 파라미터가 근사치임에도 불구하고, 임의의 수치 값이 본 명세서에 설명된 특정 예에 기술되는 한, 이들은 가능한 한 합리적으로 정확히 보고된다. 그러나, 임의의 수치 값은 시험 또는 측정 한계와 관련된 오차를 분명히 포함할 수 있다.
본 발명의 다양한 수정 및 변경이 본 발명의 사상 및 범위를 벗어나지 않고 기술 분야의 당업자에게는 명백할 것이며, 본 발명이 본 명세서에 기술된 예시적인 실시 형태로 제한되지 않는다는 것을 잘 알 것이다. 예를 들어, 읽는 사람은, 달리 언급하지 않는 한, 하나의 개시된 실시 형태의 특징이 또한 모든 다른 개시된 실시 형태에도 적용될 수 있는 것으로 가정해야 한다. 또한, 본 명세서에서 언급된 모든 미국 특허, 특허 출원 공개, 및 기타 특허와 비특허 문서가, 이상의 개시 내용과 모순되지 않는 한, 참조 문헌으로서 포함된다는 것을 잘 알 것이다.

Claims (27)

  1. 반도체 구조체로서,
    인듐을 함유하는 III-V 반도체 기판,
    기판 상부에 형성된 적어도 제1 및 제2 II-VI 반도체층 - 제1 층은 제2 층과 기판 사이에 배치됨 -, 및
    기판과 제1 층 사이에 배치된 계면을 포함하고,
    기판 및/또는 제1 층은 기판으로부터 제2 층으로의 인듐의 이동을 제한하도록 구성되어 있는 것인 구조체.
  2. 제1항에 있어서, 기판이 인화인듐(InP)의 기층을 포함하는 것인 구조체.
  3. 제2항에 있어서, 기판이 인듐(In)을 함유하는 완충제층을 추가로 포함하는 것인 구조체.
  4. 제3항에 있어서, 완충제층이 GaInAs(gallium indium arsenide, 갈륨 인듐 비소화물), AlInAs(aluminum indium arsenide, 알루미늄 인듐 비소화물), 및/또는 GaInAlAs(gallium indium aluminum arsenide, 갈륨 인듐 알루미늄 비소화물)로 이루어져 있는 것인 구조체.
  5. 제1항에 있어서, 제1 및 제2 층이 II-VI 반도체층 적층물에 포함되어 있고, 반도체층 적층물은 제1 파장 λ1의 광을 제2 파장 λ2의 광으로 변환하는 데 효과적인 것인 구조체.
  6. 제1항에 있어서, 제1 층이 기판으로부터 이동한 인듐을 공핍시키는 데 효과적인 양으로 도펀트를 포함하는 것인 구조체.
  7. 제6항에 있어서, 도펀트가 염소를 포함하는 것인 구조체.
  8. 제7항에 있어서, 염소가 제1 층에서 적어도 1x1016 cm-3의 도핑 밀도를 가지는 것인 구조체.
  9. 제6항에 있어서, 제1 층이 그의 두께에 걸쳐 적어도 10의 인자의 인듐 농도 기울기를 나타내는 것인 구조체.
  10. 제6항에 있어서, 제1 층이 그의 두께의 일부분에 걸쳐 적어도 10의 인자의 인듐 농도 기울기를 나타내고, 두께 일부분이 1 마이크로미터 이하인 구조체.
  11. 제10항에 있어서, 두께 일부분이 0.8 마이크로미터 이하인 구조체.
  12. 제11항에 있어서, 두께 일부분이 0.6 마이크로미터 이하인 구조체.
  13. 제1항에 있어서, 제1 층이 이동하는 인듐을 공핍시키는 데 효과적인 도펀트를 포함하지 않고 기판으로부터 이동하는 인듐을 공핍시키는 데 충분한 두께를 가지는 것인 구조체.
  14. 제13항에 있어서, 제1 층이 적어도 0.5 마이크로미터 내지 10 마이크로미터 미만의 두께를 가지는 것인 구조체.
  15. 제14항에 있어서, 제1 층이 적어도 1 마이크로미터 내지 5 마이크로미터 미만의 두께를 가지는 것인 구조체.
  16. 제13항에 있어서, 제1 층이 그의 두께에 걸쳐 적어도 10의 인자의 인듐 농도 기울기를 나타내는 것인 구조체.
  17. 제1항에 있어서, 기판은 기층(base layer) 및 완충제층 - 완충제층은 계면에 대응하는 주 표면을 갖고, 완충제층은 주 표면에 근접한 단층(monolayer)에서 급격한 인듐의 공핍을 나타냄 - 을 포함하는 것인 구조체.
  18. 반도체 구조체로서,
    인듐을 함유하는 III-V 반도체 기판, 및
    기판 상부에 형성된 II-VI 반도체층을 포함하고,
    기판은 기층 및 기층 상에 형성된 완충제층을 포함하고, 기층은 매트릭스 요소로서 인듐을 포함하는 제1 III-V 반도체 물질로 이루어져 있고, 완충제층은, 기층으로부터 II-VI 층으로의 인듐의 이동이 실질적으로 방지되도록, 매트릭스 요소로서 인듐을 포함하지 않는 제2 III-V 반도체 물질로 이루어져 있는 것인 구조체.
  19. 제18항에 있어서, 제2 III-V 반도체 물질이 도핑된 또는 도핑되지 않은 GaAsSb, AlAsSb, 및 AlGaAsSb의 그룹 중에서 선택되는 것인 구조체.
  20. 제18항에 있어서, 제1 III-V 반도체 물질이 도핑된 또는 도핑되지 않은 인화인듐(InP)인 것인 구조체.
  21. 반도체 구조체로서,
    인듐 도펀트 및 다른 도펀트를 함유하는 제1 II-VI 반도체층 - 다른 도펀트는 제1 층의 성장 단계 동안 인듐 도펀트의 공핍을 증진시키는 데 효과적인 양으로 존재함 -, 및
    제1 층 상부에 형성된 제2 II-VI 반도체층을 포함하고,
    제2 층이 제1 층에서의 인듐의 평균 농도 미만인 평균 농도의 인듐을 함유하는 것인 구조체.
  22. 제21항에 있어서, 다른 도펀트는 알루미늄(Al) 및/또는 갈륨(Ga)을 포함하는 것인 구조체.
  23. 제21항에 있어서, 다른 도펀트는 알루미늄(Al), 염소(Cl), 갈륨(Ga), 브롬(Br) 및 요오드(I)의 그룹 중에서 선택되는 n-형 도펀트를 포함하는 것인 구조체.
  24. 반도체 구조체로서,
    인화인듐(InP)에 공칭 격자 정합되어 있고(nominally lattice-matched) 인듐 도펀트를 함유하는 제1 II-VI 반도체층을 포함하고,
    인듐 도펀트는 제1 층의 두께 방향을 따라 1 마이크로미터 이하의 거리에 걸쳐 적어도 1017 원자/㎤부터 1016 원자/㎤ 미만까지 변하는 농도를 나타내는 것인 구조체.
  25. 제24항에 있어서, 인듐 도펀트는 제1 층의 두께 방향을 따라 0.5 마이크로미터 이하의 거리에 걸쳐 적어도 1017 원자/㎤부터 1016 원자/㎤ 미만까지 변하는 농도를 나타내는 것인 구조체.
  26. 반도체 구조체로서,
    층들의 적층물을 포함하고, 각각의 층은 인화인듐(InP)에 공칭 격자 정합되어 있는 II-VI 반도체 물질을 포함하고 있으며.
    층들 중 어느 것도 1016 원자/㎤ 초과의 인듐 농도를 나타내지 않는 구조체.
  27. 제26항에 있어서, 층들 중 어느 것도 1015 원자/㎤ 초과의 인듐 농도를 나타내지 않는 구조체.
KR1020117028806A 2009-05-05 2010-04-30 인듐 공핍 메커니즘을 이용하여 인듐-함유 기판 상에 성장된 반도체 디바이스 KR20120016261A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17563209P 2009-05-05 2009-05-05
US61/175,632 2009-05-05

Publications (1)

Publication Number Publication Date
KR20120016261A true KR20120016261A (ko) 2012-02-23

Family

ID=42357522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028806A KR20120016261A (ko) 2009-05-05 2010-04-30 인듐 공핍 메커니즘을 이용하여 인듐-함유 기판 상에 성장된 반도체 디바이스

Country Status (6)

Country Link
US (1) US8994071B2 (ko)
EP (1) EP2427921A1 (ko)
JP (1) JP2012526391A (ko)
KR (1) KR20120016261A (ko)
CN (1) CN102804411A (ko)
WO (1) WO2010129409A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2427924A1 (en) 2009-05-05 2012-03-14 3M Innovative Properties Company Re-emitting semiconductor carrier devices for use with leds and methods of manufacture
CN102460741A (zh) 2009-05-05 2012-05-16 3M创新有限公司 具有增大的提取效率的再发光半导体构造
CN102473817A (zh) 2009-06-30 2012-05-23 3M创新有限公司 无镉再发光半导体构造
WO2011002686A1 (en) 2009-06-30 2011-01-06 3M Innovative Properties Company White light electroluminescent devices with adjustable color temperature
JP5728007B2 (ja) 2009-06-30 2015-06-03 スリーエム イノベイティブ プロパティズ カンパニー 電流集中に基づく色調整を伴うエレクトロルミネセント素子
US10020331B1 (en) * 2016-07-21 2018-07-10 Hrl Laboratories, Llc Dual-band lateral-effect position sensor
CN106898609B (zh) * 2017-03-28 2019-07-19 成都海威华芯科技有限公司 一种iii-v cmos型高电子迁移率晶体管
DE102020131850B4 (de) * 2020-12-01 2022-12-22 Forschungsverbund Berlin E.V. Halbleitervorrichtung und Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526801A (en) 1964-08-07 1970-09-01 Honeywell Inc Radiation sensitive semiconductor device
JPH077847B2 (ja) 1984-12-17 1995-01-30 株式会社東芝 半導体発光素子
US5048035A (en) 1989-05-31 1991-09-10 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US5248631A (en) * 1990-08-24 1993-09-28 Minnesota Mining And Manufacturing Company Doping of iib-via semiconductors during molecular beam epitaxy using neutral free radicals
JP2871477B2 (ja) 1994-09-22 1999-03-17 信越半導体株式会社 半導体発光装置およびその製造方法
CN1150882A (zh) 1995-03-10 1997-05-28 菲利浦电子有限公司 在日光级影响下控制人造光色温的照明***
AU744162B2 (en) 1997-02-19 2002-02-14 Kirin Beer Kabushiki Kaisha Method and apparatus for producing plastic container having carbon film coating
US6016038A (en) 1997-08-26 2000-01-18 Color Kinetics, Inc. Multicolored LED lighting method and apparatus
US7014336B1 (en) 1999-11-18 2006-03-21 Color Kinetics Incorporated Systems and methods for generating and modulating illumination conditions
JP3358556B2 (ja) 1998-09-09 2002-12-24 日本電気株式会社 半導体装置及びその製造方法
WO2000076005A1 (en) 1999-06-04 2000-12-14 Trustees Of Boston University Photon recycling semiconductor multi-wavelength light-emitting diodes
FR2801814B1 (fr) 1999-12-06 2002-04-19 Cebal Procede de depot d'un revetement sur la surface interne des boitiers distributeurs aerosols
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
TW497277B (en) 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
US7202613B2 (en) 2001-05-30 2007-04-10 Color Kinetics Incorporated Controlled lighting methods and apparatus
US6636003B2 (en) 2000-09-06 2003-10-21 Spectrum Kinetics Apparatus and method for adjusting the color temperature of white semiconduct or light emitters
IL138471A0 (en) 2000-09-14 2001-10-31 Yissum Res Dev Co Novel semiconductor materials and their uses
JP2004514285A (ja) 2000-11-17 2004-05-13 エムコア・コーポレイション 光抽出を改善するためのテーパーづけ側壁を有するレーザ分離ダイ
US7358679B2 (en) 2002-05-09 2008-04-15 Philips Solid-State Lighting Solutions, Inc. Dimmable LED-based MR16 lighting apparatus and methods
CA2427559A1 (en) 2002-05-15 2003-11-15 Sumitomo Electric Industries, Ltd. White color light emitting device
NO20041523L (no) 2003-09-19 2005-03-21 Sumitomo Electric Industries Lysemitterende halvlederelement
DE10354936B4 (de) 2003-09-30 2012-02-16 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
TWI229465B (en) 2004-03-02 2005-03-11 Genesis Photonics Inc Single chip white light component
TWI243489B (en) 2004-04-14 2005-11-11 Genesis Photonics Inc Single chip light emitting diode with red, blue and green three wavelength light emitting spectra
US7361938B2 (en) 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US7553683B2 (en) 2004-06-09 2009-06-30 Philips Lumiled Lighting Co., Llc Method of forming pre-fabricated wavelength converting elements for semiconductor light emitting devices
US7126160B2 (en) 2004-06-18 2006-10-24 3M Innovative Properties Company II-VI/III-V layered construction on InP substrate
US7119377B2 (en) 2004-06-18 2006-10-10 3M Innovative Properties Company II-VI/III-V layered construction on InP substrate
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US7223998B2 (en) 2004-09-10 2007-05-29 The Regents Of The University Of California White, single or multi-color light emitting diodes by recycling guided modes
CA2583504A1 (en) 2004-10-08 2006-07-06 The Regents Of The University Of California High efficiency light-emitting diodes
US7402831B2 (en) 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
US7804100B2 (en) 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
US7417260B2 (en) 2005-06-28 2008-08-26 Dong-Sing Wuu Multiple-chromatic light emitting device
WO2007034367A1 (en) 2005-09-19 2007-03-29 Koninklijke Philips Electronics N.V. Variable color light emitting device and method for controlling the same
US7285791B2 (en) 2006-03-24 2007-10-23 Goldeneye, Inc. Wavelength conversion chip for use in solid-state lighting and method for making same
KR100875443B1 (ko) 2006-03-31 2008-12-23 서울반도체 주식회사 발광 장치
US20070284565A1 (en) 2006-06-12 2007-12-13 3M Innovative Properties Company Led device with re-emitting semiconductor construction and optical element
US7902542B2 (en) 2006-06-14 2011-03-08 3M Innovative Properties Company Adapted LED device with re-emitting semiconductor construction
KR100829925B1 (ko) 2007-03-02 2008-05-16 세메스 주식회사 기판을 처리하는 장치 및 방법
WO2008109296A1 (en) 2007-03-08 2008-09-12 3M Innovative Properties Company Array of luminescent elements
US7288902B1 (en) 2007-03-12 2007-10-30 Cirrus Logic, Inc. Color variations in a dimmable lighting device with stable color temperature light sources
US7687816B2 (en) 2007-03-20 2010-03-30 International Business Machines Corporation Light emitting diode
US7759854B2 (en) 2007-05-30 2010-07-20 Global Oled Technology Llc Lamp with adjustable color
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
WO2009036579A1 (en) 2007-09-21 2009-03-26 Hoffmann Neopac Ag Apparatus for plasma supported coating of the inner surface of tube-like packaging containers made of plastics with the assistance of a non-thermal reactive ambient pressure beam plasma
WO2009048704A2 (en) * 2007-10-08 2009-04-16 3M Innovative Properties Company Light emitting diode with bonded semiconductor wavelength converter
EP2203938A1 (en) 2007-10-26 2010-07-07 Cree Led Lighting Solutions, Inc. Illumination device having one or more lumiphors, and methods of fabricating same
US20110186877A1 (en) 2008-06-05 2011-08-04 Haase Michael A Light emitting diode with bonded semiconductor wavelength converter
EP2308101A4 (en) 2008-06-26 2014-04-30 3M Innovative Properties Co SEMICONDUCTOR LIGHT CONVERSION CONSTRUCTION
CN102124583B (zh) 2008-06-26 2013-06-19 3M创新有限公司 半导体光转换构造
JP2012500411A (ja) 2008-08-14 2012-01-05 スリーエム イノベイティブ プロパティズ カンパニー 画像形成用光源モジュールを有する投影システム
WO2010027648A1 (en) 2008-09-04 2010-03-11 3M Innovative Properties Company I i-vi mqw vcsel on a heat sink optically pumped by a gan ld
US8754425B2 (en) 2008-09-08 2014-06-17 3M Innovative Properties Company Electrically pixelated luminescent device
US8619620B2 (en) 2008-09-16 2013-12-31 Qualcomm Incorporated Methods and systems for transmission mode selection in a multi channel communication system
EP2380216A2 (en) 2008-12-24 2011-10-26 3M Innovative Properties Company Light generating device having double-sided wavelength converter
CN102460741A (zh) 2009-05-05 2012-05-16 3M创新有限公司 具有增大的提取效率的再发光半导体构造
JP5728007B2 (ja) 2009-06-30 2015-06-03 スリーエム イノベイティブ プロパティズ カンパニー 電流集中に基づく色調整を伴うエレクトロルミネセント素子
CN102473817A (zh) 2009-06-30 2012-05-23 3M创新有限公司 无镉再发光半导体构造
WO2011002686A1 (en) 2009-06-30 2011-01-06 3M Innovative Properties Company White light electroluminescent devices with adjustable color temperature

Also Published As

Publication number Publication date
US20120037957A1 (en) 2012-02-16
US8994071B2 (en) 2015-03-31
JP2012526391A (ja) 2012-10-25
WO2010129409A1 (en) 2010-11-11
EP2427921A1 (en) 2012-03-14
CN102804411A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
US8994071B2 (en) Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
CN101297410B (zh) 具有双异质结构发光区域的ⅲ-氮化物发光器件
US7119377B2 (en) II-VI/III-V layered construction on InP substrate
US7554109B2 (en) Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture
US20070126021A1 (en) Metal oxide semiconductor film structures and methods
US8148731B2 (en) Films and structures for metal oxide semiconductor light emitting devices and methods
TW554554B (en) Zn1-xMgxSySe1-y pin-photodiode and Zn1-xMgxSySe1-y avalanche-photodiode
US11201261B2 (en) Deep ultraviolet light emitting element and method of manufacturing the same
US7772586B2 (en) Optical semiconductor devices on InP substrate
US20130221320A1 (en) Led with embedded doped current blocking layer
WO2012090400A1 (ja) 発光素子
KR20070116080A (ko) 금속 옥사이드 반도체 필름, 구조 및 방법
CN102067342A (zh) 包括递变区域的半导体发光器件
Liao et al. Selective area intermixing of III–V quantum-dot lasers grown on silicon with two wavelength lasing emissions
KR20100020438A (ko) 반도체 소자
He et al. Research on quantum well intermixing of 680 nm AlGaInP/GaInP semiconductor lasers induced by composited Si–Si3N4 dielectric layer
JP4873938B2 (ja) 化合物、光電変換装置、発光装置および光通信用装置
WO2007067166A1 (en) Metal oxide semiconductor devices and film structures and methods
Krier et al. Mid-infrared electroluminescence in LEDs based on InAs and related alloys
Aiello Optoelectronic Devices with III-Nitride Nanostructures and Monolayer Heterostructures
Pan et al. Novel deep centers for high-performance optical materials
Pagan et al. Recent Progress in the Development of Quantum Dot Light Emitting Diodes
Pagan Quantum dot light emitting diode
Moewe et al. InGaAs quantum well nanoneedles on silicon with long wavelength emission for silicon transparency
Akyol Nanoscale Electron Transport Engineering for GaN Optoelectronic Devices

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid