KR20120005766A - 이미지 센서 및 그 제조 방법 - Google Patents
이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20120005766A KR20120005766A KR1020100066412A KR20100066412A KR20120005766A KR 20120005766 A KR20120005766 A KR 20120005766A KR 1020100066412 A KR1020100066412 A KR 1020100066412A KR 20100066412 A KR20100066412 A KR 20100066412A KR 20120005766 A KR20120005766 A KR 20120005766A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- interlayer insulating
- insulating layer
- metal wiring
- interface
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 517
- 239000011229 interlayer Substances 0.000 claims abstract description 189
- 229910052751 metal Inorganic materials 0.000 claims abstract description 113
- 239000002184 metal Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 20
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 68
- 238000000059 patterning Methods 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 24
- 238000009832 plasma treatment Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 15
- 238000012986 modification Methods 0.000 claims description 13
- 230000004048 modification Effects 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000002407 reforming Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 44
- 239000011241 protective layer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000007667 floating Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910007991 Si-N Inorganic materials 0.000 description 4
- 229910006294 Si—N Inorganic materials 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서 및 그 제조 방법에 관한 것으로, 이미지 센서의 제조 방법은 픽셀 어레이 영역 및 주변 회로 영역을 가지는 기판을 제공하는 단계, 상기 픽셀 어레이 영역 및 상기 주변 회로 영역에 복수의 트랜지스터들을 형성하는 단계, 상기 픽셀 어레이 영역에 적어도 하나의 포토 다이오드를 형성하는 단계, 상기 복수의 트랜지스터들 및 상기 적어도 하나의 포토 다이오드가 형성된 상기 기판의 상부에 절연층을 형성하는 단계, 상기 절연층의 상부에 적어도 하나의 금속 배선층 및 적어도 하나의 층간 절연막을 형성하는 단계, 상기 포토 다이오드의 상부에 형성된 상기 적어도 하나의 층간 절연막의 일부를 식각하여 상기 적어도 하나의 층간 절연막의 일부를 노출시키는 단계, 및 노출된 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계를 포함한다.
Description
본 발명은 이미지 센서에 관한 것으로, 더욱 상세하게는, 광 경로 상의 집광 효율을 향상시킬 수 있는 이미지 센서, 상기 이미지 센서의 제조 방법 및 상기 이미지 센서를 포함하는 시스템에 관한 것이다.
이미지 센서는 피사체 정보를 검지하여 전기적인 영상신호로 변환하는 장치 또는 전자부품으로서, 예를 들어, CCD(charge coupled device)와 CMOS(complementary metal oxide semiconductor) 이미지 센서가 있다. CCD는 전하의 이송 및 출력을 위하여 복수의 MOS 커패시터를 사용하는데, MOS 커패시터의 게이트에 적절한 전압을 시간에 따라 인가함으로써 각 픽셀의 신호 전하가 인접한 MOS 커패시터에 순차적으로 이송된다. CMOS 이미지 센서는 픽셀마다 복수의 트랜지스터들을 사용하는데, 포토 다이오드에서 발생한 신호 전하가 각 픽셀 내에서 전압으로 변환된 후에 출력된다. 이러한 CMOS 이미지 센서는 기존에 상용되고 있는 CMOS 기술에 의해 제작 가능하므로, 현재에는 제조가 용이한 CMOS 이미지 센서에 대한 연구 개발이 주로 진행되고 있다.
본 발명이 해결하고자 하는 과제는 집광 효율을 높이기 위하여 포토 다이오드의 상부에 형성된 층간 절연막의 일부가 제거된 이미지 센서에서 노출되는 층간 절연막의 계면의 내습성을 향상시켜 이미지 센서에 포함된 소자의 불량을 방지하고, 이에 따라, 화질의 불량을 방지할 수 있는 이미지 센서, 상기 이미지 센서의 제조 방법 및 상기 이미지 센서를 포함하는 전자 시스템을 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법은 픽셀 어레이 영역 및 주변 회로 영역을 가지는 기판을 제공하는 단계; 상기 픽셀 어레이 영역 및 상기 주변 회로 영역에 복수의 트랜지스터들을 형성하는 단계; 상기 픽셀 어레이 영역에 적어도 하나의 포토 다이오드를 형성하는 단계; 상기 복수의 트랜지스터들 및 상기 적어도 하나의 포토 다이오드가 형성된 상기 기판의 상부에 절연층을 형성하는 단계; 상기 절연층의 상부에 적어도 하나의 금속 배선층 및 적어도 하나의 층간 절연막을 형성하는 단계; 상기 포토 다이오드의 상부에 형성된 및 상기 적어도 하나의 층간 절연막의 일부를 식각하여 상기 적어도 하나의 층간 절연막의 일부를 노출시키는 단계; 및 노출된 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계를 포함한다.
일부 실시예에서, 상기 방법은, 상기 적어도 하나의 층간 절연막의 일부를 식각한 후에, 상기 포토 다이오드의 상부에 형성된 상기 절연층의 일부를 더 식각하여 캐비티(cavity)를 형성하는 단계를 더 포함할 수 있다. 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질할 수 있다.일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, 플라즈마 처리에 의한 표면 개질을 통해 상기 계면 상의 극성 분자를 제거할 수 있다. 일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, NH3를 원료 가스로 이용하여 상기 캐비티가 형성된 상기 기판을 플라즈마 처리할 수 있다. 일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, 상기 원료 가스로부터 발생한 NH3 라디칼(radical)을 이용하여 상기 계면 상의 -OH기를 제거할 수 있다.
일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, 플라즈마 고주파(RF) 전원 장치를 이용하여 상기 캐비티가 형성된 상기 기판을 플라즈마 처리할 수 있다.
일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, N2, CF4, SF6 및 NF3로 이루어진 그룹 중에 적어도 하나의 원료 가스로 이용하여 상기 캐비티가 형성된 상기 기판을 플라즈마 처리할 수 있다.
일부 실시예에서, 상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는, 상기 절연층의 상부에 제1 식각 저지막을 형성하는 단계; 상기 절연층 및 상기 제1 식각 저지막의 일부를 패터닝하여 상기 복수의 트랜지스터들 각각에 연결되는 복수의 비아 플러그들을 형성하는 단계; 상기 제1 식각 저지막의 상부에 제1 층간 절연막을 형성하는 단계; 및 상기 제1 층간 절연막의 일부를 패터닝하여 상기 복수의 비아 플러그들에 연결되는 제1 금속 배선층을 형성하는 단계를 포함할 수 있다.
일부 실시예에서, 상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는, 상기 제1 층간 절연막 및 상기 제1 금속 배선층의 상부에 제2 식각 저지막, 제2 층간 절연막, 제3 식각 저지막 및 제3 층간 절연막을 순차적으로 형성하는 단계; 상기 제2 식각 저지막, 상기 제2 층간 절연막, 상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 복수의 콘택 플러그들을 형성하는 단계; 및 상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 상기 복수의 콘택 플러그들에 연결되는 제2 금속 배선층을 형성하는 단계를 더 포함할 수 있다.
일부 실시예에서, 상기 제1 및 제2 제2 금속 배선층들은 구리를 포함할 수 있다.
일부 실시예에서, 상기 제조 방법은 상기 제2 금속 배선층의 상부에 패시베이션막을 형성하는 단계를 더 포함할 수 있다.
일부 실시예에서, 상기 포토 다이오드의 상부에 형성된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 일부를 식각하여 캐비티를 형성하는 단계는, 상기 패시베이션막, 상기 절연층, 상기 제1 내지 제3 층간 절연막들 및 상기 제1 내지 제3 식각 저지막들의 일부를 식각하여 상기 캐비티를 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존할 수 있다.
일부 실시예에서, 상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는, 상기 절연층의 상부에 제1 식각 저지막을 형성하는 단계; 상기 절연층 및 상기 제1 식각 저지막의 일부를 패터닝하여 상기 복수의 트랜지스터들 각각에 연결되는 복수의 비아 플러그들을 형성하는 단계; 상기 절연층의 상부에 상기 복수의 비아 플러그들에 연결되는 제1 금속 배선층을 형성하는 단계; 및 상기 제1 금속 배선층 상에 상기 제1 금속 배선층을 절연시키는 제1 층간 절연막을 형성하는 단계를 포함할 수 있다.
일부 실시예에서, 상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는, 상기 제1 층간 절연막 및 상기 제1 금속 배선층의 상부에 제2 층간 절연막을 형성하는 단계; 상기 제2 층간 절연막을 패터닝하여 복수의 콘택 플러그들을 형성하는 단계; 상기 제2 층간 절연막의 상부에 상기 복수의 콘택 플러그들에 연결되는 제2 금속 배선층을 형성하는 단계; 및 상기 제2 금속 배선층 상에 상기 제2 금속 배선층을 절연시키는 제3 층간 절연막을 형성하는 단계를 더 포함할 수 있다.
일부 실시예에서, 상기 제1 및 제2 금속 배선층들은 알루미늄을 포함할 수 있다.
일부 실시예에서, 상기 제조 방법은 상기 제2 금속 배선층의 상부에 패시베이션막을 형성하는 단계를 더 포함할 수 있다.
일부 실시예에서, 상기 포토 다이오드의 상부에 형성된 상기 적어도 하나의 절연층을 일부를 식각하여 캐비티를 형성하는 단계는, 상기 패시베이션막, 상기 절연층 및 상기 제1 내지 제3 절연층들의 일부를 식각하여 상기 캐비티를 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존할 수 있다.
일부 실시예에서, 상기 제조 방법은 상기 소수성으로 개질된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면의 상부에 광투과층을 형성하는 단계; 상기 광투과층의 상부에 컬러 필터층을 형성하는 단계; 및 상기 컬러 필터층의 상부에 마이크로 렌즈를 형성하는 단계를 더 포함할 수 있다.
일부 실시예에서, 상기 광투과층은 투명 레진층일 수 있다. 일부 실시예에서, 상기 광투과층은 화학기계적 연마에 의해 평탄화될 수 있다. 일부 실시예에서, 상기 광투과층은 플라즈마에 의한 에치백 공정에 의해 평탄화될 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 이미지 센서는 픽셀 어레이 영역 및 주변 회로 영역을 가지는 기판; 상기 픽셀 어레이 영역 및 상기 주변 회로 영역에 배치된 복수의 트랜지스터들; 상기 픽셀 어레이 영역에 배치된 적어도 하나의 포토 다이오드; 상기 복수의 트랜지스터들 및 상기 적어도 하나의 포토 다이오드가 배치된 상기 기판의 상부에 배치된 절연층; 상기 절연층의 상부에 배치되어 상기 복수의 트랜지스터들에 연결되는 적어도 하나의 금속 배선층; 및 상기 적어도 하나의 금속 배선층 상에 배치되어 상기 적어도 하나의 금속 배선층을 절연시키는 적어도 하나의 층간 절연막을 포함하고, 상기 적어도 하나의 층간 절연막의 일부는 식각에 의해 노출되고, 노출된 상기 적어도 하나의 층간 절연막의 계면은 소수성으로 개질된다.
일부 실시예에서, 상기 절연층 및 상기 적어도 하나의 층간 절연막은 상기 포토 다이오드의 상부에서 캐비티를 갖고, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은 소수성으로 개질될 수 있다.
일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, 플라즈마 처리에 의한 표면 개질을 통해 상기 계면 상의 극성 분자를 제거함으로써 소수성으로 개질될 수 있다. 일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, NH3를 원료 가스로 이용하여 상기 캐비티를 가진 상기 기판을 플라즈마 처리함으로써 소수성으로 개질될 수 있다. 일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, 상기 원료 가스로부터 발생한 NH3 라디칼을 이용하여 상기 계면 상의 -OH기를 제거함으로써 소수성으로 개질될 수 있다.
일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, 플라즈마 고주파 전원 장치를 이용하여 상기 캐비티를 가진 상기 기판을 플라즈마 처리함으로써 소수성으로 개질될 수 있다.
일부 실시예에서, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, N2, CF4, SF6 및 NF3로 이루어진 그룹 중에 적어도 하나의 원료 가스로 이용하여 상기 캐비티를 가진 상기 기판을 플라즈마 처리함으로써 소수성으로 개질될 수 있다.
일부 실시예에서, 상기 이미지 센서는 상기 절연층의 상부에 배치된 제1 식각 저지막; 및 상기 절연층 및 상기 제1 식각 저지막의 일부를 패터닝하여 형성된 복수의 비아 플러그들을 더 포함하고, 상기 적어도 하나의 금속 배선층은, 상기 복수의 비아 플러그들에 연결되는 제1 금속 배선층을 포함할 수 있다.
일부 실시예에서, 상기 적어도 하나의 층간 절연막은, 상기 제1 금속 배선층의 상부에 배치된 제1 내지 제3 층간 절연막들을 포함하고, 상기 이미지 센서는, 상기 제1 층간 절연막과 상기 제2 층간 절연막의 사이에 배치된 제2 식각 저지막; 상기 제2 층간 절연막과 상기 제3 층간 절연막의 사이에 배치된 제3 식각 저지막; 및 상기 제2 식각 저지막, 상기 제2 층간 절연막, 상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 형성된 복수의 콘택 플러그들을 더 포함하고, 상기 적어도 하나의 금속층은, 상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 형성된 제2 금속 배선층을 더 포함할 수 있다. 일부 실시예에서, 상기 제2 금속 배선층은 구리를 포함할 수 있다.
일부 실시예에서, 상기 이미지 센서는 상기 제2 금속 배선층의 상부에 배치된 패시베이션막을 더 포함할 수 있다.
일부 실시예에서, 상기 캐비티는, 상기 패시베이션막, 상기 절연층, 상기 제1 내지 제3 층간 절연막들 및 상기 제1 내지 제3 식각 저지막들의 일부를 식각함으로써 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존할 수 있다.
일부 실시예에서, 상기 적어도 하나의 층간 절연막은, 상기 제1 금속 배선층의 상부에 배치된 제1 내지 제3 층간 절연막들을 포함하고, 상기 이미지 센서는, 상기 제2 층간 절연막을 패터닝하여 형성된 복수의 콘택 플러그들을 더 포함하고, 상기 적어도 하나의 금속 배선층은, 상기 제3 층간 절연막에 의해 절연되는 제2 금속 배선층을 더 포함할 수 있다. 일부 실시예에서, 상기 제2 금속 배선층은 알루미늄을 포함하는 것을 특징으로 하는 이미지 센서.
일부 실시예에서, 상기 이미지 센서는 상기 제2 금속 배선층의 상부에 배치된 패시베이션막을 더 포함할 수 있다.
일부 실시예에서, 상기 캐비티는, 상기 패시베이션막, 상기 절연층 및 상기 제1 내지 제3 절연층들의 일부를 식각함으로써 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존할 수 있다.
일부 실시예에서, 상기 이미지 센서는 상기 소수성으로 개질된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면의 상부에 배치된 광투과층; 상기 광투과층의 상부에 배치된 컬러 필터층; 및 상기 컬러 필터층의 상부에 배치된 마이크로 렌즈를 더 포함할 수 있다.
일부 실시예에서, 상기 광투과층은 투명 레진층일 수 있다. 일부 실시예에서, 상기 광투과층은 화학기계적 연마에 의해 평탄화될 수 있다. 일부 실시예에서, 상기 광투과층은 플라즈마에 의한 에치백 공정에 의해 평탄화될 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 전자 시스템은 상술된 실시예에 따른 이미지 센서; 상기 이미지 센서와 버스를 통해서 통신하는 프로세서; 및 상기 버스와 통신하는 입출력 장치를 포함한다.
본 발명에 따르면, 집광 효율을 높이기 위하여 포토 다이오드의 상부에서 층간 절연막의 일부가 제거된 이미지 센서에서 노출되는 층간 절연막의 계면을 플라즈마 처리에 의해 소수성으로 개질함으로써 캐비티에 의해 노출되는 층간 절연막의 계면의 내습성을 향상시킬 수 있다. 이로써, 이미지 센서에 포함된 소자의 불량을 방지하고, 이에 따라, 화질의 불량을 방지할 수 있다.
또한, 본 발명에 따르면, 집광 효율을 높이기 위하여 포토 다이오드의 상부에 캐비티를 가지는 이미지 센서에서 캐비티에 의해 노출되는 절연층 및 층간 절연막들의 계면을 플라즈마 처리에 의해 소수성으로 개질함으로써 캐비티에 의해 노출되는 절연층 및 층간 절연막들의 계면의 내습성을 향상시킬 수 있다. 이로써, 이미지 센서에 포함된 소자의 불량을 방지하고, 이에 따라, 화질의 불량을 방지할 수 있다.
또한, 본 발명에 따르면, 캐비티에 의해 노출되는 절연층 및 층간 절연막들의 계면에 별도의 보호층을 형성하지 않고 상기 계면의 내습성을 향상시킬 수 있다. 이로써, 보호층에 의한 입사광의 굴절률의 변화 또는 집광 효율의 저하를 방지할 수 있다. 나아가, 보호층의 두께를 제어하기 위한 별도의 공정을 수행하지 않아도 되므로 공정을 단순화시킬 수 있다.
또한, 본 발명에 따르면, 플라즈마 고주파 전원 장치를 이용함으로써 상대적으로 낮은 에너지를 이용하여 플라즈마 처리를 수행함으로써, 플라즈마 처리에 의해 발생할 수 있는 암전류를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 개략적으로 나타내는 블록도이다.
도 2는 도 1의 이미지 센서에 포함된 단위 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 1의 이미지 센서에 포함된 단위 픽셀들의 개략적인 레이아웃이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미지 센서 칩을 개략적으로 나타내는 블록도이다.
도 7은 도 6의 이미지 센서 칩이 이용되는 카메라 장치를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 시스템을 개략적으로 나타내는 블록도이다.
도 2는 도 1의 이미지 센서에 포함된 단위 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 1의 이미지 센서에 포함된 단위 픽셀들의 개략적인 레이아웃이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미지 센서 칩을 개략적으로 나타내는 블록도이다.
도 7은 도 6의 이미지 센서 칩이 이용되는 카메라 장치를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3 의 층이 개재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 첨부된 도면들에서, 동일한 참조 부호는 동일한 구성 부재를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 이미지 센서(1)는 픽셀 어레이(10) 및 CMOS 제어 회로들(20, 30)을 포함할 수 있다. 픽셀 어레이(10)는 매트릭스 형태로 배치된 복수의 단위 픽셀들(11)을 포함할 수 있다. 픽셀 어레이(10)의 주위에 배치되는 CMOS 제어 회로들(20, 30)는 복수의 CMOS 트랜지스터들(미도시)을 포함하며, 픽셀 어레이(10)에 포함된 복수의 단위 픽셀들(11)에 일정한 신호를 제공하거나 출력 신호를 제어할 수 있다. 예를 들어, CMOS 제어 회로(20)는 로우 드라이버(row driver) 등을 포함할 수 있고, CMOS 제어 회로(30)는 CDS(correlated double sampling), 비교기 및 아날로그-디지털 변환기 등을 포함할 수 있다. 여기서, 단위 픽셀(11)의 구조는 픽셀을 구성하는 요소에 따라 다양하며, 1 내지 5개의 트랜지스터들을 구비한 구조가 널리 응용되고 있다.
도 2는 도 1의 이미지 센서에 포함된 단위 픽셀의 일 예를 나타내는 회로도이다. 도 2에는 1개의 포토 다이오드 및 4개의 트랜지스터들로 구성된 단위 픽셀의 등가 회로도가 예시되어 있다.
도 2를 참조하면, 단위 픽셀(11)은 포토 다이오드(PD), 트랜스퍼(transfer) 트랜지스터(Tx), 리셋(reset) 트랜지스터(Rx), 드라이브(driver) 트랜지스터(Dx), 및 셀렉트(select) 트렌지스터(Sx)를 포함할 수 있다. 여기서, 포토 다이오드(PD)는 광을 인가받아 광 전하를 생성하고, 트랜스퍼 트랜지스터(Tx)는 포토 다이오드(PD)에서 생성된 광 전하를 플로팅 확산 영역(FD: floating diffusion region)에 운송한다. 또한, 리셋 트랜지스터(Rx)는 플로팅 확산 영역(FD)에 저장되어 있는 전하를 주기적으로 리셋시키고, 드라이브 트랜지스터(Dx)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링(buffering)하며, 셀렉트 트렌지스터(Sx)는 단위 픽셀(11)을 선택하기 위한 스위칭(switching) 및 어드레싱(addressing) 역할을 한다. 여기서, "RS"는 리셋 트랜지스터(Rx)의 게이트에 인가되는 신호이고, "TG"는 트랜스퍼 트랜지스터(Tx)의 게이트에 인가되는 신호이다.
도 3은 도 1의 이미지 센서에 포함된 단위 픽셀들의 개략적인 레이아웃이다. 도 3에는 상호 인접한 2개의 단위 픽셀들을 도시하였으며, 각 단위 픽셀은 도 2의 등가회로도에 대응하는 구성을 제공한다.
도 3을 참조하면, 단위 픽셀은 반도체 기판 상의 픽셀 어레이 영역에서 소정 형상으로 정의되어 있는 활성 영역들(ACT, ACT')을 구비한다. 활성 영역들(ACT, ACT')은 각각 포토 다이오드(PD)가 형성되는 포토 다이오드 영역(ACT_P) 및 트랜지스터가 형성되는 트랜지스터 영역(ACT_T)으로 구분된다. 활성 영역들(ACT, ACT')중 수광 영역인 포토 다이오드 영역(ACT_P)은 단위 픽셀 내에서 반도체 기판의 소정 영역을 점유하도록 소정 형상, 예를 들면, 평면 상에서 볼 때 사각형으로 형성될 수 있다. 트랜지스터 영역(ACT_T)은 포토 다이오드 영역(ACT_P)의 일부와 접하면서, 적어도 한 부분 이상 절곡된 라인 형태로 형성될 수 있다.
트랜스퍼 트랜지스터(Tx)의 게이트(G1)는 활성 영역(ACT, ACT')중 포토 다이오드 영역(ACT_P)과 트랜지스터 영역(ACT_T)과의 경계면 부근에 배치된다. 리셋 트랜지스터(Rx)의 게이트(G2), 드라이브 트랜지스터(Dx)의 게이트(G3) 및 셀렉트 트랜지스터(Sx)의 게이트(G4)가 활성 영역(ACT, ACT')의 트랜지스터 영역(ACT_T)에 상호 소정 간격을 두고 배치되어 있다. 도 3에 도시되어 있는 각 트랜지스터들의 배치 순서는 단지 예시에 불과하며, 경우에 따라 그 배치 순서가 달라질 수도 있다.
리셋 트랜지스터(Rx)의 소스에는 전원 공급 단자(VDD)가 연결되어 있다. 리셋 트랜지스터(Rx)의 게이트(G2)에 리셋 전압(RS)(도 2 참조)이 인가되면 리셋 트랜지스터(Rx)가 온(ON) 되면서 플로팅 확산 영역(FD)의 포텐셜은 리셋 트랜지스터(Rx)의 소스에서의 VDD 전압에 의해 차징(charging)되고, 이로써 플로팅 확산 영역(FD)은 소정의 전압(VDD - Vth, Vth는 리셋 트랜지스터(Rx)의 문턱 전압)으로 리셋된다.
플로팅 확산 영역(FD)의 전하는 콘택(CON1) 및 콘택(CON2)을 상호 연결시키는 배선(도시 생략)을 통하여 드라이브 트랜지스터(Dx)의 게이트(G3)에 인가되어, 셀렉트 트렌지스터(Sx)의 게이트(G4)에 인가되는 선택 신호(SEL)에 의해 온(ON)되었던 셀렉트 트렌지스터(Sx)를 통해 흐르는 전류를 제어하게 된다. 콘택(CON1) 및 콘택(CON2)을 상호 연결시키는 배선은 그 경로가 짧은 것이 유리한데, 이는 상기 배선을 구성하는 도전층에서의 커패시턴스 증가에 따른 변환효율(conversion efficiency) 저하를 방지하기 위함이다. 상기 배선을 구성하는 데 있어서, 콘택(CON1)은 반드시 동일한 활성 영역(ACT) 내에 있는 콘택(CON2)과 연결될 필요는 없으며, 필요에 따라 상기 배선의 단거리 경로 선택(routing)이 이루어질 수 있도록 하기 위하여 콘택(CON1)이 인접한 활성 영역(ACT')에 있는 다른 콘택(CON2)과 연결될 수도 있다. 셀렉트 트렌지스터(Sx)를 통해 흐르는 전류는 단위 화소의 출력단(OUT)에서 단위 화소의 출력 신호로서 출력되며, 이는 단위 화소의 출력단(OUT)에 연결되어 있는 부하 트랜지스터(도시 생략)에서 독출된다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 4a 내지 도 4f에서 픽셀 어레이 영역은 도 3의 I-I' 선에 따른 단면에 대응되는 도면이다.
도 4a를 참조하면, 픽셀 어레이 영역 및 주변 회로 영역을 가지는 기판(100)을 제공한다. 픽셀 어레이 영역은 수광부인 포토 다이오드(130)가 형성되는 포토 다이오드 영역과 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터 등과 같은 트랜지스터(110)가 형성되는 트랜지스터 영역으로 이루어지는 복수의 단위 픽셀들이 배치되는 영역이다. 주변 회로 영역은 픽셀 어레이 영역에 포함된 트랜지스터(110)를 구동하기 위한 트랜지스터(110)가 배치되는 영역이다. 일 실시예에서, 픽셀 어레이 영역의 트랜지스터 영역에 형성되는 트랜지스터(110)와 주변 회로 영역에 형성되는 트랜지스터(110)는 동일한 공정에 의해 동시에 형성될 수 있다.
기판(100)은 반도체 기판일 수 있는데, 예를 들어, 반도체 기판은 실리콘(silicon), 실리콘-온-절연체(silicon-on-insulator), 실리콘-온-사파이어 (silicon-on-sapphire), 게르마늄(germanium), 실리콘-게르마늄 및 갈륨-비소 (gallium-arsenide) 중 어느 하나를 포함할 수 있다. 본 실시예에서, 기판(100)은 P형 반도체 기판일 수 있다. 반도체 기판(100)에는 활성 영역을 한정하는 소자 분리막(105)이 형성되는데, 소자 분리막(105)은, 예를 들어, STI(shallow trench isolation) 공정 등에 의해 형성될 수 있다. 도시되지는 않았지만, 기판(100) 상에는 에피택셜층이 형성될 수 있고, 에피택셜층에 포토 다이오드(130) 및 트랜지스터(110)가 형성될 수도 있다.
기판(100) 상에 게이트 절연막(110a) 및 게이트 전극층(110b)을 순차적으로 적층하고, 패터닝하여 트랜지스터들(110)을 형성한다. 트랜지스터들(110) 각각의 측벽에는 스페이서(110c)가 형성될 수 있다. 트랜지스터들(110) 각각의 양측에는 불순물을 도핑하여 소스/드레인 영역(120)을 형성한다. 여기서, 게이트 절연막(110a)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 산화물(Al2O3), 및 지르코늄 산화물(ZrO2) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다. 또한, 게이트 전극층(110b)은 폴리실리콘, 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr), 이들의 질화물, 및 이들의 실리사이드 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다. 또한, 스페이서(110c)는 실리콘 질화물을 포함할 수 있다.
기판(100)의 포토 다이오드 영역에 인(P), 비소(As) 및 안티모니(Sb) 등과 같은 N형 불순물을 주입하여 제1 웰(130a)을 형성하고, 보론(B), 갈륨(Ga) 및 인듐(In) 등과 같은 P형 불순물을 주입하여 제2 웰(130b)을 형성함으로써, PN 접합 다이오드 형태의 포토 다이오드(130)를 형성한다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서 제1 웰(130a)은 P형 불순물을 주입함으로써 형성되고, 제2 웰(130b)은 N형 불순물을 주입함으로써 형성될 수 있다. 또한, 제1 웰(130a)과 제2 웰(130a)의 형성 순서를 변경될 수 있다. 일 실시예에서는, 포토 다이오드(130)가 먼저 형성되고, 트랜지스터(110)가 나중에 형성될 수 있다. 다른 실시예에서는, 트랜지스터(110)가 먼저 형성되고, 포토 다이오드(130)가 나중에 형성될 수도 있다.
도 4b를 참조하면, 픽셀 어레이 영역 및 주변 회로 영역 상에 포토 다이오드(130) 및 트랜지스터(110)를 덮는 절연층(140)을 형성하고, 절연층(140) 상에 비아 플러그(160)에 의해 트랜지스터(110)에 연결되는 금속 배선층(161)과 금속 배선층(161)을 절연시키는 층간 절연막(141)을 형성하는 공정을 적어도 한번 이상 반복하여 배선 구조를 완성한다. 완성된 배선 구조의 상부에는 패시베이션막(passivation layer)(170)을 형성한다.
구체적으로, 절연층(140) 상에 제1 식각 저지막(150)을 적층하고, 절연층(140) 및 제1 식각 저지막(150)을 패터닝하여 비아 플러그(160)를 형성한다. 예를 들어, 비아 플러그(160)는 텅스텐(W)을 포함할 수 있다. 이어서, 제1 층간 절연막(141)을 적층하고, 제1 층간 절연막(141)을 패터닝하여 비아 플러그(160)에 연결되는 제1 금속 배선층(161)을 형성한다. 예를 들어, 제1 금속 배선층(161)은 구리(Cu)를 포함할 수 있고, 싱글 다마신(single damascene) 공정에 의해 형성될 수 있다.
이어서, 제1 층간 절연막(141) 상에 제2 식각 저지막(151), 제2 층간 절연막(142), 제3 식각 저지막(152) 및 제3 층간 절연막(143)을 순차적으로 적층하고, 적층된 제2 식각 저지막(151), 제2 층간 절연막(142), 제3 식각 저지막(152) 및 제3 층간 절연막(143)을 패터닝하여 제1 콘택 홀(미도시)을 형성하고, 적층된 제3 식각 저지막(152) 및 제3 층간 절연막(143)을 패터닝하여 제1 트렌치(미도시)를 형성한다. 제1 콘택 홀 및 제1 트렌치에 예를 들어, 구리를 충전함으로써 제1 콘택 플러그(162) 및 제2 금속 배선층(163)을 형성한다. 이와 같이, 제2 금속 배선층(163)은 듀얼(dual) 다마신 공정에 의해 형성될 수 있다.
이어서, 제3 층간 절연막(143) 상에 제4 식각 저지막(153), 제4 층간 절연막(144), 제5 식각 저지막(154) 및 제5 층간 절연막(145)을 순차적으로 적층하고, 적층된 제4 식각 저지막(153), 제4 층간 절연막(144), 제5 식각 저지막(154) 및 제5 층간 절연막(145)을 패터닝하여 제2 콘택 홀(미도시)을 형성하고, 적층된 제5 식각 저지막(154) 및 제5 층간 절연막(145)을 패터닝하여 제2 트렌치(미도시)를 형성한다. 제2 콘택 홀 및 제2 트렌치에 예를 들어, 구리를 충전함으로써 제2 콘택 플러그(164) 및 제3 금속 배선층(165)을 형성한다. 이와 같이, 제3 금속 배선층(165)은 듀얼 다마신 공정에 의해 형성될 수 있다.
이어서, 제5 층간 절연막(145) 상에 제6 식각 저지막(155), 제6 층간 절연막(146), 제7 식각 저지막(156) 및 제7 층간 절연막(147)을 순차적으로 적층하고, 적층된 제6 식각 저지막(155), 제6 층간 절연막(146), 제7 식각 저지막(156) 및 제7 층간 절연막(147)을 패터닝하여 제3 콘택 홀(미도시)을 형성하고, 적층된 제7 식각 저지막(156) 및 제7 층간 절연막(147)을 패터닝하여 제3 트렌치(미도시)를 형성한다. 제3 콘택 홀 및 제3 트렌치에 예를 들어, 구리를 충전함으로써 제3 콘택 플러그(166) 및 제4 금속 배선층(167)을 형성한다. 이와 같이, 제4 금속 배선층(167)은 듀얼 다마신 공정에 의해 형성될 수 있다.
여기서, 제1 내지 제7 식각 저지막들(150, 151, 152, 153, 154, 155, 156, 167)은 예를 들어, 실리콘 질화물(SiN)을 포함할 수 있다. 제1 내지 제4 금속 배선층(161, 163, 165, 167)이 구리를 포함하는 경우, 제1 내지 제7 식각 저지막들(150, 151, 152, 153, 154, 155, 156, 167)을 형성함으로써 제1 내지 제4 금속 배선층(161, 163, 165, 167)들 사이의 전기적 이동(electromigration)을 방지할 수 있다.
본 실시예에서, 이미지 센서는 제1 내지 제4 금속 배선층(161, 163, 165, 167)을 포함하는 배선 구조를 가지지만, 본 발명은 이에 한정되지 않고, 금속 배선층의 개수는 다양하게 변경될 수 있다. 또한, 픽셀 어레이 영역에 필요한 금속 배선층의 개수와 주변 회로 영역에 필요한 금속 배선층의 개수는 서로 다를 수 있는데, 공정의 편의상 픽셀 어레이 영역과 주변 회로 영역의 상부에는 동시에 금속 배선층을 형성할 수 있다.
도 4c를 참조하면, 패시베이션막(170) 상에 픽셀 어레이 영역에 해당하는 패시베이션막(170)을 노출시키는 하드 마스크(hard mask) 패턴을 형성하고, 식각 공정을 이용하여 픽셀 어레이 영역의 상부에 형성된 패시베이션막(170), 제4 내지 제7 층간 절연막(144, 145, 146, 147), 제5 내지 제7 식각 저지막(154, 155, 156), 제3 및 제4 금속 배선층들(165, 167) 및 제2 및 제3 콘택 플러그들(164, 166)을 제거한다. 나아가, 픽셀 어레이 영역의 상부에 형성된 제4 식각 저지막(153)도 제거될 수 있다. 이 경우, 픽셀 어레이 영역에 필요한 금속 배선층은 제1 및 제2 금속 배선층(161, 163)이고, 주변 회로 영역에 필요한 금속 배선층은 제1 내지 제4 금속 배선층(161, 163, 165, 167)일 수 있다.
이때, 포토 다이오드(130)의 상부에는 절연막(140), 제1 내지 제4 식각 저지막들(150, 151, 152, 153) 및 제1 내지 제3 층간 절연막들(141, 142, 143)이 존재하는데, 이와 같이 포토 다이오드(130)의 상부에 다양한 매질이 존재하는 경우에는 입사광의 굴절률이 변화할 수 있고, 광 손실이 발생할 수 있다.
도 4d를 참조하면, 픽셀 어레이 영역에 형성된 포토 다이오드(130)의 상부에 형성된 제1 내지 제4 식각 저지막들(150, 151, 152, 153) 및 제1 내지 제3 층간 절연막들(141, 142, 143)을 식각하여, 포토 다이오드(130) 상에 캐비티(C1, C2)를 형성한다. 이때, 캐비티(C1, C2)는 포토 다이오드(130)의 상부에 형성된 절연층(140)의 일부 더 식각하여 포토 다이오드(130)에 입사되는 광 투과율을 더욱 증가시킬 수 있다. 예를 들어, 캐비티(C1, C2)는 당해 기술 분야에서 알려진 바와 같은 플라즈마 건식 식각 공정에 의해 형성할 수 있다. 이로써, 포토 다이오드(130)의 상부에는 절연층(140)의 일부만이 잔존하게 되고, 이에 따라, 집광 효율이 향상되고, 감도가 개선될 수 있다.
이때, 캐비티(C1, C2)에 의해 노출되는 절연층(140) 및 제1 내지 제3 층간 절연막들(141, 142, 143)의 계면(interface)(180)은 친수성 계면으로 습기에 취약하다. 예를 들어, 절연층(140) 및 제1 내지 제3 층간 절연막들(141, 142, 143)은 실리콘 산화물(SiO2)일 수 있는데, 이 경우, 캐비티(C1, C2)에 의해 노출되는 상기 계면(180) 상에는 극성 분자(예를 들어, -OH기)가 존재할 수 있고, 이러한 극성 분자에 의해 상기 계면(180)은 친수성을 띠게 되어 습기에 취약할 수 있다. 따라서, 이미지 센서를 포함하는 장치를 고온 다습한 환경에서 장시간 사용할 경우에는 상기 계면(180)을 따라 흡착되는 습기에 의해, 픽셀 어레이 영역에 형성된 포토 다이오드(130), 트랜지스터(110) 및 트랜지스터(110)에 연결된 제1 및 제2 금속 배선층들(161, 163)에 불량이 발생할 수 있고, 이에 따라, 화질 불량을 야기할 수 있다.
상술한 불량을 개선하기 위하여, 캐비티(C1, C2)에 의해 노출된 절연층(140) 및 제1 내지 제3 층간 절연막들(141, 142, 143)의 하부에 존재하는 포토 다이오드(130), 트랜지스터(110) 및 트랜지스터(110)에 전기적으로 연결되는 제1 및 제2 금속 배선층(161, 163)을 습기로부터 보호하도록, 상기 계면(180) 상에 별도의 보호층(예를 들어, SixNy)을 형성하는 경우에는 상기 보호층의 존재로 인하여 입사광의 굴절률이 변화할 수 있고, 집광 효율이 저하될 수 있다. 또한, 상기 보호층의 두께를 적절하게 조절해야 하는 등 별도의 처리가 요구되므로 공정이 복잡해질 수 있다.
도 4e를 참조하면, 캐비티(C1, C2)에 의해 노출된 절연층(140) 및 제1 내지 제3 층간 절연막들(141, 142, 143)의 계면(180)을 친수성에서 소수성으로 개질한다. 구체적으로, 플라즈마 처리에 의한 표면 개질을 통해, 캐비티(C1, C2)에 의해 노출된 절연층(140) 및 제1 내지 제3 층간 절연막들(141, 142, 143)의 계면(180) 상의 극성 분자를 제거할 수 있다.
본 실시예에서는, NH3를 원료 가스로 이용하여 플라즈마 처리를 수행할 수 있다. 플라즈마 처리 장치에 NH3를 원료 가스로 주입할 경우 NH3 라디칼(NH3·)이 생성될 수 있고, 생성된 NH3 라디칼(NH3·)은 상기 계면(180) 상의 극성 분자를 제거한다. 예를 들어, 상기 계면(180) 상에 존재하는 -OH는 NH3 라디칼(NH3·)과 반응하여 NH3OH가 발생할 수 있고(즉, -OH + NH3· -> NH3OH↑), 이때, 상기 계면(180)에는 Si-N 본딩(bonding)이 생성될 수 있다. 이로써, 상기 계면(180)은 내습성이 향상된 소수성으로 개질될 수 있다. 한편, 플라즈마 처리에 이용되는 원료 가스는 NH3에 한정되지 않고, 다른 실시예에서는, N2, CF4, SF6 및 NF3로 이루어진 그룹 중에 적어도 하나를 원료 가스로 이용할 수도 있다.
또한, 본 실시예에서는, 고주파(radio frequency, RF) 전원 장치를 이용하여 플라즈마 처리를 수행할 수 있다. 고주파 전원 장치를 이용한 플라즈마 처리는 상대적으로 낮은 에너지를 이용하므로, 플라즈마 처리에 따른 에너지로 인하여 암전류가 발생할 가능성을 낮출 수 있다.
상술한 바와 같이, 플라즈마 처리를 수행하는 경우에 상기 계면(180)의 표면 성질은 변화하지만, 상기 계면(180)의 표면 별도의 박막이 형성되지는 않는다. 이와 같이, 본 실시예에 따르면, 상기 계면(180) 상에 별도의 보호층을 형성하기 않고, NH3를 원료 가스로 이용하여 플라즈마 처리를 함으로써 상기 계면(180) 상의 극성 분자를 제거하고 상기 계면(180)에 Si-N 본딩을 생성한다. 따라서, 별도의 두께를 가진 층을 형성하는 것이 아니므로, 입사광의 굴절률의 변화 또는 집광 효율의 저하를 방지하는 동시에 상기 계면(180)의 내습성을 향상시킴으로써 내부 소자를 보호할 수 있다.
본 발명의 다른 실시예에서, 캐비티(C1, C2)가 형성되지 이전인 도 4c에 도시된 구조에서 노출된 제3 층간 절연막(143)의 계면을 친수성에서 소수성으로 개질할 수도 있다. 구체적으로, 플라즈마 처리에 의한 표면 개질을 통해, 노출된 제3 층간 절연막(143)의 계면 상의 극성 분자를 제거할 수 있다.
도 4f를 참조하면, 소수성으로 개질된 절연층(140) 및 제1 내지 제3 층간 절연막들(141, 142, 143)의 계면(180)의 상부에 제1 광투과층(185)을 형성한다. 제1 광투과층(185)은 화학 기계적 연마 공정(chemical mechanical polishing) 또는 플라즈마에 의한 에치백(etch back) 공정에 의해 평탄화될 수 있다. 여기서, 제1 광투과층(185)은 투명 레진(resin)층일 수 있는데, 예를 들어, 실리콘 산화물 또는 실리콘 질화물일 수 있고, 화학기상증착법에 의해 형성될 수 있다. 또한, 본 발명의 다른 실시예에서, 제1 광투과층(185)은 유기 고분자 화합물로 이루어질 수 있다.
이어서, 제1 광투과층(185)의 상부 표면 상에 컬러 필터(190)를 형성하고, 컬러 필터(190)의 상부에 제2 광투과층(193)을 형성한다. 컬리 필터(190)는 적색(R), 녹색(G) 및 청색(B)으로 이루어진 컬러 필터 어레이로 구현될 수 있다. 여기서, 제2 광투과층(193)은 투명 레진층일 수 있는데, 예를 들어, 실리콘 산화물 또는 실리콘 질화물일 수 있다. 이어서, 제2 광투과층(196)의 상부에 마이크로 렌즈(196)를 형성한다. 이로써, 입사광은 마이크로 렌즈(196)를 통과하고, 컬러 필터(180)에 의해 선택적으로 필요한 색의 광만이 선택되고, 선택된 색의 광은 제1 광투과층(185)을 통해 포토 다이오드(130)에 축적될 수 있다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 5a 내지 도 5f에서 픽셀 어레이 영역은 도 3의 I-I' 선에 따른 단면에 대응되는 도면이다.
도 5a를 참조하면, 픽셀 어레이 영역 및 주변 회로 영역을 가지는 기판(200)을 제공한다. 여기서, 기판(200)은 도 4a에 도시된 기판(100)과 실질적으로 동일하게 구현될 수 있다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다. 기판(200)에는 활성 영역을 한정하는 소자 분리막(205)이 형성되는데, 소자 분리막(205)은, 예를 들어, STI 공정 등에 의해 형성될 수 있다. 도시되지는 않았지만, 기판(200) 상에는 에피택셜층이 형성될 수 있고, 에피택셜층에 포토 다이오드(230) 및 트랜지스터(210)가 형성될 수도 있다.
기판(200) 상에 게이트 절연막(210a) 및 게이트 전극층(210b)을 순차적으로 적층하고, 패터닝하여 트랜지스터들(210)을 형성한다. 트랜지스터들(210) 각각의 측벽에는 스페이서(210c)가 형성될 수 있다. 트랜지스터들(210) 각각의 양측에는 불순물을 도핑하여 소스/드레인 영역(220)을 형성한다.
기판(200)의 포토 다이오드 영역에 인(P), 비소(As) 및 안티모니(Sb) 등과 같은 N형 불순물을 주입하여 제1 웰(230a)을 형성하고, 보론(B), 갈륨(Ga) 및 인듐(In) 등과 같은 P형 불순물을 주입하여 제2 웰(230b)을 형성함으로써, PN 접합 다이오드 형태의 포토 다이오드(230)를 형성한다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서 제1 웰(230a)은 P형 불순물을 주입함으로써 형성되고, 제2 웰(230b)은 N형 불순물을 주입함으로써 형성될 수 있다. 또한, 제1 웰(230a)과 제2 웰(230a)의 형성 순서를 변경될 수 있다. 일 실시예에서는, 포토 다이오드(230)가 먼저 형성되고, 트랜지스터(210)가 나중에 형성될 수 있다. 다른 실시예에서는, 트랜지스터(210)가 먼저 형성되고, 포토 다이오드(230)가 나중에 형성될 수도 있다.
도 5b를 참조하면, 픽셀 어레이 영역 및 주변 회로 영역 상에 포토 다이오드(230) 및 트랜지스터(210)를 덮는 절연층(240)을 형성하고, 절연층(240) 상에 비아 플러그(250)에 의해 트랜지스터(210)에 연결되는 금속 배선층(251)과 금속 배선층(251)을 절연시키는 층간 절연막(241)을 형성하는 공정을 적어도 한번 이상 반복하여 배선 구조를 완성한다. 완성된 배선 구조의 상부에는 패시베이션막(260)을 형성한다.
구체적으로, 절연층(240)을 패터닝하여 비아 플러그(250)를 형성한다. 예를 들어, 비아 플러그(250)는 텅스텐(W)을 포함할 수 있다. 이어서, 절연층(240)의 상부에 비아 플러그(250)와 전기적으로 연결되는 제1 금속 배선층(251)을 형성하고, 제1 금속 배선층(251)의 상부에 제1 층간 절연막(241)을 적층한다.
이어서, 제1 층간 절연막(241) 상에 제2 층간 절연막(242)을 적층하고, 제2 층간 절연막(242)을 패터닝하여 제1 콘택 홀(미도시)을 형성하고, 금속 물질로 제1 콘택 홀을 매립하여 제1 콘택 플러그(252)를 형성한다. 이어서, 제2 층간 절연막(242)의 상부에 제1 콘택 플러그(252)와 전기적으로 연결되는 제2 금속 배선층(253)을 형성하고, 제2 금속 배선층(253)의 상부에 제3 층간 절연막(243)을 적층한다.
이어서, 제3 층간 절연막(243) 상에 제4 층간 절연막(244)을 적층하고, 제4 층간 절연막(244)을 패터닝하여 제2 콘택 홀(미도시)을 형성하고, 금속 물질로 제2 콘택 홀을 매립하여 제2 콘택 플러그(254)를 형성한다. 이어서, 제4 층간 절연막(244)의 상부에 제2 콘택 플러그(254)와 전기적으로 연결되는 제3 금속 배선층(255)을 형성하고, 제3 금속 배선층(255)의 상부에 제5 층간 절연막(245)을 적층한다.
이어서, 제5 층간 절연막(245) 상에 제6 층간 절연막(246)을 적층하고, 제6 층간 절연막(246)을 패터닝하여 제3 콘택 홀(미도시)을 형성하고, 금속 물질로 제3 콘택 홀을 매립하여 제3 콘택 플러그(256)을 형성한다. 이어서, 제6 층간 절연막(246)의 상부에 제3 콘택 플러그(256)와 전기적으로 연결되는 제4 금속 배선층(257)을 형성하고, 제4 금속 배선층(257)의 상부에 제7 층간 절연막(247)을 적층한다.
예를 들어, 제1 내지 제4 금속 배선층들(251, 253, 255, 257)은 알루미늄(Al)을 포함할 수 있다. 이 경우, 알루미늄은 전기적 이동 현상이 잘 일어나지 않으므로, 제1 내지 제4 금속 배선층들(251, 253, 255, 257)을 형성하는 과정에서 식각 방지막을 형성하지 않아도 된다.
본 실시예에서, 이미지 센서는 제1 내지 제4 금속 배선층(251, 253, 255, 257)을 포함하는 배선 구조를 가지지만, 본 발명은 이에 한정되지 않고, 금속 배선층의 개수는 다양하게 변경될 수 있다. 또한, 픽셀 어레이 영역에 필요한 금속 배선층의 개수와 주변 회로 영역에 필요한 금속 배선층의 개수는 서로 다를 수 있는데, 공정의 편의상 픽셀 어레이 영역과 주변 회로 영역의 상부에는 동시에 금속 배선층을 형성할 수 있다.
도 5c를 참조하면, 패시베이션막(260) 상에 픽셀 어레이 영역에 해당하는 패시베이션막(260)을 노출시키는 하드 마스크 패턴을 형성하고, 식각 공정을 이용하여 픽셀 어레이 영역의 상부에 형성된 패시베이션막(260), 제4 내지 제7 층간 절연막(244, 245, 246, 247), 제3 및 제4 금속 배선층들(245, 247) 및 제2 및 제3 콘택 플러그들(244, 246)을 제거한다. 이 경우, 픽셀 어레이 영역에 필요한 금속 배선층은 제1 및 제2 금속 배선층(251, 253)이고, 주변 회로 영역에 필요한 금속 배선층은 제1 내지 제4 금속 배선층(251, 253, 255, 257)일 수 있다.
이때, 포토 다이오드(230)의 상부에는 절연층(240) 및 제1 내지 제3 층간 절연막들(241, 242, 243)이 존재하는데, 이와 같이 포토 다이오드(230)의 상부에 다양한 매질이 존재하는 경우에는 입사광의 굴절률이 변화할 수 있고, 광 손실이 발생할 수 있다.
도 5d를 참조하면, 픽셀 어레이 영역에 형성된 포토 다이오드(230)의 상부에 형성된 제1 내지 제3 층간 절연막들(241, 242, 243)을 식각하여, 포토 다이오드(230) 상에 캐비티(C1, C2)를 형성한다. 이때, 캐비티(C1, C2)는 포토 다이오드(230)의 상부에 형성된 절연층(240)의 일부 더 식각하여 포토 다이오드(230)에 입사되는 광 투과율을 더욱 증가시킬 수 있다. 예를 들어, 캐비티(C1, C2)는 당해 기술 분야에서 알려진 바와 같은 플라즈마 건식 식각 공정에 의해 형성할 수 있다. 이로써, 포토 다이오드(230)의 상부에는 절연층(240)의 일부만이 잔존하게 되고, 이에 따라, 집광 효율이 향상되고, 감도가 개선될 수 있다.
이때, 캐비티(C1, C2)에 의해 노출되는 절연층(240) 및 제1 내지 제3 층간 절연막들(241, 242, 243)의 계면(270)은 친수성 계면으로 습기에 취약하다. 예를 들어, 절연층(240) 및 제1 내지 제3 층간 절연막들(241, 242, 243)은 실리콘 산화물(SiO2)일 수 있는데, 이 경우, 캐비티(C1, C2)에 의해 노출되는 상기 계면(270) 상에는 극성 분자(예를 들어, -OH기)가 존재할 수 있고, 이러한 극성 분자에 의해 상기 계면(270)은 친수성을 띠게 되어 습기에 취약할 수 있다. 따라서, 이미지 센서를 포함하는 장치를 고온 다습한 환경에서 장시간 사용할 경우에는 상기 계면(270)을 따라 흡착되는 습기에 의해, 픽셀 어레이 영역에 형성된 포토 다이오드(230), 트랜지스터(210) 및 트랜지스터(210)에 연결된 제1 및 제2 금속 배선층들(251, 253)에 불량이 발생할 수 있고, 이에 따라, 화질 불량을 야기할 수 있다.
상술한 불량을 개선하기 위하여, 캐비티(C1, C2)에 의해 노출된 절연층(240) 및 제1 내지 제3 층간 절연막들(241, 242, 243)의 하부에 존재하는 포토 다이오드(230), 트랜지스터(210) 및 트랜지스터(210)에 전기적으로 연결되는 제1 및 제2 금속 배선층(251, 253)을 습기로부터 보호하도록, 상기 계면(270) 상에 별도의 보호층(예를 들어, SixNy)을 형성하는 경우에는 상기 보호층의 존재로 인하여 입사광의 굴절률이 변화할 수 있고, 집광 효율이 저하될 수 있다. 또한, 상기 보호층의 두께를 적절하게 조절해야 하는 등 별도의 처리가 요구되므로 공정이 복잡해질 수 있다.
도 5e를 참조하면, 캐비티(C1, C2)에 의해 노출된 절연층(240) 및 제1 내지 제3 층간 절연막들(241, 242, 243)의 계면(270)을 친수성에서 소수성으로 개질한다. 구체적으로, 플라즈마 처리에 의한 표면 개질을 통해, 캐비티(C1, C2)에 의해 노출된 절연층(240) 및 제1 내지 제3 층간 절연막들(241, 242, 243)의 계면(270) 상의 극성 분자를 제거할 수 있다.
본 실시예에서는, NH3를 원료 가스로 이용하여 플라즈마 처리를 수행할 수 있다. 플라즈마 처리 장치에 NH3를 원료 가스로 주입할 경우 NH3 라디칼(NH3·)이 생성될 수 있고, 생성된 NH3 라디칼(NH3·)은 상기 계면(270) 상의 극성 분자를 제거한다. 예를 들어, 상기 계면(180) 상에 존재하는 -OH는 NH3 라디칼(NH3·)과 반응하여 NH3OH가 발생할 수 있고(즉, -OH + NH3· -> NH3OH↑), 이때, 상기 계면(270)에는 Si-N 본딩(bonding)이 생성될 수 있다. 이로써, 상기 계면(180)은 내습성이 향상된 소수성으로 개질될 수 있다. 한편, 플라즈마 처리에 이용되는 원료 가스는 NH3에 한정되지 않고, 다른 실시예에서는, N2, CF4, SF6 및 NF3로 이루어진 그룹 중에 적어도 하나를 원료 가스로 이용할 수도 있다.
또한, 본 실시예서는, 고주파 전원 장치를 이용하여 플라즈마 처리를 수행할 수 있다. 고주파 전원 장치를 이용한 플라즈마 처리는 상대적으로 낮은 에너지를 이용하므로, 플라즈마 처리에 따른 에너지로 인하여 암전류가 발생할 가능성을 낮출 수 있다.
상술한 바와 같이, 플라즈마 처리를 수행하는 경우에 상기 계면(180)의 표면 성질은 변화하지만, 상기 계면(270)의 표면 별도의 박막이 형성되지는 않는다. 이와 같이, 본 실시예에 따르면, 상기 계면(270) 상에 별도의 보호층을 형성하기 않고, NH3를 원료 가스로 이용하여 플라즈마 처리를 함으로써 상기 계면(270) 상의 극성 분자를 제거하고 상기 계면(270)에 Si-N 본딩을 생성한다. 따라서, 별도의 두께를 가진 층을 형성하는 것이 아니므로, 입사광의 굴절률의 변화 또는 집광 효율의 저하를 방지하는 동시에 상기 계면(270)의 내습성을 향상시킴으로써 내부 소자를 보호할 수 있다.
본 발명의 다른 실시예에서, 캐비티(C1, C2)가 형성되지 이전인 도 5c에 도시된 구조에서 노출된 제3 층간 절연막(243)의 계면을 친수성에서 소수성으로 개질할 수도 있다. 구체적으로, 플라즈마 처리에 의한 표면 개질을 통해, 노출된 제3 층간 절연막(243)의 계면 상의 극성 분자를 제거할 수 있다.
도 5f를 참조하면, 소수성으로 개질된 절연층(240) 및 제1 내지 제3 층간 절연막들(241, 242, 243)의 계면(270)의 상부에 제1 광투과층(280)을 형성한다. 제1 광투과층(280)은 화학 기계적 연마 공정 또는 플라즈마에 의한 에치백 공정에 의해 평탄화될 수 있다. 여기서, 제1 광투과층(280)은 투명 레진층일 수 있는데, 예를 들어, 실리콘 산화물 또는 실리콘 질화물일 수 있고, 화학기상증착법에 의해 형성될 수 있다. 또한, 본 발명의 다른 실시예에서, 제1 광투과층(280)은 유기 고분자 화합물로 이루어질 수 있다.
이어서, 제1 광투과층(280)의 상부 표면 상에 컬러 필터(285)를 형성하고, 컬러 필터(285)의 상부에 제2 광투과층(290)을 형성한다. 컬리 필터(285)는 적색(R), 녹색(G) 및 청색(B)으로 이루어진 컬러 필터 어레이로 구현될 수 있다. 여기서, 제2 광투과층(290)은 투명 레진층일 수 있는데, 예를 들어, 실리콘 산화물 또는 실리콘 질화물일 수 있다. 이어서, 제2 광투과층(290)의 상부에 마이크로 렌즈(295)를 형성한다. 이로써, 입사광은 마이크로 렌즈(295)를 통과하고, 컬러 필터(285)에 의해 선택적으로 필요한 색의 광만이 선택되고, 선택된 색의 광은 제1 광투과층(280)을 통해 포토 다이오드(230)에 축적될 수 있다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미지 센서 칩을 개략적으로 나타내는 블록도이다.
도 6을 참조하면, 이미지 센서 칩(300)은 타이밍 발생기(timing generator)(310), 로우 드라이버(row driver)(320), 픽셀 어레이(330), CDS(correlated double sampling)(340), 비교기(350), 아날로그-디지털 변환기(ACD, 360), 버퍼(370), 램프 발생기(380) 및 컨트롤 레지스터 블록(390)을 포함한다. 여기서, 로우 드라이버(row driver)(320), 픽셀 어레이(330), CDS(correlated double sampling)(340), 비교기(350), 아날로그-디지털 변환기(ACD, 360)는 도 4 및 도 5에 도시된 이미지 센서의 제조 방법에 의해 제조될 수 있다.
로우 드라이버(320)는 복수의 픽셀들 각각을 구동하기 위한 신호를 픽셀 어레이(330)에 제공한다. 픽셀 어레이(330)는 광학 렌즈에 포집된 피사체 정보, 즉, 광 데이터를 전자로 변환하여 전기적인 영상신호를 생성하고, CDS(340)는 픽셀 어레이(330)에서 생성된 영상신호에서 노이즈를 제거하여 필요한 신호를 선택한다. 비교기(350)는 선택된 신호들은 소정의 값과 비교하고, 아날로그-디지털 변환기(360)는 비교기(350)의 출력을 디지털 데이터로 변환한다. 버퍼(360)는 아날로그-디지털(360)에서 출력된 디지털 데이터를 버퍼링한다.
도 7은 도 6의 이미지 센서 칩이 이용되는 카메라 장치를 나타낸다.
도 7을 참조하면, 카메라 장치(400)는 카메라 컨트롤러, 이미지 시그널 프로세서 등이 내장되어 있는 DSP(digital signal processor)(410) 및 이미지 센서 칩(300)이 장착될 수 있는 삽입부(420)를 포함한다. 도 7에서는 이해의 편의를 위하여 이미지 센서 칩(300)을 착탈 가능한 형태로 도시하였으나, DSP(410)와 이미지 센서 칩(300)은 하나의 모듈로 구현될 수 있다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 시스템을 개략적으로 나타내는 블록도이다.
도 8을 참조하면, 전자 시스템(500)은 CMOS 이미지 센서(510)를 포함하여 CMOS 이미지 센서(510)의 출력 이미지를 처리하는 시스템이다. 예를 들어, 전자 시스템(500)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 이미지 안전화 시스템 등과 같이 CMOS 이미지 센서(510)를 장착한 어떠한 시스템도 가능하다.
구체적으로, 전자 시스템(500)은 프로세서(520), 입출력 장치(530), 메모리(540), 플로피 디스크 드라이브(550) 및 CD ROM 드라이브(555)를 포함할 수 있고, 이들은 버스(560)를 통해서 통신할 수 있다. CMOS 이미지 센서(510)는 도 1 내지 도 7에 도시된 이미지 센서를 포함할 수 있다.
CMOS 이미지 센서(510)는 프로세서(520) 또는 시스템(500)의 다른 장치로부터 제어 신호 또는 데이터를 받을 수 있다. CMOS 이미지 센서(510)는 수신한 제어 신호 또는 데이터에 기초하여 이미지를 정의하는 신호를 프로세서(520)로 제공할 수 있으며, 프로세서(520)는 이미지 센서(510)로부터 받은 신호를 처리할 수 있다.
프로세서(520)는 프로그램을 실행하고, 전자 시스템(500)을 제어하는 역할을 할 수 있다. 프로세서(520)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로컨트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다.
입출력 장치(530)는 전자 시스템(500)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 전자 시스템(500)은 입출력 장치(530)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입출력 장치(530)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다.
메모리(540)는 프로세서(520)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 프로세서(520)에서 처리된 데이터를 저장할 수 있다. 포트(560)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등과 연결되거나, 다른 시스템과 데이터를 통신할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (43)
- 픽셀 어레이 영역 및 주변 회로 영역을 가지는 기판을 제공하는 단계;
상기 픽셀 어레이 영역 및 상기 주변 회로 영역에 복수의 트랜지스터들을 형성하는 단계;
상기 픽셀 어레이 영역에 적어도 하나의 포토 다이오드를 형성하는 단계;
상기 복수의 트랜지스터들 및 상기 적어도 하나의 포토 다이오드가 형성된 상기 기판의 상부에 절연층을 형성하는 단계;
상기 절연층의 상부에 적어도 하나의 금속 배선층 및 적어도 하나의 층간 절연막을 형성하는 단계;
상기 포토 다이오드의 상부에 형성된 상기 적어도 하나의 층간 절연막의 일부를 식각하여 상기 적어도 하나의 층간 절연막의 일부를 노출시키는 단계; 및
노출된 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계를 포함하는 이미지 센서의 제조 방법. - 제1항에 있어서,
상기 적어도 하나의 층간 절연막의 일부를 식각한 후에, 상기 포토 다이오드의 상부에 형성된 상기 절연층의 일부를 더 식각하여 캐비티(cavity)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제2항에 있어서,
상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제3항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, 플라즈마 처리에 의한 표면 개질을 통해 상기 계면 상의 극성 분자를 제거하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제4항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, NH3를 원료 가스로 이용하여 상기 캐비티가 형성된 상기 기판을 플라즈마 처리하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제5항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, 상기 원료 가스로부터 발생한 NH3 라디칼(radical)을 이용하여 상기 계면 상의 -OH기를 제거하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제4항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, 플라즈마 고주파(RF) 전원 장치를 이용하여 상기 캐비티가 형성된 상기 기판을 플라즈마 처리하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제4항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면을 소수성으로 개질하는 단계는, N2, CF4, SF6 및 NF3로 이루어진 그룹 중에 적어도 하나의 원료 가스로 이용하여 상기 캐비티가 형성된 상기 기판을 플라즈마 처리하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제3항에 있어서,
상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는,
상기 절연층의 상부에 제1 식각 저지막을 형성하는 단계;
상기 절연층 및 상기 제1 식각 저지막의 일부를 패터닝하여 상기 복수의 트랜지스터들 각각에 연결되는 복수의 비아 플러그들을 형성하는 단계;
상기 제1 식각 저지막의 상부에 제1 층간 절연막을 형성하는 단계; 및
상기 제1 층간 절연막의 일부를 패터닝하여 상기 복수의 비아 플러그들에 연결되는 제1 금속 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제9항에 있어서,
상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는,
상기 제1 층간 절연막 및 상기 제1 금속 배선층의 상부에 제2 식각 저지막, 제2 층간 절연막, 제3 식각 저지막 및 제3 층간 절연막을 순차적으로 형성하는 단계;
상기 제2 식각 저지막, 상기 제2 층간 절연막, 상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 복수의 콘택 플러그들을 형성하는 단계; 및
상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 상기 복수의 콘택 플러그들에 연결되는 제2 금속 배선층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제10항에 있어서,
상기 제1 및 제2 제2 금속 배선층들은 구리를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제10항에 있어서,
상기 제2 금속 배선층의 상부에 패시베이션막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제12항에 있어서,
상기 포토 다이오드의 상부에 형성된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 일부를 식각하여 캐비티를 형성하는 단계는,
상기 패시베이션막, 상기 절연층, 상기 제1 내지 제3 층간 절연막들 및 상기 제1 내지 제3 식각 저지막들의 일부를 식각하여 상기 캐비티를 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제3항에 있어서,
상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는,
상기 절연층의 상부에 제1 식각 저지막을 형성하는 단계;
상기 절연층 및 상기 제1 식각 저지막의 일부를 패터닝하여 상기 복수의 트랜지스터들 각각에 연결되는 복수의 비아 플러그들을 형성하는 단계;
상기 절연층의 상부에 상기 복수의 비아 플러그들에 연결되는 제1 금속 배선층을 형성하는 단계; 및
상기 제1 금속 배선층 상에 상기 제1 금속 배선층을 절연시키는 제1 층간 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제14항에 있어서,
상기 적어도 하나의 금속 배선층 및 상기 적어도 하나의 층간 절연막을 형성하는 단계는,
상기 제1 층간 절연막 및 상기 제1 금속 배선층의 상부에 제2 층간 절연막을 형성하는 단계;
상기 제2 층간 절연막을 패터닝하여 복수의 콘택 플러그들을 형성하는 단계;
상기 제2 층간 절연막의 상부에 상기 복수의 콘택 플러그들에 연결되는 제2 금속 배선층을 형성하는 단계; 및
상기 제2 금속 배선층 상에 상기 제2 금속 배선층을 절연시키는 제3 층간 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제15항에 있어서,
상기 제1 및 제2 금속 배선층들은 알루미늄을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제15항에 있어서,
상기 제2 금속 배선층의 상부에 패시베이션막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제17항에 있어서,
상기 포토 다이오드의 상부에 형성된 상기 적어도 하나의 절연층을 일부를 식각하여 캐비티를 형성하는 단계는,
상기 패시베이션막, 상기 절연층 및 상기 제1 내지 제3 절연층들의 일부를 식각하여 상기 캐비티를 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제1항에 있어서,
상기 소수성으로 개질된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면의 상부에 광투과층을 형성하는 단계;
상기 광투과층의 상부에 컬러 필터층을 형성하는 단계; 및
상기 컬러 필터층의 상부에 마이크로 렌즈를 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제19항에 있어서,
상기 광투과층은 투명 레진층인 것을 특징으로 하는 이미지 센서의 제조 방법. - 제19항에 있어서,
상기 광투과층은 화학기계적 연마에 의해 평탄화되는 것을 특징으로 하는 이미지 센서의 제조 방법. - 제19항에 있어서,
상기 광투과층은 플라즈마에 의한 에치백 공정에 의해 평탄화되는 것을 특징으로 하는 이미지 센서의 제조 방법. - 픽셀 어레이 영역 및 주변 회로 영역을 가지는 기판;
상기 픽셀 어레이 영역 및 상기 주변 회로 영역에 배치된 복수의 트랜지스터들;
상기 픽셀 어레이 영역에 배치된 적어도 하나의 포토 다이오드;
상기 복수의 트랜지스터들 및 상기 적어도 하나의 포토 다이오드가 배치된 상기 기판의 상부에 배치된 절연층;
상기 절연층의 상부에 배치되어 상기 복수의 트랜지스터들에 연결되는 적어도 하나의 금속 배선층; 및
상기 적어도 하나의 금속 배선층 상에 배치되어 상기 적어도 하나의 금속 배선층을 절연시키는 적어도 하나의 층간 절연막을 포함하고,
상기 적어도 하나의 층간 절연막의 일부는 식각에 의해 노출되고, 노출된 상기 적어도 하나의 층간 절연막의 계면은 소수성으로 개질된 것을 특징으로 하는 이미지 센서. - 제23항에 있어서,
상기 절연층 및 상기 적어도 하나의 층간 절연막은 상기 포토 다이오드의 상부에서 캐비티를 갖고, 상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은 소수성으로 개질된 것을 특징으로 하는 이미지 센서. - 제23항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, 플라즈마 처리에 의한 표면 개질을 통해 상기 계면 상의 극성 분자를 제거함으로써 소수성으로 개질되는 것을 특징으로 하는 이미지 센서. - 제25항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, NH3를 원료 가스로 이용하여 상기 캐비티를 가진 상기 기판을 플라즈마 처리함으로써 소수성으로 개질되는 것을 특징으로 하는 이미지 센서. - 제26항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, 상기 원료 가스로부터 발생한 NH3 라디칼을 이용하여 상기 계면 상의 -OH기를 제거함으로써 소수성으로 개질되는 것을 특징으로 하는 이미지 센서. - 제25항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, 플라즈마 고주파 전원 장치를 이용하여 상기 캐비티를 가진 상기 기판을 플라즈마 처리함으로써 소수성으로 개질되는 것을 특징으로 하는 이미지 센서. - 제25항에 있어서,
상기 캐비티에 의해 노출된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면은, N2, CF4, SF6 및 NF3로 이루어진 그룹 중에 적어도 하나의 원료 가스로 이용하여 상기 캐비티를 가진 상기 기판을 플라즈마 처리함으로써 소수성으로 개질되는 것을 특징으로 하는 이미지 센서. - 제23항에 있어서,
상기 절연층의 상부에 배치된 제1 식각 저지막; 및
상기 절연층 및 상기 제1 식각 저지막의 일부를 패터닝하여 형성된 복수의 비아 플러그들을 더 포함하고,
상기 적어도 하나의 금속 배선층은, 상기 복수의 비아 플러그들에 연결되는 제1 금속 배선층을 포함하는 것을 특징으로 하는 이미지 센서. - 제30항에 있어서,
상기 적어도 하나의 층간 절연막은, 상기 제1 금속 배선층의 상부에 배치된 제1 내지 제3 층간 절연막들을 포함하고,
상기 이미지 센서는,
상기 제1 층간 절연막과 상기 제2 층간 절연막의 사이에 배치된 제2 식각 저지막;
상기 제2 층간 절연막과 상기 제3 층간 절연막의 사이에 배치된 제3 식각 저지막; 및
상기 제2 식각 저지막, 상기 제2 층간 절연막, 상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 형성된 복수의 콘택 플러그들을 더 포함하고,
상기 적어도 하나의 금속층은, 상기 제3 식각 저지막 및 상기 제3 층간 절연막을 패터닝하여 형성된 제2 금속 배선층을 더 포함하는 것을 특징으로 하는 이미지 센서. - 제31항에 있어서,
상기 제2 금속 배선층은 구리를 포함하는 것을 특징으로 하는 이미지 센서. - 제31항에 있어서,
상기 제2 금속 배선층의 상부에 배치된 패시베이션막을 더 포함하는 것을 특징으로 하는 이미지 센서. - 제33항에 있어서,
상기 캐비티는, 상기 패시베이션막, 상기 절연층, 상기 제1 내지 제3 층간 절연막들 및 상기 제1 내지 제3 식각 저지막들의 일부를 식각함으로써 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존하는 것을 특징으로 하는 이미지 센서. - 제30항에 있어서,
상기 적어도 하나의 층간 절연막은, 상기 제1 금속 배선층의 상부에 배치된 제1 내지 제3 층간 절연막들을 포함하고,
상기 이미지 센서는, 상기 제2 층간 절연막을 패터닝하여 형성된 복수의 콘택 플러그들을 더 포함하고,
상기 적어도 하나의 금속 배선층은, 상기 제3 층간 절연막에 의해 절연되는 제2 금속 배선층을 더 포함하는 것을 특징으로 하는 이미지 센서. - 제35항에 있어서,
상기 제2 금속 배선층은 알루미늄을 포함하는 것을 특징으로 하는 이미지 센서. - 제35항에 있어서,
상기 제2 금속 배선층의 상부에 배치된 패시베이션막을 더 포함하는 것을 특징으로 하는 이미지 센서. - 제37항에 있어서,
상기 캐비티는, 상기 패시베이션막, 상기 절연층 및 상기 제1 내지 제3 절연층들의 일부를 식각함으로써 형성하고, 이에 따라, 상기 포토 다이오드의 상부에는 상기 절연층의 일부가 잔존하는 것을 특징으로 하는 이미지 센서. - 제23항에 있어서,
상기 소수성으로 개질된 상기 절연층 및 상기 적어도 하나의 층간 절연막의 계면의 상부에 배치된 광투과층;
상기 광투과층의 상부에 배치된 컬러 필터층; 및
상기 컬러 필터층의 상부에 배치된 마이크로 렌즈를 더 포함하는 것을 특징으로 하는 이미지 센서. - 제39항에 있어서,
상기 광투과층은 투명 레진층인 것을 특징으로 하는 이미지 센서. - 제39항에 있어서,
상기 광투과층은 화학기계적 연마에 의해 평탄화되는 것을 특징으로 하는 이미지 센서. - 제39항에 있어서,
상기 광투과층은 플라즈마에 의한 에치백 공정에 의해 평탄화되는 것을 특징으로 하는 이미지 센서. - 제23항 내지 제42항 중 하나의 항에 따른 이미지 센서;
상기 이미지 센서와 버스를 통해서 통신하는 프로세서; 및
상기 버스와 통신하는 입출력 장치를 포함하는 전자 시스템.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100066412A KR101692953B1 (ko) | 2010-07-09 | 2010-07-09 | 이미지 센서 및 그 제조 방법 |
| US13/177,358 US8765517B2 (en) | 2010-07-09 | 2011-07-06 | Image sensors including hydrophobic interfaces and methods of fabricating the same |
| US14/294,407 US9117716B2 (en) | 2010-07-09 | 2014-06-03 | Image sensors including hydrophobic interfaces and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100066412A KR101692953B1 (ko) | 2010-07-09 | 2010-07-09 | 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120005766A true KR20120005766A (ko) | 2012-01-17 |
| KR101692953B1 KR101692953B1 (ko) | 2017-01-05 |
Family
ID=45438889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100066412A KR101692953B1 (ko) | 2010-07-09 | 2010-07-09 | 이미지 센서 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8765517B2 (ko) |
| KR (1) | KR101692953B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594478A (zh) * | 2013-11-13 | 2014-02-19 | 上海华力微电子有限公司 | 光电二极管光通路的制备方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101692953B1 (ko) * | 2010-07-09 | 2017-01-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR101380311B1 (ko) * | 2012-05-15 | 2014-04-02 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| CA3042012A1 (en) * | 2016-10-28 | 2018-05-03 | General Cable Technologies Corporation | Ambient cured coating compositions for cables and cable accessories |
| US11018053B2 (en) * | 2018-06-29 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with material modification and low resistance plug |
| TWI811562B (zh) * | 2020-08-18 | 2023-08-11 | 新唐科技股份有限公司 | 半導體裝置的製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861686B2 (en) * | 2003-01-16 | 2005-03-01 | Samsung Electronics Co., Ltd. | Structure of a CMOS image sensor and method for fabricating the same |
| KR100784871B1 (ko) * | 2006-07-31 | 2007-12-14 | 삼성전자주식회사 | 내부 렌즈를 구비한 이미지 센서의 제조방법 |
| KR100817077B1 (ko) * | 2006-11-30 | 2008-03-26 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
| JP2008205324A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4854263B1 (en) * | 1987-08-14 | 1997-06-17 | Applied Materials Inc | Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films |
| KR20010055910A (ko) | 1999-12-13 | 2001-07-04 | 윤종용 | 반도체소자 제조방법의 보호층 형성방법 |
| KR100407998B1 (ko) * | 2001-10-09 | 2003-12-01 | 주식회사 하이닉스반도체 | 금속 배선의 콘택 영역 세정 방법 |
| US20040251549A1 (en) * | 2003-06-11 | 2004-12-16 | Tai-Chun Huang | Hybrid copper/low k dielectric interconnect integration method and device |
| US7952158B2 (en) * | 2007-01-24 | 2011-05-31 | Micron Technology, Inc. | Elevated pocket pixels, imaging devices and systems including the same and method of forming the same |
| JP2007227445A (ja) | 2006-02-21 | 2007-09-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008288243A (ja) | 2007-05-15 | 2008-11-27 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| KR100967650B1 (ko) | 2007-12-24 | 2010-07-07 | 주식회사 동부하이텍 | 이미지 센서 소자의 소수성 표면 마이크로 렌즈 형성방법 |
| KR101476367B1 (ko) * | 2008-01-29 | 2014-12-26 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| KR101517849B1 (ko) * | 2008-08-28 | 2015-05-07 | 삼성전자주식회사 | 불순물 거름막을 갖는 시모스 이미지 센서의 반도체 장치 및 그 제조 방법 |
| KR101692953B1 (ko) * | 2010-07-09 | 2017-01-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
-
2010
- 2010-07-09 KR KR1020100066412A patent/KR101692953B1/ko active IP Right Grant
-
2011
- 2011-07-06 US US13/177,358 patent/US8765517B2/en active Active
-
2014
- 2014-06-03 US US14/294,407 patent/US9117716B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861686B2 (en) * | 2003-01-16 | 2005-03-01 | Samsung Electronics Co., Ltd. | Structure of a CMOS image sensor and method for fabricating the same |
| KR100784871B1 (ko) * | 2006-07-31 | 2007-12-14 | 삼성전자주식회사 | 내부 렌즈를 구비한 이미지 센서의 제조방법 |
| KR100817077B1 (ko) * | 2006-11-30 | 2008-03-26 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
| JP2008205324A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594478A (zh) * | 2013-11-13 | 2014-02-19 | 上海华力微电子有限公司 | 光电二极管光通路的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140264509A1 (en) | 2014-09-18 |
| KR101692953B1 (ko) | 2017-01-05 |
| US9117716B2 (en) | 2015-08-25 |
| US20120009719A1 (en) | 2012-01-12 |
| US8765517B2 (en) | 2014-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11296134B2 (en) | Image sensor including planar boundary between optical black and active pixel sensor areas with a wiring layer comprising a stepped portion and a via contact portion that penetrates through the pad area of a substrate | |
| US11222914B2 (en) | Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus | |
| CN106856201B (zh) | 图像传感器、其制造方法和包括该图像传感器的*** | |
| US9564464B2 (en) | Monolithically stacked image sensors | |
| CN102130140B (zh) | 固体摄像装置 | |
| KR100687102B1 (ko) | 이미지 센서 및 그 제조 방법. | |
| KR100781545B1 (ko) | 감도가 향상된 이미지 센서 및 그의 제조방법 | |
| CN102800684B (zh) | 固态图像拾取器件及其制造方法、图像拾取*** | |
| US8211732B2 (en) | Image sensor with raised photosensitive elements | |
| KR20160022456A (ko) | Cmos 이미지 센서 | |
| US9117716B2 (en) | Image sensors including hydrophobic interfaces and methods of fabricating the same | |
| JP7479850B2 (ja) | イメージセンサー | |
| EP1886345A2 (en) | Pixel with gate contacts over active region and method of forming same | |
| US20120104465A1 (en) | Image sensor | |
| KR100628238B1 (ko) | 시모스 이미지 센서 및 그의 제조 방법 | |
| KR101932662B1 (ko) | 이미지 센서 | |
| CN1881565A (zh) | Cmos图像传感器及其制造方法 | |
| US20240222401A1 (en) | Semiconductor device, image sensor | |
| US20080023737A1 (en) | Image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191129 Year of fee payment: 4 |