KR100817077B1 - Ｃｍｏｓ 이미지 센서의 제조 방법 - Google Patents
Ｃｍｏｓ 이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR100817077B1 KR100817077B1 KR1020060120064A KR20060120064A KR100817077B1 KR 100817077 B1 KR100817077 B1 KR 100817077B1 KR 1020060120064 A KR1020060120064 A KR 1020060120064A KR 20060120064 A KR20060120064 A KR 20060120064A KR 100817077 B1 KR100817077 B1 KR 100817077B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- light transmitting
- peripheral circuit
- insulating film
- pixel array
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000010410 layer Substances 0.000 claims abstract description 103
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 53
- 230000002093 peripheral effect Effects 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 다층 배선을 포함하는 CMOS 이미지 센서의 제조 방법에 관한 것이다. 본 발명의 실시예에 따른 CMOS 이미지 센서는, 픽셀 어레이 영역 및 주변 회로 영역을 구비하는 기판을 제공하는 단계; 픽셀 어레이 영역의 기판 상에 포토다이오드 및 하나 이상의 제 1 트랜지스터를 형성하는 단계; 주변 회로 영역 상에 하나 이상의 제 2 트랜지스터를 형성하는 단계; 픽셀 어레이 영역 및/또는 주변 회로 영역 상에, 포토다이오드, 제 1 트랜지스터 및 제 2 트랜지스터 중 어느 하나 또는 이들의 조합인 트랜지스터를 덮는 절연막을 형성하는 단계; 픽셀 어레이 영역 및 주변 회로 영역에 트랜지스터들에 전기적으로 연결되는 하나 이상의 제 1 배선층 및 제 1 배선층을 절연시키는 제 1 층간 절연막을 형성하는 단계; 포토다이오드 상에 형성된 제 1 층간 절연막을 식각하여, 포토다이오드 상에 캐비티를 한정하는 단계; 제 1 층간 절연막 상에 캐비티를 매립하는 광투과 재료층을 형성하는 단계; 제 1 층간 절연막의 표면이 노출될 때까지 광투과 재료층을 평탄화하여 광투과부를 형성하는 단계; 주변 회로 영역의 제 1 층간 절연막 상에, 하나 이상의 제 2 배선층 및 제 2 배선층을 절연시키기 위한 하나 이상의 제 2 층간 절연막을 형성하는 단계를 포함한다.
평탄화, 컬러 필터, 고체 촬상 소자
Description
도 1은 일반적인 CMOS 이미지 센서의 픽셀 어레이 영역 및 주변 회로 영역을 개략적으로 도시하는 단면도이다.
도 2a 내지 2e는 도 1 에 도시된 CMOS 이미지 센서의 캐비티 형성 공정을 도시하는 단면도이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판 110: 소자 분리막
120: 포토다이오드 130, 140: 트랜지스터들
200: 절연막 300a, 300b: 배선층
410, 420, 430: 층간 절연막 500: 광투과부
600: 컬러 필터
본 발명은 CMOS 이미지 센서의 제조 방법으로서, 더욱 상세하게는, 다층 배선을 포함하는 CMOS 이미지 센서의 제조 방법에 관한 것이다.
최근 디지털 카메라는 종래의 필름 카메라를 대체하면서 카메라 자체 또는 휴대폰과 같은 다른 디지털 제품에 결합되면서 광범위하게 상용화되고 있으며, 점차적으로 고화질과 동시에 소형화 및 경량화에 대한 요구가 증가하고 있다. 디지털 카메라을 구현하기 위한 고체 촬상 소자로서 CCD(charge coupled device) 또는 CMOS(complimentary metal oxide semiconductor) 이미지 센서가 사용되고 있다.
고체 촬상 소자 중 CMOS 이미지 센서는 통상의 반도체 초미세 공정을 이용할 수 있기 때문에 고화질 구현이 가능하고, 단일 전원의 저전압, 저소비전력, 그리고 여러 가지 기능을 수행하는 주변 회로를 단일 칩으로 집적할 수 있기 때문에 소형화 및 경량화에 유리한 이점이 있다. 이와 같은 이점 때문에, CMOS 이미지 센서는 디지털 카메라와 같은 전자 광학 제품에 광범위하게 적용되고 있다.
CMOS 이미지 센서는 일반적으로 복수의 단위 픽셀들로 이루어진 픽셀 어레이 영역과 상기 픽셀 어레이를 구동하기 위한 주변 회로 영역이 배치된다. 상기 단위 픽셀은 수광부인 포토다이오드 영역과 상기 포토다이오드와 연결된 하나 이상의 트랜지스터 영역으로 이루어진다. 트랜지스터 영역에는, 상기 포토다이오드에서 생성된 전하를 플로팅 확산 영역으로 운송하는 트랜스퍼 트랜지스터, 플로팅 확산 영역에 저장되어 있는 전하를 주기적으로 리셋시키는 리셋 트랜지스터, 소스 팔로워 버퍼 증폭 역할을 하며, 상기 플로팅 확산 영역에 충전된 전하에 따른 신호를 버퍼링하는 드라이브 트랜지스터 그리고 상기 단위 픽셀을 선택하기 위한 스위치 역할 을 하는 셀렉트 트랜지스터가 배치될 수 있다.
도 1은 일반적인 CMOS 이미지 센서의 픽셀 어레이 영역 및 주변 회로 영역을 개략적으로 도시하는 단면도이다.
도 1을 참조하면, CMOS 이미지 센서는 픽셀 어레이 영역과 주변 회로 영역을 갖는 반도체 기판(10)을 구비한다. 반도체 기판(10)에는, 활성 영역을 한정하는 소자 분리막(11)이 형성된다. 반도체 기판의 포토다이오드 영역에는 PN 접합 다이오드가 형성되고, 트랜지스터 영역에는 PN 접합 다이오드로부터 발생되는 전류 신호를 처리하기 위한 복수의 트랜지스터가 형성될 수 있다. 주변 회로 영역에도 픽셀 어레이를 구동하기 위한 구동 소자로서 복수의 트랜지스터가 형성될 수 있다. 포토다이오드 및 이들 트랜지스터 상에 이들을 절연시키는 절연막이 형성되고, 절연막 상에는 트랜지스터와 전기적으로 연결된 적어도 하나 이상의 배선층과 이 배선층을 절연시키기 위한 층간 절연막이 배선층 사이에 형성될 수 있다.
일반적으로, CMOS 이미지 센서에 있어서, 광감도를 증가시키기 위하여, 포토다이오드 영역 상에 형성된 절연막의 일부와 층간 절연막을 제거하여 캐비티를 한정하고, 캐비티 내에 단일한 굴절률을 갖는 광투과 재료로 이루어진 광투과부를 형성한다. 만약 포토다이오드 영역 상에 서로 다른 굴절률을 갖는 절연막 및 층간 절연막이 제거되지 않고 존재한다면, 포토다이오드 영역에 조사되는 광은 그 입사 경로를 따라 반사되거나 흡수되어 조사된 광의 일부만이 포토다이오드에 도달하게 된다. 이 경우, 광감도가 저감될 수 있으므로, 통상적인 CMOS 이미지 센서는 포토다이오드 영역 상에 캐비티를 포함한다.
도 2a 내지 2e는 도 1 에 도시된 CMOS 이미지 센서의 캐비티 형성 공정을 도시하는 단면도이다.
도 2a를 참조하면, 상술한 바와 같이, 픽셀 어레이 영역 및 주변 회로 영역을 구비하는 반도체 기판(10) 상에 포토다이오드(12)와 트랜지스터들(13, 14)을 형성하고, 포토다이오드(12)와 트랜지스터(13, 14) 상에 절연막(10)을 형성한다. 이후, 배선 공정과 층간 절연막 형성 공정을 반복하여 반도체 기판(10) 상에 하나 이상의 배선층(31, 32, 33)과 이들 배선층(31, 32, 33)을 절연하기 위한 층간 절연막(41, 42, 43)으로 이루어진 배선 구조를 완성한다.
도 2b를 참조하면, 후술하는 캐비티(도 2c의 C)를 형성하기 위하여, 먼저 픽셀 어레이 영역 상에 존재하는 불필요한 층간 절연막(43), 예를 들면 주변 회로 영역의 배선 공정시 함께 증착된 층간 절연막(43)을 제거할 수 있다. 도시된 바와 같이, 주변 회로 영역과 픽셀 어레이 영역에 존재하는 배선층(30a, 30b)의 개수가 다른 경우, 주변 회로 영역과 픽셀 어레이 영역의 상부 표면 사이에 단차(S)가 발생할 수 있다.
도 2c를 참조하면, 당해 기술분야에 잘 알려진 바와 같이, 포토리소그래피 공정에 의해 소정의 마스크 패턴을 형성하고, 플라즈마에 의한 건식 식각 공정을 수행하여, 포토다이오드 영역 상에 층간 절연막(41, 42)을 관통하는 캐비티(C)를 형성한다.
도 2d를 참조하면, 캐비티(C)를 매립하도록 층간 절연막(42, 43) 상에 광투 과 재료층(50L1)을 스핀 코팅 공정에 의해 코팅한다.
도 2e를 참조하면, 층간 절연막(42)의 표면이 노출될 때까지 플라즈마 식각에 의한 에치백 공정을 수행하여, 캐비티(C) 내의 광투과 재료층(50L1)에 대한 평탄화 공정을 수행하여 광투과부(50)를 형성한다. 주변 회로 영역의 층간 절연막(43)에 의한 단차(S) 때문에, 코팅된 광투과 재료층(50L1)은 위치에 따라 두께가 다를 수 있다. 예를 들면, 단차(S)가 존재하는 영역에서 광투과 재료층(50L1)의 두께(t)는 다른 위치에 비하여 더 큰 두께(h)를 가질 수 있다. 이로 인하여, 상기 에치백 공정 후에 단차(S)가 존재하는 영역 상에 광투과 재료층의 일부(R)가 잔류할 수 있다.
도 2f를 참조하면, 이와 같이 층간 절연막(42) 상에 광투과 재료층이 잔류하는 것을 방지하기 위해 에치백 공정을 초과 수행할 수 있다. 이때, 캐비티(50) 내의 광투과부(50')가 상대적으로 과도하게 식각되어, 캐비티(C) 내의 광투과부(50')의 표면은 오목한 형상을 가질 수 있다. 이와 같은 오목한 형상은 후속하는 컬러 필터(60)의 굴곡 현상을 초래하므로 바람직하지 못하다.
도 2g를 참조하면, 상술한 에치백 공정에 의해 광투과부(50')에 오목한 표면 형상이 초래되는 것을 방지하기 위해 다시 추가로 광투과 재료층(50L2)을 미소 두께만큼 코팅한다. 이와 같이, 광투과부(50')가 완성되면, 광투과부(50') 표면 상에 컬러 필터(60)를 형성한다.
상술한 바와 같이 캐비티(C)에 광투과부(50') 및 컬러 필터(60)를 형성하는 종래의 공정은 평탄화 공정과 광투과 재료층을 미소 두께만큼 다시 코팅하는 공정으로 이루어지는데, 이와 같은 공정들은 실제 적용시 재현성이 확보되지 않는 문제점이 있다. 이로 인하여, 생산되는 CMOS 이미지 센서에서는 그 제품마다 광 감도 및 색 재현성에 편차가 발생하기 때문에, 품질 관리가 어려운 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 캐비티 내에 광투과부를 형성하기 위하여, 공정 재현성이 우수한 평탄화 공정을 제공하고, 이로 인하여, 균일한 품질을 갖는 CMOS 이미지 센서를 제조할 수 있는 CMOS 이미지 센서의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 일실시예에 따른 CMOS 이미지 센서의 제조 방법은, 픽셀 어레이 영역 및 주변 회로 영역을 구비하는 기판을 준비한다, 상기 픽셀 어레이 영역의 기판 상에 포토다이오드 및 하나 이상의 제 1 트랜지스터를 형성하고, 상기 주변 회로 영역 상에 하나 이상의 제 2 트랜지스터를 형성한다. 이후, 상기 픽셀 어레이 영역 및/또는 상기 주변 회로 영역 상에, 상기 포토다이오드, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 어느 하나 또는 이들의 조합인 트랜지스터를 덮는 절연막을 형성한다. 상기 픽셀 어레이 영역 및 상기 주변 회로 영역에 상기 트랜지스터들에 전기적으로 연결되는 하나 이상의 제 1 배선층 및 상기 제 1 배선층을 절연시키는 제 1 층간 절연막을 형성한다.
이후, 상기 포토다이오드 상에 형성된 상기 제 1 층간 절연막을 식각하여, 상기 포토다이오드 상에 캐비티를 한정하고, 상기 제 1 층간 절연막 상에 상기 캐비티를 매립하는 광투과 재료층을 형성한다. 본 발명의 일부 실시예에서는, 상기 캐비티를 한정할 때, 상기 절연막의 일부를 더 식각하여 광투과율을 증가시킬 수 있다.
다음으로, 상기 제 1 층간 절연막의 표면이 노출될 때까지 상기 광투과 재료층을 평탄화하여 광투과부를 형성하다. 이와 같이 광투과부의 평탄화가 완료된 다음에, 상기 주변 회로 영역의 제 1 층간 절연막 상에, 하나 이상의 제 2 배선층 및 상기 제 2 배선층을 절연시키기 위한 하나 이상의 제 2 층간 절연막을 형성한다.
본 발명의 실시예에서는, 상기 제 2 배선층 및 상기 제 2 절연층을 형성하는 동안 상기 픽셀 어레이 영역 상에 증착된 제 2 층간 절연막을 제거하여 상기 광투과부의 상부 표면을 노출시키는 단계를 더 수행할 수 있다. 이로 인해, 노출된 상기 광투과부의 상부 표면 상에 컬러 필터를 형성하는 단계를 더 수행한다.
상기 제 2 층간 절연막의 식각 공정으로부터 상기 광투과부의 상부 표면을 보호하기 위하여, 본 발명의 일부 실시예에서는, 상기 제 2 층간 절연막이 상기 광투과 재료층과 식각 선택비를 갖는 재료로 이루어질 수 있다. 또한 본 발명의 다른 실시예에서는, 상기 제 1 층간 절연막과 상기 제 2 층간 절연막 사이에 식각 저지막을 형성할 수도 있다.
본 발명의 실시예에 있어서, 상기 광투과 재료층은 실리콘 산화물 또는 실리콘 질화물일 수 있다. 이들 광투과 재료층은, 화학기계적연마 공정(chemical mechanical polishing) 또는 플라즈마에 의한 에치백 공정에 의해 평탄화될 수 있 다.
본 발명의 실시예에 따르면, 주변 회로 영역의 배선 구조가 완성되기 이전에 광투과부 형성을 위한 평탄화 공정이 수행되어 픽셀 어레이 영역과 주변 회로 영역 사이에 단차가 존재하지 않아, 균일한 상부 표면을 갖는 광투과부를 제공할 수 있게 된다. 그에 따라, 광투과부의 상부 표면 상에 정확한 크기와 형상으로 한정된 컬러 필터를 제공할 수 있게 되어, 균일한 품질을 갖는 CMOS 이미지 센서를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다.
도 3a를 참조하면, 픽셀 어레이 영역 및 주변 회로 영역을 구비하는 반도체 기판을 준비한다. 얕은 트랜치 절연막(STI) 형성 공정 등에 의해 이들 영역을 한정하는 소자 분리막(110)을 형성한다.
픽셀 어레이 영역은 수광부인 포토다이오드(120)가 형성되는 포토다이오드 영역과 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터와 같은 제 1 트랜지스터들(130)이 형성되는 트랜지스터 영역으로 이루어진 복수의 단위 픽셀이 배치되는 영역이다. 주변 회로 영역은 상기 픽셀 어레이 영역의 트랜지스터들을 구동하기 위한 제 2 트랜지스터(140) 등의 주변 회로가 배치되는 영역이다. 본 발명의 일부 실시예에서, 제 1 트랜지스터(130)와 제 2 트랜지스터(140)는 동일한 공정에 의해 동시에 형성될 수도 있다.
이후, 상기 픽셀 어레이 영역 또는 상기 주변 회로 영역 상에, 포토다이오드(120) 및 제 1 트랜지스터(130)를 덮는 절연막(200)을 형성한다. 상기 주변 회로 영역의 제 2 트랜지스터(140)에도 이를 덮는 절연막(200)을 형성한다. 본 발명 의 일부 실시예에서, 절연막(200)은 픽셀 어레이 영역과 주변 회로 영역의 포토다이오드(120), 제 1 트랜지스터들(130) 및 제 2 트랜지스터들(140)을 모두 덮도록 단일한 절연막 형성 공정에 의해 증착될 수 있다.
절연막(200) 상에, 절연막(200) 및/또는 제 1 층간 절연막(410, 420)을 관통하는 비아 플러그 등에 의해 트랜지스터들(130, 140)에 연결되는 제 1 배선층(300a, 300b)과 제 1 배선층(300a, 300b)를 절연시키는 제 1 층간 절연막(410, 420)을 형성하는 공정을 적어도 한번 이상 반복하여 픽셀 어레이 영역의 배선 구조를 완성한다. 본 명세서에서 사용되는 바와 같이, 제 1 배선층(300a)은 픽셀 어레이 영역에 배치되고, 픽셀 어레이 영역의 배선 구조를 완성시키는 최상위 배선층(320)까지의 모든 배선(310, 320)을 포함하는 배선층을 지칭한다. 본 발명의 일부 실시예에서, 제 1 배선층(300a)의 형성시, 주변 회로 영역 상에도 동시에 층간 절연막(410, 420))과 트랜지스터(140)에 전기적으로 연결되는 배선층(300b의 310 및 320)을 형성할 수 있다.
도 3b를 참조하면, 픽셀 어레이 영역의 포토다이오드(120) 상에 형성된 제 1 층간 절연막(410, 420)을 식각하여, 포토다이오드(120) 상에 캐비티(C)를 한정한다. 캐비티(C)는 당해 분야에 잘 알려진 바와 같은 플라즈마 건식 식각 공정에 의해 형성할 수 있다. 캐비티(C)를 형성하기 위한 식각 공정에서, 절연막(200)의 일부를 더 식각하여 포토다이오드에 입사되는 광투과율을 더 증가시킬 수도 있다.
도 3c를 참조하면, 캐비티(C)를 매립하도록 제 1 층간 절연막(420) 상에 광투과 재료층을 코팅한다. 이후, 제 1 층간 절연막(420)의 상부 표면이 노출될 때까지 상기 광투과 재료층을 평탄화하여 광투과부(500)를 형성할 수 있다. 상기 광투과 재료층은 화학기계적연마 공정 또는 플라즈마에 의한 에치백 공정에 의해 평탄화될 수 있다.
본 발명의 일부 실시예에서, 상기 광투과 재료층은 실리콘 산화물 또는 실리콘 질화물일 수 있으며, 화학기상증착법에 의해 형성될 수 있다. 또한, 본 발명의 다른 실시예에서, 광투과 재료층은 유기 고분자 화합물로 이루어질 수 있다. 예를 들면, 상기 광투과 재료층은 Cytop™ (Asahi Glass Company)이라는 환 구조를 갖는 불소계 고분자, 또는 PMMA (polymethyl methacrylate) 계열의 고분자로 이루어질 수도 있다.
도 3d를 참조하면, 상술한 바와 같이 광투과부(500)를 형성한 후, 주변 회로 영역의 제 1 층간 절연막(420) 상에 하나 이상의 제 2 배선층(330)과 제 2 배선층(330)을 절연시키는 제 2 층간 절연막(430)을 형성할 수 있다. 제 2 층간 절연막(430)에 제 2 배선층(330)의 표면 일부를 노출시키는 개구부를 형성하여 접속 패드(340)을 형성할 수 있다.
도시하지는 않았으나, 본 발명의 일부 실시예에서, 제 2 층간 절연막(430)을 형성하기 전에 광투과부(500) 및 제 1 층간 절연막(420)의 표면 상에 식각 저지막을 더 형성함으로써, 후속하는 픽셀 어레이 영역 상의 제 2 절연막(430) 제거 공정에서 광투과부(500)의 표면을 보호할 수 있다. 본 발명의 다른 실시예에서는, 제 2 층간 절연막(430)으로 상기 광투과 재료층과 식각 선택비를 갖는 재료를 이용할 수도 있다. 예를 들면, 상기 광투과 재료층이 실리콘 질화물인 경우, 제 2 층간 절연막(430)은 실리콘 산화막을 사용할 수 있다. 또한, 그 역의 경우도 가능하다.
도 3e를 참조하면, 주변 회로 영역의 배선 구조(300b)가 완성된 후, 포토다이오드에 입사되는 광에 대한 불필요한 광경로의 증가를 방지하기 위하여, 픽셀 어레이 영역 상에 형성된 제 2 층간 절연막(430)을 제거하여 광투과부(500)의 상부 표면을 노출시킬 수 있다. 제 2 층간 절연막(430)은 상술한 식각 저지막까지 플라즈마 건식 식각에 의해 보호될 수 있다.
도 3f를 참조하면, 노출된 광투과부(500)의 상부 표면 상에 컬러 필터(600)를 형성할 수 있다. 본 발명의 실시예에 따르면, 주변 회로 영역의 배선 구조(300b)가 완성되기 이전에 광투과부(500) 형성을 위한 평탄화 공정이 수행되어 픽셀 어레이 영역과 주변 회로 영역 사이에 단차가 존재하지 않아, 균일한 상부 표면을 갖는 광투과부(500)를 제공할 수 있게 된다. 균일한 상부 표면을 갖는 광투과부(500) 상에 컬러 필터(600)가 형성되므로 오목한 형상을 갖는 컬러 필터(600)가 아닌 정확한 크기와 형상으로 한정된 컬러 필터(600)를 제공할 수 있게 된다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명의 CMOS 이미지 센서의 제조 방법은, 주변 회로 영역의 배선 구조가 완성되기 이전에, 픽셀 어레이 영역의 배선 구조를 완성하고 광투과부(500) 형성을 위한 캐비티 형성 공정 및 광투과 재료층의 평탄화 공정을 수행하여, 픽셀 어레이 영역과 주변 회로 영역 사이에 단차를 제거한다. 이로 인하여, 평탄화 공정에 의해 제공되는 광투과부(500)는 균일한 상부 표면을 가질 수 있으며, 이 경우 공정 재현성이 뛰어난 화학기계적 연마 공정을 적용할 수 있으므로, 균일한 품질을 갖는 CMOS 이미지 센서를 제공할 수 있다.
Claims (9)
- 픽셀 어레이 영역 및 주변 회로 영역을 구비하는 기판을 제공하는 단계;상기 픽셀 어레이 영역의 기판 상에 포토 다이오드 및 하나 이상의 제 1 트랜지스터를 형성하는 단계;상기 주변 회로 영역 상에 하나 이상의 제 2 트랜지스터를 형성하는 단계;상기 픽셀 어레이 영역 및 상기 주변 회로 영역 상에, 상기 포토 다이오드, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 하나 이상을 덮는 절연막을 형성하는 단계;상기 픽셀 어레이 영역 및 상기 주변 회로 영역에 상기 트랜지스터들에 전기적으로 연결되는 하나 이상의 제 1 배선층 및 상기 제 1 배선층을 절연시키는 제 1 층간 절연막을 형성하는 단계;상기 포토 다이오드 상에 형성된 상기 제 1 층간 절연막을 식각하여, 상기 포토 다이오드 상에 캐비티를 한정하는 단계;상기 제 1 층간 절연막 상에 상기 캐비티를 매립하는 광투과 재료층을 형성하는 단계;상기 제 1 층간 절연막의 표면이 노출될 때까지 상기 광투과 재료층을 평탄화하여 광투과부를 형성하는 단계; 및상기 주변회로 영역의 제 1 층간 절연막 상에, 하나 이상의 제 2 배선층 및 상기 제 2 배선층을 절연시키기 위한 하나 이상의 제 2 층간 절연막을 형성하는 단계를 포함하는 CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 캐비티를 한정하는 단계에서, 상기 절연막의 일부를 더 식각하여, 상기 포토 다이오드 상에 캐비티를 한정하는 단계;
- 제 1 항에 있어서,상기 광투과부의 상부 표면 상에 컬러 필터를 형성하는 단계를 더 포함하는 CMOS 이미지 센서의 제조 방법.
- 제 3 항에 있어서, 상기 컬러 필터를 형성하는 단계 이전에,상기 제 2 배선층 및 상기 제 2 절연층을 형성하는 단계에 의해 상기 픽셀 어레이 영역 상에 증착된 제 2 층간 절연막을 제거하여 상기 광투과부의 상부 표면을 노출시키는 단계를 포함하는 CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 제 2 층간 절연막은 상기 광투과 재료층과 식각 선택비를 갖는 재료로 이루어진 CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 광투과 재료층은 실리콘 산화물 또는 실리콘 질화물인 CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 제 1 층간 절연막과 상기 제 2 층간 절연막 사이에 식각 저지막을 형성하는 단계를 더 포함하는 CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 광투과 재료층은 화학기계적연마 공정(chemical mechanical polishing)에 의해 평탄화되는 CMOS 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 광투과 재료층은 플라즈마에 의한 에치백 공정에 의해 평탄화되는 CMOS 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060120064A KR100817077B1 (ko) | 2006-11-30 | 2006-11-30 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060120064A KR100817077B1 (ko) | 2006-11-30 | 2006-11-30 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100817077B1 true KR100817077B1 (ko) | 2008-03-26 |
Family
ID=39411784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060120064A KR100817077B1 (ko) | 2006-11-30 | 2006-11-30 | Ｃｍｏｓ 이미지 센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100817077B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120005766A (ko) * | 2010-07-09 | 2012-01-17 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050069657A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 이미지 센서 및 그 제조방법 |
| KR20060022958A (ko) * | 2004-09-08 | 2006-03-13 | 삼성전자주식회사 | 이미지 소자 및 그 제조 방법 |
| KR20060077526A (ko) * | 2004-12-30 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그의 제조 방법 |
-
2006
- 2006-11-30 KR KR1020060120064A patent/KR100817077B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050069657A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 이미지 센서 및 그 제조방법 |
| KR20060022958A (ko) * | 2004-09-08 | 2006-03-13 | 삼성전자주식회사 | 이미지 소자 및 그 제조 방법 |
| KR20060077526A (ko) * | 2004-12-30 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그의 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120005766A (ko) * | 2010-07-09 | 2012-01-17 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR101692953B1 (ko) | 2010-07-09 | 2017-01-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8648943B2 (en) | Solid-state imaging device and camera module | |
| US9647021B2 (en) | Semiconductor device manufacturing method | |
| US20130134536A1 (en) | Solid-state imaging device and method of manufacturing the solid-state imaging device | |
| KR101489038B1 (ko) | 개선된 반사성의 이미지 센서용 광학 그리드를 위한 방법 및 장치 | |
| US20100144084A1 (en) | Optical waveguide structures for an image sensor | |
| KR20180016699A (ko) | 이미지 센서 | |
| US9691809B2 (en) | Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device | |
| US20060145224A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR20170108779A (ko) | 이미지 센서 디바이스 및 그 제조 방법 | |
| US20200235157A1 (en) | Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus | |
| US8852987B2 (en) | Method of manufacturing image pickup device | |
| US7358563B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR20200091254A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| US20160300962A1 (en) | Methods for forming image sensors with integrated bond pad structures | |
| JP5948783B2 (ja) | 固体撮像装置、および電子機器 | |
| US9391227B2 (en) | Manufacturing method of semiconductor device | |
| US7683411B2 (en) | Image sensor and method of manufacturing the same | |
| US20110143485A1 (en) | Method of manufacturing solid-state imaging apparatus | |
| KR100817077B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| JP2004319896A (ja) | 固体撮像装置及びその製造方法 | |
| KR102529637B1 (ko) | 저 굴절률 그리드 구조체 및 그 형성 방법 | |
| KR20010061343A (ko) | 이미지센서 제조 방법 | |
| KR20010059316A (ko) | 광감도 개선을 위한 이미지센서 및 그 제조방법 | |
| US20240162263A1 (en) | Imaging device | |
| KR100897814B1 (ko) | 반도체 소자와 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |