KR101932662B1 - 이미지 센서 - Google Patents
이미지 센서 Download PDFInfo
- Publication number
- KR101932662B1 KR101932662B1 KR1020120027330A KR20120027330A KR101932662B1 KR 101932662 B1 KR101932662 B1 KR 101932662B1 KR 1020120027330 A KR1020120027330 A KR 1020120027330A KR 20120027330 A KR20120027330 A KR 20120027330A KR 101932662 B1 KR101932662 B1 KR 101932662B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- well
- pad
- circuit region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 239000012535 impurity Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 28
- 230000001681 protective effect Effects 0.000 claims description 22
- 238000005286 illumination Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 69
- 239000000463 material Substances 0.000 description 20
- 238000002161 passivation Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 230000000875 corresponding effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서는 센서 어레이 영역, 회로 영역, 및 패드 영역을 가지는 기판과, 회로 영역에서 기판의 제1 면 위에 형성된 복수의 배선층을 포함하는 다층 배선 구조와, 회로 영역에서 기판 내에 형성된 적어도 하나의 웰 (well)과, 기판의 제2 면 위에서 패드 영역으로부터 회로 영역까지 연장되어 있고 제2 면 측에서 적어도 하나의 웰에 접촉되어 있는 적어도 하나의 금속 배선을 포함한다.
Description
본 발명의 기술적 사상은 광학 이미지를 전기 신호로 변환시키는 이미지 센서에 관한 것으로, 특히 회로 영역과 패드 영역과의 사이의 전기적 연결을 위한 배선 구조를 가지는 이미지 센서에 관한 것이다.
CMOS (complementary metal oxide semiconductor) 이미지 센서는 한정된 면적의 칩 내에 픽셀 어레이 영역, 회로 영역, 및 외부로부터 공급되는 구동 전원을 상기 회로 영역에 전달하기 위한 패드 영역을 포함한다. CMOS 이미지 센서의 고집적화로 인해, 칩 면적당 CMOS 이미지 센서의 내부 배선 밀도가 증가하게 된다. 그 결과, 외부로부터 공급되는 구동 전원을 회로 영역에 전달하기 위한 내부 배선 구조가 복잡해지고, 그 길이가 길어져서 저저항 배선을 형성하는 데 한계가 있다. 또한, 외부로부터 공급되는 구동 전원을 회로 영역에 전달하기 위하여 수광 소자들이 형성되어 있는 기판을 관통하는 비아 콘택 (via contact)을 이용하는 지금까지의 기술에서는, 상기 비아 콘택 형성을 위한 공정이 복잡하고 많은 공정 시간이 소요되어, 제품의 수율 측면에서 불리하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 내부 배선 밀도에 영향을 받지 않고, 배선 저항을 최소화할 수 있도록 충분히 큰 치수를 가지는 배선을 통해 외부로부터 공급되는 구동 전원을 회로 영역에 전달할 수 있는 패드 배선 구조를 구비하는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 비교적 간단하고 용이한 공정에 의해 형성될 수 있는 패드 배선 구조를 구비하는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 이미지 센서는 센서 어레이 영역과, 상기 센서 어레이 영역 주위에 형성된 회로 영역과, 상기 회로 영역에 인접하게 배치된 패드 영역을 가지는 기판과, 상기 회로 영역에서 상기 기판의 제1 면 위에 형성된 복수의 배선층을 포함하는 다층 배선 구조와, 상기 회로 영역에서 상기 기판 내에 형성된 적어도 하나의 웰 (well)과, 상기 기판의 제1 면과 반대측인 제2 면 위에서 상기 패드 영역으로부터 상기 회로 영역까지 연장되어 있고, 상기 제2 면 측에서 상기 적어도 하나의 웰에 접촉되어 있는 적어도 하나의 금속 배선을 포함한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 이미지 센서는 센서 어레이 영역과, 상기 센서 어레이 영역 주위에 형성된 회로 영역과, 상기 회로 영역에 인접하게 배치된 패드 영역을 가지는 기판과, 상기 회로 영역에서 상기 기판의 제1 면 위에 형성된 복수의 게이트 전극과, 상기 회로 영역에서 상기 복수의 게이트 전극 위에 형성된 복수의 배선층을 포함하는 다층 배선 구조와, 상기 회로 영역에서 상기 기판 내에 형성된 적어도 하나의 웰 (well)과, 상기 회로 영역에서 상기 적어도 하나의 웰 내에 형성된 복수의 소스/드레인 영역과, 상기 회로 영역 및 상기 패드 영역에서 상기 기판의 제1 면과 반대측인 제2 면 위에서 상기 패드 영역으로부터 상기 회로 영역까지 연장되어 있고 상기 기판의 상기 제2 면에 형성된 리세스 영역을 통해 상기 적어도 하나의 웰에 접촉되어 있는 적어도 하나의 금속 배선을 포함한다.
본 발명의 기술적 사상에 의한 실시예들에 따른 이미지 센서는 기판의 배면 위에서 패드 영역으로부터 회로 영역까지 연장되고 기판의 배면측으로부터 회로 영역에 형성된 웰에 접촉되어 있는 적어도 하나의 금속 배선을 포함한다. 상기 적어도 하나의 금속 배선은 기판을 관통하지 않고 기판의 외부에서 기판의 배면측으로부터 회로 영역에 있는 웰에 직접 접촉하므로, 상기 적어도 하나의 금속 배선을 형성하기 위하여 수 마이크로미터 수준의 큰 두께의 기판 및 절연막을 식각하여야 할 필요가 없다. 따라서, 식각 공정시의 공정 시간을 단축할 수 있고, 복잡한 배선 구조를 형성할 필요가 없어 배선 형성 공정을 단순화할 수 있다. 또한, 상기 금속 배선은 비교적 패턴 밀도가 낮은 기판 외부에 형성되기 때문에, 비교적 큰 두께 및/또는 넓은 선폭을 가지는 배선을 구현할 수 있다. 따라서, 패드 영역에 있는 패드로부터 회로 영역에 있는 웰까지의 전기적 연결을 위한 배선 저항을 최소화할 수 있다. 또한, 기판의 배면측에 금속 배선을 배치함으로써, 칩 사이즈가 증가하는 것을 억제할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 개략적인 평면 배치를 보여주는 도면이다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 일부 구성을 설명하기 위한 블록도이다.
도 3은 도 1의 이미지 센서에 포함된 센서 어레이 영역에서 센서 어레이를 구성하는 단위 픽셀의 등가회로도이다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 5a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 5b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 7a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 7b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 8a 내지 도 8j는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 9a 및 도 9b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 10은 본 발명의 기술적 사상에 의한 이미지 센서를 포함하는 이미징 시스템 (imaging system)의 블록도이다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 일부 구성을 설명하기 위한 블록도이다.
도 3은 도 1의 이미지 센서에 포함된 센서 어레이 영역에서 센서 어레이를 구성하는 단위 픽셀의 등가회로도이다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 5a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 5b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 7a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 7b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 단면도이다.
도 8a 내지 도 8j는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 9a 및 도 9b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 10은 본 발명의 기술적 사상에 의한 이미지 센서를 포함하는 이미징 시스템 (imaging system)의 블록도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서(100)의 개략적인 평면 배치를 보여주는 도면이다. 도 2는 이미지 센서(100)의 일부 구성을 설명하기 위한 블록도이다.
도 1 및 도 2를 참조하면, 이미지 센서(100)는 센서 어레이 영역(SA)과, 상기 센서 어레이 영역(SA) 주위에 형성된 복수의 회로(120)를 포함하는 회로 영역(CA)과, 상기 회로 영역(CA)에 인접하게 배치된 복수의 패드(132)를 포함하는 패드 영역(PA)을 포함한다.
상기 센서 어레이 영역(SA)은 복수의 단위 픽셀(112)을 포함하는 센서 어레이(110)로 이루어진다. 상기 복수의 단위 픽셀(112)은 각각 광전 변환 소자(도시 생략)를 포함한다.
상기 회로 영역(CA)은 복수의 CMOS 트랜지스터(도시 생략)를 포함하며, 센서 어레이 영역(110)의 각 단위 픽셀(112)에 일정한 신호를 제공하거나 각 단위 픽셀(112)에서의 출력 신호를 제어한다.
도 2에 예시한 바와 같이, 상기 회로 영역(CA)에 형성된 복수의 회로(120)는 타이밍 발생기 (timming generator)(122), 행 디코더 (row decoder)(123), 행 드라이버 (row driver)(124), 상관 이중 샘플러 (correlated double sampler: CDS)(125), 아날로그 디지탈 컨버터 (analog to digital converter: ADC)(126), 래치부(latch)(127), 열 디코더(column decoder)(128) 등을 포함한다.
센서 어레이 영역(SA)에 있는 센서 어레이(110)는 행 드라이버(124)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등과 같은 복수의 구동 신호를 수신하여 구동된다. 또한, 센서 어레이(110)에서 광전 변환된 전기적인 출력 신호는 상관 이중 샘플러(125)에 제공된다.
타이밍 발생기(122)는 행 디코더(123) 및 열 디코더(128)에 타이밍 신호 및 제어 신호를 제공한다.
행 드라이버(124)는 행 디코더(123)에서 디코딩된 결과에 따라 복수의 단위 픽셀을 구동하기 위한 복수의 구동 신호를 센서 어레이 영역(SA)의 센서 어레이(110)에 제공한다. 복수의 단위 픽셀(112)이 매트릭스 형태로 배열된 경우에는 매트릭스의 각 행 별로 구동 신호를 제공한다.
상관 이중 샘플러(125)는 센서 어레이 영역(SA)의 센서 어레이(110)로부터의 출력 신호를 수신하여 유지 및 샘플링한다. 즉, 특정한 노이즈(noise) 레벨과 상기 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 노이즈 레벨과 신호 레벨과의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지탈 컨버터(126)는 상기 차이 레벨에 해당하는 아날로그 신호를 디지탈 신호로 변환하여 출력한다.
래치부(127)는 디지탈 신호를 래치하고, 래치된 신호는 열 디코더(128)에서의 디코딩 결과에 따라 순차적으로 영상 신호 출력부(도시 생략)로 출력된다.
일부 실시예에서, 상기 이미지 센서(100)는 배면 조사형 (backside illumination type) 이미지 센서이다. 그리고, 상기 이미지 센서(100)의 노출 표면 중 상기 복수의 패드(132)가 노출되는 면과 동일한 면으로부터 상기 센서 어레이 영역(SA)에 빛이 입사된다.
복수의 금속 배선(130)이 패드 영역(PA)으로부터 회로 영역(CA)까지 연장되어 있다. 상기 복수의 금속 배선(130)은 회로 영역(CA)에 형성된 복수의 웰 (도 4 내지 도 7에서 "222"로 예시됨)에 접촉되어 있다. 상기 금속 배선(130)은 패드 영역(PA)에 위치되는 패드(132)와, 회로 영역(CA)에 위치되는 연결 라인(134)을 포함한다. 상기 복수의 패드(132)는 복수의 연결 라인(134)을 통해 회로 영역(CA)에 형성된 복수의 웰(도 4 내지 도 7에서 "222"로 예시됨)에 전기적으로 연결된다.
상기 금속 배선(130)에서 상기 패드(132) 및 연결 라인(134)은 서로 일체로 연결되어 있다. 일부 실시예에서, 상기 금속 배선(130)은 금속, 금속 질화물,또는 이들의 조합으로 이루어진다.
일부 실시예에서, 패드 영역(PA)에 형성된 복수의 패드(132)는 외부 장치와 전기적 신호를 주고 받는다. 다른 일부 실시예에서, 상기 복수의 패드(132)는 외부로부터 공급되는 전원 전압 또는 접지 전압과 같은 구동 전원을 상기 연결 라인(134)을 통해 회로 영역(CA)에 있는 회로에 전달하는 역할을 한다.
상기 연결 라인(134)은 상기 적어도 하나의 패드(132)와 동일 레벨에서 회로 영역(CA)으로부터 패드 영역(PA)까지 단차 없이 대략 수평 방향으로 연장되는 부분을 포함한다. 일부 실시예에서, 상기 연결 라인(134)은 상기 적어도 하나의 패드(132)와 동일 물질로 이루어진다.
도 3은 도 1의 센서 어레이 영역(SA)에서 상기 센서 어레이(110)를 구성하는 단위 픽셀(112)의 등가회로도이다.
도 3을 참조하면, 상기 단위 픽셀(112)은 광을 인가받아 광전 변환에 의해 광 전하를 생성하고 생성된 전하를 축적하기 위한 포토다이오드(PD), 상기 포토다이오드(PD)에서 생성된 전하를 플로팅 확산 영역 (FD: floating diffusion region)에 운송하는 트랜스퍼 트랜지스터(Tx), 상기 플로팅 확산 영역(FD)에 저장되어 있는 전하를 주기적으로 리셋(reset)시키는 리셋 트랜지스터(Rx), 소스 팔로워 버퍼 증폭기 (source follower buffer amplifier) 역할을 하며 상기 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링(buffering)하는 드라이브 트랜지스터(Dx), 및 상기 단위 픽셀(112)을 선택하기 위한 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 셀렉트 트렌지스터(Sx)를 포함한다. 도 3에 있어서, "RS"는 리셋 트랜지스터(Rx)의 게이트에 인가되는 신호이고, "TG"는 트랜스퍼 트랜지스터(Tx)의 게이트에 인가되는 신호이고, "SEL"은 셀렉트 트렌지스터(Sx)의 게이트에 인가되는 신호이다.
도 3에는 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성된 단위 픽셀의 회로 구성을 예시하였다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서(300)의 단면도이다. 도 4에는 도 1의 IV - IV'선 단면의 구성 중 일부에 대응하는 영역들의 단면 구성이 도시되어 있다. 도 4에서, 도 1 내지 도 3에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
도 4에서, 기판(200)은 센서 어레이 영역(SA), 회로 영역(CA), 및 패드 영역 (PA)을 포함한다. 일부 실시예에서, 상기 기판(200)은 P 형 반도체 기판이다. 예를 들면, 상기 기판(200)은 P형 실리콘 기판으로 이루어질 수 있다. 다른 일부 실시예에서, 상기 기판(200)은 P 형 벌크 기판과 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 또는, 상기 기판(200)은 N 형 벌크 기판과, 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 또는, 상기 기판(200)은 유기(organic) 플라스틱 기판으로 이루어질 수 있다.
센서 어레이 영역(SA)에서, 상기 기판(200) 내에는 복수의 단위 픽셀(112) (도 1 참조)을 구성하는 데 필요한 복수의 포토다이오드(PD)가 형성되어 있다. 센서 어레이 영역(SA)에서, 기판(200)의 전면(front side surface)(200F) 위에는 복수의 게이트 전극(216)이 형성되어 있다. 상기 복수의 게이트 전극(216)은 도 3을 참조하여 설명한 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx), 및 셀렉트 트렌지스터(Sx)를 포함할 수 있다.
회로 영역(CA)에는 센서 어레이 영역(SA)에 형성된 복수의 단위 픽셀(112)(도 1 및 도 3 참조)을 제어하기 위한 복수의 회로(120) (도 1 참조)가 형성된다. 일부 실시예에서, 상기 복수의 회로(120)는 복수의 CMOS 소자, 복수의 저항체, 복수의 커패시터 등을 포함한다.
회로 영역(CA)에서, 기판(110) 내에는 상기 복수의 회로(120) (도 1 참조)를 구성하는 데 필요한 복수의 웰(222)이 형성되어 있다. 상기 복수의 웰(222)은 제1 도전형의 제1 웰(222A) 및 제2 도전형의 제2 웰(222B)을 포함한다. 상기 제2 도전형은 상기 제1 도전형과 반대의 도전형이다. 도 4에는 상기 제1 웰(222A)이 N 형 웰이고, 상기 제2 웰(224)이 P 형 웰인 경우를 예시하였다. 도 4에 예시한 바와 같이, 제1 웰(222A)은 기판(200) 내에 복수 개 형성될 수 있으며, 상기 복수의 제1 웰(222A) 사이에 제2 웰(222B)이 개재될 수 있다. 상기 복수의 웰(222)에서 복수의 제1 웰(222A)과, 이들 사이에 형성된 제2 웰(222B)의 배치 및 형상은 도 4에 예시된 바에 한정되지 않고 다양하게 변형 가능하다.
회로 영역(CA)에서, 기판(200)의 전면(200F) 위에는 상기 복수의 회로(120) (도 1 참조)를 구성하는 데 필요한 복수의 게이트 전극(226)이 형성되어 있다. 일부 실시에에서, 상기 게이트 전극(226)의 양 측에서 상기 복수의 웰(222)에는 복수의 소스/드레인 영역(228)이 형성된다. 일부 실시예에서, 상기 복수의 소스/드레인 영역(228)은 상기 게이트 전극(226)과 함께 트랜지스터를 구성한다.
센서 어레이 영역(SA) 및 회로 영역(CA)에서, 기판(200)의 전면(200F) 위에는 다층 배선 구조(240)가 형성되어 있다. 상기 다층 배선 구조(240)는 금속층간 절연막(242)과, 복수의 배선층(244)을 포함한다. 상기 복수의 배선층(244)에서 서로 이웃하는 배선층(240)들은 상기 금속층간 절연막(242)에 의해 상호 절연될 수 있다.
패드 영역(PA)에서, 기판(200)의 전면(200F) 위에는 다층 배선 구조(250)가 형성되어 있다. 상기 다층 배선 구조(250)는 금속층간 절연막(252)과, 복수의 더미 배선층(254)을 포함한다. 일부 실시예에서, 패드 영역(PA)에 있는 복수의 더미 배선층(254)은 회로 영역(CA)에 있는 복수의 배선층(244) 중 어디에도 전기적으로 연결되지 않는다. 일부 실시예에서, 패드 영역(PA)에서 상기 복수의 더미 배선층(254)은 전기적 연결 기능을 하지 않고, 금속층간 절연막(252)이 외부의 물리적 충격으로부터 변형되는 것을 방지하기 위한 보강 역할을 한다. 상기 복수의 더미 배선층(254)은 필요에 따라 생략 가능하다.
상기 금속층간 절연막(242, 252) 위에는 지지 기판(260)이 접착, 고정되어 있다. 상기 금속층간 절연막(242, 252) 및 지지 기판(260)을 상호 접착시키기 위하여, 상기 금속층간 절연막(242, 252)과 상기 지지 기판(260)과의 사이에 접착막(262, 264)이 개재되어 있다. 일부 실시예에서, 상기 접착막(262, 264)은 실리콘 산화막으로 이루어진다.
지지 기판(260)은 연마 공정 등을 통해서 얇아진 기판(200)의 기계적 강도를 보강하는 역할을 한다. 일부 실시예에서, 상기 지지 기판(260)은 실리콘 기판 또는 유리 기판으로 이루어진다.
기판(200)의 배면 (backside surface)(200B)은 절연막(270)으로 덮여 있다. 일부 실시예에서, 상기 절연막(270)은 산화막, 질화막, 또는 이들의 조합으로 이루어진다. 일부 실시예에서, 상기 절연막(270)은 반사 방지층 및/또는 버퍼층의 역할을 한다. 상기 기판(200)의 배면(200B)에는 상기 적어도 하나의 웰(222)을 노출시키는 리세스 영역(200R)이 형성되어 있다. 상기 절연막(270)에는 상기 적어도 하나의 웰(222)을 노출시키는 홀(270H)이 형성되어 있다.
상기 복수의 웰(222) 중 적어도 하나의 웰(222)은 기판(200)의 배면(200B)과 인접한 위치에서 상기 절연막(270)에 형성된 홀(270H)과 상기 리세스 영역(200R)을 통해 금속 배선(230)과 접촉된다. 상기 적어도 하나의 웰(222)과 금속 배선(230)과의 사이에 오믹 콘택(ohmic contact)이 이루어진다. 상기 금속 배선(230)은 패드(232) 및 연결 라인(234)을 포함한다. 일부 실시예에서, 상기 패드(232) 및 연결 라인(234)은 도 1에 예시한 패드(132) 및 연결 라인(134)에 대응될 수 있다. 상기 금속 배선(230)은 기판(200)의 배면(200B)을 덮는 절연막(270) 위에서 상기 기판(200)의 연장 방향과 평행하게 연장된다. 일부 실시예에서, 상기 절연막(270)은 기판(200)과 금속 배선(230)과의 사이에 단락이 발생되는 것을 방지하기 위한 분리막 역할을 한다.
상기 금속 배선(230)은 패드 영역(PA)에 있는 복수의 더미 배선층(254)과는 전기적 연결을 가지지 않는다. 기판(200)의 외부에 노출되어 있는 상기 금속 배선(230)의 패드(232)에는 외부로부터 구동 전원이 공급되고, 상기 패드(232)를 통해 공급된 구동 전원은 기판(200)의 외부에서 기판(200)의 배면(200B)을 따라 연장되어 있는 배선 경로인 연결 라인(234)을 경유하여 복수의 웰(222) 중 적어도 하나의 웰(222)에 공급된다. 일부 실시예에서, 외부로부터 상기 패드(232) 및 연결 라인(234)을 경유하여 복수의 웰(222) 중 적어도 하나의 웰(222)에 웰 바이어스가 인가될 수 있다. 일부 실시예에서, 상기 웰 바이어스는 전원 전압 (Vdd) 일 수 있다.
일부 실시예에서, 상기 금속 배선(230)은 알루미늄 (Al), 텅스텐 (W), 또는 구리 (Cu) 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 다른 일부 실시예에서, 상기 금속 배선(230)은 배리어막과 금속막과의 조합으로 이루어질 수 있다. 상기 배리어막은 Ti, TiN, Ta, TaN, 또는 이들의 조합으로 이루어질 수 있다. 상기 금속막은 Al, W, 또는 Cu 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다.
상기 금속 배선(230)은 기판(200)의 외부에 형성되므로, 패드 영역으로부터 기판을 관통하는 비아(via) 콘택을 통해 회로 영역까지 연결되는 길고 복잡한 배선을 이용하는 통상의 경우와는 달리, 배선 길이를 줄일 수 있고, 수 마이크로미터 수준의 비교적 큰 두께의 기판 및 절연막을 식각할 필요가 없다. 따라서, 식각 공정시의 공정 시간을 단축할 수 있고, 복잡한 배선 구조를 형성할 필요가 없어 배선 형성 공정을 단순화할 수 있다. 또한, 상기 금속 배선(230)은 비교적 패턴 밀도가 낮은 부분인 기판(200) 외부에 형성되기 때문에 비교적 넓은 선폭 및/또는 큰 두께를 가지는 배선을 구현할 수 있다. 따라서, 패드 영역(PA)에 있는 패드(232)로부터 회로 영역(CA)에 있는 적어도 하나의 웰(222)까지의 저항을 최소화할 수 있다. 또한, 외부로부터 회로 영역(CA)까지 구동 전원을 공급하기 위한 금속 배선(230)을 기판(200)의 배면(200B)측에 배치함으로써, 칩 사이즈가 증가하는 것을 억제할 수 있다.
상기 금속 배선(230)은 제1 보호막(272)으로 덮여 있다. 상기 제1 보호막(272)은 기판(200)의 배면(200B)에서 센서 어레이 영역(SA), 회로 영역(CA), 및 패드 영역(PA)을 덮도록 기판(200)상에 연장된다. 일부 실시예에서, 상기 제1 보호막(272)은 반사 방지막 역할을 한다. 패드 영역(PA)에서, 상기 제1 보호막(272)에는 상기 금속 배선(230)을 외부에 노출시키는 노출 영역(PE)을 한정하는 홀(272H)이 형성되어 있다. 상기 금속 배선(230)은 패드 영역(PA)에 있는 노출 영역(PE)을 통해 외부로 노출된다.
일부 실시예에서, 상기 제1 보호막(272)은 산화막, 질화막, 또는 이들의 조합으로 이루어진다. 일부 실시예에서, 상기 제1 보호막(272)은 상기 기판(200)의 배면(200B)을 덮는 절연막(270)과 동일 물질로 이루어질 수 있다. 다른 일부 실시예에서, 상기 제1 보호막(272)은 상기 절연막(270)과 다른 물질로 이루어질 수 있다.
센서 어레이 영역(SA)에서, 상기 기판(200)의 배면(200B)에는 복수의 칼라 필터(280A) 및 복수의 마이크로 렌즈(290A)가 차례로 형성되어 있다. 상기 칼라 필터(280A)는 복수의 R (red) 영역, 복수의 B (blue) 영역, 및 복수의 G (green) 영역을 포함한다. 상기 칼라 필터(280A) 및 마이크로 렌즈(290A)는 상기 포토다이오드(PD)가 형성된 위치에 대응하는 영역에 형성된다. 일부 실시예에서, 상기 칼라 필터(280A)와 마이크로 렌즈(290A)와의 사이에는 평탄화막(도시 생략)이 형성되어 있을 수 있다.
패드 영역(PA)에서, 상기 제1 보호막(272) 위에는 제2 보호막(280B) 및 제3 보호막(290B)이 차례로 형성되어 있다. 상기 제2 보호막(280B)은 기판(200)상에서 상기 칼라 필터(280A)와 동일 레벨에 형성되어 있다. 상기 제3 보호막(290B)은 기판(200)상에서 상기 마이크로 렌즈(290A)와 동일 레벨상에 형성되어 있다. 상기 제2 보호막(280B) 및 제3 보호막(290B)에는 패드 영역(PA)에서 상기 금속 배선(230)을 외부에 노출시키는 노출 영역(PE)을 한정하는 홀이 각각 형성되어 있다. 상기 노출 영역(PE)은 상기 제1 보호막(272)에 형성된 홀(272H)과 연통된다.
일부 실시예에서, 상기 제2 보호막(280B)은 상기 칼라 필터(280A)를 구성하는 R 영역, B 영역, 및 G 영역 중에서 선택되는 어느 하나의 영역을 구성하는 물질과 동일 물질로 이루어진다.
일부 실시예에서, 상기 제3 보호막(290B)은 상기 마이크로 렌즈(290A)를 구성하는 물질과 동일 물질로 이루어진다. 일부 실시예에서, 상기 제3 보호막(290B)은 생략 가능하다.
도 5a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서(300A)의 단면도이다. 도 5a에는 도 1의 IV - IV'선 단면의 구성 중 일부에 대응하는 영역들의 단면 구성이 도시되어 있다. 도 5a에서, 도 1 내지 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
이미지 센서(300A)는 도 4에 예시한 이미지 센서(300)와 대체로 동일하다. 단, 상기 복수의 웰(222) 중 적어도 하나의 웰(222) 내에는 금속 배선(230)의 연결 라인(234)과 오믹 접촉하기 위한 고농도 불순물 영역(322)이 형성되어 있다. 상기 고농도 불순물 영역(322)은 상기 적어도 하나의 웰(222)의 도전형과 동일한 도전형의 불순물이 도핑된 영역이며, 상기 적어도 하나의 웰(222)의 불순물 농도보다 더 높은 불순물 농도를 가진다. 도 5a에는 금속 배선(230)의 연결 라인(234)이 N+ 형 웰로 이루어지는 고농도 불순물 영역(322)과 오믹 접촉하고 있는 구성이 예시되어 있다.
도 5b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서(300B)의 단면도이다. 도 5b에는 도 1의 IV - IV'선 단면의 구성 중 일부에 대응하는 영역들의 단면 구성이 도시되어 있다. 도 5b에서, 도 1 내지 도 5a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
이미지 센서(300B)는 도 4에 예시한 이미지 센서(300)와 대체로 동일하다. 단, 금속 배선(230)의 하부에서 기판(200)의 배면(200B)에는 도 4에 예시한 바와 같은 리세스 영역(200R)은 형성되지 않는다. 일부 실시예에서, 센서 어레이 영역(SA), 회로 영역(CA), 및 패드 영역(PA) 전체에 걸쳐서 상기 기판(200)의 배면(200B)은 단차가 없는 평탄한 표면을 가진다.
상기 복수의 웰(222) 중 적어도 하나의 웰(222)과 상기 기판(200)의 배면(200B) 사이에는 금속 배선(230)의 연결 라인(234)과 오믹 접촉하기 위한 고농도 불순물 영역(324)이 형성되어 있다. 상기 고농도 불순물 영역(324)은 기판(200)의 배면(200B)으로부터 상기 적어도 하나의 웰(222)까지 연장되어 있으며, 상기 절연막(270)에 형성된 홀(270H)을 통해 노출된다. 상기 고농도 불순물 영역(324)은 상기 적어도 하나의 웰(222)의 도전형과 동일한 도전형의 불순물이 도핑된 영역이며, 상기 적어도 하나의 웰(222)의 불순물 농도보다 더 높은 불순물 농도를 가진다. 도 5b에는 금속 배선(230)의 연결 라인(234)이 N+ 형 웰로 이루어지는 고농도 불순물 영역(324)과 오믹 접촉하고 있는 구성이 예시되어 있다.
도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서(500)의 단면도이다. 도 6에는 도 1의 VI - VI'선 단면의 구성 중 일부에 대응하는 영역들의 단면 구성이 도시되어 있다. 도 6에서, 도 1 내지 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
이미지 센서(500)는 도 4에 예시한 이미지 센서(300)와 대체로 동일하다. 단, 상기 복수의 웰(222) 중 적어도 하나의 웰(222)에서 기판(200)의 배면(200B)과 인접한 위치에 금속 배선(430)이 접촉된다. 상기 적어도 하나의 웰(222)과 금속 배선(430)과의 사이에 오믹 콘택이 이루어진다. 상기 금속 배선(430)은 패드(432) 및 연결 라인(434)을 포함한다. 일부 실시예에서, 상기 패드(432) 및 연결 라인(434)은 도 1에 예시한 패드(132) 및 연결 라인(134)에 대응할 수 있다. 상기 금속 배선(430)은 기판(200)의 배면(200B)을 덮는 절연막(270) 위에 연장되어 있다. 상기 금속 배선(430)에 대한 보다 상세한 사항은 도 4를 참조하여 금속 배선(230)에 대하여 설명한 바와 대체로 동일하다.
외부로부터 패드(432)를 통해 회로 영역(CA)으로 공급되는 구동 전원은 기판(200)의 외부에서 기판(200)의 배면(200B)을 따라 형성된 배선 경로인 연결 라인(434)을 경유하여 복수의 웰(222) 중 적어도 하나의 웰(222)에 웰 바이어스가 인가될 수 있다. 도 6에 예시된 바와 같이, 상기 패드(432)로부터 연결 라인(434)을 경유하여 복수의 웰(222) 중 제2 도전형의 제2 웰(222B)에 웰 바이어스가 인가될 수 있다. 도 6에는 상기 제2 웰(222B)이 P 형 웰인 경우를 예시하였다. 일부 실시예에서, 상기 웰 바이어스는 전원 전압 (Vdd) 일 수 있다.
상기 금속 배선(430)에 대한 보다 상세한 사항은 도 4를 참조하여 금속 배선(230)에 대하여 설명한 바와 같다.
도 7a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서(500A)의 단면도이다. 도 7a에는 도 1의 VI - VI' 선 단면의 구성 중 일부에 대응하는 영역들의 단면 구성이 도시되어 있다. 도 7a에서, 도 1 내지 도 5b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
이미지 센서(500A)는 도 6에 예시한 이미지 센서(500)와 대체로 동일하다. 단, 상기 복수의 웰(222) 중 적어도 하나의 웰(222) 내에는 금속 배선(430)의 연결 라인(434)과 오믹 접촉하기 위한 고농도 불순물 영역(522)이 형성되어 있다. 상기 고농도 불순물 영역(522)은 상기 적어도 하나의 웰(222)에서의 도전형과 동일한 도전형의 불순물이 도핑된 영역이며, 상기 적어도 하나의 웰(222)에서의 불순물 농도보다 더 높은 불순물 농도를 가진다. 도 7a에는 금속 배선(430)의 연결 라인(434)이 P+ 형 웰로 이루어지는 고농도 불순물 영역(522)과 오믹 접촉하고 있는 구성이 예시되어 있다.
도 7b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서(500B)의 단면도이다. 도 7b에는 도 1의 IV - IV'선 단면의 구성 중 일부에 대응하는 영역들의 단면 구성이 도시되어 있다. 도 7b에서, 도 1 내지 도 7a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
이미지 센서(500B)는 도 6에 예시한 이미지 센서(500)와 대체로 동일하다. 단, 금속 배선(230)의 하부에서 기판(200)의 배면(200B)에는 도 6에 예시한 바와 같은 리세스 영역(200R)은 형성되어 있지 않다. 일부 실시예에서, 센서 어레이 영역(SA), 회로 영역(CA), 및 패드 영역(PA) 전체에 걸쳐서 상기 기판(200)의 배면(200B)은 단차가 없는 평탄한 표면을 가질 수 있다.
상기 복수의 웰(222) 중 적어도 하나의 웰(222)과 상기 기판(200)의 배면(200B) 사이에는 금속 배선(230)의 연결 라인(234)과 오믹 접촉하기 위한 고농도 불순물 영역(524)이 형성되어 있다. 상기 고농도 불순물 영역(524)은 기판(200)의 배면(200B)으로부터 상기 적어도 하나의 웰(222)까지 연장되어 있으며, 상기 절연막(270)에 형성된 홀(270H)을 통해 노출된다. 상기 고농도 불순물 영역(524)은 상기 적어도 하나의 웰(222)의 도전형과 동일한 도전형의 불순물이 도핑된 영역이며, 상기 적어도 하나의 웰(222)의 불순물 농도보다 더 높은 불순물 농도를 가진다. 도 7b에는 금속 배선(230)의 연결 라인(234)이 P+ 형 웰로 이루어지는 고농도 불순물 영역(524)과 오믹 접촉하고 있는 구성이 예시되어 있다.
도 8a 내지 도 8j는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 8a 내지 도 8j에서는 도 4에 예시한 이미지 센서(300)의 제조 방법을 예로 들어 설명한다. 도 8a 내지 도 8j에 있어서, 도 1 내지 도 7에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
도 8a를 참조하면, 기판(200)에 센서 어레이 영역(SA), 회로 영역(CA), 및 패드 영역 (PA)을 정의한다.
센서 어레이 영역(SA)에서, 상기 기판(200)상에 복수의 픽셀(112) (도 1 참조)을 형성한다. 상기 복수의 픽셀을 형성하기 위하여, 센서 어레이 영역(SA)에서 상기 기판(200) 내에 포토다이오드(PD)와 같은 광전 변환 소자와, 복수의 불순물 확산 영역(도시 생략)을 형성하고, 상기 기판(200)의 전면(200F) 위에 복수의 게이트 전극(216)을 형성한다.
회로 영역(CA)에서 기판(200) 내에 제1 웰(222A) 및 제2 웰(222B)을 포함하는 복수의 웰(222)을 형성하고, 상기 기판(200)의 전면(200F) 위에 위치되는 복수의 게이트 전극(226)과, 상기 복수의 게이트 전극(226) 각각의 양 측에서 상기 복수의 웰(222) 내에 형성되는 복수의 소스/드레인 영역(228)을 형성한다. 본 예에서는 상기 제1 웰(222A)이 N 형 웰이고, 상기 제2 웰(224)이 P 형 웰인 경우를 예시하였다.
그 후, 센서 어레이 영역(SA) 및 회로 영역(CA)에서 기판(200)의 전면(200F)을 덮는 금속층간 절연막(242)과, 상기 금속층간 절연막(242)에 의해 적어도 일부가 절연되는 복수의 배선층(244)으로 이루어지는 다층 배선 구조(240)를 형성한다. 센서 어레이 영역(SA) 및 회로 영역(CA)에서 상기 다층 배선 구조(240)가 형성되는 동안, 패드 영역(PA)에서는 금속층간 절연막(252)과, 상기 금속층간 절연막(252)에 의해 적어도 일부가 절연되는 복수의 더미 배선층(254)으로 이루어지는 다층 배선 구조(250)를 형성한다.
일부 실시예에서, 상기 금속층간 절연막(242, 252)은 각각 복수의 층으로 구성되며, 센서 어레이 영역(SA) 및 회로 영역(CA)에서의 금속층간 절연막(242)과 패드 영역(PA)에서의 금속층간 절연막(252)은 각각의 층 마다 동일한 공정 단계에서 형성된다. 일부 실시예에서, 상기 복수의 배선층(252) 및 복수의 더미 배선층(254)은 각각 서로 다른 레벨에 위치되는 복수의 층으로 구성되며, 센서 어레이 영역(SA) 및 회로 영역(CA)에서의 복수의 배선층(244)과 패드 영역(PA)에서의 복수의 더미 배선층(254) 중 동일 레벨에 형성되는 층들은 동일한 공정 단계에서 형성된다.
일부 실시예에서, 상기 금속층간 절연막(242, 252)은 FOX (Flowable OXide), HDP (High Density Plasma) 산화물, TOSZ (Tonen Silazene), SOG (Spin On Glass), 또는 USG (Undoped Silica Glass) 중에서 선택되는 적어도 하나의 물질로 이루어진다.
도 8b를 참조하면, 상기 다층 배선 구조(240, 250) 위에 지지 기판(260)을 접착한다. 일부 실시예에서, 상기 다층 배선 구조(240, 250) 위에 지지 기판(260)을 접착하기 위하여, 상기 지지 기판(260)에는 제1 접착막(262)을 부착하고, 상기 다층 배선 구조(240, 250)에는 제2 접착막(264)을 형성한 후, 상기 제1 접착막(262) 및 제2 접착막(264)이 서로 마주 보도록 상기 다층 배선 구조(240, 250) 및 지지 기판(260)을 중첩시켜 서로 압착시킨다.
도 8c를 참조하면, 상기 지지 기판(260)이 접착된 상태로 상기 기판(200)이 상하 반전되도록 기판(200)을 위치시키고, 상기 기판(200)의 두께가 감소하도록 상기 기판(200)의 노출된 표면을 연마한다. 일부 실시예에서, 기판(200)의 연마 후 기판(200)의 배면(200B)으로부터 회로 영역(CA)에 있는 복수의 웰(222)까지의 거리가 약 500 ∼ 2000 Å의 두께로 낮아진다. 상기와 같이 기판(200)을 연마하기 위하여, CMP (chemical mechanical polishing), BGR (back grinding), 또는 반응성 이온 에칭 중 적어도 하나의 공정을 이용할 수 있다.
그 후, 기판(200)의 연마된 배면(200B)을 덮는 절연막(270)을 형성한다. 일부 실시예에서, 상기 절연막(270)은 약 500 ∼ 2000 Å의 두께를 가진다.
도 8d를 참조하면, 회로 영역(CA)에서 상기 절연막(270)의 일부를 제거하여 상기 절연막(270)을 관통하는 홀(270H)을 형성하고, 상기 홀(270H)을 통해 노출되는 기판(200)을 그 배면(200B)으로부터 일부 제거하여, 상기 홀(270H)과 연통하면서 상기 복수의 웰(222) 중 적어도 하나의 웰(222)을 노출시키는 리세스 영역(200R)을 형성한다. 본 예에서는 상기 홀(270H) 및 리세스 영역(200R)을 통해 N 형의 제1 웰(222A)이 노출되는 경우를 예시하였다.
도 8e를 참조하면, 기판(200)의 배면(200B) 위에서 패드 영역(PA)으로부터 회로 영역(CA)까지 연장되고 상기 홀(270H) 및 리세스 영역(200R)을 통해 적어도 하나의 웰(222)과 접촉하는 적어도 하나의 금속 배선(230)을 형성한다.
상기 금속 배선(230)은 서로 일체로 연결된 패드(232) 및 연결 라인(234)을 포함하도록 형성된다. 상기 금속 배선(230)을 형성하기 위하여, 상기 절연막(270)의 노출 표면과, 리세스 영역(200R)의 노출 표면과, 상기 리세스 영역(200R)을 통해 노출되는 적어도 하나의 웰(222)의 표면을 덮는 적어도 하나의 도전층(도시 생략)을 형성한 후, 상기 적어도 하나의 도전층 중 불필요한 부분을 제거하기 위한 패터닝 공정을 행할 수 있다. 일부 실시예에서, 상기 적어도 하나의 도전층은 알루미늄 (Al), 텅스텐 (W), 또는 구리 (Cu) 중에서 선택되는 적어도 하나의 물질로 이루어지는 금속막(도시 생략)을 포함할 수 있다. 다른 일부 실시예에서, 상기 적어도 하나의 도전층은 배리어막과 상기 금속막과의 조합으로 이루어질 수 있다. 상기 배리어막은 Ti, TiN, Ta, TaN, 또는 이들의 조합으로 이루어질 수 있다.
일부 실시예에서, 상기 적어도 하나의 금속 배선(230)은 상기 다층 배선 구조(240, 250)를 구성하는 복수의 배선층(244) 및 복수의 더미 배선층(254) 보다 더 큰 선폭 및/또는 더 큰 두께를 가지도록 형성된다. 예를 들면, 상기 적어도 하나의 금속 배선(230)은 약 5000 ∼ 10000 Å의 두께를 가지도록 형성된다. 상기 적어도 하나의 금속 배선(230)의 평면 형상이 그 위치에 따라 가변적인 폭을 가지도록 형성될 수 있다. 예를 들면, 상기 적어도 하나의 금속 배선(230)의 형성 밀도가 비교적 높은 영역에서는 비교적 작은 폭을 가지고, 상기 적어도 하나의 금속 배선(230)의 형성 밀도가 비교적 낮은 영역에서는 비교적 큰 폭을 가지도록 형성될 수 있다.
도 8f를 참조하면, 센서 어레이 영역(SA), 회로 영역(CA), 및 패드 영역(PA)에서 상기 금속 배선(230)을 덮는 제1 보호막(272)을 형성한다. 일부 실시예에서, 상기 제1 보호막(272)은 산화막, 질화막, 또는 이들의 조합으로 이루어진다. 상기 제1 보호막(272)은 약 2000 ∼ 3000 Å의 두께를 가질 수 있다.
도 8g를 참조하면, 패드 영역(PA)에서, 상기 제1 보호막(272)의 일부를 제거하여 상기 제1 보호막(272)을 관통하는 홀(272H)을 형성한다. 상기 홀(272H)을 통해 상기 패드(232)가 노출된다.
도 8h를 참조하면, 센서 어레이 영역(SA)에서 상기 제1 보호막(272) 위에 칼라 필터(280A)를 형성한다. 상기 칼라 필터(280A)를 형성하는 동안, 회로 영역(CA) 및 패드 영역(PA)에서 상기 제1 보호막(272) 위에 제2 보호막(280B)을 형성한다.
일부 실시예에서, 상기 칼라 필터(280A)의 R 영역을 형성하는 동안 상기 R 영역 형성 물질과 동일한 물질로 이루어지는 상기 제2 보호막(280B)을 형성할 수 있다. 다른 일부 실시예에서, 상기 칼라 필터(280A)의 G 영역을 형성하는 동안 상기 G 영역 형성 물질과 동일한 물질로 이루어지는 상기 제2 보호막(280B)을 형성할 수 있다. 또 다른 일부 실시예에서, 상기 칼라 필터(280A)의 B 영역을 형성하는 동안 상기 B 영역 형성 물질과 동일한 물질로 이루어지는 상기 제2 보호막(280B)을 형성할 수 있다.
도 8i를 참조하면, 센서 어레이 영역(SA)에서 상기 칼라 필터(280A) 위에 마이크로 렌즈(290A)를 형성하고, 회로 영역(CA) 및 패드 영역(PA)에서 상기 제2 보호막(280B) 위에 제3 보호막(290B)을 형성한다.
일부 실시예에서, 상기 마이크로 렌즈(290A)가 형성되는 동안 상기 제3 보호막(290B)이 형성될 수 있다. 예를 들면, 센서 어레이 영역(SA), 회로 영역(CA), 및 패드 영역(PA)에서 상기 마이크로 렌즈(290A) 형성을 위해 필요한 물질막(도시 생략)을 상기 칼라 필터(280A) 및 제2 보호막(280B) 위에 형성한 후, 센서 어레이 영역(SA)에서만 선택적으로 상기 물질막을 가공하여 상기 마이크로 렌즈(290A)를 형성하고, 회로 영역(CA) 및 패드 영역(PA)에서는 상기 물질막으로 이루어지는 제3 보호막(290B)이 남도록 할 수 있다. 일부 실시예에서, 상기 마이크로 렌즈(290A) 및 제3 보호막(290B)은 TMR 계열의 수지 (Tokyo Ohka Kogyo, Co. 제품) 또는 MFR 계열의 수지 (Japan Synthetic Rubber Corporation 제품)으로 이루어진다.
도 8j를 참조하면, 패드 영역(PA)에서 상기 제3 보호막(290B)의 일부 및 제2 보호막(280B)의 일부를 제거하여, 상기 제3 보호막(290B) 및 제2 보호막(280B)에 각각 상기 제1 보호막(272)의 홀(272H)과 연통하면서 노출 영역(PE)을 한정하는 홀을 형성한다. 패드 영역(PA)에서 상기 금속 배선(230)이 상기 노출 영역(PE)을 통해 외부에 노출된다.
도 9a 및 도 9b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 9a 및 도 9b에서는 도 5a에 예시한 이미지 센서(300A)의 제조 방법을 예로 들어 설명한다. 도 9a 및 도 9b에 있어서, 도 1 내지 도 8j에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
도 9a를 참조하면, 도 8a 내지 도 8d를 참조하여 설명한 바와 같은 방법으로, 회로 영역(CA)에서 적어도 하나의 웰(222)을 노출시키는 홀(270H)이 형성된 절연막(270)과, 기판(200)의 리세스 영역(200R)을 형성한 후, 상기 홀(270H) 및 리세스 영역(200R)을 통해 노출되는 적어도 하나의 웰(222)에 저저항 콘택 형성을 위한 불순물 이온(320) 주입 공정을 행한다. 이 때, 상기 홀(270H) 및 리세스 영역(200R)을 통해 주입되는 불순물 이온(320)은 상기 적어도 하나의 웰(222)의 도전형과 동일한 타입의 도전형을 가진다. 일부 실시예에서, 상기 고농도 불순물 영역(322)에 이온주입된 불순물을 활성화하기 위하여, 약 1100 ℃의 비교적 고온에서 스파이크 RTA (spike rapid thermal annealing) 공정을 행할 수 있다.
그 결과, 상기 적어도 하나의 웰(222)에서 상기 기판(200)의 배면(200B)에 인접한 위치에 저저항 콘택 형성용 고농도 불순물 영역(322)이 형성된다. 도 9a에 예시된 바와 같이, N 형인 제1 웰(222A) 내에 저저항 콘택 형성을 위한 이온 주입 공정을 행하는 경우, N+ 형의 고농도 불순물 영역(322)을 형성할 수 있다.
도 9b를 참조하면, 도 8e를 참조하여 설명한 바와 유사한 방법으로, 상기 고농도 불순물 영역(322)이 형성된 결과물상에 적어도 하나의 금속 배선(230)을 형성한다.
상기 적어도 하나의 금속 배선(230)은 패드 영역(PA)에 위치되는 패드(232)와, 기판(200)의 배면(200B) 위에서 패드 영역(PA)으로부터 회로 영역(CA)까지 연장되고 상기 홀(270H) 및 리세스 영역(200R)을 통해 상기 고농도 불순물 영역(322)과 접촉하는 연결 라인(234)을 포함하도록 형성된다.
그 후, 도 8f 내지 도 8j를 참조하여 설명한 바와 같은 일련의 공정들을 행하여 도 5a에 예시한 이미지 센서(300A)를 형성한다.
본 발명의 기술적 사상의 범위 내에서, 도 8a 내지 도 8j를 참조하여 설명한 이미지 센서(300) 형성 공정, 및 도 9a 및 도 9b를 참조하여 설명한 이미지 센서(300A) 형성 공정과 유사한 공정을 이용하여, 도 5b, 도 6, 도 7a, 및 도 7b에 예시한 이미지 센서(300B, 500, 500A, 500B)를 형성할 수 있다는 것을 당 업자라면 잘 알 수 있다.
도 10은 본 발명의 기술적 사상에 의한 이미지 센서를 포함하는 이미징 시스템 (imaging system)(800)의 블록도이다.
도 10을 참조하면, 본 실시예의 이미징 시스템(800)은 CMOS 이미지 센서 (810)의 출력 이미지를 처리하기 위한 시스템이다.
상기 이미징 시스템(800)은 버스(820)를 통해 입출력 (I/O) 소자(830)와의 사이에 데이터 전송이 가능한 프로세서(840)를 포함한다. 일부 실시예에서, 상기 프로세서(840)는 마이크로프로세서 또는 중앙처리장치(CPU)로 이루어진다. 상기 이미징 시스템(800)에서, 프로세서(840)는 버스(820)를 통해 플로피 디스크 드라이브(850), CD ROM 드라이브(860), 포트(870), 및 RAM(880)과의 사이에서 데이터 송수신이 가능하며, 이에 따라 CMOS 이미지 센서(810)의 데이터에 대한 출력 이미지를 재생할 수 있다.
상기 포트(870)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신할 수 있는 포트일 수 있다. 일부 실시예에서, 상기 CMOS 이미지 센서(810)는 상기 프로세서(840)와 함께 집적될 수 있다. 다른 일부 실시예에서, 상기 CMOS 이미지 센서(810)는 상기 RAM(880)과 함께 집적될 수 있다. 또 다른 일부 실시예에서, 상기 CMOS 이미지 센서(810)는 프로세서(840)와는 별개의 칩으로서 상기 프로세서(840)와 집적될 수 있다.
상기 이미징 시스템(800)은, 도 1 내지 도 7b를 참조하여 설명한 이미지 센서(100, 300, 300A, 300B, 500, 500A, 500B)중 적어도 하나의 이미지 센서를 포함한다.
상기 이미징 시스템(800)은 디지털 카메라, 캠코더, PCS (Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등과 같은 다양한 기기에 적용될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
SA: 센서 어레이 영역, CA: 회로 영역, PA: 패드 영역, PE: 노출 영역, 100, 300, 300A, 300B, 500, 500A, 500B: 이미지 센서, 110: 센서 어레이, 112: 단위 픽셀, 120: 회로, 200: 기판, 222: 웰, 230: 금속 배선, 232: 패드, 234: 연결 라인, 270: 절연막, 272: 제1 보호막.
Claims (10)
- 센서 어레이 영역과, 상기 센서 어레이 영역 주위에 형성된 회로 영역과, 상기 회로 영역에 인접하게 배치된 패드 영역을 가지는 기판과,
상기 회로 영역에서 상기 기판의 제1 면 위에 형성된 복수의 배선층을 포함하는 다층 배선 구조와,
상기 기판의 상기 제1 면과 반대측인 제2 면 위에서 상기 패드 영역으로부터 상기 회로 영역까지 연장되어 있는 금속 배선과,
상기 회로 영역에서 상기 기판 내에 형성된 웰(well)과,
상기 기판의 상기 제2 면에 형성되고 상기 회로 영역에서 상기 웰을 향해 리세스된 리세스 영역을 포함하고,
상기 금속 배선은 상기 리세스 영역을 통해 상기 웰과 접촉하는 것을 특징으로 하는 이미지 센서. - 제1항에 있어서,
상기 회로 영역 및 상기 패드 영역에서 상기 금속 배선을 덮도록 상기 기판의 상기 제2 면 위에 형성되어 있는 보호막을 더 포함하고,
상기 보호막에는 상기 패드 영역에서 상기 금속 배선을 외부에 노출시키는 홀이 형성되어 있는 것을 특징으로 하는 이미지 센서. - 제1항에 있어서,
상기 기판의 상기 제2 면을 덮는 절연막을 더 포함하고,
상기 금속 배선은 상기 절연막 위에서 상기 기판의 연장 방향과 평행하게 연장되어 있는 것을 특징으로 하는 이미지 센서. - 제1항에 있어서,
상기 웰은 제1 도전형의 불순물이 도핑된 제1 웰과, 상기 제1 도전형의 불순물이 도핑되고 상기 제1 웰의 불순물 농도보다 더 높은 불순물 농도를 가지는 고농도 불순물 영역을 포함하고,
상기 금속 배선은 상기 리세스 영역을 통해 상기 고농도 불순물 영역에 접해 있는 것을 특징으로 하는 이미지 센서. - 삭제
- 제1항에 있어서,
상기 패드 영역에서 상기 기판의 제1 면 위에 형성된 적어도 하나의 더미 배선층을 더 포함하는 것을 특징으로 하는 이미지 센서. - 센서 어레이 영역과, 상기 센서 어레이 영역 주위에 형성된 회로 영역과, 상기 회로 영역에 인접하게 배치된 패드 영역을 가지는 기판과,
상기 회로 영역에서 상기 기판의 제1 면 위에 형성된 게이트 전극과,
상기 회로 영역에서 상기 게이트 전극 위에 형성된 복수의 배선층을 포함하는 다층 배선 구조와,
상기 회로 영역 및 상기 패드 영역에서 상기 기판의 상기 제1 면과 반대측인 제2 면 위에서 상기 패드 영역으로부터 상기 회로 영역까지 연장되어 있는 금속 배선과,
상기 회로 영역에서 상기 기판 내에 형성된 웰(well)과,
상기 회로 영역에서 상기 게이트 전극의 양 측에서 상기 웰 내에 형성된 복수의 소스/드레인 영역과,
상기 회로 영역에서 상기 게이트 전극 및 상기 복수의 소스/드레인 영역에 대면하도록 상기 기판의 상기 제2 면에 형성되고 상기 웰을 향해 리세스된 리세스 영역을 포함하고,
상기 금속 배선은 상기 리세스 영역을 통해 상기 웰과 접촉하는 것을 특징으로 하는 이미지 센서. - 제7항에 있어서,
상기 웰은 제1 도전형의 불순물이 도핑된 제1 웰과, 상기 제1 도전형의 불순물이 도핑되고 상기 제1 웰의 불순물 농도보다 더 높은 불순물 농도를 가지는 고농도 불순물 영역을 포함하고,
상기 금속 배선은 상기 리세스 영역을 통해 상기 고농도 불순물 영역에 접해 있는 것을 특징으로 하는 이미지 센서. - 제7항에 있어서,
상기 금속 배선은 상기 회로 영역에 형성된 상기 복수의 배선층보다 더 큰 선폭을 가지는 것을 특징으로 하는 이미지 센서. - 제7항에 있어서,
상기 이미지 센서는 배면 조사형 (backside illumination type) 이미지 센서인 것을 특징으로 하는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120027330A KR101932662B1 (ko) | 2012-03-16 | 2012-03-16 | 이미지 센서 |
| US13/757,988 US9111823B2 (en) | 2012-03-16 | 2013-02-04 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120027330A KR101932662B1 (ko) | 2012-03-16 | 2012-03-16 | 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130105150A KR20130105150A (ko) | 2013-09-25 |
| KR101932662B1 true KR101932662B1 (ko) | 2018-12-26 |
Family
ID=49156860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120027330A KR101932662B1 (ko) | 2012-03-16 | 2012-03-16 | 이미지 센서 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9111823B2 (ko) |
| KR (1) | KR101932662B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101867337B1 (ko) * | 2012-01-30 | 2018-06-15 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| JP6307766B2 (ja) * | 2014-02-21 | 2018-04-11 | 積水ポリマテック株式会社 | タッチセンサの製造方法およびタッチセンサ |
| KR102654485B1 (ko) * | 2016-12-30 | 2024-04-03 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR20210122526A (ko) * | 2020-04-01 | 2021-10-12 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
| KR20210122525A (ko) | 2020-04-01 | 2021-10-12 | 에스케이하이닉스 주식회사 | 이미지 센서 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090026563A1 (en) * | 2007-07-27 | 2009-01-29 | Motonari Katsuno | Solid-state imaging device |
| JP2012033878A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置および固体撮像装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323534B1 (en) * | 1999-04-16 | 2001-11-27 | Micron Technology, Inc. | Fuse for use in a semiconductor device |
| JP4046069B2 (ja) | 2003-11-17 | 2008-02-13 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| JP4534484B2 (ja) | 2003-12-26 | 2010-09-01 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| JP4525129B2 (ja) | 2004-03-26 | 2010-08-18 | ソニー株式会社 | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
| JP4424120B2 (ja) | 2004-08-31 | 2010-03-03 | ソニー株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
| KR100825807B1 (ko) | 2007-02-26 | 2008-04-29 | 삼성전자주식회사 | 이미지 소자 및 그 제조방법 |
| US8017982B2 (en) | 2007-06-12 | 2011-09-13 | Micron Technology, Inc. | Imagers with contact plugs extending through the substrates thereof and imager fabrication methods |
| KR20090033636A (ko) | 2007-10-01 | 2009-04-06 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR20090035262A (ko) | 2007-10-05 | 2009-04-09 | 삼성전자주식회사 | 이미지 센서 및 그의 제조 방법 |
| KR20090128899A (ko) | 2008-06-11 | 2009-12-16 | 크로스텍 캐피탈, 엘엘씨 | 후면 조사 이미지 센서 및 그 제조방법 |
| KR101038807B1 (ko) | 2008-11-11 | 2011-06-03 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
| KR20100108109A (ko) * | 2009-03-27 | 2010-10-06 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| US8247852B2 (en) | 2009-11-17 | 2012-08-21 | Omnivision Technologies, Inc. | Backside illuminated imaging sensor with reinforced pad structure |
| JP5568969B2 (ja) | 2009-11-30 | 2014-08-13 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| US8274124B2 (en) * | 2010-07-07 | 2012-09-25 | United Microelectronics Corp. | Backside illuminated image sensor |
-
2012
- 2012-03-16 KR KR1020120027330A patent/KR101932662B1/ko active IP Right Grant
-
2013
- 2013-02-04 US US13/757,988 patent/US9111823B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090026563A1 (en) * | 2007-07-27 | 2009-01-29 | Motonari Katsuno | Solid-state imaging device |
| JP2012033878A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置および固体撮像装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130240960A1 (en) | 2013-09-19 |
| KR20130105150A (ko) | 2013-09-25 |
| US9111823B2 (en) | 2015-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950647B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| US10777600B2 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| US10763287B2 (en) | Image sensor comprising a light shielding pattern with plural portions spaced apart on pixels of a sensor array area | |
| KR101672557B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기 | |
| US9564464B2 (en) | Monolithically stacked image sensors | |
| US20060146233A1 (en) | Image sensor with enlarged photo detection area and method for fabricating the same | |
| KR101932662B1 (ko) | 이미지 센서 | |
| US20240234468A1 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| CN118213376A (zh) | 晶片到晶片接合结构和包括其的图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |