KR20110129257A - 3ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법 - Google Patents

3ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법 Download PDF

Info

Publication number
KR20110129257A
KR20110129257A KR1020100048796A KR20100048796A KR20110129257A KR 20110129257 A KR20110129257 A KR 20110129257A KR 1020100048796 A KR1020100048796 A KR 1020100048796A KR 20100048796 A KR20100048796 A KR 20100048796A KR 20110129257 A KR20110129257 A KR 20110129257A
Authority
KR
South Korea
Prior art keywords
tft
reset
liquid crystal
period
writing
Prior art date
Application number
KR1020100048796A
Other languages
English (en)
Other versions
KR101689667B1 (ko
Inventor
황광조
김진영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100048796A priority Critical patent/KR101689667B1/ko
Publication of KR20110129257A publication Critical patent/KR20110129257A/ko
Application granted granted Critical
Publication of KR101689667B1 publication Critical patent/KR101689667B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 실시 예에 따른 3D 디스플레이 장치의 픽셀 메모리 회로는 좌안 영상 및 우안 영상을 표시하여 3D 영상을 구현하는 3D 디스플레이 장치의 픽셀 메모리 회로에 있어서, 어드레싱 기간에 게이트 라인으로부의 스캔 신호에 따라 턴-온되어, 데이터 라인으로부터의 데이터 전압을 스토리지 커패시터에 충전시키는 스위칭 TFT; 리셋 기간에 리셋 라인으로부터의 리셋 신호에 따라 턴-온되어, 이전 프레임 기간에 액정셀에 충전된 데이터 전압을 리셋 시키는 리셋 TFT; 라이팅 기간에 플래시 라인으로부터의 라이팅 신호에 따라 턴-온되어, 상기 스토리지 커패시터에 충전된 데이터 전압을 액정셀에 공급하는 라이팅 TFT; 및 상기 스토리지 커패시터와 액정셀에 공통전압을 공급하는 공통전압 라인;을 포함하고, 상기 스위칭 TFT, 리셋 TFT, 라이팅 TFT는 좌안 영상 및 우안 영상을 구현하기 위한 1프레임 기간 중 서로 다른 시간에 턴-온 된다.

Description

3Ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법{PIXEL MEMORY CIRCUIT FOR THREE-DIMENSION DISPLAY DEVICE AND DRIVING METHOD FOR THEREOF}
본 발명은 3D 디스플레이 장치에 관한 것으로, 특히 소비 전력 감소 및 구동 신뢰성을 향상시킴과 아울러, 크로스 토크(crosstalk)를 줄여 3D 영상의 표시품질을 향상시킬 수 있는 3D 액정 표시장치의 픽셀 메모리 회로 및 구동방법에 관한 것이다.
디스플레이 장치는 대형화 및 박형화에 대한 시장의 요구에 따라 기술 개발이 이루어지고 있으며, 박막화, 경량화, 저소비 전력화의 장점을 갖는 평판 형태의 디스플레이 장치에 대한 수요가 증대되고 있다.
평판 형태의 디스플레이 장치로는 액정 표시장치(LCD: Liquid Crystal Display Device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계 방출 표시장치(FED: Field Emission Display Device), 발광 다이오드 표시장치(Light Emitting Diode Display Device) 등의 연구되고 있다.
이러한 평판 표시장치 중에서 액정 표시장치는 양산 기술, 구동수단의 용이성, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.
상기 액정 표시장치는 액정셀(Pixel, 화소)들이 매트릭스 형태로 배열된 액정 패널과, 상기 액정 패널을 구동하기 위한 구동회로를 포함하며, 입력된 영상 신호에 따라 액정셀 별로 광 투과율을 조절함으로써 화상을 표시하게 된다.
상기 액정 패널의 액정셀들은 복수 개의 게이트 라인과 복수 개의 데이터 라인의 교차에 의해 정의되고, 각 액정셀에는 전계를 인가하기 위한 화소전극과 공통전극이 형성된다. 상기 액정셀들 각각은 박막 트랜지스터(TFT: Thin Film Transistor)를 통해 스위칭 된다.
상기 구동회로는 게이트 라인들에 스캔 신호를 공급하기 위한 게이트 드라이버(G-IC); 데이터 라인들에 영상 신호에 따른 데이터 전압을 공급하기 위한 데이터 드라이버(D-IC); 상기 게이트 드라이버 및 데이터 드라이버에 제어신호를 공급함과 아울러, 상기 데이터 드라이버에 영상 데이터를 공급하는 타이밍 컨트롤러(T-con); 상기 액정셀에 공통전압(Vcom)을 공급하는 공통전압 공급부; 상기 액정 패널에 광을 공급하는 광원(백라이트)을 구동시키는 백라이트 구동부를 포함한다.
이러한, 액정 표시장치는 액정셀 별로 화소전극과 공통전극 사이에 형성된 전압에 따라 액정의 배열 상태가 변화되고, 상기 액정의 배열을 통해 백라이트 유닛으로부터 공급되는 광의 투과율을 조절함으로써 화상을 표시한다.
최근에는 실감 있는 영상에 대한 사용자들의 요구가 증대되어, 2D(2차원) 영상뿐만 아니라 3D(3차원) 영상의 구현이 가능한 액정 표시장치가 개발되고 있다.
3D 영상을 표시하는 액정 표시장치는 일반적으로 사용자의 양안 시차 (兩眼, Binocular Parallax Display)를 이용하여 3D 영상을 구현하며, 입체용 특수 안경을 이용하는 셔터 글라스(shutter glass) 방식, 렌티큘러 렌즈(lenticular lens) 방식, 편광 안경을 이용한 편광 지연(PR: patterned retarder) 방식 등이 개발되었다.
도 1은 종래 기술에 따른 액정 표시장치에서 셔터 글라스 방식을 이용한 3D 영상 구현방법을 나타내는 도면이다.
도 1을 참조하면, 종래 기술에 따른 셔터 글라스를 이용한 3D 영상의 구현방법은 사용자의 양안 시차를 이용하는 것으로, 사용자의 좌안 및 우안을 통해 서로 다른 2차원의 좌안 영상 및 우안 영상이 인식된 후, 2개의 2차원 영상이 융합되어 3차원 영상으로 인식되게 된다.
이를 위해, 액정 패널은 시차를 두고 좌안 및 우안의 인식을 위한 2D 영상을 표시한다. 이때, 셔터 글라스를 통해 좌안의 2D 영상이 표시되는 기간에는 우안의 영상 인식을 차단하고, 좌안에서 2D 영상이 인식되도록 한다. 그리고, 우안의 2D 영상이 표시되는 기간에는 좌안의 영상 인식을 차단하고, 우안에서 2D 영상이 인식되도록 한다. 이를 통해, 좌안과 우안에서 시차를 두고 서로 다른 2D 영상이 인식된 후, 좌안 및 우안의 2D 영상이 융합되어 사용자는 3D 영상을 인식하게 된다.
여기서, 게이트 라인에 순차적으로 스캔 신호를 공급하여 액정 패널의 액정셀들을 수직 방향으로 순차적으로 구동시키게 되는데, 액정의 느린 응답속도 특성으로 인해 정해진 시간(프레임) 동안에 액정의 거동(rising, falling)이 완전히 끝나지 않게 된다.
셔터 글라스도 응답 속도가 늦기 때문에 수직 기간이 끝나는 시점에 셔터 글라스가 턴-오프(turn-off)되더라도 액정 패널의 상단부 영상 데이터가 디스플레이 될 때가지 셔터 글라스가 완전히 닫히지 않게 된다.
이로 인해, 액정 패널의 상단부와 하단부 간에 액정의 응답 속도에 차이가 발생되고, 휘도 불균일 현상이 발생되는 문제점이 있다. 특히, 액정의 응답 속도의 차이로 인해 좌안의 영상과 우안의 영상이 완전히 분리되지 않고 겹쳐지는 현상 즉, 크로스 토크(crosstalk)가 발생되어 3D 영상의 표시품질이 떨어지는 문제점이 있다.
액정 패널의 액정셀들을 수직 방향으로 순차적으로 구동시킴으로 인해 액정 패널의 상단부와 하단부 간에 액정의 응답 속도에 차이가 발생되는 문제점을 개선하기 위해, 어드레싱(addressing) 기간에 픽셀 메모리에 데이터를 저장한 후, 라이팅(Writing) 기간에 전체 액정셀(Clc)에 데이터를 인가(라이팅)하는 도 2에 도시된 바와 같은 픽셀 메모리 회로가 제안되었다.
도 2는 종래 기술에 따른 액정 표시장치의 픽셀 메모리 회로를 나타내는 도면이고, 도 3은 도 2에 도시된 종래 기술에 따른 픽셀 메모리 회로의 구동방법을 나타내는 도면이다. 도 2에서는 액정 패널의 전체 픽셀 중 하나의 픽셀을 도시하고 있다.
도 2 및 도 3을 참조하면, 종래 기술에 따른 액정 표시장치의 픽셀 메모리 회로는 데이터 라인(10), 게이트 라인(20), 플래시 라인(30, 라이팅 라인), 리셋 라인(40), 공통전압 라인, 상기 게이트 라인(20)과 데이터 라인(10)의 교차에 의해 정의되는 영역마다 형성되는 픽셀(Clc)을 포함하고, 상기 픽셀은 게이트 라인(20)과 데이터 라인(10)의 교차부에 형성되는 제1 내지 제3 TFT(62, 64, 66: TFT: Thin Film Transistor) 및 스토리지 커패시터(Cst)를 포함한다.
여기서, 상기 제1 TFT(62, Tr1)는 스위칭 TFT, 상기 제2 TFT(64, Tr2)는 라이팅 TFT, 상기 제3 TFT(66, Tr3)는 리셋 TFT로써, 각 TFT의 게이트에 입력되는 구동신호(스캔 신호, 플래시 신호, 리셋 신호)에 따라 턴-온된다.
상기 제1 내지 제3 TFT(62, 64, 66)가 턴-온되는 기간 즉, 어드레싱 기간에는 데이터 라인으로부터 공급되는 데이터 전압이 스토리지 커패시터(Cst)에 충전되고, 리셋 기간에는 픽셀에 충전된 데이터 전압을 리셋 시키고, 라이팅 기간에는 픽셀(Clc)에 데이터 전압이 공급되게 된다.
상술한 픽셀 메모리 회로를 포함하는 종래 기술에 따른 셔터 글라스 방식의 3D 액정 표시장치는 어드레싱 기간에 액정 패널의 전체 픽셀에 데이터 전압을 어드레싱 한 후, 라이팅 기간에 어드레싱 된 데이터 전압을 전체 픽셀에 동시에 공급한다.
이에 따라, 데이터 전압을 게이트 라인 방향으로 순차적으로 공급함으로 인해 픽셀들 상단부와 하단부 간에 액정 응답의 차이에 기인하여 셔터 글라스의 액정이 턴-온되는 시점에 픽셀들이 액정 패널의 상단부와 하단부의 위치에 따라 휘도가 달라지는 문제점을 개선하고 있다.
그러나, 액정 패널의 전체 픽셀에 데이터 전압을 동시에 공급하기 위해 도 3에 도시된 바와 같이, 어드레싱 기간에는 제1 TFT(62, Tr1)와 제3 TFT(66, Tr3)가 턴-온되고, 리셋 기간에 제2 TFT(64, Tr2)와 제3 TFT(66, Tr3)이 함께 턴-온되며, 라이팅 기간에 제1 TFT(62, Tr1)와 제2 TFT(64, Tr2)가 함께 턴-온된다.
이와 같이, 제1 TFT 내지 제3 TFT가 함께 턴-온되고, 턴-온되는 시간이 길어 TFT들의 구동 신뢰성에 문제가 발생된다. 이로 인해, 아몰퍼스-실리콘(a-Si)으로 TFT를 형성하는데 어려움이 있다. 특히, 리셋 TFT인 제3 TFT(66, Tr3)는 어드레싱 기간 및 리셋 기간 동안에 계속 턴-온되어 TFT의 열화가 심해지는 문제점이 있다.
또한, 데이터 전압을 라이팅 시 액정 패널의 전체 게이트라인 및 전체 데이터 라인에 신호가 공급되어야 함으로 소비전력이 증가되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 3D 영상의 표시품질을 향상시킬 수 있는 액정 표시장치의 픽셀 메로리 회로 및 구동방법을 제공하는 것을 목적으로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀 메모리 회로를 구성하는 TFT의 열화를 방지하여 구동 신뢰성을 향상시킬 수 있는 액정 표시장치의 픽셀 메모리 회로 및 구동방법을 제공하는 것을 목적으로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 3D 영상의 구현 시 소비 전력을 줄일 수 있는 액정 표시장치의 픽셀 메모리 회로 및 구동방법을 제공하는 것을 목적으로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 영상에 대한 크로스 토크의 영향을 줄여 3D 영상의 표시품질을 향상시킬 수 있는 액정 표시장치의 픽셀 메모리 회로 및 구동방법을 제공하는 것을 목적으로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 상단부 및 하단부 간의 휘도 편차를 줄여 3D 영상의 표시품질을 향상시킬 수 있는 액정 표시장치의 픽셀 메로리 회로 및 구동방법을 제공하는 것을 목적으로 한다.
본 발명의 실시 예에 따른 3D 디스플레이 장치의 픽셀 메모리 회로는 좌안 영상 및 우안 영상을 표시하여 3D 영상을 구현하는 3D 디스플레이 장치의 픽셀 메모리 회로에 있어서, 어드레싱 기간에 게이트 라인으로부의 스캔 신호에 따라 턴-온되어, 데이터 라인으로부터의 데이터 전압을 스토리지 커패시터에 충전시키는 스위칭 TFT; 리셋 기간에 리셋 라인으로부터의 리셋 신호에 따라 턴-온되어, 이전 프레임 기간에 액정셀에 충전된 데이터 전압을 리셋 시키는 리셋 TFT; 라이팅 기간에 플래시 라인으로부터의 라이팅 신호에 따라 턴-온되어, 상기 스토리지 커패시터에 충전된 데이터 전압을 액정셀에 공급하는 라이팅 TFT; 및 상기 스토리지 커패시터와 액정셀에 공통전압을 공급하는 공통전압 라인;을 포함하고, 상기 스위칭 TFT, 리셋 TFT, 라이팅 TFT는 좌안 영상 및 우안 영상을 구현하기 위한 1프레임 기간 중 서로 다른 시간에 턴-온되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 3D 디스플레이 장치의 픽셀 메모리 회로는 좌안 영상 또는 우안 영상을 구현하기 위한 서브 프레임의 기간이 8.3ms인 경우, 상기 리셋 TFT가 2ms 이하의 시간 동안 턴-온되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 픽셀 메모리 회로의 구동방법은 어드레싱 기간에 복수의 픽셀에 충전된 데이터 전압을 동일 시간에 라이팅 하는 픽셀 메모리 회로의 구동방법에 있어서, 어드레싱 기간에 게이트 라인으로부의 스캔 신호에 따라 상기 복수의 픽셀에 형성된 스위칭 TFT를 턴-온시켜, 데이터 라인으로부터의 데이터 전압을 상기 복수의 픽셀에 형성된 스토리지 커패시터에 순차적으로 충전시키는 단계; 리셋 기간에 리셋 라인으로부터의 리셋 신호에 따라 상기 복수의 픽셀에 형성된 리셋 TFT를 턴-온시켜, 이전 프레임 기간에 상기 복수의 픽셀 각각의 액정셀에 충전된 데이터 전압을 리셋 시키는 단계; 라이팅 기간에 플래시 라인으로부터의 라이팅 신호에 따라 라이팅 TFT를 턴-온시켜, 상기 어드레싱 기간에 상기 복수의 픽셀의 상기 스토리지 커패시터에 충전된 데이터 전압을 상기 복수의 픽셀 각각의 액정셀에 공급하는 단계;를 포함하고, 상기 스위칭 TFT, 리셋 TFT, 라이팅 TFT는 좌안 영상 및 우안 영상을 구현하기 위한 1프레임 기간 중 서로 다른 시간에 턴-온되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 픽셀 메모리 회로의 구동방법에서 좌안 영상 또는 우안 영상을 구현하기 위한 서브 프레임의 기간이 8.3ms인 경우, 상기 리셋 기간은 2ms 이하인 것을 특징으로 한다.
본 발명의 실시 예에 따른 픽셀 메모리 회로의 구동방법에서 상기 복수의 픽셀 각각에 형성된 라이팅 TFT는 1프레임 기간 중 동일 시간에 턴-온되어 상기 어드레싱 기간에 충전된 데이터 전압을 상기 복수의 픽셀 각각에 형성된 액정셀에 동시에 공급하는 것을 특징으로 한다.
실시 예에 따른 본 발명은 액정 표시장치에서 구현되는 3D 영상의 표시품질을 향상시킬 수 있다.
실시 예에 따른 본 발명은 영상에 대한 크로스 토크의 영향을 줄여 3D 영상의 표시품질을 향상시킬 수 있다.
실시 예에 따른 본 발명은 액정 패널의 상단부 및 하단부 간의 휘도 편차를 줄여 3D 영상의 표시품질을 향상시킬 수 있다.
실시 예에 따른 본 발명은 픽셀 메모리 회로를 구성하는 TFT의 열화를 방지하여 구동 신뢰성을 향상시킬 수 있다.
실시 예에 따른 본 발명은 3D 영상의 구현 시 소비 전력을 줄일 수 있다.
도 1은 종래 기술에 따른 액정 표시장치에서 셔터 글라스 방식을 이용한 3D 영상 구현방법을 나타내는 도면.
도 2는 종래 기술에 따른 액정 표시장치의 픽셀 메모리 회로를 나타내는 도면.
도 3은 도 2에 도시된 종래 기술에 따른 픽셀 메모리 회로의 구동방법을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 메모리 회로를 나타내는 도면.
도 5 및 도 6은 본 발명의 실시 예에 따른 픽셀 메모리 회로의 구동방법 및 액정 표시장치의 3D 영상 구현 방법을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 메모리 회로 및 구동방법에 대하여 설명하기로 한다.
본 발명의 실시 예에 따른 픽셀 메모리 회로를 포함하는 3D 액정 표시장치는 입력되는 영상 신호에 따라 영상을 표시하는 액정 패널; 게이트 드라이버; 데이터 드라이버; 백라이트 유닛; 타이밍 컨트롤러를 포함한다.
액정 패널은 복수의 게이트 라인(G1 내지 Gn)과 복수의 데이터 라인(D1 내지 Dm)을 포함하고, 상기 게이트 라인들과 데이터 라인들의 교차에 의해 정의되는 영역마다 형성되는 복수의 픽셀(Clc)을 포함한다.
상기 픽셀들은 게이트 라인들과 데이터 라인들의 교차부에 형성되는 제1 내지 제3 TFT(TFT: Thin Film Transistor) 및 스토리지 커패시터(Cst)를 포함한다.
액정 패널은 자발광을 발생시키지 못하므로 백라이트 유닛에서 공급되는 광을 이용하여 화상(영상)을 표시한다. 상기 백라이트 유닛은 상기 액정 패널에 광을 조사하기 위한 것으로, 광을 발생시키는 복수의 광원(CCFL: Cold Cathode Fluorescent Lamp, EEFL: External Electrode Fluorescent Lamp, LED: Light Emitting Diode)과, 상기 광원에서 발생된 광을 상기 액정 패널 방향으로 안내함과 아울러 광의 효율을 향상시키기 위한 광학 부재(도광판, 확산판, 광학 시트)를 포함할 수 있다.
타이밍 컨트롤러는 외부로부터의 영상 신호를 정렬하여 프레임 단위의 디지털 영상 데이터(R, G, B)로 변환하고, 프레임 단위로 정렬된 디지털 영상 데이터를 데이터 드라이버에 공급한다.
상기 타이밍 컨트롤러는 2D 모드/3D 모드 입력에 기초하여 액정 패널에서 표시 하고자 하는 영상이 3D 영상인 경우, 사용자가 3D 영상을 인식할 수 있도록 셔터 글라스의 제어를 위한 셔터 글라스 제어신호(Shutter glass Control Signal)를 생성하여 셔터 글라스에 제공한다.
이를 위해, 상기 타이밍 컨트롤러는 셔터 글라스 제어신호의 생성 및 전송을 위한 수단(모듈)을 포함하며, 상기 셔터 글라스 제어신호는 유선 또는 무선 매체를 통해 셔터 글라스에 제공될 수 있다. 이때, 상기 셔터 글라스 제어신호는 상기 수직/수평 동기신호(Vsync/Hsync)를 이용하여 생성 및 전송될 수 있다.
또한, 상기 타이밍 컨트롤러는 수직/수평 동기신호(Vsync/Hsync) 및 클럭신호(CLK)를 이용하여 게이트 드라이버의 제어를 위한 게이트 제어신호(GCS)와, 데이터 드라이버의 제어를 위한 데이터 제어신호(DCS)를 생성한다.
생성된 게이트 제어신호(GCS)는 게이트 드라이버에 공급되고, 데이터 제어신호(DCS)는 데이터 드라이버에 공급된다.
여기서, 상기 데이터 제어신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable) 및 극성 제어신호(POL: Polarity) 등을 포함할 수 있다.
상기 게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.
게이트 드라이버는 타이밍 컨트롤러로부터의 게이트 제어신호(GCS: Gate Control Signal)에 기초하여 각 액정셀에 형성된 스위칭 TFT를 구동시키기 위한 스캔 신호를 생성하고, 생성된 스캔 신호를 액정 패널의 게이트 라인들(G1 내지 Gn)에 순차적으로 공급하여 스위칭 TFT를 구동시킨다.
데이터 드라이버는 타이밍 컨트롤러로부터 공급되는 디지털 영상 데이터(R, G, B)를 아날로그 데이터 신호(데이터 전압)로 변환한다. 그리고, 변환된 아날로그 데이터 신호를 타이밍 컨트롤러로부터의 데이터 제어신호(DCS: Data Control Signal)에 응답하여 데이터 라인들 각각에 공급한다.
셔터 글라스는 상기 셔터 글라스 제어신호에 따라 구동(우안 및 좌안 글라스 On-Off)되어 액정 패널에서 표시되는 영상이 사용자에게 3D 영상으로 인식되도록 한다.
도 4는 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 메모리 회로를 나타내는 도면이고, 도 5는 본 발명의 실시 예에 따른 픽셀 메모리 회로의 구동방법을 나타내는 도면이다. 도 4에서는 액정 패널의 전체 픽셀 중 두개의 픽셀을 도시하고 있다.
도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 액정 표시장치의 픽셀 메모리 회로는 데이터 라인(110); 게이트 라인(120); 플래시 라인(130, 라이팅 라인); 리셋 라인(140); 공통전압 라인(150, Vcom line); 상기 게이트 라인들과 데이터 라인들의 교차에 의해 정의되는 영역마다 형성되는 액정셀(Clc, Ca); 상기 게이트 라인들과 데이터 라인들의 교차부에 형성되는 제1 내지 제3 TFT(162, 164, 166: TFT: Thin Film Transistor); 및 스토리지 커패시터(Cst);를 포함한다.
액정 패널의 복수의 픽셀 각각에 형성된 제1 TFT(162, Tr1)는 각 게이트 라인(120)을 통해 순차적으로 공급되는 스캔 신호에 따라 순차적으로 스위칭 된다.
여기서, 상기 제1 TFT(162, Tr1)의 게이트(gate) 단자는 게이트 라인(120)과 접속되고, 소스(source) 단자는 데이터 라인(110)과 접속된다. 그리고, 상기 제1 TFT(162, Tr1)의 드레인(drain) 단자는 스토리지 커패시터(Cst)의 제1 전극과 제2 TFT(164, Tr2)의 소스 단자 사이에 형성된 제1 접점(N1)에 접속된다.
상기 제1 TFT(162, Tr1)는 스위칭 TFT로써, 어드레싱 기간에 게이트 라인(120)을 통해 입력되는 스캔 신호에 따라 스위칭 되어 데이터 라인(110)으로부터 공급되는 데이터 신호(데이터 전압, Vdd)를 스토리지 커패시터(Cst)에 공급한다. 이를 통해, 어드레싱 기간에 전체 픽셀의 스토리지 커패시터(Cst)들에 데이터 전압(Vdd)이 충전된다.
여기서, 상기 스토리지 커패시터(Cst)의 제1 전극은 상기 제1 TFT(162, Tr1)의 드레인 단자와 상기 제2 TFT(164, Tr2)의 소스 단자 사이에 형성된 제1 접점(N1)에 접속되고, 제2 전극은 공통전압 라인(150)에 접속된다.
상기 제3 TFT(166, Tr3)는 리셋 TFT로써, 리셋 기간에 리셋 라인(140)을 통해 공급된 리셋 신호에 따라 턴-온(Turn On )되어 이전 기간(프레임)에서 픽셀의 액정셀(Clc, Ca)에 충전된 데이터 전압을 리셋 시킨다.
이때, 제3 TFT(166, Tr3)가 턴-온되는 시간은 도 6에 도시된 바와 같이, 8.3ms 동안에 좌안 영상을 표시하고, 8.3ms 동안 우안 영상을 표시하여 3D 영상을 구현하는 경우에 각각의 서브 프레임(8.3ms) 기간 중에서 2ms 이하(일 예로서, 0.5ms)가 될 수 있다.
여기서, 제3 TFT(166, Tr3)의 게이트 단자는 리셋 라인(140)과 접속되고, 소스 단자는 공통전압 라인(150)에 접속된다. 그리고, 제3 TFT(166, Tr3)의 드레인 단자는 제2 TFT(164, Tr2)의 드레인 단자와 액정셀(Clc, Ca) 사이에 형성된 제2 접점(N2)에 접속된다.
상기 제2 TFT(164, Tr2)는 라이팅 TFT로써, 라이팅 기간에 플래시 라인(130)을 통해 공급되는 라이팅 신호에 따라 스위칭 되어 어드레싱 기간에 스토리지 커패시터(Cst)에 충전된 데이터 전압(Vdd)를 액정셀(Clc, Ca)에 공급한다.
이때, 액정 패널의 전체 픽셀 각각에 형성된 제2 TFT(164, Tr2)는 동일 시간에 스위칭 되어 어드레싱 기간에 충전된 데이터 전압이 전체 픽셀 각각에 형성된 액정셀(Clc, Ca)에 동시에 공급되도록 한다.
여기서, 상기 제2 TFT(164, Tr2)의 게이트 단자는 플래시 라인(130)에 접속되고, 소스 단자는 스토리지 커패시터(Cst)의 제1 전극과 제1 TFT(162, Tr1)의 드레인 단자 사이에 형성된 제1 접점(N1)에 접속된다. 그리고, 상기 제2 TFT(164, Tr2)의 드레인 단자는 제3 TFT(166, Tr2)의 드레인 단자와 액정셀(Clc, Ca) 사이에 형성된 제2 접점(N2)에 접속된다.
상기 액정셀은 등가적으로 병렬로 형성된 Clc 커패시터와, Ca 커패시터로 나타낼 수 있으며, Clc 커패시터 및 Ca 커패시터의 제1 전극은 상기 제2 TFT(164, Tr2)의 드레인 단자와 접속되고, 제2 전극은 공통전압 라인(150)에 접속된다.
상술한 본 발명의 실시 픽셀 메모리 회로를 포함하는 셔터 글라스 방식의 3D 액정 표시장치는 도 5에 도시된 바와 같이, 어드레싱 기간에 상기 제1 TFT(162, Tr1)가 턴-온되고, 리셋 기간에 상기 제3 TFT(166, Tr3)가 턴-온되며, 라이팅 기간에 상기 제2 TFT(164, Tr2)가 턴-온된다. 여기서, 상기 제1 TFT(162, Tr1), 제2 TFT(164, Tr2), 제3 TFT(166, Tr3)는 1프레임 기간 중에서 서로 다른 시간에 턴-온된다.
즉, 어드레싱 기간에 액정 패널의 전체 픽셀에 데이터 전압을 어드레싱 한 후, 리셋 기간에 이전 기간(프레임)에 전체 픽셀에 충전된 데이터 전압을 리셋 시키고, 이후 어드레싱 기간에 충전된 데이터 전압을 라이팅 기간에 전체 픽셀에의 액정셀에 동시에 공급한다.
이를 통해, 실시 예에 따른 본 발명의 픽셀 메모리 회로 및 구동방법은 도 6에 도시된 바와 같이, 셔터 글라스의 턴-온 전까지 액정셀의 반응 시간이 액정 패널의 위치와 상관없이 동일(예를 들어, 6.5 ms)하게 되어 크로스 토크의 영향을 줄이고, 액정 패널의 상단부 및 하단부 간의 휘도 편차를 줄여 3D 영상의 표시품질을 향상시킬 수 있다.
또한, 리셋 TFT인 제3 TFT(166, Tr3)이 리셋 기간에만 턴-온되므로, 리셋 TFT의 열화문제를 개선하고, 구동 신뢰성을 향상시킬 수 있다.
이와 함께, 스위칭 TFT인 제1 TFT(162, Tr1)은 어드레싱 기간에만 턴-온되고, 라이팅 TFT인 제2 TFT(164, Tr2)은 라이팅 기간에만 턴-온된다. 이를 통해, 어드레싱 기간 및 라이팅 기간에 게이트 라인 및 데이터 라인에 신호를 공급하기 위한 드라이버 및 데이터 드라이버의 구동에 따른 소비 전력을 줄일 수 있다.
상술한 설명에서는 본 발명의 실시 예에 따른 픽셀 메모리 회로 및 구동방법이 셔터 글라스를 이용하여 3D 영상을 구현하는 액정 표시장치에 적용되는 것으로 설명하였으나, 이는 일 예를 나타낸 것이고, 좌안 영상 및 우안 영상을 통해 3D 영상을 구현하는 다른 디스플레이 장치에도 본 발명의 사상이 동일하게 적용될 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 데이터 라인 120: 게이트 라인
130: 플래시 라인(라이팅 라인) 140: 리셋 라인
150: 공통전압 라인 162: 제1 TFT(스위칭 TFT)
164: 제2 TFT(라이팅 TFT) 166: 제3 TFT(리셋 TFT)

Claims (10)

  1. 좌안 영상 및 우안 영상을 표시하여 3D 영상을 구현하는 3D 디스플레이 장치의 픽셀 메모리 회로에 있어서,
    어드레싱 기간에 게이트 라인으로부의 스캔 신호에 따라 턴-온되어, 데이터 라인으로부터의 데이터 전압을 스토리지 커패시터에 충전시키는 스위칭 TFT;
    리셋 기간에 리셋 라인으로부터의 리셋 신호에 따라 턴-온되어, 이전 프레임 기간에 액정셀에 충전된 데이터 전압을 리셋 시키는 리셋 TFT;
    라이팅 기간에 플래시 라인으로부터의 라이팅 신호에 따라 턴-온되어, 상기 스토리지 커패시터에 충전된 데이터 전압을 액정셀에 공급하는 라이팅 TFT; 및
    상기 스토리지 커패시터와 액정셀에 공통전압을 공급하는 공통전압 라인;을 포함하고,
    상기 스위칭 TFT, 리셋 TFT, 라이팅 TFT는 좌안 영상 및 우안 영상을 구현하기 위한 1프레임 기간 중 서로 다른 시간에 턴-온되는 것을 특징으로 하는 3D 디스플레이 장치의 픽셀 메모리 회로.
  2. 제 1 항에 있어서,
    좌안 영상 또는 우안 영상을 구현하기 위한 서브 프레임의 기간이 8.3ms인 경우,
    상기 리셋 TFT는 2ms 이하의 시간 동안 턴-온되는 것을 특징으로 하는 3D 디스플레이 장치의 픽셀 메모리 회로.
  3. 제 1 항에 있어서,
    상기 스위칭 TFT의 게이트 단자는 상기 게이트 라인과 접속되고, 소스 단자는 상기 데이터 라인과 접속되고, 드레인 단자는 상기 스토리지 커패시터의 제1 전극과 상기 라이팅 TFT의 소스 단자 사이에 형성된 제1 접점에 접속되는 것을 특징으로 하는 3D 디스플레이 장치의 픽셀 메모리 회로.
  4. 제 1 항에 있어서,
    상기 스토리지 커패시터의 제1 전극은 상기 스위칭 TFT의 드레인 단자와 상기 라이팅 TFT의 소스 단자 사이에 형성된 제1 접점에 접속되고, 제2 전극은 상기 공통전압 라인에 접속되는 것을 특징으로 하는 3D 디스플레이 장치의 픽셀 메모리 회로.
  5. 제 1 항에 있어서,
    상기 리셋 TFT의 게이트 단자는 상기 리셋 라인과 접속되고, 소스 단자는 상기 공통전압 라인에 접속되고, 드레인 단자는 상기 라이팅 TFT의 드레인 단자와 상기 액정셀 사이에 형성된 제2 접점에 접속되는 것을 특징으로 하는 3D 디스플레이 장치의 픽셀 메모리 회로.
  6. 제 1 항에 있어서,
    상기 라이팅 TFT의 게이트 단자는 상기 플래시 라인에 접속되고, 소스 단자는 상기 스토리지 커패시터의 제1 전극과 상기 스위칭 TFT의 드레인 단자 사이에 형성된 제1 접점에 접속되고, 드레인 단자는 상기 리셋 TFT의 드레인 단자와 상기 액정셀 사이에 형성된 제2 접점에 접속되는 것을 특징으로 하는 3D 디스플레이 장치의 픽셀 메모리 회로.
  7. 제 6 항에 있어서,
    상기 3D 디스플레이 장치는 복수의 픽셀을 포함하고, 상기 복수의 픽셀 각각에 형성된 라이팅 TFT는 1프레임 기간 중 동일 시간에 턴-온되어 상기 어드레싱 기간에 충전된 데이터 전압을 상기 복수의 픽셀 각각에 형성된 액정셀에 동시에 공급하는 것을 특징으로 하는 3D 디스플레이 장치의 픽셀 메모리 회로.
  8. 어드레싱 기간에 복수의 픽셀에 충전된 데이터 전압을 동일 시간에 라이팅 하는 픽셀 메모리 회로의 구동방법에 있어서,
    어드레싱 기간에 게이트 라인으로부의 스캔 신호에 따라 상기 복수의 픽셀에 형성된 스위칭 TFT를 턴-온시켜, 데이터 라인으로부터의 데이터 전압을 상기 복수의 픽셀에 형성된 스토리지 커패시터에 순차적으로 충전시키는 단계;
    리셋 기간에 리셋 라인으로부터의 리셋 신호에 따라 상기 복수의 픽셀에 형성된 리셋 TFT를 턴-온시켜, 이전 프레임 기간에 상기 복수의 픽셀 각각의 액정셀에 충전된 데이터 전압을 리셋 시키는 단계;
    라이팅 기간에 플래시 라인으로부터의 라이팅 신호에 따라 라이팅 TFT를 턴-온시켜, 상기 어드레싱 기간에 상기 복수의 픽셀의 상기 스토리지 커패시터에 충전된 데이터 전압을 상기 복수의 픽셀 각각의 액정셀에 공급하는 단계;를 포함하고,
    상기 스위칭 TFT, 리셋 TFT, 라이팅 TFT는 좌안 영상 및 우안 영상을 구현하기 위한 1프레임 기간 중 서로 다른 시간에 턴-온되는 것을 특징으로 하는 픽셀 메모리 회로의 구동방법.
  9. 제 8 항에 있어서,
    좌안 영상 또는 우안 영상을 구현하기 위한 서브 프레임의 기간이 8.3ms인 경우, 상기 리셋 기간은 2ms 이하인 것을 특징으로 하는 픽셀 메모리 회로의 구동방법.
  10. 제 8 항에 있어서,
    상기 복수의 픽셀 각각에 형성된 라이팅 TFT는 1프레임 기간 중 동일 시간에 턴-온되어 상기 어드레싱 기간에 충전된 데이터 전압을 상기 복수의 픽셀 각각에 형성된 액정셀에 동시에 공급하는 것을 특징으로 하는 것을 특징으로 하는 픽셀 메모리 회로의 구동방법.
KR1020100048796A 2010-05-25 2010-05-25 3ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법 KR101689667B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100048796A KR101689667B1 (ko) 2010-05-25 2010-05-25 3ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100048796A KR101689667B1 (ko) 2010-05-25 2010-05-25 3ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법

Publications (2)

Publication Number Publication Date
KR20110129257A true KR20110129257A (ko) 2011-12-01
KR101689667B1 KR101689667B1 (ko) 2016-12-27

Family

ID=45498514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048796A KR101689667B1 (ko) 2010-05-25 2010-05-25 3ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법

Country Status (1)

Country Link
KR (1) KR101689667B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614762B2 (en) 2017-12-29 2020-04-07 Lg Display Co., Ltd. Display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040077789A (ko) * 2002-01-24 2004-09-06 파이오니아 가부시키가이샤 공간 화상형 디스플레이 장치
KR20090010733A (ko) * 2007-07-24 2009-01-30 에스케이 텔레콤주식회사 액정 표시 장치
JP2010078653A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 立体画像表示装置
KR20100051010A (ko) * 2008-11-06 2010-05-14 에이서 인코포레이티드 픽셀 구조체, 3차원 이미지/다중 영상 액정 표시장치 및 그 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040077789A (ko) * 2002-01-24 2004-09-06 파이오니아 가부시키가이샤 공간 화상형 디스플레이 장치
KR20090010733A (ko) * 2007-07-24 2009-01-30 에스케이 텔레콤주식회사 액정 표시 장치
JP2010078653A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 立体画像表示装置
KR20100051010A (ko) * 2008-11-06 2010-05-14 에이서 인코포레이티드 픽셀 구조체, 3차원 이미지/다중 영상 액정 표시장치 및 그 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614762B2 (en) 2017-12-29 2020-04-07 Lg Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR101689667B1 (ko) 2016-12-27

Similar Documents

Publication Publication Date Title
CN101963704B (zh) 立体图像显示器及其驱动方法
KR101323468B1 (ko) 입체영상 표시장치와 그 구동방법
KR101970537B1 (ko) 표시 장치
US20110157260A1 (en) 3d image display device
KR101753801B1 (ko) 액정 표시장치 및 구동방법
KR20130097528A (ko) 입체 영상 표시 장치
KR20110126883A (ko) 입체 영상 표시 장치
US8854440B2 (en) Three dimensional image display device and a method of driving the same
US9088788B2 (en) Method of displaying a three dimensional image and display apparatus for performing the method
KR101778098B1 (ko) 입체영상 표시장치
KR101771954B1 (ko) 액정 표시장치 및 구동방법
KR101662991B1 (ko) 3ｄ 디스플레이 장치 및 구동방법
KR101662987B1 (ko) 3ｄ 액정 표시장치 및 구동방법
KR101924621B1 (ko) 영상표시장치
KR101806504B1 (ko) 입체영상 표시장치
KR101689667B1 (ko) 3ｄ 디스플레이 장치의 픽셀 메모리 회로 및 구동방법
KR20120114022A (ko) 입체 영상 표시 장치
US9390684B2 (en) Three-dimensional image display apparatus
KR20130027344A (ko) 입체영상 표시장치
KR101689666B1 (ko) 3ｄ 액정 표시장치 및 구동방법
KR101953316B1 (ko) 입체 영상 표시장치
KR20110090166A (ko) 액정표시장치 및 그의 구동방법
KR101930372B1 (ko) 3ｄ 디스플레이 장치와 이의 구동 방법
KR101917837B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR20130063950A (ko) 3ｄ 디스플레이 장치와 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 4