KR20110064162A - 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법 - Google Patents

탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법 Download PDF

Info

Publication number
KR20110064162A
KR20110064162A KR1020090120648A KR20090120648A KR20110064162A KR 20110064162 A KR20110064162 A KR 20110064162A KR 1020090120648 A KR1020090120648 A KR 1020090120648A KR 20090120648 A KR20090120648 A KR 20090120648A KR 20110064162 A KR20110064162 A KR 20110064162A
Authority
KR
South Korea
Prior art keywords
thin film
graphene
metal
carbon
layer
Prior art date
Application number
KR1020090120648A
Other languages
English (en)
Other versions
KR101156355B1 (ko
Inventor
김기범
김현미
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020090120648A priority Critical patent/KR101156355B1/ko
Publication of KR20110064162A publication Critical patent/KR20110064162A/ko
Application granted granted Critical
Publication of KR101156355B1 publication Critical patent/KR101156355B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon

Abstract

본 발명은 소자 제작용 기판 상에 직접 그래핀을 형성할 수 있는 그래핀 제조방법에 관한 것이다. 본 발명에 따른 그래핀 제조방법은 금속 박막과 금속 박막의 상부 및 하부 중 적어도 하나에 형성된 탄소(C)가 용해된 실리콘 박막을 포함하여 이루어진 제1 적층 구조물을 형성한다. 그리고 제1 적층 구조물을 열처리하여, 기판 상에 제1 그래핀층, 금속 실리사이드(silicide) 박막 및 제2 그래핀층이 순차적으로 적층된 제2 적층 구조물을 형성한다.

Description

탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법{Method of forming graphene layer using Si layer solved carbon}
본 발명은 그래핀 제조방법에 관한 것으로, 보다 상세하게는 탄소가 용해된 실리콘 박막을 이용하여 소자 제작용 기판 상에 직접 그래핀을 형성할 수 있는 그래핀 제조방법에 관한 것이다.
그래핀(graphene)은 탄소 원자들이 그라파이트(graphite)와 같이 2차원으로 결합되어 구성된 물질이며, 그라파이트와는 달리 단층 또는 2 ~ 3층으로 아주 얇게 형성되어 있다. 이러한 그래핀은 유연하고 전기 전도도가 매우 높으며 투명하기 때문에, 투명하고 휘어지는 전극으로 사용하거나 전자 소자에서 전자 수송층과 같은 전자 전송 물질로 활용하려는 연구가 진행되고 있다.
그래핀은 특히 태양 전지 또는 광검출기와 같이 빛을 받아 이를 전기로 전환하는 광기전력(photovoltaic) 원리를 이용하는 전자 소자의 전자 수송층 및 투명 전극으로서 크게 주목 받고 있다. 전자 소자의 투명 전극으로는 ITO(Indium Tin Oxide)가 가장 널리 사용되고 있으나, 주재료인 인듐(In)의 가격 상승 및 고갈 가능성으로 인해 제조비용이 높아지고 있으며, 유연성이 없기 때문에 휘어지는 소자 에 적용하기 곤란한 점이 있다.
기존에 그래핀을 얻는 방법에는 미세 기계적(micromechanical) 방법과 SiC 결정 열분해 방법이 있다. 미세 기계적 방법은 그라파이트 시료에 스카치테이프를 붙인 다음 이를 떼어내어, 스카치테이프 표면에 그라파이트로부터 떨어져 나온 시트(sheet) 형태의 그래핀을 얻는 방식이다. 이 경우 떼어져 나온 그래핀 시트는 그 층의 수가 일정하지 않으며, 모양도 종이가 찢긴 형상으로 일정하지가 않다. 더욱이 대면적으로 그래핀 시트를 얻는 것은 지극히 곤란하다는 단점이 있다. 그리고 SiC 결정 열분해 방법은 SiC 단결정을 가열하게 되면 표면의 SiC는 분해되어 Si은 제거되고 남아 있는 탄소(C)에 의하여 그래핀이 생성되는 원리를 이용한다. 이 방법의 경우 출발물질로 사용하는 SiC 단결정이 매우 고가이며, 그래핀을 대면적으로 얻기가 매우 어렵다는 문제가 있다.
이에 최근에는 그라파이트화 촉매를 이용하여 그래핀을 형성하는 방법이 연구되고 있다. 이를 도 1에 나타내었다.
그라파이트화 촉매를 이용한 그래핀 형성방법은 우선, 기판(110) 상에 그라파이트화 촉매(120)를 형성한다. 기판(110)은 실리콘(Si) 기판 또는 산화 실리콘(SiO2) 기판이 이용되고, 그라파이트화 촉매(120)는 니켈(Ni) 박막이 이용된다. 다음으로, 그라파이트화 촉매(120) 상에 기상 탄소 공급원을 공급하며 열처리하여 그라파이트화 촉매(120) 상에 그래핀(130)이 형성된다. 이때, 기상 탄소 공급원은 아세틸렌(C2H2) 또는 메탄(CH4) 등이 이용된다. 그리고 그래핀(130)이 형성되어 있 는 기판(110)을 자연 냉각하여 그래핀(130)을 일정한 배열로 성장시킨다.
다음으로, 그래핀(130)이 형성된 기판(110)을 그라파이트화 촉매(120) 식각 용액에 담그어 그래핀 시트(140)를 분리한다. 그라파이트화 촉매(120)로 니켈 박막이 사용되는 경우, 식각 용액은 0.1M의 HCl 수용액이 이용된다. 그리고 분리된 그래핀 시트(140)를 별도의 소자 제작용 기판(미도시) 상에 전사하여, 그래핀이 형성된 기판을 제조할 수 있게 된다.
그러나 이와 같은 방법으로 그래핀이 형성된 기판을 제조하게 되면, 그래핀을 형성시키는 기판과 소자 제작용 기판이 별도로 분리되어 있으므로, 공정이 복잡해진다. 그리고 그래핀을 기판에서 분리한 후, 소자 제작용 기판의 원하는 위치에 그래핀을 위치시키는 것이 용이치 않고, 그래핀을 옮기는 과정에서 그래핀이 손상될 우려가 있다. 또한, 그래핀을 형성하기 위해서 CVD(chemical vapor deposition)방법을 이용해야 하므로, 공정이 복잡하게 된다.
본 발명이 해결하고자 하는 기술적 과제는 소자 제작용 기판 상에 직접 그래핀을 형성할 수 있는 그래핀 제조방법을 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 그래핀 제조방법은 금속 박막과 상기 금속 박막의 상부 및 하부 중 적어도 하나에 형성된 탄소(C)가 용해된 실리콘 박막을 포함하여 이루어진 제1 적층 구조물을 형성하는 단계; 및 상기 제1 적층 구조물을 열처리하여, 상기 기판 상에 제1 그래핀층, 금속 실리사이드(silicide) 박막 및 제2 그래핀층이 순차적으로 적층된 제2 적층 구조물을 형성하는 단계;를 갖는다.
상기 제2 적층 구조물을 형성하는 단계 이후에, 상기 금속 실리사이드 박막 및 제2 그래핀층을 제거하는 단계를 더 포함한다. 그리고 상기 기판과 상기 탄소가 용해된 실리콘 박막 사이에는 SiO2, TiN, Al2O3, TiO2 및 SiN로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 박막이 형성되어 있을 수 있다.
상기 열처리를 통해 상기 제1 적층 구조물이 상기 제2 적층 구조물로 변환되도록, 상기 금속 박막과 탄소가 용해된 실리콘 박막의 두께, 상기 탄소가 용해된 실리콘 박막 내의 탄소의 농도 및 열처리 조건 중 적어도 하나를 조절할 수 있다.
상기 금속 박막은 금속 실리사이드는 형성하고 금속 카바이드(carbide)는 형 성하지 않는 금속 물질로 이루어질 수 있으며, 상기 금속 물질은 Ni, Co, Cu, Ru, Ir 및 Rh로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 금속 박막을 형성하는 단계와 상기 열처리를 수행하여 제2 적층 구조물을 형성하는 단계 사이에, 상기 금속 박막 상에 절연막을 형성하는 단계를 더 포함할 수 있으며, 상기 제2 적층 구조물을 형성하는 단계 이후에, 상기 절연막을 제거하는 단계를 더 포함할 수 있다.
상기 열처리는 300 내지 1200℃ 온도 범위에서 수행될 수 있다.
본 발명에 따르면, 소자 제작용 기판 상에 직접 그래핀을 형성할 수 있다. 이에 따라, 그래핀을 별도로 제작하여 그래핀을 분리시킨 후, 소자 제작용 기판에 옮기는 과정이 필요 없게 되어, 공정이 간단해지고, 그래핀을 옮기는 과정에서 발생할 그래핀의 손상의 우려가 없다. 또한, 탄소가 용해된 실리콘 박막과 금속 박막을 스퍼터링법(sputtering)이나 증발법(evaporation)과 같은 PVD(physical vapor depositon) 방법을 이용하여 형성할 수 있으므로, 공정이 간단하게 된다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이 다.
도 2는 본 발명에 따른 그래핀 제조방법에 대한 제1 실시예의 수행과정을 나타내는 도면들이다.
도 2를 참조하면, 본 발명에 따른 그래핀 제조방법에 대한 제1 실시예는 우선, 도 2(a)에 도시된 바와 같이, 기판(210) 상에 블록층(220)을 형성한다. 기판(210)은 반도체 제조 공정에 이용되는 모든 형태의 기판이 사용될 수 있으며, 특히 실리콘(Si) 기판, 글래스(glass) 기판, 쿼쯔(quartz) 기판, 사파이어(sapphire) 기판 등이 사용될 수 있다. 블록층(220)은 SiO2, TiN, Al2O3, TiO2 및 SiN로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있다.
다음으로, 도 2(b)에 도시된 바와 같이, 블록층(220) 상에 탄소(C)가 용해된 실리콘(Si) 박막(230)을 형성한다. 탄소가 용해된 실리콘 박막(230)은 스퍼터링(sputtering)법 등을 이용하여 형성할 수 있다.
다음으로, 도 2(c)에 도시된 바와 같이, 탄소가 용해된 실리콘 박막(230) 상에 금속 박막(240)을 형성한다. 금속 박막(240)은 탄소가 용해될 수 있되, 금속 카바이드(carbide)는 형성하지 않으며, 금속 실리사이드(silicide)는 형성할 수 있는 금속 물질로 이루어질 수 있다. 즉, 금속 박막(240)을 이루는 금속 물질은 탄소와 반응하여 금속 카바이드를 형성하지 않고, 실리콘과 반응하여 금속 실리사이드는 형성할 수 있는 물질로 이루어질 수 있다. 이를 위해, 금속 박막(240)은 Ni, Co, Cu, Ru, Ir 및 Rh로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있다.
다음으로, 도 2(d)에 도시된 바와 같이, 금속 박막(240) 상에 절연막(250)을 형성한다. 절연막(250)은 SiO2, SiN 및 SiON으로 형성될 수 있다. 절연막(250)은 후술할 열처리 과정에서 금속 박막(240) 또는 금속 실리사이드 박막(260)이 응집(agglomeration)되는 것을 방지하고, 금속 실리사이드 박막(260)의 상부 및 하부의 결합 형태를 유사하게 하여, 금속 실리사이드 박막(260)의 상부 뿐만 아니라, 금속 실리사이드 박막(260)과 블록층(220) 사이에도 그래핀이 형성되는 것을 용이하게 하기 위한 것이다. 따라서 절연막(250)이 형성되어 있지 않아도 열처리 과정시 금속 박막(240) 또는 금속 실리사이드 박막(260)이 응집되지 않고, 금속 실리사이드 박막(260)과 블록층(220) 사이에 그래핀이 형성되는 것이 용이하다면, 절연막(250) 형성 과정은 생략할 수 있다.
다음으로, 도 2(e)에 도시된 바와 같이, 도 2(d)에 도시된 적층 구조물을 열처리한다. 열처리는 300 내지 1200 ℃ 정도의 온도에서 수행할 수 있으며, 열처리 과정은 고온 급속 열처리(rapid thermal annealing, RTA) 장비를 통해 이루어질 수 있다. 그리고 열처리 후, 결과물을 냉각시킨다. 냉각 과정은 자연 냉각을 통해 이루어질 수 있다. 열처리 과정과 냉각 과정을 거치게 되면, 도 2(f)에 도시된 바와 같이, 블록층(220) 상에 제1 그래핀층(273), 금속 실리사이드 박막(260), 제2 그래핀층(275) 및 절연막(250)이 순차적으로 적층되어 있는 적층 구조물이 형성된다.
열처리 과정에서 금속 박막(240)과 탄소가 용해된 실리콘 박막(230)이 반응하여 금속 실리사이드 박막(260)을 형성하게 된다. 그리고 실리콘 박막(230)에 용 해되어 있던 탄소 원자 중 일부는 열처리 과정과 냉각 과정을 통해 금속 실리사이드 박막(260)과 블록층(220) 사이에 석출(precipitation)되고 재배열되어 제1 그래핀층(273)을 형성하게 된다. 그리고 실리콘 박막(230)에 용해되어 있던 나머지 탄소 원자는 금속 실리사이드 박막(260)과 절연막(250) 사이에 석출되고 재배열되어 제2 그래핀층(275)을 형성하게 된다.
열처리 과정에서 금속 박막(240)은 탄소가 용해된 실리콘 박막(230)과 반응하여 금속 카바이드가 형성되지 않고 금속 실리사이드가 형성되어야, 블록층(220) 상에 제1 그래핀층(273), 금속 실리사이드 박막(260), 제2 그래핀층(275) 및 절연막(250)이 순차적으로 적층되어 있는 적층 구조물이 형성된다. 따라서 금속 박막(240)은 상술한 바와 같이 금속 카바이드는 형성하지 않고, 금속 실리사이드를 형성할 수 있는 금속 물질로 이루어지는 것이 바람직하다.
열처리 과정을 통해 도 2(f)에 도시된 바와 같이, 탄소가 용해된 실리콘 박막(230)과 금속 박막(240)이 반응하여 모두 금속 실리사이드 박막(260)으로 변환되고, 금속 실리사이드 박막(260) 상,하부에 그래핀층(273, 275)이 형성되도록 하는 것이 바람직하다. 이를 위해, 금속 박막(240)과 탄소가 용해된 실리콘 박막(240)의 두께, 탄소가 용해된 실리콘 박막(230) 내의 탄소의 농도 및 열처리 조건을 조절할 수 있다.
다음으로, 도 2(g)에 도시된 바와 같이, 절연막(250)을 제거한다. 절연막(250)의 제거는 절연막(250)을 식각할 수 있는 식각 용액을 이용하면 손쉽게 제거할 수 있다. 절연막(250)을 제거하게 되면, 기판(210) 상에 제1 그래핀층(273), 금속 실리사이드 박막(260) 및 제2 그래핀층(275)이 순차적으로 적층된 형태의 구조물이 된다. 금속 실리사이드 박막(260)이 금속 전극 물질로 사용할 수 있는 물질로 이루어진 경우, 이러한 과정을 통해 금속 전극의 상,하부에 그래핀이 형성되어 있는 형태의 적층 구조물을 얻을 수 있다.
다음으로, 도 2(h)에 도시된 바와 같이, 제2 그래핀층(275)과 금속 실리사이드 박막(260)을 제거한다. 제2 그래핀층(275)과 금속 실리사이드 박막(260)을 제거하면, 기판(210) 상에 그래핀을 형성할 수 있게 된다.
이와 같은 방법을 통해 그래핀을 제조하면, 스퍼터링과 같은 PVD 방법만을 이용하여 그래핀을 기판 상에 형성하는 것이 가능하므로, 간단한 공정을 통해 대면적의 그래핀을 제조할 수 있게 된다. 또한, 그래핀을 별도로 제작하여 그래핀을 분리시킨 후, 소자 제작용 기판에 옮기는 과정이 필요 없게 되어, 공정이 간단해지고, 그래핀을 옮기는 과정에서 발생할 그래핀의 손상의 우려가 없어지게 된다.
도 3은 본 발명에 따른 그래핀 제조방법에 대한 제2 실시예의 수행과정을 나타내는 도면들이다.
도 3을 참조하면, 본 발명에 따른 그래핀 제조방법에 대한 제2 실시예는 우선, 도 3(a)에 도시한 바와 같이 기판(310) 상에 블록층(320)을 형성한다. 기판(310)과 블록층(320)은 제1 실시예의 기판(210)과 블록층(220)에 대응된다.
다음으로, 도 3(b)에 도시된 바와 같이, 블록층(320) 상에 금속 박막(340)을 형성한다. 금속 박막(340)은 탄소가 용해될 수 있되, 금속 카바이드는 형성하지 않으며, 금속 실리사이드는 형성할 수 있는 금속 물질로 이루어질 수 있다. 즉, 금속 박막(340)을 이루는 금속 물질은 탄소와 반응하여 금속 카바이드를 형성하지 않고, 실리콘과 반응하여 금속 실리사이드는 형성할 수 있는 물질로 이루어질 수 있다. 이를 위해, 금속 박막(340)은 Ni, Co, Cu, Ru, Ir 및 Rh로 이루어진 군으로부터 선택된 하나 이상으로 이루어질 수 있다.
다음으로, 도 3(c)에 도시된 바와 같이, 금속 박막(340) 상에 탄소가 용해된 실리콘 박막(330)을 형성한다. 탄소가 용해된 실리콘 박막(330)은 스퍼터링법 등을 이용하여 형성할 수 있다.
다음으로, 도 3(d)에 도시된 바와 같이, 탄소가 용해된 실리콘 박막(330) 상에 절연막(350)을 형성한다. 절연막(350)은 후술할 열처리 과정에서 형성되는 금속 실리사이드 박막(360)이 응집되는 것을 방지하고, 금속 실리사이드 박막(360)의 상부 및 하부의 결합 형태를 유사하게 하여, 금속 실리사이드 박막(360)의 상부 뿐만 아니라, 금속 실리사이드 박막(360)과 블록층(320) 사이에도 그래핀이 형성되는 것을 용이하게 하기 위한 것이다. 따라서 절연막(350)이 형성되어 있지 않아도 열처리 과정시 금속 실리사이드 박막(360)이 응집되지 않고, 금속 실리사이드 박막(360)과 블록층(320) 사이에 그래핀이 형성되는 것이 용이하다면, 절연막(350) 형성 과정은 생략할 수 있다..
다음으로, 도 3(e)에 도시된 바와 같이, 도 3(d)에 도시된 적층 구조물을 열처리한 후, 결과물을 냉각시킨다. 제2 실시예의 열처리 과정과 냉각 과정은 제1 실시예의 열처리 과정과 냉각 과정에 대응된다.
열처리 과정과 냉각 과정을 거치게 되면, 도 3(f)에 도시된 바와 같이, 블록 층(320) 상에 제1 그래핀층(373), 금속 실리사이드 박막(360), 제2 그래핀층(375) 및 절연막(350)이 순차적으로 적층되어 있는 적층 구조물이 형성된다. 이와 같은 적층 구조물이 형성되는 이유는 제1 실시예에서 설명한 이유와 유사하다. 즉, 열처리 과정에서 금속 박막(340)과 탄소가 용해된 실리콘 박막(330)은 반응하여 금속 실리사이드 박막(360)을 형성하게 되고, 실리콘 박막(330)에 용해되어 있던 탄소 원자 는 열처리 과정과 냉각 과정을 통해 금속 실리사이드 박막(360)의 상, 하부에 석출되고 재배열되어 그래핀층(373, 375)을 형성하게 된다.
다음으로, 도 3(g)에 도시된 바와 같이, 절연막(350)을 제거한다. 제2 실시예의 절연막(350) 제거 과정은 제1 실시예의 절연막(250) 제거 과정에 대응된다. 절연막(350)을 제거하게 되면, 기판(310) 상에 제1 그래핀층(373), 금속 실리사이드 박막(360) 및 제2 그래핀층(375)이 순차적으로 적층된 형태의 구조물이 된다. 금속 실리사이드 박막(360)이 금속 전극 물질로 사용할 수 있는 물질로 이루어진 경우, 이러한 과정을 통해 금속 전극의 상,하부에 그래핀이 형성되어 있는 형태의 적층 구조물을 얻을 수 있다.
다음으로, 도 3(h)에 도시된 바와 같이, 제2 그래핀층(375)과 금속 실리사이드 박막(360)을 제거한다. 제2 그래핀층(375)과 금속 실리사이드 박막(360)을 제거하면, 기판(310) 상에 그래핀을 형성할 수 있게 된다.
제1 실시예 및 제2 실시예에 나타낸 방법을 이용하여 그래핀을 제조하면, 간단한 공정을 통해 대면적의 그래핀을 제조할 수 있게 된다. 또한, 그래핀을 별도로 제작하여 그래핀을 분리시킨 후, 소자 제작용 기판에 옮기는 과정이 필요 없게 되 어, 공정이 간단해지고, 그래핀을 옮기는 과정에서 발생할 그래핀의 손상의 우려가 없어지게 된다.
이상에서 기판 상에 탄소가 용해된 실리콘 박막과 금속 박막이 순차적으로 적층되어 있는 경우(제1 실시예)와 기판 상에 금속 박막과 탄소가 용해된 실리콘 박막이 순차적으로 적층되어 있는 경우(제2 실시예)의 그래핀을 제조하는 방법에 대해 도시하고 설명하였으나, 금속 박막의 상부 및 하부 모두에 탄소가 용해된 실리콘 박막이 형성된 경우도 제1 실시예 및 제2 실시예와 마찬가지로 열처리, 냉각 과정을 통해 대면적의 그래핀을 제조할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 종래의 그라파이트화 촉매를 이용한 그래핀 제조방법을 설명하기 위한 도면이다.
도 2는 본 발명에 따른 그래핀 제조방법에 대한 제1 실시예의 수행과정을 나타내는 도면들이다.
도 3은 본 발명에 따른 그래핀 제조방밥에 대한 제2 실시예의 수행과정을 나타내는 도면들이다.

Claims (9)

  1. 금속 박막과 상기 금속 박막의 상부 및 하부 중 적어도 하나에 형성된 탄소(C)가 용해된 실리콘 박막을 포함하여 이루어진 제1 적층 구조물을 형성하는 단계; 및
    상기 제1 적층 구조물을 열처리하여, 상기 기판 상에 제1 그래핀층, 금속 실리사이드(silicide) 박막 및 제2 그래핀층이 순차적으로 적층된 제2 적층 구조물을 형성하는 단계;를 포함하는 것을 특징으로 하는 그래핀 제조방법.
  2. 제1항에 있어서,
    상기 제2 적층 구조물을 형성하는 단계 이후에,
    상기 금속 실리사이드 박막 및 제2 그래핀층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 제조방법.
  3. 제1항에 있어서,
    상기 열처리를 통해 상기 제1 적층 구조물이 상기 제2 적층 구조물로 변환되도록, 상기 금속 박막과 탄소가 용해된 실리콘 박막의 두께, 상기 탄소가 용해된 실리콘 박막 내의 탄소의 농도 및 열처리 조건 중 적어도 하나를 조절하는 것을 특징으로 하는 그래핀 제조방법.
  4. 제1항에 있어서,
    상기 기판과 상기 탄소가 용해된 실리콘 박막 사이에는 SiO2, TiN, Al2O3, TiO2 및 SiN로 이루어진 군으로부터 선택된 하나 이상으로 이루어진 박막이 형성되어 있는 것을 특징으로 하는 그래핀 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 금속 박막은 금속 실리사이드는 형성하고 금속 카바이드(carbide)는 형성하지 않는 금속 물질로 이루어진 것을 특징으로 하는 그래핀 제조방법.
  6. 제5항에 있어서,
    상기 금속 물질은 Ni, Co, Cu, Ru, Ir 및 Rh로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 그래핀 제조방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 금속 박막을 형성하는 단계와 상기 열처리를 수행하여 제2 적층 구조물을 형성하는 단계 사이에,
    상기 금속 박막 상에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 제조방법.
  8. 제7항에 있어서,
    상기 제2 적층 구조물을 형성하는 단계 이후에,
    상기 절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 그래핀 제조방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 열처리는 300 내지 1200℃ 온도 범위에서 수행되는 것을 특징으로 하는 그래핀 제조방법.
KR1020090120648A 2009-12-07 2009-12-07 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법 KR101156355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090120648A KR101156355B1 (ko) 2009-12-07 2009-12-07 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090120648A KR101156355B1 (ko) 2009-12-07 2009-12-07 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법

Publications (2)

Publication Number Publication Date
KR20110064162A true KR20110064162A (ko) 2011-06-15
KR101156355B1 KR101156355B1 (ko) 2012-06-13

Family

ID=44397642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090120648A KR101156355B1 (ko) 2009-12-07 2009-12-07 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법

Country Status (1)

Country Link
KR (1) KR101156355B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219089A (zh) * 2012-01-18 2013-07-24 中国科学院上海硅酸盐研究所 多孔石墨烯或石墨烯/多孔复合陶瓷导电材料及其制备方法
WO2014019561A1 (de) * 2012-08-01 2014-02-06 Forschungszentrum Jülich GmbH Verfahren zur herstellung von graphen
KR20140090716A (ko) * 2012-12-21 2014-07-18 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
WO2015035465A1 (en) * 2013-09-16 2015-03-19 Griffith University Process for forming graphene layers on silicon carbide

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117667B2 (en) 2012-07-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon layer and method of manufacture
KR101920720B1 (ko) * 2012-12-27 2018-11-21 삼성전자주식회사 그래핀 전사 방법 및 이를 이용한 소자의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443222B1 (ko) * 2007-09-18 2014-09-19 삼성전자주식회사 그라펜 패턴 및 그의 형성방법
JP5303957B2 (ja) 2008-02-20 2013-10-02 株式会社デンソー グラフェン基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219089A (zh) * 2012-01-18 2013-07-24 中国科学院上海硅酸盐研究所 多孔石墨烯或石墨烯/多孔复合陶瓷导电材料及其制备方法
WO2014019561A1 (de) * 2012-08-01 2014-02-06 Forschungszentrum Jülich GmbH Verfahren zur herstellung von graphen
KR20140090716A (ko) * 2012-12-21 2014-07-18 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
WO2015035465A1 (en) * 2013-09-16 2015-03-19 Griffith University Process for forming graphene layers on silicon carbide
CN105745173A (zh) * 2013-09-16 2016-07-06 格里菲斯大学 用于在碳化硅上形成石墨烯层的方法
US9771665B2 (en) 2013-09-16 2017-09-26 Griffith University Process for forming graphene layers on silicon carbide
CN105745173B (zh) * 2013-09-16 2019-01-18 悉尼科技大学 用于在碳化硅上形成石墨烯层的方法

Also Published As

Publication number Publication date
KR101156355B1 (ko) 2012-06-13

Similar Documents

Publication Publication Date Title
CN103224231B (zh) 一种石墨烯薄膜的转移方法
KR101122676B1 (ko) 비정질 탄소 박막을 이용한 그래핀 제조방법
JP5731502B2 (ja) ヘテロエピタキシャル成長によるグラフェンの広い領域の堆積およびそれを含む生成物
KR20110064164A (ko) 화학 기상 증착법을 이용한 그래핀 제조방법
JP5667188B2 (ja) グラフェンの広い領域の堆積およびドーピング、ならびにそれを含む生成物
JP5714012B2 (ja) ヘテロエピタキシャル成長したグラフェンの剥離および転写技術およびそれを含む生成物
JP5748766B2 (ja) 基材へのグラフェンの広範囲析出およびそれを含む製品
US10164135B2 (en) Electronic device including graphene-based layer(s), and/or method or making the same
KR101197639B1 (ko) 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극
CN102212794B (zh) 一种基于电镀铜衬底制备大面积石墨烯薄膜的方法
KR101156355B1 (ko) 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법
KR101105249B1 (ko) 임프린트 기법을 이용한 그래핀 패턴 형성방법
KR101093657B1 (ko) 열저항가열방식을 이용한 그래핀막 제조 방법
TWI526559B (zh) 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
JP2010153793A (ja) グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置
CN107032331B (zh) 一种基于绝缘基底的石墨烯制备方法
TW201239908A (en) Method for fabricating transparent electrode
CN107012443A (zh) 一种绝缘衬底图形化直接生长石墨烯的工艺方法
KR20120095553A (ko) 그라핀을 이용하는 전자소자, 태양전지 및 태양전지의 제조방법
KR101143694B1 (ko) 탄소가 용해된 금속 박막을 이용한 그래핀 제조방법
JP2015004085A (ja) 積層体の製造方法
US20180151352A1 (en) Method of making graphene and graphene devices
KR100873661B1 (ko) 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자
CN110379859A (zh) 一种薄膜晶体管、其制备方法及电子器件
CN117926404A (zh) 一种高质量均匀少数层单晶石墨烯薄膜的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 8