KR20110035934A

KR20110035934A - 자기 센서 회로

Info

Publication number: KR20110035934A
Application number: KR1020100093762A
Authority: KR
Inventors: 도모키 히키치; 미노루 아리야마
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2009-09-29
Filing date: 2010-09-28
Publication date: 2011-04-06
Also published as: US20110074404A1; US8305075B2; KR101436186B1; TWI470254B; CN102033212A; CN102033212B; JP2011075338A; TW201126188A

Abstract

자기 검출 레벨이 전원의 내부 저항의 저항값에 의존하지 않는 저소비 전력의 자기 센서 회로를 제공하는 것으로서, 비교 회로(21)는, 주로 홀 소자(25) 및 증폭 회로(26)가 급전됨으로써 전원 전압(VDD)이 전압 강하한 상황에서의 샘플링 후에 생성된 자기에 의거한 전압(Vh2)과, 그 상황에서의 샘플링 후의 기준 전압(Vref)을 비교한다. 이들 전압은, 양쪽 모두, 내부 저항(33)에 의해 전압 강하한 전원 전압(VDD)에 의거하여 생성된다. 따라서, 자기 검출 레벨(Bdet)이 내부 저항(33)의 저항값(Rvdd)에 의존하지 않게 된다. 또한, 예를 들면, 샘플 기간에서는 비교 회로(21)가 동작하지 않도록 할 수 있고, 비교 기간에서는 홀 소자(25) 및 증폭 회로(26)가 동작하지 않도록 할 수 있으므로, 그만큼, 자기 센서 회로의 소비 전력이 낮아진다.

Description

자기 센서 회로{MAGNETIC SENSOR CIRCUIT}

본 발명은, 내부 저항을 가지는 전원에 접속하는 자기 센서 회로에 관한 것이다.

종래의 자기 센서 회로에 대해서 설명한다. 도 7은, 종래의 자기 센서 회로를 나타내는 도면이다.

종래의 자기 센서 회로에 있어서, 홀 소자(61)에 대한 자기에 의해, 홀 소자(61)에 홀 전압이 발생한다. 그 홀 전압을 증폭 회로(62)가 증폭시킨다. 기준 전압 회로(63)는 기준 전압(Vref)을 생성한다. 비교 회로(64)는, 증폭된 홀 전압(Vh)과 기준 전압(Vref)을 비교한다. 이 때, 예를 들면, 증폭된 홀 전압(Vh)이 기준 전압(Vref)보다도 높으면, 출력 전압(VOUT)은 하이레벨이 되고, 낮으면 로우 레벨이 된다(예를 들면, 특허 문헌 1 참조).

일본국 특허공개 2005－260629호 공보(도 5)

그런데, 저소비 전력의 자기 센서 회로가 요망되는 경우, 특허 문헌 1의 도 1에 개시되어 있는 것과 같은 샘플·홀드 회로(도시하지 않음)가 증폭 회로(62)의 후단에 추가되는 기술을 생각할 수 있다. 이 때, 샘플 기간에서, 샘플·홀드 회로가 증폭된 홀 전압(Vh)을 샘플링하고, 그 후의 비교 기간에서, 샘플링된 전압(Vh)과 기준 전압(Vref)을 비교 회로(64)가 비교하도록 한다. 이 비교 기간에 있어서, 홀 소자(61) 및 증폭 회로(62)에의 급전이 정지하도록 자기 센서 회로가 제어됨으로써, 그 만큼, 자기 센서 회로의 소비 전력이 낮아질 수 있다.

여기서, 전원(50)은 내부 저항(51) 및 내부 전원(52)을 구비하고 있고, 자기 센서 회로의 전원 전압(VDD)은, 내부 저항(51)의 저항값(Rvdd)과 주로 홀 소자(61) 및 증폭 회로(62)에 의한 자기 센서 회로의 소비 전류의 전류값(Idd)에 의거하여, 내부 전원(52)의 내부 전원 전압(VDDPS)으로부터 전압(VDDPS－Rvdd·Idd)으로 전압 강하하고 있다.

상기의 기술에서, 샘플 기간에서는, 주로 홀 소자(61) 및 증폭 회로(62)가 급전됨으로써, 전원 전압(VDD)이 전압 강하하는데, 비교 기간에서는, 홀 소자(61) 및 증폭 회로(62)가 급전되지 않으므로, 전원 전압(VDD)이 거의 전압 강하하지 않는다. 따라서, 비교 회로(21)는, 전원 전압(VDD)이 전압 강하하고 있는 상황에서의 샘플링된 전압(Vh)과, 전원 전압(VDD)이 거의 전압강하하지 않는 상황에서의 기준 전압(Vref)을 비교하고 있다.

이 때, 홀 소자(61)의 자전 변환 계수를 KH로 하면, 하기의 식(21)∼(23)이 성립한다.

VDD＝VDDPS－Rvdd·Idd (21)

KH∝VDD (22)

Vref∝VDDPS (23)

또한, 식(22)에서, 식(24)도 성립한다.

Vh∝VDD (24)

홀 소자(61)에 대한 자기를 검출할 때의 자기 검출 레벨(Bdet)은, 하기의 식(25)로 나타낸다.

Bdet＝Vref/KH (25)

따라서, 식(22)∼(25)에서, 자전 변환 계수(KH)가 전압강하한 전원 전압(VDD)에 비례함으로써, 자기에 의거한 전압(Vh)도 전압강하한 전원 전압(VDD)에 비례하고, 이에 대해, 기준 전압(Vref)은 거의 전압강하하지 않은 전원 전압(VDD)(내부 전원 전압(VDDPS))에 비례해 버리므로, 자기 검출 레벨(Bdet)은 내부 저항(51)의 저항값(Rvdd)에 의존해 버린다.

본 발명은, 상기 과제를 감안하여 이루어진 것으로, 자기 검출 레벨이 전원의 내부 저항의 저항값에 의존하지 않고, 또한 저소비 전력의 자기 센서 회로를 제공한다.

본 발명은, 상기 과제를 해결하기 위하여, 내부 저항을 가지는 전원에 접속하는 자기 센서 회로에 있어서, 자기에 의해 홀 전압을 발생하는 홀 소자와, 상기 홀 전압을 증폭시키는 증폭 회로와, 기준 전압을 생성하는 기준 전압 회로와, 샘플 기간에, 증폭된 상기 홀 전압 및 상기 기준 전압에 의거한 전압을 각각 샘플링하는 샘플·홀드 회로와, 비교 기간에, 샘플 후의 증폭된 상기 홀 전압과 샘플 후의 상기 기준 전압에 의거한 전압을 비교하여, 비교 결과에 의거한 출력 전압을 출력하는 비교 회로와, 상기 샘플 기간에 적어도 상기 홀 소자 및 상기 증폭 회로를 활성 상태로 제어하고, 상기 비교 기간에 적어도 상기 비교 회로를 활성 상태로 각각 제어하는 제어 회로를 구비하는 것을 특징으로 하는 자기 센서 회로를 제공한다.

본 발명에서는, 비교 회로는, 주로 홀 소자 및 증폭 회로가 급전됨으로써 전원 전압이 전압 강하한 상황에서의 샘플 후의 증폭된 홀 전압과, 그 상태에서의 샘플 후의 기준 전압에 의거한 전압을 비교한다. 이들 전압은, 양쪽 모두, 내부 저항에 의해 전압 강하한 전원 전압에 의거하여 생성된다. 따라서, 자기 검출 레벨이 내부 저항의 저항값에 의존하기 어렵다.

또한, 예를 들면, 샘플 기간에서는 비교 회로가 동작하지 않도록 할 수 있고, 비교 기간에서는 홀 소자 및 증폭 회로가 동작하지 않도록 할 수 있으므로, 그 만큼, 자기 센서 회로의 소비 전력이 낮아진다.

도 1은 제1 실시 형태의 자기 센서 회로를 나타내는 도면이다.
도 2는 제1 실시 형태의 자기 센서 회로의 증폭 회로를 나타내는 도면이다.
도 3은 제1 실시 형태의 자기 센서 회로의 동작을 나타내는 타임 차트이다.
도 4는 제2 실시 형태의 자기 센서 회로를 나타내는 도면이다.
도 5는 제2 실시 형태의 자기 센서 회로의 증폭 회로를 나타내는 도면이다.
도 6은 제2 실시 형태의 자기 센서 회로의 동작을 나타내는 타임 차트이다.
도 7은 종래의 자기 센서 회로를 나타내는 도면이다.

이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다.

〈제1 실시 형태〉

우선, 자기 센서 회로의 구성에 대해서 설명한다. 도 1은, 제1 실시 형태의 자기 센서 회로를 나타내는 도면이다. 도 2는, 제1 실시 형태의 자기 센서 회로의 증폭 회로를 나타내는 도면이다.

자기 센서 회로는, 기준 전압 회로(24), 홀 소자(25), 스위치(1∼8), 증폭 회로(26), 샘플·홀드 회로(10), 비교 회로(21), 버퍼 회로(22) 및 제어 회로(23)를 구비한다. 또한, 자기 센서 회로는, 전원 단자(41), 접지 단자(42), 및 출력 단자(43)를 구비한다. 샘플·홀드 회로(10)는, 스위치(11∼16) 및, 용량(17∼19)을 구비한다. 또한, 샘플·홀드 회로(10)는, 도시하지 않지만, 제1∼제2 입력 단자, 및, 제1∼제2 출력 단자를 구비한다. 이 자기 센서 회로에 접속하는 전원(30)은, 내부 저항(33) 및, 내부 전원(34)을 구비한다. 또한, 전원(30)은, 전원 단자(31) 및, 접지 단자(32)를 구비한다. 증폭 회로(26)는, 도 2에 도시하는 바와같이, 1단째 제1 앰프(71), 1단째 제2 앰프(72), 쵸퍼 회로(73), 및, 2단째 앰프(74)를 구비한다. 또한, 증폭 회로(26)는, 비반전 입력 단자, 반전 입력 단자, 및, 출력 단자를 구비한다.

홀 소자(25)의 제1 단자는, 스위치(1)를 통하여 전원 단자(41)에 접속하고, 제2 단자는, 스위치(2)를 통하여 전원 단자(41)에 접속하고, 제3 단자는, 스위치(3)을 통하여 접지 단자(42)에 접속하고, 제4 단자는, 스위치(4)를 통하여 접지 단자(42)에 접속한다.

스위치(5)는, 홀 소자(25)의 제1 단자와 증폭 회로(26)의 비반전 입력 단자의 사이에 설치된다. 스위치(6)는, 홀 소자(25)의 제2 단자와 증폭 회로(26)의 비반전 입력 단자의 사이에 설치된다. 스위치(7)는, 홀 소자(25)의 제3 단자와 증폭 회로(26)의 반전 입력 단자의 사이에 설치된다. 스위치(8)는, 홀 소자(25)의 제4 단자와 증폭 회로(26)의 반전 입력 단자의 사이에 설치된다.

샘플·홀드 회로(10)의 제1 입력 단자는, 증폭 회로(26)의 출력 단자에 접속하고, 제2 입력 단자는, 기준 전압 회로(24)의 출력 단자에 접속하고, 제1 출력 단자는, 비교 회로(21)의 비반전 입력 단자에 접속하고, 제2 출력 단자는, 비교 회로(21)의 반전 입력 단자에 접속한다. 여기서, 샘플·홀드 회로(10)에 있어서, 제1 입력 단자와 제1 출력 단자의 사이에, 스위치(11∼12)가 순서대로 직렬 접속하고, 제1 입력 단자와 제1 출력 단자의 사이에, 스위치(13∼14)가 순서대로 직렬 접속하고, 제2 입력 단자와 제2 출력 단자와의 사이에, 스위치(15∼16)가 순서대로 직렬 접속한다. 또한, 용량(17)은, 스위치(11) 및 스위치(12)의 접속점과 접지 단자(42)의 사이에 설치되고, 용량(18)은, 스위치(13) 및 스위치(14)의 접속점과 접지 단자(42)의 사이에 설치되며, 용량(19)은, 스위치(15) 및 스위치(16)의 접속점과 접지 단자(42)의 사이에 설치된다.

기준 전압 회로(24)와 증폭 회로(26)와 비교 회로(21)와 버퍼 회로(22)는, 전원 단자(41)와 접지 단자(42)의 사이에 각각 설치된다. 버퍼 회로(22)의 입력 단자는, 비교 회로(21)의 출력 단자에 접속하고, 출력 단자는, 출력 단자(43)에 접속한다. 제어 회로(23)는, 신호(EN1∼EN2)와 신호(Φ1∼Φ3)와 신호(Φ1V∼Φ2V)를 출력하고, 증폭 회로(26)와 비교 회로(21)와 스위치(1∼8)와 스위치(11∼16)를 제어한다.

전원 단자(31)는, 전원 단자(41)에 접속하고, 접지 단자(32)는, 접지 단자(42)에 접속한다. 내부 저항(33) 및 내부 전원(34)은, 전원 단자(31)와 접지 단자(32)의 사이에 순서대로 직렬 접속한다.

증폭 회로(26)에서는, 도 2에 도시하는 바와같이, 1단째 제1 앰프(71) 및 1단째 제2 앰프(72)에 의한 1단째 증폭단의 출력 전압이, 2단째 앰프(74)에 의한 2단째 증폭단에 쵸퍼 회로(73)를 통하여 입력되어 있다.

홀 소자(25)는, 자기에 의해 홀 전압을 발생한다. 증폭 회로(26)는, 홀 전압을 증폭한다. 기준 전압 회로(24)는, 기준 전압(Vref)을 생성한다. 샘플·홀드 회로(10)는, 샘플 기간에, 증폭된 홀 전압 및 기준 전압(Vref)을 각각 샘플링한다. 비교 회로(21)는, 비교 기간에, 샘플 후의 증폭된 홀 전압과 샘플 후의 기준 전압(Vref)을 비교하여, 비교 결과에 의거한 출력 전압을 출력한다. 제어 회로(23)는, 샘플 기간에 비교 회로(21)를 비활성 상태로 제어하고, 비교 기간에 홀 소자(25) 및 증폭 회로(26)를 비활성 상태로 각각 제어한다.

다음에, 자기 센서 회로의 동작에 대해서 설명한다. 도 3은, 제1 실시 형태의 자기 센서 회로의 동작을 나타내는 타임 차트이다.

［시간 t1으로부터 시간 t2까지의 기간의 동작］이 기간은, 홀 소자(25)에 대한 자기에 의해 홀 소자(25)에 발생한 홀 전압을 증폭시키고, 그 증폭된 홀 전압을 샘플링하는 샘플 기간이다. 이 때, 제어 회로(23)는, 신호(EN1)를 하이레벨로 제어함으로써, 증폭 회로(26)를 활성 상태로 제어한다. 또한, 제어 회로(23)는, 신호(EN2)를 로우 레벨로 제어함으로써, 비교 회로(21)를 비활성 상태로 제어한다. 비교 회로(21)가 동작하지 않는만큼, 자기 센서 회로의 소비 전력이 낮아진다. 또한, 이 기간에서는, 신호Φ1 및 신호Φ1V가 하이레벨로 되어, 스위치(1)와 스위치(4)와 스위치(6∼7)와 스위치(11)와 스위치(15)가 온되고, 신호 Φ2 및 신호Φ2 V가 로우 레벨로 되어, 스위치(2∼3)와 스위치(5)와 스위치(8)와 스위치(13)가 오프된다.

신호Φ1가 하이레벨로 되고, 스위치(1) 및 스위치(4)가 온되어 있고, 바이어스 전류가 홀 소자(25)에 스위치(1) 및 스위치(4)를 통하여 흐른다. 이 바이어스 전류 및 자기에 의거하여, 홀 소자(25)의 제2 단자와 제3 단자의 사이에 홀 전압이 발생한다. 신호Φ1V가 하이레벨로 되고, 스위치(6∼7)가 온되어 있으므로, 이 홀 전압은 증폭 회로(26)에 스위치(6∼7)를 통하여 입력되고, 홀 전압은 증폭 회로(26)에 의해 증폭된다. 신호Φ1V가 하이레벨로 되고, 스위치(11)가 온되어 있으므로, 증폭된 홀 전압은 용량(17)에 스위치(11)를 통하여 충전되어 샘플링된다.

또한, 기준 전압 회로(24)는 기준 전압(Vref)을 생성한다. 신호Φ1V가 하이레벨로 되고, 스위치(15)가 온되어 있으므로, 이 기준 전압(Vref)은 용량(19)에 스위치(15)를 통하여 충전되어 샘플링된다.

여기서, 자기 센서 회로의 전원 전압(VDD)은, 도 3에 도시하는 바와같이, 내부 저항(33)의 저항값(Rvdd)과 주로 홀 소자(25) 및 증폭 회로(26)에 의한 자기 센서 회로의 소비 전류의 전류값(Idd)에 의거하여, 내부 전원(34)의 내부 전원 전압(VDDPS)으로부터 전압(VDDPS－Rvdd·Idd)으로 전압강하하고 있다. 이 때의 전압 강하한 전원 전압(VDD＝VDDPS－Rvdd·Idd)에 의거하여, 증폭된 홀 전압은 용량(17)에 스위치(11)를 통하여 충전되어 샘플링되고, 기준 전압(Vref)도 용량(19)에 스위치(15)를 통하여 충전되어 샘플링되어 있다. 즉, 주로 홀 소자(25) 및 증폭 회로(26)가 급전되어 있으므로 전원 전압(VDD)이 전압강하하고 있는 상황에서, 증폭된 홀 전압 및 기준 전압(Vref)이 양쪽 모두 샘플링되어 있다.

［시간 t2로부터 시간 t3까지의 기간의 동작］이 기간에서는, 제어 회로(23)에 의해, 신호Φ1 및 신호Φ1V가 로우 레벨로 되어, 스위치(1)와 스위치(4)와 스위치(6∼7)와 스위치(11)와 스위치(15)가 오프되고, 신호Φ2 및 신호Φ2V가 하이레벨로 되어, 스위치(2∼3)와 스위치(5)와 스위치(8)와 스위치(13)가 온된다.

그러면, 홀 소자(25)의 바이어스 전류의 경로는, 제1 단자와 제4 단자의 사이의 경로로부터 제2 단자와 제3 단자의 사이의 경로로 바뀐다. 또한, 제2 단자와 제3 단자의 사이에 발생한 홀 소자(25)의 홀 전압은, 제1 단자와 제4 단자의 사이에 발생한다. 또한, 증폭된 홀 전압을 충전하는 용량은, 용량(17)으로부터 용량(18)으로 바뀐다.

［시간 t3로부터 시간 t4까지의 기간의 동작］이 기간은, 자기에 의거한 전압(Vh2)과 기준 전압(Vref)을 비교하는 비교 기간이다. 이 때, 제어 회로(23)는, 신호Φ1∼Φ2 및 신호Φ1V∼Φ2V를 로우 레벨로 제어함으로써, 홀 소자(25)를 비활성 상태로 제어한다. 또한, 제어 회로(23)는, 신호(EN1)를 로우 레벨로 제어함으로써, 증폭 회로(26)를 비활성 상태로 제어한다. 또한, 제어 회로(23)는, 신호(EN2)를 하이레벨로 제어함으로써, 비교 회로(21)를 활성 상태로 제어한다. 홀 소자(25) 및 증폭 회로(26)가 동작하지 않는만큼, 자기 센서 회로의 소비 전력이 낮아진다. 또한, 이 기간에서는, 신호Φ3가 하이레벨로 되어, 스위치(12)와 스위치(14)와 스위치(16)가 온된다.

신호Φ3가 하이레벨로 되어, 스위치(12) 및 스위치(14)가 온되어 있으므로, 용량(13)과 용량(18)은 병렬 접속하고, 각 용량에 샘플링 후에 각각 홀드된 각 전압(증폭된 홀 전압)은 평균화되어 비교 회로(21)의 비반전 입력 단자에 자기에 의거한 전압(Vh2)으로서 입력된다. 또한, 용량(19)에 샘플링 후에 홀드된 전압(기준 전압(Vref))은 비교 회로(21)의 반전 입력 단자에 입력된다. 비교 회로(21)는, 주로 홀 소자(25) 및 증폭 회로(26)가 급전되어 있으므로 전원 전압(VDD)이 전압강하하고 있는 상황에서의 샘플링 후에 생성된 자기에 의거한 전압(Vh2)과, 그 상황에서 샘플링된 기준 전압(Vref)을 비교한다. 이 때, 자기에 의거한 전압(Vh2)이 기준 전압(Vref)보다도 높으면, 비교 회로(21)의 출력 신호 및 출력 전압(VOUT)은 하이레벨로 되고, 낮으면, 로우 레벨로 된다. 또한, 이 비교 회로(21)의 출력 신호는, 버퍼 회로(22)에 의해 버퍼링된다.

이 때, 홀 소자(25)의 자전 변환 계수를 KH로 하면, 하기의 식(1)∼(3)이 성립한다.

VDD＝VDDPS－Rvdd·Idd (1)

KH∝VDD (2)

Vref∝VDD (3)

또한, 식(2)에서, 식(4)도 성립한다.

Vh2∝VDD (4)

홀 소자(25)에 대한 자기를 검출할 때의 자기 검출 레벨(Bdet)은, 하기의 식(5)로 표시된다.

Bdet＝Vref/KH (5)

따라서, 식(2)∼(5)에서, 자전 변환 계수(KH)가 전압강하한 전원 전압(VDD)에 비례함으로써, 자기에 의거한 전압(Vh2)도 전압강하한 전원 전압(VDD)에 비례하고, 자기에 의거한 전압(Vh2) 및 기준 전압(Vref)은 양쪽 모두 전압강하한 전원 전압(VDD)에 비례하므로, 자기 검출 레벨(Bdet)은 내부 저항(33)의 저항값(Rvdd)에 의존하기 어려워진다.

또한, 1단째 제2 앰프(72)의 출력 단자로부터 1단째 제1 앰프(71)의 출력 단자에 발생하는 전압을 V1으로 하고, 전압 V1이 쵸퍼 회로(73)에 의해 초핑되어 생성한 전압을 V2로 하고, 2단째 앰프(74)의 출력 단자에 발생하는 전압을 V3로 하고, 비교 회로(21)의 비반전 입력 단자에 발생하는 전압을 Vh2로 한다. 또한, 1단째 제1 앰프(71) 및 1단째 제2 앰프(72)에 의한 1단째 증폭단의 이득을 G1으로 하고, 2단째 앰프(74)에 의한 2단째 증폭단의 이득을 G2로 한다. 또한, 홀 전압을 Vh1로 한다. 또한, 홀 소자(25)의 오프셋 전압을 Voh로 하고, 1단째 증폭단의 오프셋 전압을 Voa1로 하고, 2단째 증폭단의 오프셋 전압을 Voa2로 한다.

시간 t1로부터 시간 t2까지의 기간(샘플 기간)에 있어서, 전압 V1는 하기의 식(11)로 표시된다.

V1＝G1·(＋Voh＋Voa1＋Vh1) (11)

전압 V1은 그대로 전압 V2로 되고, 전압 V2는 하기의 식(12)로 표시된다.

V2＝G1·(＋Voh＋Voa1＋Vh1) (12)

2단째 증폭단이 전압 V2를 전압 V3로 증폭시키고, 전압 V3는 하기의 식(13)으로 표시된다.

V3＝G1·G2(＋Voh＋Voa1＋Vh1)＋G2·Voa2 (13)

시간 t2로부터 시간 t3까지의 기간(샘플 기간)에 있어서, 홀 소자(25)의 바이어스 전류의 경로가 바뀌므로, 전압 V1은 하기의 식(14)로 표시된다.

V1＝G1·(＋Voh＋Voa1－Vh1) (14)

전압 V1은 쵸퍼 회로(73)에 의해 쵸핑되어 전압 V2로 되고, 전압 V2는 하기의 식(15)로 표시된다.

V2＝G1·(－Voh－Voa1＋Vh1) (15)

2단째 증폭단이 전압 V2을 전압 V3로 증폭시키고, 전압 V3는 하기의 식(16)으로 표시된다.

V3＝G1·G2(－Voh－Voa1＋Vh1)＋G2·Voa2 (16)

시간 t3로부터 시간 t4까지의 기간(비교 기간)에 있어서, 시간 t1로부터 시간 t2까지의 기간의 전압 V3와 시간 t2로부터 시간 t3까지의 기간의 전압 V3가 평균화되어 전압 Vh2로 되고, 전압 Vh2는 하기의 식(17)로 표시된다.

Vh2＝G1·G2·Vh1＋G2·Voa2 (17)

식(17)에서, 홀 소자(25)의 오프셋 전압(Voh), 및, 증폭 회로(26)의 1단째 제1 앰프(71) 및 1단째 제2 앰프(72)에 의한 1단째 증폭단의 오프셋 전압 Voa1이, 자기에 의거한 전압 Vh2에 포함되지 않게 된다.

이와 같이 하면, 비교 회로(21)는, 주로 홀 소자(25) 및 증폭 회로(26)가 급전됨으로써 전원 전압(VDD)이 전압 강하한 상황에서의 샘플링 후에 생성된 자기에 의거한 전압 Vh2와, 그 상황에서의 샘플링 후의 기준 전압(Vref)을 비교한다. 이들 전압은, 양쪽 모두, 내부 저항(33)에 의해 전압 강하한 전원 전압(VDD)에 의거하여 생성된다. 따라서, 자기 검출 레벨(Bdet)이 내부 저항(33)의 저항값(Rvdd)에 의존하기 어렵게 된다.

또한, 샘플 기간에서는 비교 회로(21)가 동작하지 않도록 할 수 있고, 비교 기간에서는 홀 소자(25) 및 증폭 회로(26)가 동작하지 않도록 할 수 있으므로, 그 만큼, 자기 센서 회로의 소비 전력이 낮아진다.

또한, 홀 소자(25)의 오프셋 전압(Voh), 및, 증폭 회로(26)의 1단째 제1 앰프(71) 및 1단째 제2 앰프(72)에 의한 1단째 증폭단의 오프셋 전압(Voa1)이, 자기에 의거한 전압(Vh2)에 포함되지 않게 된다.

또한, 기준 전압(Vref)은, 도 1에서는, 신호 Φ1V가 하이레벨이 되는 타이밍에서, 용량(19)에 스위치(15)를 통하여 충전되어 샘플링되는데, 도시하지 않지만, 신호 Φ2V가 하이레벨이 되는 타이밍에서, 샘플링되어도 된다.

또한, 신호 Φ1와 신호 Φ1V는 동일한 신호여도 된다.

또한, 신호 Φ2와 신호 Φ2V는 동일한 신호여도 된다.

또한, 도 3에서는, 샘플 기간에서 비교 회로(21)가 동작하지 않고, 비교 기간에서 홀 소자(25) 및 증폭 회로(26)가 동작하지 않는다. 그러나, 도시하지 않지만, 샘플 기간에서 비교 회로(21)가 동작하고, 비교 기간에서 홀 소자(25) 및 증폭 회로(26)가 동작하지 않아도 된다. 또한, 도시하지 않지만, 샘플 기간에서 비교 회로(21)가 동작하지 않고, 비교 기간에서 홀 소자(25) 및 증폭 회로(26)가 동작해도 된다.

〈제2 실시 형태〉

우선, 제2 실시 형태의 자기 센서 회로의 구성에 대해서 설명한다. 도 4는, 제2 실시 형태의 자기 센서 회로를 나타내는 도면이다. 도 5는, 제2 실시 형태의 자기 센서 회로의 증폭 회로를 나타내는 도면이다.

제1 실시 형태와 제2 실시 형태를 비교하면, 증폭 회로(26)가 증폭 회로(26a)로 변경되고, 이 때, 증폭 회로(26a)에서는 제1∼제2 제어 단자가 추가되어 있다. 샘플·홀드 회로(10)가 샘플·홀드 회로(10a)로 변경되고, 이 때, 샘플·홀드 회로(10a)에서는 제2 입력 단자가 삭제되어 있다. 제어 회로(23)가 제어 회로(23a)로 변경되고, 이 때, 제어 회로(23a)에서는 신호 Φ4를 출력하는 출력 단자가 추가되어 있다. 또한, 스위치(81∼82)가 추가되어 있다.

제1 실시 형태와 제2 실시 형태를 비교하면, 기준 전압 회로(24)의 출력 단자가, 샘플·홀드 회로(10)의 제2 입력 단자가 아니라, 증폭 회로(26a)의 제1 제어 단자에 스위치(81)를 통하여 접속되어 있다. 전압(VDD/2)이 인가되는 단자가, 증폭 회로(26a)의 제2 제어 단자에 스위치(82)를 통하여 접속되어 있다. 스위치(15)가, 샘플·홀드 회로(10)의 제2 입력 단자가 아니라, 샘플·홀드 회로(10a)의 제1 입력 단자에 설치되어 있다. 또한, 제어 회로(23a)는, 신호 Φ1V가 아니라, 신호 Φ4에 의해 스위치(15)를 제어하고 있다. 제어 회로(23a)는, 신호 Φ4에 의해 스위치(81∼82)를 제어하고 있다.

증폭 회로(26)는, 홀 전압 및 기준 전압(Vref)을 각각 증폭시킨다. 샘플·홀드 회로(10)는, 샘플 기간에, 증폭된 홀 전압 및 증폭된 기준 전압(Vref2)을 각각 샘플링한다. 비교 회로(21)는, 비교 기간에, 샘플링 후의 증폭된 홀 전압과 샘플링 후의 증폭된 기준 전압(Vref2)을 비교하여, 비교 결과에 의거한 출력 전압을 출력한다.

다음에, 자기 센서 회로의 동작에 대해서 설명한다. 도 6은, 자기 센서 회로의 동작을 나타내는 타임 차트이다.

［시간 t11로부터 시간 t12까지의 기간의 동작］이 기간의 동작은, 제1 실시 형태에 있어서의 시간 t1로부터 시간 t2까지의 기간의 동작과 동일하다.

［시간 t12로부터 시간 t13까지의 기간의 동작］이 기간의 동작은, 제1 실시 형태에 있어서의 시간 t2로부터 시간 t3까지의 기간의 동작과 동일하다.

［시간 t13로부터 시간 t14까지의 기간의 동작］이 기간은, 기준 전압(Vref)을 증폭시키고, 그 기준 전압(Vref)을 샘플링하는 샘플 기간이다. 이 때, 제어 회로(23a)는, 신호(EN1)를 하이레벨로 제어함으로써, 증폭 회로(26a)를 활성 상태로 제어한다. 또한, 제어 회로(23a)는, 신호(EN2)를 로우 레벨로 제어함으로써, 비교 회로(21)를 비활성 상태로 제어한다. 비교 회로(21)가 동작하지 않는 만큼, 자기 센서 회로의 소비 전력이 낮아진다. 또한, 이 기간에서는, 신호 Φ4가 하이레벨로 되어, 스위치(15) 및 스위치(81∼82)가 온되고, 신호 Φ1∼Φ2 및 신호 Φ1V∼Φ2V가 로우 레벨로 되어, 스위치(1∼8)와 스위치(11)와 스위치(13)가 오프된다. 또한, 제어 회로(23a)는, 도 5에 도시한 쵸퍼 회로(73)의 각 스위치를 오프하도록 제어한다.

신호 Φ4가 하이레벨이 되어, 스위치(81∼82)가 온되어 있으므로, 증폭 회로(26a)의 제1 제어 단자에 기준 전압(Vref)이 입력되고, 제2 제어 단자에 전압(VDD/2)이 입력된다. 그러면, 기준 전압(Vref)과 2단째 앰프(74)의 오프셋 전압(Voa2)의 합계 전압이 전압(VDD/2)을 기준으로 증폭되고, 증폭된 기준 전압(Vref2)이 출력된다. 스위치(11) 및 스위치(13)가 오프되고, 스위치(15)가 온 되어 있으므로, 증폭된 기준 전압(Vref2)은 용량(19)에 스위치(15)를 통하여 충전되어 샘플링된다.

［시간 t14로부터 시간 t15까지의 기간의 동작］이 기간의 동작은, 제1 실시 형태에 있어서의 시간 t3로부터 시간 t4까지의 기간의 동작과 동일하다.

여기서, 반복되지만, 전술과 같이, 전압(Vh2)은 하기의 식(17)로 표시된다.

Vh2＝G1·G2·Vh1＋G2·Voa2 (17)

또한, 2단째 앰프(74)에 의한 2단째 증폭단이 기준 전압(Vref)을 기준 전압(Vref2)으로 증폭시키고, 증폭된 기준 전압(Vref2)은 하기의 식(18)로 표시된다.

Vref2＝G2·Vref＋G2·Voa2 (18)

자기에 의거한 전압(Vh2)은, 전압(G2·Voa2)을 가지면서 비교 회로(21)의 비반전 입력 단자에 입력되는데, 증폭된 기준 전압(Vref2)도, 전압(G2·Voa2)을 가지면서 비교 회로(21)의 반전 입력 단자에 입력된다. 따라서, 식(17)∼(18)에서, 증폭 회로(26)의 2단째 앰프(74)에 의한 2단째 증폭단의 오프셋 전압(Voa2)은, 비교 회로(21)에 영향을 주지 않게 된다.

이와 같이 하면, 홀 소자(25)의 오프셋 전압(Voh), 및, 증폭 회로(26)의 1단째 제1 앰프(71) 및 1단째 제2 앰프(72)에 의한 1단째 증폭단의 오프셋 전압(Voa1)뿐만 아니라, 증폭 회로(26)의 2단째 앰프(74)에 의한 2단째 증폭단의 오프셋 전압(Voa2)도, 비교 회로(21)에 영향을 주지 않게 된다.

1∼8, 11∼16 : 스위치 10 : 샘플·홀드 회로
17∼19 : 용량 21 : 비교 회로
22 : 버퍼 회로 23 : 제어 회로
24 : 기준 전압 회로 25 : 홀 소자
26 : 증폭 회로 30 :전원
31, 41 : 전원 단자 32, 42 : 접지 단자
33 : 내부 저항 34 : 내부 전원
43 : 출력 단자

Claims

내부 저항을 가지는 전원에 접속되는 자기 센서 회로에 있어서,
자기에 의해 홀 전압을 발생하는 홀 소자와,
상기 홀 전압을 증폭시키는 증폭 회로와,
기준 전압을 생성하는 기준 전압 회로와,
샘플 기간에, 증폭된 상기 홀 전압 및 상기 기준 전압에 의거한 전압을 각각 샘플링하는 샘플·홀드 회로와,
비교 기간에, 샘플링 후의 증폭된 상기 홀 전압과 샘플링 후의 상기 기준 전압에 의거한 전압을 비교하고, 비교 결과에 의거한 출력 전압을 출력하는 비교 회로와,
상기 샘플 기간에 적어도 상기 홀 소자 및 상기 증폭 회로를 활성 상태로 제어하고, 상기 비교 기간에 적어도 상기 비교 회로를 활성 상태로 각각 제어하는 제어 회로를 구비하는 것을 특징으로 하는 자기 센서 회로.
청구항 1에 있어서,
상기 샘플·홀드 회로는, 증폭된 상기 홀 전압 및 상기 기준 전압을 각각 샘플링하고,
상기 비교 회로는, 샘플링 후의 증폭된 상기 홀 전압과 샘플링 후의 상기 기준 전압을 비교하는 것을 특징으로 하는 자기 센서 회로.
청구항 1에 있어서,
상기 증폭 회로는, 상기 홀 전압 및 상기 기준 전압을 각각 증폭시키고,
상기 샘플·홀드 회로는, 증폭된 상기 홀 전압 및 증폭된 상기 기준 전압을 각각 샘플링하고,
상기 비교 회로는, 샘플링 후의 증폭된 상기 홀 전압과 샘플링 후의 증폭된 상기 기준 전압을 비교하는 것을 특징으로 하는 자기 센서 회로.