JP2003163843A - 画像読取信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 サンプルホールド回路を２重にした場合、オ
ペアンプのオフセット電圧キャンセル用の２つのコンデ
ンサ４４，４４Ｂに充電される電圧に違いがあると、そ
の違いに起因して出力レベルに相違が現れるが、それが
周期的なノイズとなってしまう。 【解決手段】 ２重のサンプルホールド回路を構成する
に際し、オフセット電圧キャンセル用のコンデンサ６７
を具備したオペアンプ６４を入力側に配置し、その次
に、サンプルホールド用コンデンサ７３，７４等を有す
るサンプルホールド要部回路６９，７０を２組並列接続
した構成とし、これらサンプルホールド要部回路６９，
７０の各出力を、オフセット電圧キャンセル用のコンデ
ンサ６７を通して負帰還するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージセンサで
読み取った画像信号を増幅し、ついで増幅出力をサンプ
ルホールドする画像読取信号処理装置に関するものであ
る。

【０００２】

【従来の技術】図４は、イメージセンサからの複数の画
像読取信号を時系列化して取り出す画像読取信号処理装
置の全体を示す図である。図４において、３０はイメー
ジセンサ、３１Ａ〜３１Ｍは二重相関サンプリング回
路、３２Ａ〜３２Ｍはサンプルホールド回路、３３Ａ〜
３３Ｍはスイッチ、３４はバッファ、３５は出力端子、
Ａ，Ｂ，Ｍはそれぞれ１つの画像読取信号に対する処理
チャンネルである。

【０００３】二重相関サンプリング回路３１Ａ〜３１Ｍ
は、まだイメージセンサ３０から画像読取信号が入力さ
れない段階で、入力側の図示しない寄生容量等に存在す
る入力バイアス電圧を入力しておき、次に、入力バイア
ス電圧に画像読取信号が重畳されたものが入力された時
には、先に入力しておいた入力バイアス電圧を差し引い
た分（即ち、画像読取信号）だけを増幅した出力を得る
回路である。サンプルホールド回路３２Ａ〜３２Ｍは、
二重相関サンプリング回路３１Ａ〜３１Ｍの出力を保持
しておく回路である。

【０００４】処理チャンネルＡを例にとると、まず、イ
メージセンサ３０の或る１つの画像読取素子からの入力
信号（画像読取信号）を、二重相関サンプリング回路３
１Ａで増幅し、サンプルホールド回路３２Ａで保持す
る。このようにして、各処理チャンネルＡ〜Ｍのサンプ
ルホールド回路３２Ａ〜３２Ｍには、イメージセンサ３
０の各画像読取素子からの画像読取信号の増幅出力が保
持されるが、スイッチ３３Ａ〜３３Ｍを順次オンし、バ
ッファ３４を経て出力端子３５に取り出すと、１列に時
系列化された信号となる。

【０００５】この時系列化信号は、出来るだけ休止期間
なく連続して出力されることが要求される。もし休止期
間があると、その休止期間中は次の回路がデータを取り
込まないよう制御をする必要があり、制御が面倒となる
からである。また、休止期間を設けると、出力期間中の
クロック周波数を大にしてやらなければならないが、そ
うすると最終段のバッファの周波数帯域を広くしてやる
必要が出て来るからである。

【０００６】しかし、連続して出力しようとする場合、
サンプルホールド回路に問題点が出てくる。というの
は、サンプルホールド回路では、ホールドしているデー
タを出力している間に、サンプリングした次のデータを
ホールドするということは出来ない。従って、各処理チ
ャンネルでのサンプリングやサンプルホールドを、同一
の制御信号で制御しようとすると、サンプリングしてい
る間は出力を停止しなければならないことになる。その
ようなことを回避するために、各処理チャンネルのサン
プルホールド回路を、２重にすることが考えられてい
る。以下、二重相関サンプリング回路，サンプルホール
ド回路について、順に説明する。

【０００７】（二重相関サンプリング回路）図２は、従
来の二重相関サンプリング回路の１例を示す図である。
図２において、１はイメージセンサ、２はフォトダイオ
ード、３はバイアス電源、４は容量、５はＴＦＴ（薄膜
トランジスタ）、６は容量、７は入力信号線、８は二重
相関サンプリング回路、９はリセットスイッチ、１０は
入力バイアス電源、１１はオペアンプ、１２はスイッ
チ、１３，１４はコンデンサ、１５はローパスフィル
タ、１６は抵抗、１７はコンデンサ、１８はバッファ、
１９は直流再生用コンデンサ、２０はスイッチ、２１は
出力基準電源、２２はバッファ、２３は出力端子、２４
は駆動パルス発生器である。

【０００８】イメージセンサ１には、カソードにバイア
ス電源３の正極が接続され、アノードがＴＦＴ５のドレ
インに接続されたフォトダイオード２が設けられてい
て、これが光を検出する。フォトダイオード２は１つし
か描いてないが、実際には多数設けられている。フォト
ダイオード２のアノードに描かれている容量４は、フォ
トダイオード２の自己容量とＴＦＴ５のドレイン側寄生
容量の合計容量を表している。また、ＴＦＴ５には、点
線で記したように、ゲートとドレインＤとの間およびゲ
ートとソースＳとの間には、ゲートとオーバーラップす
るために生ずる容量が、僅かではあるが存在している。
容量６は、ＴＦＴ５のソース側寄生容量とＩＣで構成さ
れている二重相関サンプリング回路８の入力容量の合計
容量を表している。

【０００９】二重相関サンプリング回路８はＩＣとして
構成され、その中の各スイッチはアナログスイッチで構
成される。駆動パルス発生器２４は、ＴＦＴ５および各
スイッチのオン，オフを制御するパルスを発生する。入
力信号線７には、リセットスイッチ９を介して入力バイ
アス電源１０が接続されている。オペアンプ１１は、負
帰還回路としてスイッチ１２とコンデンサ１３を具え、
スイッチ１２がオンされた時にはバッファ（ゲイン１
倍）として動作し、スイッチ１２がオフされた時には、
コンデンサ１４，１３の容量比で決まるゲインの増幅器
として動作する。負帰還回路が二重にされているのは、
オペアンプ１１で二重相関サンプリングをさせるためで
ある。

【００１０】すなわち、まず入力バイアス電圧を入力し
ておき（第１回サンプリング）、次にその入力バイアス
電圧に画像読取信号が重畳されたものを入力し（第２回
サンプリング）、その差分を増幅する。

【００１１】（１）入力バイアス電圧の入力 ＴＦＴ５をオフにした状態でリセットスイッチ９を一定
期間オンすると、容量６は、入力バイアス電源１０によ
って充電され、入力バイアス電圧Ｖ₁₀となる。リセット
スイッチ９をオフした後スイッチ１２をオンすると、オ
ペアンプ１１はバッファとして動作し、その出力電圧
は、入力バイアス電圧Ｖ₁₀にオペアンプ１１自身のオフ
セットが加わった電圧となる。反転入力端子のコンデン
サ１４は、負帰還により同じ電圧に充電される。オペア
ンプ１１自身のオフセットはＶ₁₀に比して充分小さいと
すると、それは無視できるから、コンデンサ１４の充電
電圧は入力バイアス電圧Ｖ₁₀と等しい。

【００１２】オペアンプ１１の出力Ｖ₁₀は、ローパスフ
ィルタ１５およびバッファ１８を経て、直流再生用コン
デンサ１９に印加される。このとき、スイッチ２０もオ
ンされていて、出力基準電源２１が直流再生用コンデン
サ１９の逆方向から印加される。出力基準電源２１の電
圧をＶ₂₁とすると、直流再生用コンデンサ１９の極板間
には、 Ｖ₁₀−Ｖ₂₁ の電圧が充電される。この後、スイッチ２０はオフとさ
れる。

【００１３】なお、ローパスフィルタ１５は、ノイズを
低減するために設けられている。増幅器の遮断周波数
は、製造上のバラツキとか寄生容量等で多少変動するた
め、一般に仕様よりも余裕を持つよう大きめに設計して
ある。オペアンプ１１も、通常そのように設計してあ
る。そのため、必要とされる帯域外のノイズも増幅して
しまうので、それらを低減する必要があるからである。

【００１４】バッファ１８は、ローパスフィルタ１５か
ら見た入力側のインピーダンスを大にすると共に、直流
再生用コンデンサ１９から出力側を見たインピーダンス
を小にするために設けられている。もし、バッファ１８
がないと、直流再生用コンデンサ１９がローパスフィル
タ１５の負荷として接続されている形となり、ローパス
フィルタ１５の遮断周波数を低下させ、周波数帯域を狭
くするおそれがあるからである。

【００１５】（２）入力バイアス電圧＋入力信号の入力 フォトダイオード２に入射した光量に応じて電流が流
れ、容量４が充電され、これが画像読取信号ΔＶとな
る。ＴＦＴ５がオンされると、容量６の電圧Ｖ₁₀に画像
読取信号ΔＶが重畳されたものが、オペアンプ１１に入
力される。オペアンプ１１での増幅度Ａ₁₁を仮に１００
倍とすると、出力電圧は Ｖ₁₀＋１００×ΔＶ となる。

【００１６】これが、ローパスフィルタ１５およびバッ
ファ１８を経て直流再生用コンデンサ１９に印加され
る。直流再生用コンデンサ１９には、先程（Ｖ₁₀−
Ｖ₂₁）の電圧が充電されているから、それを差し引いた
電圧、即ち （Ｖ₁₀＋１００×ΔＶ）−（Ｖ₁₀−Ｖ₂₁）＝１００×Δ
Ｖ＋Ｖ₂₁ なる電圧がバッファ２２の入力に印加されることにな
る。従って、出力端子２３に得られる出力は、１００×
ΔＶ＋Ｖ₂₁である。

【００１７】図３は、前記の画像読取信号処理装置にお
けるタイムチャートである。実線の波形は暗時（光入射
のない時）の波形、一点鎖線の波形は光入射時の波形で
ある。以下、時間を追って動作を説明する。

【００１８】（１）時間ｔ₁ 〜ｔ₂ 時間ｔ₁ で、図３（ｂ）に示すように、ＴＦＴゲート駆
動信号がＯＮとされると、ゲート信号がゲートからドレ
インまたはソースへ漏れ込むというフィードスルー現象
が生ずる。漏れ込んで来た信号（電荷）により、容量６
の充電電圧がその分上昇する。図３（ｃ）の波形が時間
ｔ₁ で波形ｃ−１の如く上昇しているのは、その電圧
（フィードスルー電圧）を表している。暗時であれば入
力はフィードスルー電圧だけであるが、光入射時であれ
ば、それに入力信号ΔＶが重畳されて一点鎖線の波形と
なる。

【００１９】オペアンプ１１は、フィードスルー電圧も
含めて、図３（ｄ）に示すように増幅する。その増幅出
力が入力されるローパスフィルタ１５の出力は、図３
（ｅ）のように、オペアンプ１１の出力値に向かって時
定数をもって上昇してゆく。

【００２０】（２）時間ｔ₂ 〜ｔ₄ 時間ｔ₂ で、図３（ｂ）に示すようにＴＦＴゲート駆動
信号がＯＦＦとされると、フィードスルー現象により、
ＯＮした時に容量６に漏れ込んでいたと同量の電荷が漏
れ出るから、図３（ｃ）に示すように、入力信号線７の
電位は漏れ出た電荷に相当する電圧（フィードスルー電
圧）だけ低下する。オペアンプ１１の出力波形も、それ
に対応して低下する。ローパスフィルタ１５の出力は、
フィードスルー電圧の増幅値を含む高い値から、その分
が消滅したオペアンプ１１の出力値に向かって、時定数
に従って減少する。

【００２１】図２の出力端子２３からの出力は、図示し
ないサンプルホールド回路に送られて、ホールドされ
る。時間ｔ₂ 〜ｔ₄ 間の時間ｔ₃ でサンプリングする
と、暗時には出力Ｅ₁ に対応した値が得られ、光入射時
には出力Ｅ₂ に対応した値が得られる。

【００２２】（３）時間ｔ₄ 時間ｔ₄ でリセットスイッチ９がオンされると、入力信
号線７上の入力がリセットされる。

【００２３】（サンプルホールド回路）図６は、サンプ
ルホールド回路を２重にした従来例である。図６におい
て、４０は第１のサンプルホールド回路、４１は第２の
サンプルホールド回路、４２はオペアンプ、４３はスイ
ッチ、４４，４４Ｂはコンデンサ、４５，４６はスイッ
チ、４７はスイッチ、４８はコンデンサ、４９，５０は
スイッチ、５１はオペアンプ、５２は出力端子である。
各スイッチは、例えばＭＯＳＦＥＴ等のアナログスイッ
チで構成される。

【００２４】オペアンプ４２の反転入力端子（−）は、
スイッチ４３を介してオペアンプ４２の出力端子と接続
されると共に、コンデンサ４４，スイッチ４５の順に接
続された回路を経て固定電位（アース）と接続される。
また、コンデンサ４４とスイッチ４５の接続点は、スイ
ッチ４６を介してオペアンプ４２の出力端子と接続され
る。オペアンプ４２の出力はスイッチ４７を介してサン
プルホールド用のコンデンサ４８と接続され、両者の接
続点はスイッチ４９を介してオペアンプ５１の入力に接
続される。オペアンプ５１は、出力端子と反転入力端子
（−）とが接続され、バッファとして動作させられてい
る。なお、第２のサンプルホールド回路４１は、第１の
サンプルホールド回路４０と同様の構成である。

【００２５】第１のサンプルホールド回路４０の動作
は、次の通りである。入力端子３９には、二重相関サン
プリング回路からの出力が入力されるが、二重相関サン
プリング回路に入力バイアス電圧だけを入力する時に
は、スイッチ４３，４５をオン、スイッチ４６，４７，
４９をオフにしておく。すると、オペアンプ４２には１
００％の負帰還がかけられているのでバッファとして動
作し、入力バイアス電圧をＶ_i ，オペアンプ４２自身の
オフセット電圧をＶ_ioとすると、非反転入力端子（＋）
に入力されたＶ_i ＋Ｖ_ioと同じ大きさの電圧が、オペア
ンプ４２の出力に現れる。コンデンサ４４はその電圧
（Ｖ_i ＋Ｖ_io）に充電される。

【００２６】次に、スイッチ４３，４５をオフ、スイッ
チ４６，４７をオン、スイッチ４９をオフにしておい
て、画像読取信号を入力した時の二重相関サンプリング
回路からの出力Ｖ_S を、入力端子３９に入力する。する
と、入力は、Ｖ_S ＋Ｖ_i ＋Ｖ_ioとなる。この時のオペア
ンプ４２の出力電圧をＶ₄₂とすると、Ｖ₄₂にコンデンサ
４４の充電電圧（Ｖ_i ＋Ｖ_io）を加えた電圧（Ｖ₄₂＋Ｖ
_i ＋Ｖ_io）が、反転入力端子（−）に入力される。オペ
アンプ４２は、次式が成り立つように動作する。 Ｖ_S ＋Ｖ_i ＋Ｖ_io＝Ｖ₄₂＋Ｖ_i ＋Ｖ_io 従って、Ｖ₄₂＝Ｖ_S となり、スイッチ４７がオンされる
と、入力信号Ｖ_S がコンデンサ４８に充電されて、サン
プルホールドされる。

【００２７】保持された電圧は、その後スイッチ４９が
オンされた時に、オペアンプ５１を経て出力端子５２に
取り出される。第１のサンプルホールド回路４０から出
力している間に、第２のサンプルホールド回路４１を動
作させて、次のデータをホールドすることが出来る。

【００２８】なお、画像読取信号処理装置に関する従来
の文献としては、例えば、特開昭62−185458号公報，特
開昭62−135775号公報等がある。

【００２９】

【発明が解決しようとする課題】しかしながら、前記し
た従来の技術には、次のような問題点があった。すなわ
ち、サンプルホールド回路を２重にした場合、オペアン
プのオフセット電圧キャンセル用の２つのコンデンサ４
４，４４Ｂに充電される電圧に違いがあると、その違い
に起因して出力レベルに相違が現れるが、それが周期的
なノイズとなってしまうという点である。

【００３０】具体的には、図６の従来例に係るサンプル
ホールド回路では、同一のイメージセンサ素子からのサ
ンプルホールド回路が２重に設けられており、それらに
交互に入力される。オペアンプのオフセットをキャンセ
ルするコンデンサ４４，４４Ｂが設けられているが、図
示しない寄生容量があるために、オフセットは完全には
キャンセルされない。２つのサンプルホールド回路でキ
ャンセルされない電圧に差があると、交互にその差が出
力に反映されるから周期的なノイズとなる。

【００３１】本発明は、以上のような問題点を解決する
ことを課題とするものである。

【００３２】

【課題を解決するための手段】前記課題を解決するた
め、本発明に係る画像読取信号処理装置は、信号が入力
される非反転入力端子に第１のスイッチ６２を介して出
力基準電源が接続され、反転入力端子と出力端子との間
に第２のスイッチが接続され、反転入力端子と前記出力
基準電源との間に第１のコンデンサと第３のスイッチと
がこの順に接続された第１のオペアンプと、前記第１の
オペアンプの次段に設けられ、互いに並列に接続され交
互に動作させられるところの、サンプルホールド用スイ
ッチとサンプルホールド用コンデンサとバッファ接続の
オペアンプとを有する第１，第２のサンプルホールド要
部回路と、前記第１，第２のサンプルホールド要部回路
の各出力端子と前記第１のコンデンサと第３のスイッチ
との接続点との間に、それぞれスイッチを設けることに
よって形成した負帰還回路とを備えたサンプルホールド
回路を具備する構成となっている。

【００３３】上記構成の画像読取信号処理装置におい
て、２重のサンプルホールド回路を構成するに際し、オ
フセット電圧キャンセル用のコンデンサを具備したオペ
アンプ１個を入力側に配置し、その次に、サンプルホー
ルド用コンデンサ等を有するサンプルホールド要部回路
を２組並列接続した構成とし、これらサンプルホールド
要部回路の各出力を、オフセット電圧キャンセル用のコ
ンデンサを通して負帰還することで、２組のサンプルホ
ールド要部回路は交互に使用されるが、どちらを使用す
る場合でも同じオフセット電圧キャンセル用のコンデン
サでキャンセルする。したがって、キャンセル用コンデ
ンサの電圧の相違に起因して周期的ノイズが発生するな
どという問題は起こり得ない。

【００３４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００３５】図１は、本発明の一実施形態に係る画像読
取信号処理装置に使用する２重にしたサンプリングホー
ルド回路の構成例を示す図である。図１において、６０
は入力端子、６１はコンデンサ、６２はスイッチ、６３
は出力基準電源、６４はオペアンプ、６５はスイッチ、
６６，６７はコンデンサ、６８はスイッチ、６９，７０
はサンプルホールド要部回路、７１，７２はスイッチ、
７３，７４はコンデンサ、７５，７６はオペアンプ、７
７〜８０はスイッチ、８１は出力端子である。

【００３６】オペアンプ６４の非反転入力端子には、ス
イッチ６２を介して出力基準電源６３が接続され、反転
入力端子と出力端子との間には、スイッチ６５が接続さ
れ、反転入力端子と出力基準電源６３との間には、コン
デンサ６６とスイッチ６８とがこの順に接続される。オ
ペアンプ６４の次段には、互いに並列に接続され交互に
動作させられるところの２組のサンプルホールド要部回
路６９，７０が接続される。

【００３７】サンプルホールド要部回路６９，７０は、
それぞれサンプルホールド用スイッチ７１，７２，サン
プルホールド用コンデンサ７３，７４，バッファ接続の
オペアンプ７５，７６とから構成される。そして、サン
プルホールド要部回路６９，７０の出力端子とコンデン
サ６６とスイッチ６８との接続点との間に、それぞれス
イッチ７７，７８を設けることによって負帰還回路を形
成する。

【００３８】オペアンプ６４としては、差動増幅段と出
力増幅段との２つの増幅段から構成される通常のオペア
ンプを用いる。一方、オペアンプ７５，７６としては、
差動増幅段のみからなるオペアンプを用いるのが望まし
い。その理由は、後で説明する。

【００３９】コンデンサ６１は、図２の直流再生用コン
デンサ１９に相当し、出力基準電源６３は出力基準電源
２１に相当している。出力基準電圧が入力される時は、
スイッチ６２，６５，６８がオンされる。オペアンプ６
４の非反転入力端子には出力基準電源６３の電圧Ｖ₆₃が
印加され、コンデンサ６６にはオペアンプ６４のオフセ
ット電圧が充電される。その後、最初にスイッチ６５を
オフし、次にスイッチ６２，６８をオフする。最初にス
イッチ６５をオフする理由は、次に述べるように、コン
デンサ６６に充電されているオペアンプ６４のオフセッ
ト電圧の値が、変化しないようにするためである。

【００４０】図５は、コンデンサ６６の充電電圧の寄生
容量Ｃ_S による変化を説明する図である。集積回路中に
コンデンサ６６，６７が形成される場合、両者の接続点
Ｎはシリコン基板側となるが、その接続点Ｎと固定電位
との間には、大きな寄生容量Ｃ_S が存在する。すなわ
ち、コンデンサ６６の接続点Ｎ側の端子は、寄生容量Ｃ
_Sによって固定電位に接続されていることになる。とこ
ろで、コンデンサ６６の充電電圧が変化しないようにす
るためには、電荷が放電しにくいようにすればよいわけ
であるが、そのためには、スイッチのオフにより直列に
高いインピーダンスが接続される形にすればよい。

【００４１】コンデンサ６６の両側に存在するスイッチ
は６５と６８であるが、もし最初にスイッチ６８の方を
オフしたとすると、コンデンサ６６の一方の端子は、オ
ンしているスイッチ６５が接続されており、他方の端子
は、寄生容量Ｃ_S を介して固定電位と接続されている。
寄生容量Ｃ_S は、高インピーダンスではない。これでは
コンデンサ６６の充電電圧は変化し得る。もし、最初に
スイッチ６５をオフすると、コンデンサ６６の端子の
内、オペアンプ６４の反転入力端子（−）に接続されて
いる端子には、高インピーダンスが接続されることとな
るから、コンデンサ６６の充電電圧が変化することはな
い。

【００４２】図１に戻るが、第１のサンプルホールド要
部回路６９のスイッチ７１がオンされると、オペアンプ
６４の出力によりコンデンサ７３は充電される。スイッ
チ７１がオンされる時はスイッチ７７もオンされ、オペ
アンプ７５の出力がコンデンサ６６を経てオペアンプ６
４に負帰還される。コンデンサ６６にはオペアンプ６４
のオフセット電圧が充電されているから、オフセット電
圧はキャンセルされ、オペアンプ７５の出力は、オペア
ンプ６４の非反転入力端子に対応した電圧となる。スイ
ッチ７１，７７がオフされると、コンデンサ７３の電圧
がホールドされる。ホールドされた電圧は、スイッチ７
９がオンされた時に、出力端子８１に取り出される。

【００４３】次には、第２のサンプルホールド要部回路
７０が使用されるが、この時も同様の動作により、オペ
アンプ７６の出力が前回と同じくコンデンサ６６を経て
負帰還される。このように、図１のサンプルホールド回
路では、前段のオペアンプを共通に使うので、第１，第
２のサンプルホールド要部回路を動作させるに際し、オ
フセット電圧による影響に差が出ることはない。

【００４４】ところで、オペアンプ６４とオペアンプ７
５，７６とは縦続接続されているが、もし縦続接続する
オペアンプとして２つの増幅段を有する通常のオペアン
プを用い、これら全体に負帰還をかけると（スイッチ７
７参照）、入出力の伝搬遅延のために発振し易い状態に
近づく。また、２つの増幅段を有しゲインが大である通
常のオペアンプをゲイン１倍で使用すると、大きな位相
補償コンデンサを必要とするが、それを集積回路上に形
成すると広い面積を占めてしまい、コストアップにつな
がり、好ましくない。

【００４５】そこで、常にバッファとして使用するオペ
アンプ７５，７６は、差動増幅段のみで構成する。する
と、前記したような入出力の伝搬遅延も緩和され、大き
な位相補償用コンデンサを必要とすることもなくなる。

【００４６】オペアンプ６４にオフセット電圧キャンセ
ル用のコンデンサ６６を接続するに際しては、オペアン
プ６４の出力端子から負帰還経路を形成するように、コ
ンデンサ６６に対してコンデンサ６７を直列に接続する
のが望ましい。このようにする理由は、スイッチ６５を
オフした時でも、あるいはスイッチ７７，７８を経由し
ての負帰還がない時でも、コンデンサ６６，６７を経由
しての負帰還は行われるようにするためである。

【００４７】もし、この負帰還がなければ、オペアンプ
６４の出力が最大（オペアンプの電源値）になってしま
い、電源電流が大きく変動することがある。電源電流が
変動すると、集積回路上でこのオペアンプ６４に接続さ
れる図示しない他の回路に悪影響を及ぼす。しかし、コ
ンデンサ６６，６７により負帰還経路が確保してある
と、そのようなことが防止出来る。

【００４８】図１のサンプルホールド回路では、２重の
サンプルホールド要部回路６９，７０のそれぞれに、サ
ンプルホールド用のスイッチ７１，７２を具えている
が、これらが発するスイッチングノイズの大きさに違い
があると、上記２つのサンプルホールド回路を交互に使
う度に、その大きさの違いが交互に出力に現れることに
なる。従って、スイッチ７１，７２を集積回路上にアナ
ログスイッチとして形成するに際しては、出来るだけ特
性が同じになるように形成する必要がある。そのために
は、集積回路上に隣接して形成するのが望ましい。

【００４９】図７は、サンプリングホールド回路を２重
にした本発明の回路におけるタイムチャートである。横
軸は時間であり、ΔＶは画像読取信号の大きさである。
図７（ａ）は、入力端子６０への入力、図７（ｂ）はオ
ペアンプ６４への入力であり、当初は入力信号（画像読
取信号）はないが、時間ｔ₁₀を過ぎたあたりで入力され
て来ている。入力信号がない状態で、まず時間ｔ₀ でス
イッチ６２がオンされ出力基準電源６３の電圧が印加さ
れる。

【００５０】次に、時間ｔ₁ でスイッチ６５，６８をオ
ンして、コンデンサ６６にオペアンプ６４のオフセット
電圧を充電する。この後、３つのスイッチ６２，６５，
６８をオフする訳であるが、最初に時間ｔ₂ でスイッチ
６５をオフした後、時間ｔ₃で他の２つのスイッチ６
２，６８をオフする。その理由は、既に述べたが、コン
デンサ６６の充電電圧を変化させないためである。

【００５１】次に、時間ｔ₄ で、今回使用する側のサン
プルホールド要部回路６９に対応したサンプルホールド
用スイッチ７１および負帰還用のスイッチ７７をオンす
る。この状態でのオペアンプ６４の出力がコンデンサ７
３にホールドされる。ここまでの動作が１サイクルであ
るが、画像読取信号ΔＶを入力させる場合の動作も、時
間ｔ₇ から始まるサイクルで同様に行われる。

【００５２】図８は、２重にしたサンプリングホールド
回路における第１段増幅器（オペアンプ６４）の具体的
回路を示す図である。図８において、９０は電源ライ
ン、９１は定電流制御信号端子、９２はクリップ電圧端
子、９３は非反転入力端子、９４は差動増幅段、９５は
反転入力端子、９６は出力信号線、９７は出力クリップ
用トランジスタ、９８は出力増幅段、９９，１００は出
力用ＭＯＳＦＥＴ、１０１は出力端子、Ｖ_DDは電源電
圧、ＧＮＤは固定電位である。

【００５３】差動増幅段９４の出力は、出力信号線９６
により出力増幅段９８に伝えられ、ＭＯＳＦＥＴ１００
で増幅されて出力端子１０１から出力が取り出される。
これがオペアンプ６４の出力となる。ＭＯＳＦＥＴ９９
は飽和していて定電流を供給しており、ＭＯＳＦＥＴ１
００の出力電圧に応じて、ＭＯＳＦＥＴ１００へ流れる
電流Ｉ_dsと出力端子１０１へ流れて行く電流との割合が
変化される。

【００５４】しかし、ＭＯＳＦＥＴ１００の両端電位が
大となって来て、ＭＯＳＦＥＴ９９の両端電位が飽和を
維持できない程に小さくなってしまうと、もはや定電流
を供給し得なくなる。そうすると、電源ライン９０から
この回路に流れる電流が大きく変動することになり、こ
のような変動は、図示しない他の回路に電源を通じて悪
影響を及ぼす。

【００５５】出力クリップ用トランジスタ９７は、その
ような状態に至るのを防止するために設けられたもので
ある。これのゲートにはクリップ電圧端子９２から固定
電位を印加しておき、ＭＯＳＦＥＴ１００の両端電位が
所定以上に上昇すると、出力クリップ用トランジスタ９
７に電流が流れて上昇を停止させるようにする。これに
より、ＭＯＳＦＥＴ９９が飽和状態を維持して定電流を
供給し続けることが可能となる。

【００５６】図９は、２重にしたサンプルホールド回路
における第２段増幅器（オペアンプ７５，７６）の具体
的回路を示す図である。図９において、１１０は定電流
制御信号端子、１１１は入力端子、１１２は差動増幅
器、１１３は負帰還回路、１１４は出力端子である。差
動増幅器１段から構成されており、負帰還回路１１３を
短絡回路とすることにより、バッファとされている。

【００５７】

【発明の効果】以上述べた如く、本発明に係る画像読取
信号処理装置によれば、次のような効果を奏する。すな
わち、２重のサンプルホールド回路を構成するに際し、
オフセット電圧キャンセル用のコンデンサを具備したオ
ペアンプ１個を入力側に配置し、その次に、サンプルホ
ールド用コンデンサ等を有するサンプルホールド要部回
路を２組並列接続した構成とし、これらサンプルホール
ド要部回路の各出力を、オフセット電圧キャンセル用の
コンデンサを通して負帰還することで、どちらのサンプ
ルホールド要部回路を使用する場合でも同じオフセット
電圧キャンセル用のコンデンサでキャンセルされるの
で、キャンセル用コンデンサの電圧の相違に起因して周
期的ノイズが発生するなどということがない。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係る画像読取信号処理
装置に使用する２重にしたサンプリングホールド回路の
構成例を示す図

【図２】 従来の二重相関サンプリング回路の１例を示
す図

【図３】 従来の二重相関サンプリング回路におけるタ
イムチャート

【図４】 イメージセンサからの複数の画像読取信号を
時系列化して取り出す画像読取信号処理装置の全体を示
す図

【図５】 コンデンサ６６の充電電圧の寄生容量による
変化を説明する図

【図６】 サンプリングホールド回路を２重にした従来
例を示す図

【図７】 サンプリングホールド回路を２重にした本発
明の回路におけるタイムチャート

【図８】 ２重にしたサンプリングホールド回路におけ
る第１段増幅器の具体的回路を示す図

【図９】 ２重にしたサンプリングホールド回路におけ
る第２段増幅器の具体的回路を示す図

【符号の説明】

１…イメージセンサ、２…フォトダイオード、３…バイ
アス電源、４…容量、５…ＴＦＴ、６…容量、７…入力
信号線、８…二重相関サンプリング回路、９…リセット
スイッチ、１０…入力バイアス電源、１１…オペアン
プ、１２…スイッチ、１３，１４…コンデンサ、１５…
ローパスフィルタ、１６…抵抗、１７…コンデンサ、１
８…バッファ、１９…直流再生用コンデンサ、２０…ス
イッチ、２１…出力基準電源、２２…バッファ、２３…
出力端子、２４…駆動パルス発生器、３０…イメージセ
ンサ、３１Ａ〜３１Ｍ…二重相関サンプリング回路、３
２Ａ〜３２Ｍ…サンプルホールド回路、３３Ａ〜３３Ｍ
…スイッチ３３、３４…バッファ、３５…出力端子、３
９…入力端子、４０Ａ，４０Ｂ…二重相関サンプリング
回路、４１Ａ，４１Ｂ…サンプルホールド回路、４２…
オペアンプ、４３…スイッチ、４４…コンデンサ、４
５，４６…スイッチ、４７…スイッチ、４８…コンデン
サ、４９，５０…スイッチ、５１…オペアンプ、５２…
出力端子、６０…入力端子、６１…コンデンサ、６２…
スイッチ、６３…出力基準電源、６４…オペアンプ、６
５…スイッチ、６６，６７…コンデンサ、６８…スイッ
チ、６９，７０…サンプルホールド要部回路、７１，７
２…スイッチ、７３，７４…コンデンサ、７５，７６…
オペアンプ、７７〜８０…スイッチ、８１…出力端子、
９０…電源ライン、９１…定電流制御信号端子、９２…
クリップ電圧端子、９３…非反転入力端子、９４…差動
増幅段、９５…反転入力端子、９６…出力信号線、９７
…出力クリップ用トランジスタ、９８…出力増幅段、９
９，１００…ＭＯＳＦＥＴ、１０１…出力端子、１１０
…定電流制御信号端子、１１１…入力端子、１１２…差
動増幅器、１１３…負帰還回路、１１４…出力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 信号が入力される非反転入力端子に第１
   のスイッチを介して出力基準電源が接続され、反転入力
   端子と出力端子との間に第２のスイッチが接続され、反
   転入力端子と前記出力基準電源との間に第１のコンデン
   サと第３のスイッチとがこの順に接続された第１のオペ
   アンプと、 前記第１のオペアンプの次段に設けられ、サンプルホー
   ルド用スイッチとサンプルホールド用コンデンサとバッ
   ファ接続のオペアンプとを有する第１のサンプルホール
   ド要部回路と、 前記第１のサンプルホールド要部回路と並列に接続さ
   れ、サンプルホールド用スイッチとサンプルホールド用
   コンデンサとバッファ接続のオペアンプとを有して前記
   第１のサンプルホールド要部回路と交互に動作する第２
   のサンプルホールド要部回路と、 前記第１，第２のサンプルホールド要部回路の各出力端
   子と前記第１のコンデンサと第３のスイッチとの接続点
   との間にそれぞれスイッチを設けることによって形成し
   た負帰還回路とを備えたサンプルホールド回路を有する
   ことを特徴とする画像読取信号処理装置。
2. 【請求項２】 前記第１のオペアンプは、当該第１のオ
   ペアンプの出力端子と前記第１のコンデンサと第３のス
   イッチとの接続点との間に接続された第２のコンデンサ
   を有することを特徴とする請求項１記載の画像読取信号
   処理装置。
3. 【請求項３】 前記第２のスイッチは、前記第１〜第３
   のスイッチがオンされている状態からオフする際に最初
   にオフすることを特徴とする請求項１記載の画像読取信
   号処理装置。
4. 【請求項４】 前記第１のオペアンプは、当該第１のオ
   ペアンプの出力電圧の増大を電源電流の変動が生じない
   所定値に制限するための出力クリップ用トランジスタを
   有することを特徴とする請求項１記載の画像読取信号処
   理装置。