KR20210155602A - 저잡음 전하 증폭 장치 및 비교기 - Google Patents

저잡음 전하 증폭 장치 및 비교기 Download PDF

Info

Publication number
KR20210155602A
KR20210155602A KR1020200073039A KR20200073039A KR20210155602A KR 20210155602 A KR20210155602 A KR 20210155602A KR 1020200073039 A KR1020200073039 A KR 1020200073039A KR 20200073039 A KR20200073039 A KR 20200073039A KR 20210155602 A KR20210155602 A KR 20210155602A
Authority
KR
South Korea
Prior art keywords
signal
unit
bias
transistor
input
Prior art date
Application number
KR1020200073039A
Other languages
English (en)
Inventor
범진욱
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020200073039A priority Critical patent/KR20210155602A/ko
Publication of KR20210155602A publication Critical patent/KR20210155602A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45426—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit with extra buffering means before comparison of the common mode signal, e.g. by a follower

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 저잡음 전하 증폭 장치 및 비교기에 관한 것으로, 보다 상세하게는, 전원부(110), 바이어스 신호를 수신하는 바이어스 트랜지스터를 포함하는 바이어스 신호 수신부(120), 입력 신호를 수신하는 입력 신호 수신부(130), 상기 입력 트랜지스터와 각각 연결된 제1 및 제2 커패시터들을 포함하는 신호 적분부(150), 상기 바이어스 신호에 대응되는 소정의 전류를 제공하는 제1 및 제2 전류원들을 포함하는 전류 제어부(160), 상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 간의 연결을 제어하는 스위칭부(140) 및 상기 스위치 노드와 상기 커패시터 사이에 각각 연결되고 상기 입력 신호에 관한 증폭 신호를 출력하는 증폭 신호 출력부(170)를 포함한다.

Description

저잡음 전하 증폭 장치 및 비교기{LOW NOISE CHARGE AMPLIFYING DEVICE AND COMPARATOR}
본 발명은 저잡음 전하 증폭 장치 및 비교기에 관한 것으로, 보다 상세하게는 출력전압의 DC 레벨을 일정하게 유지하면서, 잡음은 증폭되지 않고 일정 수준을 유지하게 함으로써, 신호 대 잡음비를 증진시킬 수 있는 저잡음 전하 증폭 장치 및 비교기에 관한 것이다.
일반적으로, 전하 증폭기는 압전 센서를 통해 측정된 전하값을 증폭하는데 이용되고 있다. 다양한 응용에서 저잡음 증폭기가 필요한데, 저잡음을 구현하기 위하여, 잡음을 줄이고 신호를 증대시키는 방법을 사용한다.
일반적으로, 저잡음 증폭기의 구현을 위하여 증폭기의 로드를 커패시터로 하여 입력신호를 적분하도록 하는 전하 증폭기의 형태를 사용한다.
한국등록실용신안 제20-0255365(2001.12.13)호는 가속도센서용 정전형 전하증폭기에 관한 것으로, 입력신호의 크기 및 주파수를 조절하기 위해 선택적인 스위칭이 이루어지는 전하 인터페이스부; 각 단위별로 다수의 저항을 연결한 피드백 저항모듈을 적어도 하나 이상 OP-AMP의 입출력단 사이에 접속시켜 선택적 스위칭에 의한 센서민감도를 설정하며, 단위 가속도값에 대해 단위 전압값으로 신호변환이 이루어지는 표준화부; 가속도값에 대응하는 해당 전압값을 출력시키기 위해 연속적으로 조합된 적어도 하나 이상의 OP-AMP 각각의 일단자에서 선택적인 스위칭이 이루어져 해당 이득값을 출력시키는 이득조절부; 상기 이득조절부로부터 출력된 신호에서 최대직류값을 출력하기 위해 정류 및 평활화에 의해 직류성분으로 변환이 이루어지는 피크검출부; 및 상기 피크검출부로부터 출력된 최대직류값이 계측동작범위 내에 있는지를 판별하기 위해 상기 최대직류값과 제한전압 값과의 비교를 통해 제한전압값 이상에서 경고가 이루어지는 과도입력 검출부를 포함한다.
한국등록특허 제10-1809542(2017.12.11)호는 스위칭 회로, 이를 포함하는 전하량 검출 증폭기 및 광자 계수 검출 장치에 관한 것으로, 좀 더 상세하게는, 소정 회로 소자의 제1 단자와 제2 단자 사이를 제어 신호에 따라 단락하거나 개방시키는 스위칭 회로에 있어서, 상기 소정 회로 소자의 제1 단자에 연결된 소스와 상기 소정 회로 소자의 제2 단자에 연결된 드레인을 갖는 제1 트랜지스터; 상기 스위칭 회로에 전류를 공급하는 전류 소스로부터의 전류가 흐르는 드레인과 소스를 가지며, 게이트가 드레인에 연결되는 제2 트랜지스터; 및 상기 제2 트랜지스터의 드레인과 소스간 전류의 흐름에 따라 생성되는 상기 제2 트랜지스터의 게이트와 소스간 전압에 대응하는 전압을 상기 제어 신호에 따라 상기 제1 트랜지스터의 게이트에 선택적으로 입력하는 멀티플렉서를 포함한다.
한국등록실용신안 제20-0255365(2001.12.13)호 한국등록특허 제10-1809542(2017.12.11)호
본 발명의 일 실시예는 출력 전압의 DC 값을 출력전압 주변으로 고정한 상태에서 차동전압이 출력단에 나타날 수 있도록 하는 저잡음 전하 증폭 장치 및 비교기에 관한 것이다.
본 발명의 일 실시예는 긴 시간 동안 동작을 하더라도 잡음을 키우지 않고, 신호에 대해서만 시간에 비례하여 증폭시킬 수 있는 저잡음 전하 증폭 장치 및 비교기에 관한 것이다.
본 발명의 일 실시예는 신호대 잡음비를 증진시킬 수 있는 저잡음 전하 증폭 장치 및 비교기에 관한 것이다.
실시예들 중에서, 저잡음 전하 증폭 장치는 전원부(110), 상기 전원부(110)와 연결되고 바이어스 신호를 수신하는 바이어스 트랜지스터를 포함하는 바이어스 신호 수신부(120), 상기 바이어스 트랜지스터와 각각 연결되고 입력 신호를 수신하는 제1 및 제2 입력 트랜지스터들을 포함하는 입력 신호 수신부(130), 상기 입력 트랜지스터와 각각 연결된 제1 및 제2 커패시터들을 포함하는 신호 적분부(150), 상기 커패시터와 각각 병렬로 연결되고 상기 바이어스 신호에 대응되는 소정의 전류를 제공하는 제1 및 제2 전류원들을 포함하는 전류 제어부(160), 상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 간의 연결을 제어하는 제1 및 제2 스위치 노드들을 포함하는 스위칭부(140) 및 상기 스위치 노드와 상기 커패시터 사이에 각각 연결되고 상기 입력 신호에 관한 증폭 신호를 출력하는 증폭 신호 출력부(170)를 포함한다.
상기 바이어스 신호 수신부(120)는 상기 바이어스 트랜지스터를 통해 공통모드 피드백 회로(CMFB, Common Mode Feedback)의 신호를 상기 바이어스 신호로서 수신할 수 있다.
상기 입력 신호 수신부(130)는 상기 제1 및 제2 입력 트랜지스터들을 통해 차동 신호를 상기 입력 신호로서 수신할 수 있다.
상기 전류 제어부(160)는 일단이 상기 증폭 신호 출력부(170)에 연결되고 타단이 접지(180)에 연결되는 제1 및 제2 동작 트랜지스터들을 각각 상기 제1 및 제2 전류원으로서 포함할 수 있다.
상기 전류 제어부(160)는 상기 제1 및 제2 동작 트랜지스터들 각각의 게이트단을 통해 공통모드 피드백 회로와 연결되고 상기 동작 트랜지스터에서 흐르는 전류의 총합이 상기 바이어스 트랜지스터에서 흐르는 전류와 동일하도록 상기 소정의 전류를 제어할 수 있다.
상기 바이어스 트랜지스터, 상기 입력 트랜지스터 및 상기 동작 트랜지스터 각각은 NMOS 트랜지스터 및 PMOS 트랜지스터 중 어느 하나로 구현될 수 있다.
상기 스위칭부(140)는 양단이 각각 상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 사이에 연결 - 해당 연결점은 상기 신호 적분부(150) 및 상기 증폭 신호 출력부(170) 간의 분기점보다 상기 입력 신호 수신부(130)에 더 가까움 - 되는 제3 스위치 노드를 포함하고, 리셋 신호에 따라 상기 제3 스위치 노드의 단락을 제어할 수 있다.
상기 스위칭부(140)는 상기 리셋 신호의 발생 시점으로부터 특정 시간이 경과한 후에 상기 제3 스위치 노드를 개방하고 상기 제1 및 제2 스위치 노드들을 단락할 수 있다.
실시예들 중에서, 저잡음 비교기는 전압 증폭단에 있어서 전원부(110), 상기 전원부(110)와 연결되고 바이어스 신호를 수신하는 바이어스 트랜지스터를 포함하는 바이어스 신호 수신부(120), 상기 바이어스 트랜지스터와 각각 연결되고 입력 신호를 수신하는 제1 및 제2 입력 트랜지스터들을 포함하는 입력 신호 수신부(130), 상기 입력 트랜지스터와 각각 연결된 제1 및 제2 커패시터들을 포함하는 신호 적분부(150), 상기 커패시터와 각각 병렬로 연결되고 상기 바이어스 신호에 대응되는 소정의 전류를 제공하는 제1 및 제2 전류원들을 포함하는 전류 제어부(160), 상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 간의 연결을 제어하는 제1 및 제2 스위치 노드들을 포함하는 스위칭부(140) 및 상기 스위치 노드와 상기 커패시터 사이에 각각 연결되고 상기 입력 신호에 관한 증폭 신호를 출력하는 증폭 신호 출력부(170)를 포함한다.
상기 바이어스 신호 수신부(120)는 상기 바이어스 트랜지스터를 통해 공통모드 피드백 회로(CMFB, Common Mode FeedBack)의 신호를 상기 바이어스 신호로서 수신할 수 있다.
상기 전류 제어부(160)는 일단이 상기 증폭 신호 출력부(170)에 연결되고 타단이 접지(180)에 연결되는 제1 및 제2 동작 트랜지스터들을 각각 상기 제1 및 제2 전류원으로서 포함할 수 있다.
상기 전류 제어부(160)는 상기 제1 및 제2 동작 트랜지스터들 각각의 게이트단을 통해 공통모드 피드백 회로와 연결되고 상기 동작 트랜지스터에서 흐르는 전류의 총합이 상기 바이어스 트랜지스터에서 흐르는 전류와 동일하도록 상기 소정의 전류를 제어할 수 있다.
상기 스위칭부(140)는 양단이 각각 상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 사이에 연결 - 해당 연결점은 상기 신호 적분부(150) 및 상기 증폭 신호 출력부(170) 간의 분기점보다 상기 입력 신호 수신부(130)에 더 가까움 - 되는 제3 스위치 노드를 포함하고, 리셋 신호에 따라 상기 제3 스위치 노드의 단락을 제어할 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 저잡음 전하 증폭 장치 및 비교기는 출력 전압의 DC 값을 출력전압 주변으로 고정한 상태에서 차동전압이 출력단에 나타날 수 있도록 할 수 있다.
본 발명의 일 실시예에 따른 저잡음 전하 증폭 장치 및 비교기는 긴 시간 동안 동작을 하더라도 잡음을 키우지 않고, 신호에 대해서만 시간에 비례하여 증폭시킬 수 있다.
본 발명의 일 실시예에 따른 저잡음 전하 증폭 장치 및 비교기는 신호대 잡음비를 증진시킬 수 있다.
도 1은 커패시터를 로드로 하는 전하 증폭 장치를 설명하는 도면이다.
도 2는 리셋하는 동안 전류 잡음을 0으로 만드는 전하 증폭 장치를 설명하는 도면이다.
도 3은 기존의 전하 증폭 장치를 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 저잡음 전하 증폭 장치의 구성을 설명하는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 저잡음 전하 증폭 장치를 설명하는 도면이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다"또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 커패시터를 로드로 하는 전하 증폭 장치를 설명하는 도면이다.
도 1을 참조하면, 도 1에 도시된 전하 증폭 장치는 저잡음 증폭 장치의 구현을 위해 증폭기의 로드를 커패시터로 하여 입력신호를 적분할 수 있는 전하 증폭 장치의 형태이다. 커패시터를 로드로 하는 전하 증폭 장치는 잡음을 커패시턴스에 의한 값으로 한정하고, 신호는 시간에 따라 계속 증가시킬 수 있다.
위와 같은 저잡음 증폭 장치의 신호 성분은 다음의 [수학식 1]로 나타낼 수 있다.
[수학식 1]
Figure pat00001
여기에서, vsignal은 신호 성분, C는 로드에 연결된 커패시턴스, gm은 입력 신호 수신부의 입력 트랜지스터의 트랜스컨덕턴스이다.
도 2는 커패시터를 로드로 하고 커패시터를 리셋할 수 있도록 하는 동안 전류신호를 끊어 입력 신호 수신부에서 발생하는 전류 잡음을 0으로 만드는 전하 증폭 장치를 설명하는 도면이다.
도 2를 참조하면, 전하 증폭 장치는 커패시터를 로드로 하고 커패시터를 리셋할 수 있도록 하는 동안 전류신호를 끊어 전류 잡음을 0으로 만들 수 있다. 즉, 전하 증폭 장치는 리셋 스위치를 통해 리셋하는 동안 트랜지스터의 추가적인 잡음을 제거하기 위해, 도 1에서 도시된 전하 증폭 장치에 스위치를 추가하는 구조가 될 수 있다.
일 실시예에서, 도 2에 도시된 전하 증폭 장치에 의하면, 충전시간 동안 입력 신호 수신부 트랜지스터와 커패시터 로드 사이의 스위치는 닫히게 되어 충전시간이 길수록 신호대 잡음비가 증가하게 되지만, 충전시간이 너무 길어지면 출력 전압 (Vout+와 Vout-값)이 너무 높아져서 증폭기의 동작 영역 밖으로 가도록까지 증가할 수 있다. 따라서, 공급하는 전압의 범위, DC 공통전류 및 커패시턴스값에 대한 충전시간 제한이 있을 수 있다.
출력단자의 전압 가변 범위를
Figure pat00002
라고할 때 충전가능시간이
Figure pat00003
이므로 이를 고려하여 가능한 최대 출력 전압은 다음의 [수학식 2]와 같다.
[수학식 2]
Figure pat00004
여기에서, vsignal은 최대 출력 전압, ΔVDC는 출력 전압의 가변 범위, IDC는 DC 공통전류이다.
여기에서, ΔVDC는 입력 신호 수신부(130)의 트랜지스터가 포화영역에서 동작하기 위한 영역을 산출하는 다음의 [수학식 3]과 같이 표현될 수 있다. 즉, 두개의 출력 전압의 차이의 최대값을 생각하면, 어느 하나의 출력 전압은 0V이고 다른 하나의 출력 전압은 VDD에서 바이어스 트랜지스터와 입력신호 수신부(130)의 트랜지스터가 포화영역에 머물러 있기 위한 최소 전압인 오버드라이브 전압 (VOV=VGS-VTH) 이상의 전압이 확보되어야 하므로, 출력 전압 차이의 최대값은 다음의 [수학식 3]과 같이 표현될 수 있다.
[수학식 3]
Figure pat00005
여기에서, ΔVDC는 출력 전압의 가변 범위, VDD는 VDD의 전압, VOV는 트랜지스터의 오버드라이브 전압이며,
Figure pat00006
은 입력 신호 수신부(130) 트랜지스터의 오버드라이브 전압이며,
Figure pat00007
은 바이어스 신호 수신부(120) 트랜지스터의 오버드라이브 전압이다.
도 3은 기존의 전하 증폭 장치를 설명하는 도면이다.
도 3을 참조하면, 기존의 전하 증폭 장치는 입력단에 저항을 위치시키고, 출력단에는 커패시터를 통해 피드백으로 연결하여 생성할 수 있다. 이와 같은 기존의 전하 증폭 장치에 의한 입력과 출력의 관계는 다음의 [수학식 4]와 같이 표현될 수 있다.
[수학식 4]
Figure pat00008
여기에서, vout은 출력 전압, R은 저항, C는 커패시터, vin은 입력 전압이다.
도 4는 본 발명의 일 실시예에 따른 저잡음 전하 증폭 장치의 구성을 설명하는 도면이고, 도 5는 본 발명의 다른 실시예에 따른 저잡음 전하 증폭 장치를 설명하는 도면이다.
보다 구체적으로, 도 4의 경우 공통모드피드백을 이용한 저잡음 전하 증폭 장치에 해당하고, 도 5의 경우 공통모드피드백을 이용한 저잡음 전하 증폭 장치의 구체적인 적용예에 해당할 수 있다.
이하, 도 4 및 도 5를 참조하여 본 발명에 따른 저잡음 전하 증폭 장치에 관하여 보다 자세히 설명한다.
저잡음 전하 증폭 장치(100)는 전원부(110), 바이어스 신호 수신부(120), 입력 신호 수신부(130), 신호 적분부(150), 전류 제어부(160), 스위칭부(140) 및 증폭 신호 출력부(170)를 포함할 수 있다.
전원부(110)는 저잡음 전하 증폭 장치(100)에 전원전압(VDD)을 제공하는 역할을 수행할 수 있다.
바이어스 신호 수신부(120)는 전원부(110)와 연결되고 바이어스 신호를 수신하는 바이어스 트랜지스터(121)를 포함할 수 있다. 바이어스 트랜지스터(121)는 바이어스 신호가 입력되면 기능을 수행할 수 있다.
일 실시예에서, 바이어스 신호 수신부(120)는 바이어스 트랜지스터(121)를 통해 공통모드 피드백 회로(CMFB, Common Mode FeedBack)의 신호를 바이어스 신호로서 수신할 수 있다. 여기에서, 공통모드 피드백 회로는 완전 차동 신호 시스템의 직류 동작점을 일정하기 유지시키기 위해 사용될 수 있다. 완전 차동 신호 시스템이 공통모드 피드백 회로를 포함하는 경우, 소자 간 미스매치, 공급 전력의 변동 및 공정 오차에 둔감한 완전 차동 신호 시스템에 해당할 수 있다.
입력 신호 수신부(130)는 바이어스 트랜지스터(121)와 각각 연결되고 입력 신호를 수신하는 제1 및 제2 입력 트랜지스터들(131, 132)을 포함할 수 있다. 바이어스 트랜지스터(121)의 일단은 특정 지점에서 분기되어 제1 및 제2 입력 트랜지스터들(131, 132) 각각의 일단과 전기적으로 연결될 수 있다. 예를 들어, 바이어스 트랜지스터(121)의 드레인단은 분기하여 제1 및 제2 입력 트랜지스터들(131, 132)의 소스단에 각각 연결될 수 있다.
일 실시예에서, 입력 신호 수신부(130)는 제1 및 제2 입력 트랜지스터들(131, 132)을 통해 차동 신호를 입력 신호로서 수신할 수 있다. 즉, 입력 신호 수신부(130)는 제1 및 제2 입력 트랜지스터들(131, 132)의 입력 신호 간의 차이로부터 차동 신호를 획득할 수 있다.
신호 적분부(150)는 입력 트랜지스터(131, 132)와 각각 연결되는 제1 및 제2 커패시터들(151, 152)을 포함할 수 있다. 즉, 신호 적분부(150)는 캐패시터로 형성되어 노이즈를 제거할 수 있다. 여기에서, 노이즈는 리셋 노이즈와 트랜지스터 전류에 의한 노이즈를 포함할 수 있고 신호를 적분하여 키우는 역할을 할 수 있다. 장시간 신호를 적분하면 노이즈는 상쇄되어 일정 수준 이상으로 증가하지 않는데 반해 신호는 커패시터 로드에 적분에 되어 증가할 수 있다.
일 실시예에서, 신호 적분부(150)는 제1 동작 트랜지스터(163)와 병렬로 연결되는 제1 커패시터(151) 및 제2 동작 트랜지스터(164)와 병렬로 연결되는 제2 커패시터(152)를 포함할 수 있다. 제1 커패시터(151) 및 제2 커패시터(152)는 제3 스위치 노드(143)의 동작에 따라 개방 또는 단락될 수 있다. 예를 들어, 제1 커패시터(151) 및 제2 커패시터(152)는 제3 스위치 노드(143)가 단락되는 경우 병렬로서 전기적으로 연결될 수 있다.
일 실시예에서, 신호 적분부(150)는 제1 및 제2 커패시터들(151, 152)의 일단을 그라운드 노드로서 공유하고 제1 및 제2 커패시터들(151, 152)의 타단을 스위칭부(140)의 스위치 노드와 연결할 수 있다.
전류 제어부(160)는 커패시터(151, 152)와 각각 병렬로 연결되고 바이어스 신호에 대응되는 소정의 전류를 제공하는 제1 및 제2 전류원들(161, 162)을 포함할 수 있다. 제1 및 제2 전류원들(161, 162)은 바이어스 트랜지스터(121)에서 흐르는 전류에 대응하여 소정의 전류를 접지(180)로 흐르도록 유도하는 역할을 수행할 수 있다. 이를 위하여, 제1 및 제2 전류원들(161, 162)은 제1 및 제2 커패시터들(151, 152)과 각각 병렬로 연결될 수 있다.
또한, 제1 및 제2 전류원들(161, 162)은 일단이 스위칭부(140)와 연결되고 타단은 접지(180)와 연결될 수 있다. 즉, 제1 및 제2 전류원들(161, 162)은 일단에서 스위칭부(140)와 전기적 연결을 통해 스위치 노드를 공유할 수 있고, 타단에서 접지점과 연결되어 그라운드 노드로서 공유할 수 있다.
일 실시예에서, 전류 제어부(160)는 일단이 증폭 신호 출력부(170)에 연결되고 타단이 접지(180)에 연결되는 제1 및 제2 동작 트랜지스터들(163, 164)을 각각 제1 및 제2 전류원(161, 162)으로서 포함할 수 있다. 즉, 전류 제어부(160)는 Vout의 공통전압을 지속적으로 관찰하여 제1 및 제2 동작 트랜지스터들(163, 164)에 흐르는 전류양을 조절함으로써 Vout의 평균값을 유지할 수 있다.
일 실시예에서, 전류 제어부(160)는 제1 및 제2 동작 트랜지스터들(163, 164) 각각의 게이트단을 통해 공통모드 피드백(common mode feedback) 회로와 연결되고 동작 트랜지스터(163, 164)에서 흐르는 전류의 총합이 바이어스 트랜지스터(121)에서 흐르는 전류와 동일하도록 소정의 전류를 제어할 수 있다. 즉, 바이어스 트랜지스터(121)에서 흐르는 전류는 2IC로 같은 양으로 하여, VDD에서 공급된 전류와 접지(180)로 흐르는 전류(2IC)를 일치시킬 수 있다. 이 때, 신호의 크기 vsignal은 상기의 수학식 1을 통해 산출될 수 있다.
일 실시예에서, 바이어스 트랜지스터(121), 입력 트랜지스터(131, 132) 및 동작 트랜지스터(163, 164) 각각은 NMOS 트랜지스터 및 PMOS 트랜지스터 중 어느 하나로 구현될 수 있다. 예를 들어, 도 5에서, 바이어스 트랜지스터(121)와 입력 트랜지스터(131, 132)는 PMOS 트랜지스터로 구성될 수 있고, 동작 트랜지스터(163, 164)는 NMOS 트랜지스터로 구성될 수 있다. 이와 반대로, 바이어스 트랜지스터(121)와 입력 트랜지스터(131, 132)는 NMOS 트랜지스터로 구성될 수 있고, 동작 트랜지스터(163, 164)는 PMOS 트랜지스터로 구성될 수 있음은 물론이다. 한편, 도 5의 경우와 달리 바이어스 트랜지스터(121), 입력 트랜지스터(131, 132) 및 동작 트랜지스터(163, 164) 각각에 대한 NMOS 트랜지스터 및 PMOS 트랜지스터로의 적용은 다양한 조합으로 변환되어 구현될 수도 있다.
스위칭부(140)는 입력 신호 수신부(130)와 신호 적분부(150) 간의 연결을 제어하는 제1 및 제2 스위치 노드들(141, 142)을 포함할 수 있다. 스위치 노드는 제어 신호에 따라 개방(open) 또는 단락(short)의 동작을 수행할 수 있고, 이를 통해 스위칭부(140)는 입력단으로부터 출력단까지의 신호의 흐름을 제어할 수 있다. 한편, 스위칭부(140)의 동작은 프로그래밍을 통해 사전에 설정될 수 있고, 시간의 흐름에 따른 순차적인 스위칭 제어 또는 외부 신호 입력에 따른 동적 스위칭 제어의 동작으로 구현될 수 있다.
또한, 스위칭부(140)는 제1 스위치 노드(141)를 통해 제1 입력 트랜지스터(131) 및 제1 커패시터(151) 간의 전기적 연결을 제어할 수 있고, 제2 스위치 노드(142)를 통해 제2 입력 트랜지스터(132) 및 제2 커패시터(152) 간의 전기적 연결을 제어할 수 있다.
일 실시예에서, 스위칭부(140)는 양단이 각각 입력 신호 수신부(130)와 신호 적분부(150) 사이에 연결되는 제3 스위치 노드(143)를 포함하고, 리셋 신호에 따라 제3 스위치 노드(143)의 단락을 제어할 수 있다. 이 때, 해당 연결점은 신호 적분부(150) 및 증폭 신호 출력부(170) 간의 분기점보다 입력 신호 수신부(130)에 더 가까울 수 있다. 스위칭부(140)는 저잡음 전하 증폭 장치(100)의 동작 전에 초기 동작상태로 리셋(reset)시키는 동작을 수행할 수 있다.
일 실시예에서, 스위칭부(140)는 리셋 신호의 발생 시점으로부터 특정 시간이 경과한 후에 제3 스위치 노드(143)를 개방하고 제1 및 제2 스위치 노드들(141, 142)을 단락할 수 있다. 스위칭부(140)는 사전에 설계된 제어 프로그램에 의해 제어 동작을 수행할 수 있으며, 리셋 신호를 포함한 동작 신호에 따라 제1 내지 제3 스위치 노드들(141 내지 143)의 동작을 제어할 수 있다.
증폭 신호 출력부(170)는 스위치 노드(141, 142)와 커패시터(151, 152) 사이에 각각 연결되고 입력 신호에 관한 증폭 신호를 출력할 수 있다. 한편, 출력전압의 DC 레벨을 일정하게 유지하더라도, 입력전압차에 의해 발생하는 차동전압 입력은 두 개의 입력 트랜지스터들(131, 132) 사이에 상이한 전류를 발생시킬 수 있고, 상이한 전류의 차이에서 DC 전류를 차감한 만큼이 2개의 커패시터들(151, 152)에 충전이 되어 증폭 신호 출력부(170)에 의해 증폭 신호로서 출력될 수 있다.
또한, 출력신호는 도 5의 저잡음 전하 증폭 장치(100)를 오랜시간 동작시킬수록 증가할 수 있다. 본 발명에 따른 저잡음 전하 증폭 장치(100)는 출력신호가 동작시간에 비례하여 증가하는데 반해, 잡음은 증폭되지 않고 일정 수준을 유지하도록 함으로써 신호대 잡음비를 증진시킬 수 있는 회로로서 동작할 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 저잡음 전하 증폭 장치
110: 전원부
120: 바이어스 신호 수신부 121: 바이어스 트랜지스터
130: 입력 신호 수신부
131: 제1 입력 트랜지스터 132: 제2 입력 트랜지스터
140: 스위칭부 141: 제1 스위치 노드
142: 제2 스위치 노드 143: 제3 스위치 노드
150: 신호 적분부
151: 제1 커패시터 152: 제2 커패시터
160: 전류 제어부
161: 제1 전류원 162: 제2 전류원
163: 제1 동작 트랜지스터 164: 제2 동작 트랜지스터
170: 증폭 신호 출력부 180: 접지

Claims (13)

  1. 전원부(110);
    상기 전원부(110)와 연결되고 바이어스 신호를 수신하는 바이어스 트랜지스터를 포함하는 바이어스 신호 수신부(120);
    상기 바이어스 트랜지스터와 각각 연결되고 입력 신호를 수신하는 제1 및 제2 입력 트랜지스터들을 포함하는 입력 신호 수신부(130);
    상기 입력 트랜지스터와 각각 연결된 제1 및 제2 커패시터들을 포함하는 신호 적분부(150);
    상기 커패시터와 각각 병렬로 연결되고 상기 바이어스 신호에 대응되는 소정의 전류를 제공하는 제1 및 제2 전류원들을 포함하는 전류 제어부(160);
    상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 간의 연결을 제어하는 제1 및 제2 스위치 노드들을 포함하는 스위칭부(140); 및
    상기 스위치 노드와 상기 커패시터 사이에 각각 연결되고 상기 입력 신호에 관한 증폭 신호를 출력하는 증폭 신호 출력부(170)를 포함하는 저잡음 전하 증폭 장치.
  2. 제1항에 있어서, 상기 바이어스 신호 수신부(120)는
    상기 바이어스 트랜지스터를 통해 공통모드 피드백 회로(CMFB, Common Mode FeedBack)의 신호를 상기 바이어스 신호로서 수신하는 것을 특징으로 하는 저잡음 전하 증폭 장치.
  3. 제1항에 있어서, 상기 입력 신호 수신부(130)는
    상기 제1 및 제2 입력 트랜지스터들을 통해 차동 신호를 상기 입력 신호로서 수신하는 것을 특징으로 하는 저잡음 전하 증폭 장치.
  4. 제1항에 있어서, 상기 전류 제어부(160)는
    일단이 상기 증폭 신호 출력부(170)에 연결되고 타단이 접지(180)에 연결되는 제1 및 제2 동작 트랜지스터들을 각각 상기 제1 및 제2 전류원으로서 포함하는 것을 특징으로 하는 저잡음 전하 증폭 장치.
  5. 제4항에 있어서, 상기 전류 제어부(160)는
    상기 제1 및 제2 동작 트랜지스터들 각각의 게이트단을 통해 공통모드 피드백 회로와 연결되고 상기 동작 트랜지스터에서 흐르는 전류의 총합이 상기 바이어스 트랜지스터에서 흐르는 전류와 동일하도록 상기 소정의 전류를 제어하는 것을 특징으로 하는 저잡음 전하 증폭 장치.
  6. 제4항에 있어서,
    상기 바이어스 트랜지스터, 상기 입력 트랜지스터 및 상기 동작 트랜지스터 각각은
    NMOS 트랜지스터 및 PMOS 트랜지스터 중 어느 하나로 구현되는 것을 특징으로 하는 저잡음 전하 증폭 장치.
  7. 제1항에 있어서, 상기 스위칭부(140)는
    양단이 각각 상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 사이에 연결 - 해당 연결점은 상기 신호 적분부(150) 및 상기 증폭 신호 출력부(170) 간의 분기점보다 상기 입력 신호 수신부(130)에 더 가까움 - 되는 제3 스위치 노드를 포함하고, 리셋 신호에 따라 상기 제3 스위치 노드의 단락을 제어하는 것을 특징으로 하는 저잡음 전하 증폭 장치.
  8. 제7항에 있어서, 상기 스위칭부(140)는
    상기 리셋 신호의 발생 시점으로부터 특정 시간이 경과한 후에 상기 제3 스위치 노드를 개방하고 상기 제1 및 제2 스위치 노드들을 단락하는 것을 특징으로 하는 저잡음 전하 증폭 장치.
  9. 전압 비교기에 있어서, 전압 증폭단은
    전원부(110);
    상기 전원부(110)와 연결되고 바이어스 신호를 수신하는 바이어스 트랜지스터를 포함하는 바이어스 신호 수신부(120);
    상기 바이어스 트랜지스터와 각각 연결되고 입력 신호를 수신하는 제1 및 제2 입력 트랜지스터들을 포함하는 입력 신호 수신부(130);
    상기 입력 트랜지스터와 각각 연결된 제1 및 제2 커패시터들을 포함하는 신호 적분부(150);
    상기 커패시터와 각각 병렬로 연결되고 상기 바이어스 신호에 대응되는 소정의 전류를 제공하는 제1 및 제2 전류원들을 포함하는 전류 제어부(160);
    상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 간의 연결을 제어하는 제1 및 제2 스위치 노드들을 포함하는 스위칭부(140); 및
    상기 스위치 노드와 상기 커패시터 사이에 각각 연결되고 상기 입력 신호에 관한 증폭 신호를 출력하는 증폭 신호 출력부(170)를 포함하는 저잡음 비교기.
  10. 제9항에 있어서, 상기 바이어스 신호 입력부(120)는
    상기 바이어스 트랜지스터를 통해 공통모드 피드백 회로(CMFB, Common Mode FeedBack)의 신호를 상기 바이어스 신호로서 수신하는 것을 특징으로 하는 저잡음 비교기.
  11. 제9항에 있어서, 상기 전류 제어부(160)는
    일단이 상기 증폭 신호 출력부(170)에 연결되고 타단이 접지(180)에 연결되는 제1 및 제2 동작 트랜지스터들을 각각 상기 제1 및 제2 전류원으로서 포함하는 것을 특징으로 하는 저잡음 비교기.
  12. 제11항에 있어서, 상기 전류 제어부(160)는
    상기 제1 및 제2 동작 트랜지스터들 각각의 게이트단을 통해 공통모드 피드백 회로와 연결되고 상기 동작 트랜지스터에서 흐르는 전류의 총합이 상기 바이어스 트랜지스터에서 흐르는 전류와 동일하도록 상기 소정의 전류를 제어하는 것을 특징으로 하는 저잡음 비교기.
  13. 제11항에 있어서, 상기 스위칭부(140)는
    양단이 각각 상기 입력 신호 수신부(130)와 상기 신호 적분부(150) 사이에 연결 - 해당 연결점은 상기 신호 적분부(150) 및 상기 증폭 신호 출력부(170) 간의 분기점보다 상기 입력 신호 수신부(130)에 더 가까움 - 되는 제3 스위치 노드를 포함하고, 리셋 신호에 따라 상기 제3 스위치 노드의 단락을 제어하는 것을 특징으로 하는 저잡음 비교기.
KR1020200073039A 2020-06-16 2020-06-16 저잡음 전하 증폭 장치 및 비교기 KR20210155602A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200073039A KR20210155602A (ko) 2020-06-16 2020-06-16 저잡음 전하 증폭 장치 및 비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200073039A KR20210155602A (ko) 2020-06-16 2020-06-16 저잡음 전하 증폭 장치 및 비교기

Publications (1)

Publication Number Publication Date
KR20210155602A true KR20210155602A (ko) 2021-12-23

Family

ID=79175828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200073039A KR20210155602A (ko) 2020-06-16 2020-06-16 저잡음 전하 증폭 장치 및 비교기

Country Status (1)

Country Link
KR (1) KR20210155602A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114884470A (zh) * 2022-05-11 2022-08-09 锐石创芯(深圳)科技股份有限公司 低噪声放大电路及低噪声放大器结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200255365Y1 (ko) 2001-07-20 2001-12-13 에스브이 주식회사 가속도센서용 정전형 전하증폭기
KR101809542B1 (ko) 2011-12-26 2017-12-18 삼성전자주식회사 스위칭 회로, 이를 포함하는 전하량 검출 증폭기 및 광자 계수 검출 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200255365Y1 (ko) 2001-07-20 2001-12-13 에스브이 주식회사 가속도센서용 정전형 전하증폭기
KR101809542B1 (ko) 2011-12-26 2017-12-18 삼성전자주식회사 스위칭 회로, 이를 포함하는 전하량 검출 증폭기 및 광자 계수 검출 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114884470A (zh) * 2022-05-11 2022-08-09 锐石创芯(深圳)科技股份有限公司 低噪声放大电路及低噪声放大器结构

Similar Documents

Publication Publication Date Title
US20130169361A1 (en) Multi-Stage Fully Differential Amplifier with Controlled Common Mode Voltage
US11402456B2 (en) High voltage current sensing circuit with adaptive calibration
EP3621199B1 (en) Instrumentation amplifier
US20070229156A1 (en) Class ab folded cascode stage and method for low noise, low power, low-offset operational amplilier
US6624405B1 (en) BIST for testing a current-voltage conversion amplifier
US7239204B2 (en) Current shunt instrumentation amplifier with extended bipolar input common mode range
US8143880B2 (en) Dual-range measurement of electrical current
WO2001008301A1 (en) Low noise differential input, differential output amplifier and method
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
US8487697B2 (en) Fully differential autozeroing amplifier
US10816613B2 (en) Magnetic sensor circuit
KR20230133904A (ko) 전류 감지 회로
US6531921B2 (en) Operational amplifier
US7821245B2 (en) Voltage transformation circuit
KR20210155602A (ko) 저잡음 전하 증폭 장치 및 비교기
US5703477A (en) Current driver circuit with transverse current regulation
KR20050034596A (ko) 증폭 회로
US6262628B1 (en) Differential amplifier circuit
JP4371618B2 (ja) 差動増幅回路
EP2779445A1 (en) Three Stage Amplifier
CN106018916B (zh) 一种开关压降可配置电流检测精准的电源开关电路结构
CN110460338B (zh) 一种采样保持电路
JP2001251149A (ja) 増幅回路
US8665024B2 (en) Control of minimum current in output transistors of an amplifier output stage
Zhang et al. A High Accuracy and Wide Input Voltage Range Current Sense Amplifier for Bidirectional High-Side and Low-Side Current-Sensing