KR20110014428A - 대칭 계조전압을 출력하는 디스플레이 드라이버 회로 - Google Patents

대칭 계조전압을 출력하는 디스플레이 드라이버 회로 Download PDF

Info

Publication number
KR20110014428A
KR20110014428A KR1020090072092A KR20090072092A KR20110014428A KR 20110014428 A KR20110014428 A KR 20110014428A KR 1020090072092 A KR1020090072092 A KR 1020090072092A KR 20090072092 A KR20090072092 A KR 20090072092A KR 20110014428 A KR20110014428 A KR 20110014428A
Authority
KR
South Korea
Prior art keywords
voltage
gamma
voltages
gray
positive
Prior art date
Application number
KR1020090072092A
Other languages
English (en)
Inventor
김인석
이재구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090072092A priority Critical patent/KR20110014428A/ko
Priority to US12/766,508 priority patent/US8525765B2/en
Publication of KR20110014428A publication Critical patent/KR20110014428A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 대칭 계조전압을 출력하는 디스플레이 드라이버 회로를 공개한다. 본 발명의 디스플레이 드라이버 회로는 서로 대칭으로 형성되는 복수개의 저항으로 형성되는 파지티브 저항 스트링과 네거티브 저항 스트링을 구비하고, 극성 선택 신호에 응답하여 파지티브 저항 스트링 또는 네거티브 저항 스트링 중 하나로 감마 전압을 인가하여 파지티브 계조전압 및 네거 티브 계조전압을 생성하여 출력할 수 있다. 따라서 본 발명의 디스플레이 드라이버 회로는 감마전압을 변화하지 않고, 고속으로 저전력을 소모하여 대칭 계조전압을 출력할 수 있다.

Description

대칭 계조전압을 출력하는 디스플레이 드라이버 회로{Display driver circuit outputting symmetry grayscale voltage}
본 발명은 디스플레이 드라이버 회로에 관한 것으로서, 특히 저전력을 소모하여 고속으로 대칭 계조전압을 출력하는 디스플레이 드라이버 회로에 관한 것이다.
디스플레이 장치 중 액정 디스플레이 장치는 복수개의 화소부를 구비하는 패널을 구비한다. 그리고 각 화소부마다 스위칭 소자 및 화소 전극이 형성된 어레이 기판과, 어레이 기판에 대향되며 공통 전극이 형성된 대향 기판 및 어레이 기판과 대향 기판 사이에 액정층을 포함하며, 액정층에 인위적으로 전계를 인가하여 광 투과율(transmissivity)을 제어함으로써 영상을 표시한다. 즉 화소 전극과 공통 전극사이에 인가되는 전압 차에 의해 액정층의 투과율이 조절된다.
그러나 공통 전극과 화소 전극에 인가되는 전압에 의해 액정층에 계속적으로 동일한 방향의 전계가 인가되면, 액정층에 열화가 발생하게 된다. 이러한 액정층의 열화를 방지하기 위해서 디스플레이 장치의 패널을 구동하는 디스플레이 드라이버 회로는 액정층에 인가되는 전계의 방향이 한 방향으로 고정되지 않도록 공통 전 극에 대한 각 화소 전극의 극성을 주기적으로 반전시켜 사용하고 있다. 화소 전극으로 인가되는 2가지 극성의 계조전압(grayscale voltage)은 파지티브(Positive) 계조전압 및 네거티브(Negative) 계조전압으로 구분된다. 그리고 디스플레이 드라이버 회로가 화소 전극의 극성을 반전시키는 방식으로는 도트 반전, 라인 반전, 수직 주기 반전 및 프레임 반전 등의 방식이 사용된다.
기존의 디스플레이 드라이버 회로는 화소의 극성을 반전시키는 경우, 즉 파지티브 계조전압을 출력한 후에 네거티브 계조전압을 출력하거나, 네거티브 계조전압을 출력한 후에 파지티브 계조전압을 출력하는 경우에 감마전압을 출력하는 버퍼 또는 앰프의 입력 신호 및 출력 신호의 전압 레벨이 풀 스윙(Full swing)을 하기 때문에 계조전압을 출력하는데 지연이 발생하고 많은 전류를 소비하게 된다. 즉 감마전압이 변화하고, 변화된 감마전압에 대응하여 파지티브 및 네거티브 계조전압을 생성하므로 지연 시간이 있었다. 그러나 패널의 크기가 점차로 증가함에 따라 계조전압을 출력해야하는 시간은 더 짧아지고 있다. 기존의 디스플레이 드라이버 회로는 이러한 지연 시간을 줄이기 위해서 많은 전류를 소모하여야 하였다.
본 발명의 목적은 저전력을 소모하여 고속으로 대칭 계조전압을 출력하는 디스플레이 드라이버 회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 디스플레이 드라이버 회로는 제1 및 제2 전원 전압을 인가받아 전압 분배하여 최대 및 최소 기준 전압을 선택하여 출력하는 기준전압 선택부, 및 상기 최대 및 최소 기준 전압을 인가받아 전압 분배하여 m개(m은 2이상의 자연수)의 감마 전압을 생성하고, 상기 m개의 감마 전압을 이용하여 상기 최소 기준전압 레벨부터 상기 최대 기준전압 레벨로 전압 레벨이 증가하는 제1 내지 제 n(n은 m보다 큰 자연수) 파지티브 계조전압 또는 상기 최대 기준전압 레벨부터 상기 최소 기준전압 레벨로 전압 레벨이 감소하는 제1 내지 제 n 네거티브 계조전압을 생성하는 감마전압 선택부를 구비하는 계조전압 발생부를 구비하고, 상기 제1 파지티브 계조전압부터 상기 제n 파지티브 계조전압까지 전압 크기의 변화와 상기 제1 네거티브 계조전압부터 상기 제n 네거티브 계조전압까지 전압 크기의 변화는 동일한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 기준전압 선택부는 상기 제1 및 제2 전원 전압 사이에 직렬로 연결되는 복수개의 제1 저항을 구비하여 전압 분배하는 제1 저항 스트링, 최대 기준 전압 선택 신호에 응답하여 상기 제1 저항 스트링에 의해 분배되는 전압 중 하나의 전압을 선택하여 최대 기준전압으로서 출력하는 최 대 기준 전압 선택기, 최소 기준 전압 선택 신호에 응답하여 상기 제1 저항 스트링에 의해 분배되는 전압 중 상기 최대 기준전압보다 낮은 전압레벨을 갖는 하나의 전압을 선택하여 최소 기준전압으로서 출력하는 최소 기준 전압 선택기, 상기 최대 기준전압을 인가받아 버퍼링하여 상기 m개의 감마 전압 중 가장 높은 전압 레벨을 갖는 최대 감마전압을 출력하는 제1 기준 버퍼, 및 상기 최소 기준전압을 인가받아 버퍼링하여 상기 m개의 감마 전압 중 가장 낮은 전압 레벨을 갖는 최소 감마전압을 출력하는 제2 기준 버퍼를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 감마전압 선택부는 복수개의 감마 선택 신호에 응답하여 상기 최대 및 최소 감마전압을 인가받아 전압 분배하여 m개의 감마전압을 생성하는 감마 전압 생성부, 상기 극성 선택 신호에 응답하여 파지티브 저항 스트링 또는 네거티브 저항 스트링 중 선택된 저항 스트링의 복수개의 노드 중 대응하는 노드로 상기 m개의 감마전압을 인가하는 저항 선택부, 각각 대응하는 노드로 상기 m개의 감마전압을 인가받아 전압 분배하여 전압 레벨이 차례로 증가하는 상기 n개의 파지티브 계조전압 및 전압 레벨이 차례로 감소하는 상기 n개의 네거티브 계조전압을 각각 발생하는 상기 파지티브 저항 스트링과 상기 네거티브 저항 스트링을 구비하는 저항 스트링부, 및 상기 극성 선택 신호에 응답하여 상기 파지티브 저항 스트링 또는 상기 네거티브 저항 스트링 중 선택된 저항 스트링으로부터 상기 계조전압을 인가받아 상기 선택 계조전압을 출력하는 계조전압 선택부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 감마전압 생성부는 상기 최대 및 최소 감마전압을 사이에 직렬로 연결되는 복수개의 제2 저항을 구비하여 전압 분배하는 제2 저항 스트링, 및 상기 복수개의 감마 선택 신호에 응답하여 상기 제2 저항 스트링에 의해 분배된 전압 중 m-2개의 전압을 선택하여 m-2개의 상기 감마전압을 출력하는 감마 선택부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 파지티브 저항 스트링은 직렬로 연결되는 복수개의 제3 저항을 구비하고, 상기 m개의 감마전압을 인가받아 전압 분배하여 상기 n개의 파지티브 계조전압을 발생하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 네거티브 저항 스트링은 상기 복수개의 제3 저항과 동일한 저항값을 갖고 직렬로 연결되는 복수개의 제4 저항을 구비하고, 상기 m개의 감마전압을 인가받아 전압 분배하여 상기 n개의 네거티브 계조전압을 발생하며, 상기 복수개의 제4 저항은 상기 복수개의 제3 저항의 배치 순서와 반대로 배치되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 저항 선택부는 상기 극성 선택 신호에 응답하여 상기 최대 감마전압을 상기 파지티브 저항 스트링 또는 상기 네거티브 저항 스트링 중 선택된 저항 스트링의 일단으로 인가하는 제1 극성 선택기, 상기 극성 선택 신호에 응답하여 상기 최소 감마전압을 상기 파지티브 저항 스트링 또는 상기 선택된 저항 스트링의 타단으로 인가하는 제2 극성 선택기, 상기 m-2 개의 감마전압을 인가받고, 상기 극성 선택 신호에 응답하여 상기 선택된 저항 스트링의 대응하는 노드로 상기 m-2 개의 감마전압을 출력하는 감마 선택 버퍼부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 계조전압 발생부는 상기 극성 선택 신호에 응답하여 상기 최소 감마전압보다 낮은 전압 레벨을 갖는 제1 공통 전압 또는 상기 최대 감마전압보다 높은 전압 레벨을 갖는 제2 공통 전압을 생성하여 출력하는 공통 전압 생성부를 추가로 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 계조전압 발생부는 상기 최대 및 최소 기준 전압 선택 신호를 출력하는 기준전압 선택 레지스터, 상기 복수개의 감마 선택 신호를 출력하는 감마 선택 레지스터, 및 극성 신호에 응답하여 상기 극성 선택 신호를 출력하는 극성 선택 레지스터를 추가로 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 디스플레이 드라이버 회로는 외부에서 인가되는 이미지 데이터 및 명령에 응답하여 소스 드라이버 제어 신호, 게이트 드라이버 제어 신호 및 상기 극성 신호를 출력하는 제어부, 상기 소스 드라이버 제어 신호에 응답하여 상기 선택 계조전압을 인가받아 디스플레이 패널의 데이터 라인들로 디스플레이 데이터 전압을 인가하는 소스 드라이버, 및 상기 게이트 드라이버 제어 신호에 응답하여 상기 디스플레이 패널의 게이트 라인들에 게이트 온 전압을 인가하는 게이트 드라이버를 추가로 더 구비하는 것을 특징으로 한다.
따라서, 본 발명의 디스플레이 드라이버 회로는 계조전압 발생부가 대칭으로 형성되는 파지티브 저항 스트링과 네거티브 저항 스트링을 구비하고, 극성 선택 신호에 응답하여 파지티브 또는 네거티브 저항 스트링 중 하나로 최대 및 최소 감마전압을 인가하여 감마전압의 변화없이 복수개의 파지티브 계조전압 및 복수개의 네 거티브 계조전압을 발생할 수 있다. 따라서 계조전압의 극성이 바뀌어도 계조전압 발생부가 감마전압을 변화하지 않으므로 적은 전류를 소모하여 고속으로 대칭 계조전압을 생성할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 디스플레이 드라이버 회로를 설명하면 다음과 같다.
도 1 은 본 발명에 따른 계조전압 발생기의 일예를 나타내는 도면이다.
도 1 에서 계조전압 발생부(100)는 기준전압 선택 레지스터(110), 기준전압 선택부(120), 감마 선택 레지스터(130), 극성 선택 레지스터(140) 및 감마전압 선택부(150)를 구비한다.
기준전압 선택 레지스터(110)는 기준전압 선택부(120)로 최대 기준전압 선택신호(maxsr)와 최소 기준전압 선택신호(minsr)를 기준전압 선택부(120)로 출력한다. 최대 기준전압 선택신호(maxsr)와 최소 기준전압 선택신호(minsr)는 각각 최대 기준전압 선택 레지스터와 최소 기준전압 선택 레지스터에 미리 지정되어 있을 수도 있으며, 외부로부터 인가받을 수도 있다.
기준전압 선택부(120)는 제1 저항 스트링(R-ST1), 최대 기준전압 선택기(121), 최소 기준전압 선택기(122)와 제1 및 제2 기준 버퍼(123, 124)를 구비한다.
제1 저항 스트링(resistor string)(R-ST1)은 제1 전원전압(VDD)과 제2 전원전압(VGS) 사이에 직렬로 연결된 복수개의 저항을 구비하여, 제1 전원전압(VDD)과 제2 전원전압(VGS) 사이의 전압 레벨을 갖는 복수개의 전압을 출력한다.
최대 기준전압 선택기(121)는 기준전압 선택 레지스터(110)에서 출력되는 최대 기준전압 선택신호(maxsr)에 응답하여 제1 저항 스트링(R-ST1)에서 출력되는 복수개의 전압 중 최대 기준전압(Vmax)을 선택하여 출력하고, 최소 기준전압 선택기(122)는 기준전압 선택 레지스터(110)에서 출력되는 최소 기준전압 선택신호(minsr)에 응답하여 제1 저항 스트링(R-ST1)에서 출력되는 복수개의 전압 중 최소 기준전압(Vmin)을 선택하여 출력한다. 여기서 최대 기준전압 선택기(121)는 직렬로 연결되는 제1 저항 스트링(R-ST1)의 복수개의 저항 중 가운데 배치된 저항(Rmid)과 제1 전원전압(VDD) 사이에서 출력되는 전압들 중 하나의 전압을 선택하여 최대 기준전압(Vmax)으로 출력하고, 최소 기준전압 선택기(122)는 가운데 배치된 저항(Rmid)과 제2 전원전압(VGS) 사이에서 출력되는 전압들 중 하나의 전압을 선택하여 최소 기준전압(Vmin)으로 출력한다. 최대 및 최소 기준전압 선택기(121, 122)는 먹스(Mux) 또는 디코더(decoder)로 구현될 수 있다.
제1 및 제2 기준 버퍼(123, 124)는 각각 최대 기준전압 및 최소 기준전압을 인가받아 버퍼링하여 최대 및 최소 감마전압(GVmax, GVmin)을 출력한다.
감마 선택 레지스터(130)는 복수개의 감마 선택신호(gssr)를 출력한다. 복수개의 감마 선택신호(gssr)는 최대 및 최소 기준전압 선택신호(maxsr, minsr)와 마찬가지로 감마 선택 레지스터(130)에 미리 지정되어 있을 수도 있으며, 외부로부터 인가받을 수도 있다.
그리고 극성 선택 레지스터(140)는 극성 신호(PS)에 응답하여 극성 선택 신 호(pss)를 출력한다. 극성 신호(PS)는 디스플레이 드라이버 회로의 제어부(미도시)에서 인가받을 수 있으며, 계조전압 발생부(100)가 정해진 타이밍에 파지티브 및 네거티브 계조전압을 정확하게 출력하도록 제어하기 위한 제어 신호이다.
감마전압 조절부(150)는 제1 및 제2 극성 선택기(151, 152), 제2 저항 스트링(R-ST2), 감마 선택부(153) 감마 버퍼부(154), 파지티브 및 네거티브 저항 스트링(PR-ST, NR-ST) 및 계조전압 선택부(155)를 구비한다.
제1 극성 선택기(151)는 최대 감마전압(GVmax)을 인가받고, 극성 선택 레지스터(140)에서 인가되는 극성 선택 신호(pss)에 응답하여 파지티브 저항 스트링(PR-ST) 또는 네거티브 저항 스트링(NR-ST)의 일단으로 최대 감마전압(GVmax)을 제64 파지티브 계조전압(VP64) 또는 제1 네거티브 계조전압(VN0)로서 인가한다. 그리고 제2 극성 선택기(152)는 최소 감마전압(GVmin)을 인가받고, 극성 선택 신호(pss)에 응답하여 파지티브 저항 스트링(PR-ST) 또는 네거티브 저항 스트링(NR-ST)의 타단으로 최소 감마전압(GVmin)을 제1 파지티브 계조전압(VP0) 또는 제64 네거티브 계조전압(VN64)로서 인가한다.
본 발명에서는 계조전압 발생부(100)가 제1 극성 및 제2 극성의 계조전압을 출력하고, 제1 극성 및 제2 극성 계조전압은 각각 64개의 계조전압(VP0 ~ VP63, VN0 ~ VN63)으로 출력되는 것으로 가정한다. 여기서 제1 극성 계조전압이 파지티브 계조전압이고, 제2 극성이 네거티브 계조전압인 것으로 가정한다. 따라서 기준전압 선택부(120)에서 출력되는 최대 기준전압 및 최소 기준전압이 각각 제1 및 제64 파지티브 계조전압(VP0, VP63) 및 제1 및 제64 네거티브 계조전압(VN0, VN63)으 로 출력된다. 그러나 각각의 계조전압 발생기가 출력하는 계조전압의 개수는 조절할 수 있다. 계조전압 발생부(100)가 출력하는 계조전압의 개수가 n개(n은 2보다 큰 자연수)인 경우, 제1 및 제2 기준 버퍼(123, 124)에서 출력되는 최대 및 최소 기준전압은 각각 제n 및 제1 파지티브 계조전압(VPn-1, VP0) 또는 제1 및 제n 네거티브 계조전압(VN0, VNn-1)로서 출력될 것이다.
한편 제2 저항 스트링(R-ST2)은 최대 및 최소 감마전압(GVmax, GVmin) 사이에 직렬로 연결되는 복수개의 저항을 및 2개의 스위치(SW1, SW2)를 구비하여, 복수개의 감마전압(GV1 ~ GV9)을 출력한다. 2개의 스위치(SW1, SW2)는 제2 저항 스트링(R-ST2)의 양단에 배치되는 저항과 병렬로 연결되고, 각각 감마 선택신호(gssr)에 응답하여 온/오프 된다. 즉 2개의 스위치(SW1, SW2)가 온/오프 됨에 따라 제2 저항 스트링(R-ST2)에서 출력되는 복수개의 감마전압의 전압 레벨이 가변된다.
감마 선택부(153)는 복수개의 감마 선택기(GS1 ~ GS9)를 구비한다. 각각의 감마 선택기(GS1 ~ GS9)는 복수개의 감마 선택신호(gssr)중에서 대응하는 감마 선택신호에 응답하여 제2 저항 스트링(R-ST2)에서 출력되는 복수개의 감마전압 중 하나를 선택하여 출력한다. 제1 내지 제9 감마 선택기(GS1 ~ GS9)는 순차적으로 제2 저항 스트링(R-ST2)에서 출력되는 복수개의 감마전압 중 낮은 전압을 선택한다. 제2 감마 선택기(GS2)는 제2 저항 스트링(R-ST2)에서 제1 감마 선택기(GS1)보다 낮은 전압 레벨을 갖는 복수개의 감마전압 중 하나(GV2)를 선택하여 출력하고, 제3 감마 선택기(GS3)는 제2 저항 스트링(R-ST2)에서 제2 감마 선택기(GS2)보다 낮은 전압 레벨을 갖는 복수개의 감마전압 중 하나(GV3)를 선택하여 출력하며, 제9 감마 선택기(GS9)는 제2 저항 스트링(R-ST2)에서 제8 감마 선택기(GS8)보다 낮은 전압 레벨을 갖는 복수개의 감마전압 중 하나(GV9)를 선택하여 출력한다. 따라서 제1 내지 제9 감마 선택기(GS1 ~ GS9)에서 각각 출력되는 감마전압은 순차적으로 낮은 전압 레벨을 갖는다. 도 1 에서는 감마 선택부(153)가 9개의 감마 선택기(GS1 ~ GS9)를 구비하는 것으로 도시하였으나, 감마 선택기(GS1 ~ GS9)의 개수는 다양하게 조절 가능하다. 감마 선택부(153)에서 출력되는 감마전압(GV1 ~ GV9)은 디스플레이 패널이 갖는 감마 특성 곡선 중 일부 포인트에 매칭되어 출력된다. 특히 감마전압(GV1 ~ GV9)은 대부분 감마 특성 곡선의 변화가 큰 변곡점을 기준으로 인접 포인트에 매칭된다. 그리고 감마 선택부(153)에 구비되는 감마 선택기(GS1 ~ GS9)의 개수가 많을수록, 감마 선택부(153)에서 출력되는 감마전압의 개수가 많아지므로, 감마 선택부(153)에서 출력되는 감마전압이 감마 특성 곡선에 근사적으로 접근하게 된다. 감마 선택기(GS1 ~ GS9)는 최대 및 최소 기준전압 선택기(121, 122)와 마찬가지로 먹스 또는 디코더로 구현가능하다. 그러나 감마 선택기(GS1 ~ GS9)의 개수가 많을수록, 계조전압 발생부의 크기는 급격하게 커지게 되므로, 설계 시에 감마 선택기(GS1 ~ GS9)의 개수를 적절히 조절해야 한다.
감마 버퍼부(154)는 복수개의 감마 선택 버퍼(GSB1 ~ GSB9)를 구비한다. 감마 선택 버퍼(GSB1 ~ GSB9)는 감마 선택기(GS1 ~ GS9)와 동일한 개수로 구비되어 각각 대응하는 감마 선택기(GS1 ~ GS9)에서 인가되는 감마전압(GV1 ~ GV9)을 인가받아 버퍼링하여 출력한다. 즉 감마 선택 버퍼(GSB1 ~ GSB9)는 각각 감마 선택기(GS1 ~ GS9) 중 하나의 감마 선택기에 대응하며, 대응하는 감마 선택기에서 출력 되는 감마전압을 인가받아 버퍼링하여 출력한다. 그리고 감마 선택 버퍼(GSB1 ~ GSB9) 중 감마 선택기(GS1, GS9)에 대응하는 감마 선택 버퍼(GSB1, GSB9)는 각각 감마 선택기(GS1, GS9)에서 출력되는 감마전압을 버퍼링하여 제2 네거티브 및 제63 파지티브 계조전압(VP62, VN2)과 제2 파지티브 및 제63 네거티브 계조전압(VP1, VN62)을 출력한다. 여기서 제2 및 제63 파지티브 계조전압(VP1, VP62)과 제2 및 제63 네거티브 계조전압(GVN1, GVN62)은 계조전압 발생부(100)가 64개로 가정하였기 때문이며, 출력하는 계조전압의 개수가 n개(n은 2보다 큰 자연수)인 경우, 제1 감마 선택 버퍼(GSB1)는 제n-1 파지티브 계조전압(VPn-2)과 제2 네거티브 계조전압(VN1)을 출력하고, 제9 감마 선택 버퍼(GSB9)는 제2 파지티브 계조전압(VP1)과 제n-1 네거티브 계조전압(VNn-2)을 출력할 것이다.
파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)은 서로 대칭되는 저항 스트링으로 네거티브 저항 스트링(NR-ST)은 파지티브 저항 스트링(PR-ST)의 복수개의 저항을 반대 순서로 배치한 저항 스트링이다. 즉 파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)은 각각 복수개의 저항(PR1 ~ PRk, NR1 ~ NRk)을 구비하고, 파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)의 각각의 동일 넘버의 저항은 동일한 저항값을 갖는다.
파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)은 각각 일단으로 제1 극성 선택기(151)에서 인가되는 제64 파지티브 계조전압(VP63) 및 제1 네거티브 계조전압(VN0)을 인가받고, 타단으로 제2 극성 선택기(152)에서 인가되는 제1 파지티브 계조전압(VP0) 및 제64 네거티브 계조전압(VN63)을 인가받는다. 그 리고 파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)은 각각 직렬로 연결되는 복수개의 저항을 구비하여 복수개의 파지티브 계조전압(VP1 ~ VP62) 및 복수개의 네거티브 계조전압(VN1 ~ VN62)을 출력한다. 여기서 제1 극성 선택기(151)에서 인가되는 제64 파지티브 계조전압(VP63) 및 제1 네거티브 계조전압(VN0)은 극성 선택 신호(pss)에 응답하여 파지티브 저항 스트링(PR-ST)으로 최대 감마전압(GVmax)이 인가되는지 네거티브 저항 스트링(NR-ST)으로 최대 감마전압(GVmax)이 인가되는지의 차이이며, 실제에 있어서 제64 파지티브 계조전압(VP63) 및 제1 네거티브 계조전압(VN0)은 모두 최대 감마전압(GVmax)과 동일한 전압 레벨을 갖는다. 유사하게 제2 극성 선택기(152)에서 인가되는 제1 파지티브 계조전압(VP0) 및 제64 네거티브 계조전압(VN63)은 극성 선택 신호(pss)에 응답하여 파지티브 저항 스트링(PR-ST)으로 최소 감마전압(GVmin)이 인가되는지, 네거티브 저항 스트링(NR-ST)으로 최소 감마전압(GVmin)이 인가되는지의 차이이며, 실제에 있어서 제1 파지티브 계조전압(VP0) 및 제64 네거티브 계조전압(VN63)은 모두 최소 감마전압(GVmin)과 동일한 전압 레벨을 갖는다.
즉 제1 및 제2 극성 선택기(151, 152)는 파지티브 저항 스트링(PR-ST) 또는 네거티브 저항 스트링(NR-ST) 중 하나의 저항 스트링을 선택하여 선택된 저항 스트링의 양단으로 최대 감마전압(GVmax) 및 최소 감마전압(GVmin)을 인가한다. 따라서 제1 및 제2 극성 선택기(151, 152)에 인가되는 전압은 극성 선택 신호(pss)에 무관하게 각각 최대 감마전압(GVmax) 및 최소 감마전압(GVmin)으로 고정된다. 즉 극성 선택 신호(pss)에 따라 제1 및 제2 극성 선택기(151, 152)의 입력 신호가 스 윙하지 않는다.
복수개의 감마 선택 버퍼(GSB1 ~ GSB9)는 대응하는 감마전압(GV1 ~ GV9)을 버퍼링하고, 극성 선택 신호(pss)에 응답하여 파지티브 저항 스트링(PR-ST) 또는 네거티브 저항 스트링(NR-ST) 중 하나의 저항 스트링을 선택하여, 선택된 저항 스트링의 복수개의 저항 각각의 사이의 복수개의 노드 중 대응하는 노드로 버퍼링된 감마전압(GV1 ~ GV9)을 인가한다.
복수개의 파지티브 계조전압(VP0 ~ VP63)은 파지티브 저항 스트링(PR-ST)의 복수개의 노드를 통해 출력되고, 복수개의 네거티브 계조전압(VN0 ~ VN63)은 네거티브 저항 스트링(NR-ST)의 복수개의 노드를 통해 출력된다. 파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)에서 감마전압(GV1 ~ GV9)이 인가되는 노드는 출력되어야 하는 파지티브 및 네거티브 계조전압(VP0 ~ VP63, VN0 ~ VN63)의 감마 특성 곡선에 의해 고정된다. 그리고 파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)에서 감마전압(GV1 ~ GV9)이 인가되는 노드의 전압 레벨은 감마전압(GV1 ~ GV9)에 의해 전압 레벨이 고정되므로, 파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)에서 감마전압(GV1 ~ GV9)이 인가되는 노드 사이의 노드에는 적어도 하나의 저항에 의해 전압이 분배되어 인가된다.
또한 도 1 에 도시한 바와 같이, 제1 내지 제9 감마 선택 버퍼(GSB1 ~ GSB9) 중 가운데 배치된 제5 감마 선택 버퍼(GSB5)가 제1 파지티브 계조전압(VP0)과 제64 파지티브 계조전압(VP63) 사이의 가운데 전압 레벨을 갖는 중앙 파지티브 계조전압(VPC)을 출력한다면, 파지티브 저항 스트링(PR-ST)와 네거티브 저항 스트링(NR- ST)이 서로 대칭이므로, 제5 감마 선택 버퍼(GSB5)는 제1 네거티브 계조전압(VN0)과 제64 네거티브 계조전압(VN63) 사이의 가운데 전압 레벨을 갖는 중앙 네거티브 계조전압(VNC)을 출력 할 수 있다. 그리고 복수개의 감마 선택 버퍼(GSB1 ~ GSB9)는 파지티브 및 네거티브 저항 스트링(PR-ST, NR-ST)에서 서로 대응하지 않는 위치를 지적할 수도 있다. 즉 제1 감마 선택 버퍼(GSB1)가 제63 파지티브 계조전압(VP62)를 출력하더라도, 제1 감마 선택 버퍼(GSB1)는 제63 파지티브 계조전압(VP62)에 대응하는 제2 네거티브 계조전압(VN1)이 아니라 제3 네거티브 계조전압(VN2)을 출력할 수도 있다. 즉 각각의 감마 선택 버퍼(GSB1 ~ GSB9)가 출력하는 파지티브 및 네거티브 계조전압은 패널의 감마 특성 곡선에 따라 조절될 수 있다.
여기서 파지티브 저항 스트링(PR-ST) 및 네거티브 저항 스트링(NR-ST)의 복수개의 저항 각각은 감마 특성 곡선의 특성을 고려하여 동일한 저항값을 가지지 않을 수 있다. 그러나 만일 파지티브 저항 스트링(PR-ST)의 복수개의 저항이 동일한 저항값을 가진다면, 네거티브 저항 스트링(NR-ST)은 파지티브 저항 스트링(PR-ST)과 동일한 저항 스트링으로 구성될 것이다. 감마전압 선택부(150)에서 파지티브 및 네거티브 저항 스트링(PR-ST, NR-ST)은 저항 스트링부로 구분되어 감마전압 선택부(150)의 외부에 배치될 수도 있다.
계조전압 선택부(155)는 극성 선택 신호(pss)에 응답하여 파지티브 저항 스트링(PR-ST)에서 인가되는 파지티브 계조전압(VP0 ~ VP63) 또는 네거티브 저항 스트링(NR-ST)에서 인가되는 네거티브 계조전압(VN0 ~ VN63) 중 하나를 선택하여 선택 계조전압(GSV)을 출력한다. 즉 극성 선택 신호(pss)에 응답하여 대칭 계조전 압(VP0 ~ VP63, VN0 ~ VN63)을 출력할 수 있다.
따라서 상기한 도 1 의 계조전압 발생부(100)는 극성 신호(PS)에 응답하여 파지티브 계조전압(VP0 ~ VP63) 및 파지티브 계조전압에 대칭되는 네거티브 계조전압(VN0 ~ VN63)을 출력할 수 있을 뿐만 아니라, 파지티브 및 네거티브 계조전압(VP0 ~ VP63, VN0 ~ VN63)을 번갈아가며 출력하는 경우에도 감마전압(GVmax, GVmin, GV1 ~ GV9)이 변화하지 않으므로, 제1 및 제2 기준 버퍼(123, 124), 제1 및 제2 극성 선택기(151, 152)와 제1 내지 제9 감마 선택 버퍼(GSB1 ~ GSB9)가 출력 또는 입력 신호를 스윙하지 않는다. 따라서 대칭 계조전압(VP0 ~ VP63, VN0 ~ VN63)을 출력하기 위한 지연 시간이 매우 짧다. 또한 고속으로 대칭 계조전압(VP0 ~ VP63, VN0 ~ VN63)을 생성할 수 있다.
또한 도시하지 않았으나 도 1 의 계조전압 발생부(100)는 공통 전극(미도시)로 인가되는 공통 전압을 생성하기 위한 공통 전압 생성부를 추가로 더 구비할 수 있다. 상기한 화소 전극의 극성을 반전시키는 방식을 사용하는 디스플레이 드라이버 회로는 화소 전극으로 파지티브 및 네거티브 계조전압(VP0 ~ VP63, VN0 ~ VN63)을 인가할 뿐만 아니라, 공통 전극으로도 파지티브 및 네거티브 계조전압(VP0 ~ VP63, VN0 ~ VN63) 각각에 대응하는 제1 공통 전압 및 제2 공통 전압을 인가해야 할 수 있다. 이 경우에 공통 전압 생성부(미도시)는 극성 선택 신호(pss)에 응답하여 제1 및 제2 공통 전압을 생성할 수 있을 것이다.
도 2 는 도 1 의 계조전압 발생기에서 발생되는 대칭 계조전압을 설명하기 위한 도면으로 계조전압(V)과 투과율(T) 사이의 관계를 나타내는 V-T 그래프이다.
도 1 을 참조하여 도 2 의 대칭 계조전압을 설명하면, 도 2 에 도시된 바와 같이 파지티브 계조전압 특성 곡선(VP)에서 복수개의 파지티브 계조전압(VP0 ~ VP63)은 증가하는 전압 레벨을 갖는 반면에 네거티브 계조전압 특성 곡선(VN)에서 복수개의 네거티브 계조전압(VN0 ~ VN63)은 감소하는 전압 레벨을 갖는다. 그리고 제1 파지티브 계조전압(VP0)과 제64 네거티브 계조전압(VN63)은 최소 감마전압(GVmin)과 동일한 전압 레벨을 가지며, 제1 네거티브 계조전압(VN0)과 제64 파지티브 계조전압(VP63)은 최대 감마전압(GVmax)과 동일한 전압 레벨을 갖는다. 또한 중앙 파지티브 계조전압(VPC)과 중앙 네거티브 계조전압(VNC)도 동일한 전압 레벨을 갖는다. 그리고 파지티브 및 네거티브 계조전압 특성 곡선(VP, VN)은 중앙 파지티브 계조전압(VPC) 및 중앙 네거티브 계조전압(VNC)을 기준으로 전압(V)에 대해 대칭인 형태를 갖는다.
한편 제1 공통 전압(Vcom1)은 제1 파지티브 계조전압(VP0)과 제64 네거티브 계조전압(VN63)보다 지정된 만큼 낮은 전압 레벨(예를 들면 0.3V)을 가지며, 제2 공통 전압(Vcom2)은 제1 네거티브 계조전압(VN0)과 제64 파지티브 계조전압(VP63)보다 지정된 만큼 높은 전압 레벨(예를 들면 0.3V)을 가진다. 제1 공통 전압(Vcom1)과 제1 파지티브 계조전압(VP0) 사이의 전압차와 제2 공통 전압(Vcom2)과 제1 네거티브 계조 전압(VN0) 사이의 전압 차는 동일하도록 설정 될 것이다. 즉 공통 전극으로 인가되는 제1 또는 제2 공통 전압(Vcom1, Vcom2)과 화소 전극으로 인가되는 파지티브 또는 네거티브 계조 전압(VP0 ~ VP63, VN0 ~ VN63) 사이의 전압 차의 절대값은 동일하고 극성은 서로 반대로 인가되므로, 공통 전극과 화소 전극 사이의 전계가 서로 반대 방향으로 인가되게 된다. 그러나 전압 차의 절대값이 동일하므로 동일한 전계가 액정층에 인가되어 투과율은 동일하게 된다.
도 3 은 도 1 의 감마 선택 버퍼의 일예를 나타내는 도면이다.
감마 선택 버퍼(RCB1 ~ RCB4)는 각각 제1 증폭기(FA21), 제 2 증폭기들(SA21 ~ SA22) 및 스위치(CSW)를 포함할 수 있다.
감마 선택 버퍼(RCB1 ~ RCB4)에서, 스위치(CSW)는 극성 선택 신호(pss)에 응답하여 제1 증폭기(FA21)가 제2 증폭기들(SA21 ~ SA22) 중에서 하나와 연결되도록 스위칭 동작을 수행한다. 그리고 제2 증폭기(SA21, SA22)는 각각 파지티브 저항 스트링(PR-ST)과 네거티브 저항 스트링(NR-ST)의 복수개의 노드 중 대응하는 노드에 연결된다. 제1 증폭기(FA21)는 감마 선택부(153)의 대응하는 감마 선택기(GS1 ~ GS9)에서 출력되는 감마전압(GV)과 선택된 제2 증폭기들(SA21, SA22)로부터 피드백되는 출력(VP, VN)과의 차이를 증폭하여 선택된 제2 증폭기들(SA21, SA22)로 출력한다. 스위치에 의해 선택된 제2 증폭기(SA21, SA22)는 제 1 증폭기(FA21)의 출력을 증폭하여 버퍼링된 계조전압(VP, VN)을 대응하는 파지티브 저항 스트링(PR-ST) 또는 네거티브 저항 스트링(NR-ST)의 대응하는 노드로 출력한다. 즉 극성 선택 신호(pss)에 의해 스위치가 제2 증폭기(SA21)를 선택하였다면, 제1 증폭기(FA21)는 제2 증폭기(SA21)에서 출력되는 파지티브 계조전압(VP)과 대응하는 감마 선택기에서 인가되는 감마전압(GV) 사이의 전압차를 증폭하여 선택된 제2 증폭기(SA21)로 출력한다. 그리고 선택된 제2 증폭기(SA21)는 제1 증폭기(FA21)에서 인가되는 전압을 버퍼링하여 연결된 파지티브 저항 스트링(PR-ST)의 대응하는 노드 로 출력한다.
도 4 는 본 발명의 일 실시예에 따른 디스플레이 드라이버 회로를 나타내는 블록도이다.
도 4 를 참조하면, 디스플레이 드라이버 회로는 계조전압 발생부(100), 소스 드라이버(200), 제어부(300) 및 게이트 드라이버(400)를 구비하여, 패널(500)을 구동한다.
계조전압 발생부(100)는 제어부(300)에서 인가되는 극성 신호(PS)에 응답하여 파지티브 계조전압(VP0 ~ VP63) 또는 네거티브 계조전압(VN0 ~ VN63)을 생성하고, 생성된 파지티브 계조전압(VP0 ~ VP63) 또는 네거티브 계조전압(VN0 ~ VN63)을 선택 계조전압(GSV)으로서 소스 드라이버(200)에 제공한다. 소스 드라이버(200)는 제어부(300)로부터 인가되는 소스 드라이버 제어 신호(CS1)에 응답하여 선택 계조전압(GSV)을 인가받아 패널(500)의 데이터 라인들로 디스플레이 데이터전압(PDS)을 인가한다. 그리고 게이트 드라이버(400)는 제어부(300)에서 인가되는 게이트 드라이버 제어 신호에 응답하여 패널(500)의 게이트 라인들로 게이트 온전압(GOS)을 인가함으로써 디스플레이 패널(500)을 구동시킨다. 제어부(300)는 외부에서 인가되는 이미지 데이터(G-data) 및 명령(com)에 응답하여 소스 드라이버 제어 신호(CS1) 및 게이트 드라이버 제어 신호(CS2)를 각각 소스 드라이버(700) 및 게이트 드라이버(600)에 제공함으로써 게이트 드라이버(600)와 소스 드라이버(700)를 제어한다. 또한 화소 전극의 극성을 반전시키는 방식에 따라 극성 신호(PS)를 계조전압 발생부(100)에서 파지티브 계조전압(VP0 ~ VP63) 또는 네거티브 계조전압(VN0 ~ VN63) 중 하나가 선택 계조전압(GSV)로서 소스드라이버로 출력되도록 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 은 본 발명에 따른 계조전압 발생기의 일예를 나타내는 도면이다.
도 2 는 도 1 의 계조전압 발생기에서 발생되는 대칭 계조전압을 설명하기 위한 도면이다.
도 3 은 도 1 의 감마 선택 버퍼의 일예를 나타내는 도면이다.
도 4 는 본 발명의 일 실시예에 따른 디스플레이 드라이버 회로를 나타내는 블록도이다.

Claims (10)

  1. 제1 및 제2 전원 전압을 인가받아 전압 분배하여 최대 및 최소 기준 전압을 선택하여 출력하는 기준전압 선택부; 및
    상기 최대 및 최소 기준 전압을 인가받아 전압 분배하여 m개(m은 2이상의 자연수)의 감마 전압을 생성하고, 상기 m개의 감마 전압을 이용하여 상기 최소 기준전압 레벨부터 상기 최대 기준전압 레벨로 전압 레벨이 증가하는 제1 내지 제 n(n은 m보다 큰 자연수) 파지티브 계조전압 또는 상기 최대 기준전압 레벨부터 상기 최소 기준전압 레벨로 전압 레벨이 감소하는 제1 내지 제 n 네거티브 계조전압을 생성하는 감마전압 선택부를 구비하는 계조전압 발생부를 구비하고,
    상기 제1 파지티브 계조전압부터 상기 제n 파지티브 계조전압까지 전압 크기의 변화와 상기 제1 네거티브 계조전압부터 상기 제n 네거티브 계조전압까지 전압 크기의 변화는 동일한 것을 특징으로 하는 디스플레이 드라이버 회로.
  2. 제1 항에 있어서, 상기 기준전압 선택부는
    상기 제1 및 제2 전원 전압 사이에 직렬로 연결되는 복수개의 제1 저항을 구비하여 전압 분배하는 제1 저항 스트링;
    최대 기준 전압 선택 신호에 응답하여 상기 제1 저항 스트링에 의해 분배되는 전압 중 하나의 전압을 선택하여 최대 기준전압으로서 출력하는 최대 기준 전압 선택기;
    최소 기준 전압 선택 신호에 응답하여 상기 제1 저항 스트링에 의해 분배되는 전압 중 상기 최대 기준전압보다 낮은 전압레벨을 갖는 하나의 전압을 선택하여 최소 기준전압으로서 출력하는 최소 기준 전압 선택기;
    상기 최대 기준전압을 인가받아 버퍼링하여 상기 m개의 감마 전압 중 가장 높은 전압 레벨을 갖는 최대 감마전압을 출력하는 제1 기준 버퍼; 및
    상기 최소 기준전압을 인가받아 버퍼링하여 상기 m개의 감마 전압 중 가장 낮은 전압 레벨을 갖는 최소 감마전압을 출력하는 제2 기준 버퍼를 구비하는 것을 특징으로 하는 디스플레이 드라이버 회로.
  3. 제2 항에 있어서, 상기 감마전압 선택부는
    복수개의 감마 선택 신호에 응답하여 상기 최대 및 최소 감마전압을 인가받아 전압 분배하여 m개의 감마전압을 생성하는 감마 전압 생성부;
    상기 극성 선택 신호에 응답하여 파지티브 저항 스트링 또는 네거티브 저항 스트링 중 선택된 저항 스트링의 복수개의 노드 중 대응하는 노드로 상기 m개의 감마전압을 인가하는 저항 선택부;
    각각 대응하는 노드로 상기 m개의 감마전압을 인가받아 전압 분배하여 전압 레벨이 차례로 증가하는 상기 n개의 파지티브 계조전압 및 전압 레벨이 차례로 감소하는 상기 n개의 네거티브 계조전압을 각각 발생하는 상기 파지티브 저항 스트링과 상기 네거티브 저항 스트링을 구비하는 저항 스트링부; 및
    상기 극성 선택 신호에 응답하여 상기 파지티브 저항 스트링 또는 상기 네거 티브 저항 스트링 중 선택된 저항 스트링으로부터 상기 계조전압을 인가받아 상기 선택 계조전압을 출력하는 계조전압 선택부를 구비하는 것을 특징으로 하는 디스플레이 드라이버 회로.
  4. 제3 항에 있어서, 상기 감마전압 생성부는
    상기 최대 및 최소 감마전압을 사이에 직렬로 연결되는 복수개의 제2 저항을 구비하여 전압 분배하는 제2 저항 스트링; 및
    상기 복수개의 감마 선택 신호에 응답하여 상기 제2 저항 스트링에 의해 분배된 전압 중 m-2개의 전압을 선택하여 m-2개의 상기 감마전압을 출력하는 감마 선택부를 구비하는 것을 특징으로 하는 디스플레이 드라이버 회로.
  5. 제3 항에 있어서, 상기 파지티브 저항 스트링은
    직렬로 연결되는 복수개의 제3 저항을 구비하고, 상기 m개의 감마전압을 인가받아 전압 분배하여 상기 n개의 파지티브 계조전압을 발생하는 것을 특징으로 하는 디스플레이 드라이버 회로.
  6. 제5 항에 있어서, 상기 네거티브 저항 스트링은
    상기 복수개의 제3 저항과 동일한 저항값을 갖고 직렬로 연결되는 복수개의 제4 저항을 구비하고, 상기 m개의 감마전압을 인가받아 전압 분배하여 상기 n개의 네거티브 계조전압을 발생하며, 상기 복수개의 제4 저항은 상기 복수개의 제3 저항 의 배치 순서와 반대로 배치되는 것을 특징으로 하는 디스플레이 드라이버 회로.
  7. 제3 항에 있어서, 상기 저항 선택부는
    상기 극성 선택 신호에 응답하여 상기 최대 감마전압을 상기 파지티브 저항 스트링 또는 상기 네거티브 저항 스트링 중 선택된 저항 스트링의 일단으로 인가하는 제1 극성 선택기;
    상기 극성 선택 신호에 응답하여 상기 최소 감마전압을 상기 파지티브 저항 스트링 또는 상기 선택된 저항 스트링의 타단으로 인가하는 제2 극성 선택기;
    상기 m-2 개의 감마전압을 인가받고, 상기 극성 선택 신호에 응답하여 상기 선택된 저항 스트링의 대응하는 노드로 상기 m-2 개의 감마전압을 출력하는 감마 선택 버퍼부를 구비하는 것을 특징으로 하는 디스플레이 드라이버 회로.
  8. 제3 항에 있어서, 상기 계조전압 발생부는
    상기 극성 선택 신호에 응답하여 상기 최소 감마전압보다 낮은 전압 레벨을 갖는 제1 공통 전압 또는 상기 최대 감마전압보다 높은 전압 레벨을 갖는 제2 공통 전압을 생성하여 출력하는 공통 전압 생성부를 추가로 더 구비하는 것을 특징으로 하는 디스플레이 드라이버 회로.
  9. 제8 에 있어서, 상기 계조전압 발생부는
    상기 최대 및 최소 기준 전압 선택 신호를 출력하는 기준전압 선택 레지스 터;
    상기 복수개의 감마 선택 신호를 출력하는 감마 선택 레지스터; 및
    극성 신호에 응답하여 상기 극성 선택 신호를 출력하는 극성 선택 레지스터를 추가로 더 구비하는 것을 특징으로 하는 디스플레이 드라이버 회로.
  10. 제9 항에 있어서, 상기 디스플레이 드라이버 회로는
    외부에서 인가되는 이미지 데이터 및 명령에 응답하여 소스 드라이버 제어 신호, 게이트 드라이버 제어 신호 및 상기 극성 신호를 출력하는 제어부;
    상기 소스 드라이버 제어 신호에 응답하여 상기 선택 계조전압을 인가받아 디스플레이 패널의 데이터 라인들로 디스플레이 데이터 전압을 인가하는 소스 드라이버; 및
    상기 게이트 드라이버 제어 신호에 응답하여 상기 디스플레이 패널의 게이트 라인들에 게이트 온 전압을 인가하는 게이트 드라이버를 추가로 더 구비하는 것을 특징으로 하는 디스플레이 드라이버 회로.
KR1020090072092A 2009-08-05 2009-08-05 대칭 계조전압을 출력하는 디스플레이 드라이버 회로 KR20110014428A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090072092A KR20110014428A (ko) 2009-08-05 2009-08-05 대칭 계조전압을 출력하는 디스플레이 드라이버 회로
US12/766,508 US8525765B2 (en) 2009-08-05 2010-04-23 Display driver circuit and display device that outputs symmetrical grayscale voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090072092A KR20110014428A (ko) 2009-08-05 2009-08-05 대칭 계조전압을 출력하는 디스플레이 드라이버 회로

Publications (1)

Publication Number Publication Date
KR20110014428A true KR20110014428A (ko) 2011-02-11

Family

ID=43534506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090072092A KR20110014428A (ko) 2009-08-05 2009-08-05 대칭 계조전압을 출력하는 디스플레이 드라이버 회로

Country Status (2)

Country Link
US (1) US8525765B2 (ko)
KR (1) KR20110014428A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130039295A (ko) * 2011-10-11 2013-04-19 엘지디스플레이 주식회사 액정 표시장치와 이의 구동방법
KR20130130482A (ko) * 2012-05-22 2013-12-02 삼성전자주식회사 감마 전압 생성 회로 및 그것을 포함하는 표시 장치
KR20150101512A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 소스 드라이버 및 이를 구비한 표시 장치
US9268419B2 (en) 2012-04-23 2016-02-23 Sitronix Technology Corp. Display panel and driving circuit thereof
US11222600B2 (en) 2015-10-01 2022-01-11 Silicon Works Co., Ltd. Source driver and display driving circuit including the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201206B (zh) * 2010-03-26 2012-10-31 北京京东方光电科技有限公司 调整像素电压对称的方法及装置
TWI419138B (zh) 2010-09-10 2013-12-11 Au Optronics Corp 可補償饋通效應之液晶顯示面板
KR101832338B1 (ko) * 2011-03-24 2018-02-27 삼성디스플레이 주식회사 표시 장치 및 그 동작 방법
JP5687110B2 (ja) * 2011-03-29 2015-03-18 株式会社ジャパンディスプレイ 表示装置
CN102956173A (zh) * 2011-08-17 2013-03-06 联咏科技股份有限公司 显示器的驱动装置及其驱动方法
GB2495607B (en) * 2011-10-11 2014-07-02 Lg Display Co Ltd Liquid crystal display device and driving method thereof
US20130249881A1 (en) * 2012-03-26 2013-09-26 Se-Byung Chae Display device, apparatus for generating gamma voltage, and method for the same
US9275600B2 (en) * 2014-03-25 2016-03-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Source electrode driving module with Gamma correction and LCD panel
CN104036742B (zh) 2014-05-26 2016-07-20 京东方科技集团股份有限公司 伽玛参考电压产生电路、v-t曲线测试方法和显示装置
KR102234713B1 (ko) * 2014-10-22 2021-03-31 엘지디스플레이 주식회사 감마전압 발생회로 및 이를 포함하는 액정표시장치
KR102463240B1 (ko) * 2015-10-01 2022-11-04 주식회사 엘엑스세미콘 디스플레이 구동 회로
WO2019095298A1 (zh) * 2017-11-17 2019-05-23 深圳市柔宇科技有限公司 像素电路、柔性显示屏和电子装置
KR102539963B1 (ko) * 2018-05-03 2023-06-07 삼성전자주식회사 감마 전압 생성 회로 및 이를 포함하는 디스플레이 구동 장치
KR20210085343A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시 장치
KR20220141965A (ko) * 2021-04-13 2022-10-21 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011349A (ko) 1997-07-23 1999-02-18 윤종용 박막 트랜지스터 액정 표시 장치의 구동 장치
US6778161B2 (en) * 2001-04-27 2004-08-17 Industrial Technology Research Institute Central symmetric gamma voltage correction circuit
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP3649211B2 (ja) * 2002-06-20 2005-05-18 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
KR100697381B1 (ko) 2003-08-01 2007-03-20 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
KR101090253B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4738867B2 (ja) * 2004-10-22 2011-08-03 ルネサスエレクトロニクス株式会社 表示装置用駆動装置
KR100725976B1 (ko) * 2005-12-27 2007-06-08 삼성전자주식회사 감마 조정회로 및 감마 조정방법
KR20080060433A (ko) 2006-12-27 2008-07-02 삼성전자주식회사 표시 장치의 구동장치 및 이를 갖는 표시 장치
JP2009020340A (ja) * 2007-07-12 2009-01-29 Renesas Technology Corp 表示装置及び表示装置駆動回路
KR101534681B1 (ko) * 2009-03-04 2015-07-07 삼성전자주식회사 개별 계조전압 발생기를 구비하는 디스플레이 드라이버 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130039295A (ko) * 2011-10-11 2013-04-19 엘지디스플레이 주식회사 액정 표시장치와 이의 구동방법
US9268419B2 (en) 2012-04-23 2016-02-23 Sitronix Technology Corp. Display panel and driving circuit thereof
KR20130130482A (ko) * 2012-05-22 2013-12-02 삼성전자주식회사 감마 전압 생성 회로 및 그것을 포함하는 표시 장치
KR20150101512A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 소스 드라이버 및 이를 구비한 표시 장치
US11222600B2 (en) 2015-10-01 2022-01-11 Silicon Works Co., Ltd. Source driver and display driving circuit including the same

Also Published As

Publication number Publication date
US8525765B2 (en) 2013-09-03
US20110032279A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
KR20110014428A (ko) 대칭 계조전압을 출력하는 디스플레이 드라이버 회로
KR101534681B1 (ko) 개별 계조전압 발생기를 구비하는 디스플레이 드라이버 회로
US8115755B2 (en) Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
KR100817302B1 (ko) 데이터 드라이버 및 이를 갖는 표시장치
US8686985B2 (en) Active liquid crystal display drivers and duty cycle operation
KR101357302B1 (ko) Ｘ-축 대칭 감마 인버젼을 위한 계조 전압 생성기 및 계조전압 생성 방법
US8836733B2 (en) Gamma voltage controller, gradation voltage generator, and display device including them
US8624937B2 (en) Data driving device and liquid crystal display device using the same
US7330066B2 (en) Reference voltage generation circuit that generates gamma voltages for liquid crystal displays
JP3908013B2 (ja) 表示制御回路及び表示装置
KR20160077252A (ko) 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법
JP2021099513A (ja) 表示装置
CA2637343A1 (en) Improving the display source driver
WO2015007084A1 (zh) 一种调灰电压产生方法及其装置和面板驱动电路
KR101492875B1 (ko) 감마 전압 컨트롤러, 이를 포함하는 계조 전압 제너레이터및 디스플레이 디바이스
JP2005215052A (ja) 液晶駆動電源回路、液晶駆動装置、液晶表示装置
KR102246284B1 (ko) 표시 장치 및 이의 구동 방법
JP2023171531A (ja) デジタルアナログ変換回路及びデータドライバ
JP2020008675A (ja) 表示ドライバー、電気光学装置及び電子機器
JP4373914B2 (ja) 液晶表示装置の駆動装置
TW201514951A (zh) 等化方法及其驅動裝置
JP5536296B2 (ja) 液晶表示装置及び増幅回路、増幅装置
US6646637B1 (en) Liquid crystal display device
KR20160094542A (ko) 계조 전압 생성 장치와 이를 포함하는 디스플레이용 데이터 구동 장치 및 디스플레이 장치
JP2004045623A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right