KR20110012660A - 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 - Google Patents
반도체 소자의 레이아웃 및 반도체 소자의 형성방법 Download PDFInfo
- Publication number
- KR20110012660A KR20110012660A KR1020090070476A KR20090070476A KR20110012660A KR 20110012660 A KR20110012660 A KR 20110012660A KR 1020090070476 A KR1020090070476 A KR 1020090070476A KR 20090070476 A KR20090070476 A KR 20090070476A KR 20110012660 A KR20110012660 A KR 20110012660A
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- active
- region
- semiconductor device
- active area
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000003860 storage Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 37
- 238000002955 isolation Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (20)
- 활성영역과, 상기 활성영역을 정의하는 소자분리막, 비트라인 및 워드라인을 포함하는 반도체 소자의 레이아웃으로서,상기 활성영역은, 제 1 활성영역, 상기 제 1 활성영역의 우측에 위치하는 우측 활성영역, 상기 제 1 활성영역의 좌측에 위치하는 좌측 활성영역, 상기 제 1 활성영역의 상측에 위치하는 상측 활성영역 및 상기 제 1 활성영역의 하측에 위치하는 하측 활성영역을 포함하고,상기 제 1 활성영역, 상기 우측 활성영역, 상기 좌측 활성영역, 상기 상측 활성영역 및 상기 하측 활성영역은,비트라인 콘택 영역을 포함하는 경사부; 및저장전극 콘택 영역을 포함하고, 상기 경사부의 좌우측 단부에 각각 형성되며, 상기 경사부에 대하여 소정 각도 경사지게 형성되는 제 1 단부 및 제 2 단부를 포함하는 것을 특징으로 하는 반도체 소자의 레이아웃.
- 청구항 1에 있어서,상기 경사부와 상기 워드라인은 수직하게 형성되는 것을 특징으로 하는 반도체 소자의 레이아웃.
- 청구항 1에 있어서,상기 활성영역의 제 1 단부 및 제 2 단부는,상기 경사부에 대하여 135°의 각도를 이루고 형성되는 것을 특징으로 하는 반도체 소자의 레이아웃.
- 청구항 1에 있어서,상기 경사부의 일부와 상기 제 1 단부가 형성하는 단위 셀의 면적은,5.5 F2 인 것을 특징으로 하는 반도체 소자의 레이아웃.(F = 상기 활성영역의 폭)
- 청구항 1에 있어서,상기 제 1 활성영역의 제 2 단부는, 상기 우측 활성영역의 제 1 단부와 수평한 위치에 형성되고,상기 제 1 활성영역의 제 1 단부는, 상기 좌측 활성영역의 제 2 단부와 수평한 위치에 형성되는 것을 특징으로 하는 반도체 소자의 레이아웃.
- 청구항 1에 있어서,상기 제 1 활성영역의 제 2 단부와 상기 우측 활성영역의 제 1 단부 간의 수평 거리, 및상기 제 1 활성영역의 제 1 단부와 상기 좌측 활성영역의 제 2 단부 간의 수 평 거리는,약 0.5F 인 것을 특징으로 하는 반도체 소자의 레이아웃.(F = 상기 활성영역의 폭)
- 청구항 1에 있어서,상기 상측 활성영역의 제 2 단부, 상기 제 1 활성영역의 제 2 단부 및 상기 하측 활성영역의 제 2 단부가 이루는 직선은,상기 경사부와 수직한 것을 특징으로 하는 반도체 소자의 레이아웃.
- 청구항 1에 있어서,상기 상측 활성영역의 제 2 단부와 상기 제 1 활성영역의 제 2 단부 간의 수직 거리, 및상기 제 1 활성영역의 제 2 단부와 상기 하측 활성영역의 제 2 단부 간의 수직 거리는,약 0.5F 인 것을 특징으로 하는 반도체 소자의 레이아웃.(F = 상기 활성영역의 폭)
- 청구항 1에 있어서,상기 비트라인은 우측 하방향으로 소정 각도 기울어져 형성되는 것을 특징으로 하는 반도체 소자의 레이아웃.
- 청구항 9에 있어서,상기 비트라인은 X축으로부터 약 -9° 기울어져 형성되는 것을 특징으로 하는 반도체 소자의 레이아웃.
- 활성영역과, 상기 활성영역을 정의하는 소자분리막, 비트라인 및 워드라인을 포함하는 반도체 소자의 형성방법으로서,상기 활성영역은, 제 1 활성영역, 상기 제 1 활성영역의 우측에 위치하는 우측 활성영역, 상기 제 1 활성영역의 좌측에 위치하는 좌측 활성영역, 상기 제 1 활성영역의 상측에 위치하는 상측 활성영역 및 상기 제 1 활성영역의 하측에 위치하는 하측 활성영역을 포함하고,상기 제 1 활성영역, 상기 우측 활성영역, 상기 좌측 활성영역, 상기 상측 활성영역 및 상기 하측 활성영역은,비트라인 콘택 영역을 포함하는 경사부; 및저장전극 콘택 영역을 포함하고, 상기 경사부의 좌우측 단부에 각각 형성되며, 상기 경사부에 대하여 소정 각도 경사지게 형성되는 제 1 단부 및 제 2 단부를 포함하도록 형성되는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 11에 있어서,상기 제 1 활성영역과 좌측 활성영역 및 우측 활성영역을 포함하는 라인 형 태의 활성영역 패턴을 형성하는 단계; 및상기 제 1 활성영역의 제 1 단부와 상기 좌측 활성영역의 제 2 단부, 상기 제 1 활성영역의 제 2 단부와 상기 우측 활성영역의 제 1 단부를 분리시키는 소자분리막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 12에 있어서,상기 소자분리막을 형성하는 단계는,콘택홀 마스크를 이용하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 12에 있어서,상기 소자분리막을 형성하는 단계는,라인 타입 마스크를 이용하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 11에 있어서,상기 활성영역의 형성 후,상기 제 1 활성영역의 제 1 단부와 상기 좌측 활성영역의 제 2 단부, 상기 제 1 활성영역의 제 2 단부와 상기 우측 활성영역의 제 1 단부를 각각 포함하는 저장전극 콘택을 형성하는 단계; 및상기 제 1 활성영역의 제 1 단부와 상기 좌측 활성영역의 제 2 단부, 상기 제 1 활성영역의 제 2 단부와 상기 우측 활성영역의 제 1 단부의 저장전극 콘택을 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 11에 있어서,상기 경사부와 상기 워드라인은 수직하게 형성되는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 11에 있어서,상기 활성영역의 제 1 단부 및 제 2 단부는,상기 경사부에 대하여 135°의 각도를 이루고 형성되는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 11에 있어서,상기 제 1 활성영역의 제 2 단부는, 상기 우측 활성영역의 제 1 단부와 수평한 위치에 형성되고,상기 제 1 활성영역의 제 1 단부는, 상기 좌측 활성영역의 제 2 단부와 수평한 위치에 형성되는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 11에 있어서,상기 비트라인은 우측 하방향으로 소정 각도 기울어져 형성되는 것을 특징으로 하는 반도체 소자의 형성방법.
- 청구항 19에 있어서,상기 비트라인은 X축으로부터 약 -9° 기울어져 형성되는 것을 특징으로 하는 반도체 소자의 형성방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090070476A KR101102764B1 (ko) | 2009-07-31 | 2009-07-31 | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 |
US12/650,364 US8394680B2 (en) | 2009-07-31 | 2009-12-30 | Layout for semiconductor device and method of fabricating the semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090070476A KR101102764B1 (ko) | 2009-07-31 | 2009-07-31 | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110076717A Division KR101168559B1 (ko) | 2011-08-01 | 2011-08-01 | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110012660A true KR20110012660A (ko) | 2011-02-09 |
KR101102764B1 KR101102764B1 (ko) | 2012-01-03 |
Family
ID=43526197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090070476A KR101102764B1 (ko) | 2009-07-31 | 2009-07-31 | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8394680B2 (ko) |
KR (1) | KR101102764B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098470A (ja) * | 2011-11-04 | 2013-05-20 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
KR101974350B1 (ko) * | 2012-10-26 | 2019-05-02 | 삼성전자주식회사 | 활성 영역을 한정하는 라인 형 트렌치들을 갖는 반도체 소자 및 그 형성 방법 |
JP2014225566A (ja) * | 2013-05-16 | 2014-12-04 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
KR102171258B1 (ko) | 2014-05-21 | 2020-10-28 | 삼성전자 주식회사 | 반도체 소자 |
US10192958B2 (en) | 2014-06-24 | 2019-01-29 | General Electric Company | Cellular layout for semiconductor devices |
US10199465B2 (en) | 2014-06-24 | 2019-02-05 | General Electric Company | Cellular layout for semiconductor devices |
KR102667811B1 (ko) | 2016-12-22 | 2024-05-23 | 삼성전자주식회사 | 반도체 소자 |
US10692872B2 (en) * | 2017-12-12 | 2020-06-23 | Varian Semiconductor Equipment Associates, Inc. | Device structure for forming semiconductor device having angled contacts |
US10818729B2 (en) * | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
US11812603B2 (en) * | 2020-08-13 | 2023-11-07 | Micron Technology, Inc. | Microelectronic devices including semiconductive pillar structures, and related electronic systems |
CN116741707A (zh) * | 2022-04-25 | 2023-09-12 | 台湾积体电路制造股份有限公司 | 具有t型有源区域的半导体器件及其形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100239404B1 (ko) | 1996-07-31 | 2000-01-15 | 김영환 | 디램(dram) 및 그의 셀 어레이방법 |
JP3137185B2 (ja) * | 1998-04-09 | 2001-02-19 | 日本電気株式会社 | 半導体記憶装置 |
KR100502410B1 (ko) | 2002-07-08 | 2005-07-19 | 삼성전자주식회사 | 디램 셀들 |
KR100555564B1 (ko) * | 2004-03-31 | 2006-03-03 | 삼성전자주식회사 | 스퀘어형 스토리지 전극을 채용하는 반도체 소자 및 그제조 방법 |
KR100800137B1 (ko) * | 2004-11-26 | 2008-02-01 | 주식회사 하이닉스반도체 | 메모리 소자 |
US7615490B2 (en) * | 2007-04-13 | 2009-11-10 | Hynix Semiconductor Inc. | Method for fabricating landing plug of semiconductor device |
-
2009
- 2009-07-31 KR KR1020090070476A patent/KR101102764B1/ko active IP Right Grant
- 2009-12-30 US US12/650,364 patent/US8394680B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8394680B2 (en) | 2013-03-12 |
KR101102764B1 (ko) | 2012-01-03 |
US20110024870A1 (en) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101102764B1 (ko) | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 | |
KR102490277B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4246929B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP5694625B2 (ja) | 半導体記憶装置 | |
KR101610831B1 (ko) | 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법 | |
US8415738B2 (en) | Semiconductor memory device and manufacturing method thereof | |
KR101006531B1 (ko) | 반도체 소자 및 그 제조방법 | |
US11538823B2 (en) | Dynamic random access memory device and method of fabricating the same | |
US7250335B2 (en) | Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin | |
US11195837B2 (en) | Semiconductor devices including support patterns | |
US20120211830A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20060031429A (ko) | 반도체 기억 소자 및 그 제조방법 | |
US9461162B2 (en) | Semiconductor integrated circuit device having reduced unit cell area | |
KR100526869B1 (ko) | 반도체 메모리에서의 커패시터 하부 전극 형성방법 | |
KR101917605B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100532424B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
KR101168559B1 (ko) | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 | |
US20100171159A1 (en) | Layout of semiconductor device | |
WO2022028175A1 (zh) | 一种存储器的形成方法和存储器 | |
JP2015035619A (ja) | 半導体装置 | |
KR20220163433A (ko) | 메모리의 형성 방법 및 메모리 | |
US8467220B2 (en) | DRAM device and manufacturing method thereof | |
KR100630683B1 (ko) | 6f2 레이아웃을 갖는 디램 소자 | |
KR20110115969A (ko) | 감소된 단위 셀 면적을 갖는 반도체 집적 회로 장치 및 그 제조방법 | |
US20050106808A1 (en) | Semiconductor devices having at least one storage node and methods of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 9 |