KR20110005768A - 시험 장치 - Google Patents
시험 장치 Download PDFInfo
- Publication number
- KR20110005768A KR20110005768A KR1020107013216A KR20107013216A KR20110005768A KR 20110005768 A KR20110005768 A KR 20110005768A KR 1020107013216 A KR1020107013216 A KR 1020107013216A KR 20107013216 A KR20107013216 A KR 20107013216A KR 20110005768 A KR20110005768 A KR 20110005768A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- control unit
- function
- tester
- module
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와의 사이에 신호를 입출력하는 시험 모듈과, 피시험 디바이스를 시험하기 위한 시험 프로그램을 실행하고, 시험 모듈이 가지는 복수의 기능 중 시험 프로그램에 의해 지정된 기능의 실행을 시험 모듈에 지시하는 테스터 제어부를 포함하고, 시험 모듈은, 피시험 디바이스와의 사이에 신호를 입출력하는 신호 입출력부와, 시험 프로그램에 의해 지정된 기능에 따른 기능 프로그램을 실행하고, 신호 입출력부 내의 레지스터 및 메모리의 적어도 일방을 액세스하는 모듈 제어부를 포함하는 시험 장치를 제공한다.
Description
본 발명은, 시험 장치에 관한 것이다.
종래, 아날로그 회로, 디지털 회로, 메모리 및 시스템·온·칩(SOC) 등의 피시험 디바이스를 시험하는 시험 장치가 알려져 있다.
그런데, 이러한 시험 장치에 있어서, 워크스테이션 등의 컴퓨터는, 시험 장치의 설정 및 기능 시험 등의 일련의 시험 동작 등을 제어함과 함께, 유저와의 인터페이스를 실현한다. 이러한 컴퓨터 등에 의한 제어 장치는, 시험 장치 본체의 많은 레지스터에 대해서 적절한 값을 세트하는 것으로, 시험 동작에서 여러 가지 타이밍으로 지시를 주는 것이 요구된다. 따라서 시험 장치는, 제어 장치와 시험 장치 본체의 사이에, 이들을 양호한 효율로 수행하는 것이 바람직하다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와의 사이에 신호를 입출력하는 시험 모듈과, 피시험 디바이스를 시험하기 위한 시험 프로그램을 실행하고, 시험 모듈이 가지는 복수의 기능 중 시험 프로그램에 의해 지정된 기능의 실행을 시험 모듈에 지시하는 테스터 제어부를 포함하고, 시험 모듈은, 피시험 디바이스와의 사이에 신호를 입출력하는 신호 입출력부와, 시험 프로그램에 의해 지정된 기능에 따른 기능 프로그램을 실행하고, 신호 입출력부 내의 레지스터 및 메모리의 적어도 일방을 액세스하는 모듈 제어부를 포함하는 시험 장치를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 실시 형태에 관한 시험 장치(100)의 구성을, 피시험 디바이스(10)와 함께 도시한다.
도 2는 본 실시 형태에 관한 시험 장치(100)의 제어 처리의 개략적인 내용을, 시간축을 횡축으로 하여 상대적으로 도시한다.
도 3은 본 실시 형태에 관한 시험 장치(100)의 기능 처리의 개략적인 내용을, 시간축을 종축으로 하여 상대적으로 도시한다.
도 4는 본 실시 형태에 관한 시험 장치(100)의 동작 플로우를 나타낸다.
도 2는 본 실시 형태에 관한 시험 장치(100)의 제어 처리의 개략적인 내용을, 시간축을 횡축으로 하여 상대적으로 도시한다.
도 3은 본 실시 형태에 관한 시험 장치(100)의 기능 처리의 개략적인 내용을, 시간축을 종축으로 하여 상대적으로 도시한다.
도 4는 본 실시 형태에 관한 시험 장치(100)의 동작 플로우를 나타낸다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(100)의 구성을, 피시험 디바이스(10)와 함께 도시한다. 시험 장치(100)는, 아날로그 회로, 디지털 회로, 메모리 및 시스템·온·칩(SOC) 등의 피시험 디바이스(10)를 시험한다. 시험 장치(100)는, 피시험 디바이스(10)를 시험하기 위한 시험 패턴에 기초하는 시험 신호를 피시험 디바이스(10)에 입력하고, 시험 신호에 따라 피시험 디바이스(10)가 출력하는 출력 신호에 기초하여 피시험 디바이스(10)의 양부를 판정한다.
시험 장치(100)는, 제어 장치와 시험 장치 본체의 사이에 송수신되는 제어 신호 및 데이터 신호 등에 대해, 효율이 좋은 전송 타이밍 및 적절한 버스에 의한 전송으로, 디바이스 시험의 쓰루풋을 향상시킨다. 시험 장치(100)는, 테스터 제어부(110)와, 시험 모듈(120)과 허브(130)를 구비한다.
테스터 제어부(110)는, 피시험 디바이스(10)를 시험하기 위한 시험 프로그램을 실행하고, 시험 모듈(120)이 가지는 복수의 기능 중 시험 프로그램에 의해 지정된 기능의 실행을 시험 모듈(120)에 지시한다. 테스터 제어부(110)는, 적어도 1개 이상의 범용 또는 전용의 고속 직렬 버스 등을 통해서 허브(130)에 접속된다. 범용의 고속 직렬 버스로서는, 일례로서 Ethernet(등록 상표), USB, Serial RapidIO 등을 이용할 수 있다.
테스터 제어부(110)는, 시험 프로그램에 의해 지정된 기능의 실행을, 복수의 워드를 포함한 버스트 전송으로 시험 모듈(120)에 지시하는 것이 바람직하다. 테스터 제어부(110)는, 버스트 전송으로서, 시험 패턴, 시험 결과의 페일 어드레스, 페일 데이터라는 대량의 데이터를 전송하는 목적에 적절한, DMA(Direct Memory Access) 전송, 패킷 전송 등을 이용하여도 된다.
시험 모듈(120)은, 피시험 디바이스(10)와의 사이에 신호를 입출력한다. 시험 모듈(120)은, 피시험 디바이스(10)를 시험하는 목적으로, 조건 설정, 시험 신호 출력, 피시험 디바이스(10)로부터의 응답 신호의 수신 등이라는 복수의 기능을 가진다. 시험 모듈(120)은, 신호 입출력부(140)와 모듈 제어부(150)를 가진다.
신호 입출력부(140)는, 피시험 디바이스(10)와의 사이에 신호를 입출력한다. 신호 입출력부(140)는, 피시험 디바이스(10)를 시험하기 위한 시험 패턴에 기초하는 시험 신호를 피시험 디바이스(10)에 송신하고, 시험 신호에 따라 피시험 디바이스(10)가 출력하는 출력 신호를 기대값과 비교한다. 신호 입출력부(140)는, 레지스터와, 입출력하는 데이터를 유지하는 메모리를 포함한다.
신호 입출력부(140)의 레지스터는, 동작 모드, 타이밍 지연량, 전류 및 전압 등의 설정값을 설정하기 위한 연산 및 실행 상태의 유지에 이용된다. 신호 입출력부(140)의 메모리는, 시험 패턴, 기대값 데이터, 페일 데이터, 로그 데이터 및 모듈의 상태 등을 기억한다.
모듈 제어부(150)는, 시험 프로그램에 의해 지정된 기능에 따른 기능 프로그램을 실행하고, 신호 입출력부(140) 내의 레지스터 및 메모리의 적어도 일방을 액세스한다. 모듈 제어부(150)는, 신호 입출력부(140) 내의 레지스터를 개별적으로 설정하고, 워드 단위로 액세스하여도 된다. 워드 단위의 전송은, 예를 들면 CPU 자신의 I/O 포트를 이용하여 데이터를 입출력하는 PIO(Programmed Input / Output) 전송 등을 포함한다. 모듈 제어부(150)는, 기능 프로그램 기억부(160)와, 기능 프로그램 실행부(170)와, 기능 프로그램 기입부(180)를 포함한다.
기능 프로그램 기억부(160)는, 복수의 기능에 따른 복수의 기능 프로그램을 기억한다. 기능 프로그램 기억부(160)가 기억하는 기능 프로그램은, 일례로서 시험 모듈(120)이 가진다, 적어도 1개 이상의 레지스터 및/또는 메모리에 대한 시험에 따른 조건 설정, 시험 신호 출력, 피시험 디바이스(10)로부터의 응답 신호의 수신 등이라는 복수의 기능을 실행시키는 프로그램을 포함한다.
기능 프로그램 실행부(170)는, 테스터 제어부(110)로부터 지정된 기능에 따른 기능 프로그램을 기능 프로그램 기억부(160)로부터 독출하여 실행한다. 기능 프로그램 실행부(170)는, 독출한 기능 프로그램에 기술된 적어도 1개 이상의 명령을, 예를 들면 신호 입출력부(140) 중의 레지스터 및 메모리에 워드 단위로 전송하여 순차적으로 실행한다.
기능 프로그램 기입부(180)는, 시험에 앞서, 테스터 제어부(110)로부터 기능 프로그램의 코드를 수신하여, 기능 프로그램 기억부(160)에 기입한다. 여기에서 기능 프로그램 기입부(180)는, 테스터 제어부(110)로부터 기능 프로그램을 버스트 전송에 의해 수취하는 것이 바람직하고, 이보다 기능 프로그램이 고쳐 쓰기를 할 수 있는 것이 바람직하다.
허브(130)는, 복수의 테스터 제어부(110) 및/또는 복수의 시험 모듈(120)을 서로 케이블로 접속하여, 각각의 전송 신호를 중계한다. 허브(130)는, 복수의 테스터 제어부(110) 및/또는 복수의 시험 모듈(120)의 각각과, 범용 혹은 전용의 고속 직렬 버스로 접속되는 것이 바람직하다.
도 2는, 본 실시 형태에 관한 시험 장치(100)의 제어 처리의 개요를, 시간축을 횡축으로 하여 상대적으로 도시한다. 시험 장치(100)의 제어 처리는, 주로 테스터 제어부(110)에 의한 제어와 모듈 제어부(150)에 의한 제어로 분할되는 것이 바람직하다. 테스터 제어부(110)는, 적어도 1개 이상의 시험 모듈(120)에 대해서, 시험 프로그램에 의해 지정된 기능의 실행을 지시한다.
예를 들면 테스터 제어부(110)는, 의도한 시험 모듈(120)에 대해서, 각각의 기능에 할당할 수 있었던 기능 ID와, 기능의 실행에 이용하는 파라미터 및 시험 패턴 등을 버스트 전송에 의해 송신한다. 이에 대신하여, 테스터 제어부(110)는, 복수 워드를 포함한 복수의 패킷 송신에 의해 송신하여도 된다. 도면 중의 예에서는, 「전처리」로서 나타낸 제어 처리에 상당한다. 또한, 테스터 제어부(110)는, 의도한 시험 모듈(120)로부터의 측정 결과의 데이터를 버스트 전송에 의해 수신한다. 도면 중의 예에서는, 「후처리」로서 나타낸 제어 처리에 상당한다.
복수의 시험 모듈(120)에서 갖는 각각의 모듈 제어부(150)는, 각각 지정된 기능을 실행한다. 예를 들면, 모듈 제어부(150)는, 기능 ID를 기본으로 기능 프로그램을 호출하고, 지정된 파라미터를 이용해 동작 및 설정값을 변경한다. 모듈 제어부(150)는, 지정된 기능에 따른 기능 프로그램을 신호 입출력부(140)에 대해서 1워드 단위의 머신 워드 액세스를 이용하여 실행할 수 있다.
일례로서 모듈 제어부(150)는, 도면 중의 예에서, 「조건 설정」, 「측정 개시」, 「종료 대기」, 및 「결과 취득」이라고 나타낸 동작을, 기능 프로그램에 의해 실행한다. 이상에 의해, 테스터 제어부(110)로부터 시험 모듈(120)로의 제어 처리는 워드 단위의 전송을 줄인 버스트 전송으로 실행할 수 있어, 시험 모듈(120) 내부에서 실행되는 제어 처리는 워드 단위의 데이터 전송으로 실행할 수 있다.
도 3은, 본 실시 형태에 관한 시험 장치(100)의 기능 처리의 개요를, 시간축을 종축으로 하여 상대적으로 도시한다. 시험 프로그램에 의해 지정된 기능이 복수로 있는 경우, 테스터 제어부(110)는 복수의 기능의 실행을 모듈 제어부(150)에 순차적으로 지시하고, 모듈 제어부(150)는, 지시된 기능에 기초하는 기능 프로그램을 축차적으로 실행하여도 된다. 도면 중에서, 시험 장치(100)는, 기능 A와 기능 B 및 기능 C를, 축차 처리하는 예를 나타냈다.
이에 대신해, 테스터 제어부(110)는, 모듈 제어부(150)에 대해서 실행해야 할 2 이상의 기능의 각각의 종류 및 2 이상의 기능의 각각의 파라미터를 하나의 버스트 전송에 의해 모듈 제어부(150)로 송신하여도 된다. 모듈 제어부(150)는, 버스트 전송에 포함되는 복수의 기능에 따른 기능 프로그램을, 축차적으로 실행하여도 된다.
또한, 이에 대신하여 모듈 제어부(150)는, 복수의 기능 프로그램을 병행하여 실행하여도 된다. 이 경우, 모듈 제어부(150)는, 테스터 제어부(110)에서 2 이상의 기능의 실행이 지정되었던 것에 따라, 2 이상의 기능에 대응하는 2 이상의 기능 프로그램에서의, 신호 입출력부(140)에 대해서 설정을 수행하는 설정 부분을 병행하여 실행하고, 신호 입출력부(140)와 피시험 디바이스(10)의 사이에 신호를 입출력하는 동작 부분을 축차 실행하는 것이 바람직하다. 모듈 제어부(150)는, 기능 프로그램 가운데, 실행 순서가 정해져 있는 루틴 및 실행 순서에 지정이 있는 루틴 등을 병행하여 실행하여도 된다.
신호 입출력부(140)는, 피시험 디바이스(10)와의 사이에 신호를 입출력하는 동작에서는, 병행하여 실시할 수 없는 동작이 있을 수 있다. 예를 들면, 소정 시간 이내의 응답이 요구되는 루틴 등의 리얼타임성이 있는 동작은, 다른 동작과 병행하여 실행하는 것은 곤란하다. 따라서, 도면 중에서 일례로서 사선으로 나타낸 병행하여 실행할 수 없는 동작에 대해서는, 모듈 제어부(150)는, 축차 처리를 한다.
예를 들면, 모듈 제어부(150)는, 도면 중의 기능 A ~ C를 병행 처리시키는 예의 경우, 기능 A 및 기능 B에 대해서는 병행하여 실행할 수 없는 처리가 시간적과 겹쳐지는 부분이 존재하므로, 겹치는 동작을 축차 처리한다. 모듈 제어부(150)는, 기능 A ~ C의 기능 프로그램을 각각 독출하고, 병행하여 실행할 수 있는 부분에 대하여 기능 A ~ C를 병행하여 처리한다. 다음으로, 병행하여 실행할 수 없는 부분인 기능 A 및 기능 B를 실행할 단계에서, 모듈 제어부(150)는, 기능 A를 선택하여 축차적으로 처리한다.
여기에서 모듈 제어부(150)는, 병행하여 실행할 수 없는 기능 가운데, 먼저 실행하는 기능을 선택하는 방법으로서 시험 프로그램에 기술되고 있으면 거기에 따라, 기술되어 있지 않으면 기능 프로그램을 독출한 순서로 하여도 되고, 또한 이에 대신하여, 미리 우선 순위를 등록하고, 등록한 순서에 따라서 선택하여도 된다. 또한, 기능 C의 처리가 기능 A와 병행 처리할 수 있는 경우, 모듈 제어부(150)는, 기능 A 및 기능 C를 동시에 실행하여도 된다.
기능 A의 축차 처리가 종료된 후에, 모듈 제어부(150)는, 기능 A ~ C의 병행 처리가 가능한지 여부를 확인하고 나서 병행 처리를 재개시킨다. 모듈 제어부(150)는, 모든 기능 프로그램의 처리가 종료될 때까지, 병행 처리와 축차 처리를 적절히 전환하여 실행시켜, 실행해야 할 시험 모듈(120)의 복수의 기능의 종합적인 처리 속도를 향상시킨다.
도 4는, 본 실시 형태에 관한 시험 장치(100)의 동작 플로우를 나타낸다. 시험 장치(100)는, 도면 중의 시험에 대한 루프인 스텝 S400 내지 스텝 S450를 각각 반복하고, 시험에 따른 시험 프로그램을 축차적으로 처리한다.
테스터 제어부(110)는, 시험 프로그램에 의해 지정된 적어도 1 또는 복수의 기능의 실행을, 복수의 워드를 포함한 버스트 전송으로 시험 모듈(120) 내의 모듈 제어부(150)에 지시한다(S410). 여기에서, 테스터 제어부(110)는, 모듈 제어부(150)에 대해서 실행해야 할 2 이상의 기능의 각각의 종류 및 2 이상의 기능의 각각의 파라미터를 하나의 버스트 전송에 의해 모듈 제어부(150)로 송신하여도 된다.
모듈 제어부(150)는, 테스터 제어부(110)로부터 적어도 2 이상의 기능의 실행이 지정되었던 것에 따라, 2 이상의 기능에 대응하는 모든 기능 프로그램이, 신호 입출력부(140)에 대해서 병행하여 실행할 수 있는지 여부를 판단한다(S420). 일례로서 모듈 제어부(150)는, 모든 기능 프로그램 가운데, 병행하여 실행할 수 없는 동작이 포함되는 프로그램의 수로 판단하여도 된다.
예를 들면, 모듈 제어부(150)는, 병행하여 실행할 수 없는 동작이 포함되는 프로그램이 1개 이하인 경우는, 모든 프로그램이 병행 실행할 수 있다고 판단하여 스텝 S430으로 진행한다. 여기서, 모듈 제어부(150)는, 테스터 제어부(110)에서 1개의 기능의 실행이 지정되었을 경우, 병행하여 실행하는 처리가 없기 때문에 이 경우도 스텝 S430로 진행한다. 모듈 제어부(150)는, 신호 입출력부(140)에 대해서 모든 기능 프로그램을 병행하여 실행시킨다(S430). 여기서 모듈 제어부(150)는, 신호 입출력부(140)에 공급하는 제어 신호는 워드 단위로 전송하여도 된다.
모듈 제어부(150)는, 지정된 기능 프로그램이 병행 실행할 수 없는 경우, 기능 프로그램에 대한 루프인 스텝 S460 내지 스텝 S480의 처리를 반복한다. 모듈 제어부(150)는, 모든 기능 프로그램에 대해, 선두로부터 병행하여 실행 가능한 부분을 병행 실행한다(S460). 예를 들면, 모듈 제어부(150)는, 파라미터의 설정이거나, 설정치의 확인이거나, 실행 순서가 정해져 있는 루틴 및/또는 실행 순서에 지정이 있는 루틴에 대하여 병행 실행한다.
다음으로, 모듈 제어부(150)는, 병행 실행할 수 없는 기능 프로그램의 부분에 대하여, 축차 실행한다(S470). 예를 들면, 모듈 제어부(150)는, 피시험 디바이스(10)의 응답 대기 기능, 또은 피시험 디바이스(10)에 락을 걸어 시험하는 기능 등을 실행하는 경우, 해당 프로그램의 배타권을 취해 축차 실행한다.
다음으로, 모듈 제어부(150)는, 병행 실행할 수 없는 부분의 선두에서, 먼저 실행해야 할 각 기능에서의 병행 실행할 수 없는 개소가 실행이 끝났다는 것을 확인한다. 모듈 제어부(150)는, 먼저 실행해야 할 개소가 실행이 끝났다는 것을 확인한 후에, 다음의 병행 실행할 수 없는 개소를 실행한다. 모듈 제어부(150)는, 병행 실행할 수 없는 개소가 실행 종료할 때까지, 축차 실행을 계속한다.
모듈 제어부(150)는, 지정된 기능 프로그램 실행이 종료되지 않으면, 스텝 S460로 돌아와, 병행 실행으로 전환한다(S480). 이렇게 하여 모듈 제어부(150)는, 병행 실행과 축차 실행을 적절히 전환하여, 지정된 기능 프로그램을 실행한다. 모듈 제어부(150)는, 실행해야할 기능 프로그램이 모두 종료했을 경우, 스텝 S440으로 이행한다(S480).
모듈 제어부(150)는, 시험 신호에 따라 피시험 디바이스(10)가 출력하는 출력 신호를, 기능 프로그램 실행 결과로서, 신호 입출력부(140)로부터 필요에 따라 워드 단위로 취득한다(S440). 이에 대신해, 모듈 제어부(150)는, 기능 프로그램을 실행중인 스텝 S430 또는 스텝 S460 및 S470에서, 신호 입출력부(140)로부터 필요에 따라 워드 단위로 취득하여도 된다. 모듈 제어부(150)는, 피시험 디바이스(10)의 출력 신호를 테스터 제어부(110)에 버스트 전송한다. 여기서 모듈 제어부(150)는, 스텝 S400 내지 S450의 시험 프로그램의 루프 내에서 버스트 전송하여도 되고, 이에 대신하여 모든 시험이 종료되고 나서 모든 데이터를 정리하여 버스트 전송하여도 된다.
시험 모듈(120)은, 스텝 S400 내지 스텝 S450의 루프를 반복하고, 시험 프로그램이 종료할 때까지 지정된 기능을 순차적으로 실행시킨다. 시험 장치(100)는, 시험 프로그램이 종료했던 것에 따라 시험을 종료시켜, 테스터 제어부(110)가 버스트 전송으로 수취한 적어도 1개 이상의 측정 결과에 기초하는 시험 결과를 표시 및/또는 기록한다.
이상의 본 실시 형태에 관한 시험 장치(100)의 동작에 의하면, 시험 장치(100)는, 테스터 제어부(110)와 모듈 제어부(150)의 사이의 송수신은 버스트 전송으로, 모듈 제어부(150)와 신호 입출력부(140)의 사이의 송수신은 워드 단위의 전송으로, 시험을 실행할 수 있다. 따라서, 테스터 제어부(110)와 모듈 제어부(150)의 사이의 송수신에는, 소량 데이터의 전송에 의한 대기 시간(latency)의 증가를 방지할 수 있어, 시험 장치(100)는, 범용의 고속 직렬 버스을 이용하여, 고속 전송의 성능을 효과적으로 이용할 수 있다. 또한, 시험 장치(100)는, 모듈 제어부(150)와 신호 입출력부(140)의 사이의 송수신을, 병렬·직렬 변환 및 부호화의 오버헤드를 발생시키지 않는, 저 대기 시간의 병렬 버스로 효과적으로 데이터 전송할 수 있다.
또한, 시험 장치(100)는, 테스터 제어부(110)와 모듈 제어부(150)의 사이를 범용의 고속 직렬 버스를 이용하는 것으로, 양자의 물리적인 거리를 분리할 수 있으므로, 모듈 제어부(150)를 신호 입출력부(140)의 바로 근처에 실장시킬 수 있다. 즉, 시험 장치(100)는, 모듈 제어부(150)와 신호 입출력부(140)의 사이의 병렬 버스의 클록을 보다 고속으로 할 수 있다. 이상에 의해 시험 장치(100)는, 시험 실행에 있어서, 대량 데이터의 송수신에 적절한 범용의 고속 직렬 버스을 이용하여 대량 데이터를 송수신하고, 워드 단위의 데이터의 송수신에 적절한 병렬 버스을 이용하여 워드 단위의 데이터를 송수신하는 것으로, 디바이스 시험의 쓰루풋을 향상시킬 수 있다.
또한, 시험 장치(100)는, 시험 모듈(120)의 기능을 실행하는 경우에, 시간적으로 병행하여 실행할 수 있는 동작과 실행할 수 없는 동작으로 나누어, 병행 처리와 축차 처리를 적절히 전환하여 실행시킬 수 있다. 이에 의해, 시험 장치(100)는, 디바이스 측정의 쓰루풋을 향상시킬 수 있다.
이상의 본 실시 형태에 관한 시험 장치(100)에 있어서, 1개의 테스터 제어부(110) 및 2개의 시험 모듈(120)이 각각 시험 장치(100) 내에 구비되어, 1개의 피시험 디바이스(10)에 대해 시험하는 것을 예로서 설명했다. 그러나, 시험 장치(100)는, 복수의 시험 모듈(120)이 각각 복수의 피시험 디바이스(10)를 독립적으로 시험하여도 되고, 그리고/또는, 복수의 시험 모듈(120)로 1개의 피시험 디바이스(10)를 시험하여도 된다.
또한, 복수의 시험 모듈(120)이 각각 병렬로 시험을 실행하는 경우, 적어도 2개 이상의 시험 모듈(120)은, 동기를 취하면서 시험을 실행하여도 된다. 예를 들면, 복수의 시험 모듈(120) 내의 각각의 기능 프로그램 실행부(170)는, 허브(130)를 통해서 정보 교환하여도 된다. 이에 의해, 복수의 시험 모듈(120)은, 테스터 제어부(110)의 경유를 생략하고 직접 통신할 수 있어, 양호한 정밀도로 동기 동작을 실행할 수 있다.
또한, 적어도 2개 이상의 시험 모듈(120)이 동기를 취하면서 시험을 실행하는 경우, 적어도 2개 이상의 기능 프로그램 실행부(170)는, 동기용의 동기 네크워크를 별도로 설치하여도 된다. 이에 의해, 복수의 시험 모듈(120)은, 동기 신호를 직접 송수신할 수 있으므로, 한층 더 양호한 정밀도로 동기 동작을 실행할 수 있다.
이상의 본 실시 형태에 관한 시험 장치(100)에서, 모듈 제어부(150)는, 기능 프로그램을 실행하고, 신호 입출력부(140)에 액세스하는 것을 예로서 설명했다. 여기에 더하여, 모듈 제어부(150)는, 기능 프로그램에 따라 신호 입출력부(140)를 설정하거나 또는 동작시키는데 앞서, 신호 입출력부(140)의 상태를 독출하고, 신호 입출력부(140)가 설정을 접수하거나 또는 동작을 개시할 수 있는 상태인지 여부를 확인하여도 된다. 신호 입출력부(140)가 피시험 디바이스(10)에 대해서 설정의 접수 등을 할 수 없는 상태인 경우, 접수 가능해질 때까지 기다리고 나서 설정함으로써, 시험 장치(100)는, 피시험 디바이스(10)에 대해서 실행해야 할 기능을 항상 동작 가능한 상태로 실행시켜, 안정 동작을 시킬 수 있다.
이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 특허 청구의 범위의 기재로부터 분명하다.
특허 청구의 범위, 명세서 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한 전의 처리의 출력을 후의 처리로 이용하므로 없는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 특허 청구의 범위, 명세서 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다
10 피시험 디바이스
100 시험 장치
110 테스터 제어부
120 시험 모듈
130 허브
140 신호 입출력부
150 모듈 제어부
160 기능 프로그램 기억부
170 기능 프로그램 실행부
180 기능 프로그램 기입부
100 시험 장치
110 테스터 제어부
120 시험 모듈
130 허브
140 신호 입출력부
150 모듈 제어부
160 기능 프로그램 기억부
170 기능 프로그램 실행부
180 기능 프로그램 기입부
Claims (7)
- 피시험 디바이스를 시험하는 시험 장치에 있어서,
상기 피시험 디바이스와의 사이에 신호를 입출력하는 시험 모듈; 및
상기 피시험 디바이스를 시험하기 위한 시험 프로그램을 실행하고, 상기 시험 모듈이 가지는 복수의 기능 중 상기 시험 프로그램에 의해 지정된 기능의 실행을 상기 시험 모듈에 지시하는 테스터 제어부
를 포함하고,
상기 시험 모듈은,
상기 피시험 디바이스와의 사이에 신호를 입출력하는 신호 입출력부; 및
상기 시험 프로그램에 의해 지정된 기능에 따른 기능 프로그램을 실행하고, 상기 신호 입출력부 내의 레지스터 및 메모리의 적어도 일방을 액세스하는 모듈 제어부
를 포함하는,
시험 장치.
- 제1항에 있어서,
상기 테스터 제어부는, 상기 모듈 제어부에 대해서 실행해야 할 기능의 종류 및 해당 기능의 파라미터를, 복수의 워드를 포함한 버스트 전송에 의해 상기 모듈 제어부로 송신하고,
상기 모듈 제어부는, 상기 신호 입출력부 내의 레지스터 및 메모리를 워드 단위로 액세스하는,
시험 장치.
- 제2항에 있어서,
상기 테스터 제어부는, 상기 모듈 제어부에 대해서 실행해야 할 2 이상의 기능의 각각의 종류 및 해당 2 이상의 기능의 각각의 파라미터를 하나의 버스트 전송에 의해 상기 모듈 제어부로 송신하는,
시험 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 모듈 제어부는, 상기 기능 프로그램에 따라 상기 신호 입출력부를 설정하거나 또는 동작시키는데 앞서, 상기 신호 입출력부의 상태를 독출하고, 상기 신호 입출력부가 해당 설정을 접수하거나 또는 해당 동작을 개시할 수 있는 상태인지 여부를 확인하는,
시험 장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 모듈 제어부는, 상기 테스터 제어부로부터 2 이상의 기능의 실행이 지정되었던 것에 따라, 해당 2 이상의 기능에 대응하는 2 이상의 상기 기능 프로그램에서의, 상기 신호 입출력부에 대해서 설정을 실시하는 설정 부분을 병행하여 실행하고, 상기 신호 입출력부와 상기 피시험 디바이스의 사이에 신호를 입출력하는 동작 부분을 축차 실행하는,
시험 장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서,
복수의 상기 시험 모듈 중 적어도 2 이상의 상기 시험 모듈은, 동기 통신에 의해 서로 동기를 취하고, 적어도 1개의 상기 피시험 디바이스의 시험을 실행하는,
시험 장치.
- 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 모듈 제어부는,
상기 복수의 기능에 따른 복수의 상기 기능 프로그램을 기억하는 기능 프로그램 기억부;
상기 테스터 제어부로부터 지정된 기능에 따른 상기 기능 프로그램을 상기 기능 프로그램 기억부로부터 독출하여 실행하는 기능 프로그램 실행부; 및
상기 테스터 제어부로부터 상기 기능 프로그램의 코드를 수신하여, 상기 기능 프로그램 기억부에 기입하는 기능 프로그램 기입부
를 포함하는,
시험 장치.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/002995 WO2011001462A1 (ja) | 2009-06-29 | 2009-06-29 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110005768A true KR20110005768A (ko) | 2011-01-19 |
KR101239658B1 KR101239658B1 (ko) | 2013-03-11 |
Family
ID=43410565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020107013216A KR101239658B1 (ko) | 2009-06-29 | 2009-06-29 | 시험 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110015890A1 (ko) |
JP (1) | JPWO2011001462A1 (ko) |
KR (1) | KR101239658B1 (ko) |
WO (1) | WO2011001462A1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8258802B2 (en) * | 2010-01-26 | 2012-09-04 | Advantest Corporation | Test apparatus and test method |
US10048304B2 (en) | 2011-10-25 | 2018-08-14 | Teradyne, Inc. | Test system supporting simplified configuration for controlling test block concurrency |
JP5785887B2 (ja) | 2012-03-01 | 2015-09-30 | 株式会社アドバンテスト | 試験装置および試験モジュール |
JP5841458B2 (ja) * | 2012-03-01 | 2016-01-13 | 株式会社アドバンテスト | 試験装置および試験モジュール |
JP5785888B2 (ja) | 2012-03-01 | 2015-09-30 | 株式会社アドバンテスト | 試験装置および試験モジュール |
JP5841457B2 (ja) * | 2012-03-01 | 2016-01-13 | 株式会社アドバンテスト | 試験装置および試験モジュール |
US8656229B2 (en) * | 2012-06-05 | 2014-02-18 | Litepoint Corporation | System and method for execution of user-defined instrument command sequences using multiple hardware and analysis modules |
CN107003648B (zh) * | 2014-12-17 | 2019-06-11 | 西门子公司 | 自动化设备的功能模块的检验方法和工程规划*** |
CN107978338B (zh) * | 2016-10-21 | 2020-09-08 | 深圳市中兴微电子技术有限公司 | 一种测试信号产生方法及装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393498A (en) * | 1981-01-22 | 1983-07-12 | The Boeing Company | Method and apparatus for testing systems that communicate over digital buses by transmitting and receiving signals in the form of standardized multi-bit binary encoded words |
JP2627751B2 (ja) * | 1987-09-28 | 1997-07-09 | 株式会社アドバンテスト | Icテストシステム |
US6469493B1 (en) * | 1995-08-01 | 2002-10-22 | Teradyne, Inc. | Low cost CMOS tester with edge rate compensation |
JP2001083216A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体試験装置 |
US7184917B2 (en) * | 2003-02-14 | 2007-02-27 | Advantest America R&D Center, Inc. | Method and system for controlling interchangeable components in a modular test system |
US7290192B2 (en) * | 2003-03-31 | 2007-10-30 | Advantest Corporation | Test apparatus and test method for testing plurality of devices in parallel |
KR20050109548A (ko) * | 2003-03-19 | 2005-11-21 | 주식회사 아도반테스토 | 시험 장치 및 설정 방법 |
JP4520945B2 (ja) * | 2003-05-21 | 2010-08-11 | 株式会社アドバンテスト | 試験装置及びテストモジュール |
US6925408B2 (en) * | 2003-09-08 | 2005-08-02 | Texas Instruments Incorporated | Mixed-signal core design for concurrent testing of mixed-signal, analog, and digital components |
WO2005036402A1 (ja) * | 2003-10-07 | 2005-04-21 | Advantest Corporation | テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 |
JP5068739B2 (ja) * | 2005-03-18 | 2012-11-07 | ラムバス・インコーポレーテッド | 集積回路試験モジュール |
JP2007010606A (ja) * | 2005-07-04 | 2007-01-18 | Matsushita Electric Ind Co Ltd | Lsi検査モジュール、lsi検査モジュールの制御方法、lsi検査モジュールとlsi検査装置との通信方法、およびlsi検査方法 |
CN101501517B (zh) * | 2006-08-04 | 2013-02-06 | 爱德万测试(新加坡)私人有限公司 | 具有通用和专门资源的块的测试模块 |
US20080133165A1 (en) * | 2006-12-04 | 2008-06-05 | Advantest Corporation | Test apparatus and device interface |
US7743305B2 (en) * | 2007-03-20 | 2010-06-22 | Advantest Corporation | Test apparatus, and electronic device |
JP2009025138A (ja) * | 2007-07-19 | 2009-02-05 | Yokogawa Electric Corp | 半導体試験装置 |
JP2009069047A (ja) * | 2007-09-14 | 2009-04-02 | Yokogawa Electric Corp | 半導体試験装置 |
-
2009
- 2009-06-29 JP JP2010522530A patent/JPWO2011001462A1/ja active Pending
- 2009-06-29 WO PCT/JP2009/002995 patent/WO2011001462A1/ja active Application Filing
- 2009-06-29 KR KR1020107013216A patent/KR101239658B1/ko not_active IP Right Cessation
-
2010
- 2010-06-25 US US12/824,108 patent/US20110015890A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JPWO2011001462A1 (ja) | 2012-12-10 |
KR101239658B1 (ko) | 2013-03-11 |
WO2011001462A1 (ja) | 2011-01-06 |
US20110015890A1 (en) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101239658B1 (ko) | 시험 장치 | |
US8522079B2 (en) | System and method for multi-core synchronous debugging of a multi-core platform | |
US20110184687A1 (en) | Test apparatus and test method | |
WO2003016931A1 (en) | Circuit testing with ring-connected test instrument modules | |
US20080229152A1 (en) | On-chip debug emulator, debugging method, and microcomputer | |
CN106773954B (zh) | 一种微控制器芯片中的工作模式控制*** | |
CN101840368A (zh) | 多核处理器的jtag实时片上调试方法及其*** | |
CN101329385A (zh) | 一种片上***的调测***、调测方法以及片上*** | |
EP2434404B1 (en) | Method and arrangement for streaming data profiling | |
CN105808396A (zh) | 一种芯片调试装置、调试方法及soc芯片*** | |
CN102176702A (zh) | 测试***及测试方法 | |
CN108415859B (zh) | 一种激光陀螺仪数据的硬件加速电路 | |
CN115184781B (zh) | 一种芯片测试方法及*** | |
US20140052881A1 (en) | Systems and methods for concatenating multiple devices | |
CN103903651A (zh) | 双线串行端口内建自测电路及其通讯方法 | |
KR101704751B1 (ko) | 모듈 간의 타이밍 정보를 이용하는 멀티코어 시스템의 시뮬레이터, 및 그 시뮬레이션 방법 | |
CN117148817A (zh) | 一种测试*** | |
WO2016184170A1 (zh) | Smi接口器件的调试装置及方法、存储介质 | |
US20130231885A1 (en) | Test apparatus and test module | |
CN114089649A (zh) | 一种自动化测试工装***及方法 | |
CN108228517B (zh) | I3c电路设备、***及通信方法 | |
JP5785887B2 (ja) | 試験装置および試験モジュール | |
CN113496108B (zh) | 一种应用于仿真的cpu模型 | |
CN103003806B (zh) | 一种配置pcie端口的方法、装置和设备 | |
JP4828483B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |