KR20100134450A - 반도체소자의 듀얼 폴리게이트 형성방법 - Google Patents

반도체소자의 듀얼 폴리게이트 형성방법 Download PDF

Info

Publication number
KR20100134450A
KR20100134450A KR1020090053074A KR20090053074A KR20100134450A KR 20100134450 A KR20100134450 A KR 20100134450A KR 1020090053074 A KR1020090053074 A KR 1020090053074A KR 20090053074 A KR20090053074 A KR 20090053074A KR 20100134450 A KR20100134450 A KR 20100134450A
Authority
KR
South Korea
Prior art keywords
cleaning
forming
film
cleaning liquid
temperature
Prior art date
Application number
KR1020090053074A
Other languages
English (en)
Other versions
KR101168334B1 (ko
Inventor
윤효근
박지용
이선진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090053074A priority Critical patent/KR101168334B1/ko
Publication of KR20100134450A publication Critical patent/KR20100134450A/ko
Application granted granted Critical
Publication of KR101168334B1 publication Critical patent/KR101168334B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 듀얼 폴리게이트 형성방법은, n형 영역 및 p형 영역을 갖는 기판 위에서 절연막을 형성하는 단계와, 절연막 위에 n형 불순물이온으로 도핑된 폴리실리콘막을 형성하는 단계와, 폴리실리콘막 위에 상기 p형 영역의 폴리실리콘막을 오픈시키는 마스크막패턴을 형성하는 단계와, 마스크막패턴을 이온주입마스크로 p형 영역의 폴리실리콘막에 p형 불순물이온을 도핑시키는 단계와, 마스크막패턴을 제거하는 단계와, 폴리실리콘막 상부에 화학적산화막을 형성하는 단계와, 열처리를 수행하여 상기 n형 및 p형 불순물이온을 액티베이션시키는 단계와, 제1 세정액을 이용한 제1 세정으로 폴리실리콘막 상부의 화학적산화막을 제거하는 단계와, 제2 세정액을 이용한 제2 세정으로 화학적산화막이 제거된 폴리실리콘막 상부에 산화막을 형성하는 단계와, 제3 세정액을 이용한 제3 세정으로 산화막을 제거하는 단계와, 제3 세정이 이루어진 폴리실리콘막 위에 장벽금속막, 금속막 및 하드마스크막을 형성하는 단계와, 그리고 하드마스크막, 금속막, 장벽금속막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함한다.
듀얼 폴리게이트, p형 폴리게이트, 보론(B) 축적(pile up), 화학적산화막, 세정, 링오실레이터지연(ROD) 특성

Description

반도체소자의 듀얼 폴리게이트 형성방법{Method of fabricating dual poly-gate in semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 듀얼 폴리게이트 형성방법에 관한 것이다.
최근 p형 모스트랜지스터와 n형 모스트랜지스터가 동일한 기판에 배치되는 상보형 모스(CMOS; Complementary Metal Oxide Semiconductor) 트랜지스터의 응용범위가 점점 확대되고 있다. 그런데 p형 폴리게이트만을 사용하는 일반적인 상보형 모스 트랜지스터에 있어서, p형 모스 트랜지스터는 매몰된 채널구조(buried channel structure)를 나타내는 것으로 알려져 있다. 매몰된 채널구조를 갖는 경우, 소자의 집적도가 증가함에 따라 채널길이가 감소되고, 채널길이가 감소됨에 따라 인가되는 전계의 영향을 크게 받아 결국 누설전류특성이 열화된다. 따라서 최근에는 표면 채널구조(surface channel structure)의 p형 모스 트랜지스터를 구현하기 위해 듀얼 폴리게이트 구조를 채용하고 있다. 듀얼 폴리게이트 구조는, p형 모스 트랜지스터가 형성되는 영역에는 p형 불순물영역, 예컨대 보론(B)이 도핑된 p형 폴리게이트가 배치되고, n형 모스 트랜지스터가 형성되는 영역에는 n형 불순물영 역, 예컨대 포스포러스(P)가 도핑된 n형 폴리게이트가 배치되는 구조를 의미한다.
듀얼 폴리게이트 구조를 형성하기 위해서는, 먼저 n형 영역 및 p형 영역을 갖는 반도체기판 위에 게이트절연막을 형성하고, 그 위에 n형 불순물이온, 예컨대 포스포러스(P)가 도핑된 폴리실리콘막을 형성한다. 다음에 p형 영역의 폴리실리콘막을 노출시키는 포토레지스트막패턴을 이용한 이온주입공정을 수행하여, p형 영역의 폴리실리콘막 내에 p형 불순물이온, 예컨대 보론(B)을 도핑시킨다. 이와 같은 보론(B) 도핑에 의해, p형 영역의 폴리실리콘막 도전형은 n형에서 p형으로 전환된다. 이후 열처리를 통한 불순물이온 확산공정을 수행하여, n형 영역 및 p형 영역에 각각 n형 폴리게이트 및 p형 폴리게이트를 형성한다.
그런데 p형 영역의 폴리실리콘막 도전형을 n형에서 p형으로 원활하게 전환하기 위해서는, p형 영역의 폴리실리콘막에 대한 보론(B) 도핑시 5KeV 내지 15KeV의 주입에너지 조건에서 1×1016원자/㎠의 높은 도즈로 보론(B)을 도핑시켜야 한다. 이와 같은 보론(B)의 높은 도즈는 포토레지스트막패턴을 경화시켜 카본 성분이 풍부한 카본-리치 표면층(carbon-rich crust layer)을 생성시킨다. 이와 같은 카본-리치 표면층은 일반적인 포토레지스트막패턴 제거공정을 통해서는 잘 제거되지 않는다. 따라서 카본-리치 표면층의 원활한 제거를 위해 180℃ 이상의 고온 SPM(Sulfuric acid Peroxide Mixture) 세정액을 이용한 습식 스트립(wet strip) 공정을 수행하고 있다. 경화된 포토레지스트의 제거는 SPM의 온도가 높을수록 잘 이루어진다는 것은 잘 알려져 있는 사실이다. 또한 고온 SPM 세정액을 이용한 습식 스트립 공정 외에도, 포토레지스트 잔류물로 인한 파티클(particle) 문제 해결과 후속의 액티베이션(activation)을 위한 어닐링시 보론(B)이 아웃-디퓨전(out-diffusion)되는 현상을 방지하기 위하여 폴리실리콘막 상부에 화학적산화막(chemical oxide layer)을 형성시키는 SC-1(Standard Cleaning-1) 세정액을 이용한 세정공정을 추가적으로 수행하고 있다.
그런데 이 경우, 도핑된 불순물이온의 액티베이션을 위한 열처리시 보론(B)이 화학적산화막 내에 축적되는 현상이 발생된다. 화학적산화막 내에 축적되어 있는 보론(B)은 후속의 장벽금속막 형성 전에 화학적산화막 제거를 위해 수행되는 세정시에 식각액의 침투를 방해하며, 이에 따라 화학적산화막이 완전히 제거되지 못하고 일부 폴리실리콘막 상부에 남아있는 현상이 발생한다. 이와 같이 폴리실리콘막 상부에 화학적산화막이 일부 남아있게 되면, 소자의 동작속도 특성의 주요 지표가 되는 링오실레이터지연(ROD; Ring Oscillator Delay) 특성이 열화되는 등 소자의 동작특성이 저하된다.
본 발명이 해결하고자 하는 과제는, 소자의 링오실레이터지연(ROD) 특성의 열화가 방지되도록 하는 반도체소자의 듀얼 폴리게이트 형성방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체소자의 듀얼 폴리게이트 형성방법은, n형 영역 및 p형 영역을 갖는 기판 위에서 절연막을 형성하는 단계와, 절연막 위에 n형 불순물이온으로 도핑된 폴리실리콘막을 형성하는 단계와, 폴리실리콘막 위에 상기 p형 영역의 폴리실리콘막을 오픈시키는 마스크막패턴을 형성하는 단계와, 마스크막패턴을 이온주입마스크로 p형 영역의 폴리실리콘막에 p형 불순물이온을 도핑시키는 단계와, 마스크막패턴을 제거하는 단계와, 폴리실리콘막 상부에 화학적산화막을 형성하는 단계와, 열처리를 수행하여 상기 n형 및 p형 불순물이온을 액티베이션시키는 단계와, 제1 세정액을 이용한 제1 세정으로 폴리실리콘막 상부의 화학적산화막을 제거하는 단계와, 제2 세정액을 이용한 제2 세정으로 화학적산화막이 제거된 폴리실리콘막 상부에 산화막을 형성하는 단계와, 제3 세정액을 이용한 제3 세정으로 산화막을 제거하는 단계와, 제3 세정이 이루어진 폴리실리콘막 위에 장벽금속막, 금속막 및 하드마스크막을 형성하는 단계와, 그리고 하드마스크막, 금속막, 장벽금속막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함한다.
일 예에서, 화학적산화막을 형성하는 단계는, SC-1 세정액을 이용한 세정공정을 사용하여 수행할 수 있다. 이 경우 SC-1 세정액을 이용한 세정공정은, NH4OH, H2O2 및 H2O가 1:4:20 내지 1:5:50의 부피비로 혼합되고 25℃ 내지 30℃의 온도를 갖는 SC-1 세정액으로 120초 내지 600초 동안 수행할 수 있다.
일 예에서, 제1 세정액으로 고온 dHF 세정액을 사용할 수 있다. 이 경우 고온 dHF 세정액은 HF와 H2O가 1:500 내지 1:1000의 부피비로 혼합된 혼합액일 수 있다. 그리고 고온 dHF 세정액은 50℃ 내지 100℃의 온도를 가질 수 있다. 또한 고온 dHF 세정액을 이용한 제1 세정은 300초 내지 900초 동안 수행할 수 있다.
일 예에서, 제1 세정액으로 고온 탈이온수를 사용할 수도 있다. 이 경우 고온 탈이온수는 60℃ 내지 100℃의 온도를 가질 수 있다. 그리고 고온 탈이온수를 이용한 제1 세정은 450초 내지 1350초 동안 수행할 수 있다.
일 예에서, 제2 세정액으로 고온 SC-1 세정액을 사용할 수 있다. 이 경우 고온 SC-1 세정액은 NH4OH, H2O2 및 H2O가 1:4:20 내지 1:5:50의 부피비로 혼합된 혼합액일 수 있다. 그리고 고온 SC-1 세정액은 50℃ 내지 80℃의 온도를 가질 수 있다. 또한 고온 SC-1 세정액의 온도 및 제2 세정 시간은 산화막 형성에 의해 손실되는 폴리실리콘막의 두께가 10Å 내지 30Å이 되도록 하는 조건으로 설정할 수 있다.
일 예에서, 제2 세정액으로 HNO3/HF 용액을 사용할 수도 있다.
일 예에서, 제3 세정액으로 dHF 세정액을 사용할 수 있다. 이 경우 dHF 세정 액은 HF와 H2O가 1:20 내지 1:1000의 부피비로 혼합된 혼합액일 수 있다. 그리고 dHF 세정액은 20℃ 내지 30℃의 온도를 가질 수 있다. 또한 dHF 세정액을 이용한 제3 세정은 5초 내지 100초 동안 수행할 수 있다.
본 발명에 따르면 보론(B)이 축적되어 있는 화학적산화막을 제1 세정을 통해 제거함으로써 화학적산화막의 불충분한 제거로 인한 링오실레이터지연(ROD) 특성의 열화를 방지할 수 있다는 이점이 제공된다.
도 1 내지 도 9는 본 발명에 따른 반도체소자의 듀얼 폴리게이트 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 1을 참조하면, 실리콘기판과 같은 반도체기판(110) 위에 게이트절연막(120)을 형성한다. 반도체기판(110)은 제1 영역(101) 및 제2 영역(102)을 갖는다. 제1 영역(101)은 n형 트랜지스터가 배치되는 영역, 즉 n형 폴리게이트가 형성될 영역이고, 제2 영역(102)은 p형 트랜지스터가 배치되는 영역, 즉 p형 폴리게이트가 형성될 영역이다. 게이트절연막(120)은 산화막으로 형성할 수 있다. 다음에 게이트절연막(120) 위에 p형 불순물이온, 예컨대 포스포러스(P)(141)가 도핑된 폴리실리콘막(120)을 형성한다. 포스포러스(P)(141)가 도핑된 폴리실리콘막(120)은 폴리실리콘막(120)을 증착하는 과정에서 포스포러스(P)(141)를 포함하는 소스가스를 공급함으로써 형성할 수 있다.
도 2를 참조하면, 제1 영역(101), 즉 n형 폴리게이트가 형성될 영역의 폴리실리콘막(130)은 덮으면서, 제2 영역(102), 즉 p형 폴리게이트가 형성될 영역의 폴리실리콘막(130)은 노출시키는 마스크막패턴(150)을 형성한다. 마스크막패턴(150)은 포토레지스트막으로 형성할 수 있다. 다음에 도면에서 화살표로 나타낸 바와 같이, 폴리실리콘막(130)의 노출부분에 대해 p형 불순물이온, 예컨대 보론(B)(142)을 도핑시킨다. 보론(B)(142) 도핑은 플라즈마 도핑(PLAD; Plasma Doping) 방법을 사용하여 수행할 수 있다. 플라즈마 도핑 방법을 이용한 보론(B)(142) 도핑시 소스가스로는 BF3를 이용한다. 그리고 주입에너지는 5KeV 내지 30KeV로 설정하고, 도즈는 대략 5×1016 내지 5×1017원자/㎠가 되도록 설정하여, 제2 영역(102)의 폴리실리콘막(130)이 충분한 양의 보론(B)(142)으로 도핑되도록 한다.
도 3을 참조하면, 보론(B)(142)의 고농도 도핑으로 인해 마스크막패턴(150)의 상부가 경화되는 현상이 발생하고, 이에 따라 통상의 포토레지스트 스트립 공정으로는 잘 제거되지 않는다. 따라서 경화된 마스크막패턴(150)을 제거하기 위하여, 도면에서 화살표로 나타낸 바와 같이 SPM 세정액을 이용한 SPM 세정을 수행하고, 이어서 SC-1 세정액을 이용한 SC-1 세정을 수행한다. 보다 구체적으로 설명하면, H2SO4와 H2O2가 3:1 내지 5:1의 부피비(volume %)로 혼합되고, 170℃ 내지 240℃의 온도를 갖는 SPM 세정액을 사용한 SPM 세정을 대략 180초 내지 600초 동안 수행하여 경화된 마스크막패턴(150)을 제거한다. 다음에 NH4OH, H2O2 및 H2O가 1:4:29 내지 1:5:50의 부피비로 혼합되고, 25℃ 내지 30℃의 온도를 갖는 SC-1 세정액을 사용한 SC-1 세정을 대략 120초 내지 600초 동안 수행한다. 이 SC-1 세정으로 인해 폴리실리콘막(130)의 상부에는 대략 8Å 두께의 화학적산화막(161)이 형성된다.
도 4를 참조하면, 폴리실리콘막(130) 내에 도핑된 포스포러스(P)(도 3의 141) 및 보론(B)(도 3의 142)을 액티베이션시키기 위한 열처리를 수행한다. 열처리는 급속열처리(RTP; Rapid Thermal Process) 방법을 사용하여 수행할 수 있지만, 이에 한정되는 것은 아니다. 이 열처리에 의해, 제1 영역(101)에는 n형의 도전형을 갖는 n형 폴리게이트(131)가 형성되고, 제2 영역(102)에는 p형의 도전형을 갖는 p형 폴리게이트(132)가 형성된다. 상기 열처리가 수행되는 과정에서 화학적산화막(161)은 폴리실리콘막(도 3의 130) 내에 도핑되어 있는 보론(B)(도 3의 142)이 아웃-디퓨전(out-diffusion)되는 현상을 억제시키는 기능을 한다. 그러나 열처리에 의해 화학적산화막(161) 내에 보론(B)(142)이 축적되는 현상도 또한 발생된다.
도 5를 참조하면, 보론(B)(142)이 축적되어 있는 화학적산화막(161)을 제거하기 위하여 제1 세정을 수행한다. 본 실시예에서 제1 세정시 세정액으로서 고온 dHF 세정액을 사용한다. 구체적으로 HF와 H2O가 1:500 내지 1:1000의 부피비로 혼합되고, 50℃ 내지 100℃의 온도를 갖는 고온 dHF 세정액을 사용하여 300초 내지 900초 동안 제1 세정을 수행한다. 이와 같은 조건의 제1 세정에 의해, 도면에서 점선으로 나타낸 바와 같이, 화학적산화막(161)은 완전히 제거된다. 다른 실시예에서 제1 세정시의 세정액으로서 60℃ 내지 100℃의 온도를 갖는고온 탈이온수(DI water; DeIonized water)를 사용할 수 있다. 이 경우 고온 탈이온수를 이용한 제1 세정을 대략 450초 내지 1350초 동안 수행한다.
도 6을 참조하면, 후속공정에 의해 형성될 장벽금속막과 접촉하는 표면의 반응성을 향상시키기 위하여 제2 세정을 수행한다. 본 실시예에서, 제2 세정은 NH4OH, H2O2 및 H2O가 1:4:20 내지 1:5:50의 부피비로 혼합되고 50℃ 내지 80℃의 온도를 갖는 고온 SC-1 세정액을 사용하여 수행한다. 이와 같은 제2 세정에 의해 n형 폴리게이트(131) 및 p형 폴리게이트(132) 표면 위에는 산화막(162)이 형성된다. 산화막(162)이 형성되는 과정에서 n형 폴리게이트(131) 및 p형 폴리게이트(132) 상부는 일정 두께만큼 산화된다. 산화막(162)의 두께는 두꺼울 필요가 없으므로, n형 폴리게이트(131) 및 p형 폴리게이트(132)의 산화되는 두께가 대략 10Å 내지 30Å이 되도록 한다. 이를 위해, 고온 SC-1 세정시 고온 SC-1 세정액의 온도 및 제2 세정 시간을 산화막(162) 형성에 의해 손실되는 n형 폴리게이트(131) 및 p형 폴리게이트(132)의 두께가 10Å 내지 30Å이 되도록 하는 조건으로 설정하는 것이 적절하다. 다른 실시예에서는 제2 세정을 위한 세정액으로서 HNO3/HF 용액을 사용할 수도 있다.
도 7을 참조하면, 산화막(162)을 제거하기 위한 제3 세정을 수행한다. 제3 세정을 위한 세정액으로는 dHF 세정액을 사용한다. 즉 HF와 H2O가 1:20 내지 1:1000의 부피비로 혼합되고, 20℃ 내지 30℃의 온도를 갖는 dHF 세정액을 이용하여 5초 내지 100초 동안 제3 세정을 수행한다. 제거하고자 하는 산화막(162)에는 보론(B)이 축적되어 있지 않으며, 이에 따라 위와 같은 조건만으로도 충분히 제거된다. 이 와 같은 제1 세정 내지 제3 세정을 통해 화학적산화막이 완전히 제거되므로, 화학적산화막의 미제거로 인한 소자의 링오실레이터지연(ROD) 특성 열화는 발생되지 않는다.
도 8을 참조하면, n형 폴리게이트(131) 및 p형 폴리게이트(132) 위에 장벽금속막(170), 금속막(180) 및 하드마스크막(190)을 순차적으로 형성한다. 일 예에서, 장벽금속막(170)은 100Å 내지 200Å의 두께로 티타늄/티타늄나이트라이드(Ti/TiN)막과 같은 복층으로 형성한다. 금속막(180)은 300Å 내지 500Å 두께의 텅스텐(W)막으로 형성한다. 그리고 하드마스크막(190)은 2000Å 내지 3000Å 두께의 나이트라이드막으로 형성한다.
도 9를 참조하면, 하드마스크막(도 8의 190)에 대한 패터닝을 수행하여 제1 및 제2 하드마스크막패턴(191, 192)을 각각 제1 영역(101) 및 제2 영역(102)에 형성한다. 다음에 제1 하드마스크막패턴(191) 및 제2 하드마스크막패턴(192)을 식각마스크로 한 식각으로 금속막(도 8의 180)의 노출부분, 장벽금속막(도 8의 170), n형 폴리게이트(131) 및 p형 폴리게이트(132)의 노출부분, 및 게이트절연막(도 8의 120)의 노출부분을 순차적으로 제거한다. 상기 식각에 의해, 제1 영역(101)의 반도체기판(110) 위에는 제1 게이트절연막패턴(121), n형 폴리게이트(131), 제1 장벽금속막패턴(171), 제1 금속막패턴(181) 및 제1 하드마스크막패턴(191)이 배치되는 n형 게이트스택구조(201)가 형성된다. 그리고 제2 영역(102)의 반도체기판(110) 위에는 제2 게이트절연막패턴(122), n형 폴리게이트(132), 제2 장벽금속막패턴(172), 제2 금속막패턴(182) 및 제2 하드마스크막패턴(192)이 배치되는 p형 게이트스택구 조(202)가 형성된다.
도 1 내지 도 9는 본 발명에 따른 반도체소자의 듀얼 폴리게이트 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.

Claims (19)

  1. n형 영역 및 p형 영역을 갖는 기판 위에서 절연막을 형성하는 단계;
    상기 절연막 위에 n형 불순물이온으로 도핑된 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막 위에 상기 p형 영역의 폴리실리콘막을 오픈시키는 마스크막패턴을 형성하는 단계;
    상기 마스크막패턴을 이온주입마스크로 상기 p형 영역의 폴리실리콘막에 p형 불순물이온을 도핑시키는 단계;
    상기 마스크막패턴을 제거하는 단계;
    상기 폴리실리콘막 상부에 화학적산화막을 형성하는 단계;
    열처리를 수행하여 상기 n형 및 p형 불순물이온을 액티베이션시키는 단계;
    제1 세정액을 이용한 제1 세정으로 상기 폴리실리콘막 상부의 화학적산화막을 제거하는 단계;
    제2 세정액을 이용한 제2 세정으로 상기 화학적산화막이 제거된 폴리실리콘막 상부에 산화막을 형성하는 단계;
    제3 세정액을 이용한 제3 세정으로 상기 산화막을 제거하는 단계;
    상기 제3 세정이 이루어진 폴리실리콘막 위에 장벽금속막, 금속막 및 하드마스크막을 형성하는 단계; 및
    상기 하드마스크막, 금속막, 장벽금속막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함하는 듀얼 폴리게이트 형성방법.
  2. 제1항에 있어서,
    상기 화학적산화막을 형성하는 단계는, SC-1 세정액을 이용한 세정공정을 사용하여 수행하는 듀얼 폴리게이트 형성방법.
  3. 제2항에 있어서,
    상기 SC-1 세정액을 이용한 세정공정은, NH4OH, H2O2 및 H2O가 1:4:20 내지 1:5:50의 부피비로 혼합되고 25℃ 내지 30℃의 온도를 갖는 SC-1 세정액으로 120초 내지 600초 동안 수행하는 듀얼 폴리게이트 형성방법.
  4. 제1항에 있어서,
    상기 제1 세정액으로 고온 dHF 세정액을 사용하는 듀얼 폴리게이트 형성방법.
  5. 제4항에 있어서,
    상기 고온 dHF 세정액은 HF와 H2O가 1:500 내지 1:1000의 부피비로 혼합된 혼합액인 듀얼 폴리게이트 형성방법.
  6. 제4항에 있어서,
    상기 고온 dHF 세정액은 50℃ 내지 100℃의 온도를 갖는 듀얼 폴리게이트 형성방법.
  7. 제4항에 있어서,
    상기 고온 dHF 세정액을 이용한 제1 세정은 300초 내지 900초 동안 수행하는 듀얼 폴리게이트 형성방법.
  8. 제1항에 있어서,
    상기 제1 세정액으로 고온 탈이온수를 사용하는 듀얼 폴리게이트 형성방법.
  9. 제8항에 있어서,
    상기 고온 탈이온수는 60℃ 내지 100℃의 온도를 갖는 듀얼 폴리게이트 형성방법.
  10. 제8항에 있어서,
    상기 고온 탈이온수를 이용한 제1 세정은 450초 내지 1350초 동안 수행하는 듀얼 폴리게이트 형성방법.
  11. 제1항에 있어서,
    상기 제2 세정액으로 고온 SC-1 세정액을 사용하는 듀얼 폴리게이트 형성방법.
  12. 제11항에 있어서,
    상기 고온 SC-1 세정액은 NH4OH, H2O2 및 H2O가 1:4:20 내지 1:5:50의 부피비로 혼합된 혼합액인 듀얼 폴리게이트 형성방법.
  13. 제11항에 있어서,
    상기 고온 SC-1 세정액은 50℃ 내지 80℃의 온도를 갖는 듀얼 폴리게이트 형성방법.
  14. 제11항에 있어서,
    상기 고온 SC-1 세정액의 온도 및 제2 세정 시간은 상기 산화막 형성에 의해 손실되는 폴리실리콘막의 두께가 10Å 내지 30Å이 되도록 하는 조건으로 설정하는 듀얼 폴리게이트 형성방법.
  15. 제1항에 있어서,
    상기 제2 세정액으로 HNO3/HF 용액을 사용하는 듀얼 폴리게이트 형성방법.
  16. 제1항에 있어서,
    상기 제3 세정액으로 dHF 세정액을 사용하는 듀얼 폴리게이트 형성방법.
  17. 제16항에 있어서,
    상기 dHF 세정액은 HF와 H2O가 1:20 내지 1:1000의 부피비로 혼합된 혼합액인 듀얼 폴리게이트 형성방법.
  18. 제16항에 있어서,
    상기 dHF 세정액은 20℃ 내지 30℃의 온도를 갖는 듀얼 폴리게이트 형성방법.
  19. 제16항에 있어서,
    상기 dHF 세정액을 이용한 제3 세정은 5초 내지 100초 동안 수행하는 듀얼 폴리게이트 형성방법.
KR1020090053074A 2009-06-15 2009-06-15 반도체소자의 듀얼 폴리게이트 형성방법 KR101168334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090053074A KR101168334B1 (ko) 2009-06-15 2009-06-15 반도체소자의 듀얼 폴리게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090053074A KR101168334B1 (ko) 2009-06-15 2009-06-15 반도체소자의 듀얼 폴리게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20100134450A true KR20100134450A (ko) 2010-12-23
KR101168334B1 KR101168334B1 (ko) 2012-07-24

Family

ID=43509375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053074A KR101168334B1 (ko) 2009-06-15 2009-06-15 반도체소자의 듀얼 폴리게이트 형성방법

Country Status (1)

Country Link
KR (1) KR101168334B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220036132A (ko) 2020-09-15 2022-03-22 삼성전자주식회사 게이트 전극을 가지는 반도체 소자 및 이를 포함하는 전자 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721200B1 (ko) 2005-12-22 2007-05-23 주식회사 하이닉스반도체 반도체소자의 듀얼 게이트 형성방법

Also Published As

Publication number Publication date
KR101168334B1 (ko) 2012-07-24

Similar Documents

Publication Publication Date Title
US7867901B2 (en) Method for forming silicide in semiconductor device
CN105990234B (zh) 半导体器件的形成方法
KR101168334B1 (ko) 반도체소자의 듀얼 폴리게이트 형성방법
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
CN103779280B (zh) 高介电层金属栅器件的制造方法
KR100603510B1 (ko) 반도체 소자의 제조 방법
KR100728958B1 (ko) 반도체 소자의 제조방법
US20100159680A1 (en) Method for Manufacturing Semiconductor Device
CN110718454A (zh) 半导体器件及其形成方法
KR100607818B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR101039143B1 (ko) ｐ형 폴리게이트 형성방법 및 이를 이용한 듀얼 폴리게이트 형성방법
KR100722998B1 (ko) 반도체 소자 제조 방법
KR20030047555A (ko) 반도체 소자의 제조 방법
KR20080087282A (ko) 반도체 소자의 듀얼 폴리게이트 형성방법
KR100486825B1 (ko) 반도체 소자의 제조방법
KR100723001B1 (ko) 듀얼폴리게이트를 갖는 반도체 소자의 제조방법
KR100810071B1 (ko) 반도체 소자의 제조 방법
KR20080089101A (ko) 반도체 소자의 제조방법
KR100481396B1 (ko) 반도체 소자의 제조 방법
KR100861362B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR100571381B1 (ko) 반도체 소자 및 그의 제조 방법
KR100400305B1 (ko) Ｃｍｏｓ의 제조 방법
KR100487641B1 (ko) 반도체소자의 제조방법
KR20090123692A (ko) 반도체 소자의 제조방법
KR20080001453A (ko) 반도체소자의 듀얼폴리게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee