KR20100109827A - 플라즈마 디스플레이 패널 및 그 제조 방법 - Google Patents

플라즈마 디스플레이 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR20100109827A
KR20100109827A KR1020090043398A KR20090043398A KR20100109827A KR 20100109827 A KR20100109827 A KR 20100109827A KR 1020090043398 A KR1020090043398 A KR 1020090043398A KR 20090043398 A KR20090043398 A KR 20090043398A KR 20100109827 A KR20100109827 A KR 20100109827A
Authority
KR
South Korea
Prior art keywords
powder
substrate
protective film
display panel
dielectric layer
Prior art date
Application number
KR1020090043398A
Other languages
English (en)
Inventor
강은석
강남석
김영성
박덕해
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20100109827A publication Critical patent/KR20100109827A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20—Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H01J9/22—Applying luminescent coatings
    • H01J9/227—Applying luminescent coatings with luminescent material discontinuously arranged, e.g. in dots or lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/366—Spacers, barriers, ribs, partitions or the like characterized by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 이차전자 방출 특성을 높여 방출 전압을 낮추고, 고휘도 및 고효율의 플라즈마 디스플레이 패널 및 그 제조 방법에 관한 것이다.

Description

플라즈마 디스플레이 패널 및 그 제조 방법{Plasma display panel and Method for fabricating in thereof}
본 발명은 영상 표시 장치에 관한 것으로, 더욱 상세하게는 플라즈마 디스플레이 장치에 관한 것이다.
멀티 미디어 시대의 도래와 함께 더 세밀하고, 더 크고, 더욱 자연색에 가까운 색을 표현해줄 수 있는 디스플레이 장치의 등장이 요구되고 있다. 그런데, 40인치 이상의 큰 화면을 구성하기에는 현재의 CRT(Cathode Ray Tube)는 한계가 있어서, LCD(Liquid Crystal Display)나 PDP(Plasma Display Panel) 및 프로젝션 TV(Television) 등이 고화질 영상의 분야로 용도확대를 위해 급속도로 발전하고 있다.
상술한 PDP 등의 디스플레이 장치의 최대 특징은 자체 발광형인 CRT와 비교하여 얇은 두께로 제작될 수 있고, 평면의 대화면(60~80inch) 제작이 손쉬울 뿐 아니라 style이나 design 면에서 종래 CRT와는 명확히 구별이 된다.
PDP는 어드레스 전극을 구비한 하판과, 서스테인 전극쌍을 구비한 상판과 격벽으로 정의되는 방전 셀을 가지며, 상기 방전 셀 내에는 형광체가 도포되어 화면 을 표시한다.
구체적으로, 상기 상판과 하판 사이의 방전 공간 내에서 방전이 일어나면 이 때 발생된 자외선이 형광체에 입사되어 가시광선이 발생하고, 상기 가시광선에 의하여 화면이 표시된다.
본 발명의 목적은, 이차전자 방출 특성을 높여 방출 전압을 낮추고, 고휘도 및 고효율의 플라즈마 디스플레이 패널 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은, 복수개의 방전 전극과, 상기 방전 전극들 상에 형성된 제1 유전체 층과, 상기 제1 유전체 층 상에 형성되고 산화마그네슘(이하 "MgO")이 포함된 제1 보호막과, 상기 제1 보호막 상에 형성되고 다이아몬드 파우더 및 탄소 파우더 중 어느 하나가 포함된 제2 보호막을 순차적으로 구비하는 제1 기판과; 격벽을 사이에 두고 상기 제1 기판과 합착되며, 복수개의 어드레스 전극과, 제2 유전체 층 및 형광체 층을 순차적으로 구비하는 제2 기판;을 포함하여 이루어진다.
또한, 본 발명에 따른 플라즈마 디스플레이 패널의 제조 방법은, 제1 기판상에 복수개의 방전 전극들과 제1 유전체 층을 순차적으로 형성하는 단계와; 상기 제1 유전체 층 상에 산화마그네슘(이하 "MgO")을 포함한 제1 보호막을 형성하는 단계와; 상기 제1 보호막 상에 다이아몬드 파우더 및 탄소 파우더 중 어느 하나를 포함한 제2 보호막을 형성하는 단계와; 제2 기판 상에 복수의 어드레스 전극과, 제2 유전체 층 및 형광체 층을 형성하는 단계와; 상기 제2 유전체 층 상에 격벽을 형성하는 단계와; 상기 격벽을 사이에 두고 상기 제1 기판과 제2 기판을 합착하는 단계; 를 포함하여 이루어진다.
본 발명에 따른 플라즈마 디스플레이 패널 및 그 제조 방법은, 보호막, 격벽 및 형광체 층에 2차 전자 방출 계수가 큰 물질인 다이아몬드 파우더 또는 탄소 파우더와, 방전 지연 특성을 개선시키는 단결정의 MgO 파우더를 첨가함으로써, PDP의 구동 시에 방전 공간에 노출된 보호막, 형광체 층 및 격벽에서의 이차전자 방출 특성이 향상되고, 이로 인해 방전 전압이 낮아지고, 효율이 좋아지는 효과가 있다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 상기 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 설명된다.
첨부된 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타냈으며, 도면에 나타난 각 층간의 두께 비가 실제 두께 비를 나타내는 것은 아니다.
본 발명에 따른 플라즈마 디스플레이 패널은 보호막이 2층 구조를 이룬 것을 특징으로 한다. 이하에서, 전면 기판(170)의 제1 유전체 층(190) 상에 접하여 형성된 보호막을 제1 보호막(195a)이라 하고, 제1 보호막(195a) 상에 형성되어 방전 공간에 면접한 보호막을 제2 보호막(195b)이라 칭한다.
도 1은 본 발명에 따른 다이아몬드 파우더가 포함된 보호막을 구비한 플라즈 마 디스플레이 패널의 방전 셀 구조를 나타낸 도면이다.
도 1에 도시되어 있는 바와 같이, 본 발명의 플라즈마 디스플레이 패널은 전면 기판(170) 상에 일 방향으로 통상 ITO(Indium Tin Oxide)로 이루어진 스캔 전극과 서스테인 전극(180a, 180b)과 통상 금속 재료로 이루어지는 버스전극(180a', 180b')이 형성된다.
그리고, 스캔 전극과 서스테인 전극 및 버스전극을 덮으면서 전면 기판(170) 상에 제1 유전체 층(190)과 보호막이 순차적으로 형성되어 이루어진다.
전면 기판(170)은 디스플레이 기판용 글라스의 밀링(milling) 및 클리닝(cleaning) 등의 가공을 통하여 형성된다.
여기서, 스캔 전극(180a)과 서스테인 전극(180b)은 ITO(Indium-Tin-Oxide) 또는 SnO2를 스퍼터링(sputtering)에 의한 포토에칭(photoetching)법 또는 CVD에 의한 리프트 오프(lift-off)법 등으로 형성된 것이다.
그리고, 버스 전극(180a', 180b')은 은(Ag) 등을 포함하여 이루어진다. 또한, 스캔 전극과 서스테인 전극에는 블랙 매트릭스가 형성될 수 있는데, 저융점 유리와 흑색 안료 등을 포함하여 이루어진다.
그리고, 스캔 전극과 서스테인 전극 및 버스전극이 형성된 전면 기판(170) 상에는, 제1 유전체 층(190)이 형성된다. 여기서, 제1 유전체 층(190)은 투명한 저융점 유리를 포함하여 이루어지며, 구체적인 조성은 후술한다.
그리고, 제1 유전체 층(190) 상에는 산화 마그네슘 등으로 이루어진 보호막 이 형성되어, 방전 시 (+) 이온의 충격으로부터 유전체를 보호하고, 2차 전자 방출을 증가시키기도 한다. 이하에서 보호막을 상세히 설명한다.
본 실시예에 따른 보호막은, 산화마그네슘(MgO) 박막을 포함하여 이루어지는 제1 보호막(195a)과, 상기 제1 보호막(195a) 상에 형성되고 다이아몬드 파우더가 포함된 제2 보호막(195b)을 포함하여 이루어진다.
또한, 제1 보호막(195a) 내에 도펀트가 첨가되면 어드레스 기간의 지터 값이 줄어들게 되나, 도펀트의 함유량이 일정 값 이상으로 커지면 지터 값이 증가될 수 있다.
따라서, 도펀트는 지터 값이 최소화되는 범위로 도핑되는 것이 바람직하며, 최적 함량으로 제 1 보호막(195a) 내에 20~500 ppm의 비율로 포함되는 것이 바람직하다. 그리고, 지터 값을 줄이기 위하여 실리콘 대신 다른 물질을 도펀트로 사용할 수도 있을 것이다.
또한, 제1 보호막(195a)은 300~700 나노미터(nm)의 두께로 형성되는 것이 바람직하다. 만일 제1 보호막(195a)의 두께가 300 나노미터 이하이면 오방전의 가능성이 있으며, 700 나노미터 이상이면 제조 공정과 비용상의 문제점이 발생할 수 있다.
그리고, 제1 보호막(195a) 상에 제2 보호막(195b)이 형성되는데, 제2 보호막(195a)은 단결정 형태의 다이아몬드 파우더가 포함된 것을 특징으로 한다. 여기서, '크기'는 결정의 형상이 구형이면 지름을 뜻하고, 육면체이면 한 변의 길이를 의미한다.
현재, 플라즈마 디스플레이 패널에 있어서, 이온화된 방전 가스가 제1 보호막(195a)에 충돌함에 따라 방출되는 2차 전자는 플라즈마 디스플레이 패널의 유지 전압 및 효율에 큰 영향을 미친다.
이때, 제1 보호막(195a)의 2차 전자 방출 계수값인 γ는 주로 Auger Neutralization에 의해 설명되어 지며, 이하의 수학식 1의 조건을 만족하는 경우에만 2차 전자가 방출된다.
γ = Iion - 2(Eg + χ)
이때, γ > 0 이고, Iion은 이온화된 방전 가스의 에너지이고, Eg는 밴드갭(bandgap)이고, χ는 전자 친화도이다.
상기 수학식 1에 따르면, 제1 보호막(195a)의 Eg와 χ 값이 작을 수로 γ는 큰 값을 나타낸다. 그러나, 제1 보호막(195a)의 산화마그네슘(MgO)은 Eg와 χ가 큰 값을 가지고 있다.
따라서, 제1 보호막(195a)의 산화마그네슘(MgO)은 γ가 큰 값을 나타내지 못하고 플라즈마 디스플레이 패널의 효율을 높이는데 제한적인 요소로 작용하고 있다.
따라서, 본 발명에서는 상기 MgO보다 큰 γ값을 가지는 단결정의 다이아몬드 파우더를 포함한 제2 보호막(195b)을 상기 제1 보호막(195a) 상에 형성한다.
상기 다이아몬드 파우더는 제1 보호막(195a) MgO와 비교하여 Eg와 χ가 작으며 경우에 따라 χ가 음의 값을 갖기도 한다.
이때, 제2 보호막(195b) 내의 다이아몬드 파우더는 0.1 내지 10㎛의 크기를 가지고, 상기 제1 보호막(195a) 면적의 0.5 내지 25%로 형성된다.
이때, 상기 다이아몬드 파우더의 표면을 수소처리하여 음의 χ값을 갖게 하여 γ을 더욱 높힘으로써, 2차 전자 방출 계수를 높혀서 방전 전압을 낮출 수 있고, 효율을 상승시킬 수 있다.
즉, 도 2에 도시된 바와 같이, 본 발명에 따른 다이아몬드 파우더가 포함된 제2 보호막(195b)을 구비한 PDP가 상기 다이아몬드 파우더 포함된 제2 보호막(195b)을 구비하지 않은 PDP보다 방전 전압이 낮아서 효율이 상승된 것을 알 수 있다.
상기와 같은, 다이아몬드 파우더가 포함된 제2 보호막(195b)은 제1 보호막(195a)의 표면 전체가 아니라, 일 부분에만 형성될 수 있다. 즉, 제2 보호막(195b)은 도시된 바와 같이 불 규칙적인 형상으로 형성될 수 있으며, 제1 보호막(195a)의 표면 중 0.5 내지 25%의 면적으로 형성될 수 있다.
즉, 제2 보호막(195b)은 결과적으로 제1 보호막(195a) 상에 울퉁불퉁하게 불규칙적으로 형성되어, 보호막 전체의 표면적을 증가시켜서 이차 전자 방출을 증가시킬 수 있다.
따라서, 제1 보호막(195a)상의 일부분에, 다이아몬드 파우더가 일종의 군집 형태로 형성되어 전체적으로 보호막의 표면이 평탄하지 않고 울퉁불퉁한 형상을 이루게 된다.
따라서, 플라즈마 디스플레이 패널의 가스 방전시에 자외선 이온이 보호막에 충돌하는 표면적이 증가하여 2차 전자의 방출량이 증가하고, 방전개시전압을 낮출 수 있으므로, 결과적으로 방전효율을 높이고 지터(jitter)를 감소시킨다.
한편, 배면 기판(110)의 일면에는 상기 서스테인 전극쌍과 교차하는 방향을 따라 어드레스 전극(120)이 형성되고, 상기 어드레스 전극(120)을 덮으면서 배면 기판(110)의 전면에 백색의 제2 유전체 층(130)이 형성된다.
제2 유전체 층(130)은 인쇄법 또는 필름 라미네이팅(laminating) 방법에 의하여 도포된 후, 소성 공정을 통하여 완성된다.
그리고, 제2 유전체 층(130) 위로 각 어드레스 전극(120) 사이에 배치되도록 격벽(140)이 형성된다. 이때, 격벽(140)은 스트라이프형(stripe-type), 웰형(well-type), 또는 델타형(delta-type)일 수 있고, 상기 격벽(140)내에는 본 발명에 따른 단결정형의 다이아몬드 파우더가 함유될 수 있다.
그리고, 각각의 격벽(140) 사이에 적색(R), 녹색(G), 청색(B)의 형광체 층(150a, 150b, 150c)이 형성된다. 이때, 상기 형광체 층(150a, 150b, 150c)내에는 본 발명에 따른 단결정형의 다이아몬드 파우더가 함유될 수 있다.
한편, 배면 기판(110) 상의 어드레스 전극(120)과 전면 기판(110) 상의 서스테인 전극쌍이 교차하는 지점이 각각 방전 셀을 구성하는 부분이 된다.
여기서, 현재 방전 공간에 노출된 면은 상기 전면 기판(170)의 보호막과, 상 기 격벽(140) 및 형광체 층(150a, 150b, 150c)이 있다.
따라서, 상기 격벽(140)과 형광체 층(150a, 150b, 150c)도 상기 전면 기판(170)의 제2 보호막(195b)에서와 같이, 상술한 단결정의 다이아몬드 파우더가 함유될 수 있다.
그리고, 상기 전면 기판(170)과 배면 기판(110)이 격벽(140)을 사이에 두고 접합되는데, 기판의 외곽에 구비된 실링재를 통하여 접합된다.
그리고, 전면 기판(170)과 배면 기판(110)은 구동 장치와 연결되어 있다.
도 3은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치와 연결부를 나타낸 도면이다.
도 3에 도시된 바와 같이, 본 발명에 따른 전체 플라즈마 디스플레이 장치(210)는, 패널(220)과, 상기 패널(220)에 구동 전압을 공급하는 구동 기판(230)과, 상기 패널(220)의 각각의 셀에 대한 전극들과 상기 구동 기판(230)을 연결하는 연성 기판의 일종인 테이프 캐리어 패키지(Tape carrier package, 이하 TCP라 함)(240)로 이루어진다.
여기서, 패널(220)은 상술한 바와 같이 전면 기판(170)과 배면 기판(110) 및 격벽(140)을 포함하여 이루어진다.
그리고, 상기 패널(220)과 상기 TCP(240)의 전기적, 물리적 연결 및 상기 TCP(240)와 구동 기판(230)의 전기적, 물리적 연결은 이방성 전도 필름(Anisotropic conductive film, 이하 ACF라 함)을 사용한다.
ACF는 금(Au)을 코팅한 니켈(Ni)의 볼(ball)을 이용하여 만든 전도성 수지 필름이다.
도 4는 본 발명에 따른 테이프 캐리어 패키지의 기판 배선 구조를 나타낸 도면이다.
도 4에 도시된 바와 같이, TCP(240)는 패널(220)과 구동 기판(230) 사이의 결선을 담당하면서, 구동 드라이버 칩이 탑재되어 있다.
TCP(240)는 연성 기판(242) 상에 밀집 배치된 배선(243)과, 상기 배선(243)과 연결되면서 상기 구동 기판(230)으로부터 전력을 제공받아 패널(220)의 특정 전극에 제공하는 구동 드라이버 칩(241)로 이루어져 있다.
여기서, 구동 드라이버 칩(241)은 저전압과 구동 제어 신호들을 인가 받아 높은 전력의 많은 신호들을 교번하면서 출력하는 구조를 가지므로, 상기 구동 기판(230) 측과 연결되는 배선은 수가 작고, 상기 패널(220)측과 연결되는 배선은 수가 많다.
따라서, 상기 구동 기판(230)측 공간을 통하여 상기 구동 드라이버 칩(241)의 배선을 연결하는 경우도 있다. 상기 배선(243)은 상기 구동 드라이버 칩(341)의 중심을 경계로 구분되지 않을 수도 있다.
도 5는 본 발명에 따른 플라즈마 디스플레이 장치의 또 다른 실시예를 모식적으로 나타낸 도면이다.
본 실시예에서, 패널(220)은 구동 장치와 FPC(Flexible printed circuit, 이하 FPC라 함)(250)를 통하여 연결된다.
여기서, FPC(250)는 polymide를 이용하여 내부에 패턴을 형성한 필름이다. 그리고, 본 실시예에서도 FPC(250)와 패널(220)은 ACF를 통하여 연결된다. 또한, 본 실시예에서 구동 기판(230)은 PCB 회로인 것은 당연하다.
여기서, 구동 장치는 데이타 드라이터와 스캔 드라이버와 서스테인 드라이버 등으로 이루어진다.
상기 데이타 드라이버는 어드레스 전극에 연결되어 데이터 펄스를 인가한다. 그리고, 스캔 드라이버는 스캔 전극에 연결되어 상승 램프 파형(Ramp-up), 하강 램프 파형(Ramp-down), 스캔 펄스(scan) 및 서스테인 펄스를 공급한다. 또한, 서스테인 드라이버는 공통 서스테인 전극에 서스테인 펄스와 DC 전압을 인가한다.
그리고, 플라즈마 디스플레이 패널은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어 구동된다.
리셋 기간에는 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 그리고, 어드레스 기간에는 부극성 스캔 펄스(scan)가 스캔 전극들에 순차적으로 인가되며, 동시에 스캔 펄스와 동기되어 어드레스 전극들에 정극성의 데이터펄스가 인가된다. 또한, 서스테인 기간에는 스캔 전극들과 서스테인 전극들에 교번적으로 서스테인 펄스(sus)가 인가된다.
이하 도면을 참조하여 실시예 별로 본 발명에 따른 플라즈마 디스플레이 패널의 제조 공정에 대해 상세히 설명한다.
<제1 실시예>
도 6a 내지 도 6c는 본 발명에 따른 플라즈마 디스플레이 패널의 전면 기판 제조 공정을 나타낸 제1 실시예 단면도이다.
본 발명의 제1 실시예는 상술한 제2 보호막(195b) 내의 단결정의 다이아몬드 파우더를 포함하여 형성함으로써, 2차 전자 방출 계수를 증가시켜 방전 전압을 낮추고 효율을 상승시킬 수 있다.
이하, 도 6a 내지 도 6c를 참조하여, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전면 기판(170) 제조 공정을 상세히 설명한다.
먼저, 도 6a에 도시된 바와 같이 전면 기판(170) 상에 방전 전극인 스캔 전극(180a)과 서스테인 전극(180b)과 버스 전극(180a', 180b')을 형성한다.
여기서, 전면 기판(170)은 디스플레이 기판용 글래스 또는 소다라임 유리를 밀링(milling) 및 클리닝(cleaning)하여 제조된다.
그리고, 스캔 전극(180a)과 서스테인 전극(180b)은 ITO(Indium Tin Oxide)를 스퍼터링(sputtering)에 의한 포토에칭(photoetching)법을 이용하여 형성할 수 있다.
또한, 스캔 전극(180a)과 서스테인 전극(180b)은 ITO(Indium Tin Oxide)를 이온 도금법(Ion Plating) 및 진공 증착법등을 이용하여 형성할 수 있다.
또한, 스캔 전극(180a)과 서스테인 전극(180b)은 SnO2를 CVD에 의한 리프트 오프(lift-off)법으로 형성할 수 있다.
상기 ITO(Indium Tin Oxide)를 포토에칭법을 이용하여 상기 스캔 전극(180a)과 서스테인 전극(180b)을 형성할 경우 상기 ITO를 전면 기판(170) 상에 증착하고, 상기 증착된 ITO 상에 포토레지스트를 도포 및 건조한다. 이후, 상기 포토레지스트 상에 패터닝된 포토 마스크를 올려놓고 빛을 조사하여 노광한다. 상기 노광 공정을 거친 이후, 경화되지 않은 부분을 현상한 후 에칭하여 상기 스캔 전극(180a)과 서스테인 전극(180b)을 형성한다.
또한, 상기 SnO2를 리프트 오프법을 이용하여 상기 스캔 전극(180a)과 서스테인 전극(180b)을 형성할 경우 전면기판(170) 상에 포토레지스트를 도포한 후, 상기 도포된 포토레지스트 상에 소정 패턴이 형성된 포토 마스크를 올려놓고 빛을 조사하여 노광한다. 상기 노광 공정을 거친 이후, 경화되지 않은 부분을 현상한다. 이후 상기 현상 공정을 거친 후에 SnO2를 증착한 후 상기 포토레지스트를 박리하여 상기 스캔 전극(180a)과 서스테인 전극(180b)을 형성한다.
또한, 상기 스캔 전극(180a)과 서스테인 전극(180b)에는 블랙 매트릭스가 형성될 수 있는데, 저융점 유리와 흑색 안료 등을 포함하여 이루어진다.
상기 버스 전극(180a', 180b')은 은(Ag)을 스크린 인쇄법 또는 감광성 페이스트법등을 이용하여 형성할 수 있다.
또한, 상기 버스 전극(180a', 180b')은 Cr/Cu/Cr 또는 Cr/Al/Cr을 스퍼터링에 의한 포토에칭법을 이용하여 형성할 수 있다.
상기 스크린 인쇄법을 이용하여 상기 버스 전극(180a', 180b')을 형성할 경우 스크린 마스크를 통해 은(Ag)등의 도전성 물질 페이스트를 전면 기판(170) 상에 인쇄한 후, 건조 및 소성하여 형성한다.
또한, 감광성 페이스트법을 이용하여 상기 버스 전극(180a', 180b')을 형성 할 경우 감광성 은(Ag)을 전면기판(170) 상에 인쇄 및 코팅한 후 건조한다. 이후, 상기 코팅된 은(Ag) 위에 소정 패턴이 형성된 포토 마스크를 올려놓고 빛을 조사하여 노광한다. 상기 노광 공정을 거친 이후, 경화되지 않은 부분을 현상한 후 다시 건조 및 소성하여 상기 버스 전극(180a', 180b')을 형성한다.
또한, 상기 포토에칭법을 이용하여 상기 버스 전극(180a', 180b')을 형성할 경우 상기 Cr/Cu/Cr 또는 Cr/Al/Cr을 전면 기판(170) 상에 증착하고, 상기 증착된 Cr/Cu/Cr 또는 Cr/Al/Cr 상에 포토레지스트를 도포 및 건조한다. 이후, 상기 포토레지스트 상에 소정 패턴이 형성된 포토 마스크를 올려놓고 빛을 조사하여 노광한다. 상기 노광 공정을 거친 이후, 경화되지 않은 부분을 현상한 후 에칭하여 상기 버스 전극(180a', 180b')을 형성한다.
상기 스캔 전극(180a)과 서스테인 전극(180b) 및 버스 전극(180a', 180b')은 방전(discharger) 전극들로써, 본 발명에 따른 플라즈마 디스플레이 패널은 ITO 물질을 사용하지 않고, 상기 버스 전극(180a', 180b')만으로 상기 스캔 전극(180a)과 서스테인 전극(180b)의 기능을 일체화한 ITO-less 구조의 방전 전극을 형성할 수도 있다.
이어서, 도 6b에 도시된 바와 같이 스캔 전극(180a)과 서스테인 전극(180b) 및 버스 전극(180a', 180b')이 형성된 전면기판(170) 상에 제1 유전체 층(190)을 형성한다.
상기 제1 유전체 층(190)은 저융점 글라스 페이스트를 스크린 인쇄법, 코터(coater)법 및 그린 시트를 라미네이팅하는 방법을 이용하여 형성할 수 있다.
상기 코터법은 롤(Roll) 또는 슬럿(Slot)의 두가지 방식 중 어느 하나의 방식을 이용할 수 있다.
이어서, 도 6C에 도시된 바와 같이 제1 유전체 층(190) 상에 본 발명에 따른 보호막을 형성한다.
여기서, 본 발명에 따른 보호막은 제1 보호막(195a)과 제2 보호막(195b)로 이루어진다.
제1 보호막(195a)은 제1 유전체 층(190) 상에 형성된다. 그리고, 실리콘(Si) 등의 도펀트를 포함할 수 있다. 여기서, 제1 보호막(195a)은 화학적 기상 증착(CVD)법, 전자빔(E-beam)법, 이온 도금(Ion-plating)법, 졸겔법 및 스퍼터링법 등으로 형성될 수 있다.
이때, 제1 보호막(195a) 내에 실리콘이 도핑되면 어드레스 기간의 지터 값이 줄어들게 되나, 실리콘의 함유량이 일정 값 이상으로 커지면 지터 값이 증가될 수 있다. 따라서, 실리콘은 지터 값이 최소화되는 범위로 도핑되는 것이 바람직하며, 최적 함량으로 보호막 내에 20 내지 500 ppm(parts per million)의 비율로 포함되는 것이 바람직하다. 그리고, 지터 값을 줄이기 위하여 실리콘 대신 다른 물질을 도펀트로 사용할 수도 있을 것이다.
그리고, 제1 보호막(195a) 상에는 도시된 바와 같이 제2 보호막(195b)이 형성된다.
여기서, 제2 보호막(195b)은 단결정의 다이아몬드 파우더를 포함하여 이루어진다. 이때, 제2 보호막(195b) 내의 다이아몬드 파우더는 0.1 내지 10㎛의 크기를 가지고, 상기 제1 보호막(195a) 면적의 0.5 내지 25%로 형성된다. 여기서, '크기'는 결정이 구의 형상이면 지름을 의미하고, 육면체의 형상이면 한 변의 길이를 의미한다. 상기 단결정은 결정 전체가 일정한 결정축을 따라 규칙적으로 생성된 고체를 의미하며, 배향이 서로 다른 조그만 단결정들의 집합인 다결정과 구분된다.
또한, 제2 보호막(195b)은 제1 보호막(195a)의 표면 전체가 아니라, 일 부분에만 형성될 수 있다. 즉, 제2 보호막(195b)은 도시된 바와 같이 불 규칙적인 형상으로 형성될 수 있으며, 제1 보호막(195a)의 표면 중 0.5 내지 25%의 면적에 형성될 수 있다.
이하, 상기 다이아몬드 파우더를 포함한 제2 보호막(195b)의 형성 과정에 대해 상세히 설명한다.
먼저, 도 6c에 도시된 바와 같이, 본 발명에 따른 다이아몬드 파우더와 분산제를 혼합한다. 그 다음으로, 상기 혼합된 물질을 상기 제1 보호막(195a) 상에 스프레이 방식으로 산포한 후 건조하여 상기 제2 보호막(195b)을 형성한다. 이때, 상기 단결정의 다이아몬드 파우더와 상기 제1 보호막(195a)간의 접착력을 높히기 위해 TiO등의 가교재가 상기 혼합된 물질에 더 혼합될 수도 있다. 또한, 상기 단결정의 다이아몬드 파우더는 1 내지 30 중량%을 가지고, 상기 분산제는 70 내지 99 중량%로 혼합될 수 있다.
또한, 상기 분산제는 아크릴(acryl), 에폭시(epoxy), 우레탄(urethane), 아크릴 우레탄(acrylic urethane), 알키드(alkyd), 폴리아미드 폴리머(poly amid polymer), PCA(Poly Carboxylic Acid) 또는 이들의 혼합물을 사용한다.
<제2 실시예>
도 7a 내지 7f는 본 발명에 따른 플라즈마 디스플레이 패널의 배면 기판 제조 방법을 나타낸 일 실시예 공정 순서도이다.
먼저, 도 7a에 도시된 바와 같이, 배면 기판(110) 상에 어드레스 전극(120)을 형성한다. 여기서, 배면 기판(110)은 디스플레이 기판용 글래스 또는 소다리임 유리를 밀링(milling) 또는 클리닝(cleaning) 등의 가공을 통하여 형성한다.
상기 어드레스 전극(120)은 은(Ag)을 스크린 인쇄법 또는 감광성 페이스트법등을 이용하여 형성할 수 있다.
또한, 상기 어드레스 전극(120)은 Cr/Cu/Cr 또는 Cr/Al/Cr을 스퍼터링에 의한 포토에칭법을 이용하여 형성할 수 있다.
이때, 상기 스크린 인쇄법을 이용하여 상기 어드레스 전극(120)을 형성할 경우 스크린 마스크를 통해 은(Ag)등의 도전성 물질 페이스트를 상기 배면기판(110) 상에 인쇄한 후, 건조 및 소성하여 형성한다.
또한, 감광성 페이스트법을 이용하여 상기 어드레스 전극(120)을 형성할 경우 감광성 은(Ag)을 배면기판(110) 상에 인쇄 및 코팅한 후 건조한다. 이후, 상기 코팅된 은(Ag) 위에 소정 패턴이 형성된 포토 마스크를 올려놓고 빛을 조사하여 노광한다. 상기 노광 공정을 거친 이후, 경화되지 않은 부분을 현상한 후 다시 건조 및 소성하여 상기 어드레스 전극(120)을 형성한다.
또한, 상기 포토에칭법을 이용하여 상기 어드레스 전극(120)을 형성할 경우 상기 Cr/Cu/Cr 또는 Cr/Al/Cr을 상기 배면 기판(110) 상에 증착하고, 상기 증착된 Cr/Cu/Cr 또는 Cr/Al/Cr 상에 포토레지스트를 도포 및 건조한다. 이후, 상기 포토레지스트 상에 소정 패턴이 형성된 포토 마스크를 올려놓고 빛을 조사하여 노광한다. 상기 노광 공정을 거친 이후, 경화되지 않은 부분을 현상한 후 에칭하여 상기 어드레스 전극(120)을 형성한다.
도 7b를 참조하면, 제2 유전체 층(130)은 저융점 유리와 TiO2 등의 충진재(Filler)를 스크린 인쇄법, 코터(coater)법 및 라미네이트에 의한 그린 시트법 중 어느 하나를 이용하여 형성할 수 있다.
상기 코터법은 롤(Roll) 또는 슬럿(Slot)의 두가지 방식 중 어느 하나의 방식을 이용할 수 있다.
이어서, 도 7c 내지 7e에 도시된 바와 각각의 방전 셀을 구분하기 위한 격벽을 형성한다.
이때, 본 발명의 제2 실시예에 따른 격벽 재료(140a)는 50 내지 80 중량%의 모상 유리와, 15 내지 30 중량%의 필러, 및 0.1 내지 20 중량%의 단결정의 다이아몬드 파우더를 포함하여 이루어진다.
이때, 모상 유리는 PbO와 SiO2와 B2O3 및 Al2O3를 포함하여 이루어지고, 충진재는 TiO2 및 Al2O3를 포함하여 이루어질 수 있다.
상기와 같은, 격벽 재료(140a)에 비히클(바인더 및/또는 솔벤트 포함)를 혼합하여 본 발명에 따른 격벽 제조용 페이스트(140a)를 만든 후, 도 8c에 도시된 바와 같이, 상기 격벽 제조용 페이스트(140a)를 상기 제2 유전체 층(130) 상에 도포 한 후, 일정 시간 동안 건조시킨다.
이후, 상기 도포 및 건조 과정을 반복적으로 수행하여 일정한 두께(예를 들면, 150-200㎛)로 만들고, 상기 격벽 재료(140a)를 패터닝하여, 본 발명의 제2 실시예에 따른 격벽(140)을 형성한다.
이때, 상기 패터닝 공정은 도 9d 및 도 9e에 도시된 바와 같이, 마스크(155)를 씌우고 노광한 후, 현상하여 수행된다.
즉, 어드레스 전극과 대응되는 부분에 마스크(155)를 위치시키고 노광하면, 현상 및 소성 공정 후에는 빛을 조사받은 부분만이 남아서 상기 격벽(140)을 형성한다.
<제3 실시예>
도 7f에 도시된 바와 같이, 상기 제2 유전체(130)의 영역 중 방전 공간에 접하는 영역과, 상기 격벽(140)의 측면에 형광체(150a, 150b, 150c)를 도포하여 형광체 층(150)을 형성한다.
즉, 상기 형광체 층(250)은 각각의 방전 셀에 따라 R,G,B의 형광체가 차례로 도포되는데, 스크린 인쇄법이나 감광성 페이스트법으로 도포된다.
이때, 본 발명에 따른 형광체(150a, 150b, 150c)는 80 내지 99.9 중량%의 각각의 적색, 녹색 및 청색 형광 물질과, Sc가 도핑된 0.1 내지 20 중량%의 단결정의 다이아몬드 파우더를 포함하여 이루어진다.
또한, 상기 적색(R) 형광 물질로 (Y, Gd)BO3:Eu3+ 을 사용하고, 녹색(G) 형 광 물질로는 Zn2SiO4:Mn2+ 을 사용하고, 청색(B) 형광 물질로는 BaMgAl10O17:Eu2+ 를 많이 사용한다.
그 다음으로, 도 6의 과정에 의해 완성한 전면 기판(170)을 상기 격벽(140)을 사이에 두고 상기 배면 기판(110)과 접합 및 실링하고, 내부의 불순물 등을 배기한 후, 상기 격벽(140)내의 방전 셀에 Xe+Ne 또는 Xe+He 또는 Xe+Ne+He의 방전 가스(160)를 주입한 후 봉입하면, 도 1과 같은 본 발명의 플라즈마 디스플레이 패널이 완성된다.
한편, 도 8에 도시된 바와 같이, 본 발명의 다른 실시예로써, 상술한 제2 보호막(195b)은 다이아몬드 파우더 및 탄소 파우더 중 어느 하나와 단결정의 MgO 파우더가 포함되어 형성될 수 있다.
또한, 본 발명의 다른 실시예로써, 상술한 격벽(140) 및 형광체 층(150)은 다이아몬드 파우더 및 탄소 파우더 중 어느 하나가 포함되어 형성될 수 있다.
도 8은 본 발명에 따른 다이아몬드 파우더 및 탄소 파우더 중 어느 하나와 단결정의 MgO 파우더가 포함된 제2 보호막을 구비한 플라즈마 디스플레이 패널의 방전 셀 구조를 나타낸 다른 실시예 도면이다.
도 8에 도시되어 있는 바와 같이, 본 실시예에 따른 보호막은, 산화마그네슘(MgO) 박막을 포함하여 이루어지는 제1 보호막(195a)과, 상기 제1 보호막(195a) 상에 형성되고, 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와 단결정의 MgO 파우더(195c)가 포함된 제2 보호막(195b)을 포함하여 이루어진다.
즉, 본 발명에서는 상기 MgO보다 큰 γ값을 가지는 단결정의 다이아몬드 파우더 또는 단결정의 탄소 파우더(195d)와 단결정의 MgO 파우더(195c)를 포함한 제2 보호막(195b)을 상기 제1 보호막(195a) 상에 형성한다.
이때, 도 9는 본 발명에 따라 단결정의 다이아몬드 파우더(195d)와 MgO 파우더(195c)가 포함된 제2 보호막을 나타낸 도면이다.
상기 다이아몬드 파우더와 탄소 파우더(195d)는 제1 보호막(195a)의 MgO와 비교하여 Eg와 χ가 작으며 경우에 따라 χ가 음의 값을 갖기도 한다.
이때, 제2 보호막(195b) 내의 다이아몬드 파우더(195d)와, 탄소 파우더(195d) 및 MgO 파우더(195c)는 0.1 내지 10㎛의 크기를 가지고, 상기 제1 보호막(195a) 면적의 0.5 내지 25%로 형성된다.
이때, 상기 다이아몬드 파우더(195d)의 표면을 수소처리하여 음의 χ값을 갖게 하여 γ을 더욱 높힘으로써, 2차 전자 방출 계수를 높혀서 방전 전압을 낮출 수 있고, 효율을 상승시킬 수 있다.
즉, 도 10에 도시된 바와 같이, 본 발명에 따른 다이아몬드 파우더(195d) 및 MgO 파우더(195c)가 포함된 제2 보호막을 구비한 PDP가 상기 다이아몬드 파우더(195d) 및 MgO 파우더(195c) 포함된 제2 보호막(195b)을 구비하지 않은 PDP보다 방전 전압이 낮아서 효율이 상승된 것을 알 수 있다.
또한, 도 11에 도시된 바와 같이, 본 발명에 따른 다이아몬드 파우더(195d) 및 MgO 파우더(195c)가 포함된 제2 보호막(195b)을 구비한 PDP가 상기 다이아몬드 파우더(195d) 및 MgO 파우더(195c) 포함된 제2 보호막(195b)을 구비하지 않은 PDP보다 방전 지연 시간이 낮은 것을 알 수 있다.
상기와 같은, 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와 MgO 파우더(195c)가 포함된 제2 보호막(195b)은 제1 보호막(195a)의 표면 전체가 아니라, 일 부분에만 형성될 수 있다. 즉, 제2 보호막(195b)은 도시된 바와 같이 불 규칙적인 형상으로 형성될 수 있으며, 제1 보호막(195a)의 표면 중 0.5 내지 25%의 면적으로 형성될 수 있다.
즉, 제2 보호막(195b)은 결과적으로 제1 보호막(195a) 상에 울퉁불퉁하게 불규칙적으로 형성되어, 보호막 전체의 표면적을 증가시켜서 이차 전자 방출을 증가시킬 수 있다.
따라서, 제1 보호막(195a)상의 일부분에, 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와 MgO 파우더(195c)가 일종의 군집 형태로 형성되어 전체적으로 보호막의 표면이 평탄하지 않고 울퉁불퉁한 형상을 이루게 된다.
따라서, 플라즈마 디스플레이 패널의 가스 방전시에 자외선 이온이 보호막에 충돌하는 표면적이 증가하여 2차 전자의 방출량이 증가하고, 방전개시전압을 낮출 수 있으므로, 결과적으로 방전효율을 높이고 지터(jitter)를 감소시킨다.
이하 도면을 참조하여 실시예 별로 본 발명에 따른 플라즈마 디스플레이 패널의 제조 공정에 대해 상세히 설명한다.
<제4 실시예>
도 12a 내지 12c는 본 발명에 따른 다이아몬드 파우더 및 탄소 파우더 중 어 느 하나와 단결정의 MgO 파우더가 포함된 제2 보호막을 구비한 플라즈마 디스플레이 패널의 전면 기판 제조 방법을 나타낸 다른 실시예 공정 순서도이다.
본 발명의 제4 실시예는 상술한 제2 보호막(195b) 내의 단결정의 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와 단결정의 MgO 파우더(195c)를 포함하여 형성함으로써, 2차 전자 방출 계수를 증가시켜 방전 전압을 낮추고, 방전 지연 특성을 개선시켜 효율을 상승시킬 수 있다.
이하, 도 12a 내지 도 12c를 참조하여, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전면 기판(170) 제조 공정을 상세히 설명한다.
먼저, 도 12a에 도시된 바와 같이 전면 기판(170) 상에 방전 전극인 스캔 전극(180a)과 서스테인 전극(180b)과 버스 전극(180a', 180b')을 형성한다.
이어서, 도 12b에 도시된 바와 같이 스캔 전극(180a)과 서스테인 전극(180b) 및 버스 전극(180a', 180b')이 형성된 전면기판(170) 상에 제1 유전체 층(190)을 형성한다.
이어서, 도 12c에 도시된 바와 같이 제1 유전체 층(190) 상에 본 발명의 제4 실시예에 따른 보호막을 형성한다.
여기서, 본 발명에 따른 보호막은 제1 보호막(195a)과 제2 보호막(195b)로 이루어진다.
제1 보호막(195a)은 제1 유전체 층(190) 상에 형성된다. 그리고, 실리콘(Si) 등의 도펀트를 포함할 수 있다. 여기서, 제1 보호막(195a)은 화학적 기상 증착(CVD)법, 전자빔(E-beam)법, 이온 도금(Ion-plating)법, 졸겔법 및 스퍼터링법 등으로 형성될 수 있다.
이때, 제1 보호막(195a) 내에 실리콘이 도핑되면 어드레스 기간의 지터 값이 줄어들게 되나, 실리콘의 함유량이 일정 값 이상으로 커지면 지터 값이 증가될 수 있다. 따라서, 실리콘은 지터 값이 최소화되는 범위로 도핑되는 것이 바람직하며, 최적 함량으로 보호막 내에 20 내지 500 ppm(parts per million)의 비율로 포함되는 것이 바람직하다. 그리고, 지터 값을 줄이기 위하여 실리콘 대신 다른 물질을 도펀트로 사용할 수도 있을 것이다.
그리고, 제1 보호막(195a) 상에는 도시된 바와 같이 제2 보호막(195b)이 형성된다.
여기서, 제2 보호막(195b)은 본 발명에 따라, 단결정의 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와 단결정의 MgO 파우더(195c)를 포함하여 이루어진다. 이때, 제2 보호막(195b) 내의 다이아몬드 파우더와, 탄소 파우더 및 MgO 파우더(195c)는 0.1 내지 10㎛의 크기를 가지고, 상기 제1 보호막(195a) 면적의 0.5 내지 25%로 형성된다.
또한, 제2 보호막(195b)은 제1 보호막(195a)의 표면 전체가 아니라, 일 부분에만 형성될 수 있다. 즉, 제2 보호막(195b)은 도시된 바와 같이 불 규칙적인 형상으로 형성될 수 있으며, 제1 보호막(195a)의 표면 중 0.5 내지 25%의 면적에 형성될 수 있다.
이하, 상기 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와 단결정의 MgO 파우더(195c)를 포함한 제2 보호막(195b)의 형성 과정에 대해 상세히 설명 한다.
먼저, 도 12c에 도시된 바와 같이, 본 발명에 따른 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와, 단결정의 MgO 파우더(195c) 및 분산제를 혼합한다.
그 다음으로, 상기 혼합된 물질을 상기 제1 보호막(195a) 상에 스프레이 방식으로 산포한 후 건조하여 상기 제2 보호막(195b)을 형성한다. 이때, 상기 다이아몬드 파우더 및 탄소 파우더(195d) 중 어느 하나와 MgO 파우더(195c)가 상기 제1 보호막(195a)에의 접착력을 높히기 위해 TiO등의 가교재가 상기 혼합된 물질에 더 혼합될 수도 있다.
이때, 상기 분산제는 아크릴(acryl), 에폭시(epoxy), 우레탄(urethane), 아크릴 우레탄(acrylic urethane), 알키드(alkyd), 폴리아미드 폴리머(poly amid polymer), PCA(Poly Carboxylic Acid) 또는 이들의 혼합물을 사용한다.
<제5 실시예>
도 13a 내지 13f는 본 발명에 따른 다이아몬드 파우더 및 탄소 파우더 중 어느 하나가 포함된 격벽 및 형광체 층을 구비한 플라즈마 디스플레이 패널의 배면 기판 제조 방법을 나타낸 다른 실시예 공정 순서도이다.
먼저, 도 13a 및 도 13b에 도시된 바와 같이, 배면 기판(110) 상에 어드레스 전극(120) 및 백색의 제2 유전체 층(130)을 순차적으로 형성한다.
이어서, 도 13c 내지 13e에 도시된 바와 각각의 방전 셀을 구분하기 위한 격벽을 형성한다.
이때, 본 발명의 제5 실시예에 따른 격벽 재료(140a)는 50 내지 80 중량%의 모상 유리와, 15 내지 30 중량%의 필러, 및 0.1 내지 20 중량%의 단결정의 다이아몬드 파우더(195d) 또는 단결정의 탄소 파우더(195d)를 포함하여 이루어진다.
이때, 모상 유리는 PbO와 SiO2와 B2O3 및 Al2O3를 포함하여 이루어지고, 충진재는 TiO2 및 Al2O3를 포함하여 이루어질 수 있다.
상기와 같은, 격벽 재료(140a)에 비히클(바인더 및/또는 솔벤트 포함)를 혼합하여 본 발명에 따른 격벽 제조용 페이스트(140a)를 만든 후, 도 13c에 도시된 바와 같이, 상기 격벽 제조용 페이스트(140a)를 상기 제2 유전체 층(130) 상에 도포한 후, 일정 시간 동안 건조시킨다.
이후, 상기 도포 및 건조 과정을 반복적으로 수행하여 일정한 두께(예를 들면, 150-200㎛)로 만들고, 상기 격벽 재료(140a)를 패터닝하여, 본 발명의 제5 실시예에 따른 격벽(140)을 형성한다.
이때, 상기 패터닝 공정은 도 13d 및 도 13e에 도시된 바와 같이, 마스크(155)를 씌우고 노광한 후, 현상하여 수행된다.
즉, 어드레스 전극과 대응되는 부분에 마스크(155)를 위치시키고 노광하면, 현상 및 소성 공정 후에는 빛을 조사받은 부분만이 남아서 상기 격벽(140)을 형성한다.
<제6 실시예>
도 13f에 도시된 바와 같이, 상기 제2 유전체(130)의 영역 중 방전 공간에 접하는 영역과, 상기 격벽(140)의 측면에 형광체(150a, 150b, 150c)를 도포하여 형광체 층(150)을 형성한다.
즉, 상기 형광체 층(250)은 각각의 방전 셀에 따라 R,G,B의 형광체가 차례로 도포되는데, 스크린 인쇄법이나 감광성 페이스트법으로 도포된다.
이때, 본 발명에 따른 형광체(150a, 150b, 150c)는 80 내지 99.9 중량%의 각각의 적색, 녹색 및 청색 형광 물질과, 0.1 내지 20 중량%의 단결정의 다이아몬드 파우더(195d) 또는 단결정의 탄소 파우더(195d)를 포함하여 이루어진다.
또한, 상기 적색(R) 형광 물질로 (Y, Gd)BO3:Eu3+ 을 사용하고, 녹색(G) 형광 물질로는 Zn2SiO4:Mn2+ 을 사용하고, 청색(B) 형광 물질로는 BaMgAl10O17:Eu2+ 를 많이 사용한다.
그 다음으로, 도 12의 과정에 의해 완성한 전면 기판(170)을 상기 격벽(140)을 사이에 두고 상기 배면 기판(110)과 접합 및 실링하고, 내부의 불순물 등을 배기한 후, 상기 격벽(140)내의 방전 셀에 Xe+Ne 또는 Xe+He 또는 Xe+Ne+He의 방전 가스(160)를 주입한 후 봉입하면, 도 8과 같은 본 발명의 플라즈마 디스플레이 패널이 완성된다.
이하에서, 상술한 도 1 및 도 8에서 완성된 전면 기판(170)과 배면 기판(110)의 실링 공정을 상세히 설명한다.
상기 실링 공정은 통상적으로 스크린 인쇄법, 디스펜싱법 등으로 수행된다.
상기 스크린 인쇄법은 패터닝된 스크린을 소정 간격 유지하여 기판 위에 놓 고, 실링재 형성에 필요한 페이스트를 압착, 전사시켜서 원하는 형상의 실링재를 인쇄하는 방법이다. 스크린 인쇄법은 생산 설비가 간단하고, 재료의 이용 효율이 높은 장점이 있다.
그리고, 상기 디스펜싱법은 스크린 마스크 제작에 사용되는 CAD 배선 데이터를 이용하여, 후막 페이스트를 공기 압력을 이용하여 기판 상에 직접 토출하여 실링재를 형성하는 방법이다. 디스펜싱법은 마스크의 제작비용이 절감되고, 후막의 형상에 큰 자유도를 가질 수 있는 장점이 있다.
도 14a는 플라즈마 디스플레이 패널의 전면 기판과 배면 기판을 합착하는 공정을 나타낸 도면이다.
도 14b는 도 14a의 A-A'의 단면도이다.
도시된 바와 같이, 전면 기판(170) 또는 배면 기판(110) 상에 실링재(600)가 도포된다. 구체적으로, 기판의 최외곽에서 소정 간격을 두고 동시에 인쇄되거나 디스펜싱되어 도포된다.
이어서, 상기 실링재(600)를 소성한다. 상기 소성 과정에서, 실링재(600)에 포함된 유기물이 제거되고, 전면 기판(170)과 배면 기판(110)이 합착된다.
그리고, 이러한 소성 공정에서 실링재(600)의 폭이 넓어지고 높이가 낮아질 수 있다.
본 실시예에서는 실링재(600)가 인쇄 또는 도포되었으나, 실링 테이프의 형태로 형성되어 전면 기판(170) 또는 배면 기판(110)에 접착하여 사용할 수도 있다. 그리고, 에이징 공정을 통하여 소정 온도에서 보호막 등의 특성을 향상시킨다.
그리고, 전면 기판(170) 상에 전면 필터를 형성할 수 있다.
상기 전면 필터에는 패널에서 외부로 방사되는 전자파(Elctromagnetic Interference;EMI)를 차폐하기 위한 전자파 차폐막이 구비된다. 이러한 전자파 차폐막은 전자파를 차폐하면서도 디스플레이 장치에서 요구되는 가시광 투과율을 확보하기 위하여, 도전성 물질이 특정 형태로 패터닝되기도 한다.
그리고, 상기 전면 필터에는 근적외선 차폐막, 색보정막 및 반사방지막 등이 형성될 수도 있다.
이상, 본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 예를 들면, 본 기술분야의 당업자에게는 전술한 실시예들을 서로 조합하여 사용하는 것도 매우 용이할 것이다.
따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다.
본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
도 1은 본 발명에 따른 다이아몬드 파우더가 포함된 제2 보호막을 구비한 플라즈마 디스플레이 패널의 방전 셀 구조를 나타낸 일 실시예 도면이다.
도 2는 본 발명에 따른 다이아몬드 파우더가 적용된 PDP와 상기 다이아몬드 파우더가 도핑되지 않은 PDP의 효율을 비교한 도면이다.
도 3은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치와 연결부를 나타낸 도면이다.
도 4는 일반적인 테이프 캐리어 패키지의 기판 배선 구조를 나타낸 도면이다.
도 5는 본 발명에 따른 플라즈마 디스플레이 장치의 또 다른 실시예를 모식적으로 나타낸 도면이다.
도 6a 내지 6c는 본 발명에 따른 다이아몬드 파우더가 포함된 제2 보호막을 구비한 플라즈마 디스플레이 패널의 전면 기판 제조 방법을 나타낸 일 실시예 공정 순서도이다.
도 7a 내지 7f는 본 발명에 따른 다이아몬드 파우더가 포함된 격벽 및 형광체 층을 구비한 플라즈마 디스플레이 패널의 배면 기판 제조 방법을 나타낸 일 실시예 공정 순서도이다.
도 8은 본 발명에 따른 다이아몬드 파우더 및 탄소 파우더 중 어느 하나와 단결정의 MgO 파우더가 포함된 제2 보호막을 구비한 플라즈마 디스플레이 패널의 방전 셀 구조를 나타낸 다른 실시예 도면이다.
도 9는 본 발명에 따라 단결정의 다이아몬드 파우더와 MgO 파우더가 포함된 제2 보호막을 나타낸 도면이다.
도 10은 본 발명에 따른 다이아몬드 파우더 및 MgO 파우더가 적용된 PDP와 상기 다이아몬드 파우더 및 MgO 파우더가 도핑되지 않은 PDP의 효율을 비교한 도면이다.
도 11은 본 발명에 따른 다이아몬드 파우더 및 MgO 파우더가 적용된 PDP와 상기 다이아몬드 파우더 및 MgO 파우더가 도핑되지 않은 PDP의 방전 지연 시간 변화율을 비교한 도면이다.
도 12a 내지 12c는 본 발명에 따른 다이아몬드 파우더 및 탄소 파우더 중 어느 하나와 단결정의 MgO 파우더가 포함된 제2 보호막을 구비한 플라즈마 디스플레이 패널의 전면 기판 제조 방법을 나타낸 다른 실시예 공정 순서도이다.
도 13a 내지 13f는 본 발명에 따른 다이아몬드 파우더 및 탄소 파우더 중 어느 하나가 포함된 격벽 및 형광체 층을 구비한 플라즈마 디스플레이 패널의 배면 기판 제조 방법을 나타낸 다른 실시예 공정 순서도이다.
도 14a는 플라즈마 디스플레이 패널의 전면 기판과 배면 기판을 합착하는 공정을 나타낸 도면이다.
도 14b는 도 14a의 A-A'의 단면도이다.

Claims (13)

  1. 복수개의 방전 전극과, 상기 방전 전극들 상에 형성된 제1 유전체 층과, 상기 제1 유전체 층 상에 형성되고 산화마그네슘(이하 "MgO")이 포함된 제1 보호막과, 상기 제1 보호막 상에 형성되고 다이아몬드 파우더 및 탄소 파우더 중 어느 하나가 포함된 제2 보호막을 순차적으로 구비하는 제1 기판; 및
    격벽을 사이에 두고 상기 제1 기판과 합착되며, 복수개의 어드레스 전극과, 제2 유전체 층 및 형광체 층을 순차적으로 구비하는 제2 기판;을 포함하여 이루어지는 플라즈마 디스플레이 패널.
  2. 제1 항에 있어서,
    상기 다이아몬드 파우더는, 음의 전자 친화도를 갖도록 표면이 수소 처리된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제1 항에 있어서,
    상기 제2 보호막 내에는, 단결정의 MgO 파우더가 더 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제3 항에 있어서,
    상기 다이아몬드 파우더 및 탄소 파우더 중 어느 하나와, MgO 파우더는 1:100 내지 1:1로 혼합되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제1 항에 있어서,
    상기 격벽 내에는, 상기 다이아몬드 파우더 및 탄소 파우더 중 어느 하나가 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제1 항에 있어서,
    상기 형광체 층 내에는, 상기 다이아몬드 파우더 및 탄소 파우더 중 어느 하나가 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제1 기판상에 복수개의 방전 전극들과 제1 유전체 층을 순차적으로 형성하는 단계;
    상기 제1 유전체 층 상에 산화마그네슘(이하 "MgO")을 포함한 제1 보호막을 형성하는 단계;
    상기 제1 보호막 상에 다이아몬드 파우더 및 탄소 파우더 중 어느 하나를 포함한 제2 보호막을 형성하는 단계;
    제2 기판 상에 복수의 어드레스 전극과, 제2 유전체 층 및 형광체 층을 형성하는 단계;
    상기 제2 유전체 층 상에 격벽을 형성하는 단계; 및
    상기 격벽을 사이에 두고 상기 제1 기판과 제2 기판을 합착하는 단계;를 포 함하여 이루어지는 플라즈마 디스플레이 패널의 제조 방법.
  8. 제7 항에 있어서,
    상기 제2 보호막 형성 단계는, 단결정의 MgO 파우더를 더 포함하여 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  9. 제8 항에 있어서, 상기 제2 보호막 형성 단계는,
    분산제에 상기 다이아몬드 파우더와 탄소 파우더 중 어느 하나와, 상기 MgO 파우더를 혼합하는 단계; 및
    상기 혼합된 재료를 스프레이법으로 상기 제1 보호막 상에 분사 및 건조하는 단계;를 포함하여 이루어지는 플라즈마 디스플레이 패널의 제조 방법.
  10. 제7 항에 있어서,
    상기 격벽 형성 단계는, 다이아몬드 파우더 및 탄소 파우더 중 어느 하나를 포함하여 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  11. 제10 항에 있어서, 상기 격벽 형성 단계는,
    다이아몬드 파우더와 탄소 파우더 중 어느 하나와, 격벽 재료 및 MgO 파우더를 혼합한 페이스트를 생성하는 단계;
    상기 페이스트를 제2 유전체 층 상에 도포하는 단계; 및
    상기 도포된 페이스트를 패터닝하는 단계;를 포함하여 이루어지는 플라즈마 디스플레이 패널의 제조 방법.
  12. 제7 항에 있어서,
    상기 형광체 층 형성 단계는, 다이아몬드 파우더 및 탄소 파우더 중 어느 하나를 포함하여 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  13. 제12 항에 있어서, 상기 형광체 층 형성 단계는,
    다이아몬드 파우더와 탄소 파우더 중 어느 하나와, 형광체 재료 및 MgO 파우더를 혼합한 페이스트를 생성하는 단계; 및
    상기 페이스트를 상기 격벽의 측면과 제2 유전체 층 사이에 도포하는 단계;를 포함하여 이루어지는 플라즈마 디스플레이 패널의 제조 방법.
KR1020090043398A 2009-04-01 2009-05-19 플라즈마 디스플레이 패널 및 그 제조 방법 KR20100109827A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090027987 2009-04-01
KR1020090027987 2009-04-01

Publications (1)

Publication Number Publication Date
KR20100109827A true KR20100109827A (ko) 2010-10-11

Family

ID=43130718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090043398A KR20100109827A (ko) 2009-04-01 2009-05-19 플라즈마 디스플레이 패널 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100109827A (ko)

Similar Documents

Publication Publication Date Title
KR101387531B1 (ko) 터치 스크린을 구비한 플라즈마 디스플레이 패널 및 그제조 방법
KR20100109827A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20100065490A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US8022629B2 (en) Plasma display panel and method for manufacturing the same
KR20090097649A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US20080297049A1 (en) Plasma display panel and method for fabricating the same
KR20100092586A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20100092587A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090093049A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090017206A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
US7876045B2 (en) Plasma display panel having barrier ribs with pigments with different mixing ratios
KR20090099831A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090091926A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20110045879A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US20080265740A1 (en) Plasma display panel and method for fabricating the same
KR20090093453A (ko) 플라즈마 디스플레이 패널 및 그의 제조방법
KR20090091937A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090072191A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
US20080231163A1 (en) Plasma display panel and method for manufacturing the same
KR20090076549A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20100065489A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR20090093051A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20100000221A (ko) 형광체 페이스트 및 그를 이용한 플라즈마 디스플레이 패널제조방법
KR20090093048A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20090109781A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination