KR20100053401A - 통신 클럭 또는 통신 데이터의 보상방법 - Google Patents

통신 클럭 또는 통신 데이터의 보상방법 Download PDF

Info

Publication number
KR20100053401A
KR20100053401A KR1020090000112A KR20090000112A KR20100053401A KR 20100053401 A KR20100053401 A KR 20100053401A KR 1020090000112 A KR1020090000112 A KR 1020090000112A KR 20090000112 A KR20090000112 A KR 20090000112A KR 20100053401 A KR20100053401 A KR 20100053401A
Authority
KR
South Korea
Prior art keywords
clock
data
communication
falling edge
previous
Prior art date
Application number
KR1020090000112A
Other languages
English (en)
Inventor
공경식
Original Assignee
주식회사 테라칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라칩스 filed Critical 주식회사 테라칩스
Priority to PCT/KR2009/006017 priority Critical patent/WO2010076956A2/ko
Publication of KR20100053401A publication Critical patent/KR20100053401A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 통신 클럭의 보상방법에 관한 것으로서, 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서, 이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하는 것을 특징으로 한다. 또한, 본 발명은 통신 데이터의 보상방법에 관한 것으로서, 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서, 클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우에는, 입력받은 클럭의 하강 에지 또는 상기 보상방법에 의해 보상된 클럭의 상승 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하고, 클럭의 상승 에지시에 데이터를 입력받는 시스템인 경우에는, 입력받은 클럭의 상승 에지 또는 상기 보상방법에 의해 보상된 클럭의 하강 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하는 것을 특징으로 한다. 본 발명에 따르면, 이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하고, 또한 이전 시스템에서 입력받은 데이터는 입력받은 클럭을 이용하여 다음 시스템으로 출력함으로써 클럭과 데이터를 보상하여 이들을 효과적으로 동기시킬 수 있다.
통신, 클럭, 데이터, 보상

Description

통신 클럭 또는 통신 데이터의 보상방법{Method for recovery of communication clock or communication data}
본 발명은 통신 클럭 또는 통신 데이터의 보상방법에 관한 것으로서, 특히 시스템 클럭으로 통신 클럭과 데이터를 동기화 할 수 없는 시스템에서 통신 클럭 또는 통신 데이터를 보상하는 방법에 관한 것이다.
두개 이상 즉, 복수의 시스템이 체인 형태로 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에서, 클럭과 데이터가 어떤 하나의 시스템을 통과할 때에 오차가 발생하면 안 된다. 그런데, 오차가 발생되어 펄스 폭이 미세하게나마 좁아지게 되면 이는 개별 시스템을 통과할 때마다 좁아지는 양이 누적됨으로써 결국 클럭이 사라지게 된다. 또한 오차가 발생되어 데이터가 미세하게나마 지연되게 되면 개별 시스템을 통과할 때마다 지연되는 양이 누적됨으로써 결국 클럭과 동기가 맞지 않게 된다.
도 1은 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조를 보여주는 개념도, 도 2는 도 1에서의 클럭과 데이터의 파형 관계를 나타내는 타이밍도이다.
도 1에 도시한 바와 같이, 여러 개의 시스템(100A, 100B, 100C, 100D)이 클럭 라인(110A, 110B, 110C, 110D)과 데이터 라인(120A, 120B, 120C, 120D)에 의해 서로 연결되어 있다. 즉, 각각의 시스템(100A, 100B, 100C, 100D)은 각각 클럭 입력 포트(sclki)와 데이터 입력 포트(sdati)를 통하여 이전 시스템에서 각각 클럭과 데이터를 입력받으며, 각각 클럭 출력 포트(sclko)와 데이터 출력 포트(sdato)를 통하여 다음 시스템으로 각각 클럭과 데이터를 출력한다.
그런데, 각각의 시스템(100A, 100B, 100C, 100D)의 출력 포트 특성으로 인해 0에서 1로 전환될 때의 지연시간이 1에서 0으로 전환될 때의 지연시간보다 크다면 도 2에 도시한 바와 같이 클럭의 1인 구간이 점차 줄어들게 되고 결국 1인 구간이 없어지게 된다. 또한 0에서 1로 전환될 때의 지연시간이 1에서 0으로 전환될 때의 지연시간보다 작다면 클럭의 1인 구간이 점차 늘어나게 되고 결국 0인 구간이 없어지게 된다.
도 2의 경우, 한 클럭의 주기를 100%로 가정하고 0에서 1로 전환될 때의 지연시간을 20%, 1에서 0으로 전환될 때의 지연시간을 10%라 가정하였을 때의 각각의 클럭 라인(110A, 110B, 110C, 110D)과 데이터 라인(120A, 120B, 120C, 120D)의 파형 관계를 나타낸다. 펄스 폭은 처음 50%에서 40%, 30%, 20%로 점차 줄어든다.
한편, 클럭과 데이터를 보상하기 위해서는 근본적으로 이전 시스템에서 입력 받은 클럭과 데이터를 변화없이 그대로 다음 시스템으로 전송해야 한다. 클럭과 데이터를 보상하는 한가지 방법으로는 시스템 내부에서 매우 빠른 클럭을 사용하여 이전 시스템에서 입력받은 클럭을 다음 시스템으로 전송하는 것이다. 그렇지만, 이 는 주위 온도나 시스템에 인가되는 전압 등과 같은 요인에 영향을 받지 않으면서 매우 빠른 클럭을 만들어야 하는 어려움이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 시스템 클럭으로 통신 클럭과 데이터를 동기화 할 수 없는 시스템에서 이전 시스템에서 입력받은 클럭 또는 데이터를 펄스폭과 위상, 지연시간 등을 보상하여 다음 시스템으로 출력할 수 있도록 된 통신 클럭 또는 통신 데이터의 보상방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 통신 클럭의 보상방법은, 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서, 이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하는 것을 특징으로 한다.
또한, 본 발명에 따른 통신 데이터의 보상방법은, 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서, 클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우에는, 입력받은 클럭의 하강 에지 또는 상기 보상방법에 의해 보상된 클럭의 상승 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하는 것을 특징으로 한다.
또한, 본 발명에 따른 통신 데이터의 보상방법은, 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서, 클럭의 상승 에지시에 데이터를 입력받는 시스템인 경우에는, 입력받은 클럭의 상 승 에지 또는 상기 보상방법에 의해 보상된 클럭의 하강 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하는 것을 특징으로 한다.
본 발명에 따르면, 이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하고, 또한 이전 시스템에서 입력받은 데이터는 입력받은 클럭을 이용하여 다음 시스템으로 출력함으로써 클럭과 데이터를 보상하여 이들을 효과적으로 동기시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3,4는 본 발명에 따른 클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우의 실시예, 도 5,6은 본 발명에 따른 클럭의 상승 에지시에 데이터를 입력받는 시스템인 경우의 실시예, 도 7은 클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우로서, 본 발명이 적용된 때의 클럭과 데이터의 파형 관계를 나타내는 타이밍도이다.
본 발명에 따른 통신 클럭의 보상방법은, 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에서, 이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하는 것이다. 이에 따라, 임의의 시스템에서 클럭의 펄스 폭이 줄어든다면, 그 다음 시스템에서는 클럭의 펄스 폭이 그 양만큼 다시 늘어나게 된다. 또한, 임의의 시스템에서 클럭의 펄스 폭이 늘어난다면, 그 다음 시스템에서는 클럭의 펄스 폭이 그 양만큼 다시 줄어들게 된다. 결 국, 2개의 시스템을 통과하면서 클럭의 펄스 폭은 항상 이전과 동일하게 되는 것이다.
그리고, 본 발명에 따른 통신 데이터의 보상방법은 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에서, 이전 시스템에서 입력받은 데이터를 보상하여 다음 시스템으로 전송하기 위해 입력받은 클럭을 이용한다.
예컨대, 클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우에는, 도 3,4에 도시한 바와 같이 플립플롭(10) 및 인터버(20) 등의 작용으로 이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하면서 입력받은 클럭의 하강 에지 또는 상기 보상방법에 의해 보상된 클럭의 상승 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하도록 구성할 수 있다. 그러면 항상 보상된 클럭의 1인 구간만큼 여유 구간이 생기게 된다.
또한, 클럭의 상승 에지시에 데이터를 입력받는 시스템인 경우에는, 도 5,6에 도시한 바와 같이 플립플롭(10) 및 인터버(20) 등의 작용으로 이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하면서 입력받은 클럭의 상승 에지 또는 상기 보상방법에 의해 보상된 클럭의 하강 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하도록 구성할 수 있다. 그러면 항상 보상된 클럭의 0인 구간만큼 여유 구간이 생기게 된다.
도 7의 경우, 한 클럭의 주기를 100%로 가정하고 0에서 1로 전환될 때의 지연시간을 20%, 1에서 0으로 전환될 때의 지연시간을 10%라 가정하였을 때, 첫 클럭 라인(110A)의 1인 구간은 50%이지만 두 번째 클럭 라인(110B)의 1인 구간은 40%로 줄어든다. 그렇지만 세 번째 클럭 라인(110C)의 1인 구간은 다시 50%를 갖게 된다. 물론 네 번째 클럭 라인(110D)의 1인 구간은 또 다시 40%로 줄어들지만 다섯 번째 클럭 라인에서는 1인 구간이 50%로 회복되게 된다.
또한, 입력받은 클럭의 하강 에지시 입력 받은 데이터를 이용하는 시스템이라 가정하면, 입력받은 데이터는 입력받은 클럭의 하강 에지시 또는 상기 보상방법에 의해 보상된 클럭의 상승 에지시에 다시 출력함으로써 항상 클럭의 1인 구간만큼 여유 구간이 생겨서, 첫 번째 데이터 라인(120A)에서는 데이터 변화 후 클럭의 하강 에지시까지 50%, 두 번째 데이터 라인(120B)에서는 데이터 변화 후 클럭의 하강 에지시까지 40%, 세 번째 데이터 라인(120C)에서는 데이터 변화 후 클럭의 하강 에지시까지 50%, 네 번째 데이터 라인(120D)에서는 데이터 변화 후 클럭의 하강 에지시까지 40%의 여유 구간이 생긴다.
결과적으로, 임의의 한 개의 시스템만 비교할 때에는 여전히 이전 시스템에서 입력받은 클럭을 다음 시스템으로 출력할 때에 오차가 발생, 예컨대 펄스 폭이 줄어드는 현상은 동일하지만, 임의의 두 개의 시스템을 묶어서 비교하면 이전 시스템에서 줄어든 펄스 폭은 다음 시스템을 통과하면서 다시 원상 복귀하게 되는 것이다. 또한 이전 시스템에서 입력받은 데이터는 입력받은 클럭을 이용하여 다음 시스템으로 출력하기 때문에 항상 동기가 맞게 되는 것이다.
한편, 본 발명에 따른 통신 클럭 또는 통신 데이터의 보상방법을 한정된 실시예에 따라 설명하였지만, 본 발명의 범위는 특정 실시예에 한정되는 것은 아니 며, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
도 1은 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조를 보여주는 개념도.
도 2는 도 1에서의 클럭과 데이터의 파형 관계를 나타내는 타이밍도.
도 3,4는 본 발명에 따른 클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우의 실시예.
도 5,6은 본 발명에 따른 클럭의 상승 에지시에 데이터를 입력받는 시스템인 경우의 실시예.
도 7은 클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우로서, 본 발명이 적용된 때의 클럭과 데이터의 파형 관계를 나타내는 타이밍도.
*도면의 주요부분에 대한 부호의 설명
10 : 플립플롭 20 : 인버터

Claims (3)

  1. 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서,
    이전 시스템에서 입력받은 클럭을 반전시켜서 다음 시스템으로 출력하는 것을 특징으로 하는 통신 클럭의 보상방법.
  2. 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서,
    클럭의 하강 에지시에 데이터를 입력받는 시스템인 경우에는,
    입력받은 클럭의 하강 에지 또는 청구항 1에 기재된 보상방법에 의해 보상된 클럭의 상승 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하는 것을 특징으로 하는 통신 데이터의 보상방법.
  3. 복수의 시스템이 나란히 연결되어 통신 클럭과 데이터를 순차적으로 전송할 수 있도록 된 구조에 있어서,
    클럭의 상승 에지시에 데이터를 입력받는 시스템인 경우에는,
    입력받은 클럭의 상승 에지 또는 청구항 1에 기재된 보상방법에 의해 보상된 클럭의 하강 에지시에 이전 시스템에서 입력받은 데이터를 다음 시스템으로 출력하는 것을 특징으로 하는 통신 데이터의 보상방법.
KR1020090000112A 2008-11-12 2009-01-02 통신 클럭 또는 통신 데이터의 보상방법 KR20100053401A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2009/006017 WO2010076956A2 (ko) 2008-11-12 2009-10-19 통신 클럭 또는 통신 데이터의 보상방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080112016 2008-11-12
KR1020080112016 2008-11-12

Publications (1)

Publication Number Publication Date
KR20100053401A true KR20100053401A (ko) 2010-05-20

Family

ID=42278530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090000112A KR20100053401A (ko) 2008-11-12 2009-01-02 통신 클럭 또는 통신 데이터의 보상방법

Country Status (2)

Country Link
KR (1) KR20100053401A (ko)
WO (1) WO2010076956A2 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025299A (ko) * 1998-10-09 2000-05-06 김영환 케스케이드 버스 시스템의 피드백 경로 클록 동기화장치
KR100321981B1 (ko) * 1999-05-12 2002-02-04 윤종용 클럭지연 보상장치
KR20030046686A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치
KR100486255B1 (ko) * 2002-08-28 2005-05-03 삼성전자주식회사 데이터 검출회로 및 데이터 검출 방법

Also Published As

Publication number Publication date
WO2010076956A2 (ko) 2010-07-08
WO2010076956A3 (ko) 2010-08-19

Similar Documents

Publication Publication Date Title
WO2020135332A1 (zh) 一种时间同步方法及电子设备
US5369640A (en) Method and apparatus for clock skew reduction through remote delay regulation
US5717729A (en) Low skew remote absolute delay regulator chip
US4839855A (en) Multiple redundant clock circuit
JP2001251283A (ja) インターフェース回路
US8674736B2 (en) Clock synchronization circuit
KR20200088650A (ko) 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치
US20170270984A1 (en) Data Reading Circuit
KR100265610B1 (ko) 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
KR20080060227A (ko) 동기 클록 신호의 조정을 위한 장치 및 방법
KR100430609B1 (ko) 클록 신호로부터의 펄스 신호 생성 회로
US9225321B2 (en) Signal synchronizing systems and methods
KR100817270B1 (ko) 인터페이스 장치 및 데이터 동기화 방법
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
KR20100053401A (ko) 통신 클럭 또는 통신 데이터의 보상방법
US7804923B2 (en) Apparatus and method for locking out a source synchronous strobe receiver
US7346795B2 (en) Delaying lanes in order to align all lanes crossing between two clock domains
JP2019054568A (ja) インバータシステムの同期制御方法及びインバータシステム
US6581165B1 (en) System for asynchronously transferring timed data using first and second clock signals for reading and writing respectively when both clock signals maintaining predetermined phase offset
US7492199B2 (en) Fully synchronous DLL with architected update window
US6665218B2 (en) Self calibrating register for source synchronous clocking systems
US8311170B2 (en) Data transfer system
KR100353533B1 (ko) 딜레이 락 루프 회로
KR100204062B1 (ko) 저속 데이타 프레임 위상 정렬기
JPH08237235A (ja) ディジタル通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application