KR20100051706A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20100051706A
KR20100051706A KR1020107004792A KR20107004792A KR20100051706A KR 20100051706 A KR20100051706 A KR 20100051706A KR 1020107004792 A KR1020107004792 A KR 1020107004792A KR 20107004792 A KR20107004792 A KR 20107004792A KR 20100051706 A KR20100051706 A KR 20100051706A
Authority
KR
South Korea
Prior art keywords
pixel
signal
charge
drive
circuit
Prior art date
Application number
KR1020107004792A
Other languages
English (en)
Inventor
겐이치 다카미야
겐 고세키
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100051706A publication Critical patent/KR20100051706A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, 간단한 구성으로, 양질의 화상을 얻을 수 있는 이미지 센서에 관한 것이다. 화소는, 입사광을 광전 변환하여 전하를 축적하고, 전하에 따른 화소 신호를 출력한다. 수직 주사 회로는, 화소를 제어하여, 화소에 축적되어 있는 불필요한 전하를 배출시키는 셔터 처리, 소정의 노광 시간에 광전 변환된 전하를 화소에 축적시키는 전하 축적 처리, 및 전하 축적 처리에 의해 화소에 축적되어 있는 전하에 따른 화소 신호를 출력시키는 리드 처리를 행하게 한다. 또한, 제어 수단은, 셔터 처리가 행해지는 기간, 전하 축적 처리가 행해지는 기간, 및 리드 처리가 행해지는 기간 이외의 기간인 비축적 기간에, 화소로 광전 변환되는 전하를 배출시킨다. 본 발명은, 예를 들면, CMOS 센서에 적용할 수 있다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은, 이미지 센서에 관한 것이며, 특히, 간단한 구성으로, 양질의 화상을 얻을 수 있도록 한 이미지 센서에 관한 것이다.
일반적으로, CMOS(complementary metal oxide semiconductor) 센서에서는, 포토 다이오드를 가지는 복수 개의 화소가 행렬형으로 배치되어 있고, 포토 다이오드에 의해 광전 변환된 전하에 따른 화소 신호가 각 화소로부터 출력된다.
또한, CMOS 센서의 각 화소는, 화소 신호의 출력을 제어하기 위한 트랜지스터를 각각 가지고 있고, 행 및 열의 어드레스를 지정하는 제어 신호에 따라, 라인(행)마다 또는 화소마다, 화소 신호를 출력한다.
예를 들면, 화소는, 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터, 및 선택 트랜지스터의 4개의 트랜지스터를 가지고 구성된다. 또한, 전송 트랜지스터, 리셋 트랜지스터, 및 증폭 트랜지스터의 접속점은, 포토 다이오드에 의해 광전 변환된 전하를 축적하여 전압으로 변환하는 플로팅 디퓨전(floating diffusion)을 구성한다.
전송 트랜지스터는, 포토 다이오드에 의해 광전 변환된 전하를 플로팅 디퓨전에 전송한다. 리셋 트랜지스터는, 플로팅 디퓨전에 축적된 전하를 리셋한다. 증폭 트랜지스터는, 플로팅 디퓨전에 축적된 전하에 따른 전압을 증폭한다. 선택 트랜지스터는, 증폭 트랜지스터에 의해 증폭된 전압, 즉 화소 신호를 수직 신호선에 출력한다.
그리고, CMOS 센서에서는, 각 트랜지스터를 제어함으로써, 행마다, 또는 화소마다, 포토 다이오드에 축적된 전하를 플로팅 디퓨전에 전송하는 처리나, 화소 신호를 출력하는 처리가 행해진다. 또한, CMOS 센서에서는, 화소의 노광의 개시 시에, 그 이전에 포토 다이오드에 축적되어 있는 전하를 리셋하는 동시에, 화소의 노광의 종료 시에, 노광에 의해 포토 다이오드 및 플로팅 디퓨전에 축적된 전하를 리셋하는 처리(이하, 적당히 롤링 셔터라고 함)가 행해진다.
또한, CMOS 센서에서는, 모든 화소의 화소수보다 적은 화소수의 화상을 촬상할 때는, 화각(畵角)의 커팅 처리나, 솎아냄 처리가 행해진다. 예를 들면, 솎아냄 처리에 있어서는, 화소 신호를 판독하는 화소가, 수 행 및 수 열씩 솎아내져, 일부의 화소로부터 판독되는 화소 신호에 의해 화상이 촬상된다.
이와 같은 솎아냄 처리 등에 있어서는, 화소 신호가 판독되지 않은 화소가 발생하고, 그 화소 신호가 판독되지 않은 화소인 비판독 화소에는, 전하의 축적의 개시 및 종료를 제어하는 롤링 셔터가 걸리지 않기 때문에, 블루밍(blooming) 현상이 발생한다. 블루밍 현상이란, 포토 다이오드가 축적할 수 있는 최대의 전하량 이상의 전하가 광전 변환되었을 때, 그 전하가 포토 다이오드로부터 넘쳐 나와, 전송 트랜지스터나 채널 스톱 영역을 통과하여, 플로팅 디퓨전이나 인접하는 다른 화소에 유출되는 현상이다.
블루밍 현상이 발생하면, 화상에 흰 밴드형 또는 흰 원 상태의 패턴이 발생하고, 이로써, 화질이 열화될 우려가 있다.
블루밍 현상에 대한 대책으로서는, 화소 신호가 판독되지 않은 화소에 대하여, 포토 다이오드에 축적되는 전하를 리셋하기 위한, 블루밍 현상의 회피를 위한 셔터를 제공하는 것이 생각된다.
그러나, 블루밍 현상의 회피를 위한 셔터를 제공하기 위해서는, 그 처리를 행하기 위한 전용 회로나 전용의 어드레스선을 CMOS 센서에 추가할 필요가 있다. 다양한 촬상 모드에 대응하기 위해서는, 각각의 촬상 모드에 대응한 화각의 커팅 처리나 솎아냄 처리에 대응하지 않으면 안되므로, 블루밍 현상의 회피를 위한 셔터를 걸기 위한의 전용 회로는 복잡해지는 동시에, 그 회로 규모가 커진다.
또한, 상기 전용 회로는, 특정한 촬상 모드에 특화(特化)한 것으로 되고, 촬상 모드를 수정이나 추가할 때는, 회로를 수정하거나 새롭게 추가할 필요가 있고, 촬상 모드의 수정이나 추가에 대응하는 것이 곤란하였다. 또한, 전용의 어드레스선을 준비하는 경우에는, 어드레스선이 다수 필요해지는 동시에 전용의 어드레스 디코드 회로도 필요해진다. 그러므로, 다수의 촬상 모드가 있는 경우에는, 블루밍 현상의 회피를 위한 셔터용의 어드레스선과 전용 회로를 조합시키는 방법이 사용되지만, 회로가 복잡해지는 동시에 그 회로 규모가 커진다. 또한, 셔터 위치를 관리하는 어드레스 제어 장치에 있어서, 관리하는 것이 필요한 셔터 위치가 많아지는 동시에 복잡하게 되고, 그 결과, 어드레스 제어 장치의 회로 규모도 커진다.
또한, 화소 신호가 판독되는 화소에 있어서도, 롤링 셔터가 걸리기까지, 강한 광이 포토 다이오드에 입사했을 때는, 포토 다이오드로부터 전하가 넘쳐나와, 블루밍 현상이 발생한다. 그리고, 인접하는 화소가 노광 중인 경우, 그 화소에 불필요한 전하가 축적되고, 이로써, 화질이 열화된다.
여기서, 디코더가 선택하는 어드레스를 시분할 다중화하여, 1개의 디코더로 복수 개의 전자 셔터 행, 또는 판독 행을 선택하는 기술이 개시되어 있다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1] 일본공개특허 제2004-166269호 공보
전술한 바와 같이, 종래의 CMOS 센서에서는, 블루밍 현상을 회피하고, 블루밍 현상에 의한 화질의 열화가 없는 양질의 화상을 얻으려면, 복잡한 구성의 회로를 사용할 필요가 있었다.
본 발명은, 이와 같은 상황을 감안하여 이루어진 것이며, 간단한 구성으로, 양질의 화상을 얻을 수 있도록 한 것이다.
본 발명의 일측면의 이미지 센서는, 화상을 촬상하는 이미지 센서로서, 입사광을 광전 변환하여 전하를 축적하고, 상기 전하에 따른 화소 신호를 출력하는 화소와, 상기 화소를 제어하고, 상기 화소에 축적되어 있는 불필요한 전하를 배출시키는 셔터 처리, 소정의 노광 시간에 광전 변환된 전하를 상기 화소에 축적시키는 전하 축적 처리, 및 상기 전하 축적 처리에 의해 상기 화소에 축적되어 있는 전하에 따른 화소 신호를 출력시키는 리드 처리를 행하게 하는 제어 수단을 포함하고, 상기 제어 수단은, 상기 셔터 처리가 행해지는 기간, 상기 전하 축적 처리가 행해지는 기간, 및 상기 리드 처리가 행해지는 기간 이외의 기간인 비축적 기간에, 상기 화소로 광전 변환되는 전하를 배출시킨다.
본 발명의 일측면에 있어서는, 화소에 의해, 입사광을 광전 변환하여 전하를 축적하고, 전하에 따른 화소 신호가 출력된다. 제어 수단에 의해, 화소는 제어되고, 화소에 축적되어 있는 불필요한 전하를 배출시키는 셔터 처리, 소정의 노광 시간에 광전 변환된 전하를 화소에 축적시키는 전하 축적 처리, 및 전하 축적 처리에 의해 화소에 축적되어 있는 전하에 따른 화소 신호를 출력시키는 리드 처리가 행해진다. 그리고, 제어 수단에 의해, 셔터 처리가 행해지는 기간, 전하 축적 처리가 행해지는 기간, 및 리드 처리가 행해지는 기간 이외의 기간인 비축적 기간에, 화소로 광전 변환되는 전하가 배출된다.
본 발명의 일측면에 의하면, 간단한 구성이며, 양질의 화상을 얻을 수 있다.
도 1은 본 발명을 적용한 CMOS 센서의 일실시예의 구성예를 나타낸 블록도이다.
도 2는 화소(21)의 구성예를 나타낸 회로도이다.
도 3은 종래의 CMOS 센서의 수직 주사 회로의 구성예를 나타낸 블록도이다.
도 4는 종래의 CMOS 센서에 있어서, 화소(21)에 공급되는 각 신호를 설명하는 타이밍 차트이다.
도 5는 본 발명을 적용한 수직 주사 회로의 일실시예의 구성예를 나타낸 블록도이다.
도 6은 화소(21)의 동작에 대하여 설명하는 타이밍 차트이다.
도 7은 솎아냄 처리가 행해지는 경우의 화소(21)의 동작에 대하여 설명하는 타이밍 차트이다.
도 8은 화소(21')의 구성예를 나타낸 회로도이다.
도 9는 화소(21')에 각 신호를 공급하는 수직 주사 회로의 구성예를 나타낸 블록도이다.
도 10은 타이밍 제어 회로(51)가 출력하는 신호에 대하여 설명하는 타이밍 차트이다.
도 11은 솎아냄 처리가 행해지는 경우에, 타이밍 제어 회로(51)가 출력하는 신호에 대하여 설명하는 타이밍 차트이다.
도 12는 화소 공유 판정 회로(52) 및 출력 제어 회로(530)의 구성예를 나타낸 회로도이다.
도 13은 화소 공유 판정 회로(52) 및 출력 제어 회로(530)에 있어서의 각 신호의 타이밍 차트이다.
도 14는 CMOS 센서(11)의 기동 시에 있어서의, 수직 주사 회로(50)의 각 신호의 타이밍 차트이다.
도 15는 제어 신호 생성 회로(81)의 구성예를 나타낸 도면이다.
도 16은 제어 신호 생성 회로(81)의 동작을 설명하는 타이밍 차트이다.
도 17은 포토 다이오드(31)에 축적되는 불필요한 전하의 배출 시의 포텐셜에 대하여 설명하는 도면이다.
이하, 본 발명을 적용한 구체적인 실시예에 대하여, 도면을 참조하면서 상세하게 설명한다.
도 1은, 본 발명을 적용한 CMOS 센서의 일실시예의 구성예를 나타낸 블록도이다.
도 1에 있어서, CMOS 센서(11)는, 시스템 제어 유닛(12), 수직 주사 회로(13), 픽셀 어레이(14), 참조 전압 회로(15), 컬럼 ADC(Analog to Digital Converter)(16), 및 수평 주사 회로(17)로 구성된다.
시스템 제어 유닛(12)은, 로직 제어 회로, PLL 회로(CLK 분주(分周)), 타이밍 제어 회로, 및 통신 인터페이스 등을 구비하고 있다. 시스템 제어 유닛(12)에는, 도시하지 않은 외부의 회로로부터 메인 클록이 공급되고, 시스템 제어 유닛(12)은, CMOS 센서(11)를 구성하는 각 블록의 제어나, 외부의 회로와의 통신을 행한다.
수직 주사 회로(13)는, 시스템 제어 유닛(12)의 제어에 따라, 픽셀 어레이(14)의 수직 방향으로 정렬되는 화소를 차례로 소정의 타이밍에서 제어하고, 각 화소로부터 화소 신호를 출력시킨다.
픽셀 어레이(14)는, 가로×세로의 개수가 M×N개인 화소(2111 내지 21MN), N개의 행 제어선(221 내지 22N), 및 M개의 수직 신호선(231 내지 23M)으로 구성된다. 화소(2111 내지 21MN)는, 행 제어선(221 내지 22N)을 통하여 수직 주사 회로(13)에 접속되고, 수직 신호선(231 내지 23M)을 통하여 컬럼 ADC(16)에 접속되어 있다.
화소(2111 내지 21MN)는, 예를 들면, 베이어 배열에 따라 3색의 광(R, G, B)을 수광하도록 배치되어 있고, 수직 주사 회로(13)로부터 행 제어선(221 내지 22N)을 통하여 공급되는 구동 신호에 따라 구동하고, 수직 신호선(231 내지 23M)에 화소 신호를 출력한다.
참조 전압 회로(15)에는, 시스템 제어 유닛(12)으로부터, 게인이나 오프셋을 제어하는 제어 신호나, 소정의 주파수의 클록 신호 등이 공급된다. 참조 전압 회로(15)는, 소정의 초기 전압으로부터, 일정한 경사로 전압이 하강하는 램프 신호를 생성하여, 컬럼 ADC(16)에 공급한다.
컬럼 ADC(16)는, 전압 비교부(25), A/D 변환부(26), 및 감도 증폭부(27)로 구성된다.
전압 비교부(25)는, M개의 비교기(281 내지 28M)를 가지고, 비교기(281 내지 28M)에는, 수직 신호선(231 내지 23M)을 통하여, 화소(2111 내지 21MN)로부터 화소 신호가 각각 공급되는 동시에, 참조 전압 회로(15)로부터 램프 신호가 공급된다.
비교기(281 내지 28M)는, 수직 신호선(231 내지 23M)을 통하여 공급되는 화소 신호와, 참조 전압 회로(15)로부터의 램프 신호를 비교하고, 그 비교 결과를 나타낸 비교 결과 신호를, A/D 변환부(26)에 공급한다.
즉, 비교기(281)는, 수직 신호선(231)을 통하여, 1열째의 화소(2111 내지 211N)로부터 차례로 공급되는 화소 신호와, 참조 전압 회로(15)로부터 공급되는 램프 신호를 비교하고, 그 비교한 결과 얻어지는 비교 결과 신호를, A/D 변환부(26)의 A/D 변환기(291)에 공급한다.
비교기(282)는, 비교기(281)와 마찬가지로, 2열째의 화소(2121 내지 212N)의 화소 신호와 램프 신호를 비교한 결과 얻어지는 비교 결과 신호를, A/D 변환부(26)의 A/D 변환기(292)에 공급한다. 이하, 마찬가지로, 비교기(28M)는, M열째의 화소(21M1 내지 (21MN)의 화소 신호와 램프 신호를 비교한 결과 얻어지는 비교 결과 신호를, A/D 변환부(26)의 A/D 변환기(29M)에 공급한다.
A/D 변환부(26)는, M개의 A/D 변환기(291 내지 29M)를 가지고 있고, A/D 변환기(291 내지 29M)에는, 비교 결과 신호가 전압 비교부(25)의 비교기(281 내지 28M)로부터 각각 공급된다.
A/D 변환기(291 내지 29M)는, 래치(Latch)와 13개의 TFF(Toggle Flip-Flop)에 의해 각각 구성되어 있고, 13비트의 화소 데이터를 출력한다.
즉, A/D 변환기(291 내지 29M)에는, 비교기(281 내지 28M)로부터 비교 결과 신호가 공급되는 동시에, 시스템 제어 유닛(12)으로부터, 소정의 주파수의 카운터 클록 신호와, 소정의 제어 신호가 공급된다. 그리고, A/D 변환기(291 내지 29M)는, 비교기(281 내지 28M)로부터 공급되는 비교 결과 신호와, 시스템 제어 유닛(12)으로부터 공급되는 제어 신호에 따라, 시스템 제어 유닛(12)으로부터 공급되는 카운터 클록 신호를 카운트함으로써, 픽셀 어레이(14)의 화소(2111 내지 21MN)가 출력하는 아날로그의 화소 신호를 A/D 변환하고, 그 결과 얻어지는 화소 데이터를 출력한다.
감도 증폭부(27)는, A/D 변환부(26)로부터 출력되는 화소 데이터를 증폭하고, 시스템 제어 유닛(12)을 통하여, 후단의 화상 처리 회로 등에 출력한다.
수평 주사 회로(17)는, 시스템 제어 유닛(12)으로부터의 제어 신호에 따라 컬럼 ADC(16)의 수평 방향으로 정렬된 복수 개의 A/D 변환기(291 내지 29M)를 차례로 소정의 타이밍에서 제어하여, 화소 데이터를 출력시킨다.
다음에, 도 2는 도 1의 화소(21)의 구성예를 나타낸 회로도이다.
도 2에 있어서, 화소(21)는, 포토 다이오드(PD)(31), 전송 트랜지스터(TR)(32), 리셋 트랜지스터(RST)(33), 증폭 트랜지스터(AMP)(34), 선택 트랜지스터(SEL)(35), 및 플로팅 디퓨전(FD)(36)으로 구성된다.
포토 다이오드(31)의 애노드는 접지되어 있고, 포토 다이오드(31)의 캐소드는 전송 트랜지스터(32)의 소스에 접속되어 있다. 전송 트랜지스터(32)의 드레인은, 리셋 트랜지스터(33)의 드레인 및 증폭 트랜지스터(34)의 게이트에 접속되어 있고, 이 접속점이 플로팅 디퓨전(36)을 구성한다.
리셋 트랜지스터(33)의 소스, 및 증폭 트랜지스터(34)의 소스는, 소정의 전원 전압 VDD에 접속되어 있다. 증폭 트랜지스터(34)의 드레인은 선택 트랜지스터(35)의 소스에 접속되어 있고, 선택 트랜지스터(35)의 드레인은 수직 신호선(23)에 접속되어 있다.
전송 트랜지스터(32)의 게이트, 리셋 트랜지스터(33)의 게이트, 및 선택 트랜지스터(35)의 게이트는, 도 1의 행 제어선(22)을 통하여, 수직 주사 회로(13)에 각각 접속되어 있고, 수직 주사 회로(13)로부터 구동 신호가 각각 공급된다.
포토 다이오드(31)는, 입사광을 광전 변환하고, 그 광량에 따른 전하를 생성하여 축적한다.
전송 트랜지스터(32)는, 수직 주사 회로(13)로부터 공급되는 구동 신호 TR_OUT에 따라, 포토 다이오드(31)로부터 플로팅 디퓨전(36)에의 전하의 전송을 온/오프한다. 예를 들면, 전송 트랜지스터(32)는, H레벨의 구동 신호 TR_OUT가 공급되면, 포토 다이오드(31)에 축적되어 있는 전하를, 플로팅 디퓨전(36)에 전송하고, L레벨의 구동 신호 TR_OUT가 공급되면, 전하의 전송을 정지한다. 또한, 전송 트랜지스터(32)가, 플로팅 디퓨전(36)에의 전하의 전송을 정지하고 있는 동안, 포토 다이오드(31)가 광전 변환한 전하는, 포토 다이오드(31)에 축적된다.
리셋 트랜지스터(33)는, 수직 주사 회로(13)로부터 공급되는 구동 신호 RST_OUT에 따라, 플로팅 디퓨전(36)에 축적되어 있는 전하의 배출을 온/오프한다. 예를 들면, 리셋 트랜지스터(33)는, H레벨의 구동 신호 RST_OUT가 공급되면, 플로팅 디퓨전(36)을 전원 전압 VDD에 클램프하고, 플로팅 디퓨전(36)에 축적되어 있는 전하를 배출(리셋)한다. 또한, 리셋 트랜지스터(33)는, L레벨의 구동 신호 RST_OUT가 공급되면, 플로팅 디퓨전(36)을 전기적으로 부유(浮遊) 상태로 한다.
증폭 트랜지스터(34)는, 플로팅 디퓨전(36)에 축적되어 있는 전하에 따른 전압을 증폭한다. 증폭 트랜지스터(34)에 의해 증폭된 전압은, 화소 신호로서, 선택 트랜지스터(35)를 통하여 출력된다.
선택 트랜지스터(35)는, 수직 주사 회로(13)로부터 공급되는 구동 신호 SEL_OUT에 따라, 증폭 트랜지스터(34)로부터의 화소 신호의 수직 신호선(23)에의 출력을 온/오프한다. 예를 들면, 선택 트랜지스터(35)는, H레벨의 구동 신호 SEL_OUT가 공급되면, 화소 신호를 수직 신호선(23)에 출력하고, L레벨의 구동 신호 SEL_OUT가 공급되면, 화소 신호의 출력을 정지한다.
플로팅 디퓨전(36)은, 포토 다이오드(31)로부터 전송 트랜지스터(32)를 통하여 전송되어 오는 전하를 축적하여 전압으로 변환한다.
이와 같이, 화소(21)는, 수직 주사 회로(13)로부터 공급되는 구동 신호 TR_OUT, 구동 신호 RST_OUT, 및 구동 신호 SEL_OUT에 따라 구동된다.
다음에, 화소(21)의 구동 타이밍에 대하여 설명하지만, 본 발명을 적용한 CMOS 센서(11)에 있어서의 구동 타이밍을 설명하기 전에, 종래의 CMOS 센서에 있어서의 구동 타이밍에 대하여 설명한다.
그리고, 종래의 CMOS 센서에 있어서, 도 1의 CMOS 센서(11)의 수직 주사 회로(13) 이외의 블록은, CMOS 센서(11)와 공통되어 있고, 이하에서는, CMOS 센서(11)와 공통되는 블록에 대하여는, 동일한 부호를 부여하여 설명한다.
도 3은 종래의 CMOS 센서의 수직 주사 회로의 구성예를 나타낸 블록도이다.
도 3에 있어서, 수직 주사 회로(13')는, 타이밍 제어 회로(41'), 및 구동 회로(42)로 구성된다.
또한, 수직 주사 회로(13')에서는, 타이밍 제어 회로(41') 및 구동 회로(42)가, 화소(21)의 각 행마다 설치되어 있고, 도 3의 예에서는, n행째의 타이밍 제어 회로(41') 및 구동 회로(42)가 도시되어 있다. 그리고, 이하, 적당히 n행째의 화소(211N 내지 21MN)를 화소(21n)라고 한다.
타이밍 제어 회로(41')에는, 시스템 제어 유닛(12)으로부터, 화소(21n)의 전송 트랜지스터(32), 리셋 트랜지스터(33), 및 선택 트랜지스터(35)의 구동의 타이밍을 취하기 위한 타이밍 신호가 공급된다. 그리고, 타이밍 신호는, 각 행의 타이밍 제어 회로(41')에 있어서 공통적으로 사용된다. 예를 들면, n행째의 타이밍 제어 회로(41')에는, 타이밍 신호가 n-1행째의 타이밍 제어 회로(41')를 통하여 공급되고, n행째의 타이밍 제어 회로(41')는, 그 타이밍 신호를 n+1행째의 타이밍 제어 회로(41')에 공급한다.
또한, 타이밍 제어 회로(41')에는, 화소(21n)가 화소 신호를 출력하는 화소로서 선택되어 있는지 여부를 나타내는 어드레스 선택 신호[n]가, 시스템 제어 유닛(12)으로부터 공급된다.
타이밍 제어 회로(41')는, 시스템 제어 유닛(12)으로부터, 화소(21n)가 화소 신호를 출력하는 화소로서 선택되어 있는 것을 나타내는 어드레스 선택 신호[n]가 공급되면, 타이밍 신호에 따라 구동 타이밍 신호를 생성하고, 구동 회로(42)에 공급한다. 즉, 타이밍 제어 회로(41')는, 전송 트랜지스터(32)의 구동 타이밍을 나타내는 구동 타이밍 신호 TR[n], 리셋 트랜지스터(33)의 구동 타이밍을 나타내는 구동 타이밍 신호 RST[n], 및 선택 트랜지스터(35)의 구동 타이밍을 나타내는 구동 타이밍 신호 SEL[n]를 생성한다.
구동 회로(42)는, 타이밍 제어 회로(41')로부터 공급되는 구동 타이밍 신호 TR[n]에 따라, 전송 트랜지스터(32)를 구동시키는 구동 신호 TR_OUT[n]를 생성하여 화소(21n)에 공급한다. 또한, 구동 회로(42)는, 타이밍 제어 회로(41')로부터 공급되는 구동 타이밍 신호 RST[n]에 따라, 리셋 트랜지스터(33)를 구동시키는 구동 신호 RST_OUT[n]를 생성하여 화소(21n)에 공급한다. 또한, 구동 회로(42)는, 타이밍 제어 회로(41')로부터 공급되는 구동 타이밍 신호 SEL[n]에 따라 선택 트랜지스터(35)를 구동시키는 구동 신호 SEL_OUT[n]를 생성하여 화소(21n)에 공급한다.
다음에, 도 4는 종래의 CMOS 센서에 있어서, 화소(21)에 공급되는 각 신호를 설명하는 타이밍 차트이다. 도 4를 참조하여, n행째의 화소(21n)로부터 n+3행째의 화소(21n+3)까지의 4행의 화소에 대하여 설명한다.
도 4의 위로부터 1번째에는, 수평 주사 기간의 동기에 사용되는 H동기 신호가 도시되어 있고, 도 4에 있어서는, 1번째의 수평 주사 기간(1H)으로부터 21번째의 수평 주사 기간(21H)이 도시되어 있다.
H동기 신호의 아래쪽에는, 화소(21n 내지 21n+3)에 각각 공급되는 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3], 구동 신호 RST_OUT[n] 내지 구동 신호 RST_OUT[n+3], 및 구동 신호 SEL_OUT[n] 내지 구동 신호 SEL_OUT[n+3]가, 위로부터 차례로 도시되어 있다.
도 4에 나타낸 바와 같이, 화소(21n)에 공급되는 구동 신호 TR_OUT[n] 및 구동 신호 RST_OUT[n]는, 수평 주사 기간(6H)에 있어서 펄스형으로 H레벨로 되어, 화소(21n)의 전송 트랜지스터(32) 및 리셋 트랜지스터(33)가 동시에 온으로 된다. 이로써, 화소(21n)에서는, 수평 주사 기간(5H)까지 포토 다이오드(31)에 축적되어 있었던 전하가 배출된다. 이와 같이, 포토 다이오드(31)에 축적되어 있던 전하를 배출시키는 처리를, 이하, 적당히, 셔터 처리라고 한다.
그 후, 화소(21n)에 공급되는 구동 신호 TR_OUT[n]는, 수평 주사 기간(7H) 내지 수평 주사 기간(16H)에 있어서 L레벨로 되고, 이로써, 포토 다이오드(31)에는, 수광량에 따라 광전 변환된 전하가 축적된다. 그리고, 수평 주사 기간(7H) 내지 수평 주사 기간(16H)에 있어서, 구동 신호 RST_OUT[n]도 L레벨로 된다. 여기서, 수평 주사 기간(7H) 내지 수평 주사 기간(16H)의 시간은, 화소(21n)가 노광되는 노광 시간이고, 구동 신호 TR_OUT[n]의 수평 주사 기간(7H) 내지 수평 주사 기간(16H)에 도시되어 있는 화살표는, 화소(21n)의 노광 시간인 것을 나타내고 있다. 이와 같이, 포토 다이오드(31)에 전하를 축적시키는 처리를, 이하, 적당히 전하 축적 처리라고 한다.
그리고, 수평 주사 기간(17H)에서, 구동 신호 RST_OUT[n]가 펄스형으로 H레벨로 된 후, 구동 신호 TR_OUT[n]가 펄스형으로 H레벨로 되고, 구동 신호 RST_OUT[n] 및 구동 신호 TR_OUT[n]가 펄스형으로 H레벨로 되고 있는 동안, 구동 신호 SEL_OUT[n]가 H레벨로 된다. 이로써, 화소(21n)의 화소 신호가 수직 신호선(23)에 출력된다. 이와 같이, 화소(21n)의 화소 신호를 수직 신호선(23)에 출력시키는 처리를, 이하, 적당히, 리드 처리(read process)라고 한다.
그리고, 화소(21n)의 화소 신호는, 리셋 레벨의 전압에 따른 신호와, 포토 다이오드(31)로부터 플로팅 디퓨전(36)에 전송된 전하에 따른 신호로 이루어진다. 즉, 구동 신호 RST_OUT[n]가 펄스형으로 H레벨로 되어, 화소(21n)의 리셋 트랜지스터(33)가 온으로 됨으로써, 플로팅 디퓨전(36)이 리셋되어, 리셋 레벨의 전압(즉, 전원 전압 VDD)에 따른 신호가 출력된다. 그 후, 구동 신호 TR_OUT[n]가 펄스형으로 H레벨로 되어, 화소(21n)의 전송 트랜지스터(32)가 온으로 됨으로써, 포토 다이오드(31)에 의해 노광 시간에 광전 변환된 전하가 플로팅 디퓨전(36)에 전송되어 전압으로 변환되고, 그 전하에 따른 신호가 출력된다.
또한, 화소(21n+1)는, 화소(21n)와 마찬가지로, 구동 신호 TR_OUT[n+1], 구동 신호 RST_OUT[n+1], 및 구동 신호 SEL_OUT[n+1]에 따라 구동하고, 수평 주사 기간(7H)에서 셔터 처리를 행하고, 수평 주사 기간(8H 내지 17H)에서 전하 축적 처리를 행하고, 수평 주사 기간(18H)에서 리드 처리를 행한다. 이하, 마찬가지로, 화소(21n+2)는, 수평 주사 기간(8H)에서 셔터 처리를 행하고, 수평 주사 기간(9H 내지 18H)에서 전하 축적 처리를 행하고, 수평 주사 기간(19H)에서 리드 처리를 행한다. 또한, 화소(21n+3)는, 수평 주사 기간(9H)에서 셔터 처리를 행하고, 수평 주사 기간(10H 내지 19H)에서 전하 축적 처리를 행하고, 수평 주사 기간(20H)에서 리드 처리를 행한다.
그리고, 노광 시간은, 각 행에서 정렬할 필요가 있고, 도 4의 예에서는, 수평 주사 기간(10H)분의 시간이다. 또한, 이 노광 시간은, 피사체의 밝기 등에 따라 임의의 시간으로 설정할 수 있다.
이와 같이, 화소(21)는, 수직 주사 회로(13')가 출력하는 구동 신호에 따라 구동한다. 그리고, 예를 들면, 셔터 처리가 행해지는 수평 주사 기간, 전하 축적 처리가 행해지는 수평 주사 기간, 및 리드 처리가 행해지는 수평 주사 기간 이외의 수평 주사 기간(이하, 적당히, 비축적 기간이라고 함)에 있어서, 포토 다이오드(31)에 강한 광이 입사한 것으로 한다. 이 때, 포토 다이오드(31)가, 자신이 축적할 수 있는 최대의 전하량 이상의 전하를 광전 변환하면, 포토 다이오드(31)로부터 전하가 넘쳐 나와, 블루밍 현상이 발생한다.
그래서, 이와 같은 블루밍 현상이 발생하지 않도록 한 대책이 행해진다.
여기서, 셔터 처리가 행해지는 수평 주사 기간, 전하 축적 처리가 행해지는 수평 주사 기간, 및 리드 처리가 행해지는 수평 주사 기간 이외의 수평 주사 기간을, 이하, 적당히 비축적 기간이라고 한다.
다음에, 도 5는 본 발명을 적용한 수직 주사 회로의 일실시예의 구성예를 나타낸 블록도이다.
도 5에 있어서, 수직 주사 회로(13)는, 타이밍 제어 회로(41), 구동 회로(42), 및 출력 제어 회로(43)로 구성된다.
그리고, 도 5에서는, 도 3의 수직 주사 회로(13')와 공통되는 부분에 대하여는, 동일한 부호를 부여하고 있고 이하에서는, 그 설명은 적당히 생략한다. 즉, 도 5의 수직 주사 회로(13)는, 구동 회로(42)를 구비하는 점에서, 도 3의 수직 주사 회로(13')와 공통된다. 단, 수직 주사 회로(13)는, 타이밍 제어 회로(41) 및 출력 제어 회로(43)를 구비하는 점에서, 수직 주사 회로(13')와 상이하게 되어 있다.
타이밍 제어 회로(41)에는, 도 3의 타이밍 제어 회로(41')와 마찬가지로, 시스템 제어 유닛(12)으로부터, 타이밍 신호 및 어드레스 선택 신호[n]가 공급되고, 타이밍 제어 회로(41)는, 구동 타이밍 신호 TR[n], 구동 타이밍 신호 RST[n], 및 구동 타이밍 신호 SEL[n]를 생성하고, 출력 제어 회로(43)에 공급한다.
또한, 타이밍 제어 회로(41)는, 화소(21)의 전하의 판독 동작에 맞추어, 후술하는 도 15를 참조하여 설명하는 바와 같이, 제어 신호 1[n]을 생성하여, 출력 제어 회로(43)에 공급한다. 또한, 전단(前段)의 회로로부터, 타이밍 제어 회로(41)에 공급되는 신호를, 제어 신호 1[n]로서 사용할 수 있는 경우에는, 타이밍 제어 회로(41)는, 그 제어 신호 1[n]를 스루하여, 출력 제어 회로(43)에 공급한다.
출력 제어 회로(43)에는, 타이밍 제어 회로(41)로부터, 제어 신호 1[n], 구동 타이밍 신호 TR[n], 구동 타이밍 신호 RST[n], 및 구동 타이밍 신호 SEL[n]이 공급되는 동시에, 시스템 제어 유닛(12)으로부터, 제어 신호 2가 공급된다.
출력 제어 회로(43)에 공급되는 제어 신호 2는, 예를 들면, 출력 제어 회로(43)를 초기화(내부 상태를 클리어)하기 위한 클리어 신호나, 통상의 구동과 불필요한 전하의 배출을 행하기 위한 구동을 전환하기 위한 이네이블 신호 등이다. 그리고, 제어 신호 2는, 각 행의 출력 제어 회로(43)에 있어서 공통적으로 사용되고, 예를 들면, n행째의 출력 제어 회로(43)에는, 제어 신호 2가, n-1행째의 출력 제어 회로(43)를 통하여 공급되고, n행째의 출력 제어 회로(43)는, 그 제어 신호 2를, n+1행째의 출력 제어 회로(43)에 공급한다.
출력 제어 회로(43)는, 제어 신호 1[n] 및 제어 신호 2에 기초하여, 구동 타이밍 신호 TR[n], 구동 타이밍 신호 RST[n], 및 구동 타이밍 신호 SEL[n]를 변경하여, 구동 회로(42)에 공급한다.
예를 들면, 출력 제어 회로(43)는, 비축적 기간에 있어서, 구동 회로(42)로부터 출력되는 구동 신호 TR_OUT[n]가 반전되도록, 구동 타이밍 신호 TR[n]를 변경한다. 또한, 예를 들면, 출력 제어 회로(43)는, 셔터 처리가 행해지는 수평 주사 기간, 전하 축적 처리가 행해지는 수평 주사 기간, 및 비축적 기간에 있어서, 구동 회로(42)로부터 출력되는 구동 신호 RST_OUT[n]가 반전되도록, 구동 타이밍 신호 RST[n]를 변경한다.
그리고, 구동 회로(42)는, 출력 제어 회로(43)로부터 공급되는 구동 타이밍 신호 TR[n], 구동 타이밍 신호 RST[n], 및 구동 타이밍 신호 SEL[n]에 따라, 구동 신호 TR_OUT[n], 구동 신호 RST_OUT[n], 및 구동 신호 SEL_OUT[n]를, 화소(21n)에 각각 공급한다.
다음에, 도 6은 화소(21)에 공급되는 각 신호를 설명하는 타이밍 차트이다.
도 6에는, 도 4와 마찬가지로, H동기 신호, 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3], 구동 신호 RST_OUT[n] 내지 구동 신호 RST_OUT[n+3], 및 구동 신호 SEL_OUT[n] 내지 구동 신호 SEL_OUT[n+3]가, 위로부터 차례로 도시되어 있다.
도 6에 나타낸 바와 같이, 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3]는, 셔터 처리, 전하 축적 처리, 및 리드 처리가 행해지는 수평 주사 기간에서는, 도 4의 타이밍 차트의 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3]와 같다. 단, 도 6에 있어서, 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3]는, 비축적 기간에 있어서 H레벨인 점에서, 도 4의 타이밍 차트의 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3]와 상이하게 되어 있다.
즉, 구동 신호 TR_OUT[n]는, 수평 주사 기간(1H) 내지 수평 주사 기간(5H)에 있어서 H레벨이며, 수평 주사 기간(6H)에 있어서 L레벨로 된 후에, 펄스형으로 H레벨로 된다. 그 후, 구동 신호 TR_OUT[n]는, 수평 주사 기간(7H) 내지 수평 주사 기간(16H)에 있어서 L레벨로 되고, 수평 주사 기간(17H)에서 펄스형으로 H레벨로 된 후에, 수평 주사 기간(18H) 이후에 있어서 H레벨로 된다. 즉, 구동 신호 TR_OUT[n]는, 비축적 기간인 수평 주사 기간(1H) 내지 수평 주사 기간(5H) 및 수평 주사 기간(18H) 내지 수평 주사 기간(21H)에 있어서, H레벨로 된다.
구동 신호 TR_OUT[n+1]는, 구동 신호 TR_OUT[n]와 마찬가지로, 비축적 기간인 수평 주사 기간(1H) 내지 수평 주사 기간(6H) 및 수평 주사 기간(19H) 내지 수평 주사 기간(21H)에 있어서, H레벨로 된다. 이하, 마찬가지로, 구동 신호 TR_OUT[n+2]는, 수평 주사 기간(1H) 내지 수평 주사 기간(7H) 및 수평 주사 기간(20H) 내지 수평 주사 기간(21H)에 있어서, H레벨로 되고, 구동 신호 TR_OUT[n+3]는, 수평 주사 기간(1H) 내지 수평 주사 기간(8H) 및 수평 주사 기간(21H)에 있어서, H레벨로 된다.
또한, 구동 신호 RST_OUT[n] 내지 구동 신호 RST_OUT[n+3]는, 리드 처리가 행해지는 수평 주사 기간에서는, 도 4의 타이밍 차트의 구동 신호 RST_OUT[n] 내지 구동 신호 RST_OUT[n+3]과 같다. 단, 구동 신호 RST_OUT[n] 내지 구동 신호 RST_OUT[n+3]는, 셔터 처리가 행해지는 수평 주사 기간, 전하 축적 처리가 행해지는 수평 주사 기간, 및 비축적 기간에 있어서 H레벨인 점에서, 도 4의 타이밍 차트의 구동 신호 RST_OUT[n] 내지 구동 신호 RST_OUT[n+3]와 상이하게 되어 있다.
즉, 구동 신호 RST_OUT[n]는, 수평 주사 기간(1H) 내지 수평 주사 기간(16H)에 있어서 H레벨이며, 수평 주사 기간(17H)에 있어서 L레벨로 된 후에, 펄스형으로 H레벨로 된다. 그 후, 구동 신호 RST_OUT[n]는, 수평 주사 기간(18H) 내지 수평 주사 기간(21H)에 있어서 H레벨로 되어 있다. 즉, 구동 신호 RST_OUT[n]는, 셔터 처리가 행해지는 수평 주사 기간, 전하 축적 처리가 행해지는 수평 주사 기간, 및 비축적 기간인 수평 주사 기간(1H) 내지 수평 주사 기간(16H) 및 수평 주사 기간(19H) 내지 수평 주사 기간(21H)에 있어서 H레벨로 된다.
구동 신호 RST_OUT[n+1]는, 구동 신호 RST_OUT[n]와 마찬가지로, 셔터 처리가 행해지는 수평 주사 기간, 전하 축적 처리가 행해지는 수평 주사 기간, 및 비축적 기간인 수평 주사 기간(1H) 내지 수평 주사 기간(17H) 및 수평 주사 기간(19H) 내지 수평 주사 기간(21H)에 있어서 H레벨로 된다. 이하, 마찬가지로, 구동 신호 RST_OUT[n+2]는, 수평 주사 기간(1H) 내지 수평 주사 기간(18H) 및 수평 주사 기간(20H) 내지 수평 주사 기간(21H)에 있어서 H레벨로 되고, 구동 신호 RST_OUT[n+3]는, 수평 주사 기간(1H) 내지 수평 주사 기간(18H) 및 수평 주사 기간(21H)에 있어서 H레벨로 된다.
또한, 구동 신호 SEL_OUT[n] 내지 SEL_OUT[n+3]는, 도 4의 타이밍 차트의 구동 신호 SEL_OUT[n] 내지 구동 신호 SEL_OUT[n+3]와 같다.
화소(21)는, 구동 신호 TR_OUT와 구동 신호 RST_OUT가 동시에 H레벨일 때, 포토 다이오드(31)에 의해 광전 변환되는 전하를 배출하므로, 도 6의 타이밍 차트에 나타낸 구동 신호에 따라 동작함으로써, 비축적 기간에서는, 전하를 항상 배출한다. 이로써, 비축적 기간에 있어서, 포토 다이오드(31)에 강한 광이 입사해도, 포토 다이오드(31)에 의해 광전 변환된 전하는, 포토 다이오드(31)에 축적되지 않고 배출된다. 따라서, 화소(21)는, 도 4의 타이밍 차트를 참조하여 설명한 바와 같은 블루밍 현상이 생기는 것을 회피할 수 있다.
또한, 구동 신호 RST_OUT는, 셔터 처리가 행해지는 수평 주사 기간, 및 전하 축적 처리가 행해지는 수평 주사 기간에 있어서 H레벨이다. 따라서, 화소(21)에서는, 전하 축적 처리에 있어서, 포토 다이오드(31)에 강한 광이 입사하고, 포토 다이오드(31)로부터 전하가 넘쳐 나왔다고 해도, 그 전하가 플로팅 디퓨전(36)에 축적되지는 않으므로, 블루밍 현상이 생기는 것은 회피된다.
또한, 셔터 처리, 전하 축적 처리, 및 리드 처리에 대하여, 도 6의 타이밍 차트에 나타낸 구동 신호와, 도 4의 타이밍 차트에 나타낸 구동 신호는 동일하므로 화소(21)는 종래와 마찬가지로, 화소 신호를 출력할 수 있다.
다음에, 도 7은 도 1의 CMOS 센서(11)에 있어서, 솎아냄 처리가 행해지는 경우에, 수직 주사 회로(13)로부터 출력되는 각 신호를 설명하는 타이밍 차트이다.
예를 들면, 픽셀 어레이(14)의 모든 화소 수 중, 3/4의 화소수의 화상을 촬상할 때는, 4행마다 1행의 화소로부터의 화소 신호의 판독을 행하지 않고, 나머지 3행의 화소로부터 화소 신호가 판독된다. 도 7의 예에 있어서는, n+2행째의 화소 n+2의 화소 신호의 판독이 행해지지 않는다.
화소 신호의 판독이 행해지지 않은 화소 n+2에서는, 셔터 처리, 전하 축적 처리, 및 리드 처리가 행해지지 않으므로, 도 7에 나타낸 바와 같이, 구동 신호 TR_OUT[n+2] 및 구동 신호 RST_OUT[n+2]는, 항상 H레벨로 된다.
이와 같이 화소 신호의 판독이 행해지지 않은 화소 n+2의 구동 신호 TR_OUT[n+2] 및 구동 신호 RST_OUT[n+2]를, 항상 H레벨로 함으로써, 화소 n+2의 포토 다이오드(31)가 광전 변환한 전하는 항상 배출된다. 따라서, 화소(21)는, 화소 n+2의 포토 다이오드(31)에 강한 광이 입사해도, 포토 다이오드(31)나 플로팅 디퓨전(36)에는 전하가 항상 축적되지 않기 때문에, 블루밍 현상이 생기는 것을 회피할 수 있다.
또한, 종래의 CMOS 센서에서는, 블루밍 현상이 생기는 것을 회피하기 위한 셔터 처리를 행할 필요가 있어, 그 셔터 처리를 행하는 회로를 설치할 필요가 있었다. 블루밍 현상이 생기는 것을 회피하기 위한 셔터 처리를 행하는 회로는, 솎아냄 처리의 종류에 따라 화소 신호가 판독되지 않은 화소를 기억하는 메모리나, 셔터 처리를 행하는 타이밍을 결정하는 수단 등이 필요하며, 그 회로의 구성이 복잡하게 된다.
이에 대하여, CMOS 센서(11)에서는, 블루밍 현상이 생기는 것을 회피하기 위한 셔터 처리를 행하는 회로가 불필요하게 된다. 또한, 출력 제어 회로(43)는, 예를 들면, 비축적 기간에 있어서의 구동 신호 TR_OUT 및 구동 신호 RST_OUT를 반전시키거나, 셔터 처리가 행해지는 수평 주사 기간, 및 전하 축적 처리가 행해지는 수평 주사 기간에 있어서의 구동 신호 RST_OUT를 반전시키는 것만으로 되므로, 그 회로 구성을 심플하게 할 수 있다.
그런데, CMOS 센서(11)에서는, 도 2에 나타낸 바와 같이, 1개의 화소(21)가, 1개의 포토 다이오드(31)를 가지는 것 외에, 예를 들면, 1개의 화소에서, 복수 개의 포토 다이오드를 가지도록 할 수 있다. 1개의 화소에서, 복수 개의 포토 다이오드를 가지는 경우에는, 화소를 구성하는 트랜지스터 중, 몇 개의 트랜지스터를 공유함으로써, 전체적인 화소 사이즈를 작게 할 수 있다.
다음에, 도 8은 화소의 다른 구성예를 나타낸 회로도이다.
도 8에 있어서, 화소(21')는, 4개의 포토 다이오드(310 내지 313), 4개의 전송 트랜지스터(320 내지 323), 리셋 트랜지스터(33), 증폭 트랜지스터(34), 선택 트랜지스터(35), 및 플로팅 디퓨전(36)으로 구성된다.
그리고, 도 8에서는, 도 2의 화소(21)와 공통되는 부분에 대하여는, 동일한 부호를 부여하고 있고, 이하에서는, 그 설명은 적당히 생략한다. 즉, 도 8의 화소(21')는, 리셋 트랜지스터(33), 증폭 트랜지스터(34), 선택 트랜지스터(35), 및 플로팅 디퓨전(36)을 구비하는 점에서, 도 2의 화소(21)와 공통된다. 단, 화소(21')는, 4개의 포토 다이오드(310 내지 313), 4개의 전송 트랜지스터(320 내지 323)를 구비하는 점에서, 화소(21)와 상이하게 되어 있다.
도 8에 나타낸 바와 같이, 포토 다이오드(310 내지 313)는, 전송 트랜지스터(320 내지 323)를 각각 통하여, 플로팅 디퓨전(36)에 접속되어 있다. 화소(21')에서는, 전송 트랜지스터(320 내지 323)가 차례로 H레벨로 됨으로써, 포토 다이오드(310 내지 313)에 의해 광전 변환된 전하가, 플로팅 디퓨전(36)에 차례로 축적된다.
화소(21')에서는, 4개의 포토 다이오드(310 내지 313)에서, 리셋 트랜지스터(33), 증폭 트랜지스터(34), 선택 트랜지스터(35), 및 플로팅 디퓨전(36)을 공유하여 사용하므로, 구동 타이밍에 제약이 생긴다. 그리고, 수직 방향(열)의 4개의 화소에 의해, 리셋 트랜지스터(33), 증폭 트랜지스터(34), 선택 트랜지스터(35), 및 플로팅 디퓨전(36)을 공유하는 방식을, 수직 4화소 공유 방식이라고 한다.
다음에, 도 9는 도 8의 화소(21')에 각 신호를 공급하는 수직 주사 회로의 구성예를 나타낸 블록도이다.
도 9에 있어서, 수직 주사 회로(50)는, 타이밍 제어 회로(51), 화소 공유 판정 회로(52), 4개의 출력 제어 회로(530 내지 533), 4개의 전송 트랜지스터 구동 회로(540 내지 543), 리셋 트랜지스터 구동 회로(55), 및 선택 트랜지스터 구동 회로(56)로 구성된다.
수직 주사 회로(50)는, 화소(21')가 가지는 4개의 전송 트랜지스터(320 내지 323)를 구동시키기 위해, 각각 독립된 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+3]가 필요하며, 4개의 출력 제어 회로(530 내지 533)와, 4개의 전송 트랜지스터 구동 회로(540 내지 543)가 설치된다. 또한, 화소(21')는, 리셋 트랜지스터(33)와 선택 트랜지스터(35)를 각각 1개씩 가지므로, 수직 주사 회로(50)에는, 리셋 트랜지스터 구동 회로(55)와 선택 트랜지스터 구동 회로(56)가 1개씩 설치된다.
즉, 수직 주사 회로(50)에서는, 출력 제어 회로와 전송 트랜지스터 구동 회로가 각 행마다 설치되고, 리셋 트랜지스터 구동 회로(55)와 선택 트랜지스터 구동 회로(56)가 4행마다 설치되어 있다.
타이밍 제어 회로(51)에는, 시스템 제어 유닛(12)으로부터, 어드레스 선택 신호[4n] 내지 어드레스 선택 신호[4n+3], 및 타이밍 신호가 공급된다.
타이밍 제어 회로(51)는, 어드레스 선택 신호[4n] 내지 어드레스 선택 신호[4n+3], 및 타이밍 신호를 사용하여, 구동 타이밍 신호 TR[4n] 내지 구동 타이밍 신호 TR[4n+3], 제어 신호 1[4n] 내지 제어 신호 1[4n+3], 구동 타이밍 신호 RST[n], 제어 신호 3[n], 및 구동 타이밍 신호 SEL[n]을 생성한다.
타이밍 제어 회로(51)는, 구동 타이밍 신호 TR[4n] 내지 제어 신호 TR[4n+3], 및 제어 신호 1[4n] 내지 제어 신호 1[4n+3] 을, 출력 제어 회로(530 내지 533)에 각각 공급한다. 또한, 타이밍 제어 회로(51)는, 구동 타이밍 신호 RST[n], 및 제어 신호 3[n]을 화소 공유 판정 회로(52)에 공급하고, 구동 타이밍 신호 SEL[n]을 선택 트랜지스터 구동 회로(56)에 공급한다.
화소 공유 판정 회로(52) 및 출력 제어 회로(530 내지 533)에는, 시스템 제어 유닛(12)으로부터 제어 신호 2가 공급된다. 제어 신호 2는, 각 행의 화소 공유 판정 회로(52) 및 출력 제어 회로(530 내지 533)에 공통적으로 사용된다.
화소 공유 판정 회로(52)는, 플로팅 디퓨전(36)을 공유하는 포토 다이오드(310 내지 313) 중 1개의 포토 다이오드의 리드 처리가 행해지고 있을 때, 다른 포토 다이오드의 전하가 플로팅 디퓨전(36)에 전송되지 않도록, 포토 다이오드(310 내지 313) 중 어느 하나에 의해 리드 처리가 행해지고 있는 것을 나타내는 신호를, 전송 트랜지스터 구동 회로(540 내지 543)에 공급하는 회로이다. 화소 공유 판정 회로(52)에 대하여는, 도 12를 참조하여 후술한다.
출력 제어 회로(530 내지 533)는, 도 5의 출력 제어 회로(43)와 마찬가지로, 전송 트랜지스터 구동 회로(540 내지 543)로부터 출력되는 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+3]의 일부의 기간이 반전되도록, 구동 타이밍 신호 TR[4n] 내지 구동 타이밍 신호 TR[4n+3]의 기간을 각각 변경하여, 전송 트랜지스터 구동 회로(540 내지 543)에 공급한다.
전송 트랜지스터 구동 회로(540 내지 543)는, 구동 타이밍 신호 TR[4n] 내지 구동 타이밍 신호 TR[4n+3]에 따라 전송 트랜지스터(320 내지 323)를 구동시키는 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+3]를 생성하여 출력한다.
리셋 트랜지스터 구동 회로(55)는, 화소 공유 판정 회로(52)로부터 공급되는 구동 타이밍 신호 RST[n]에 따라 구동 회로(42)와 마찬가지로, 리셋 트랜지스터(33)를 구동시키는 구동 신호 RST_OUT[n]를 생성하여 출력한다.
선택 트랜지스터 구동 회로(56)는, 타이밍 제어 회로(51)로부터 공급되는 구동 타이밍 신호 SEL[n]에 따라 구동 회로(42)와 마찬가지로, 선택 트랜지스터(35)를 구동시키는 구동 신호 SEL_OUT[n]를 생성하여 출력한다.
다음에, 도 10의 타이밍 차트를 참조하여, 타이밍 제어 회로(51)가 출력하는 신호에 대하여 설명한다.
구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+3]은, 셔터 처리, 전하 축적 처리, 및 리드 처리가 행해지는 수평 주사 기간에서는, 도 6의 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3]와 같다. 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+2]는, 리드 처리가 행해지는 수평 주사 기간의 다음의 수평 주사 기간부터, 구동 신호 TR_OUT[4n+3]의 리드 처리가 행해지는 수평 주사 기간까지, L레벨로 되는 점이, 도 6의 구동 신호 TR_OUT[n] 내지 구동 신호 TR_OUT[n+3]와 상이하게 되어 있다.
화소(21')에서는, 포토 다이오드(310 내지 313)가, 플로팅 디퓨전(36)을 공유하고 있으므로, 어떤 포토 다이오드의 리드 처리가 행해지고 있을 때는, 다른 포토 다이오드로부터의 전하의 배출을 정지하지 않으면 안된다.
즉, 포토 다이오드(311)의 리드 처리가 행해지는 수평 주사 기간(18H)에 있어서, 구동 신호 TR_OUT[4n]는 L레벨로 되어, 포토 다이오드(312)의 리드 처리가 행해지는 수평 주사 기간(19H)에 있어서, 구동 신호 TR_OUT[4n] 및 구동 신호TR_OUT[4n+1]는 L레벨로 된다. 또한, 포토 다이오드(313)의 리드 처리가 행해지는 수평 주사 기간(20H)에 있어서, 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+2]는 L레벨로 된다.
그리고, 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+2]는, 수평 주사 기간(21)에서, 동시에 수평 주사 기간(21H)에서 H레벨까지 증가한다.
구동 신호 RST_OUT[n] 및 구동 신호 SEL_OUT[n]는, 수평 주사 기간(17H 내지 20H)에 있어서, 포토 다이오드(310 내지 313)이 차례로 리드 처리를 행하므로, 이들 기간에 있어서, 연속적으로, 구동 펄스를 출력한다.
도 10에 나타낸 바와 같은 신호를 출력함으로써, 화소(21')에 있어서, 포토 다이오드(310 내지 313)에서 플로팅 디퓨전(36)을 공유하고 있어도, 판독의 대상으로 되고 있는 포토 다이오드(310 내지 313)로부터의 전하에, 다른 포토 다이오드(310 내지 313)로부터의 전하가 흘러들지 않으므로, 정상적으로 대상인 화소 신호를 출력할 수 있다.
다음에, 도 11은 솎아냄 처리가 행해지는 경우에, 전송 트랜지스터 구동 회로(540 내지 543), 리셋 트랜지스터 구동 회로(55), 선택 트랜지스터 구동 회로(56)가 출력하는 신호에 대하여 설명하는 타이밍 차트이다.
도 11에서는, 도 7의 타이밍 차트와 마찬가지로, n+2행째의 화소 n+2에 대응하는 포토 다이오드(312)로부터의 화소 신호가 판독되지 않은 경우에 대하여 설명한다.
전술한 바와 같이, 포토 다이오드(310 내지 313) 중 어느 하나의 리드 처리가 행해지고 있을 때는, 리드 처리의 대상으로 되고 있지 않은 포토 다이오드에 공급하는 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+3]를 L레벨로 한다. 이것은, 화소 신호가 판독되지 않은 포토 다이오드(312)의 구동 신호 TR_OUT[4n+2]에 대하여도 마찬가지이다.
즉, 도 11에 나타낸 바와 같이, 포토 다이오드(310)의 리드 처리가 수평 주사 기간(17H)에서 행해지고, 포토 다이오드(311)의 리드 처리가 수평 주사 기간(18H)에서 행해지고, 포토 다이오드(313)의 리드 처리가 수평 주사 기간(19H)에서 행해질 때, 구동 신호 TR_OUT[4n+2]는, 수평 주사 기간(17H 내지 19H)에 있어서 L레벨로 된다.
또한, 구동 신호 TR_OUT[4n+2]는, 수평 주사 기간(17H 내지 19H) 이외의 수평 주사 기간에서는 H레벨로 되므로, 포토 다이오드(312)로부터 화소 신호가 판독되지 않은 경우라도, 포토 다이오드(312)가 광전 변환한 전하는, 수평 주사 기간(17H 내지 19H) 이외의 수평 주사 기간에 있어서 항상 배출된다. 이로써, 블루밍 현상이 발생하는 것을 회피할 수 있다.
또한, 예를 들면, 솎아냄을 행하는 행의 위치나 행의 수가 변경되었을 때, 블루밍 현상이 생기는 것을 회피하기 위한 셔터 처리를 행하는 회로가 설치되어 있었을 경우에는, 그 변경에 따라 회로의 수정이나 추가가 필요했지만, 수직 주사 회로(50)에서는, 각 행에 있어서의 출력 제어 회로(53)가, 각각의 행의 제어 신호에 따라 구동 신호 TR_OUT를 생성할 수 있으므로, 그와 같은 회로의 수정이나 추가를 행할 필요가 없다.
또한, 화각의 커팅 처리가 행해진 경우에, 픽셀 어레이(14)의 윗 부분이나 아래 부분에 있어서 화소 신호가 판독되지 않은 화소(21)가 발생하지만, 그와 같은 화소(21)에 대하여도, 도 11을 참조하여 설명한 처리에 의해, 블루밍 현상이 발생하는 것을 회피할 수 있다.
다음에, 도 12는 도 9의 화소 공유 판정 회로(52) 및 출력 제어 회로(530)의 구성예를 나타낸 회로도이다. 그리고, 출력 제어 회로(530 내지 533)는, 각각 마찬가지로 구성되어 있고 각각 마찬가지로 동작하고, 이하에서는, 출력 제어 회로(531 내지 533)에 대한 설명은 생략한다.
도 12에 있어서, 화소 공유 판정 회로(52)는, NAND 게이트(61), 인버터(62), NOR 게이트(63) 및 NOR 게이트(64), 및 인버터(65)로 구성된다.
화소 공유 판정 회로(52)에는, 타이밍 제어 회로(51)로부터 구동 타이밍 신호 RST[n]가 공급되는 동시에, 제어 신호 3으로서 리드 어드레스 선택 신호 RD_ADD_INF[4n] 내지 리드 어드레스 선택 신호 RD_ADD_INF[4n+3]가 공급된다. 또한, 화소 공유 판정 회로(52)에는, 시스템 제어 유닛(12)으로부터, 각 행의 화소 공유 판정 회로(52)나 출력 제어 회로(53)를 통하여, 제어 신호 2로서 이네이블(enable) 신호가 공급된다.
NAND 게이트(61)의 4개의 입력 단자는, 리드 어드레스 선택 신호 RD_ADD_INF[4n] 내지 리드 어드레스 선택 신호 RD_ADD_INF[4n+3]를 공급하는 신호선에 각각 접속되어 있고, NOR 게이트(64)의 2개의 입력 단자의 한쪽은, 구동 타이밍 신호 RST[n]를 공급하는 신호선(RST 통상 라인)에 접속되어 있다. 또한, 인버터(62)의 입력 단자는, 이네이블 신호를 공급하는 신호선에 접속되어 있다.
NAND 게이트(61)의 출력 단자는, NOR 게이트(63)의 2개의 입력 단자의 한쪽에 접속되어 있다. NAND 게이트(61)로부터 출력되는 신호를, 공유 화소 판정 신호 PX_SHR_RD[n]라고 한다. 또한, NAND 게이트(61)의 출력 단자는, 출력 제어 회로(530)의 NOR 게이트(75)의 입력 단자에도 접속되어 있다.
인버터(62)의 출력 단자는, NOR 게이트(63)의 2개의 입력 단자의 다른 쪽에 접속되어 있다. NOR 게이트(63)의 출력 단자는, NOR 게이트(64)의 2개의 입력 단자의 다른 쪽에 접속되어 있고, NOR 게이트(63)의 출력 단자와 NOR 게이트(64)의 입력 단자를 접속하는 신호선을, RST 전하 배출 제어 라인이라고 한다. NOR 게이트(64)의 출력 단자는, 인버터(65)의 입력 단자에 접속되어 있다. 인버터(65)는, 도 9의 리셋 트랜지스터 구동 회로(55)에 접속되어 있고, 인버터(65)로부터 변경된 구동 타이밍 신호 RST'[n]가 출력된다.
출력 제어 회로(530)는, NAND 게이트(71), 인버터(72), 메모리(73), NAND 게이트(74), NOR 게이트(75) 및 (76), 및 인버터(77)로 구성된다.
출력 제어 회로(530)에는, 타이밍 제어 회로(51)로부터 구동 타이밍 신호 TR[4n]이 공급되는 동시에, 제어 신호 1[4n]로서 리드 어드레스 선택 신호 RD_ADD_INF[4n] 및 셔터 어드레스 선택 신호 SH_ADD_INF[4n]가 공급된다. 또한, 출력 제어 회로(530)에는, 시스템 제어 유닛(12)으로부터, 각 행의 화소 공유 판정 회로(52)나 출력 제어 회로(53)를 통하여, 제어 신호 2로서 이네이블 신호와 클리어(Clear) 신호가 공급된다.
NAND 게이트(71)의 2개의 입력 단자의 한쪽은 셔터 어드레스 선택 신호 SH_ADD_INF[4n]를 공급하는 신호선에 접속되어 있고, 그 다른 쪽은 클리어 신호를 공급하는 신호선에 접속되어 있다. NAND 게이트(71)의 출력 단자는, 인버터(72)를 통하여 메모리(73)에 접속되어 있고, 메모리(73)에는, 또한 리드 어드레스 선택 신호 RD_ADD_INF[4n]를 공급하는 신호선이 접속되어 있다.
메모리(73)는, NAND 게이트(78) 및 NAND 게이트(79)로 이루어지는 래치 회로에 의해 구성되어 있고, 그 출력 단자가, NAND 게이트(74)의 2개의 입력 단자의 한쪽에 접속되어 있다. 또한, NAND 게이트(74)의 2개의 입력 단자의 다른 쪽은, 이네이블 신호를 공급하는 신호선에 접속되어 있다.
NAND 게이트(74)의 출력 단자는, NOR 게이트(75)의 2개의 입력 단자의 한쪽에 접속되어 있고, 그 다른 쪽에는, NAND 게이트(61)로부터 공유 화소 판정 신호 PX_SHR_RD[n]가 공급된다. NOR 게이트(75)의 출력 단자는, NOR 게이트(76)의 2개의 입력 단자의 한쪽에 접속되어 있고, NOR 게이트(75)의 출력 단자와 NOR 게이트(76)의 입력 단자를 접속하는 신호선을, TR 전하 배출 제어 라인이라고 한다. NOR 게이트(76)의 2개의 입력 단자의 다른 쪽에는, 구동 타이밍 신호 TR[4n]를 공급하는 신호선(TR 통상 라인)에 접속되어 있다.
NOR 게이트(76)의 출력 단자는, 인버터(77)의 입력 단자에 접속되어 있다. 인버터(77)는, 도 9의 전송 트랜지스터 구동 회로(540)에 접속되어 있고, 인버터(77)로부터 변경된 구동 타이밍 신호 TR'[4n]가 출력된다.
여기서, 리드 어드레스 선택 신호 RD_ADD_INF[4n] 내지 리드 어드레스 선택 신호 RD_ADD_INF[4n+3]은, 도 8의 포토 다이오드(310 내지 313)의 각각이, 노광 시간에 광전 변환한 전하를 판독하는 리드 처리를 행하는 것이 선택되었을 때 유효해지는 신호로서, 리드 처리를 행하는 수평 주사 기간만큼 유효하게 된다. 셔터 어드레스 선택 신호 SH_ADD_INF[4n]는, 포토 다이오드(310)에 축적된 불필요한 전하를 배출하는 셔터 처리를 행하는 것이 선택되었을 때 유효해지는 신호로서, 셔터 처리를 행하는 1수평 주사 기간 만큼 유효하게 된다.
이네이블 신호는, 통상의 구동 타이밍과 불필요한 전하를 배출할 수 있는 구동 타이밍을 전환하기 위한 신호이다. 클리어 신호는, 출력 제어 회로(530)의 메모리(73)의 클리어를 행하기 위한 신호이며, 예를 들면, 전원 투입시에, 메모리(73)가 부정(不定)으로 되는 경우가 있고, 그 상태가 출력 제어 회로(530)의 외부로부터 클리어된다. 그리고, 클리어 신호 대신에, 메모리(73)의 값을 세팅하는 세트 신호를 사용할 수도 있다.
전술한 바와 같이, 출력 제어 회로(531 내지 533)은, 출력 제어 회로(530)와 마찬가지로 구성되어 있고, 출력 제어 회로(531 내지 533)도, 각각 메모리를 내장하고 있다. 이와 같이, 각 행의 출력 제어 회로에 메모리가 내장되어 있고, 그 메모리를 각 행의 어드레스 선택 신호로 제어함으로써, 출력 제어 회로(531 내지 533)로부터 출력되는 신호에 따라, 전송 트랜지스터 구동 회로(540 내지 543)가, 구동 신호 TR_OUT[4n] 내지 구동 신호 TR_OUT[4n+3]을 출력한다.
또한, TR 통상 라인은, 타이밍 제어 회로(51)로부터의 구동 타이밍 신호 TR[4n]을 출력하는 경로이며, TR 전하 배출 제어 라인은, 불필요한 전하의 배출이 가능한 기간을 나타내는 타이밍 신호를 출력하는 경로이다. 그리고, 구동 타이밍 신호 TR[4n]과, 불필요한 전하의 배출이 가능한 기간을 나타내는 타이밍 신호와의 논리합을 취한 신호(즉, NOR 게이트(76)로부터 출력되는 신호)에 따라 변경된 구동 타이밍 신호 TR'[4n]가 결정된다.
또한, 화소 공유 판정 회로(52)의 NAND 게이트(61)에 의해, 리드 어드레스 선택 신호 RD_ADD_INF[4n] 내지 리드 어드레스 선택 신호 RD_ADD_INF[4n+3]의 NAND(부정 논리곱)를 취함으로써 생성되는 공유 화소 판정 신호 PX_SHR_RD[n]에 의해, 출력 제어 회로(530)는, 포토 다이오드(310 내지 313) 중 어느 하나의 포토 다이오드의 리드 처리가 행해지고 있을 때, 다른 3개의 포토 다이오드로부터 전하가 배출되지 않도록 한 제어를 할 수 있다.
다음에, 도 13은 화소 공유 판정 회로(52) 및 출력 제어 회로(530)에 있어서의 각 신호의 타이밍 차트이다. 도 13을 참조하여, 포토 다이오드(310)를 구동시키는 구동 신호 TR_OUT[4n]에 대하여 설명한다.
초기 상태에서, 메모리(73)는 H레벨로 되어 있고, 수평 주사 기간(1H) 내지 수평 주사 기간(5H)에 있어서, 리드 어드레스 선택 신호 RD_ADD_INF[4n]와 셔터 어드레스 선택 신호 SH_ADD_INF[4n]는 H레벨이므로, 이 기간에 있어서, 메모리(73)는 H레벨이다.
또한, 수평 주사 기간(1H) 내지 수평 주사 기간(5H)에 있어서, 리드 어드레스 선택 신호 RD_ADD_INF[4n] 내지 리드 어드레스 선택 신호 RD_ADD_INF[4n+3]은 H레벨이므로, 공유 화소 판정 신호 PX_SHR_RD[n]는 L레벨로 되고, TR 전하 배출 제어 라인은 H레벨로 된다. 따라서, 이 기간에 있어서, 구동 신호 TR_OUT[4n]는 H레벨로 되고, 포토 다이오드(310)에 의해 광전 변환되는 불필요한 전하는 배출된다.
수평 주사 기간(6H)에 있어서, 포토 다이오드(310)의 셔터 처리가 행해지므로, 셔터 어드레스 선택 신호 SH_ADD_INF[4n]가 L레벨로 된다.
이로써, 메모리(73)는 L레벨로 되므로, TR 전하 배출 제어 라인이 L레벨로 되고, 구동 신호 TR_OUT[4n]로서 TR 통상 라인의 레벨, 즉 구동 타이밍 신호 TR[4n]이 출력된다. 이로써, 구동 신호 TR_OUT[4n]는 수평 주사 기간(6H)에 있어서, 펄스형으로 H레벨이 된다.
수평 주사 기간(7H) 내지 수평 주사 기간(16H)에 있어서, 구동 타이밍 신호 TR[4n]는 L레벨, 리드 어드레스 선택 신호 RD_ADD_INF[4n]는 H레벨이므로, 이 기간에 있어서, 구동 신호 TR_OUT[4n]는 L레벨로 되고, 이로써, 포토 다이오드(310)에 전하가 축적된다. 또한, 메모리(73)는 L레벨을 유지하고 있다.
수평 주사 기간(17H)에 있어서, 포토 다이오드(310)의 리드 처리가 행해지므로, 리드 어드레스 선택 신호 RD_ADD_INF[4n]가 L레벨로 되고, 이로써, 메모리(73)가 H레벨로 되지만, 동시에 공유 화소 판정 신호 PX_SHR_RD[n]가 H레벨로 되므로, TR 전하 배출 제어 라인은 L레벨인 상태이다. 따라서, 구동 신호 TR_OUT[4n]로서 TR 통상 라인의 레벨, 즉 구동 타이밍 신호 TR[4n]이 출력되므로, 구동 신호 TR_OUT[4n]는, 수평 주사 기간(17H)에 있어서 펄스형으로 H레벨로 된다. 또한, 메모리(73)는 H레벨을 유지하고 있다.
또한, 수평 주사 기간(17H)에 있어서, 공유 화소 판정 신호 PX_SHR_RD[n]가 H레벨로 됨으로써, RST 전하 배출 제어 라인이 L레벨로 된다. 이로써, 구동 신호 RST_OUT[n]로서 RST 통상 라인의 레벨, 즉 구동 타이밍 신호 RST[n]가 출력되므로, 구동 신호 RST_OUT[n]는, 수평 주사 기간(17H)에 있어서, 펄스형으로 H레벨로 된다.
또한, 도 10에 나타낸 바와 같이, 수평 주사 기간(17H)에 있어서, 구동 신호 SEL_OUT[n]가 H레벨로 되므로, 포토 다이오드(310)에 의해 광전 변환된 전하에 따른 화소 신호가 판독된다.
수평 주사 기간(18H 내지 20H)에 있어서, 리드 어드레스 선택 신호 RD_ADD_INF[4n+1] 내지 리드 어드레스 선택 신호 RD_ADD_INF[4n+3]가 차례로 L레벨로 되므로, 이 기간에 있어서, 공유 화소 판정 신호 PX_SHR_RD[n]가 H레벨로 된다. 따라서, 이 기간에 있어서, 구동 신호 TR_OUT[4n]로서 구동 타이밍 신호 TR[4n]의 L레벨이 출력된다.
수평 주사 기간(21H)에 있어서, 리드 어드레스 선택 신호 RD_ADD_INF[4n] 내지 리드 어드레스 선택 신호 RD_ADD_INF[4n+3]는 H레벨로 되므로, 공유 화소 판정 신호 PX_SHR_RD[n]가 L레벨로 되고, 이로써, TR 전하 배출 제어 라인이 H레벨로 된다. 따라서, 구동 신호 TR_OUT[4n]가 H레벨로 되고, 포토 다이오드(310)에 의해 광전 변환되는 불필요한 전하는 배출된다.
이와 같이, 포토 다이오드(310)에 의해 광전 변환되는 불필요한 전하의 배출을 행할 수 있다. 또한, 포토 다이오드(311 내지 313)에 있어서도, 포토 다이오드(310)와 마찬가지로, 불필요한 전하의 배출을 행할 수 있다.
여기서, 예를 들면, 화각의 커팅 처리나 솎아냄 처리 등이 행해지고, 화소(21')의 포토 다이오드(310)로부터 화소 신호가 판독되지 않을 때, 출력 제어 회로(530)에 입력되는 리드 어드레스 선택 신호 RD_ADD_INF[4n]와 셔터 어드레스 선택 신호 SH_ADD_INF[4n]는 변화되지 않고, 메모리(73) 상태는 초기 상태로부터 변화되지 않는다.
그러므로, 화소 신호를 판독하는 처리를 개시하기 전에, 메모리(73)를 H레벨 할 필요가 있다. 이로써, 화소 신호가 판독되지 않은 포토 다이오드(310)는, 불필요한 전하의 배출하는 기간과, 그 배출의 정지하는 기간(즉, 화소 신호가 판독되는 포토 다이오드(311 내지 313)의 리드 처리가 행해지고 있는 기간)을 반복할 수 있다.
메모리(73)를 H레벨로 하는 타이밍으로서는, CMOS 센서(11)의 기동(起動) 직후가 최적이다.
다음에, 도 14는 CMOS 센서(11)의 기동 시에 있어서의, 수직 주사 회로(50)의 각 신호의 타이밍 차트이다.
도 14에 있어서, H동기 신호 아래에 도시되어 있는 스탠바이(STBY) 신호는, CMOS 센서(11)를 기동시키는 신호이며, 이 스탠바이 신호를 클리어 신호로서, 예를 들면, 도 12의 출력 제어 회로(530)의 NAND 게이트(71)에 입력함으로써, 메모리(73)가 L레벨로 된다. 또한, 스탠바이 신호는, 각 행의 모든 출력 제어 회로(53)에 공급된다.
그리고, 메모리(73)를 H레벨로 하려면, 도 14에 있어서, 스탠바이 신호 아래에 나타낸 바와 같이, CMOS 센서(11)의 기동 후에, H레벨로 되는 세트(SET) 신호를 제어 신호 3에 추가하거나, CMOS 센서(11)의 기동 후에, H레벨로 되는 리드 어드레스 선택 신호 RD_ADD_INF를 전체 행의 출력 제어 회로(530)에 공급하는 방법이 있다.
또한, 메모리(73)를 H레벨로 한 것만으로는, 구동 신호 RST_OUT 및 구동 신호 TR_OUT는, H레벨로 되지 않으므로 메모리(73)를 기동 시에 H레벨로 한 후, 화소 신호의 판독 동작을 개시하는 직전에, 이네이블 신호를 H레벨로 하고, 이로써, 구동 신호 RST_OUT 및 구동 신호 TR_OUT를 H레벨로 할 수 있어, 불필요한 전하의 배출이 개시된다. 그리고, 그 후, 셔터 처리 등이 행해진다.
다음에, 예를 들면, 리드 어드레스 선택 신호 RD_ADD_INF의 신호선과, 셔터 어드레스 선택 신호 SH_ADD_INF의 신호선을 공유하고, 그 신호선을 시분할로 사용한 경우, 신호선의 수나, 디코더 회로 등을 감소시킬 수 있다. 이 경우, 타이밍 제어 회로(51)가, 시분할로 송신되어 오는 신호로부터, 제어 신호 1를 생성하는 제어 신호 생성 회로를 구비한다. 그리고, 이와 같이, 신호선을 시분할로 사용하는 촬상 장치를, 래치식 어드레스형 촬상 장치라고 한다.
도 15는 타이밍 제어 회로(51)가 구비하는 제어 신호 생성 회로(81)의 구성예를 나타낸 도면이다.
도 15에 있어서, 제어 신호 생성 회로(81)는, 6개의 NOR 게이트(82 내지 87)로 구성된다.
제어 신호 생성 회로(81)에는, 시분할된 어드레스 선택 신호 ADD_INF[4n], 셔터용 메모리의 제어 신호 SLRST 및 SLSET, 리드용 메모리의 제어 신호 RLRST 및 RLSET가, 도 1의 시스템 제어 유닛(12)으로부터 공급된다.
NOR 게이트(82)의 2개의 입력 단자의 한쪽은, 어드레스 선택 신호 ADD_INF[4n]를 공급하는 신호선에 접속되어 있고, 그 다른 쪽은, 리드용 메모리의 제어 신호 RLSET를 공급하는 신호선에 접속되어 있다.
NOR 게이트(83) 및 NOR 게이트(84)는, 래치 회로를 구성하고 있고, 리드용 메모리로 된다. NOR 게이트(83)의 입력 단자에는, NOR 게이트(82)의 출력 단자가 접속되어 있고, NOR 게이트(84)의 입력 단자에는, 리드용 메모리의 제어 신호 RLRST를 공급하는 신호선에 접속되어 있다. 그리고, 리드용 메모리로부터, 즉 NOR 게이트(83)의 출력 단자로부터, 리드 어드레스 선택 신호 RD_LAT_INF[4n]가 출력된다.
즉, 리드용 메모리는, 어드레스 선택 신호 ADD_INF[4n]를 기억하고, 리드용 메모리의 제어 신호 RLRST 및 RLSET에 따라 1수평 주사 기간만큼 유효해지는 리드 어드레스 선택 신호 RD_LAT_INF[4n]가 생성된다.
NOR 게이트(85)의 2개의 입력 단자의 한쪽은 어드레스 선택 신호 ADD_INF[4n]를 공급하는 신호선에 접속되어 있고, 그 다른 쪽은 셔터용 메모리의 제어 신호 SLSET를 공급하는 신호선에 접속되어 있다.
NOR 게이트(86) 및 NOR 게이트(87)는, 래치 회로를 구성하고 있고, 셔터용 메모리로 된다. NOR 게이트(86)의 입력 단자에는, NOR 게이트(85)의 출력 단자가 접속되어 있고, NOR 게이트(87)의 입력 단자에는, 셔터용 메모리의 제어 신호 SLRST를 공급하는 신호선에 접속되어 있다. 그리고, 셔터용 메모리로부터, 즉 NOR 게이트(86)의 출력 단자로부터, 셔터 어드레스 선택 신호 SH_LAT_INF[4n]가 출력된다.
즉, 리드용 메모리는, 어드레스 선택 신호 ADD_INF[4n]를 기억하고, 셔터용 메모리의 제어 신호 SLRST 및 SLSET에 따라 1수평 주사 기간만큼 유효해지는 셔터 어드레스 선택 신호 SH_LAT_INF[4n]가 생성된다.
그리고, 리드 어드레스 선택 신호 RD_LAT_INF[4n] 및 셔터 어드레스 선택 신호 SH_LAT_INF[4n]는, 제어 신호 1로서, 즉 각각 리드 어드레스 선택 신호 RD_ADD_INF[4n] 및 셔터 어드레스 선택 신호 SH_ADD_INF[4n]로서 도 12의 출력 제어 회로(530)에 공급된다.
다음에, 도 16은 제어 신호 생성 회로(81)의 동작을 설명하는 타이밍 차트이다.
도 16의 위쪽에는, 리드 어드레스 선택 신호 RD_LAT_INF[4n]의 레벨을 천이(遷移)시키는 타이밍 차트가 도시되어 있고, 도 16의 아래쪽에는, 셔터 어드레스 선택 신호 SH_LAT_INF[4n]의 레벨을 천이시키는 타이밍 차트가 도시되어 있다.
또한, 도 16에는, 1수평 주사 기간의 신호가 도시되어 있고, 가장 위에 도시되어 있는 XHS 신호가 H동기 신호를 나타내고 있다.
어드레스 선택 신호 ADD_INF[4n]는 시분할하여 사용되므로, 어드레스가 선택되었을 때, 1수평 주사 기간 중 시분할된 타이밍 중 어느 하나에서 H레벨(유효)로 된다.
리드 어드레스 선택 신호 RD_LAT_INF[4n]의 레벨을 천이시키는 타이밍 차트에 대하여 설명하면, 어드레스 선택 신호 ADD_INF[4n]가 H레벨인 동안에, 리드용 메모리의 제어 신호 RLSET를 H레벨로 함으로써, 제어 신호 생성 회로(81)의 NOR 게이트(83) 및 NOR 게이트(84)로 이루어지는 리드용 메모리에, 어드레스 선택 신호 ADD_INF[4n]가 저장되고, 리드 어드레스 선택 신호 RD_LAT_INF[4n]가 L레벨로 된다.
그 후, 어드레스 선택 신호 ADD_INF[4n]가 L레벨로 된 경우라도, NOR 게이트(83) 및 NOR 게이트(84)로 이루어지는 리드용 메모리에, 어드레스 선택 신호 ADD_INF[4n]가 저장되어 있으므로, 리드 어드레스 선택 신호 RD_LAT_INF[4n]를 L레벨로 출력할 수 있다. 그리고, 다음의 1수평 주사 기간에 있어서, 리드용 메모리의 제어 신호 RLRST가 H레벨로 되는 것에 의해, 리드 어드레스 선택 신호 RD_LAT_INF[4n]는 H레벨로 리셋된다.
또한, 리드 어드레스 선택 신호 RD_LAT_INF[4n]는, 1수평 주사 기간마다 갱신되므로, 리드용 메모리의 제어 신호 RLRST는, 1수평 주사 기간에 1회 공급된다. 그러므로, 리드용 메모리의 제어 신호 RLSET를 H레벨로 하기 전에, 리드용 메모리의 제어 신호 RLRST를 H레벨로 하는 타이밍으로 되어 있다.
제어 신호 생성 회로(81)로부터 출력되는 리드 어드레스 선택 신호 RD_LAT_INF[4n]는, 수평 주사 기간의 개시 시각으로부터 시프트하여 천이되는 신호로 되어 있다. 이 시프트량은, 리드용 메모리의 제어 신호 RLSET가 H레벨로 되는 타이밍에 의존한다.
그리고, 리드 어드레스 선택 신호 RD_LAT_INF[4n]는, 제어 신호 1로서 즉 도 13의 리드 어드레스 선택 신호 RD_ADD_INF[4n]로서 출력 제어 회로(530)에 공급된다.
또한, 도 16의 아래쪽에 나타낸 바와 같이, 셔터 어드레스 선택 신호 SH_LAT_INF[4n]는, 리드 어드레스 선택 신호 RD_LAT_INF[4n]와 마찬가지로, 셔터용 메모리의 제어 신호 SLRST 및 SLSET에 따라 레벨이 천이한다. 그리고, 셔터 어드레스 선택 신호 SH_LAT_INF[4n]는, 도 13의 셔터 어드레스 선택 신호 SH_ADD_INF[4n]로서 출력 제어 회로(530)에 공급된다.
이와 같은 타이밍 차트에 따라, 제어 신호 생성 회로(81)는, 리드 어드레스 선택 신호 RD_LAT_INF[4n]와 셔터 어드레스 선택 신호 SH_LAT_INF[4n]를 생성할 수 있다.
다음에, 도 17을 참조하여, 도 2의 포토 다이오드(31)에 축적되는 불필요한 전하의 배출 시의 포텐셜에 대하여 설명한다.
도 17에서는, SEL 게이트, Amp 게이트, RST 게이트, 및 TR 게이트에 있어서의 전위(포텐셜)가 세로 방향으로 도시되어 있고, 세로 방향의 위쪽을 향함에 따라 포텐셜이 높아지고 있다.
도 17의 위쪽에는, 전하 배출 시에, 전송 트랜지스터(32)에 공급되는 구동 신호 TR_OUT를 H레벨로 하는 동시에, 리셋 트랜지스터(33)에 공급되는 구동 신호 RST_OUT를 H레벨로 함으로써, RST 게이트 및 TR 게이트가 완전히 열려 있는 상태가 도시되어 있다.
이와 같은 상태에서, 포토 다이오드(PD)(31)에서 광전 변환된 전하는, TR 게이트를 통하여 플로팅 디퓨전(FD)(36)에 전송되고, RST 게이트를 통하여 전원 전압 VDD(불필요 전하 드레인부)에 배출된다. 이 때, TR 게이트는 완전히 열려 있으므로, 포토 다이오드(31)에서 전하가 생성되고, 다음에 플로팅 디퓨전(36)에 전송된다.
이같이 하여, 불필요한 전하를 배출할 수 있지만, TR 게이트 및 RST 게이트를 완전히 열지 않아도, 불필요한 전하를 배출하여, 블루밍 현상이 발생하는 것을 회피할 수 있다.
도 17의 아래쪽에는, 전하 배출 시에, TR 게이트 및 RST 게이트가 반쯤 개구되어 있는 상태로 한 상태가 도시되어 있다. 즉, 전송 트랜지스터(32) 및 리셋 트랜지스터(33)에 공급되는 신호의 전위를 중간 전위로 함으로써, TR 게이트 및 RST 게이트가 반쯤 개구되어 있는 상태로 된다.
TR 게이트가 반쯤 개구되어 있는 상태로 함으로써, 포토 다이오드(31)에서 광전 변환된 전하는 어느 정도의 전하가 축적되지만, 포토 다이오드(31)로부터 흘러넘친 전하는 기판 측의 포텐셜이 높으므로 기판 측에는 흐르지 않고 플로팅 디퓨전(36)에 흐른다. 따라서, 도 17의 위쪽에 나타낸 상태와 마찬가지로, 포토 다이오드(31)로부터 넘쳐 나온 전하는, RST 게이트를 통하여, 전원 전압 VDD에 배출된다.
또한, TR 게이트 및 RST 게이트가 반쯤 개구되어 있는 상태로 했을 때 포토 다이오드(31)나 플로팅 디퓨전(36)에 축적되는 전하는, 노광 시간에 따른 전하 축적 처리가 개시되기 전에, 셔터 처리가 행해지는 것에 의해 배출되고, 전하 축적 처리에서는, 포토 다이오드(31)에 전하가 축적되어 있지 않은 상태로부터 개시된다.
그리고, TR 게이트만을 반쯤 개구되어 있는 상태로 해도, TR 게이트 및 RST 게이트가 반쯤 개구되어 있는 상태로 한 상태와 마찬가지로, 포토 다이오드(31)로부터 넘쳐 나온 전하는, 플로팅 디퓨전(36)에 흘러 RST 게이트를 통하여, 전원 전압 VDD에 배출된다.
이와 같이, TR 게이트 및 RST 게이트가 완전히 개방되지 않아도, 불필요한 전하를 배출할 수 있다.
그리고, 본 발명의 실시예는, 전술한 실시 형태에 한정되지 않고, 본 발명의 요지를 벗어나지 않는 범위에 있어서 각종의 변경이 가능하다.
11: CMOS 센서, 12: 시스템 제어 유닛, 13: 수직 주사 회로, 14: 픽셀 어레이, 15: 참조 전압 회로, 16: 컬럼 ADC, 17: 수평 주사 회로, 2111 내지 21MN: 화소, 221 내지 22N: 행 제어선, 231 내지 23M: 수직 신호선, 25: 전압 비교부, 26: A/D 변환부, 27: 감도 증폭부, 281 내지 28M: 비교기, 291 내지 29M: A/D 변환기, 31: 포토 다이오드, 32: 전송 트랜지스터, 33: 리셋 트랜지스터, 34: 증폭 트랜지스터, 35: 선택 트랜지스터, 36: 플로팅 디퓨전, 41: 타이밍 제어 회로, 42: 구동 회로, 43: 출력 제어 회로

Claims (6)

  1. 화상을 촬상하는 이미지 센서에 있어서,
    입사광을 광전 변환하여 전하를 축적하고, 상기 전하에 따른 화소 신호를 출력하는 화소와,
    상기 화소를 제어하고, 상기 화소에 축적되어 있는 불필요한 전하를 배출시키는 셔터 처리, 소정의 노광 시간에 광전 변환된 전하를 상기 화소에 축적시키는 전하 축적 처리, 및 상기 전하 축적 처리에 의해 상기 화소에 축적되어 있는 전하에 따른 화소 신호를 출력시키는 리드 처리를 행하게 하는 제어 수단
    을 포함하고,
    상기 제어 수단은, 상기 셔터 처리가 행해지는 기간, 상기 전하 축적 처리가 행해지는 기간, 및 상기 리드 처리가 행해지는 기간 이외의 기간인 비축적 기간에, 상기 화소로 광전 변환되는 전하를 배출시키는,
    이미지 센서.
  2. 제1항에 있어서,
    상기 이미지 센서에서는, 복수 개의 상기 화소가 행렬형으로 배치되고, 상기 제어 수단이 상기 화소의 각 행에 형성되어 있고,
    상기 제어 수단은, 각각의 행의 상기 화소가, 화소 신호를 출력하는 화소로서 선택되어 있는지 여부를 나타내는 선택 신호에 따라 상기 화소를 제어하는, 이미지 센서.
  3. 제1항에 있어서,
    상기 화소는,
    입사광을 광전 변환하는 광전 변환 수단과,
    상기 광전 변환 수단에 의해 광전 변환되는 전하를 축적하고, 상기 전하에 따른 전압으로 변환하는 변환 수단과,
    상기 광전 변환 수단에 의해 광전 변환되는 전하의 상기 변환 수단으로의 전송을 온/오프하는 전송 수단과,
    상기 변환 수단에 축적되어 있는 전하의 배출을 온/오프하는 배출 수단
    을 포함하고,
    상기 제어 수단은, 상기 비축적 기간에 있어서, 상기 전송 수단에 의한 전하의 전송을 온으로 하는 동시에, 상기 배출 수단에 의한 전하의 배출을 온으로 하는, 이미지 센서.
  4. 제3항에 있어서,
    상기 제어 수단은, 상기 셔터 처리 및 상기 전하 축적 처리가 행해지고 있는 기간에 있어서, 상기 배출 수단에 의한 전하의 배출을 온으로 하는, 이미지 센서.
  5. 제3항에 있어서,
    상기 화소는, 복수 개의 상기 광전 변환 수단을 포함하고,
    상기 변환 수단에는, 복수 개의 상기 광전 변환 수단에 의해 광전 변환되는 전하가, 복수 개의 상기 광전 변환 수단마다의 상기 전송 수단을 통하여 차례로 축적되고,
    상기 제어 수단은, 복수 개의 상기 광전 변환 수단마다의 상기 전송 수단 중, 어느 하나의 상기 전송 수단에 의한 전하의 전송을 온으로 하고 있는 기간에서는, 다른 상기 광전 변환 수단의 상기 전송 수단에 의한 전하의 전송을 오프로 하는, 이미지 센서.
  6. 제1항에 있어서,
    상기 제어 수단은, 상기 화소가 화소 신호를 출력하는 화소로서 선택되어 있는지 여부를 나타내는 선택 신호를 기억하는 메모리를 가지는, 이미지 센서.
KR1020107004792A 2007-09-10 2008-09-10 이미지 센서 KR20100051706A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-233662 2007-09-10
JP2007233662A JP5262028B2 (ja) 2007-09-10 2007-09-10 イメージセンサおよび制御方法

Publications (1)

Publication Number Publication Date
KR20100051706A true KR20100051706A (ko) 2010-05-17

Family

ID=40451985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107004792A KR20100051706A (ko) 2007-09-10 2008-09-10 이미지 센서

Country Status (7)

Country Link
US (1) US9111837B2 (ko)
EP (1) EP2190188A4 (ko)
JP (1) JP5262028B2 (ko)
KR (1) KR20100051706A (ko)
CN (1) CN101796820B (ko)
TW (1) TWI430658B (ko)
WO (1) WO2009034978A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497821B1 (ko) * 2013-01-22 2015-03-02 가부시끼가이샤 도시바 고체 촬상 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023917A (ja) * 2009-07-15 2011-02-03 Nikon Corp 固体撮像素子
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011114450A1 (ja) * 2010-03-17 2011-09-22 キヤノン株式会社 撮像装置および撮像システム
JP5631058B2 (ja) * 2010-05-20 2014-11-26 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の駆動方法
JP5598126B2 (ja) 2010-07-09 2014-10-01 ソニー株式会社 固体撮像素子およびカメラシステム
EP2664268B1 (en) * 2011-06-21 2016-04-27 Olympus Corporation Medical instrument
JP5448208B2 (ja) * 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
JP2014039159A (ja) * 2012-08-16 2014-02-27 Sony Corp 固体撮像装置および駆動方法、並びに電子機器
US9100600B2 (en) 2013-07-10 2015-08-04 Samsung Electronics Co., Ltd. Anti-blooming shutter control in image sensors
JP2015026977A (ja) * 2013-07-26 2015-02-05 株式会社東芝 固体撮像装置
KR102211899B1 (ko) * 2013-11-18 2021-02-03 가부시키가이샤 니콘 고체 촬상 소자 및 촬상 장치
JP6406856B2 (ja) * 2014-04-07 2018-10-17 キヤノン株式会社 撮像装置及びその制御方法
KR102407036B1 (ko) 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
CN106791461B (zh) * 2016-11-25 2019-10-18 维沃移动通信有限公司 一种曝光控制方法、曝光控制电路及移动终端
US20220179088A1 (en) * 2019-03-08 2022-06-09 Brookman Technology, Inc. Range image sensor and range image pickup device
CN111757026B (zh) * 2020-08-05 2022-06-21 锐芯微电子股份有限公司 图像传感器像素结构

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2156530A1 (en) * 1994-10-11 1996-04-12 Alexander George Dickinson Active pixel image sensor
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
JP3834841B2 (ja) 1995-08-03 2006-10-18 株式会社日立製作所 固体撮像素子
JP3791708B2 (ja) * 1996-05-20 2006-06-28 オリンパス株式会社 固体撮像装置
JP4672976B2 (ja) 1998-11-02 2011-04-20 キヤノン株式会社 固体撮像装置
JP3554224B2 (ja) * 1999-06-02 2004-08-18 キヤノン株式会社 光電変換装置
JP3796412B2 (ja) * 2000-02-28 2006-07-12 キヤノン株式会社 撮像装置
JP2002320143A (ja) * 2001-04-23 2002-10-31 Olympus Optical Co Ltd 撮像装置
ITUD20020084A1 (it) 2002-04-12 2003-10-13 Neuricam Spa Dispositivo elettronico selezionatore per sensori elettro-ottici
US6777662B2 (en) * 2002-07-30 2004-08-17 Freescale Semiconductor, Inc. System, circuit and method providing a dynamic range pixel cell with blooming protection
JP4117540B2 (ja) 2002-10-17 2008-07-16 ソニー株式会社 固体撮像素子の制御方法
KR100562489B1 (ko) 2002-11-11 2006-03-21 삼성전자주식회사 셔터 타이밍 조절 가능한 로우 디코더를 갖는 이미지 센서
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
JP2005065184A (ja) 2003-08-20 2005-03-10 Canon Inc 固体撮像装置及びその駆動方法、並びにそれを用いたビデオカメラ及びスチルカメラ
US7542085B2 (en) * 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
US20050128327A1 (en) * 2003-12-10 2005-06-16 Bencuya Selim S. Device and method for image sensing
JP3814609B2 (ja) * 2003-12-12 2006-08-30 キヤノン株式会社 撮像装置、及び撮像装置の駆動方法
US7446812B2 (en) * 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging
US7196304B2 (en) * 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
US20060102827A1 (en) * 2004-11-17 2006-05-18 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
WO2006073875A2 (en) * 2005-01-06 2006-07-13 Recon/Optical, Inc. Cmos active pixel sensor with improved dynamic range and method of operation, method for identifying moving objects and hybrid array with ir detector
JP4340660B2 (ja) * 2005-04-14 2009-10-07 シャープ株式会社 増幅型固体撮像装置
JP4455409B2 (ja) * 2005-06-02 2010-04-21 キヤノン株式会社 走査回路及びその制御方法
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
JP2007158741A (ja) 2005-12-06 2007-06-21 Olympus Corp 固体撮像装置
JP2007158740A (ja) * 2005-12-06 2007-06-21 Olympus Corp 固体撮像装置
TW200731522A (en) * 2006-01-16 2007-08-16 Matsushita Electric Ind Co Ltd Solid-state imaging device and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497821B1 (ko) * 2013-01-22 2015-03-02 가부시끼가이샤 도시바 고체 촬상 장치

Also Published As

Publication number Publication date
JP2009065585A (ja) 2009-03-26
CN101796820A (zh) 2010-08-04
EP2190188A1 (en) 2010-05-26
WO2009034978A1 (ja) 2009-03-19
TWI430658B (zh) 2014-03-11
US9111837B2 (en) 2015-08-18
CN101796820B (zh) 2014-03-05
EP2190188A4 (en) 2012-01-11
US20100182469A1 (en) 2010-07-22
JP5262028B2 (ja) 2013-08-14
TW200931962A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
KR20100051706A (ko) 이미지 센서
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
US7499091B2 (en) Solid-state imaging device and method for driving same
US20080284876A1 (en) Image sensor, electronic apparatus, and driving method of electronic apparatus
US8023026B2 (en) Solid-state imaging apparatus for overcoming effects of power fluctuations
KR20120067286A (ko) 고체 촬상 소자, 구동 방법, 및 전자 기기
US20120104233A1 (en) Solid-state imaging device and method of driving the same
JP4888125B2 (ja) 固体撮像装置、撮像装置
US8054375B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
US7948546B2 (en) Solid-state imaging apparatus having a global shutter function, adapted to be capable of suppressing a reduction in resolution
JP2018011272A (ja) 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
JP5569760B2 (ja) イメージセンサおよび制御方法
JP2011142590A (ja) 固体撮像装置および撮像装置
JP4983265B2 (ja) 固体撮像装置、撮像装置
US8300122B2 (en) Solid-state imaging device, camera system, and signal reading method
JP2007166486A (ja) 固体撮像装置
JP5906596B2 (ja) 撮像装置
US8120688B2 (en) Solid state imaging device
JP2017220949A (ja) 撮像装置
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法
JP2006049692A (ja) 固体撮像装置
JP2006352295A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
CN117678233A (zh) 摄像元件以及摄像装置
JP2008118371A (ja) 撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right