KR20100049972A - 집적회로 칩이 내장된 다층의 인쇄 회로 기판 - Google Patents

집적회로 칩이 내장된 다층의 인쇄 회로 기판 Download PDF

Info

Publication number
KR20100049972A
KR20100049972A KR1020080109035A KR20080109035A KR20100049972A KR 20100049972 A KR20100049972 A KR 20100049972A KR 1020080109035 A KR1020080109035 A KR 1020080109035A KR 20080109035 A KR20080109035 A KR 20080109035A KR 20100049972 A KR20100049972 A KR 20100049972A
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
window
printed circuit
circuit board
Prior art date
Application number
KR1020080109035A
Other languages
English (en)
Inventor
권선종
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080109035A priority Critical patent/KR20100049972A/ko
Publication of KR20100049972A publication Critical patent/KR20100049972A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 목적은 전체적인 두께가 감소되는 다층의 인쇄 회로 기판을 제공하는 것이다. 이러한 목적을 달성하기 위하여 본 발명은, 상면에 회로 패턴이 형성된 제1 기판; 상기 제1 기판 위에 접착되며, 상기 회로 패턴의 일부와 전기적으로 연결된 집적회로 칩; 상기 제1 기판 위에 접착된 접착막; 상기 접착막 위에 접착되며, 내측에 윈도우가 형성된 제2 기판; 및 상기 제2 기판 위에 형성되며 상기 윈도우를 덮는 상부 절연막을 구비하고, 상기 집적회로 칩이 상기 윈도우 내로 돌출된 다층 인쇄 회로 기판을 제공한다.

Description

집적회로 칩이 내장된 다층의 인쇄 회로 기판{Multi-layer printed circuit board with embedded integrated circuit chip}
본 발명은 인쇄 회로 기판에 관한 것으로서, 특히 집적회로 칩이 내장되어 다층으로 구성되는 인쇄 회로 기판에 관한 것이다.
반도체산업은 정보통신 산업, 전기전자 산업, 자동차 산업, 항공우주 산업, 바이오 산업 등 첨단산업에 없어서는 안 되는 핵심 산업으로 자리잡았으며, 현재는 반도체의 고기능과 고효율에 집중한 연구 및 개발이 전 세계적으로 진행되고 있다. 고집적화되는 세계적 동향에 발맞추어 경성의 인쇄 회로 기판 및 연성 기판 산업도 점점 슬림(Slim)화 되어가고 있다.
플립칩(Flip Chip)과 같은 능동 소자를 이용한 기존의 연성 다층 내장 구조는 일반적인 구조인 하층과 상층 사이에 능동 소자를 내장하는 구조를 이룬다. 이 구조는 연성 다층 구조뿐만 아니라 경성의 기판에서도 적용되는 아주 일반적인 구조로 기판의 두께는 단순히 각 층의 두께의 합으로 나타내어진다. 예를 들면 하층의 두께, 상층의 두께, 하층과 상층의 중간에 들어가는 플립칩의 두께, 능동 소자와 상층 사이에 들어가는 접착막의 두께로 전체 다층 기판의 두께가 결정된다.
이러한 종래의 플립칩 구조에서는 모든 내부 구조들의 두께의 합이 전체 기판 구조의 두께로 나타난다. 이런 종속성 때문에 만약 상층이나 하층에 사용되는 코아 기판의 두께가 증가하거나 아니면 집적회로 칩이나 접착막의 두께가 증가하게 되면 전체적인 기판의 두께도 증가하게 된다.
일반적인 다층 인쇄회로기판은 집적회로 칩의 두께가 증가하거나 집적회로 칩의 접착막의 두께가 증가하는 경우에 다층 인쇄회로기판의 전체적인 구조의 두께가 증가하게 되어 세계적 동향인 인쇄회로기판의 소형화에 역행하게 된다.
본 발명의 목적은 전체적인 두께가 감소되는 다층의 인쇄 회로 기판을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은,
상면에 회로 패턴이 형성된 제1 기판; 상기 제1 기판 위에 접착되며, 상기 회로 패턴의 일부와 전기적으로 연결된 집적회로 칩; 상기 제1 기판 위에 접착된 접착막; 상기 접착막 위에 접착되며, 내측에 윈도우가 형성된 제2 기판; 및 상기 제2 기판 위에 형성되며 상기 윈도우를 덮는 상부 절연막을 구비하고, 상기 집적회로 칩이 상기 윈도우 내로 돌출된 다층 인쇄 회로 기판을 제공한다.
상기 집적회로 칩은 복수개의 범프들을 구비하고 상기 복수개의 범프들이 상기 제1 기판의 상면에 압착되어 상기 제1 기판에 형성된 회로 패턴과 전기적으로 연결되거나 또는, 복수개의 패드들을 구비하고 상기 복수개의 패드들이 본딩 와이어들에 의해 상기 제1 기판의 상면에 형성된 회로 패턴에 연결되는 것이 바람직하다.
본 발명에 따라 제2 기판에 윈도우가 형성되거나 또는 2 기판과 압착막에 윈도우들이 형성됨으로써, 집적회로 칩이 제2 기판의 윈도우 내로 돌출된다.
따라서, 다층 인쇄 회로 기판의 전체적인 두께가 감소된다. 즉, 다층 인쇄 회로 기판의 전체적인 두께는 제2 기판의 높이만큼 감소된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판의 분해도이다. 도 1을 참조하면, 다층 인쇄 회로 기판은 하부 절연막(111), 제1 기판(120), 접착막(131), 제2 기판(140) 및 상부 절연막(151)을 구비한다.
하부 절연막(111)은 제1 기판(120) 중 외부에 노출되는 표면 즉, 제1 기판(120)의 하면에 결합된다. 제1 기판(120)의 하면에는 회로 패턴(125)이 형성되며, 하부 절연막(111)이 없으면 상기 회로 패턴(125)은 외부로 노출된다. 회로 패턴(125)이 외부로 노출되면 외부로부터 회로 패턴(125)으로 전기적인 노이즈가 유입될 수도 있고, 외부 환경에 의해 손상을 받아서 회로 패턴(125) 자체적으로 노이 즈를 발생시킬 수도 있다. 상기 회로 패턴(125)은 집적회로 칩(161)과 전기적으로 연결되기 때문에, 회로 패턴(125)에 노이즈가 발생하면 이것은 집적회로 칩(161)으로 전달되어 결과적으로 집적회로 칩(161)의 오동작을 유발할 수가 있다.
이와 같이, 제1 기판(120)의 하면에 형성된 회로 패턴(125)에 노이즈가 발생하는 것을 방지하기 위하여 제1 기판(120)의 하면에 하부 절연막(111)을 결합한다. 상기 하부 절연막(111)에 의해 제1 기판(120)의 하면에 형성된 회로 패턴(125)이 외부 환경으로부터 차단되어 보호된다. 하부 절연막(111)은 절연 물질, 예컨대 열경화형의 레지스트(resist), 포토레지스트(photoresist), 폴리이미드 필름(polyimide film) 중 하나로 구성될 수 있다.
제1 기판(120)은 코아 기판(121)과 그 상하면에 형성된 회로 패턴들(125,126)을 구비한다. 코아 기판(121)의 상면과 하면에 형성된 회로 패턴들(125,126)은 코아 기판(121) 내부를 관통하며 도전성을 갖는 비어 선(bia line)들(127)에 의해 서로 전기적으로 연결된다. 회로 패턴들(125,126)은 필요에 따라 코아 기판(121)의 상면과 하면 중 어느 한 면에만 형성될 수도 있다.
제1 기판(120)의 상부에 집적회로 칩(161)이 접착된다. 집적회로 칩(161)은 외부 단자에 연결되기 위한 복수개의 범프들(165)을 구비하며, 복수개의 범프들(165)은 도전성을 갖는다. 상기 복수개의 범프들(165)이 제1 기판(120)의 상면에 형성된 회로 패턴(125) 중 일부에 압착됨으로써, 집적회로 칩(161)은 회로 패턴들(125)과 전기적으로 연결된다.
코아 기판(121)은 절연체로 구성되는 것이 바람직하다. 절연체로는 폴리이 미드 수지, 폴리에스테르 수지, 페놀 수지 등의 열경화성 수지, 또는 폴리에틸렌 수지와 같은 열가소성 수지, 또는 이들 중 2종 이상의 혼합물로 이루어지는 필름을 들 수 있다. 코아 기판(121)은 또한, 자외선 반응 접착제를 포함하는 자외선 투과 필름으로 구성될 수 있다.
제1 기판(120)의 코아 기판(121)의 상면과 하면에 형성된 회로 패턴들(125)은 금속, 예컨대 구리, 철, 알루미늄, 또는 이들 금속을 주성분으로 하는 합금, 엔지니어링 플라스틱스 등의 내열성 수지로 구성될 수 있으며, 이 중에서 처리가 용이하며 가격이 저렴한 구리 또는 구리를 주성분으로 하는 합금으로 구성되는 것이 바람직하다. 회로 패턴들(125)은 코아 기판에 무전해도금 및 전해도금 방식을 이용하여 형성될 수도 있고, 증착 및 스퍼터링(sputtering) 방식을 이용하여 형성될 수도 있다.
접착막(131)은 제1 기판(120)과 제2 기판(140) 사이에 위치하여 제1 기판(120)과 제2 기판(140)을 서로 접착시킨다. 접착막(131)은 제1 및 제2 기판들(120,140)의 모양 및 크기와 동일하게 구성된다. 접착막(131)에는 도전성을 갖는 비어 선들(도시 안됨)이 형성될 수 있으며, 상기 비어 선들에 의해 제1 기판(120)에 형성된 회로 패턴들(125)과 제2 기판(140)에 형성된 회로 패턴들(145)이 상호 전기적으로 연결된다. 접착막(131)으로 사용되는 물질로는 아크릴계 수지, 에폭시 수지, 실리콘 수지, 폴리이소시아네이트를 포함하는 접착제 등이 있으며, 제1 기판(120)과 제2 기판(140)의 접착력을 제공하면서도 내흡습성, 내열성이 우수하고, 고온의 탄성율과 박리강도가 높으며, 안정성, 압착성, 작업성 및 신뢰성이 우수한 접착제를 사용하는 것이 바람직하다.
제2 기판(140)은 코아 기판(141)과 그 상하면에 형성된 회로 패턴들(145)을 구비한다. 코아 기판(141)의 상면과 하면에 형성된 회로 패턴들(145)은 도전성을 갖는 비어 선들(147)에 의해 서로 전기적으로 연결된다. 제2 기판(140)의 내측, 예컨대 중앙에 윈도우(window)(143)가 형성된다. 윈도우(143)의 직경, 즉, 수평 길이는 집적회로 칩(161)보다 크게 형성된다. 윈도우(143)는 집적회로 칩(161)과 동일한 모양, 예컨대 사각형으로 형성되는 것이 바람직하다.
제2 기판(140)의 코아 기판(141)은 절연체로 구성되는 것이 바람직하다. 절연체로는 폴리이미드 수지, 폴리에스테르 수지, 페놀 수지 등의 열경화성 수지, 또는 폴리에틸렌 수지와 같은 열가소성 수지, 또는 이들 중 2종 이상의 혼합물로 이루어지는 필름을 들 수 있다. 코아 기판은 또한, 자외선 반응 접착제를 포함하는 자외선 투과 필름으로 구성될 수 있다.
제2 기판(140)의 코아 기판(141)의 상면과 하면에 형성된 회로 패턴들(145)은 금속, 예컨대 구리, 철, 알루미늄, 또는 이들 금속을 주성분으로 하는 합금, 엔지니어링 플라스틱스 등의 내열성 수지로 구성될 수 있으며, 이 중에서 처리가 용이하며 가격이 저렴한 구리 또는 구리를 주성분으로 하는 합금으로 구성되는 것이 바람직하다. 회로 패턴들(145)은 코아 기판(141) 위에 무전해도금 방식 및 전해도금 방식을 이용하여 형성될 수도 있고, 증착 및 스퍼터링 방식을 이용하여 형성될 수도 있다.
상부 절연막(151)은 제2 기판(140) 중 외부에 노출되는 표면 즉, 제2 기 판(140)의 상면에 결합된다. 제2 기판(140)의 상면에는 회로 패턴(145)이 형성되며, 상부 절연막(151)이 없으면 제2 기판(140)의 상면에 형성된 회로 패턴(145)은 외부로 노출된다. 회로 패턴(145)이 외부로 노출되면 외부로부터 회로 패턴(145)으로 전기적인 노이즈가 유입될 수 있고, 외부 환경에 의해 손상을 받아서 회로 패턴(145) 자체적으로 노이즈를 발생시킬 수도 있다. 제2 기판(140)의 상면에 형성된 회로 패턴(145)은 집적회로 칩(161)과 전기적으로 연결될 수 있으며, 이 경우에 제2 기판(140)의 상면에 형성된 회로 패턴(145)에 노이즈가 발생하면 이것은 집적회로 칩(161)에 전달되어 결과적으로 집적회로 칩(161)의 오동작을 유발할 수가 있다. 이와 같이, 제2 기판(140)의 상면에 형성된 회로 패턴(145)에 노이즈가 발생하는 것을 방지하기 위하여 제2 기판(140)의 상면에 상부 절연막(151)을 결합하여 제2 기판(140)의 상면에 형성된 회로 패턴(145)을 외부 환경으로부터 차단하여 보호한다. 상부 절연막(151)은 절연 물질, 예컨대 열경화형의 레지스트, 포토레지스트, 폴리이미드 필름 중 하나로 구성될 수 있다.
도 2는 도 1에 도시된 부재들이 결합된 후에 복수개의 솔더볼들이 더 구비된 다층 인쇄 회로 기판의 측단면도이다. 도 2를 참조하면, 제1 기판(120) 위에 접착막(131)과 제2 기판(140) 및 상부 절연막(151)이 순차적으로 적층되어 있고, 제1 기판(120)의 하부에 하부 절연막(111)이 결합되어 있으며, 제1 기판(120)의 하부와 제2 기판(140)의 상부에는 복수개의 솔더볼들(171,172)이 형성되어 있다. 또한, 제1 기판(120) 위에 집적회로 칩(161)이 접착되어 제1 기판(120)과 제2 기판(140)에 형성된 회로 패턴들(125,145)과 전기적으로 연결된다.
제2 기판(140)의 내측에는 윈도우(도 1의 143)가 형성되어 있고, 제2 기판(140)이 접착막(131)에 접착되는 과정에서 집적회로 칩(161)은 접착막(131)에 덮인 상태에서 상기 윈도우(도 1의 143) 내로 돌출된다. 여기서, 접착막(131)에도 제2 기판(140)과 유사한 윈도우가 형성될 수 있으며, 이 경우에 집적회로 칩(161)은 접착막(131)에 형성되는 윈도우를 관통하여 제2 기판(140)의 윈도우(143) 내로 돌출될 수 있다. 이 때 집적회로 칩(161)은 상부 절연막(151)에 의해 외부 환경으로부터 차단되어 보호된다.
이와 같이, 제2 기판(140)에 윈도우(143)가 형성되고, 그에 따라 집적회로 칩(161)이 상기 윈도우(143) 내로 돌출됨으로써, 제2 기판(140)은 제1 기판(120) 가까이로 낮아지게 된다.
따라서, 다층 인쇄 회로 기판의 전체적인 두께가 감소된다. 즉, 다층 인쇄 회로 기판의 전체적인 두께는 제2 기판(140)의 높이(T1)만큼 감소된다.
도 3은 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판의 분해도이다. 도 3을 참조하면, 다층 인쇄 회로 기판은 하부 절연막(311), 제1 기판(320), 접착막(331), 제2 기판(340) 및 상부 절연막(351)을 구비한다. 도 3에 도시된 하부 절연막(311), 제1 기판(320), 제2 기판(340) 및 상부 절연막(351)의 구조 및 특성은 도 1에 도시된 하부 절연막(111), 제1 기판(120), 제2 기판(140) 및 상부 절연막(151)의 구조 및 특성과 동일함으로 이들에 대한 설명은 중복됨으로 생략하기로 한다. 즉, 도 3에서 도 1과 기술적 차이점을 갖는 집적회로 칩(361) 및 접착막(331)에 대해서만 설명하기로 한다.
제1 기판(120) 위에는 집적회로 칩(361)이 접착된다. 집적회로 칩(361)은 에폭시와 같은 접착 물질(365)에 의해 제1 기판(320)에 접착된다. 집적회로 칩(361)에는 외부 단자들과 연결되기 위한 복수개의 패드들(366)이 형성된다. 복수개의 패드들(366)은 본딩 와이어(bonding wire)들(367)에 의해 제1 기판(320) 위에 형성된 회로 패턴(327)의 일부와 전기적으로 연결된다.
접착막(331)에는 윈도우(333)가 형성된다. 접착막(331)에 형성된 윈도우(333)의 크기는 제2 기판(340)에 형성된 윈도우(343)와 유사한 크기로 형성되는 것이 바람직하다. 접착막(331)의 윈도우(333)는 접착막(331)이 제1 기판(320)에 접착될 때 제1 기판(320)에 본딩(bonding)된 본딩 와이어들(367)에 접촉되지 않도록 그 크기가 확보되어야 한다.
접착막(331)은 제1 기판(320)과 제2 기판(340) 사이에 위치하여 제1 기판(320)과 제2 기판(340)을 서로 접착시킨다. 접착막(331)에는 비어 선들(도시 안됨)이 형성될 수 있으며, 상기 비어 선들에 의해 제1 기판(320)에 형성된 회로 패턴들(325)과 제2 기판(340)에 형성된 회로 패턴들(345)이 상호 전기적으로 연결된다. 접착막(331)으로 사용되는 물질로는 아크릴계 수지, 에폭시 수지, 실리콘 수지, 폴리이소시아네이트를 포함하는 접착제 등이 있으며, 제1 기판(320)과 제2 기판(340)의 접착력을 제공하면서도 내흡습성, 내열성이 우수하고, 고온의 탄성율과 박리강도가 높으며, 안정성, 압착성, 작업성 및 신뢰성이 우수한 접착제를 사용하는 것이 바람직하다.
이와 같이, 제2 기판(340)과 접착막(331)에 윈도우들(333,343)이 형성됨으로 써, 집적회로 칩(361)에 본딩된 본딩 와이어들(367)은 다층 인쇄 회로 기판이 완성되었을 때 제2 기판(340)과 접착막(331)에 의해 손상을 받지 않게 된다.
도 4는 도 3에 도시된 부재들이 결합된 후에 복수개의 솔더볼들이 더 구비된 다층 인쇄 회로 기판의 측단면도이다. 도 4를 참조하면, 제1 기판(320) 위에 접착막(331)과 제2 기판(340) 및 상부 절연막(351)이 순차적으로 적층되어 있고, 제1 기판(320)의 하부에 하부 절연막(311)이 결합되어 있으며, 제1 기판(320)과 제2 기판(340)에는 복수개의 솔더볼들(371,372)이 형성되어 있다. 또한, 제1 기판(320) 위에 집적회로 칩(361)이 접착되어 제1 기판(320)과 제2 기판(340)에 형성된 회로 패턴들(325,345)과 전기적으로 연결된다.
제2 기판(340)과 접착막(331)의 내측에는 윈도우들(333,343)이 형성되어 있고, 제2 기판(340)이 접착막(331)에 의해 제1 기판(320)에 접착되는 과정에서 집적회로 칩(361)은 접착막(331)의 윈도우(333)를 관통하여 제2 기판(340)의 윈도우(343) 내로 돌출된다. 여기서, 집적회로 칩(361)은 상부 절연막(351)에 의해 외부 환경으로부터 차단되어 보호된다.
이와 같이, 제2 기판(340)과 접착막(331)에 윈도우들(333,343)이 형성되고, 그에 따라 집적회로 칩(361)이 제2 기판(340)의 윈도우(343) 내로 돌출됨으로써, 다층 인쇄 회로 기판의 전체적인 두께가 감소된다. 즉, 다층 인쇄 회로 기판의 전체적인 두께는 제2 기판(340)의 높이(T2)만큼 감소된다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판의 분해도이다.
도 2는 도 1에 도시된 부재들이 결합된 후에 복수개의 솔더볼들이 더 형성된 다층 인쇄 회로 기판의 측단면도이다.
도 3은 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판의 분해도이다.
도 4는 도 3에 도시된 부재들이 결합된 후에 복수개의 솔더볼들이 더 구비된 다층 인쇄 회로 기판의 측단면도이다.
<도면의 주요부분에 대한 부호의 설명>
111,311; 하부 절연막, 120,320; 제1 기판
121,321; 제1 기판의 코아 기판, 125,325; 제1 기판의 회로 패턴들
127,147,327,347; 비어선들, 131,331; 접착막
140,340; 제2 기판, 141,341; 제2 기판의 코아 기판
145,345; 제2 기판의 회로 패턴들, 151,351; 상부 절연막
333,343; 윈도우, 161,361; 집적회로 칩
165; 범프들, 365; 접착 물질
366; 패드들, 367; 본딩 와이어들

Claims (9)

  1. 상면에 회로 패턴이 형성된 제1 기판;
    상기 제1 기판 위에 접착되며, 상기 회로 패턴의 일부와 전기적으로 연결된 집적회로 칩;
    상기 제1 기판 위에 접착된 접착막;
    상기 접착막 위에 접착되며, 내측에 윈도우가 형성된 제2 기판; 및
    상기 제2 기판 위에 형성되며 상기 윈도우를 덮는 상부 절연막을 구비하고,
    상기 집적회로 칩이 상기 윈도우 내로 돌출된 것을 특징으로 하는 다층 인쇄 회로 기판.
  2. 제1항에 있어서, 상기 제1 기판의 하면에 형성되어 상기 제1 기판의 하면에 형성된 회로 패턴을 외부 환경으로부터 보호하는 하부 절연막을 더 구비하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  3. 제1항에 있어서, 상기 집적회로 칩은 외부 단자들과 연결하기 위해 형성된 복수개의 범프들을 구비하며, 상기 복수개의 범프들이 상기 제1 기판의 상면에 압착되어 상기 제1 기판의 상면에 형성된 회로 패턴과 전기적으로 연결된 것을 특징으로 하는 다층 인쇄 회로 기판.
  4. 제1항에 있어서, 상기 집적회로 칩은 외부 단자들과 연결하기 위해 형성된 복수개의 패드들을 구비하며, 상기 복수개의 패드들은 본딩 와이어(bonding wire)들에 의해 상기 제1 기판에 형성된 회로 패턴에 연결된 것을 특징으로 하는 다층 인쇄 회로 기판.
  5. 제1항에 있어서, 상기 제1 기판의 하면에 형성된 다른 회로 패턴을 더 구비하고, 상기 제1 기판의 하면에 형성되어 상기 다른 회로 패턴에 전기적으로 연결된 복수개의 솔더볼들을 더 구비하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  6. 제1항에 있어서, 상기 접착막은 상기 집적회로 칩을 덮는 것을 특징으로 하는 다층 인쇄 회로 기판.
  7. 제1항에 있어서, 상기 접착막의 내측에 윈도우가 형성되며, 상기 집적회로 칩은 상기 접착막의 윈도우를 통과하여 상기 제2 기판의 윈도우 내로 돌출된 것을 특징으로 하는 다층 인쇄 회로 기판.
  8. 제1항에 있어서, 상기 접착막에는 도전성을 갖는 비어선들이 형성되며, 상기 비어선들을 통해서 상기 제1 기판에 형성된 회로 패턴과 상기 제2 기판에 형성된 회로 패턴이 전기적으로 연결된 것을 특징으로 하는 다층 인쇄 회로 기판.
  9. 제1항에 있어서, 상기 제2 기판의 상면과 하면 중 적어도 어느 한 면에 회로 패턴이 형성된 것을 특징으로 하는 다층 인쇄 회로 기판.
KR1020080109035A 2008-11-04 2008-11-04 집적회로 칩이 내장된 다층의 인쇄 회로 기판 KR20100049972A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080109035A KR20100049972A (ko) 2008-11-04 2008-11-04 집적회로 칩이 내장된 다층의 인쇄 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109035A KR20100049972A (ko) 2008-11-04 2008-11-04 집적회로 칩이 내장된 다층의 인쇄 회로 기판

Publications (1)

Publication Number Publication Date
KR20100049972A true KR20100049972A (ko) 2010-05-13

Family

ID=42276192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109035A KR20100049972A (ko) 2008-11-04 2008-11-04 집적회로 칩이 내장된 다층의 인쇄 회로 기판

Country Status (1)

Country Link
KR (1) KR20100049972A (ko)

Similar Documents

Publication Publication Date Title
US8305766B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US7242092B2 (en) Substrate assembly with direct electrical connection as a semiconductor package
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US8942004B2 (en) Printed circuit board having electronic components embedded therein
US9392698B2 (en) Chip-embedded printed circuit board and semiconductor package using the PCB, and manufacturing method of the PCB
CN106328607B (zh) 半导体器件及其制造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US20070158855A1 (en) Semiconductor-element mounting substrate, semiconductor device, and electronic equipment
US20100236821A1 (en) Electronic Component-Embedded Printed Circuit Board
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI447882B (zh) 包括混合框架面板的互連構造
US8063313B2 (en) Printed circuit board and semiconductor package including the same
TWI533424B (zh) 封裝載板
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
CN102915995A (zh) 半导体封装件、基板及其制造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US9824964B2 (en) Package substrate, package structure including the same, and their fabrication methods
CN112351571B (zh) 半柔性部件承载件及其制造方法
TWI483321B (zh) 層疊封裝結構及其製作方法
KR20100049972A (ko) 집적회로 칩이 내장된 다층의 인쇄 회로 기판
CN217883966U (zh) 包括至少两个部件的部件承载件
US20150282315A1 (en) Printed circuit board and method of manufacturing the same
TWI420989B (zh) 印刷電路板及其製造方法
KR20180020524A (ko) 커버레이 처리된 인쇄회로기판 및 이를 구비하는 배터리 보호회로 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application