KR20100032161A - Method and apparatue for manufacturing of solar cell - Google Patents
Method and apparatue for manufacturing of solar cell Download PDFInfo
- Publication number
- KR20100032161A KR20100032161A KR1020080091173A KR20080091173A KR20100032161A KR 20100032161 A KR20100032161 A KR 20100032161A KR 1020080091173 A KR1020080091173 A KR 1020080091173A KR 20080091173 A KR20080091173 A KR 20080091173A KR 20100032161 A KR20100032161 A KR 20100032161A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- emitter
- light source
- solar cell
- diffusion furnace
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 2
- 239000007921 spray Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 238000001953 recrystallisation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Description
본 발명은 태양전지에 관한 것으로, 더욱 상세하게는 태양전지의 전면적 에미터 형성공정과 선택적 에미터 형성공정이 동시에 수행되어 제조되도록 하는 태양전지 제조방법 및 장치에 관한 것이다.The present invention relates to a solar cell, and more particularly, to a method and apparatus for manufacturing a solar cell, such that the entire emitter forming process and the selective emitter forming process of the solar cell are performed at the same time.
최근 환경문제와 에너지 고갈에 대한 관심이 높아지면서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없으며 에너지 효율이 높은 대체 에너지로서의 태양전지에 대한 관심이 높아지고 있다. 상기 태양전지는 광 기전력 현상을 응용하여 태양의 빛 에너지를 전기적 에너지로 바꾸는 에너지 변환소자이다. Recently, with increasing interest in environmental problems and energy depletion, there is a growing interest in solar cells as an alternative energy with abundant energy resources, no problems with environmental pollution, and high energy efficiency. The solar cell is an energy conversion device that converts light energy of the sun into electrical energy by applying a photovoltaic phenomenon.
도 1에는 종래기술에 의한 태양전지의 제조방법을 보인 흐름도가 도시되어 있다. 도 1을 보면, 태양전지를 제조하기 위해서는 먼저 태양전지용 웨이퍼를 필요한 크기로 자른 뒤 절단시 발생한 표면 자국을 없애는 절단 및 에칭(Saw damage etching) 공정(s10)이 수행된다. 그리고 상기 에칭 공정을 마친 웨이퍼에 대해 스크래칭 작업인 텍스처링(Texturing) 공정(s12)이 수행된다. 다음으로 상기 웨이퍼에 전도성을 띠게 하기 위해 도핑 공정이 수행된다. 상기 도핑 공정은 전면적 에미 터 형성공정(s14)과 선택적 에미터 형성공정(s16)이 별도로 수행된다. 상기 도핑 공정이 완료되면 상기 에미터 형성과정에서 발생한 포스포실리케이트글래스(PSG)을 제거하는 에칭 공정(s18)을 다시 한번 수행하고, 태양광 반사를 막아 효율을 높이도록 해주는 반사방지막을 형성시키는 공정(s20)이 수행된다.1 is a flowchart illustrating a method of manufacturing a solar cell according to the prior art. Referring to FIG. 1, in order to manufacture a solar cell, a cutting and etching process (S10) of cutting a wafer for a solar cell into a required size and then removing surface marks generated during cutting is performed. A texturing process (s12), which is a scratching operation, is performed on the wafer after the etching process. Next, a doping process is performed to make the wafer conductive. In the doping process, the entire emitter forming process s14 and the selective emitter forming process s16 are performed separately. After the doping process is completed, the etching process (s18) for removing the phosphorus silicate glass (PSG) generated in the emitter formation process is performed once again, and forming a anti-reflection film to prevent the reflection of sunlight to increase the efficiency (s20) is performed.
여기서, 상기 태양전지는 일반적으로 실리콘(Si)이 재료로 사용되고, 그래서 태양전지는 상기 실리콘(Si) 기판의 전면에 n형 반도체 층과 후면에 p형 반도체 층의 접합 구조를 갖는다. 따라서 태양전지는 p형 반도체 층과 n형 반도체 층이 p-n접합으로 이루어지며, 상기 n형 반도체 층의 상부에 전면전극이 형성되고, 상기 p형 반도체층의 하부에 후면전극이 형성되는 구조이다. 상기 전면의 n형 반도체 층은 에미터로 작용하며, 조사되는 빛의 반사를 최소화시키기 위하여 실리콘 질화막 또는 산화막의 반사방지막이 도포된 후 전극이 배선된다. Here, the solar cell is generally used as a silicon (Si) material, so the solar cell has a junction structure of the n-type semiconductor layer on the front and the p-type semiconductor layer on the back of the silicon (Si) substrate. Accordingly, the solar cell has a structure in which a p-type semiconductor layer and an n-type semiconductor layer are formed of p-n junctions, a front electrode is formed on the n-type semiconductor layer, and a rear electrode is formed on the bottom of the p-type semiconductor layer. The front surface of the n-type semiconductor layer acts as an emitter, and the electrode is wired after the anti-reflection film of the silicon nitride film or the oxide film is applied to minimize the reflection of the irradiated light.
상기 에미터는 상기 Si 기판에 불순물을 확산시키는 방식에 의해 형성된다. 상기 불순물은 상기 Si 기판에 스프레이 방식으로 균일하게 뿌려진 후 대략 600°이상의 고온에서 열처리 공정이 수행되면 확산되게 된다. 또는 고온 퍼니스(furance)에서 불순물을 가스상태로 주입시키면서 열처리하여 형성시킬 수도 있다.The emitter is formed by diffusing impurities into the Si substrate. The impurities are uniformly sprayed onto the Si substrate and then diffused when the heat treatment process is performed at a high temperature of about 600 ° or more. Alternatively, it may be formed by heat treatment while injecting impurities in a gaseous state at a high temperature furnace.
하지만, 상기 Si 기판에 에미터를 전면적으로 형성하게 되면, 상기 Si 기판표면과 전면전극과의 접촉 저항이 높아지는 문제가 있다. However, when the emitter is formed entirely on the Si substrate, there is a problem that the contact resistance between the surface of the Si substrate and the front electrode is increased.
따라서 최근에는 상기 Si 기판 표면과 전면전극의 접촉저항을 낮추기 위하여 상기 전면전극이 배선되는 부분을 상대적으로 고농도의 에미터로 형성하는 방법, 즉 선택적 에미터(selective emitter) 방법이 사용되고 있다.Therefore, in order to reduce the contact resistance between the surface of the Si substrate and the front electrode, a method of forming a portion where the front electrode is wired with a relatively high concentration of emitter, that is, a selective emitter method has been used.
상기 선택적 에미터를 형성하기 위해서는 먼저 상기 Si 기판에 전면적 에미터가 형성되어야 하는데, 이는 불순물 페이스트 및 'POC13' 가스를 사용하여 열처리 공정을 통해 불순물이 상기 Si 기판에 확산되게 하고, 그 다음에 사진식각방법 등에 의하여 한 번의 도핑과정인 열처리 과정을 더 수행하여 선택적 에미터를 형성하고 있다. 그와 같이 상기 Si 기판에 에미터가 선택적으로 형성되면, 상기 에미터와 전면전극 사이의 접촉저항이 감소하고, 또 단파장 영역의 광 흡수 효율이 향상된다. In order to form the selective emitter, a full area emitter must first be formed on the Si substrate, which allows impurities to diffuse into the Si substrate through a heat treatment process using an impurity paste and a 'POC13' gas. A selective doping process is further performed by an etching method to form a selective emitter. As such, when the emitter is selectively formed on the Si substrate, the contact resistance between the emitter and the front electrode is reduced, and the light absorption efficiency of the short wavelength region is improved.
하지만, 상기 종래 기술에 따른 에미터 형성방법에는 다음과 같은 문제점이 있다.However, the emitter forming method according to the prior art has the following problems.
먼저, 반도체 기판에 대해 전면적 에미터를 형성한 다음 선택적 에미터를 별도 공정으로 형성하고 있다. 즉 선택적 에미터를 형성함에 있어 2번의 공정과정이 필요하였다. 이는 태양전지를 제조함에 있어 전체적인 공정 시간이 늘어나는 문제가 발생한다. First, a full area emitter is formed on a semiconductor substrate, and then a selective emitter is formed by a separate process. In other words, two steps were required to form the selective emitter. This causes a problem of increasing the overall process time in manufacturing a solar cell.
또 전면적 에미터 및 선택적 에미터는 대략 600°이상의 고온에서 열처리 공정이 2번 수행되며, 이 경우 상기 열처리 공정에 따라 Si 기판이 휘어지거나 열적 손상을 초래할 수 있다. 이는 Si 기판의 불량요인이 되고, 결국 태양전지의 성능을 저하시킨다.In addition, the full area emitter and the selective emitter are subjected to two heat treatment processes at a high temperature of approximately 600 ° or more, in which case the Si substrate may be bent or thermally damaged according to the heat treatment process. This becomes a bad factor of the Si substrate, and eventually degrades the performance of the solar cell.
나아가, 최근에는 좀 더 두께가 얇은 Si 기판을 사용하여 태양전지의 전체 부피를 감소하고자 하는 추세에 있지만, 상기 열처리 공정은 상기 Si 기판 두께를 제약하고 있다. 즉 앞서 설명한 바와 같이 상기 Si 기판의 두께가 얇아지면 열처리 공정시 상기 Si 기판이 쉽게 휘거나 열적 손상을 받게 되어 효율이 저하되기 때문에, 상기 Si 기판의 두께는 이를 방지하기 위한 최소한의 두께로 결정된다.Furthermore, in recent years, there is a trend to reduce the total volume of a solar cell using a thinner Si substrate, but the heat treatment process limits the thickness of the Si substrate. That is, as described above, when the thickness of the Si substrate is thinned, the Si substrate is easily bent or thermally damaged during the heat treatment process, so that the efficiency is lowered.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 반도체 기판에서의 에미터 형성 공정이 간단하게 구현되도록 한 것이다. Accordingly, an object of the present invention is to solve the above problems, and to simplify the emitter forming process in a semiconductor substrate.
본 발명의 다른 목적은 열처리 공정으로 손상이 가해질 수 있는 민감한 두께을 갖는 반도체 기판의 사용을 가능하도록 한 것이다. Another object of the present invention is to enable the use of a semiconductor substrate having a sensitive thickness that can be damaged by a heat treatment process.
상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 기판에 불순물이 도포되는 도포단계; 상기 불순물이 도포된 반도체 기판이 디퓨전 퍼니스(Diffusion furnace) 내부로 공급되는 공급단계; 그리고, 상기 디퓨전 퍼니스 내부에서 소정 속도로 상기 반도체 기판이 이송되고 있는 도중에, 상기 반도체 기판의 전면적 에미터 형성공정과 선택적 에미터 형성공정이 동시에 수행되는 에미터 형성단계;를 포함하고, 상기 선택적 에미터는 상기 반도체 기판의 전면전극 형성부분에 단색광원이 일정 시간 동안 조사되어 형성된다.According to a feature of the present invention for achieving the above object, an impurity is applied to a semiconductor substrate; A supply step of supplying the semiconductor substrate coated with the impurities into a diffusion furnace; And an emitter forming step in which the entire surface of the semiconductor emitter forming process and the selective emitter forming process are simultaneously performed while the semiconductor substrate is being transferred at a predetermined speed inside the diffusion furnace. The substrate is formed by irradiating a monochromatic light source to the front electrode forming portion of the semiconductor substrate for a predetermined time.
상기 에미터 형성단계는, 상기 반도체 기판에서 전면적 에미터가 형성되고 있는 도중에 상기 단색광원이 조사되어 선택적 에미터 형성이 함께 수행된다.In the emitter forming step, the monochromatic light source is irradiated while the entire area emitter is formed in the semiconductor substrate, thereby performing selective emitter formation.
상기 선택적 에미터는, 상기 반도체 기판이 상기 디퓨전 퍼니스 내부로 공급되어 상기 전면적 에미터가 형성되기 이전에 형성될 수 있다.The selective emitter may be formed before the semiconductor substrate is supplied into the diffusion furnace to form the full area emitter.
상기 선택적 에미터는, 상기 반도체 기판이 상기 디퓨전 퍼니스 내부로 공급되어 상기 전면적 에미터가 모두 형성된 다음에 형성될 수 있다. The selective emitter may be formed after the semiconductor substrate is supplied into the diffusion furnace to form all the front emitters.
상기 선택적 에미터는, 상기 단색광원이 조사된 전면전극 형성부분이 융해(melting)되면, 상기 융해된 전면전극 형성부분으로 상기 불순물이 확산되고, 상기 융해된 전면전극 형성부분이 재결정되어 형성된다.The selective emitter is formed when the front electrode forming portion irradiated with the monochromatic light source is melted, and the impurities diffuse into the melted front electrode forming portion, and the molten front electrode forming portion is recrystallized.
상기 반도체 기판의 전면전극 형성부분은 상기 전면적 에미터 형성을 위한 열적 에너지와 상기 선택적 에미터 형성을 위한 단색광원의 에너지의 합으로 형성된다.The front electrode forming portion of the semiconductor substrate is formed by the sum of thermal energy for forming the entire emitter and energy of a monochromatic light source for forming the selective emitter.
상기 반도체 기판의 전면전극 형성부분은 고농도 불순물 에미터 영역으로 형성되고, 상기 반도체 기판의 나머지 부분은 저농도 불순물 에미터 영역으로 형성된다. The front electrode forming portion of the semiconductor substrate is formed of a high concentration impurity emitter region, and the remaining portion of the semiconductor substrate is formed of a low concentration impurity emitter region.
상기 단색광원은 레이저(laser)가 사용된다. The monochromatic light source is a laser.
본 발명의 다른 특징에 따르면, 반도체 기판에 불순물을 도포하는 도포 수단; 상기 불순물이 도포된 반도체 기판을 공급받고 고온 열처리에 의해 상기 반도체 기판에 대해 전면적 에미터를 수행하면서 동시에 상기 반도체 기판의 전면전극 형성 부분에 선택적 에미터를 수행하는 디퓨전 퍼니스(Diffusion furnace);를 포함하고, 상기 디퓨전 퍼니스는 상기 반도체 기판의 전면전극 형성부분에 단색광원을 조사하여 형성한다. According to another feature of the invention, the application means for applying an impurity to the semiconductor substrate; A diffusion furnace for supplying the semiconductor substrate coated with the impurity and performing a full surface emitter on the semiconductor substrate by a high temperature heat treatment, and simultaneously performing a selective emitter on the front electrode forming portion of the semiconductor substrate; In addition, the diffusion furnace is formed by irradiating a monochromatic light source to the front electrode forming portion of the semiconductor substrate.
상기 디퓨전 퍼니스는, 상기 반도체 기판을 공급받는 입구; 상기 전면적 에미터 및 선택적 에미터가 완료된 반도체 기판을 배출하는 출구; 상기 입구에서 출구방향으로 상기 반도체 기판을 이송하는 이송수단; 상기 이송수단에 의해 상기 반도체 기판이 이송될 때, 상기 선택적 에미터 형성을 위해 상기 반도체 기판의 상부 방향에서 상기 단색광원을 조사하는 광원부; 상기 반도체 기판의 전면전극 형성부분에 상기 단색광원이 조사될 수 있도록 상기 반도체 기판이 위치하면 상기 이송수단의 구동을 중지하고 상기 단색광원의 조사가 완료되면 상기 이송수단을 구동하도록 제어하는 제어부를 포함한다.The diffusion furnace may include an inlet receiving the semiconductor substrate; An outlet for discharging the semiconductor substrate on which the full area emitter and the selective emitter are completed; Transfer means for transferring the semiconductor substrate from the inlet to the outlet; A light source unit for irradiating the monochromatic light source in an upper direction of the semiconductor substrate to form the selective emitter when the semiconductor substrate is transferred by the transfer means; And a control unit for stopping the driving of the transfer means when the semiconductor substrate is positioned so that the monochromatic light source is irradiated to the front electrode forming portion of the semiconductor substrate and driving the transfer means when the irradiation of the monochromatic light source is completed. do.
상기 광원부는, 상기 단색광원을 조사하는 레이저 광원부이다. The said light source part is a laser light source part which irradiates the said monochromatic light source.
상기 레이저 광원부는, 상기 디퓨전 퍼니스의 입구와 가까운 곳에 설치되는 것이 바람직하다. Preferably, the laser light source unit is provided near the inlet of the diffusion furnace.
본 발명의 다른 특징에 따르면, 디퓨전 퍼니스 내부에서 열처리 공정에 따른 열적 에너지로 수행되는 전면적 에미터 형성공정과 레이저 에너지로 수행되는 선택적 에미터 형성공정이 동시에 실시되어 제조되는 태양전지가 제공된다.According to another feature of the present invention, there is provided a solar cell which is manufactured by simultaneously performing a total emitter forming process performed by thermal energy and a selective emitter forming process performed by laser energy in a diffusion furnace.
이상에서 살펴본 바와 같이 본 발명에 의하면, 디퓨전 퍼니스 내부에서 반도체 기판에 대해 열처리에 의한 전면적 에미터 형성공정과 레이저 조사를 이용한 선택적 에미터 형성공정이 동시에 수행됨을 알 수 있다. 따라서 종래 전면적 에미터 형성공정과 선택적 에미터 형성공정을 별도로 수행하는 것에 비해 공정을 간소화시킬 수 있어 공정시간과 공정과정을 단축할 수 있는 효과가 있다. 이는 원가절감과 생산효율 증대를 기대할 수 있다. As described above, according to the present invention, it can be seen that the entire area emitter forming process by heat treatment and the selective emitter forming process using laser irradiation are simultaneously performed on the semiconductor substrate in the diffusion furnace. Therefore, the process can be simplified compared to the conventional full-scale emitter forming process and the selective emitter forming process separately, thereby reducing the process time and process. This can be expected to reduce costs and increase production efficiency.
또 선택적 에미터 형성시 고온에서의 열처리 공정 대신에 레이저를 이용하여 형성하고 있기 때문에, 종래 2번의 고온 열처리 공정 수행시 그 열에너지에 의해 발생하는 반도체 기판의 열적 손상을 줄일 수 있다. 따라서 태양전지의 불량률을 감소시킬 수 있고, 상대적으로 더 얇은 두께의 반도체 기판의 사용이 가능하여 태양전지의 부피를 줄일 수 있다.In addition, since the selective emitter is formed by using a laser instead of a heat treatment at a high temperature, thermal damage of the semiconductor substrate generated by the thermal energy can be reduced when performing the conventional two high temperature heat treatment processes. Therefore, the defect rate of the solar cell can be reduced, and the use of a relatively thinner semiconductor substrate can be used, thereby reducing the volume of the solar cell.
이하 본 발명에 의한 태양전지 제조방법 및 장치를 첨부된 도면에 도시된 바람직한 실시 예를 참조하여 상세하게 설명한다.Hereinafter, a method and apparatus for manufacturing a solar cell according to the present invention will be described in detail with reference to a preferred embodiment illustrated in the accompanying drawings.
도 2에는 본 발명의 바람직한 실시 예에 따라 태양전지를 제조하는 장치가 블록 구성도로 도시되어 있다.2 is a block diagram illustrating an apparatus for manufacturing a solar cell according to a preferred embodiment of the present invention.
도 2를 살펴보면, 반도체 기판(100)에 불순물(Dopant)을 균일하게 뿌려주기 위한 스프레이 도퍼(101)가 구비된다. 상기 스프레이 도퍼(101)에 의해 불순물이 상기 반도체 기판에 뿌려주는 공정에서는 어떠한 열처리 공정도 수행되지 않는다. 여기서 상기 반도체 기판(100)에 불순물이 스프레이 방식으로 뿌려주는 것으로 설명하고 있으나, 다른 다양한 방법으로 이러한 공정이 충분히 수행될 수 있다. 예를 들어 상기 반도체 기판(100)에 불순물을 코팅하는 방법도 가능하다.Referring to FIG. 2, a
상기 불순물이 균일하게 뿌려진 반도체 기판(100)에 대해 전면적 에미터 형성공정과 선택적 에미터 형성공정을 동시에 수행하기 위한 디퓨전 퍼니스(110)(Diffusion furnace)가 구비된다. 상기 디퓨전 퍼니스(110)는 내부가 비어있고, 대략 직육면체 형상의 하우징으로 이루어진다. 상기 디퓨전 퍼니스(100)는 상기 스프레이 도퍼(101)에 의해 불순물이 뿌려진 반도체 기판(100)이 이송되어 들어오는 입구(112)와, 전면적 에미터와 선택적 에미터 공정이 완료되어 다음 공정을 위해 이송되어 나가는 출구(114)가 구비된다. 또 상기 디퓨전 퍼니스(110)의 내 부에는 상기 반도체 기판(100)에 도포된 상기 불순물이 그 반도체 기판(100)에서 확산되도록 열처리 공정이 수행될 수 있는 조건을 갖추고 있고, 동시에 선택적 에미터를 형성하기 위해 아래에서 설명될 제어부(130)에 의해 단색광원을 조사하는 광원부(116)가 구비된다. 상기 광원부(116)는 단색광원인 레이저가 사용되며, 이에 이하에서는 레이저 광원부로 칭하여 설명한다. 상기 레이저 광원부(116)는 상기 반도체 기판(100)의 상부 방향에서 레이저가 조사되도록 그 반도체 기판(100)의 상측 부분에 설치되고, 아울러 설치위치는 상기 출구(114)보다는 입구(112)와 가까운 위치가 좋다. 이는 상기 디퓨전 퍼니스(110)의 내부에서 전면적 에미터와 선택적 에미터 공정이 동시에 수행될 때, 레이저를 조사받게 되는 상기 반도체 기판(100)의 전면전극 형성부분이 상기 레이저에 의해 먼저 융해(melting)되어 불순물이 확산되도록 하고, 이후에 상기 반도체 기판(100)이 이송되면서 상기 융해된 부분이 충분하게 재결정되도록 하기 위함이다. 상기 재결정 시간이 충분하면 상기 전면전극 형성부분이 상대적으로 고농도 에미터로 형성될 수 있기 때문이다. A
상기 스프레이 도퍼(101)에서 상기 디퓨전 퍼니스(110) 내부로, 또 디퓨전 퍼니스(110) 내부에서 출구(114)를 통해 외부로 반도체 기판(100)을 이송하는 이송 컨베이어(120)가 구비된다. 상기 이송 컨베이어(120)에는 상기 반도체 기판(100)이 복수 개 놓여지도록 메쉬 벨트(Mesh belt)(122)가 안착된다. 상기 메쉬 벨트(122)는 상기 반도체 기판(100)이 놓여질 때 반도체 기판(100)이 이송중에도 유동되지 않게 고정되는 구조를 갖는다. 상기 이송 컨베이어(120) 및 메쉬 벨트(122)의 구조는 일반적인 구조로서 이에 대한 상세한 설명은 생략한다. A
상기 이송 컨베이어(120)는 계속해서 구동되지 않고, 상기 레이저 광원부(116)에서 조사되는 레이저가 상기 반도체 기판(100)의 전면전극 형성부분에 정확하게 조사될 수 있는 위치에 도달하게 되면 구동을 일시 중지시킨다. 그리고 상기 전면전극 형성부분에 레이저 조사가 완료되면 다시 구동시킨다. 이를 위해 제어부(130)가 구비된다. 상기 제어부(130)는 레이저 광원부(116)를 제어하는 역할도 수행한다. 도면에서 상기 제어부(130)는 상기 디퓨전 퍼니스(110) 외부에 구비되고 있으나, 상기 디퓨전 퍼니스(110)의 내부에 구비될 수 있다. The
이와 같이 구성된 태양전지 제조장치에서 태양전지를 제조하는 방법을 도 3과 도 4를 참조하여 설명한다. 도 3에는 본 발명의 바람직한 실시 예에 따른 태양전지 제조공정이 흐름도로 도시되어 있고, 도 4에는 도 3의 공정 중에서 전면적 에미터와 선택적 에미터 형성공정의 상세 흐름도가 도시되어 있다.A method of manufacturing a solar cell in the solar cell manufacturing apparatus configured as described above will be described with reference to FIGS. 3 and 4. FIG. 3 is a flowchart illustrating a solar cell manufacturing process according to a preferred embodiment of the present invention, and FIG. 4 is a detailed flowchart of a full area emitter and a selective emitter forming process in FIG. 3.
본 발명의 실시 예는 도 3에 도시된 바와 같이, 반도체 기판의 절단 및 에칭(Saw damage etching) 공정(s100)과, 상기 에칭 공정을 마친 상기 반도체 기판을 텍스처링(Texturing)하는 공정(s110)과, 상기 반도체 기판에 대해 전면적 에미터 및 선택적 에미터를 동시에 형성하는 공정(s120)과, 상기 에미터 형성과정에서 발생한 얇은 막(PSG)을 제거하는 PSG 제거공정(s130)과, 태양광 반사를 막아 효율을 높이도록 해주는 반사방지막을 형성하는 공정(s140)으로 수행된다. As illustrated in FIG. 3, an embodiment of the present invention includes a process of cutting and etching a semiconductor substrate (S100), and a process of texturing the semiconductor substrate after the etching process (S110). And forming a full area emitter and a selective emitter simultaneously with respect to the semiconductor substrate (s120), a PSG removal process (s130) for removing a thin film (PSG) generated during the emitter formation process, and solar reflection It is carried out in the step (s140) of forming an anti-reflection film to prevent the efficiency to increase.
즉, 종래 2번에 걸쳐 수행되고 있는 전면적 에미터 및 선택적 에미터를 동시에 형성하고 있는 것이다.In other words, it is simultaneously forming a full area emitter and a selective emitter, which is conventionally performed two times.
이를 도 4를 참조하여 보다 구체적으로 설명한다. This will be described in more detail with reference to FIG. 4.
먼저, 도 3의 제 110 단계에서 표면 조직화 공정인 텍스처링 공정까지 완료된 반도체 기판이 이송 컨베이어(120)에 놓여진 메쉬벨트(122) 상에 안착된다. 그러면 스프레이 도퍼(101)는 스프레이 방식으로 상기 반도체 기판(100)에 불순물을 도포한다(s121). First, the semiconductor substrate completed until the texturing process, which is a surface organization process in
이후, 상기 이송 컨베이어(120)가 상기 디퓨전 퍼니스(110) 방향으로 움직이면, 현재 불순물이 도포된 상기 반도체 기판(100)은 상기 메쉬벨트(122)상에 놓여진 상태로 상기 디퓨전 퍼니스(110)의 입구(112)를 통해 그 디퓨전 퍼니스(110)의 내부로 이송된다(s122). Thereafter, when the
상기 반도체 기판(100)이 상기 디퓨전 퍼니스(110)의 내부로 이송되면, 제123 단계에서와 같이 상기 디퓨전 퍼니스(110)의 내부 온도에 의해 상기 반도체 기판(100)에 도포된 불순물이 확산되어 전면적 에미터를 형성하면서 상기 반도체 기판(100)의 전면전극 형성부분에 레이저를 조사한다. 이를 구체적으로 설명하면, 상기 전면적 에미터가 형성되고 있는 도중, 상기 이송 컨베이어(120)는 계속 구동되고 있고, 그 구동에 따라 상기 제어부(130)는 상기 반도체 기판(100)의 위치를 추적한다. 상기 위치 추적 결과, 상기 반도체 기판(100)의 위치가 상기 레이저 광원부(130)에서 레이저를 반도체 기판(100) 방향으로 조사했을 때, 그 반도체 기판(100), 즉 전면전극 형성부분에 정확하게 조사될 수 있는지 판단한다. 상기 판단결과, 정확한 조사가 가능하다고 판단되면, 상기 제어부(130)는 이송 컨베이어(120)의 구동을 일시 중지시킨 다음, 상기 반도체 기판(100)의 전면전극이 배선되는 부분에 레이저가 조사되게 상기 레이저 광원부(130)를 제어한다. 상기 레 이저 조사가 완료되면 상기 제어부(130)는 상기 이송 컨베이어(120)를 다시 구동시킨다. 여기서, 상기 전면적 에미터는 상기 반도체 기판(100)이 상기 디퓨전 퍼니스(110) 내부로 들어오는 순간에만 형성되는 것이 아니고, 상기 반도체 기판(100)이 상기 디퓨전 퍼니스(110) 내부에서 이송되고 있는 시간 동안 전반적으로 형성된다.When the
상기 제 123 단계에서와 같이, 상기 전면적 에미터가 형성되면서 동시에 상기 반도체 기판(100)의 전면전극 형성부분에 레이저가 조사되면, 상기 레이저가 조사된 전면전극 형성부분은 융해되고, 따라서 그 융해된 부분으로 이미 상기 반도체 기판(100)에 도포되어 있는 불순물이 집중되어 확산된다(s124). 그리고 상기 융해된 부분은 레이저 조사가 완료되면 바로 굳어지게 되어, 상기 불순물이 확산된 상태로 재결정과정이 수행된다. 결과적으로 상기 레이저가 조사된 전면전극 형성부분은 고농도의 불순물을 갖는 선택적 에미터 영역으로 형성된다(s125). 다시 말해, 상기 전면전극 형성부분은 상기 전면적 에미터 형성을 위한 열적 에너지와 상기 선택적 에미터 형성을 위한 레이저 에너지의 합에 의해 헤비(hevy) 도핑이 이루어지는 것이다. 반면 상기 반도체 기판(100)의 나머지 부분은 상기 디퓨전 퍼니스(110) 내부의 고온 열처리 에너지만으로 에미터가 형성되어 상기 전면전극 형성부분보다 상대적으로 농도가 낮은 저농도 불순물 에미터 영역으로 형성된다. As in the step 123, when the front surface emitter is formed and the laser is irradiated to the front electrode forming portion of the
이와 같이 에미터 형성공정이 완료되면 상기 디퓨전 퍼니스(110) 외부로 이송되어, 앞서 설명한 바와 같이 상기 에미터 형성과정에서 발생한 얇은 막(PSG)을 제거하는 에칭 공정과 반사방지막 형성공정이 수행된다.When the emitter forming process is completed as described above, it is transferred to the outside of the
한편, 상기 반도체 기판(100)의 전면전극 형성부분에 레이저를 조사하는 시점은 상기 디퓨전 퍼니스(110) 내에서 재결정 상태가 상대적으로 오래 지속되게 하는 것이 좋다. 따라서 상기 디퓨전 퍼니스(110) 내에 반도체 기판(100)이 공급되어 어느 정도 이송이 되기 전에 레이저를 조사하여 선택적 에미터가 형성되도록 한다. 그러나, 반드시 상기 디퓨전 퍼니스(110) 내로 반도체 기판(110)이 공급되고 특별히 정해진 시점에 레이저를 조사하지 않아도 된다. 상기 반도체 기판(100)이 상기 디퓨전 퍼니스(110)의 입구(112)로 들어오고 출구(114)로 나가기 전의 어느 때라도 레이저가 조사되면 선택적 에미터가 형성된다.On the other hand, when the laser is irradiated to the front electrode forming portion of the
이상에서 살펴본 바와 같이, 본 실시 예는 전면적 에미터 공정과 선택적 에미터 공정이 동시에 수행되고 있음을 알 수 있다.As described above, in the present embodiment, it can be seen that the entire emitter process and the selective emitter process are simultaneously performed.
이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명의 속하는 기술분야의 통상 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다. Although described with reference to the illustrated embodiment of the present invention as described above, this is merely exemplary, those skilled in the art to which the present invention pertains various modifications without departing from the spirit and scope of the present invention. It will be apparent that other embodiments may be modified and equivalent. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
도 1은 종래기술에 의한 태양전지의 제조방법을 보인 흐름도.1 is a flow chart showing a manufacturing method of a solar cell according to the prior art.
도 2는 본 발명의 바람직한 실시 예에 따른 태양전지의 제조장치 구성도.2 is a block diagram of an apparatus for manufacturing a solar cell according to a preferred embodiment of the present invention.
도 3은 본 발명의 바람직한 실시 예에 따른 태양전지 제조공정이 흐름도.Figure 3 is a flow chart of a solar cell manufacturing process according to a preferred embodiment of the present invention.
도 4는 도 3의 공정 중에서 전면적 에미터와 선택적 에미터 형성공정의 상세 흐름도.FIG. 4 is a detailed flowchart of a full area emitter and a selective emitter forming process in the process of FIG.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100 : 반도체 기판 101 : 스프레이 도퍼100
100 : 디퓨전 퍼니스 116 : 레이저 광원부100: diffusion furnace 116: laser light source
120 : 이송컨베이어 122 : 메쉬벨트 120: conveying conveyor 122: mesh belt
130 : 제어부130: control unit
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091173A KR20100032161A (en) | 2008-09-17 | 2008-09-17 | Method and apparatue for manufacturing of solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091173A KR20100032161A (en) | 2008-09-17 | 2008-09-17 | Method and apparatue for manufacturing of solar cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100032161A true KR20100032161A (en) | 2010-03-25 |
Family
ID=42181492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080091173A KR20100032161A (en) | 2008-09-17 | 2008-09-17 | Method and apparatue for manufacturing of solar cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100032161A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101100909B1 (en) * | 2010-10-25 | 2012-01-02 | 주식회사 엘티에스 | Apparatus for forming selective emitter of solar cell using laser |
| CN102447004A (en) * | 2010-09-30 | 2012-05-09 | Snt能源技术有限公司 | Mask, method and apparatus for forming selective emitter of solar cell |
| KR101160641B1 (en) * | 2010-07-05 | 2012-06-28 | (유)에스엔티 | Method and apparatus for forming selective emitter of solar cell |
| KR101161096B1 (en) * | 2010-12-08 | 2012-06-29 | 현대중공업 주식회사 | Method for forming selective emitter in a solar cell |
| US8664015B2 (en) | 2011-10-13 | 2014-03-04 | Samsung Sdi Co., Ltd. | Method of manufacturing photoelectric device |
-
2008
- 2008-09-17 KR KR1020080091173A patent/KR20100032161A/en active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101160641B1 (en) * | 2010-07-05 | 2012-06-28 | (유)에스엔티 | Method and apparatus for forming selective emitter of solar cell |
| CN102447004A (en) * | 2010-09-30 | 2012-05-09 | Snt能源技术有限公司 | Mask, method and apparatus for forming selective emitter of solar cell |
| KR101100909B1 (en) * | 2010-10-25 | 2012-01-02 | 주식회사 엘티에스 | Apparatus for forming selective emitter of solar cell using laser |
| KR101161096B1 (en) * | 2010-12-08 | 2012-06-29 | 현대중공업 주식회사 | Method for forming selective emitter in a solar cell |
| US8664015B2 (en) | 2011-10-13 | 2014-03-04 | Samsung Sdi Co., Ltd. | Method of manufacturing photoelectric device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100974221B1 (en) | Method for forming selective emitter of solar cell using laser annealing and Method for manufacturing solar cell using the same | |
| TWI601302B (en) | Advanced hydrogenation of silicon solar cells | |
| NL2022765B1 (en) | Step-by-Step Doping Method of Phosphorous for High-efficiency and Low-cost Crystalline Silicon Cell | |
| KR101807381B1 (en) | Method and device for producing a photovoltaic element with stabilized efficiency | |
| US8071418B2 (en) | Selective emitter solar cells formed by a hybrid diffusion and ion implantation process | |
| US5627081A (en) | Method for processing silicon solar cells | |
| US8039051B2 (en) | Method and apparatus for hydrogenation of thin film silicon on glass | |
| JP6392385B2 (en) | Manufacturing method of solar cell | |
| CN109983559B (en) | Method for improving wafer performance for photovoltaic devices | |
| WO2024032224A1 (en) | Preparation method for laser boron-doped battery emitter, and battery and preparation system | |
| KR20100032161A (en) | Method and apparatue for manufacturing of solar cell | |
| CN104505427A (en) | Method and device for improving LID and PID of crystalline silicon solar cell piece | |
| KR101370126B1 (en) | Method for forming selective emitter of solar cell using annealing by laser of top hat type and Method for manufacturing solar cell using the same | |
| KR101085382B1 (en) | Method for fabricating solar cell comprising selective emitter | |
| JP5305431B2 (en) | Impurity introduction method for semiconductors used in photovoltaic power generation | |
| CN117117043B (en) | Method for forming N-type passivation contact battery and manufacturing system thereof | |
| WO2012151410A1 (en) | Novel doping process for solar cell manufacture | |
| JPH0529638A (en) | Manufacture of photoelectric transducer | |
| KR101912772B1 (en) | Apparatus and method for producing photovoltaic element | |
| CN108140691B (en) | Method and device for stabilizing photovoltaic silicon solar cells | |
| KR101555955B1 (en) | Method for manufacturing Wafer type Solar Cell | |
| KR101352034B1 (en) | Crystalline silicon solar cell and manufacturing method and system thereof | |
| Alami et al. | Manufacturing of Silicon Solar Cells and Modules | |
| JPH0529238A (en) | Dopant thermal diffusion device | |
| KR100420029B1 (en) | Methods for passivating a silicon substrate and devices for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |