KR101161096B1 - Method for forming selective emitter in a solar cell - Google Patents

Method for forming selective emitter in a solar cell Download PDF

Info

Publication number
KR101161096B1
KR101161096B1 KR1020100124833A KR20100124833A KR101161096B1 KR 101161096 B1 KR101161096 B1 KR 101161096B1 KR 1020100124833 A KR1020100124833 A KR 1020100124833A KR 20100124833 A KR20100124833 A KR 20100124833A KR 101161096 B1 KR101161096 B1 KR 101161096B1
Authority
KR
South Korea
Prior art keywords
high concentration
semiconductor layer
conductivity type
emitter
forming
Prior art date
Application number
KR1020100124833A
Other languages
Korean (ko)
Other versions
KR20120063731A (en
Inventor
이준성
양수미
송석현
정상윤
안수범
이경원
주상민
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020100124833A priority Critical patent/KR101161096B1/en
Publication of KR20120063731A publication Critical patent/KR20120063731A/en
Application granted granted Critical
Publication of KR101161096B1 publication Critical patent/KR101161096B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225Diffusion sources
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 재료 낭비를 최소화함과 함께 공정시간을 단축할 수 있는 태양전지의 선택적 에미터 형성방법에 관한 것으로서, 본 발명에 따른 태양전지의 선택적 에미터 형성방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와, 고농도 에미터가 형성될 영역의 기판 상에 제 2 도전형의 불순물 이온을 포함하는 도펀트 페이스트를 도포하는 단계와, 상기 도펀트 페이스트가 도포된 영역에 레이저를 조사하여 고농도 에미터를 형성하는 단계 및 확산 공정을 실시하여 상기 고농도 에미터보다 높은 면저항을 갖는 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The present invention relates to a method of forming a selective emitter of a solar cell that can reduce the process time while minimizing material waste, the method of forming a selective emitter of a solar cell according to the present invention is a crystalline silicon substrate of the first conductivity type Preparing a dopant paste, and applying a dopant paste containing a second conductivity type impurity ion on a substrate in a region where a high concentration emitter is to be formed, and irradiating a laser to the region where the dopant paste is applied And forming a semiconductor layer having a sheet resistance higher than that of the high concentration emitter by performing a forming process and a diffusion process.

Description

태양전지의 선택적 에미터 형성방법{Method for forming selective emitter in a solar cell}Method for forming selective emitter in a solar cell

본 발명은 태양전지의 선택적 에미터 형성방법에 관한 것으로서, 보다 상세하게는 재료 낭비를 최소화함과 함께 공정시간을 단축할 수 있는 태양전지의 선택적 에미터 형성방법에 관한 것이다.
The present invention relates to a method of forming a selective emitter of a solar cell, and more particularly to a method of forming a selective emitter of a solar cell that can reduce the process time while minimizing material waste.

태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 p-n 접합부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다. A solar cell is a key element of photovoltaic power generation that converts sunlight directly into electricity, and is basically a diode composed of a p-n junction. In the process of converting sunlight into electricity by solar cells, when solar light is incident on the pn junction of solar cells, electron-hole pairs are generated, and electrons move to n layers and holes move to p layers by the electric field. Photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.

이와 같은 태양전지는 일반적으로 p형 기판의 상부에 n형 반도체층이 구비되며, n형 반도체층 상에는 전면전극이 구비되는 구조를 갖는다. 또한, n형 반도체층과 전면전극 사이의 접촉 저항을 개선하기 위해 전면전극이 형성되는 부위에 국부적으로 고농도의 불순물 이온을 주입하여 고농도의 에미터를 형성하는 구조도 제시된 바 있다. Such a solar cell is generally provided with an n-type semiconductor layer on the p-type substrate, the front electrode is provided on the n-type semiconductor layer. In addition, in order to improve the contact resistance between the n-type semiconductor layer and the front electrode, a structure in which a high concentration of emitters are formed by locally implanting a high concentration of impurity ions into a portion where the front electrode is formed is also proposed.

고농도 에미터 즉, 선택적 에미터를 형성함에 있어서, 종래의 경우 스프레이 방법 또는 스핀 코팅 방법을 이용하여 기판 전면 상에 도펀트층을 형성한 다음, 국부적으로 선택적 에미터를 형성하는 방법을 택하고 있는데, 이 경우 선택적 에미터가 형성되지 않는 부위에도 도펀트층이 형성됨에 따라 재료가 낭비되고 공정시간이 길어지는 문제가 있다.
In forming a high concentration emitter, that is, a selective emitter, conventionally, a method of forming a dopant layer on the entire surface of a substrate using a spray method or a spin coating method, and then forming a locally selective emitter, In this case, as the dopant layer is formed even at a portion where the selective emitter is not formed, the material is wasted and the process time is long.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 재료 낭비를 최소화함과 함께 공정시간을 단축할 수 있는 태양전지의 선택적 에미터 형성방법을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems, it is an object of the present invention to provide a method of forming a selective emitter of a solar cell that can reduce the process time and minimize material waste.

상기의 목적을 달성하기 위한 본 발명에 따른 태양전지의 선택적 에미터 형성방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와, 고농도 에미터가 형성될 영역의 기판 상에 제 2 도전형의 불순물 이온을 포함하는 도펀트 페이스트를 도포하는 단계와, 상기 도펀트 페이스트가 도포된 영역에 레이저를 조사하여 고농도 에미터를 형성하는 단계 및 확산 공정을 실시하여 상기 고농도 에미터보다 높은 면저항을 갖는 반도체층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 상기 도펀트 페이스트는 스크린 인쇄 방법을 통해 도포될 수 있다.
In order to achieve the above object, a method of forming an emitter of a solar cell according to the present invention includes preparing a crystalline silicon substrate of a first conductivity type, and forming a second conductivity type on a substrate in a region where a high concentration emitter is to be formed. Applying a dopant paste containing impurity ions, irradiating a laser to a region to which the dopant paste is applied to form a high concentration emitter, and performing a diffusion process to obtain a semiconductor layer having a higher sheet resistance than the high concentration emitter. Characterized in that it comprises a step of forming. The dopant paste may be applied through a screen printing method.

본 발명에 따른 태양전지의 선택적 에미터 형성방법은 다음과 같은 효과가 있다. The selective emitter forming method of the solar cell according to the present invention has the following effects.

선택적 에미터가 형성될 영역에만 도펀트 페이스트가 도포되고, 레이저 조사를 통해 고농도 에미터가 형성됨에 따라, 재료 낭비를 막고 공정시간을 단축할 수 있게 된다.
As the dopant paste is applied only to a region where the selective emitter is to be formed, and a high concentration emitter is formed through laser irradiation, it is possible to prevent material waste and shorten the process time.

도 1은 본 발명의 일 실시예에 따른 태양전지의 선택적 에미터 형성방법을 설명하기 위한 순서도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 태양전지의 선택적 에미터 형성방법을 설명하기 위한 공정 단면도.
1 is a flow chart illustrating a method of forming a selective emitter of a solar cell according to an embodiment of the present invention.
2A to 2D are cross-sectional views illustrating a method of forming a selective emitter of a solar cell according to an embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 일 실시예에 따른 태양전지의 선택적 에미터 형성방법을 상세히 설명하기로 한다. Hereinafter, a method of forming a selective emitter of a solar cell according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1 및 도 2a에 도시한 바와 같이 제 1 도전형의 결정질 실리콘 기판(101)을 준비하고(S101), 상기 제 1 도전형의 실리콘 기판(101)의 상부면에 요철(102)이 형성되도록 텍스쳐링(texturing) 공정을 진행한다(S102). 상기 텍스쳐링 공정은 기판(101) 표면에서의 빛 반사를 줄이기 위한 것이며, 습식 식각 또는 반응성 이온 식각(reactive ion etching) 등의 건식 식각 방법을 이용하여 진행할 수 있다. 여기서, 상기 제 1 도전형은 p형 또는 n형일 수 있으며, 후술하는 제 2 도전형은 제 1 도전형의 반대이며, 이하의 설명에서는 제 1 도전형은 p형인 것을 기준으로 한다. As shown in FIGS. 1 and 2A, a crystalline silicon substrate 101 of a first conductivity type is prepared (S101), and an unevenness 102 is formed on an upper surface of the first conductivity type silicon substrate 101. The texturing process is performed (S102). The texturing process is to reduce light reflection on the surface of the substrate 101 and may be performed by using a dry etching method such as wet etching or reactive ion etching. Here, the first conductivity type may be p-type or n-type, the second conductivity type described later is the opposite of the first conductivity type, in the following description it is based on the first conductivity type is p-type.

텍스쳐링 공정이 완료된 상태에서, 고농도 에미터(104) 형성 공정을 진행한다. 구체적으로, 상기 기판(101) 상에 제 2 도전형의 불순물 이온(즉, n형 불순물 이온)을 포함하고 있는 도펀트 페이스트(103)(dopant paste)를 스크린 인쇄 또는 잉크젯 인쇄 방법을 통해 선택적으로 도포한다(S103)(도 2a 참조). 상기 도펀트 페이스트(103)가 도포된 부위는 고농도 에미터(104)가 형성될 영역 또는 전면전극이 형성될 영역에 상응한다. 그런 다음, 도 2b에 도시한 바와 같이 상기 도펀트 페이스트(103)가 도포된 부위를 레이저로 조사하여 상기 도펀트 페이스트(103) 내의 n형 불순물 이온이 기판(101) 표면 내부로 확산되도록 함으로써 고농도 에미터(104)(n++)를 형성한다(S104). 이 때, 상기 고농도 에미터(104)는 30~70Ω/□의 면저항을 갖도록 제어하는 것이 바람직하며, 상기 고농도 에미터(104)의 면저항은 레이저 조사시 레이저의 강도 및 도펀트 페이스트(103)의 농도 등을 통해 제어할 수 있다. 또한, 상기 도펀트 페이스트의 도포 후 건조 과정을 거친 다음에 레이저를 조사하거나 건조 과정을 생략하고 바로 레이저를 조사할 수 있다. 이와 함께, 레이저 조사로 인해 기판 내부에 발생될 수 있는 열전 손상 및 결정 결함을 제거하기 위해 상기 레이저 조사 후 300~600℃의 온도 하에서 열처리 공정을 추가적으로 진행할 수 있다. In the state where the texturing process is completed, the high concentration emitter 104 is formed. In detail, a dopant paste 103 including a second conductivity type impurity ion (ie, n-type impurity ion) is selectively applied onto the substrate 101 through screen printing or inkjet printing. (S103) (see FIG. 2A). The portion where the dopant paste 103 is applied corresponds to the region where the high concentration emitter 104 is to be formed or the region where the front electrode is to be formed. Then, as shown in FIG. 2B, a high concentration emitter is irradiated with a laser to irradiate a portion to which the dopant paste 103 is applied so that n-type impurity ions in the dopant paste 103 diffuse into the surface of the substrate 101. (104) (n ++) is formed (S104). At this time, the high concentration emitter 104 is preferably controlled to have a sheet resistance of 30 ~ 70Ω / □, the sheet resistance of the high concentration emitter 104 is the intensity of the laser during laser irradiation and the concentration of the dopant paste 103 Etc. can be controlled. In addition, after applying the dopant paste, the laser irradiation may be performed after the drying process or the drying process may be omitted, and the laser may be directly irradiated. In addition, in order to remove thermoelectric damage and crystal defects that may be generated inside the substrate due to laser irradiation, a heat treatment process may be further performed at a temperature of 300˜600 ° C. after the laser irradiation.

한편, 도 2a 및 도 2b의 경우, 고농도 에미터가 형성될 영역에만 도펀트 페이스트를 도포하는 것을 제시하였으나, 기판 전면 상에 도펀트 페이스트를 도포하고 고농도 에미터가 형성될 영역에 선택적으로 레이저를 조사하여 고농도 에미터를 형성하는 것도 가능하다. 이와 같이 기판 전면 상에 도펀트 페이스트를 도포하는 경우, 국부적으로 도펀트 페이스트를 도포하는 경우에 대비하여 미세 패턴의 고농도 에미터를 형성할 수 있다. 이는, 도펀트 페이스트를 스크린 인쇄(또는 잉크젯 인쇄)를 통해 국부적으로 도포하는 것보다 국부적 레이저 조사를 통해 미세 패턴을 구현하는 것이 보다 용이하기 때문이다. In the case of FIGS. 2A and 2B, the dopant paste is applied only to a region where a high concentration emitter is to be formed. It is also possible to form high concentration emitters. As described above, when the dopant paste is applied on the entire surface of the substrate, a high-density emitter having a fine pattern can be formed in preparation for applying the dopant paste locally. This is because it is easier to implement a fine pattern through local laser irradiation than to apply the dopant paste locally through screen printing (or inkjet printing).

그런 다음, 잔존하는 도펀트 페이스트(103)를 제거한 후 확산 공정을 실시하여 반도체층(105)을 형성한다(S105). 구체적으로, 챔버 내에 상기 실리콘 기판(101)을 구비시키고 상기 챔버 내에 n형 불순물 이온을 포함하는 가스(예를 들어, POCl3)를 공급하여 인(P) 이온이 확산(diffusion)되도록 한다. 이를 통해, 도 2c에 도시한 바와 같이 상기 기판(101)의 상층부에 반도체층(105)이 형성되며, 기판(101)의 하층부 및 측면부에도 인(P) 이온이 확산되어 반도체층(105)이 형성될 수 있다. 이 때, 상기 반도체층(105)의 면저항은 상기 고농도 에미터(104)의 면저항보다 높은 100~150Ω/□으로 제어하는 것이 바람직하다. Thereafter, the remaining dopant paste 103 is removed and then a diffusion process is performed to form the semiconductor layer 105 (S105). Specifically, the silicon substrate 101 is provided in a chamber and a gas (for example, POCl 3 ) containing n-type impurity ions is supplied into the chamber so that phosphorus (P) ions are diffused. As a result, as shown in FIG. 2C, the semiconductor layer 105 is formed on the upper layer of the substrate 101, and phosphorus (P) ions are also diffused on the lower and side surfaces of the substrate 101 to thereby form the semiconductor layer 105. Can be formed. At this time, the sheet resistance of the semiconductor layer 105 is preferably controlled to 100 ~ 150Ω / □ higher than the sheet resistance of the high concentration emitter 104.

한편, 상기 n형 불순물 이온의 확산 공정은 상술한 바와 같은 기상의 가스를 이용하는 방법 이외에, n형 불순물 이온이 포함된 용액 예를 들어, 인산(H3PO4) 용액 내에 상기 실리콘 기판(101)을 침적시키고 후속의 열처리를 통해 인(P) 이온이 기판(101) 내부에 확산되도록 하여 n형 반도체층(105)을 형성하는 방법을 이용할 수도 있다. 또한, 상기 제 2 도전형 불순물 이온이 p형일 경우, 상기 반도체층(105)을 형성하는 불순물 이온은 붕소(B)일 수 있다. On the other hand, the diffusion process of the n-type impurity ions, in addition to the method using a gaseous gas as described above, the silicon substrate 101 in a solution containing n-type impurity ions, for example, a phosphoric acid (H 3 PO 4 ) solution May be used to form the n-type semiconductor layer 105 by depositing and allowing phosphorus (P) ions to diffuse into the substrate 101 through subsequent heat treatment. In addition, when the second conductivity type impurity ions are p-type, the impurity ions forming the semiconductor layer 105 may be boron (B).

상기 확산공정으로 인해, 기판(101) 표면 내부에 반도체층(105)이 형성됨과 함께 기판(101) 표면에는 확산 부산물층(106)인 PSG(phosphor-silicate glass)막이 형성된다. 상기 PSG막은 n형 불순물 이온(인(P) 이온)과 실리콘 기판(101)의 실리콘(Si) 등이 반응하여 형성된 것이다. 이 때, 제 2 도전형 불순물 이온으로 p형인 붕소(B)가 사용되는 경우에는 상기 PSG막 대신 붕소(B)와 실리콘(Si) 등이 반응하여 생성된 BSG(boro-silicate glass)막이 형성될 수 있다. 상기 확산 공정에 의해 형성된 확산부산물층 즉, PSG막 또는 BSG막은 불산(HF) 등의 식각용액을 통해 제거된다(도 2d 참조).
Due to the diffusion process, a semiconductor layer 105 is formed inside the surface of the substrate 101, and a PSG (phosphor-silicate glass) film, which is a diffusion byproduct layer 106, is formed on the surface of the substrate 101. The PSG film is formed by reacting n-type impurity ions (phosphorus (P) ions) with silicon (Si) of the silicon substrate 101. In this case, when p-type boron (B) is used as the second conductivity type impurity ion, a BSG (boro-silicate glass) film formed by reacting boron (B) with silicon (Si) instead of the PSG film may be formed. Can be. The diffusion byproduct layer formed by the diffusion process, that is, the PSG film or the BSG film is removed through an etching solution such as hydrofluoric acid (HF) (see FIG. 2D).

101 : 기판 102 : 요철
103 : 도펀트 페이스트 104 : 고농도 에미터
105 : 반도체층 106 : 확산 부산물층
101: substrate 102: irregularities
103: dopant paste 104: high concentration emitter
105: semiconductor layer 106: diffusion byproduct layer

Claims (3)

제 1 도전형의 결정질 실리콘 기판을 준비하는 단계;
고농도 에미터가 형성될 영역의 기판 상에 제 2 도전형의 불순물 이온을 포함하는 도펀트 페이스트를 도포하는 단계;
상기 도펀트 페이스트가 도포된 영역에 레이저를 조사하여 고농도 에미터를 형성하는 단계; 및
확산 공정을 실시하여 상기 고농도 에미터보다 높은 면저항을 갖는 반도체층을 형성하는 단계를 포함하여 이루어지며,
상기 고농도 에미터는 30~70Ω/□의 면저항을 갖도록 제어되고, 상기 반도체층의 면저항은 100~150Ω/□ 으로 제어되며,
상기 확산 공정은, 챔버 내에 상기 실리콘 기판을 구비시킨 상태에서 상기 챔버 내에 제 2 도전형의 불순물 이온을 포함하는 가스를 공급하여 상기 반도체층을 형성하는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
Preparing a crystalline silicon substrate of a first conductivity type;
Applying a dopant paste comprising impurity ions of a second conductivity type on a substrate in a region where a high concentration emitter is to be formed;
Irradiating a laser on the dopant paste-coated area to form a high concentration emitter; And
Performing a diffusion process to form a semiconductor layer having a sheet resistance higher than that of the high concentration emitter;
The high concentration emitter is controlled to have a sheet resistance of 30 ~ 70Ω / □, the sheet resistance of the semiconductor layer is controlled to 100 ~ 150Ω / □,
In the diffusion process, the semiconductor layer is formed by supplying a gas containing impurity ions of a second conductivity type into the chamber while the silicon substrate is provided in the chamber to form the semiconductor layer. .
제 1 도전형의 결정질 실리콘 기판을 준비하는 단계;
상기 기판 전면 상에 제 2 도전형의 불순물 이온을 포함하는 도펀트 페이스트를 도포하는 단계;
상기 도펀트 페이스트가 도포된 영역의 일부를 선택적으로 레이저를 조사하여 고농도 에미터를 형성하는 단계; 및
확산 공정을 실시하여 상기 고농도 에미터보다 높은 면저항을 갖는 반도체층을 형성하는 단계를 포함하여 이루어지며,
상기 고농도 에미터는 30~70Ω/□의 면저항을 갖도록 제어되고, 상기 반도체층의 면저항은 100~150Ω/□ 으로 제어되며,
상기 확산 공정은, 챔버 내에 상기 실리콘 기판을 구비시킨 상태에서 상기 챔버 내에 제 2 도전형의 불순물 이온을 포함하는 가스를 공급하여 상기 반도체층을 형성하는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
Preparing a crystalline silicon substrate of a first conductivity type;
Applying a dopant paste containing impurity ions of a second conductivity type on the entire surface of the substrate;
Selectively irradiating a portion of the region to which the dopant paste is applied with a laser to form a high concentration emitter; And
Performing a diffusion process to form a semiconductor layer having a sheet resistance higher than that of the high concentration emitter;
The high concentration emitter is controlled to have a sheet resistance of 30 ~ 70Ω / □, the sheet resistance of the semiconductor layer is controlled to 100 ~ 150Ω / □,
In the diffusion process, the semiconductor layer is formed by supplying a gas containing impurity ions of a second conductivity type into the chamber while the silicon substrate is provided in the chamber to form the semiconductor layer. .
제 1 항에 있어서, 상기 도펀트 페이스트는 스크린 인쇄 또는 잉크젯 인쇄 방법을 통해 도포되는 것을 특징으로 하는 태양전지의 선택적 에미터 형성방법.
The method of claim 1, wherein the dopant paste is applied by screen printing or inkjet printing.
KR1020100124833A 2010-12-08 2010-12-08 Method for forming selective emitter in a solar cell KR101161096B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124833A KR101161096B1 (en) 2010-12-08 2010-12-08 Method for forming selective emitter in a solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124833A KR101161096B1 (en) 2010-12-08 2010-12-08 Method for forming selective emitter in a solar cell

Publications (2)

Publication Number Publication Date
KR20120063731A KR20120063731A (en) 2012-06-18
KR101161096B1 true KR101161096B1 (en) 2012-06-29

Family

ID=46684089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124833A KR101161096B1 (en) 2010-12-08 2010-12-08 Method for forming selective emitter in a solar cell

Country Status (1)

Country Link
KR (1) KR101161096B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738258A (en) * 2012-07-09 2012-10-17 中利腾晖光伏科技有限公司 Laser doped selective emitter type solar battery

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100032161A (en) * 2008-09-17 2010-03-25 주식회사 효성 Method and apparatue for manufacturing of solar cell
JP2010109201A (en) * 2008-10-31 2010-05-13 Sharp Corp Manufacturing method of solar cell
KR20100124683A (en) * 2009-05-19 2010-11-29 알이엔에이 게엠베하 Manufacturing method of metalization of sollar cell and sollar cell thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100032161A (en) * 2008-09-17 2010-03-25 주식회사 효성 Method and apparatue for manufacturing of solar cell
JP2010109201A (en) * 2008-10-31 2010-05-13 Sharp Corp Manufacturing method of solar cell
KR20100124683A (en) * 2009-05-19 2010-11-29 알이엔에이 게엠베하 Manufacturing method of metalization of sollar cell and sollar cell thereof

Also Published As

Publication number Publication date
KR20120063731A (en) 2012-06-18

Similar Documents

Publication Publication Date Title
KR20130036258A (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
KR101360658B1 (en) Method for forming selective emitter in a solar cell
KR101085382B1 (en) Method for fabricating solar cell comprising selective emitter
KR101089992B1 (en) Method for forming selective emitter in a solar cell
CN102800739B (en) Manufacturing method of selective emitter monocrystalline silicon solar cell
KR101161096B1 (en) Method for forming selective emitter in a solar cell
KR101125450B1 (en) Method for fabricating back contact solar cell
KR20110078549A (en) Method for forming selective emitter in a solar cell
KR101163337B1 (en) Method for formation semi-conducting layer of solar cell
KR101115104B1 (en) Solar cell and method for fabricating the same
KR20130048975A (en) Method for fabricating solar cell
KR20110060130A (en) Method for making selective emitter when solar cell is fabricated
KR20110078638A (en) Method for surface treatment of solar cell with h2 plasma
KR101137068B1 (en) Method for fabricating back contact solar cell
KR101172614B1 (en) Back contact solar cell and method thereof
KR20120129292A (en) Fabrication method of solar cell
KR101249030B1 (en) Solar cell and Method for manufacturing the same
KR20110071674A (en) Method for forming selective emitter in a solar cell
KR101302822B1 (en) Method for fabricating selective emitter structure of solar cell using dry texturing and laser chemical process
KR20120122016A (en) Method for fabricating solar cell
KR20130048939A (en) Method for forming selective emitter in a solar cell
KR20140072957A (en) Method for fabricating solar cell
KR101192569B1 (en) A Method for Manufacturing Solar Cells
KR20120094215A (en) Method for forming selective emitter in a solar cell
KR20140026670A (en) Back contact solar cell and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee