KR20100020532A - Gallium nitride-based compound semiconductor light-emitting device - Google Patents
Gallium nitride-based compound semiconductor light-emitting device Download PDFInfo
- Publication number
- KR20100020532A KR20100020532A KR1020107002559A KR20107002559A KR20100020532A KR 20100020532 A KR20100020532 A KR 20100020532A KR 1020107002559 A KR1020107002559 A KR 1020107002559A KR 20107002559 A KR20107002559 A KR 20107002559A KR 20100020532 A KR20100020532 A KR 20100020532A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gallium nitride
- emitting device
- compound semiconductor
- light emitting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Abstract
Description
(관련출원의 상호참조)(Cross-reference of related applications)
본 출원은 35 U.S.C. §111(b)에 따라서 2005년 7월 12일에 출원한 미국 가출원번호 제60/698,006호의 제출일의 35 U.S.C. §119(e)(1)에 따른 이익을 주장하는 35 U.S.C. §111(a) 하에 제출된 출원이다.This application claims 35 U.S.C. 35 U.S.C. 35 on the date of filing US Provisional Application No. 60 / 698,006, filed on July 12, 2005, pursuant to § 111 (b). 35 U.S.C. Claims Benefits Under §119 (e) (1) An application filed under § 111 (a).
본 발명은 질화갈륨계 화합물 반도체 발광소자에 관한 것으로, 더욱 구체적으로 우수한 광추출 효율을 달성하는 반사형 양극을 구비한 플립칩형 질화갈륨계 화합물 반도체 발광소자에 관한 것이다.The present invention relates to a gallium nitride compound semiconductor light emitting device, and more particularly to a flip-chip gallium nitride compound semiconductor light emitting device having a reflective anode that achieves excellent light extraction efficiency.
최근, GaN계 화합물 반도체 재료가 단파장 발광소자용 반도체 재료로서 주목받아 왔다. GaN계 화합물 반도체는 단결정 사파이어를 포함한 각종의 산화물 및 III-V 화합물의 기판 상에 유기금속 화학 증착법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 방법을 사용함으로써 제조된다. Recently, GaN compound semiconductor materials have attracted attention as semiconductor materials for short wavelength light emitting devices. GaN-based compound semiconductors are manufactured by using methods such as organometallic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) on substrates of various oxides and III-V compounds including single crystal sapphire.
GaN계 화합물 반도체 재료의 특징 중 하나는 전류 확산이 길이방향에서 발생하기 어렵다는 것이다. 그 결과, 전류가 전극 바로 아래의 반도체에만 주입되어, 발광층으로부터 발광된 광이 전극에 의해 차단되어 외부로 추출될 수 없다. 한 해결방법으로는 이러한 형태의 소자의 양극을 투명 전극으로 형성함으로써 광을 양극을 통하여 추출할 수 있다. 다른 해결방법은 반사성 양극을 사용하는 플립칩 디자인을 채용하여, 발광광을 기판을 통해 추출하는 것이다. One of the characteristics of GaN-based compound semiconductor materials is that current spreading is difficult to occur in the longitudinal direction. As a result, current is injected only into the semiconductor immediately below the electrode, so that light emitted from the light emitting layer is blocked by the electrode and cannot be extracted to the outside. One solution is to form the anode of this type of device as a transparent electrode so that light can be extracted through the anode. Another solution is to employ a flip chip design using a reflective anode to extract the emitted light through the substrate.
종래의 플립칩 소자의 양극은 Pt 또는 Ni 등의 콘택트 금속과 Rh 또는 Ag 등의 반사성 금속을 조합함으로써 적층구조로 형성된다(예컨대, 일본 특허공개 2000-183400호 공보 참조).The anode of a conventional flip chip element is formed in a laminated structure by combining a contact metal such as Pt or Ni and a reflective metal such as Rh or Ag (see, for example, Japanese Patent Application Laid-Open No. 2000-183400).
한편, 발광소자의 외부양자 효율은 광추출 효율과 내부양자 효율의 곱으로서 정의된다. 내부양자 효율은 상기 소자에 주입된 전류 에너지가 광으로 변환된 비율을 나타낸다. 광추출 효율은 반도체 결정 내에서 발생된 광이 외부로 추출될 수 있는 비율을 나타낸다.On the other hand, the external quantum efficiency of the light emitting device is defined as the product of the light extraction efficiency and the internal quantum efficiency. The internal quantum efficiency represents the ratio of current energy injected into the device to light. The light extraction efficiency indicates the rate at which light generated in the semiconductor crystal can be extracted to the outside.
투명전극을 사용하는 해결방법에 있어서는, 반도체 결정으로부터 대기로의 광추출 효율을 증가시키기 위해 채용한 기술은 반도체의 광추출면 상에 요철을 형성하는 것이다. 드라이 에칭, 웨트 에칭, 다이싱(dicing), 다이아몬드 침을 사용한 스크라이빙, 및 레이저 스크라이빙과 같은 방법을 채용하여 반도체 표면 상에 요철을 형성할 수 있다. 그러나, 반도체 재료에 이러한 가공을 행할 경우에, 반도체층은 이 가공에 의한 스트레인 때문에 손상되어; 그 결과 이러한 가공에 의해 광추출 효율이 증대하여도 내부양자 효율이 감소하여, 결국은 발광강도가 증가할 수 없게 된다. 더욱이, 발광소자가 전류 누출 등에 의해서 파괴되는 경우도 있어 생산 수율이 저하하게 된다. In a solution using a transparent electrode, a technique employed to increase the light extraction efficiency from the semiconductor crystal to the atmosphere is to form irregularities on the light extraction surface of the semiconductor. Methods such as dry etching, wet etching, dicing, scribing with diamond needles, and laser scribing may be employed to form irregularities on the semiconductor surface. However, in the case of performing such processing on a semiconductor material, the semiconductor layer is damaged due to the strain caused by this processing; As a result, even if the light extraction efficiency is increased by this processing, the internal quantum efficiency is reduced, and eventually the luminous intensity cannot be increased. In addition, the light emitting element may be destroyed due to leakage of current, resulting in a decrease in production yield.
상기 상황의 점에서, 광추출 효율을 향상시키기 위한 요철이 형성되는 층을 반도체층 상에 형성하여, 광추출 효율을 향상시키는 기술이 제안되어 있다(예컨대, 일본 특허공개 2000-196152호 공보). 이 기술에 따르면, 반도체층 자체 뿐만 아니라 반도체층 상에 형성된 투명 재료층 상에도 요철이 형성되어 있기 때문에, 반도체에 손상을 일으키지 않고 광추출 효율이 증대될 수 있다. 그러나, 일본 특허공개 2000-196152호 공보에 개시되어 있는 것은 구체적으로 광투과성 전극을 사용하는 형태의 소자에 관한 발명이다. 또한, 이 일본 특허공개 2000-196152호 공보에는 폴리카보네이트, 질화규소, 산화인듐, 산화니오브, 산화안티몬, 산화지르코늄, 산화세륨, 산화티탄, 황화아연, 산화비스무트 등이 요철이 형성되는 층을 형성하는데 사용되는 투명 재료의 예로서 개시되어 있다.In view of the above situation, a technique for improving the light extraction efficiency by forming a layer on which the unevenness for improving the light extraction efficiency is formed is proposed (for example, Japanese Patent Application Laid-Open No. 2000-196152). According to this technique, since the unevenness is formed not only on the semiconductor layer itself but also on the transparent material layer formed on the semiconductor layer, the light extraction efficiency can be increased without causing damage to the semiconductor. However, what is disclosed in Unexamined-Japanese-Patent No. 2000-196152 is the invention regarding the element of the form using a light transmissive electrode specifically. In addition, Japanese Patent Application Laid-Open No. 2000-196152 discloses a layer in which polycarbonate, silicon nitride, indium oxide, niobium oxide, antimony oxide, zirconium oxide, cerium oxide, titanium oxide, zinc sulfide, bismuth oxide, and the like are formed. An example of a transparent material used is disclosed.
종래의 반도체 소자와 같은 박막의 적층구조인 경우에는, 다중 반사가 광추출 효율을 저감시키는 작용을 하는 인자 중 하나이다. 즉, 다중 반사는 기판의 전면과 후면, 유전상수가 다른 층 사이의 계면, 및 반사막이 형성되어 있는 표면 등의 표면에서 발생하고, 이 발생된 광은 투명 재료를 통과할 때에 그 재료에 인한 흡수에 의해서 감쇠된다.In the case of a laminated structure of a thin film such as a conventional semiconductor device, multiple reflections are one of the factors that reduce the light extraction efficiency. That is, multiple reflections occur at the front and rear surfaces of the substrate, the interface between the layers having different dielectric constants, and the surface on which the reflective film is formed, and the generated light is absorbed by the material as it passes through the transparent material. Attenuated by.
플립칩의 경우에는, 다중 반사가 반사 전극 및 반도체와 기판 사이의 계면에서 발생하여, 이들 다중 반사가 광추출 효율을 저감시킨다. 그러므로, 상기 반사면 중 어느 하나에 요철을 형성함으로써 이러한 다중 반사를 회피하는 구조를 형성할 필요가 있다.In the case of flip chips, multiple reflections occur at the interface between the reflective electrode and the semiconductor and the substrate, and these multiple reflections reduce the light extraction efficiency. Therefore, it is necessary to form a structure that avoids such multiple reflections by forming irregularities on any of the reflective surfaces.
한 방법은, 결정을 성장시킨 기판 상에 요철을 형성함으로써 기판과 반도체 사이의 계면에 요철을 형성하는 것이다(예컨대, 일본 특허공개 2002-164296호 공보). 그러나, 이 방법에 의하면, 결장이 성장되는 기판에는 요철이 형성되어 있어야 하기 때문에, 웨이퍼 내에 클린 미러상 결정필름을 균일하고 안정하게 형성하는 것이 곤란하게 된다. 다른 방법은, 반사 전극면 상에 요철을 형성하는 것이다(예컨대, 미국특허 제6,563,142호 참조). 그러나, 종래 기술의 플립칩 전극에 있어서, 콘택트 금속은 반사금속으로서 작용하도록 되어 있거나 또는 콘택트 금속은 극히 얇기 때문에, 반사 전극면에 요철을 형성하기 위해서는 반도체 표면을 가공해야만 한다. 상술하였듯이, 반도체 표면에 이러한 가공을 행하면, 내부양자 효율이 저하되어, 발광 출력이 소망한 바와 같이 증가할 수 없다.One method is to form irregularities on the interface between the substrate and the semiconductor by forming the irregularities on the substrate on which the crystal is grown (for example, Japanese Patent Laid-Open No. 2002-164296). However, according to this method, since irregularities must be formed in the substrate on which the colon is grown, it becomes difficult to form a clean mirror crystal film uniformly and stably in the wafer. Another method is to form irregularities on the reflective electrode surface (see, eg, US Pat. No. 6,563,142). However, in the prior art flip chip electrodes, since the contact metal is supposed to act as a reflective metal or the contact metal is extremely thin, the semiconductor surface must be processed to form irregularities on the reflective electrode surface. As described above, when such processing is performed on the semiconductor surface, the internal quantum efficiency is lowered, and the light emission output cannot be increased as desired.
본 발명의 목적은 상기 문제를 해결하고, 우수한 광추출 효율을 달성하는 반사성 양극을 갖는 질화갈륨계 화합물 반도체 발광소자를 제공하는 것이다.An object of the present invention is to provide a gallium nitride compound semiconductor light emitting device having a reflective anode which solves the above problems and achieves excellent light extraction efficiency.
본 발명에 있어서, "투명한 또는 광학적으로 투과성인"이란 300~600nm의 파장범위의 광에 대해서 투과성인 것을 의미한다.In the present invention, "transparent or optically transmissive" means transmissive to light in the wavelength range of 300 to 600 nm.
본 발명은 다음을 제공한다:The present invention provides:
(1) 기판 상에 n형 반도체층, 발광층, 및 p형 반도체층을 포함하는 질화갈륨계 화합물 반도체 층구조를 갖는 질화갈륨계 화합물 반도체 발광소자로서: 상기 p형 반도체층 상에 형성된 양극은 투명 재료층 및 상기 투명 재료층 상에 형성된 반사성 금속층을 포함하는 반사성 양극이고, 기판의 이면이 요철을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.(1) a gallium nitride compound semiconductor light emitting device having a gallium nitride compound semiconductor layer structure including an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a substrate, wherein the anode formed on the p-type semiconductor layer is transparent A gallium nitride compound semiconductor light emitting device comprising: a reflective anode comprising a material layer and a reflective metal layer formed on the transparent material layer;
(2) 상기 투명 재료층은 도전성 재료를 함유하는 것을 특징으로 하는 (1)에 기재된 질화갈륨계 화합물 반도체 발광소자.(2) The gallium nitride compound semiconductor light emitting device according to (1), wherein the transparent material layer contains a conductive material.
(3) 상기 투명 재료층은 비도전성 재료를 함유하는 것을 특징으로 하는 (1) 또는 (2)에 기재된 질화갈륨계 화합물 반도체 발광소자.(3) The gallium nitride compound semiconductor light emitting device according to (1) or (2), wherein the transparent material layer contains a non-conductive material.
(4) 상기 투명 재료층은 p형 반도체층과 접촉하여 있고, 양극 접촉층으로서 기능하는 것을 특징으로 하는 (2)에 기재된 질화갈륨계 화합물 반도체 발광소자.(4) The gallium nitride compound semiconductor light emitting device according to (2), wherein the transparent material layer is in contact with the p-type semiconductor layer and functions as an anode contact layer.
(5) 상기 투명 재료층과 상기 p형 반도체층 사이에 양극 접촉층이 개재되어 있는 것을 특징으로 하는 (1)에 기재된 질화갈륨계 화합물 반도체 발광소자.(5) A gallium nitride compound semiconductor light-emitting device according to (1), wherein an anode contact layer is interposed between the transparent material layer and the p-type semiconductor layer.
(6) 상기 투명 재료층은 ITO, TiO2, ZnO, ZnS, Bi2O3, MgO, ZnAlO 및 SnO2로 이루어진 군에서 선택되는 하나 이상의 재료로 형성된 것을 특징으로 하는 (2) 내지 (5) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.(6) The transparent material layer is formed of at least one material selected from the group consisting of ITO, TiO 2 , ZnO, ZnS, Bi 2 O 3 , MgO, ZnAlO and SnO 2 (2) to (5) The gallium nitride compound semiconductor light emitting element according to any one of the above.
(7) 상기 투명 재료층은 ITO, ZnO, MgO, ZnAlO 및 SnO2로 이루어진 군에서 선택되는 하나 이상의 재료로 형성된 것을 특징으로 하는 (6)에 기재된 질화갈륨계 화합물 반도체 발광소자.(7) The gallium nitride compound semiconductor light-emitting device according to (6), wherein the transparent material layer is formed of at least one material selected from the group consisting of ITO, ZnO, MgO, ZnAlO, and SnO 2 .
(8) 상기 반사성 금속층은 Ag, Al, Fe, Cr, Ti, Co, Li, Pd, Os, Ru, Pt, Rh 및 Ir로 이루어진 군에서 선택되는 1종 이상의 금속, 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 (1)~(7) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.(8) The reflective metal layer comprises at least one metal selected from the group consisting of Ag, Al, Fe, Cr, Ti, Co, Li, Pd, Os, Ru, Pt, Rh and Ir, or at least one of these metals. The gallium nitride compound semiconductor light emitting element according to any one of (1) to (7), which is formed of an alloy to contain.
(9) 상기 반사성 금속층은 Ag, Al, Fe, Pt, Rh 및 Ir로 이루어진 군에서 선택되는 1종 이상의 금속, 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 (8)에 기재된 질화갈륨계 화합물 반도체 발광소자.(9) The reflective metal layer described in (8), wherein the reflective metal layer is formed of at least one metal selected from the group consisting of Ag, Al, Fe, Pt, Rh, and Ir, or an alloy containing at least one of these metals. Gallium nitride compound semiconductor light emitting device.
(10) 상기 반사성 금속층은 Ag 및 Al에서 선택되는 1종 이상의 금속 또는 이들 금속 중 하나 이상을 함유하는 합금으로 형성된 것을 특징으로 하는 (9)에 기재된 질화갈륨계 화합물 반도체 발광소자.(10) The gallium nitride compound semiconductor light-emitting device according to (9), wherein the reflective metal layer is formed of at least one metal selected from Ag and Al or an alloy containing at least one of these metals.
(11) 상기 반사성 금속층은 투명 재료층과 대면하는 그 표면에 요철이 형성되어 있는 것을 특징으로 하는 (1)~(10) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.(11) The gallium nitride compound semiconductor light-emitting device according to any one of (1) to (10), wherein the reflective metal layer is formed with irregularities on its surface facing the transparent material layer.
(12) 상기 투명 재료층은 반사성 금속층과 대면하는 그 표면에 요철이 형성되어 있는 것을 특징으로 하는 (11)에 기재된 질화갈륨계 화합물 반도체 발광소자.(12) The gallium nitride compound semiconductor light-emitting device according to (11), wherein the transparent material layer is formed with irregularities on its surface facing the reflective metal layer.
(13) 상기 요철이 스트라이프 패턴으로 형성되어 있는 것을 특징으로 하는 (11) 또는 (12)에 기재된 질화갈륨계 화합물 반도체 발광소자.(13) The gallium nitride compound semiconductor light-emitting device according to (11) or (12), wherein the irregularities are formed in a stripe pattern.
(14) 상기 요철이 도트상 또는 격자상 패턴으로 형성되어 있는 것을 특징으로 하는 (11) 또는 (12)에 기재된 질화갈륨계 화합물 반도체 발광소자.(14) The gallium nitride compound semiconductor light-emitting device according to (11) or (12), wherein the irregularities are formed in a dot or lattice pattern.
(15) 상기 요철이 랜덤 형상으로 형성되어 있는 것을 특징으로 하는 (11) 또는 (12)에 기재된 질화갈륨계 화합물 반도체 발광소자.(15) The gallium nitride compound semiconductor light-emitting device according to (11) or (12), wherein the irregularities are formed in a random shape.
(16) 상기 요철이 곡면으로 형성되어 있는 것을 특징으로 하는 (11)~(15) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.(16) The gallium nitride compound semiconductor light-emitting device according to any one of (11) to (15), wherein the irregularities are formed in a curved surface.
(17) 상기 요철이 기판 표면에 대해 경사진 평면으로 형성되어 있는 것을 특징으로 하는 (11)~(15) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.(17) The gallium nitride compound semiconductor light-emitting device according to any one of (11) to (15), wherein the unevenness is formed in a plane inclined with respect to the substrate surface.
(18) 상기 경사진 평면은 기판 표면에 대해서 5~85도의 각도를 이루는 것을 특징으로 하는 (17)에 기재된 질화갈륨계 화합물 반도체 발광소자.(18) The gallium nitride compound semiconductor light emitting device according to (17), wherein the inclined plane forms an angle of 5 to 85 degrees with respect to the substrate surface.
(19) 상기 요철의 높이차가 0.01~ 10㎛인 것을 특징으로 하는 (11)~(18) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자.(19) The gallium nitride compound semiconductor light emitting device according to any one of (11) to (18), wherein the height difference of the unevenness is 0.01 to 10 µm.
(20) (1)~(19) 중 어느 하나에 기재된 질화갈륨계 화합물 반도체 발광소자를 포함하는 것을 특징으로 하는 램프.(20) A lamp comprising the gallium nitride compound semiconductor light emitting device according to any one of (1) to (19).
본 발명의 질화갈륨계 화합물 반도체 발광소자는, 반도체층의 결정성이 우수하고, 또한 발광층으로부터 발광된 광을 소자 내에서 다중 반사시키지 않고 효율적으로 외부로 추출시킴으로써 광추출 효율이 우수하기 때문에, 극대의 발광 출력을 달성한다.The gallium nitride compound semiconductor light emitting device of the present invention is excellent in crystallinity of the semiconductor layer and is excellent in light extraction efficiency by efficiently extracting light emitted from the light emitting layer to the outside without multiple reflection in the device. Achieve the luminous output.
도 1은 실시예 1에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 단면을 나타내는 개략도이다.
도 2는 실시예 1 및 2에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 평면도를 나타내는 개략도이다.
도 3은 실시예 1 및 2에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 투명 재료층의 평면도를 나타내는 개략도이다.
도 4는 투명 재료층의 표면에 형성된 요철 패턴의 일례를 나타내는 평면도이다.
도 5는 도 4에 있어서의 X-Y 선을 따라 취한 단면도이다.
도 6은 투명 재료층의 표면 상에 형성된 요철 패턴의 다른 일례를 나타내는 평면도이다.
도 7은 도 6에 있어서의 X-Y 선을 따라 취한 단면도이다.
도 8은 투명 재료층의 표면 상에 형성된 요철 패턴의 다른 일례를 나타내는 평면도이다.
도 9는 도 8에 있어서의 X-Y 선을 따라 취한 단면도이다.
도 10은 테이퍼된 레지스트를 사용한 드라이 에칭의 가공순서를 나타내는 개략도이다.
도 11은 실시예 2에서 제조한 본 발명의 질화갈륨계 화합물 반도체 발광소자의 단면을 나타내는 개략도이다.1 is a schematic view showing a cross section of a gallium nitride compound semiconductor light emitting device of the present invention prepared in Example 1. FIG.
2 is a schematic view showing a plan view of a gallium nitride compound semiconductor light emitting device of the present invention prepared in Examples 1 and 2. FIG.
3 is a schematic view showing a plan view of a transparent material layer of a gallium nitride compound semiconductor light emitting device of the present invention prepared in Examples 1 and 2. FIG.
4 is a plan view showing an example of an uneven pattern formed on the surface of the transparent material layer.
FIG. 5 is a cross-sectional view taken along the line XY in FIG. 4.
6 is a plan view showing another example of the uneven pattern formed on the surface of the transparent material layer.
FIG. 7 is a cross-sectional view taken along the line XY in FIG. 6.
8 is a plan view showing another example of the uneven pattern formed on the surface of the transparent material layer.
9 is a cross-sectional view taken along the line XY in FIG. 8.
Fig. 10 is a schematic diagram showing a processing procedure of dry etching using a tapered resist.
FIG. 11 is a schematic view showing a cross section of a gallium nitride compound semiconductor light emitting device of the present invention prepared in Example 2. FIG.
본 발명에 따른 질화갈륨계 화합물 반도체 발광소자는 플립칩형 소자 구조를 갖고, 그 양극은 투명 재료층 및 반사성 금속층을 포함한다. 투명 재료층에는 ITO 또는 ZnO와 같은 도전성 투명 산화물을 사용할 수 있다. 또는, SiO2 또는 SiN과 같은 비도전성 투명 재료를 투명 재료층에 사용해도 좋다. 후자의 경우에는, 반도체와 전기적으로 접촉하는 양극 접촉층이 반도체와 접촉하도록 형성되는 것이 필수이다.The gallium nitride compound semiconductor light emitting device according to the present invention has a flip chip type device structure, and the anode includes a transparent material layer and a reflective metal layer. A conductive transparent oxide such as ITO or ZnO can be used for the transparent material layer. Alternatively, a non-conductive transparent material such as SiO 2 or SiN may be used for the transparent material layer. In the latter case, it is essential that the anode contact layer in electrical contact with the semiconductor be formed in contact with the semiconductor.
반사성 금속층은 반도체와는 반대측의 투명 재료층의 표면 상에 형성되고, 상기 반사성 금속층의 광반사면에는 상기 투명 재료층과의 매칭면에 형성된 요철 때문에 요철을 갖는다. 즉, 상기 요철은 반도체층 상에 직접적으로 형성되어 있지 않고, 반도체층 또는 양극 접촉층 상에 적층되는 투명 재료층 상에 형성되고, 이렇게 가공된 투명 재료층 상에 반사성 금속층이 형성되고; 이러한 구조에 의해서, 내부양자 효율이 저감되지 않고 광추출 효율을 증가시킬 수 있게 된다.The reflective metal layer is formed on the surface of the transparent material layer opposite to the semiconductor, and the light reflection surface of the reflective metal layer has irregularities due to the irregularities formed on the matching surface with the transparent material layer. That is, the unevenness is not formed directly on the semiconductor layer, but is formed on the transparent material layer laminated on the semiconductor layer or the anode contact layer, and the reflective metal layer is formed on the thus processed transparent material layer; With this structure, the light extraction efficiency can be increased without reducing the internal quantum efficiency.
요철이 형성된 투명 재료층은 양극 접촉층으로 작용하도록 할 수 있다. 중요한 것은, 투명 재료층이 충분한 광투과성을 갖고, 어느 정도의 두께를 갖고, 다중 반사를 회피할 수 있을 정도로 기하학적 패턴을 갖도록 형성하는 것이다. 투명 재료층의 두께는 50nm~ 10㎛의 범위 내에 있는 것이 바람직하다. The uneven transparent layer of material may serve as an anode contact layer. It is important to form the transparent material layer so that it has a sufficient light transmittance, has a certain thickness, and has a geometric pattern to avoid multiple reflections. It is preferable that the thickness of a transparent material layer exists in the range of 50 nm-10 micrometers.
본 명세서에서 사용한 "투명" 또는 "광투과성"이란, 상기 재료가 반드시 전파장 영역에서 100%의 광투과율을 갖는 것을 의미하는 것이 아니라, 반도체 내에서 발생한 광을 외부로 전달하는 능력을 갖는 것을 의미한다. 따라서, 상기 용어는, 막이 발광 파장에 대해 50% 이상의 광투과율을 갖도록 재료와 두께를 제어하여 제조한 막에 대하여 사용한다. As used herein, "transparent" or "transparent" does not necessarily mean that the material has a light transmittance of 100% in the full-wave region, but rather has the ability to transmit light generated in the semiconductor to the outside. do. Thus, the term is used with respect to a film produced by controlling the material and thickness such that the film has a light transmittance of 50% or more with respect to the emission wavelength.
도 1은 실시예 1에서 제조한 본 발명의 플립칩형 질화갈륨계 화합물 반도체발광소자의 단면을 나타낸 개략도이다. 부호 10은 플립칩용 양극이고, 양극 접촉층으로서도 작용하는 투명 재료층(12), 반사성 금속층(13), 오버코트층(14) 및 본딩층(15)을 포함한다. 도전성 투명 재료(실시예 1에서는 ITO)로 이루어지고, 또한 양극 접촉층으로도 작용하는 투명 재료층(12)의 최상면 상에 요철이 형성되어 있다. 부호 1은 기판이다. 부호 2는 GaN계 화합물 반도체층이고, n형 반도체층(3), 발광층(4) 및 p형 반도체층(5)을 포함한다. 부호 6은 버퍼층이고, 부호 20은 음극이다. 1 is a schematic view showing a cross section of a flip chip gallium nitride compound semiconductor light emitting device of the present invention prepared in Example 1.
어느 종류의 도전성 투명 재료를 투명 재료층(12)에 사용해도 좋다. 예컨대, 상술한 일본 특허공개 2000-196152호 공보에 열거된 재료를 사용해도 좋다(일본 특허공개 2000-196152호 공보에는, 요철이 형성되는 층을 형성하는데 사용하는 투명 재료의 예로서, 폴리카보네이트, 질화규소, 산화인듐, 산화니오브, 산화안티몬, 산화지르코늄, 산화세륨, 산화티탄, 황화아연 및 산화비스무트 등이 개시되어 있다). 그 중에서, ITO, TiO2, ZnO, ZnS, Bi2O3, MgO, ZnAlO 및 SnO2 등의 도전성이 높은 투명 재료가 바람직하다. 이들 중에서도, ITO, ZnO, MgO, ZnAlO 및 SnO2이 더욱 바람직하다. 특히, ITO 및 ZnO는 우수한 투명성과 도전성을 갖고, 저렴한 재료이므로, 본 발명에 사용하기에 적합하다.Any kind of conductive transparent material may be used for the
바람직하게는, 투명 재료층의 두께는 50nm~10㎛인 것이 바람직하다. 두께가 50nm 미만이면, 광추출 효율 향상에 유효한 요철을 형성할 수 없다. 10㎛을 초과하면, 광투과성이 현저하게 저하되어, 발광 출력이 저하하게 된다. 두께는 100nm~5㎛의 범위내가 더욱 바람직하다. Preferably, it is preferable that the thickness of a transparent material layer is 50 nm-10 micrometers. If the thickness is less than 50 nm, the unevenness effective for improving the light extraction efficiency cannot be formed. When it exceeds 10 micrometers, light transmittance will fall remarkably and light emission output will fall. The thickness is more preferably in the range of 100 nm to 5 µm.
도 11은 투명 재료층이 비도전성 재료로 형성된 실시예 2에서 제조한 질화갈륨계 화합물 반도체 발광소자의 단면을 나타내는 개략도이다. 도 1의 경우에서와 같이, 부호 10은, 양극 접촉층(11), 투명 재료층(12), 반사성 금속층(13), 오버코트층(14) 및 본딩층(15)을 포함하는 양극이다. 부호 1은 기판이다. 부호 2는, n형 반도체층(3), 발광층(4)및 p형 반도체층(5)을 포함하는 GaN계 화합물 반도체층이다. 부호 6은 버퍼층이고, 20은 음극이다. 투명 재료층(12)의 최상면에는 요철이 형성되어 있다. Fig. 11 is a schematic view showing a cross section of a gallium nitride compound semiconductor light emitting device prepared in Example 2, wherein the transparent material layer is formed of a non-conductive material. As in the case of FIG. 1,
도 11에 나타나 있는 바와 같이, 투명 재료층(12)이 비도전성 재료로 형성된 경우, 도전성 투명 재료로 형성된 양극 접촉층(11)을 형성하는 것이 필수이다. 구동전압을 저감하는 관점에서, 투명 재료층은 연속층으로 이루어지는 것이 아니라, 그 일부를 제거하여 아래에 있는 양극 접촉층(11)을 노출시켜서 그 위에 있는 반사성 금속층(13)과 접촉하도록 형성되는 것이 바람직하다. 즉, 본딩층(15)으로부터 전극에 주입된 전류를 양극 접촉층(11)을 통해 균일하게 통전시키기 위해서는, 절연재료로 이루어진 투명 재료층(12)이 양극 접촉층(11)의 전면에 걸쳐 형성되어 있지 않고, 반사성 금속층(13)이 여기저기에서 양극 접촉층(11)과 접촉하도록 형성되어 있는 것이 바람직하다. As shown in FIG. 11, when the
투명 재료층에는 어느 종류의 비도전성 투명 재료를 사용해도 좋다. 예컨대, 상기 일본 특허공개 2000-193152호 공보에 열거된 재료를 사용해도 좋다. 그 중에서, SiO2, Si3N4 및 CaF2와 같은 도전성이 낮은 투명 재료가 바람직하다.Any kind of nonconductive transparent material may be used for the transparent material layer. For example, the materials listed in Japanese Patent Laid-Open No. 2000-193152 may be used. Among them, transparent materials having low conductivity, such as SiO 2 , Si 3 N 4, and CaF 2 , are preferable.
일반적으로, 투명성이 높은 재료는 비도전성인 경우가 많고, 이러한 재료를 사용하고 싶을 경우에는, 양극 접촉층을 형성함으로써 발광 출력을 증가시킬 수 있다.In general, materials with high transparency are often non-conductive, and when such materials are desired, the light emission output can be increased by forming an anode contact layer.
비도전성 투명 재료층의 두께는 도전성 투명 재료층과 마찬가지로, 10nm~10㎛인 것이 바람직하다. 두께가 10nm 미만이면, 광추출 효율 향상에 유효한 요철을 형성할 수 없다. 두께가 10㎛를 초과하면, 광투과성이 현저하게 저하되어, 발광 출력이 저하하게 된다. 100nm~5㎛의 범위내의 두께가 더욱 바람직하다. It is preferable that the thickness of a nonelectroconductive transparent material layer is 10 nm-10 micrometers like a conductive transparent material layer. If the thickness is less than 10 nm, the unevenness effective for improving the light extraction efficiency cannot be formed. When thickness exceeds 10 micrometers, light transmittance will fall remarkably and light emission output will fall. The thickness in the range of 100 nm-5 micrometers is more preferable.
투명 재료층의 표면에 요철을 형성하는 방법은 여러가지가 있다: 한 방법에 있어서는 평탄한 표면을 갖는 투명 재료층을 형성한 후, 투명 재료층의 선택된 일부를 제거하여 오목부를 형성하고, 다른 방법에 있어서는, 투명 재료층의 선택된 일부에 광투과막을 형성하여 볼록부를 형성한다. 또한, 투명 재료층을 형성할 때의 형성조건을 제어하여 요철을 형성해도 좋다. 이들 방법 중에서, 평면의 투명 재료층 중 일부를 선택하여 제거하여 오목부를 형성하는 방법이 표면 형상을 제어하기 쉽기 때문에 바람직하다. There are several methods for forming irregularities on the surface of the transparent material layer: in one method, after forming a transparent material layer having a flat surface, selected portions of the transparent material layer are removed to form recesses, and in another method, The light transmitting film is formed on the selected portion of the transparent material layer to form the convex portion. Moreover, you may form unevenness | corrugation by controlling the formation conditions at the time of forming a transparent material layer. Among these methods, a method of selecting and removing some of the planar transparent material layers to form recesses is preferred because it is easy to control the surface shape.
본 발명에 있어서, 요철은 기판 표면에 대하여 수직한 면만으로 형성되어도 좋고, 또는 기판 표면에 대하여 경사진 평면으로 형성되어도 좋다. 다중 반사를 회피하는 효과는 상기 면이 기판 표면에 대하여 경사진 평면으로 이루어진 요철을 포함하는 경우에 커진다. "기판 표면에 대하여 경사진 평면으로 이루어진 요철"이란, 오목부 또는 볼록부를 이루어진 투명 재료층 표면의 적어도 일부가 기판 표면에 대하여 경사진 평면으로서 이루어진 것을 의미한다.In the present invention, the unevenness may be formed only in a plane perpendicular to the substrate surface, or may be formed in a plane inclined with respect to the substrate surface. The effect of avoiding multiple reflections is increased when the surface includes irregularities made of planes inclined with respect to the substrate surface. By "unevenness made of planes inclined with respect to the substrate surface" is meant that at least a part of the surface of the transparent material layer made of concave portions or convex portions is formed as a plane inclined with respect to the substrate surface.
예컨대, 투명 재료층 상의 요철이 도 4(평면도) 및 도 5(도 4의 XY를 따라 취한 단면도)에 나타나 있는 바와 같이 스트라이프 형상의 볼록부로서 형성된 경우에 있어서; 이 투명 재료층의 경우에는 각 볼록부를 형성하는 투명 재료층의 표면부 A, B 및 C 중, 표면부 A 및 C가 기판 표면에 대하여 경사진 평면으로서 형성되어 있다. 물론, 각 돌출부는 상기 기판 표면에 평행한 면 B를 제거함으로써 면 A 및 C로만 구성되어도 좋고, A 및 C 중 어느 하나가 기판 표면에 수직하게 형성되어도 좋다. 다중 반사를 효과적으로 회피하여 광추출 효율을 향상시키는 관점에서, 각 볼록부는 기판 표면에 대해서 경사진 평면으로만 이루어진 것이 바람직하다. For example, in the case where the unevenness on the transparent material layer is formed as a stripe-shaped convex portion as shown in FIGS. 4 (plan view) and 5 (sectional view taken along XY in FIG. 4); In the case of this transparent material layer, surface parts A and C are formed as the plane inclined with respect to the board | substrate surface among the surface parts A, B, and C of the transparent material layer which form each convex part. Of course, each projection may be composed of only surfaces A and C by removing the surface B parallel to the substrate surface, and either A or C may be formed perpendicular to the substrate surface. In view of improving light extraction efficiency by effectively avoiding multiple reflections, it is preferable that each convex portion is made of only a plane inclined with respect to the substrate surface.
바람직하게는, 상기 기판 표면에 대해서 경사진 각 평면의 각도는 기판 표면에 대하여 5도~85도의 범위 내이다. 상기 경사각이 5도 미만이거나 85도를 초과하면 광추출 효율이 증대하기 어렵다. 바람직하게는, 상기 경사각은 15도~75도의 범위 내이고, 더욱 바람직하게는 30도~60도의 범위 내이다.Preferably, the angle of each plane inclined with respect to the substrate surface is in a range of 5 degrees to 85 degrees with respect to the substrate surface. If the inclination angle is less than 5 degrees or more than 85 degrees, light extraction efficiency is difficult to increase. Preferably, the inclination angle is in the range of 15 degrees to 75 degrees, and more preferably in the range of 30 degrees to 60 degrees.
투명 재료층의 표면 상의 요철은 임의의 적당한 패턴으로 형성될 수 있다. 그 중에서, 상기 스트라이프 패턴이 형성 용이성의 점에서 바람직하다. 이 경우, 스트라이프 형상의 오목부 또는 볼록부의 최대폭은 1㎛~500㎛의 범위내가 바람직하다. 1㎛ 미만이면 패턴이 형성되기 어력게 되고, 500㎛를 초과하면 각 칩표면 내에 충분한 수의 스트라이프를 형성할 수 없다. 더욱 바람직하게는, 상기 폭은 10㎛~100㎛의 범위내이다. 바람직하게는, 스트라이프가 1㎛~500㎛의 피치로 형성된다. 1㎛ 미만이면, 패턴이 형성되기 어려워지고, 500㎛ 초과하면, 각 칩표면 내에 충분한 수의 스트라이프를 형성할 수 없다. 더욱 바람직하게는, 피치는 10㎛~100㎛의 범위내이다. The unevenness on the surface of the transparent material layer may be formed in any suitable pattern. Among them, the stripe pattern is preferable in view of ease of formation. In this case, the maximum width of the striped concave portion or convex portion is preferably in the range of 1 µm to 500 µm. If it is less than 1 mu m, the pattern is hard to be formed. If it exceeds 500 mu m, a sufficient number of stripes cannot be formed in each chip surface. More preferably, the said width is in the range of 10 micrometers-100 micrometers. Preferably, the stripe is formed at a pitch of 1 µm to 500 µm. If it is less than 1 micrometer, it will become difficult to form a pattern, and if it exceeds 500 micrometers, a sufficient number of stripes will not be formed in each chip surface. More preferably, the pitch is in the range of 10 µm to 100 µm.
한편, 요철을 도 6(평면도) 및 도 7(도 6의 XY를 따라 취한 단면도)에 나타나 있는 바와 같은 도트상 볼록부로 형성하는 것이 다중 반사를 효율적으로 회피할 뿐만 아니라, 광을 발광소자 주위의 어느 방향으로부터도 균등하게 추출할 수 있기 때문에 배광 균일성의 관점에서 바람직하다. 스트라이프 패턴에 있어서 스트라이프에 평행한 방향에서의 추출광의 강도가 직각한 방향에서의 것과 다르기 때문에, 상술한 스트라이프 패턴은 배광 균일성의 점에서 도프 패턴에 비해 열화하다. On the other hand, forming the unevenness into the dot-shaped convex portions as shown in FIGS. 6 (plan view) and 7 (sectional view taken along XY in FIG. 6) not only effectively avoids multiple reflections, but also provides light around the light emitting element. Since it can extract evenly from either direction, it is preferable from a light distribution uniformity viewpoint. Since the intensity of the extracted light in the direction parallel to the stripe in the stripe pattern is different from that in the direction perpendicular to the stripe, the above-described stripe pattern is deteriorated compared to the dope pattern in terms of light distribution uniformity.
각 도트상 볼록부의 최대 폭/길이는 1㎛~500㎛의 범위내가 바람직하다. 1㎛ 미만이면 도프패턴을 형성하기 어려워 지고, 500㎛를 초과하면 충분한 수의 도트를 각 칩표면 내에 형성할 수 없다. 더욱 바람직하게는, 폭/길이는 10㎛~100㎛의 범위내이다. 바람직하게는 도트는 1㎛~500㎛의 피치로 형성된다. 1㎛ 미만이면 패턴을 형성하기 어려워지고, 500㎛를 초과하면 충분한 수의 도트를 각 칩표면 내에 형성할 수 없다. 더욱 바람직하게는, 피치는 10㎛~100㎛의 범위내이다.The maximum width / length of each dot-shaped convex part is preferable in the range of 1 micrometer-500 micrometers. If it is less than 1 mu m, it becomes difficult to form a dope pattern. If it exceeds 500 mu m, a sufficient number of dots cannot be formed in each chip surface. More preferably, the width / length is in the range of 10 µm to 100 µm. Preferably, a dot is formed in the pitch of 1 micrometer-500 micrometers. If it is less than 1 µm, it is difficult to form a pattern. If it exceeds 500 µm, a sufficient number of dots cannot be formed in each chip surface. More preferably, the pitch is in the range of 10 µm to 100 µm.
더욱이, 요철을 도 8(평면도) 및 도 9(도 8의 XY를 따라 취한 단면도)에 나타나 있는 바와 같은 격자상 패턴으로 볼록부로서 형성하는 것이 다중 반사를 효율적으로 회피할 수 있고, 또한 요철 패턴의 형성 용이성과 배광 균일성을 동시에 달성할 수 있기 때문에 가장 바람직하다. 이 경우, 각 볼록부의 최대폭은 1㎛~500㎛의 범위내가 바람직하다. 1㎛ 미만이면 패턴을 형성하기 어려워지고, 500㎛를 초과하면 각 칩표면 내에 충분한 수의 볼록부를 형성할 수 없다. 더욱 바람직하게는, 폭은 10㎛~100㎛의 범위내이다. 바람직하게는, 볼록부의 피치는 1㎛~500㎛로 형성된다. 1㎛ 미만이면 패턴을 형성하기 어려워지고, 500㎛를 초과하면 각 칩표면 내에 충분한 수의 볼록부를 형성할 수 없다. 더욱 바람직하게는, 피치는 10㎛~100㎛의 범위내이다. Furthermore, forming the irregularities as convex portions in a lattice pattern as shown in FIGS. 8 (plan view) and 9 (sectional views taken along the XY in FIG. 8) can effectively avoid multiple reflections, and also the uneven patterns It is most preferable because the ease of formation and uniformity of light distribution can be achieved at the same time. In this case, the maximum width of each convex portion is preferably in the range of 1 µm to 500 µm. If it is less than 1 µm, it is difficult to form a pattern. If it exceeds 500 µm, a sufficient number of convex portions cannot be formed in each chip surface. More preferably, the width is in the range of 10 µm to 100 µm. Preferably, the pitch of a convex part is formed in 1 micrometer-500 micrometers. If it is less than 1 µm, it is difficult to form a pattern. If it exceeds 500 µm, a sufficient number of convex portions cannot be formed in each chip surface. More preferably, the pitch is in the range of 10 µm to 100 µm.
투명 재료층 상의 요철은 랜덤 형상으로 형성되어도 좋다. 이 경우, 크기, 폭, 깊이 및 경사각 등을 변화시키면서 요철을 형성한다. 이러한 요철은 위에서 보았을 때 다양한 형상을 갖는다. The unevenness on the transparent material layer may be formed in a random shape. In this case, unevenness is formed while varying the size, width, depth and inclination angle. Such irregularities have various shapes when viewed from above.
이러한 랜덤한 형상은 상술한 방법에서와 같이 막형성 조건을 제어하거나, 또는 드라이 에칭 또는 웨트 에칭과 같은 수단에 의해 최상면을 랜덤하게 가공함으로써 형성될 수 있다. This random shape can be formed by controlling the film forming conditions as in the above-described method, or by randomly processing the top surface by means such as dry etching or wet etching.
투명 재료층 상의 요철을 임의의 적당한 단면형상을 갖도록 형성할 수 있다. 단일 각도를 갖는 측면으로 구성된 삼각형 또는 V자형이 가장 일반적으로 사용되는 형상이지만, 또한 2종의 각도를 갖는 측면으로 구성된 오각형, 3종의 각도를 갖는 측면으로 구성된 칠각형의 형상을 채용해도 좋다. 그러나, 단면이 다종류의 각도로 구성되는 형상은 형성하기 어려워, 수율을 저감시키는 문제를 일으키는 경우가 있다. 가장 유효한 형상은 삼각형 또는 V자형 형상이다. 삼각형 또는 V자형의 상부를 절단함으로써, 기판 표면에 대해서 평행한 측면을 갖는 사다리꼴 형상을 채용해도 좋다. The unevenness on the transparent material layer can be formed to have any suitable cross-sectional shape. A triangle or V-shape composed of side surfaces having a single angle is the most commonly used shape, but a pentagonal shape composed of side surfaces having two angles and a heptagonal shape composed of side surfaces having three angles may be adopted. However, the shape in which a cross section is comprised by various kinds of angles is difficult to form, and may raise the problem of reducing a yield. The most effective shape is a triangle or V-shape. By cutting off the upper part of a triangular or V shape, you may employ | adopt the trapezoid shape which has a side surface parallel to a board | substrate surface.
투명 재료층 상의 요철은 곡면을 포함하는 단면 형상을 갖도록 형성되어도 좋다. 이 경우, 단면형상이 곡면을 포함하는 것이면, 크기, 폭, 깊이, 경사각 등이 다른 요철을 형성해도 좋다. 그 중에서도, 곡면만으로 구성되는 렌즈형상 및 구형상 등의 형상이 다중 반사를 억제하는 관점에서 가장 바람직하다. The unevenness on the transparent material layer may be formed to have a cross-sectional shape including a curved surface. In this case, as long as the cross-sectional shape includes a curved surface, irregularities having different sizes, widths, depths, inclination angles, and the like may be formed. Among them, shapes such as lens shapes and spherical shapes composed only of curved surfaces are most preferable from the viewpoint of suppressing multiple reflections.
또한, 요철간 높이차는 투명 재료층의 두께의 범위내에서 임의로 정해지고; 바람직하게는 높이차는 10nm~10㎛의 범위내가 바람직하고, 100nm~5㎛의 범위내가 더욱 바람직하고, 200nm~1㎛의 범위내가 특히 바람직하다. 10nm 미만에서는, 광추출 효율이 충분히 개선될 수 없다. 한편, 높이차가 너무 크면, 가공 비용이 증대한다.In addition, the uneven height difference is arbitrarily determined within the range of the thickness of the transparent material layer; Preferably, the height difference is preferably in the range of 10 nm to 10 m, more preferably in the range of 100 nm to 5 m, and particularly preferably in the range of 200 nm to 1 m. Below 10 nm, light extraction efficiency cannot be sufficiently improved. On the other hand, when the height difference is too large, the processing cost increases.
투명 재료층의 표면 상에 요철을 형성하기 위한 가공은 임의의 특정 방법에 한정되지 않고, 임의의 적당한 방법을 사용해도 좋다. 한 방법에 있어서, 예컨대 포토리소그래피로서 알려진 기술을 사용하여 상기 층을 패터닝한 후, 드라이 에칭 또는 웨트 에칭을 이용하여 오목부를 형성하고, 남은 부분을 볼록부로서 형성한다. 또한, 다이아몬드 침을 상기 표면 상에 프레스하여 선을 긋는 스크라이빙(scribing)하는 기술 또는 레이저광을 가하여 발생된 열을 이용하여 가공을 행하는 레이저 스크라이빙의 기술도 채용할 수 있다.The processing for forming irregularities on the surface of the transparent material layer is not limited to any particular method, and any suitable method may be used. In one method, after patterning the layer using, for example, a technique known as photolithography, the recess is formed using dry etching or wet etching, and the remaining portion is formed as a convex portion. Moreover, the technique of scribing which draws a diamond needle by pressing it on the said surface, and the technique of the laser scribing which processes using the heat which generate | occur | produced by applying a laser beam can also be employ | adopted.
경사진 면을 갖는 격자상 요철을 형성하는 방법의 일례를 이하에 설명한다. 요철 형성 방법으로 상기한 공지의 기술 중 어느 것을 채용해도 좋고, 또한 상기 방법이 후술하는 예 중 어느 하나에 한정되는 것은 아니다. An example of a method of forming lattice irregularities having an inclined surface will be described below. Any of the above known techniques may be employed as the irregularities forming method, and the method is not limited to any of the examples described later.
우선, 질화갈륨계 화합물 반도체 층구조에 있어서 p형 반도체층 상에 도전성 투명 재료, 예컨대 ITO 막을 균일한 두께로 형성한다. 그 다음, 전면에 걸쳐 레지스트를 도포하고, 이 레지스트를 소망한 패턴으로 노광한다. 여기서, 노광광으로서 비간섭광을 사용한다. 간섭광인 경우에는, 소량의 광이 패턴의 가장자리로부터 내부로 들어갈 수 있어, 이 현상을 이용하여 레지스트막의 패턴 가장자리를 테이퍼 형상으로 형성할 수 있다. 비간섭광은 노광장치의 광원의 위치 또는 샘플의 위치를 이동시킴으로써 발생될 수 있고, 이것에 의해 "아웃 포커스" 상태가 야기된다. First, in the gallium nitride compound semiconductor layer structure, a conductive transparent material such as an ITO film is formed on the p-type semiconductor layer with a uniform thickness. Then, a resist is applied over the entire surface, and the resist is exposed in a desired pattern. Here, non-interfering light is used as exposure light. In the case of interference light, a small amount of light can enter the inside from the edge of the pattern, and this pattern can be used to form the pattern edge of the resist film in a tapered shape. Non-interfering light can be generated by shifting the position of the light source of the exposure apparatus or the position of the sample, thereby causing an "out focus" state.
다른 방법에 있어서, 레지스트를 통상의 것보다 두께를 두껍게 하여 도포한 결과, 레지스트 상에 가해지는 광량이 패턴 가장자리에서 감소하여 테이퍼 형상으로 형성된다. 동일한 결과가 노광광의 양을 저감시키거나 노광시간을 단축함으로써도 달성될 수 있다.In another method, as a result of applying the resist to a thickness thicker than usual, the amount of light applied to the resist is reduced at the edge of the pattern to form a tapered shape. The same result can also be achieved by reducing the amount of exposure light or shortening the exposure time.
패턴 가장자리가 테이퍼된 레지스트 필름을 보호필름으로서 사용하여 드라이 에칭을 가하면, 에칭에 의해서 레지스트 필름의 두께가 저감되기 때문에, 얻어진 오목부의 가장자리도 테이퍼 형상으로 형성된다. 도 10에 이 공정 단계를 경시적으로 나타낸다. 이러한 방법으로, 기판 표면에 대하여 경사진 평면을 가진 오목부(또는 제거되지 않고 남겨진 부분으로부터 보면 볼록부)를 형성할 수 있다. When dry etching is performed using a resist film having a tapered pattern edge as a protective film, the thickness of the resist film is reduced by etching, so that the edge of the concave portion obtained is also tapered. This process step is shown over time in FIG. In this way, it is possible to form a recess (or a convex portion when viewed from the portion left unremoved) having a plane inclined with respect to the substrate surface.
마찬가지로, 상기 패턴은 보호필름으로서 레지스트 필름을 사용하여 웨트 에칭에 의해서도 형성될 수도 있다. 웨트 에칭을 위해 공지의 에칭액을 패터닝할 재료에 맞춰서 선택할 수 있다. Similarly, the pattern may also be formed by wet etching using a resist film as a protective film. Known etchant can be selected according to the material to be patterned for wet etching.
스크라이빙과 같은 공지의 기술을 사용하여 요철을 형성할 수도 있다. 즉, ITO 또는 SiO2막 등의 투명 재료층의 표면을 소망한 테이퍼된 팁을 갖는 다이아몬드 침을 사용하여 세로방향 및/또는 가로방향으로 스크라이빙함으로써, 예컨대 스트라이프 형상 또는 격자 형상의 패턴으로 V자형 오목부(남겨진 미제거된 부분에서 보면 스트라이프 형상 또는 도트상의 볼록부)를 투명 재료층 표면에 형성할 수 있다.It is also possible to form irregularities using known techniques such as scribing. That is, by scribing the surface of a layer of transparent material such as an ITO or SiO 2 film in the longitudinal and / or transverse direction using a diamond needle with the desired tapered tip, for example in a stripe or lattice pattern, V The female concave portion (striped or dot-shaped convex portion seen from the left unremoved portion) can be formed on the transparent material layer surface.
또한, 이러한 패턴의 요철은 레이저 조사에 의해 투명 재료층의 표면을 용융시킴으로써 홈을 커트하는 레이저 스크라이빙과 같은 공지의 기술을 사용함으로써 형성될 수도 있다. In addition, the unevenness of this pattern may be formed by using a known technique such as laser scribing to cut the groove by melting the surface of the transparent material layer by laser irradiation.
반사성 금속층은 투명 재료층 상에 형성된다. 그 결과, 투명 재료층과 대면한 반사성 금속층의 적어도 표면은 투명 재료층 상에 형성된 것과 같은 요철이 형성된다. 이러한 요철이 형성된 표면에 의해 발광층으로부터 광이 반사되므로, 다중 반사가 억제될 수 있다. The reflective metal layer is formed on the transparent material layer. As a result, at least the surface of the reflective metal layer facing the transparent material layer is formed with irregularities as formed on the transparent material layer. Since light is reflected from the light emitting layer by the surface on which the unevenness is formed, multiple reflection can be suppressed.
반사성 금속층에는 반사율이 높은 금속이면 어느 종류의 금속을 사용할 수 있다. 또한, 상기 금속은 상기와 같은 방식으로 형성된 투명 재료와의 양호한 밀착성을 가질 필요가 있다. 여기서, 반사율이 양호한 금속이란, 반사율이 80% 이상인 금속을 가르킨다. 바람직하게는, 반사성 금속층은 Ag, Al, Fe, Cr, Ti, Co, Ni, Pd, Os, Ru, Pt, Rh 및 Ir로 이루어진 군에서 선택된 적어도 1종의 금속 또는 이들 중 적어도 1종을 포함하는 합금이다. 그 중에서도, Ag, Al, Fe, Pt, Rh 및 Ir로 이루어진 군에서 선택된 적어도 1종의 금속 또는 이들 중 적어도 1종을 포함하는 합금이 더욱 바람직하다. 이들 중, Ag 또는 Al, 또는 이들 중 적어도 1종을 포함하는 합금이 특히 바람직하다. As the reflective metal layer, any kind of metal can be used as long as the metal has high reflectance. In addition, the metal needs to have good adhesion with the transparent material formed in the above manner. Here, the metal with good reflectance refers to the metal whose reflectance is 80% or more. Preferably, the reflective metal layer comprises at least one metal selected from the group consisting of Ag, Al, Fe, Cr, Ti, Co, Ni, Pd, Os, Ru, Pt, Rh and Ir or at least one of them. It is an alloy. Among them, at least one metal selected from the group consisting of Ag, Al, Fe, Pt, Rh and Ir or an alloy containing at least one of these is more preferable. Among these, Ag or Al or an alloy containing at least one of them is particularly preferable.
반사성 금속층은 상기와 같은 방식으로 형성된 투명 재료층의 전면을 덮도록 형성되는 것이 바람직하고, 그를 위해서, 반사성 금속층은 어느 정도의 막두께를 갖는 것이 바람직하다. 더욱 구체적으로는, 두께는 10nm 이상인 것이 바람직하고, 더욱 바람직하게는 50nm 이상이다. 그러나, 상기 층이 너무 두껍게 형성되면 가공시간이 불필요하게 길어지므로; 두께는 100㎛ 이하로 하는 것이 바람직하다. 더욱 바람직하게는, 두께는 10㎛ 이하이다. The reflective metal layer is preferably formed so as to cover the entire surface of the transparent material layer formed in the above manner, and for that purpose, the reflective metal layer preferably has a certain film thickness. More specifically, the thickness is preferably 10 nm or more, more preferably 50 nm or more. However, if the layer is formed too thick, the processing time becomes unnecessarily long; It is preferable to make thickness 100 micrometers or less. More preferably, the thickness is 10 micrometers or less.
전자이동(electromigration)하기 쉬운 Ag와 같은 금속을 반사성 금속층에 사용하는 경우에는, 반사성 금속층 상에 오버코트층을 형성하는 것이 바람직하다. 오버코트층은 반사성 금속층보다도 1 사이즈 더 커서, 반사성 금속층을 완전하게 덮는 방식으로 형성되는 것이 바람직하다. 오버코트층에는 전자이동을 방지할 수 있는 재료이면 어느 적당한 재료로 형성되어도 좋다. Rh 또는 Pt와 같은 도전성 재료를 사용하는 것이 바람직하다. SiO2 등의 비도전성 재료를 사용해도 좋지만, 그 경우에는 위에 있는 본딩층과 아래에 있는 반사성 금속층 사이의 전기적 접촉을 제공하기 위해서, 오버코트층을 부분적으로 금속으로 형성하거나, 또는 전자이동에 영향을 주지 않는 방식으로 본딩층과 반사성 금속층을 서로 접촉시키는 것이 필요하다. In the case where a metal such as Ag, which is easy to electromigrate, is used for the reflective metal layer, it is preferable to form an overcoat layer on the reflective metal layer. The overcoat layer is one size larger than the reflective metal layer, and is preferably formed in such a manner as to completely cover the reflective metal layer. The overcoat layer may be formed of any suitable material as long as the material can prevent electron transfer. It is preferable to use a conductive material such as Rh or Pt. Non-conductive materials such as SiO 2 may be used, but in that case the overcoat layer is partially formed of metal or affected by electron transfer to provide electrical contact between the upper bonding layer and the reflective metal layer below. It is necessary to bring the bonding layer and the reflective metal layer into contact with each other in a manner that is not known.
본 발명에 있어서의 양극에는, 도전성 재료로 이루어진 투명한 양극 접촉층을 투명 재료층과 반도체 사이에 전기적 접촉을 제공하기 위해서 반도체(p형 반도체층) 표면과 접촉하도록 형성해도 좋다. 상술한 바와 같이, 투명 재료층이 비도전성 재료로 형성된 경우, 양극 접촉층의 형성이 필수이다. 양극 접촉층에 요구되는 특징으로는 양호한 광투과성, 및 p형 반도체층과의 낮은 접촉저항이다. In the anode according to the present invention, a transparent anode contact layer made of a conductive material may be formed in contact with the surface of a semiconductor (p-type semiconductor layer) in order to provide electrical contact between the transparent material layer and the semiconductor. As described above, when the transparent material layer is formed of a non-conductive material, formation of the anode contact layer is essential. Characteristics required for the anode contact layer are good light transmittance and low contact resistance with the p-type semiconductor layer.
양극 접촉층의 재료로서, 도전성 투명 재료층을 형성하기 위한 상술한 도전성 투명 재료의 어느 것을 사용해도 좋다. 그러나, p형 반도체층과의 접촉저항의 관점으로부터, 니켈(Ni), 금(Au), 백금(Pt), 루테늄(Ru), 오스뮴(Os), 로듐(Rh), 이리듐(Ir), 팔라듐(Pd), 코발트(Co) 및 크롬(Cr) 등의 금속, 또는 이들을 포함하는 합금이 바람직하다. 이들 중에서, Pt는 일함수가 높고, 고온열처리를 실시하지 않더라도 p형 GaN계 화합물 반도체층과의 양호한 오믹 접촉을 얻을 수 있으므로, 특히 바람직하다. As the material of the anode contact layer, any of the above-described conductive transparent materials for forming the conductive transparent material layer may be used. However, from the viewpoint of contact resistance with the p-type semiconductor layer, nickel (Ni), gold (Au), platinum (Pt), ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium Metals, such as (Pd), cobalt (Co), and chromium (Cr), or an alloy containing these are preferable. Among them, Pt is particularly preferable because of its high work function and good ohmic contact with the p-type GaN compound semiconductor layer even without high temperature heat treatment.
양극 접촉층에 상기 금속 중 임의의 것을 사용하는 경우, 막두께는 0.1~7.5nm의 범위내로 유지하는 것이 바람직하다. 두께가 0.1nm 미만이면 안정한 박막을 형성하기 어렵다. 두께가 7.5nm을 초과하면 광투과성이 저하한다. 0.1~5nm 범위의 두께가 더욱 바람직하다. 이어지는, 투명 재료층의 형성에 의한 투과성의 저하와 막형성의 안정성을 고려하면, 두께는 0.5~2.5nm의 범위내가 특히 바람직하다. When using any of the said metals for an anode contact layer, it is preferable to keep film thickness in the range of 0.1-7.5 nm. If the thickness is less than 0.1 nm, it is difficult to form a stable thin film. If the thickness exceeds 7.5 nm, light transmittance is lowered. More preferred is a thickness in the range of 0.1-5 nm. In consideration of the subsequent decrease in permeability due to the formation of the transparent material layer and the stability of film formation, the thickness is particularly preferably in the range of 0.5 to 2.5 nm.
또한, 양극 접촉층을 격자상 패턴 또는 볼업(ball-up)에 의한 산재된 섬형태로 형성될 수 있다. 이렇게 하여 형성된 양극 접촉층에 얇은 영역과 두꺼운 영역을 형성함으로써, 광투과율이 높은 얇은 영역을 형성할 수 있다. In addition, the anode contact layer may be formed in an island shape interspersed by a lattice pattern or a ball-up. By forming thin regions and thick regions in the thus formed anode contact layer, a thin region having a high light transmittance can be formed.
반사성 금속층 또는 오버코트층의 상부에는 와이어, 리드프레임 및 서브마운트와 같은 전류 통전 회로에 접속하기 위한 본딩층을 형성할 수 있다. A bonding layer may be formed on top of the reflective metal layer or overcoat layer for connection to current conducting circuits such as wires, leadframes and submounts.
본딩층을 구성에는, 각종의 공지의 재료 및 구조를 하등 제한없이 사용할 수 있다. 그러나, 반사성 금속층 또는 오버코트층과의 밀착성이 우수한 재료를 사용하는 것이 바람직하고, 두께는 본딩시에 발생하는 응력에 의해서 전극 또는 반도체층에 손상을 야기하지 않도록 충분히 두꺼워야만 한다. 또한, 최상층을 접속하는 재료와의 밀착성이 우수한 재료로 형성되는 것이 바람직하다. 예컨대, Au이다. Various well-known materials and structures can be used for a bonding layer without a restriction | limiting at all. However, it is preferable to use a material excellent in adhesion with the reflective metal layer or the overcoat layer, and the thickness must be thick enough so as not to cause damage to the electrode or the semiconductor layer by the stress generated during bonding. Moreover, it is preferable to be formed from the material excellent in adhesiveness with the material which connects a top layer. For example, Au.
본딩층의 최상면에는 투명 재료층 상에 형성된 요철이 드러나지 않는 것이 바람직하다. 본딩층의 두께를 증가시킴으로써 요철이 눈에 뜨이지 않게 하는 것이 가능하므로, 본딩층의 두께는, 예컨대 400nm 이상으로 형성하는 것이 바람직하다. It is preferable that the unevenness | corrugation formed on the transparent material layer is not revealed in the top surface of a bonding layer. By increasing the thickness of the bonding layer, it is possible to prevent unevenness from being noticeable. Therefore, the thickness of the bonding layer is preferably formed at 400 nm or more, for example.
그러나, 요철이 본딩층의 표면상에 약간 드러나면, 사용되는 조건이나 방법에 따라 접속하는 것이 가능하므로; 이러한 요철이 표면 상에 생기는 것은 반드시 불량을 나타내는 것은 아니다. However, if the unevenness is slightly exposed on the surface of the bonding layer, it is possible to connect according to the conditions or methods used; The occurrence of such irregularities on the surface does not necessarily indicate a defect.
양극 접촉층, 투명 재료층, 반사성 금속층, 오버코트층 및 본딩층 등을 형성하는 막형성법은 임의의 특정 방법에 의해 한정되지 않지만, 공지의 진공증착법 및 스퍼터링법을 사용할 수 있다. 진공증착에는 저항 가열방식 또는 전자 가열방식과 같은 가열방법의 사용을 포함하고, 전자 가열방식은 금속 이외의 재료를 증착시키는데 적합하다. 또한, 원료로서의 화합물을 액상의 형태로 준비해도 좋고, 또한 이 액상 재료를 표면 상에 도포한 후, 적당한 방법으로 처리하여 산화물막을 형성한다. 또한, 우선 금속막을 형성한 후, 이것을 산화하여 산화 재료막을 형성할 수 있다. The film forming method for forming the anode contact layer, the transparent material layer, the reflective metal layer, the overcoat layer, the bonding layer, and the like is not limited by any particular method, but known vacuum deposition methods and sputtering methods can be used. Vacuum deposition includes the use of heating methods such as resistive heating or electronic heating, which are suitable for depositing materials other than metals. In addition, the compound as a raw material may be prepared in a liquid form, and after the liquid material is applied onto the surface, the compound is treated by a suitable method to form an oxide film. In addition, a metal film can be formed first and then oxidized to form an oxidized material film.
상술한 바와 같이 양극이 형성된 질화갈륨계 화합물 반도체층을 기판 상에 형성함으로써 각각 구성된 각종의 층구조는 버퍼층을 개재하여 기판 상에 n형 반도체층, 발광층 및 p형 반도체층으로 이루어진 질화갈륨계 화합물 반도체층이 형성되어 있는 도 1에 나타낸 층구조를 포함하여 종래기술에 공지되어 있고, 또한 공지의 질화갈륨계 화합물 반도체 층구조를 포함하여, 발광소자에 적합한 질화갈륨계 화합물 반도체 층구조이면 하등 제한없이 사용될 수 있다. As described above, various layer structures each formed by forming a gallium nitride compound semiconductor layer on which an anode is formed on a substrate are formed of a gallium nitride compound composed of an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a substrate via a buffer layer. In addition, if it is known in the prior art including the layer structure shown in FIG. 1 in which a semiconductor layer is formed, and it contains a well-known gallium nitride compound semiconductor layer structure, a gallium nitride compound semiconductor layer structure suitable for a light emitting element will be limited. Can be used without
기판에는, 공지의 기판 재료를 하등 제한없이 사용할 수 있고, 예컨대 사파이어 단결정(Al2O3; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 및 Ga2O3 단결정 등의 산화물 단결정; Si단결정; SiC 단결정; GaAs 단결정; AlN 단결정; GaN 단결정; 및 ZrB2 등의 붕소화물 단결정이 열거된다. 기판을 통하여 광을 추출하고 싶은 경우에는 기판은 투명 재료로 형성되어야만 하지만, 소자가 상기 기판을 분리함으로써 플립칩형 소자로서 구성할 수 있기 때문에, 기판은 반드시 투명할 필요는 없다. 기판의 면배향은 임의의 특정 방향으로 한정하지 않는다. 또한, 기판은 저스트 오르엔티드(just oriented) 기판 또는 오프 앵글드(off-angled) 기판이어도 좋다. The substrate, it is possible to use a known substrate materials without lower limits, such as sapphire single crystal (Al 2 O 3; A plane, C plane, M plane, R plane), spinel single crystal (MgAl 2 O 4), ZnO single crystal, LiAlO 2 single crystal, LiGaO 2 single crystal, MgO single crystal and Ga 2 O 3 oxide, such as single crystal single crystal; Si single crystal; SiC single crystal; GaAs single crystal; AlN single crystal; GaN single crystal; And boride single crystals such as ZrB 2 . When light is to be extracted through the substrate, the substrate must be made of a transparent material, but the substrate is not necessarily transparent because the device can be configured as a flip chip type device by separating the substrate. The plane orientation of the substrate is not limited to any particular direction. The substrate may also be a just oriented substrate or an off-angled substrate.
상기 기판 상에 광추출 효율을 증진하기 위해서 요철을 형성할 수도 있다. Concavities and convexities may be formed on the substrate to enhance light extraction efficiency.
한 방법에 있어서, 결정이 성장되는 기판 상에 미리 요철을 형성하고, 그 기판 상에 반도체 결정을 제조한다. 이 경우에는, 클린 미러상의 결정면을 얻는 것이 어렵지만, 양호한 결정면을 얻을 수 있으면, 반사형 전극의 반사면에 형성된 요철과의 상승효과에 의해 보다 큰 광추출 효율을 실현할 수 있다. In one method, irregularities are formed in advance on a substrate on which crystals are grown, and semiconductor crystals are produced on the substrate. In this case, it is difficult to obtain a clean mirror crystal surface, but if a good crystal surface can be obtained, a greater light extraction efficiency can be realized by synergistic effect with irregularities formed on the reflective surface of the reflective electrode.
또한, 요철을 기판의 이면(플립칩으로 소자를 구성하는 경우에는 이면은 광추출면임)에 형성해도 좋다. 이 경우에도, 취급이 곤란하여 제조 수율이 저하할 수 있지만, 반사형 전극의 반사면에 형성된 요철과의 상승효과에 의해 보다 큰 광추출 효율을 달성할 수 있다. In addition, the unevenness may be formed on the back surface of the substrate (the back surface is a light extraction surface when the element is formed of flip chips). In this case as well, handling is difficult and the production yield can be lowered. However, a greater light extraction efficiency can be achieved by synergistic effects with irregularities formed on the reflective surface of the reflective electrode.
n형 반도체층, 발광층 및 p형 반도체층의 구조에 대해서는, 각종의 공지의 구조가 있고, 하등 제한없이 사용될 수 있다. Regarding the structures of the n-type semiconductor layer, the light emitting layer, and the p-type semiconductor layer, there are various known structures and can be used without any limitation.
이들 층을 형성하는데 사용되는 질화갈륨계 화합물 반도체로는, 일반식 AlxInyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)로 표시되는 각종 조성의 반도체가 공지되어 있고, 본 발명에 있어서의 n형 반도체층, 발광층 및 p형 반도체층을 형성하는 질화갈륨계 화합물 반도체로서도, 공지의 것을 포함한 일반식 AlxInyGa1-x-yN(0≤x<1, 0≤y<1,0≤x+y<1)로 표시되는 각종 조성의 반도체를 하등 제한없이 사용할 수 있다. As a gallium nitride compound semiconductor used to form these layers, it is represented by general formula Al x In y Ga 1-xy N (0≤x <1, 0≤y <1, 0≤x + y <1). Semiconductors of various compositions are known, and as the gallium nitride compound semiconductor forming the n-type semiconductor layer, the light emitting layer, and the p-type semiconductor layer in the present invention, a general formula Al x In y Ga 1-xy N including known ones is known. Semiconductors of various compositions represented by (0 ≦ x <1, 0 ≦ y <1,0 ≦ x + y <1) can be used without any limitation.
이러한 질화갈륨계 화합물 반도체의 성장방법은 특별하게 한정되지 않고, MOCVD(유기금속화학 기상 성장법), HVPE(히드라이드 기상 성장법), MBE(분자선 에피택시법) 등 III족 질화물 반도체를 성장시키는 임의의 공지의 방법을 사용할 수 있다. 막두께 제어성 및 양산성의 관점으로부터 MOCVD법이 바람직한 성장방법이다. MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2)가 사용되고, Ga원으로서 트리메틸칼륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI)이 사용되고, V족의 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 등을 사용할 수 있다. 도펀트로서는, n형에는 Si원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge원료로서 게르만(GeH4) 또는 유기 게르마늄 화합물을 사용하고, p형에는 Mg 원료로서, 예컨대 비스(시클로펜타디에닐)마그네슘(Cp2Mg) 또는 비스(에틸시클로펜타디에틸)마그네슘((EtCp)2Mg)이 사용된다. The growth method of such a gallium nitride compound semiconductor is not particularly limited, and group III nitride semiconductors such as MOCVD (organic metal chemical vapor deposition), HVPE (hydride vapor deposition) and MBE (molecular beam epitaxy) can be grown. Any known method can be used. From the viewpoint of film thickness controllability and mass productivity, the MOCVD method is a preferred growth method. In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) is used as the carrier gas, trimethyl potassium (TMG) or triethylgallium (TEG) as the Ga source, trimethyl aluminum (TMA) or triethyl aluminum (Al source) Trimethyl indium (TMI) or triethyl indium (TEI) is used as the TEA) and In source, and ammonia (NH 3 ), hydrazine (N 2 H 4 ), and the like can be used as the N source which is a raw material of Group V. As the dopant, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as the Si raw material, and germane (GeH 4 ) or an organic germanium compound is used as the Ge raw material. Bis (cyclopentadienyl) magnesium (Cp 2 Mg) or bis (ethylcyclopentadiethyl) magnesium ((EtCp) 2 Mg) is used.
기판 상에 n형 반도체층, 발광층 및 p형 반도체층이 이 순서로 형성되어 제조된 질화갈륨계 화합물 반도체의 n형 반도체층에 접촉하여 음극을 형성하기 위해서, 발광층 및 p형 반도체층의 일부를 제거하여 아래에 있는 n형 반도체층을 노출시킨다. 그 후, p형 반도체층의 미제거된 영역 상에 반사성 양극을 형성하고, 노출된 n형 반도체층 상에 음극을 형성한다. 각종 조성물 및 구조의 음극이 공지되어 있고, 공지의 것을 포함한 각종의 조성 및 구조의 임의의 음극을 하등 제한없이 음극으로서 사용할 수 있다. In order to form a cathode by contacting an n-type semiconductor layer of a gallium nitride compound semiconductor manufactured by forming an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer in this order on a substrate, a part of the light emitting layer and the p-type semiconductor layer is formed. It removes and exposes the underlying n-type semiconductor layer. Thereafter, a reflective anode is formed on the unremoved region of the p-type semiconductor layer, and a cathode is formed on the exposed n-type semiconductor layer. Cathodes of various compositions and structures are known, and any cathode of various compositions and structures including known ones can be used as the cathode without any limitation.
실시예Example
다음에, 본 발명을 실시예를 참조하여 더욱 상세하게 설명하지만, 본 발명이 후술하는 실시예에 한정되는 것은 아니다. Next, although this invention is demonstrated in detail with reference to an Example, this invention is not limited to the Example mentioned later.
(실시예 1)(Example 1)
도 1은 본 실시예에서 제조한 질화갈륨계 화합물 반도체 발광소자의 단면을 나타낸 개략도이고, 도 2는 그 평면도를 나타낸 개략도이다. 사파이어 기판(1) 상에 AlN의 버퍼층(6)을 개재함으로써 질화갈륨계 화합물 반도체층(2)을 형성하였다. 질화갈륨계 화합물 반도체층(2)은 두께 8㎛의 언도프 GaN의 베이스층, 두께 2㎛의 Ge도프 n형 GaN 접촉층 및 두께 0.02㎛의 Si도프 n형 In0.1Ga0.9N 클래드층이 이 순서로 형성되어 형성된 n형 반도체층(3); 5층의 두께 16nm의 Si도프 GaN 베리어층 및 5층의 두께 2.5nm의 In0.06Ga0.94N 우물층을 교대로 적층하여, 최후에 최상층 우물층의 상부에 베리어층을 형성함으로써 구성된 다중 양자우물 구조의 발광층(4); 및 두께 0.01㎛의 Mg도프 p형 Al0.07Ga0.93N 클래드층과 두께 0.18㎛의 Mg도프 p형Al0.02Ga0.98N 접촉층을 이 순서로 형성함으로써 형성된 p형 반도체층(5)을 포함한다. p형 AlGaN 접촉층 상에, 두께 500nm의 ITO로 이루어진 투명 재료층(12), 두께 100nm의 Ag로 이루어진 반사성 금속층(13), 두께 500nm의 Rh로 이루어진 오버코트층(14) 및 Au, Ti, Al, Ti 및 Au의 5층 구조(두께는 각각 50nm, 20nm, 10nm, 100nm, 200nm임)의 본딩층(15)을 형성함으로써 양극(10)을 형성하였다. 도 3의 평면도에 나타낸 바와 같이, 투명 재료층(12)의 표면에는 도트상 패턴으로 표면이 경사진 볼록부(16)를 형성하였다. n형 GaN 접촉층 상에 Ti 및 Au의 2층 구조의 음극(20)을 형성하였다. 광추출면은 기판측 상에 위치하였다. FIG. 1 is a schematic view showing a cross section of a gallium nitride compound semiconductor light emitting device manufactured in this embodiment, and FIG. 2 is a schematic view showing a plan view thereof. The gallium nitride
상기 구조에 있어서, n형 GaN 접촉층의 캐리어 농도는 1×1019cm-3이고, n형In0.1Ga0.9N 클래드층의 Si 도핑 농도는 1×1018cm-3이고, GaN 베리어층의 Si 도핑 농도는 1×1017cm-3이고, p형 AlGaN 접촉층의 캐리어 농도는 5×1018cm-3이고, p형 AlGaN 클래드층의 Mg 도핑 농도는 5×1019cm-3이었다. In the above structure, the carrier concentration of the n-type GaN contact layer is 1 × 10 19 cm −3 , and the Si doping concentration of the n-type In 0.1 Ga 0.9 N clad layer is 1 × 10 18 cm −3 , and the GaN barrier layer The Si doping concentration was 1 × 10 17 cm −3 , the carrier concentration of the p-type AlGaN contact layer was 5 × 10 18 cm −3 , and the Mg doping concentration of the p-type AlGaN cladding layer was 5 × 10 19 cm −3 .
질화갈륨계 화합물 반도체층을 형성한 층(도 1의 3~6)은 MOCVD법에 의해 해당 기술분야에 잘 알려진 일반적인 조건 하에서 형성하였다. 양극 및 음극은 다음 순서에 따라 제조하였다. The layers (3 to 6 of FIG. 1) on which the gallium nitride compound semiconductor layer was formed were formed under general conditions well known in the art by MOCVD. The positive electrode and the negative electrode were prepared in the following order.
우선, 반응성 이온에칭에 의해 음극이 형성되는 n형 GaN 접촉층의 부분을 하기 방식으로 노출시켰다.First, the portion of the n-type GaN contact layer in which the cathode is formed by reactive ion etching was exposed in the following manner.
그 다음, 에칭 마스크를 p형 반도체층 상에 형성하였다. 처리 순서는 다음과 같다. 레지스트를 전면에 걸쳐 균일하게 도포한 후, 공지의 리소그래피 기술을 사용하여 양극 영역으로부터 레지스트를 제거하였다. 그 다음, 진공 증착 챔버 내에 상기 구조체를 넣고, 전자빔법을 사용하여 압력 4×10-4Pa 이하에서 Ni 및 Ti를 두께가 각각 약 50nm 및 300nm이 되도록 증착하였다. 그 후, 리프트 오프 기술을 사용하여, 양극 영역 이외의 모든 영역으로부터 금속층과 레지스트를 제거하였다. Next, an etching mask was formed on the p-type semiconductor layer. The processing sequence is as follows. After the resist was evenly applied over the entire surface, the resist was removed from the anode region using known lithography techniques. Then, the structure was placed in a vacuum deposition chamber, and Ni and Ti were deposited to a thickness of about 50 nm and 300 nm, respectively, at a pressure of 4 × 10 −4 Pa or less by using an electron beam method. Then, the lift-off technique was used to remove the metal layer and the resist from all regions other than the anode region.
다음에, 반응성 이온 에칭장치의 에칭 챔버내의 전극 상에 반도체층이 형성되어 있는 기판을 위치시키고, 에칭 챔버를 10-4Pa로 감압한 다음, 에칭가스로서 Cl2를 공급하여 n형 GaN 접촉층이 노출될 때까지 에칭을 행하였다. 에칭 후, 반응성이온 에칭장치로부터 기판을 꺼내고, 상기 에칭 마스크를 질산 및 불화수소산을 사용하여 제거하였다. Next, the substrate on which the semiconductor layer is formed is placed on the electrode in the etching chamber of the reactive ion etching apparatus, the etching chamber is reduced to 10 -4 Pa, and then Cl 2 is supplied as an etching gas to supply the n-type GaN contact layer. Etching was performed until it was exposed. After etching, the substrate was removed from the reactive ion etching apparatus and the etching mask was removed using nitric acid and hydrofluoric acid.
다음에, 공지의 포토리소그래피 기술 및 리프트 오프 기술을 이용하여, 양극이 형성되는 p형 AlGaN 접촉층 영역에만 ITO의 투명 재료층(12)을 형성하였다. 투명 재료층의 형성에서는, 기판을 진공 스퍼터링 챔버 내에 위치시키고, ITO막을 두께 500nm로 증착하였다. Next, using a known photolithography technique and a lift-off technique, the
진공챔버로부터 기판을 꺼낸 후, 투명 재료층의 표면에 요철을 형성하였다.After the substrate was removed from the vacuum chamber, irregularities were formed on the surface of the transparent material layer.
우선, 공지의 리소그래피 기술을 이용하여, 투명 재료층 상에 도트상의 패턴으로 레지스트 막을 형성하였다. 레지스트로서 노광부분이 현상시 용해되는 포지티브 레지스트를 사용하였고, 레지스트를 통상보다 짧은 시간 노광함으로써 마스크 패턴의 가장자리부에 노광부족 영역을 생성하였다. 이러한 노광에 의해, 가장자리 표면이 경사진 레지스트 패턴을 생성하였다.First, using a known lithography technique, a resist film was formed in a dot pattern on the transparent material layer. As the resist, a positive resist in which the exposed portion was dissolved during development was used, and an underexposure region was created at the edge of the mask pattern by exposing the resist for a shorter time than usual. This exposure produced a resist pattern having an inclined edge surface.
상기 레지스트 패턴이 형성된 투명 재료층 상에 드라이 에칭에 의해서 기판에 대해서 경사진 표면을 갖는 도트상의 볼록부를 형성하였다. 각각의 도트상 볼록부는 그 정점이 잘려진 4각 피라미드와 같은 형상을 갖고, 단면이 사다리꼴이고, 상면은 2㎛ 스퀘어이고 저면은 3㎛ 스퀘어이었다. 높이는 약 290nm이고, 5㎛의 간격으로 칩의 측면과 평행한 방향으로 볼록부를 형성하였다. 각 도트상의 볼록부의 경사면과 기판이 이루는 각도는 약 30도이었다.On the transparent material layer in which the said resist pattern was formed, the convex part of the dot which has the surface inclined with respect to the board | substrate was formed by dry etching. Each dot-shaped convex portion was shaped like a quadrangular pyramid whose vertices were cut off, the cross section was trapezoidal, the upper face was 2 탆 square, and the bottom face was 3 탆 square. The height was about 290 nm, and convex portions were formed in a direction parallel to the side surfaces of the chips at intervals of 5 mu m. The angle between the inclined surface of each convex portion on each dot and the substrate was about 30 degrees.
그 후, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행한 후; 같은 방법을 사용하여, 투명 재료층을 완전하게 덮는 방식으로 Ag의 반사성 금속층 (13)을 형성하였다. 반사성 금속층은 증착장치를 이용하여 두께 100nm으로 형성하였다.Thereafter, after the treatment is usually carried out in a procedure known as lift-off; Using the same method, the
그 후, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행하고, 반사성 금속층을 완전하게 덮는 방식으로 Rh의 오버코트층(14)을 형성하였다. 오버코트층은 증착 장치를 이용하여 두께 500nm로 형성하였다. Thereafter, the treatment was usually performed according to a procedure known as lift off, and the
계속해서, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행한 후; 같은 방법을 사용하여, 오버코트층의 상부에 Au로 이루어진 제 1 층, Ti로 이루어진 제 2 층, Al로 이루어진 제 3 층, Ti로 이루어진 제 4 층, Au로 이루어진 제 5 층을 순차적으로 형성하여, 본딩층(15)을 형성하였다. 이렇게 하여, p형 AlGaN 접촉층 상에 양극을 형성하였다. 본딩층은 증착장치를 이용하여 형성하였다.Subsequently, after performing the processing according to a procedure commonly known as lift off; Using the same method, a first layer made of Au, a second layer made of Ti, a third layer made of Al, a fourth layer made of Ti, and a fifth layer made of Au were sequentially formed on the overcoat layer. , The
다음에, 노출된 n형 GaN 접촉층 상에 음극을 이하의 순서에 의해 형성하였다. 레지스트를 전면에 걸쳐 균일하게 도포한 후, 공지된 리소그래피 기술을 사용하여 노출된 n형 GaN 접촉층 상의 음극 부분으로부터 레지스트를 제거한 다음; 통상의 진공증착법을 사용하여 반도체 상에 Ti 및 Au를 이 순서로 각각 두께 100nm 및 200nm로 증착하여 음극을 형성하였다. 그 후, 레지스트를 공지의 방법을 사용하여 제거하였다.Next, a cathode was formed on the exposed n-type GaN contact layer in the following order. After applying the resist uniformly over the entire surface, the resist is removed from the cathode portion on the exposed n-type GaN contact layer using known lithography techniques; Ti and Au were deposited in this order with a thickness of 100 nm and 200 nm, respectively, on the semiconductor using a conventional vacuum deposition method to form a cathode. Thereafter, the resist was removed using a known method.
기판 이면을 연삭 및 연마함으로써 기판 두께를 80㎛까지 저감시킨 후, 양극 및 음극이 형성된 웨이퍼를 레이저 스크라이버를 사용하여 반도체층 측면으로부터 스크라이빙한 후, 압압하여 절단함으로써, 각각 350㎛ 스퀘어의 개별 칩으로 분리하였다. 각 칩을 침첨단의 프로브를 사용하여 전류 20mA를 통전시켜 측정하였더니 순방향 전압은 3.3V이었다.The substrate thickness was reduced to 80 탆 by grinding and polishing the back surface of the substrate, and then the wafer on which the anode and the cathode were formed was scribed from the side of the semiconductor layer using a laser scriber, and then pressed and cut to obtain 350 탆 square, respectively. Separated into individual chips. Each chip was measured by energizing a current of 20 mA using a probe with a needle tip. The forward voltage was 3.3V.
그 다음, 사파이어 기판측이 대면하는 칩을 서브마운트라 불리는 기판 상에 설치하고, 이 칩이 설치된 서브마운트를 TO-18캔 패키지에 설치하고; 테스터에 의해 발광출력을 측정하였더니, 인가전류 20mA에서의 출력은 18mW이었다.Then, a chip facing the sapphire substrate side is placed on a substrate called a submount, and the submount on which the chip is installed is placed in a TO-18 can package; When the light emission output was measured by a tester, the output current at 20 mA was 18 mW.
(비교예 1)(Comparative Example 1)
투명 재료층에 요철을 형성하지 않은 것을 제외하고는, 실시예 1에서와 동일한 방식으로 질화갈륨계 화합물 반도체 발광소자를 제조하였다. 이 제조한 발광소자를 실시예 1과 동일한 방식으로 평가하였더니, 순방향 전압은 3.3V로 동일하였지만, 발광 출력은 8mW이었다.A gallium nitride compound semiconductor light emitting device was manufactured in the same manner as in Example 1, except that no irregularities were formed in the transparent material layer. When the light emitting device thus prepared was evaluated in the same manner as in Example 1, the forward voltage was the same as 3.3 V, but the light emission output was 8 mW.
(실시예 2)(Example 2)
도 11은 본 실시예에서 제조한 질화갈륨계 화합물 반도체 발광소자의 단면을 나타낸 개략도이고, 그 평면도는 실시예 1에서의 도 2의 개략도에 나타낸 것과 동일하다. 실시예 1에서와 같이, AlN의 버퍼층(6)을 개재함으로써, 사파이어 기판(1) 상에 질화갈륨계 화합물 반도체층(2)을 형성하였다.FIG. 11 is a schematic view showing a cross section of a gallium nitride compound semiconductor light emitting device manufactured in this embodiment, and a plan view thereof is the same as that shown in the schematic view of FIG. 2 in Example 1. FIG. As in Example 1, the gallium nitride
본 실시예에 있어서의 양극의 구조는 다음과 같다. p형 AlGaN 접촉층 상에, 두께 20nm의 ITO로 이루어진 양극 접촉층(11), 두께 180nm의 SiO2로 이루어진 투명 재료층(12), 두께 100nm의 Ag로 이루어진 반사성 금속층(13), 두께 500nm의 Rh로 이루어진 오버코트층(14) 및 Au, Ti, Al, Ti 및 Au의 5층 구조(두께는 각각 50nm, 20nm, 10nm, 100nm 및 200nm임)의 본딩층(15)을 형성함으로써 양극(10)을 형성하였다. 실시예 1에서와 같이, 도 3에 나타낸 바와 같이 SiO2의 투명 재료층(12) 상에는 도트상 패턴으로 표면이 경사진 볼록부를 형성하고; 각 볼록부의 높이는 180nm이었고, 아래에 있는 양극 접촉층(11)은 도트상의 볼록부 이외의 부분에서 노출시켜, 반사성 금속층(13)과 접촉하도록 하였다.The structure of the anode in this embodiment is as follows. On the p-type AlGaN contact layer, an anode contact layer 11 made of ITO having a thickness of 20 nm, a
실시예 1에서와 같이, n형 GaN 접촉층 상에는 Ti 및 Au의 2층 구조의 음극(20)을 형성하였다. 광추출면은 기판측 상에 위치하였다.As in Example 1, a
양극은 다음의 순서에 따라 제조하였다. 우선, 실시예 1과 동일한 방식으로 반응성 이온에칭에 의해 음극이 형성되는 n형 GaN 접촉층의 일부를 노출시켰다.The positive electrode was prepared in the following order. First, part of the n-type GaN contact layer in which the cathode was formed by reactive ion etching was exposed in the same manner as in Example 1.
다음에, 공지의 포토리소그래피 기술 및 리프트 오프 기술을 이용하여, ITO의 양극 접촉층(11) 및 SiO2의 투명 재료층(12)을 양극이 형성되는 p형 AlGaN 접촉층의 영역에만 형성하였다. 양극 접촉층 및 투명 재료층의 형성에서는, 기판을 진공 스퍼터링 챔버 내에 위치시키고, ITO막을 두께 20nm로 형성한 다음, SiO2막을 두께 180nm로 형성하였다.Next, using a known photolithography technique and a lift-off technique, the anode contact layer 11 of ITO and the
진공챔버로부터 기판을 꺼낸 후, 투명 재료층에 요철을 형성하였다.After the substrate was removed from the vacuum chamber, irregularities were formed in the transparent material layer.
우선, 공지의 리소그래피의 기술을 이용하여 도트상의 패턴으로 레지스트 막을 형성하였다. 레지스트로서 노광 부분이 현상시 용해되는 포지티브 레지스트를 사용하고, 레지스트 노광시간을 통상 보다 짧게 함으로써 마스크 패턴의 가장자리 부분에 노광부족 영역을 형성하였다. 이 노광에 의해서, 가장자리면이 경사진 레지스트 패턴을 제조하였다. First, a resist film was formed in a dot pattern using a known lithography technique. As the resist, an underexposure region was formed on the edge portion of the mask pattern by using a positive resist in which the exposed portion was dissolved during development and shortening the resist exposure time. By this exposure, the resist pattern whose edge surface was inclined was manufactured.
상기 레지스트 패턴이 형성된 투명 재료층 상에 드라이 에칭에 의해서 기판에 대해서 경사진 표면을 갖는 도트상 볼록부를 형성하였다. 각각의 도트상 볼록부는 그 정점이 잘려진 4각 피라미드와 같은 형상을 갖고, 단면이 사다리꼴이고, 상면은 2㎛ 스퀘어이고 저면은 3㎛ 스퀘어이다. 높이는 약 180nm이고, 볼록부가 형성된 부분 이외에는 SiO2의 투명 재료층의 부분을 제거하여, ITO의 양극 접촉층을 노출시켰다. 볼록부를 5㎛의 간격으로 칩의 측면에 평행한 방향으로 형성하였다. 각 도트상의 볼록부의 경사면이 기판과 이루는 각도는 약 60도이었다.On the transparent material layer in which the said resist pattern was formed, the dot-shaped convex part which has the surface inclined with respect to the board | substrate was formed by dry etching. Each dot-shaped convex portion is shaped like a quadrangular pyramid whose vertices are cut off, the cross section is trapezoidal, the upper surface is 2 탆 square, and the bottom is 3 탆 square. The height was about 180 nm, and portions of the transparent material layer of SiO 2 were removed except the portions where the convex portions were formed, thereby exposing the anode contact layer of ITO. The convex portions were formed in a direction parallel to the side surfaces of the chips at intervals of 5 mu m. The angle which the inclined surface of each convex part on each dot made with a board | substrate was about 60 degree | times.
그 후, 통상적으로 리프트 오프로서 공지된 순서에 따라서 처리를 행한 후; 동일한 기술을 사용하여, 투명 재료층 및 노출된 양극 접촉층을 완전하게 덮는 방식으로 Ag의 반사성 금속층(13)을 형성하였다. 반사성 금속층은 증착 장치를 이용하여 두께 50nm로 형성하였다.Thereafter, after the treatment is usually carried out in a procedure known as lift-off; Using the same technique, a
계속해서, 실시예 1과 동일한 방식으로 오버코트층 및 본딩 패드층을 형성하였다. 이렇게 하여, p형 AlGaN 접촉층 상에 양극(10)을 형성하였다.Subsequently, the overcoat layer and the bonding pad layer were formed in the same manner as in Example 1. In this way, the
다음에, 노출된 n형 GaN 접촉층 상에 음극을 실시예 1과 동일한 방식으로 형성하였다. 기판의 이면을 연삭 및 연마함으로써 기판 두께를 85㎛까지 저감시킨 후, 양극 및 음극이 형성된 웨이퍼를 레이저 스크라이버를 사용하여 반도체층 측면으로부터 스크라이빙한 후, 압압하여 절단하여, 각각 350㎛ 스퀘어의 개개의 칩으로 분리하였다. Next, a cathode was formed on the exposed n-type GaN contact layer in the same manner as in Example 1. After grinding and polishing the back surface of the substrate to reduce the substrate thickness to 85 mu m, the wafer on which the anode and the cathode were formed was scribed from the side of the semiconductor layer using a laser scriber, and then pressed and cut into 350 mu m squares, respectively. Separated into individual chips.
실시예 1과 동일한 방식으로 각 칩을 평가하였더니, 전류인가치 20mA에 있어서의 순방향 전압은 3.4V이었고, 발광 출력은 19.5mW이었다.When the chips were evaluated in the same manner as in Example 1, the forward voltage at the current application value of 20 mA was 3.4 V, and the light emission output was 19.5 mW.
본 발명의 질화갈륨계 화합물 반도체 발광소자는 우수한 광추출 효율을 가지므로, 이 발광 소자로부터 고휘도의 LED 램프를 제조할 수 있고, 조명 용도, 디스플레이 용도 및 백라이트 용도에 유용하다.Since the gallium nitride compound semiconductor light emitting device of the present invention has excellent light extraction efficiency, it is possible to manufacture a high-brightness LED lamp from this light emitting device, and is useful for lighting use, display use, and backlight use.
Claims (20)
상기 p형 반도체층 상에 형성된 양극은 투명 재료층 및 상기 투명 재료층 상에 형성된 반사성 금속층을 포함하는 반사성 양극이고,
기판의 이면이 요철을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광소자.A gallium nitride compound semiconductor light emitting device having a gallium nitride compound semiconductor layer structure including an n type semiconductor layer, a light emitting layer, and a p type semiconductor layer on a substrate:
The anode formed on the p-type semiconductor layer is a reflective anode comprising a transparent material layer and a reflective metal layer formed on the transparent material layer,
A gallium nitride compound semiconductor light emitting device, characterized in that the back surface of the substrate has irregularities.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005195095A JP5030398B2 (en) | 2005-07-04 | 2005-07-04 | Gallium nitride compound semiconductor light emitting device |
| JPJP-P-2005-195095 | 2005-07-04 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087000313A Division KR100967841B1 (en) | 2005-07-04 | 2006-06-30 | Gallium nitride-based compound semiconductor light-emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100020532A true KR20100020532A (en) | 2010-02-22 |
Family
ID=37751113
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107002559A KR20100020532A (en) | 2005-07-04 | 2006-06-30 | Gallium nitride-based compound semiconductor light-emitting device |
| KR1020087000313A KR100967841B1 (en) | 2005-07-04 | 2006-06-30 | Gallium nitride-based compound semiconductor light-emitting device |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087000313A KR100967841B1 (en) | 2005-07-04 | 2006-06-30 | Gallium nitride-based compound semiconductor light-emitting device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5030398B2 (en) |
| KR (2) | KR20100020532A (en) |
| CN (1) | CN100568561C (en) |
| TW (1) | TWI334650B (en) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4867223B2 (en) * | 2005-07-25 | 2012-02-01 | パナソニック株式会社 | Semiconductor light emitting device and lighting device using the same |
| US8026527B2 (en) * | 2007-12-06 | 2011-09-27 | Bridgelux, Inc. | LED structure |
| KR100980649B1 (en) * | 2008-05-20 | 2010-09-08 | 고려대학교 산학협력단 | Light emitting diode and manufacturing method of the same |
| US20100327300A1 (en) * | 2009-06-25 | 2010-12-30 | Koninklijke Philips Electronics N.V. | Contact for a semiconductor light emitting device |
| KR101039886B1 (en) * | 2009-10-21 | 2011-06-09 | 엘지이노텍 주식회사 | Light emitting device and method for fabricating the same |
| JP2011199119A (en) * | 2010-03-23 | 2011-10-06 | Panasonic Corp | Light emitting element, and light emitting device |
| JP5849215B2 (en) * | 2010-06-21 | 2016-01-27 | パナソニックＩｐマネジメント株式会社 | Ultraviolet semiconductor light emitting device |
| US9178116B2 (en) | 2010-06-25 | 2015-11-03 | Toyoda Gosei Co. Ltd. | Semiconductor light-emitting element |
| KR101145891B1 (en) * | 2010-08-04 | 2012-05-15 | 한국광기술원 | Led with retroreflector and the manufacturing method thereof |
| KR101138951B1 (en) * | 2010-08-23 | 2012-04-25 | 서울옵토디바이스주식회사 | Light emitting diode |
| JP5633057B2 (en) * | 2011-02-09 | 2014-12-03 | 豊田合成株式会社 | Semiconductor light emitting device and semiconductor light emitting device |
| JP5582054B2 (en) * | 2011-02-09 | 2014-09-03 | 豊田合成株式会社 | Semiconductor light emitting device |
| JP5949294B2 (en) * | 2011-08-31 | 2016-07-06 | 日亜化学工業株式会社 | Semiconductor light emitting device |
| JP6063220B2 (en) * | 2012-11-21 | 2017-01-18 | スタンレー電気株式会社 | Light emitting element |
| KR102185689B1 (en) | 2014-06-12 | 2020-12-02 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package including the same |
| CN105118905B (en) * | 2015-09-07 | 2017-10-10 | 湘能华磊光电股份有限公司 | A kind of LED core plate electrode and preparation method thereof |
| KR102443694B1 (en) * | 2016-03-11 | 2022-09-15 | 삼성전자주식회사 | Light emitting diode(LED) device for improving current spread characteristics and light extraction efficiency |
| CN107845711A (en) * | 2017-11-03 | 2018-03-27 | 江苏新广联半导体有限公司 | LED flip chip of motor current extension uniformity and preparation method thereof |
| CN116936711B (en) * | 2023-09-19 | 2023-12-15 | 江西兆驰半导体有限公司 | Vertical light emitting diode, preparation method thereof and LED lamp panel |
| CN116960253B (en) * | 2023-09-19 | 2023-12-19 | 江西兆驰半导体有限公司 | Flip light-emitting diode chip and preparation method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11220171A (en) * | 1998-02-02 | 1999-08-10 | Toyoda Gosei Co Ltd | Gallium nitride compound semiconductor device |
| JP3736181B2 (en) * | 1998-05-13 | 2006-01-18 | 豊田合成株式会社 | Group III nitride compound semiconductor light emitting device |
| JP2003243705A (en) * | 2002-02-07 | 2003-08-29 | Lumileds Lighting Us Llc | Light emitting semiconductor method and device |
| JP4123828B2 (en) * | 2002-05-27 | 2008-07-23 | 豊田合成株式会社 | Semiconductor light emitting device |
| JP2004356237A (en) * | 2003-05-27 | 2004-12-16 | Matsushita Electric Works Ltd | Semiconductor light emitting element |
| JP3818297B2 (en) * | 2003-05-27 | 2006-09-06 | 松下電工株式会社 | Semiconductor light emitting device |
| JP4604488B2 (en) * | 2003-12-26 | 2011-01-05 | 日亜化学工業株式会社 | Nitride semiconductor light emitting device and manufacturing method thereof |
| KR100631840B1 (en) * | 2004-06-03 | 2006-10-09 | 삼성전기주식회사 | Nitride semiconductor light emitting device for flip chip |
-
2005
- 2005-07-04 JP JP2005195095A patent/JP5030398B2/en active Active
-
2006
- 2006-06-30 CN CNB2006800241764A patent/CN100568561C/en active Active
- 2006-06-30 KR KR1020107002559A patent/KR20100020532A/en not_active Application Discontinuation
- 2006-06-30 KR KR1020087000313A patent/KR100967841B1/en active IP Right Grant
- 2006-07-03 TW TW95124089A patent/TWI334650B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| JP5030398B2 (en) | 2012-09-19 |
| JP2007013045A (en) | 2007-01-18 |
| CN101213678A (en) | 2008-07-02 |
| CN100568561C (en) | 2009-12-09 |
| TWI334650B (en) | 2010-12-11 |
| KR20080015922A (en) | 2008-02-20 |
| TW200717863A (en) | 2007-05-01 |
| KR100967841B1 (en) | 2010-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100967841B1 (en) | Gallium nitride-based compound semiconductor light-emitting device | |
| US7759690B2 (en) | Gallium nitride-based compound semiconductor light-emitting device | |
| JP5533675B2 (en) | Semiconductor light emitting device | |
| EP2264795B1 (en) | Light emitting diode and manufacturing method thereof | |
| JP2006294907A (en) | Nitride gallium based compound semiconductor luminous element | |
| US7282741B2 (en) | Vertical type nitride semiconductor light emitting diode | |
| TWI425664B (en) | Semiconductor light-emitting device and method for producing the same | |
| KR101060830B1 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device, gallium nitride compound semiconductor light emitting device and lamp using same | |
| US7947995B2 (en) | Gallium nitride-based compound semiconductor light emitting device | |
| US9006792B2 (en) | Light emitting diode element | |
| JP4626306B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| WO2007119619A1 (en) | GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT AND LAMP | |
| JP2008172040A (en) | Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment | |
| EP1677365A2 (en) | Semiconductor light emitting diode having textured structure and method of manufacturing the same | |
| JP4959184B2 (en) | Method for manufacturing nitride-based semiconductor light-emitting device | |
| JP2007073789A (en) | Electrodes for semiconductor light emitting device | |
| JP2013084750A (en) | Method of manufacturing gan-based light-emitting diode | |
| JP5625725B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP2007250714A (en) | Light emitting element | |
| JP2014053614A (en) | Light emitting diode element | |
| KR102110458B1 (en) | Light emitting diode and method for manufacturing the same | |
| JP5234218B1 (en) | Light emitting diode element | |
| JP5234220B1 (en) | Light emitting diode element | |
| KR20110078569A (en) | Light emitting diode and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |