JP2011199119A - Light emitting element, and light emitting device - Google Patents

Light emitting element, and light emitting device Download PDF

Info

Publication number
JP2011199119A
JP2011199119A JP2010066064A JP2010066064A JP2011199119A JP 2011199119 A JP2011199119 A JP 2011199119A JP 2010066064 A JP2010066064 A JP 2010066064A JP 2010066064 A JP2010066064 A JP 2010066064A JP 2011199119 A JP2011199119 A JP 2011199119A
Authority
JP
Japan
Prior art keywords
layer
electrode
light emitting
substrate
side pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010066064A
Other languages
Japanese (ja)
Inventor
Atsunori Hori
篤寛 堀
Hidenori Kamei
英徳 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010066064A priority Critical patent/JP2011199119A/en
Publication of JP2011199119A publication Critical patent/JP2011199119A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element that attains high reliability by suppressing formation of a dent in a reflective electrode during flip-chip mounting, and to provide a light emitting device.SOLUTION: The light emitting element 1 is a composite element having the light emitting element 10 mounted on a sub-mount element 20. The light emitting element 10 includes a substrate 11 with optical transparency, a semiconductor layer 12 formed by laminating an n-type layer 12a, an active layer 12b and a p-type layer 12c on the substrate 11, the reflective electrode 13 laminated on the semiconductor layer 12 and reflecting light from the active layer 12b toward the substrate 11, a stress relaxing electrode 14 laminated on the reflective electrode 13 and absorbing stress generated during mounting on the reflective electrode 13, and a p-side pad electrode 15 laminated on the stress relaxing layer 14. The stress relaxing electrode 14 has less hardness than the p-side pad electrode 15. For example, the p-side pad electrode 15 is formed of an Au layer, and the stress relaxing layer 14 includes at least an Al layer.

Description

本発明は、基板に積層されたｎ型層、活性層、ｐ型層を含む半導体層と、活性層からの光を反射する反射電極と、ｐ側電極とを備えた発光素子および発光装置に関するものである。   The present invention relates to a light emitting element and a light emitting device including a semiconductor layer including an n-type layer, an active layer, and a p-type layer stacked on a substrate, a reflective electrode that reflects light from the active layer, and a p-side electrode. Is.

活性層から出射した光は、光透過性を有する基板方向だけでなく、基板方向とは反対となる方向へも出射する。基板方向とは反対方向へ出射した光を反射する反射電極を備えたフリップチップタイプの発光装置が知られている。例えば、特許文献１には、ｐ型半導体側のコンタクト層に接続する銀（Ａｇ）などからなる第１の金属層と、この第１の金属層の表面及びこの第１の金属層に覆われていないコンタクト層の表面を覆う第２の金属層とによりコンタクト層に接続する電極を形成した発光装置が記載されている。この特許文献１によれば、第２の金属層として、Ｖ（バナジウム）層およびｐ側パッド電極として機能するＡｌ層とを積層したものと、Ｔｉ層およびｐ側パッド電極として機能するＡｕ層とを積層したものとが記載されている。   The light emitted from the active layer is emitted not only in the direction of the substrate having optical transparency but also in the direction opposite to the substrate direction. A flip chip type light emitting device including a reflective electrode that reflects light emitted in a direction opposite to the substrate direction is known. For example, in Patent Document 1, a first metal layer made of silver (Ag) connected to a contact layer on the p-type semiconductor side, the surface of the first metal layer, and the first metal layer are covered. A light emitting device is described in which an electrode connected to the contact layer is formed by a second metal layer covering the surface of the contact layer that is not formed. According to this Patent Document 1, as a second metal layer, a V (vanadium) layer and an Al layer that functions as a p-side pad electrode, and an Au layer that functions as a Ti layer and a p-side pad electrode, Are laminated.

特開平１１−２２０１７１号公報JP-A-11-220171

フリップチップタイプの発光装置は、ｐ側パッド電極を実装基板側に向け、配列されたバンプと呼ばれる突起電極上に載置され、基板側からの超音波の印加や加熱、押圧よりバンプを溶解させて実装基板に接着固定される。   The flip-chip type light emitting device is placed on the bump electrodes called bumps arranged with the p-side pad electrode facing the mounting substrate, and the bumps are dissolved by applying ultrasonic waves, heating, or pressing from the substrate side. To be fixed to the mounting board.

バンプとして、硬度が低い金バンプが用いられることが多いが、基板側からの応力によりｐ側パッド電極には金バンプとの当接点に対して応力が集中するので、この集中した応力が反射電極を凹ませることで、反射電極への圧痕となる。   As the bumps, gold bumps having low hardness are often used. However, stress is concentrated on the contact point with the gold bumps on the p-side pad electrode due to the stress from the substrate side. By denting, it becomes an impression on the reflective electrode.

特許文献１では、ｐ側パッド電極であるＡｌ層やＡｕ層と、反射電極であるＡｇ層との間にＶ層やＴｉ層が形成されているが、Ｖ層やＴｉ層は硬い材質なので、Ａｌ層やＡｕ層の硬度が低くても、Ｖ層やＴｉ層が集中した応力をそのままＡｇ層へ伝え、バンプによる圧痕が反射電極（Ａｇ層）に発生してしまうことが心配される。   In Patent Document 1, a V layer or a Ti layer is formed between an Al layer or Au layer that is a p-side pad electrode and an Ag layer that is a reflective electrode. However, since the V layer and the Ti layer are hard materials, Even if the hardness of the Al layer or Au layer is low, the stress concentrated by the V layer or Ti layer is transmitted as it is to the Ag layer, and there is a concern that indentation due to bumps may occur in the reflective electrode (Ag layer).

圧痕による反射電極の変形により、電流が流れにくくなったり、発光状態のときにバンプの配置位置に影のような凹みが観察されたりするので、輝度への影響が心配され、このような状況では高い信頼性があるとはいいにくい。   Due to the deformation of the reflective electrode due to the indentation, it becomes difficult for the current to flow or a shadow-like dent is observed at the bump placement position in the light emitting state, so there is a concern about the influence on the brightness. It is hard to say that there is high reliability.

そこで本発明は、フリップチップ実装される際に、反射電極に圧痕の発生を抑えることで、高い信頼性を図ることができる発光素子および発光装置を提供することを目的とする。   Therefore, an object of the present invention is to provide a light-emitting element and a light-emitting device that can achieve high reliability by suppressing generation of indentations in a reflective electrode when flip-chip mounting is performed.

本発明の発光素子は、光透過性を有する基板と、前記基板に、ｎ型層、活性層およびｐ型層を積層した半導体層と、前記半導体層に積層され、前記活性層からの光を前記基板方向へ反射する反射電極と、前記反射電極に積層され、実装時の前記反射電極への応力を吸収する応力緩和電極と、前記応力緩和電極に積層されたｐ側パッド電極とを備え、前記応力緩和電極は、前記ｐ側パッド電極の硬度以下のものとしたことを特徴とする。   The light-emitting element of the present invention includes a light-transmitting substrate, a semiconductor layer in which an n-type layer, an active layer, and a p-type layer are stacked on the substrate, stacked on the semiconductor layer, and receives light from the active layer A reflective electrode that reflects toward the substrate; a stress relaxation electrode that is stacked on the reflective electrode and absorbs stress to the reflective electrode during mounting; and a p-side pad electrode that is stacked on the stress relaxation electrode. The stress relaxation electrode has a hardness equal to or lower than that of the p-side pad electrode.

本発明の発光素子によれば、反射電極の凹みによる変形を抑止することで、安定した電流の流れが得られると共に、発光状態において基板側から凹みが観察されることが抑止できるので、フリップチップ実装される際に、反射電極に圧痕の発生を抑えることで、高い信頼性を図ることができる。   According to the light emitting device of the present invention, by suppressing the deformation due to the recess of the reflective electrode, a stable current flow can be obtained, and it is possible to suppress the observation of the recess from the substrate side in the light emitting state. When mounted, high reliability can be achieved by suppressing the generation of indentations in the reflective electrode.

本発明の実施の形態に係る発光素子を用いた発光装置の断面図Sectional drawing of the light-emitting device using the light emitting element which concerns on embodiment of this invention 図１に示す発光装置の回路図Circuit diagram of the light-emitting device shown in FIG.

本願の第１の発明は、光透過性を有する基板と、基板に、ｎ型層、活性層およびｐ型層を積層した半導体層と、半導体層に積層され、活性層からの光を基板方向へ反射する反射電極と、反射電極に積層され、反射電極への実装時の応力を吸収する応力緩和電極と、応力緩和電極に積層されたｐ側パッド電極とを備え、応力緩和電極の硬度は、ｐ側パッド電極の硬度より小さいことを特徴とした発光素子である。   A first invention of the present application is directed to a substrate having optical transparency, a semiconductor layer in which an n-type layer, an active layer, and a p-type layer are laminated on the substrate, and laminated on the semiconductor layer to transmit light from the active layer to the substrate A reflection electrode that reflects to the reflection electrode, a stress relaxation electrode that absorbs stress during mounting on the reflection electrode, and a p-side pad electrode that is stacked on the stress relaxation electrode. The light emitting device has a smaller hardness than the p-side pad electrode.

第１の発明によれば、ｐ側パッド電極と反射電極との間には、ｐ側パッド電極より硬度が小さい応力緩和電極が設けられているので、バンプが当接する押圧点に対する実装時の応力を、応力緩和電極に吸収させることができる。従って、反射電極の凹みによる変形を抑止することで、安定した電流の流れが得られると共に、発光状態において基板側から凹みが観察されることが抑止できる。   According to the first invention, since the stress relaxation electrode having a hardness smaller than that of the p-side pad electrode is provided between the p-side pad electrode and the reflective electrode, the stress at the time of mounting on the pressing point where the bump contacts Can be absorbed by the stress relaxation electrode. Therefore, by suppressing the deformation due to the recess of the reflective electrode, a stable current flow can be obtained, and it is possible to suppress the observation of the recess from the substrate side in the light emitting state.

本願の第２の発明は、第１の発明において、ｐ側パッド電極は、Ａｕ層で形成され、応力緩和電極は、少なくともＡｌ層を含むことを特徴とした発光素子である。   A second invention of the present application is the light emitting device according to the first invention, wherein the p-side pad electrode is formed of an Au layer, and the stress relaxation electrode includes at least an Al layer.

第２の発明によれば、Ａｌ層はｐ側パッド電極を形成するＡｕ層より硬度が低いので、Ａｌ層を応力の集中を緩和する応力緩和電極として機能させることができる。従って、応力緩和電極としてＡｌ層が少なくとも含まれているのが望ましい。   According to the second invention, since the Al layer has a lower hardness than the Au layer forming the p-side pad electrode, the Al layer can function as a stress relaxation electrode that relieves stress concentration. Therefore, it is desirable that at least an Al layer is included as a stress relaxation electrode.

本願の第３の発明は、第２の発明において、応力緩和電極には、ｐ側パッド電極としたＡｕ層とＡｌ層との間にＴｉ層が設けられていることを特徴とした発光素子である。   A third invention of the present application is the light emitting device according to the second invention, wherein the stress relaxation electrode is provided with a Ti layer between the Au layer and the Al layer as the p-side pad electrode. is there.

第３の発明によれば、Ａｕ層とＡｌ層との間にＴｉ層を設けることで、Ａｌ層がＡｕ層に溶解して合金化してしまうことを防止することができる。   According to the third invention, by providing the Ti layer between the Au layer and the Al layer, it is possible to prevent the Al layer from being dissolved and alloyed in the Au layer.

本願の第４の発明は、第１の発明から第３の発明のいずれかの発光素子と、発光素子を搭載したサブマウント素子とを備えたことを特徴とした発光装置である。   A fourth invention of the present application is a light emitting device comprising the light emitting element according to any one of the first to third inventions, and a submount element on which the light emitting element is mounted.

第４の発明によれば、本発明の発光素子をサブマウント素子へ搭載する際に、反射電極への圧痕の発生を抑止することができる。   According to the fourth invention, when the light emitting device of the present invention is mounted on the submount device, it is possible to suppress the occurrence of indentations on the reflective electrode.

（実施の形態）
本発明の実施の形態に係る発光装置について図面に基づいて説明する。図１は、本発明の実施の形態に係る発光素子を用いた発光装置の断面図である。 (Embodiment)
A light emitting device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a light emitting device using a light emitting element according to an embodiment of the present invention.

発光装置１は、発光素子１０と、サブマウント素子２０とを備えた複合素子である。発光素子１０は、ツェナーダイオードとして機能するサブマウント素子２０に金バンプＢを介してフリップチップ実装されている。   The light emitting device 1 is a composite element including a light emitting element 10 and a submount element 20. The light-emitting element 10 is flip-chip mounted on the submount element 20 functioning as a Zener diode via a gold bump B.

発光素子１０は、基板１１と、半導体層１２と、反射電極１３と、応力緩和電極１４と、ｐ側パッド電極１５と、ｎ側電極１６とを備えたフリップチップ型の発光素子である。   The light emitting element 10 is a flip chip type light emitting element including a substrate 11, a semiconductor layer 12, a reflective electrode 13, a stress relaxation electrode 14, a p-side pad electrode 15, and an n-side electrode 16.

基板１１は、光透過性と導電性とを有する半導体基板である。例えば、基板１１としては、ＳｉＣ基板、ＧａＮ基板などを用いることができる。   The substrate 11 is a semiconductor substrate having optical transparency and conductivity. For example, as the substrate 11, a SiC substrate, a GaN substrate, or the like can be used.

半導体層１２は、基板１１に積層されたバッファ層（図示せず）を介して積層されたｎ型層１２ａと、ｎ型層１２ａに積層された活性層１２ｂと、活性層１２ｂに積層されたｐ型層１２ｃとを備えている。バッファ層は省略することも可能である。   The semiconductor layer 12 is stacked on the n-type layer 12a stacked on the substrate 11 via a buffer layer (not shown), the active layer 12b stacked on the n-type layer 12a, and the active layer 12b. and a p-type layer 12c. The buffer layer can be omitted.

ｎ型層１２ａは、少なくともＧａとＮを含んだ半導体層で形成されている。また、ｎ型層１２ａへのｎ型ドーパントとしては、ＳｉまたはＧｅ等を好適に用いることができる。このｎ型層１２ａは層厚２μｍで形成されている。   The n-type layer 12a is formed of a semiconductor layer containing at least Ga and N. Moreover, Si or Ge etc. can be used suitably as an n-type dopant to the n-type layer 12a. The n-type layer 12a is formed with a layer thickness of 2 μm.

活性層１２ｂは、ｎ型層１２ａの上に直接、あるいは少なくともＧａとＮを含む半導体層を介して積層されたものである。活性層１２ｂは、少なくともＧａとＮとを含み、必要に応じて適量のＩｎを含ませることで、所望の発光波長を得ることができる。また、活性層１２ｂとしては本実施の形態では１層構造としているが、例えば、ＩｎＧａＮ層とＧａＮ層を交互に少なくとも一対積層した多量子井戸構造とすることも可能である。活性層１２ｂを多量子井戸構造とすることで、更に輝度を向上させることができる。   The active layer 12b is laminated directly on the n-type layer 12a or via a semiconductor layer containing at least Ga and N. The active layer 12b contains at least Ga and N, and a desired emission wavelength can be obtained by containing an appropriate amount of In as necessary. In addition, the active layer 12b has a single-layer structure in the present embodiment. However, for example, a multi-quantum well structure in which at least a pair of InGaN layers and GaN layers are alternately stacked may be used. By making the active layer 12b a multi-quantum well structure, the luminance can be further improved.

ｐ型層１２ｃは、活性層１２ｂの上に直接あるいは少なくともＧａとＮを含んだ半導体層を介して積層されたものである。ｐ型層１２ｃは、少なくともＧａとＮを含んだ半導体層で形成されている。また、ｐ型層１２ｃへのｐ型ドーパントとしては、Ｍｇ等が好適に用いられる。このｐ型層１２ｃは層厚０．１μｍで形成されている。   The p-type layer 12c is laminated on the active layer 12b directly or via a semiconductor layer containing at least Ga and N. The p-type layer 12c is formed of a semiconductor layer containing at least Ga and N. Moreover, Mg etc. are used suitably as a p-type dopant to the p-type layer 12c. The p-type layer 12c is formed with a layer thickness of 0.1 μm.

反射電極１３は、ｐ型層１２ｃの上に設けられた電極で、ｐ型層１２ｃを通過した光を基板１１の方向へ反射する反射層として機能するものである。反射電極１３は、Ｐｔ層１３ａと、Ａｇ層１３ｂと、Ｃｒ層１３ｃとを備えている。Ｐｔ層１３ａとＡｇ層１３ｂとは、ｐ型層１２ｃ上に順次積層されたものであり、Ｃｒ層１３ｃにより覆われている。   The reflective electrode 13 is an electrode provided on the p-type layer 12 c and functions as a reflective layer that reflects light that has passed through the p-type layer 12 c toward the substrate 11. The reflective electrode 13 includes a Pt layer 13a, an Ag layer 13b, and a Cr layer 13c. The Pt layer 13a and the Ag layer 13b are sequentially stacked on the p-type layer 12c, and are covered with the Cr layer 13c.

Ｐｔ層１３ａは、層厚を０．１ｎｍ以上とすることができる。Ａｇ層１３ｂは、層厚を５ｎｍ〜２００ｎｍとすることができる。Ｃｒ層１３ｃは、層厚を５ｎｍ以上とすることができる。また、反射電極１３をＲｈ層とする場合には、層厚を５ｎｍ〜２０００ｎｍの範囲とすることができる。   The Pt layer 13a can have a layer thickness of 0.1 nm or more. The Ag layer 13b can have a layer thickness of 5 nm to 200 nm. The Cr layer 13c can have a layer thickness of 5 nm or more. When the reflective electrode 13 is an Rh layer, the layer thickness can be in the range of 5 nm to 2000 nm.

応力緩和電極１４は、第１のＴｉ層１４ａと、Ａｌ層１４ｂと、第２のＴｉ層１４ｃとを備えている。第１のＴｉ層１４ａは、層厚を１０ｎｍ〜４００ｎｍとすることができる。Ａｌ層１４ｂは、層厚を１０ｎｍ以上とすることができる。第２のＴｉ層１４ｃは、層厚を１０ｎｍ〜４００ｎｍとすることができる。   The stress relaxation electrode 14 includes a first Ti layer 14a, an Al layer 14b, and a second Ti layer 14c. The first Ti layer 14a can have a layer thickness of 10 nm to 400 nm. The Al layer 14b can have a layer thickness of 10 nm or more. The second Ti layer 14c can have a thickness of 10 nm to 400 nm.

ｐ側パッド電極１５は、応力緩和電極１４上に形成されたＡｕ層によるボンディング電極である。このＡｕ層は、層厚を８００ｎｍ以上とすることができる。   The p-side pad electrode 15 is a bonding electrode made of an Au layer formed on the stress relaxation electrode 14. The Au layer can have a thickness of 800 nm or more.

ｎ側電極１６は、基板１１の一角部であって、半導体層１２の積層面より一段掘り下げた段部１１ａの一角部を形成領域として、設けられている。ｎ側電極１６は、Ａｕ層とすることができる。   The n-side electrode 16 is provided at a corner of the substrate 11 as a formation region at a corner of the step 11 a that is dug one step from the stacked surface of the semiconductor layer 12. The n-side electrode 16 can be an Au layer.

次に、サブマウント素子２０について説明する。サブマウント素子２０は、過度な電圧が発光素子１０に印加しないよう、ｎ型のシリコン基板２１の一部にｐ型の半導体領域２２を設けることで、ツェナーダイオードとして機能する。ツェナーダイオードとして機能するサブマウント素子２０は、搭載面側に設けられた搭載面電極２３ａ，２３ｂに、発光素子１０を、バンプＢを介してフリップチップ実装している。サブマウント素子２０は、底面側に設けられた底面電極２４ａ，２４ｂにより電源が供給される。   Next, the submount element 20 will be described. The submount element 20 functions as a Zener diode by providing a p-type semiconductor region 22 in a part of the n-type silicon substrate 21 so that an excessive voltage is not applied to the light emitting element 10. In the submount element 20 that functions as a Zener diode, the light emitting element 10 is flip-chip mounted on the mounting surface electrodes 23a and 23b provided on the mounting surface side via the bumps B. The submount element 20 is supplied with power by bottom surface electrodes 24a and 24b provided on the bottom surface side.

このサブマウント素子２０に発光素子１０を搭載した状態の回路図を図２に示す。本実施の形態では、サブマウント素子２０をツェナーダイオードＺとしたが、ダイオード、コンデンサ、抵抗、またはバリスタや、絶縁基板に配線パターンが形成されたプリント配線基板とすることも可能である。   A circuit diagram in a state where the light emitting element 10 is mounted on the submount element 20 is shown in FIG. In this embodiment, the submount element 20 is the Zener diode Z. However, a diode, a capacitor, a resistor, a varistor, or a printed wiring board in which a wiring pattern is formed on an insulating substrate can be used.

このように構成された発光素子１０をサブマウント素子２０へ実装するときには、まず、サブマウント素子２０の搭載面電極２３ｂに金バンプＢを配列する。   When mounting the light emitting element 10 configured as described above on the submount element 20, first, gold bumps B are arranged on the mounting surface electrode 23 b of the submount element 20.

そして、基板１１側からボンディング装置（図示せず）により超音波を印加しながら加圧、加熱することで、金バンプＢを溶解させて発光素子１０をサブマウント素子２０へ接着固定させる。   Then, by applying pressure and heating while applying ultrasonic waves from a substrate 11 side by a bonding apparatus (not shown), the gold bumps B are dissolved and the light emitting element 10 is bonded and fixed to the submount element 20.

このとき、ボンディング装置からの押圧力は、ｐ側パッド電極１５に対して金バンプＢが配置された当接点に集中する。この当接点に集中した応力は、ｐ側パッド電極１５を凹ませることで応力緩和電極１４に至る。しかし、ｐ側パッド電極１５と反射電極１３との間に位置する応力緩和電極１４には、ｐ側パッド電極１５としたＡｕ層の硬度より小さいＡｌ層１４ｂが設けられている。   At this time, the pressing force from the bonding apparatus is concentrated at the contact point where the gold bump B is disposed on the p-side pad electrode 15. The stress concentrated at the contact point reaches the stress relaxation electrode 14 by denting the p-side pad electrode 15. However, the stress relaxation electrode 14 located between the p-side pad electrode 15 and the reflective electrode 13 is provided with an Al layer 14b having a smaller hardness than the Au layer used as the p-side pad electrode 15.

ここで、硬度とは、ビッカース硬さが採用できる。ｐ側パッド電極１５を形成するＡｕは２６であるのに対し、Ａｌは２５である。従って、Ａｌ層１４ｂはｐ側パッド電極１５よりビッカース硬さが小さいので、金バンプＢが当接する押圧点に対する実装時の応力を、Ａｌ層１４ｂが吸収することができる。従って、反射電極１３の凹みによる変形を抑止することで、安定した電流の流れが得られると共に、発光状態において基板側から凹みが観察されることが抑止できる。   Here, Vickers hardness can be adopted as the hardness. Au forming the p-side pad electrode 15 is 26, whereas Al is 25. Therefore, since the Al layer 14b has a Vickers hardness smaller than that of the p-side pad electrode 15, the Al layer 14b can absorb the stress at the time of mounting on the pressing point where the gold bump B contacts. Therefore, by suppressing the deformation due to the recess of the reflective electrode 13, a stable current flow can be obtained, and it is possible to suppress the observation of the recess from the substrate side in the light emitting state.

例えば、応力緩和電極１４を省略して、ｐ側パッド電極１５の層厚を厚くすることも考えられる。しかし、Ａｕ層で形成されるｐ側パッド電極１５の層厚を厚くすると、コスト上昇を招いてしまう。従って、ｐ側パッド電極１５は、適正な層厚する必要があるので、応力緩和電極１４を反射電極１３とｐ側パッド電極１５との間に設けるのが望ましい。   For example, the stress relaxation electrode 14 may be omitted and the p-side pad electrode 15 may be thickened. However, increasing the layer thickness of the p-side pad electrode 15 formed of an Au layer increases the cost. Accordingly, since the p-side pad electrode 15 needs to have an appropriate layer thickness, it is desirable to provide the stress relaxation electrode 14 between the reflective electrode 13 and the p-side pad electrode 15.

また、Ａｌ層１４ｂは、ｐ側パッド電極１５との間に、第２のＴｉ層１４ｃを介在させているので、Ａｌ層１４ｂがｐ側パッド電極１５と接することで合金化してしまうことを防止することができる。   In addition, since the second Ti layer 14 c is interposed between the Al layer 14 b and the p-side pad electrode 15, the Al layer 14 b is prevented from being alloyed by being in contact with the p-side pad electrode 15. can do.

Ａｇ層１３ｂは第１のＴｉ層１４ａにより覆われているので、マイグレーションによりＡｇ層１３ｂがｎ側電極１６と短絡してしまうことを防止することができる。   Since the Ag layer 13b is covered with the first Ti layer 14a, it is possible to prevent the Ag layer 13b from being short-circuited with the n-side electrode 16 due to migration.

なお、第２のＴｉ層１４ｃはＰｔ層とすることもできる。   Note that the second Ti layer 14c may be a Pt layer.

本発明は、フリップチップ実装される際に、反射電極に圧痕の発生を抑えることで、高い信頼性を図ることができるので、基板に積層されたｎ型層、活性層、ｐ型層を含む半導体層と、活性層からの光を反射する反射電極と、ｐ側電極とを備えた発光素子に好適である。   The present invention includes an n-type layer, an active layer, and a p-type layer stacked on a substrate because high reliability can be achieved by suppressing generation of indentation in the reflective electrode when flip chip mounting is performed. It is suitable for a light-emitting element including a semiconductor layer, a reflective electrode that reflects light from the active layer, and a p-side electrode.

１ 発光装置
１０ 発光素子
１１ 基板
１１ａ 段部
１２ 半導体層
１２ａ ｎ型層
１２ｂ 活性層
１２ｃ ｐ型層
１３ 反射電極
１３ａ Ｐｔ層
１３ｂ Ａｇ層
１３ｃ Ｃｒ層
１４ 応力緩和電極
１４ａ 第１のＴｉ層
１４ｂ Ａｌ層
１４ｃ 第２のＴｉ層
１５ ｐ側パッド電極
１６ ｎ側電極
２０ サブマウント素子
２１ ｎ型のシリコン基板
２２ ｐ型の半導体領域
２３ａ，２３ｂ 搭載面電極
２４ａ，２４ｂ 底面電極 DESCRIPTION OF SYMBOLS 1 Light-emitting device 10 Light emitting element 11 Substrate 11a Step part 12 Semiconductor layer 12a N-type layer 12b Active layer 12c P-type layer 13 Reflective electrode 13a Pt layer 13b Ag layer 13c Cr layer 14 Stress relaxation electrode 14a First Ti layer 14b Al layer 14c Second Ti layer 15 p-side pad electrode 16 n-side electrode 20 submount element 21 n-type silicon substrate 22 p-type semiconductor region 23a, 23b mounting surface electrode 24a, 24b bottom electrode

Claims (4)

光透過性を有する基板と、
前記基板に、ｎ型層、活性層およびｐ型層を積層した半導体層と、
前記半導体層に積層され、前記活性層からの光を前記基板方向へ反射する反射電極と、
前記反射電極に積層され、前記反射電極への実装時の応力を吸収する応力緩和電極と、
前記応力緩和電極に積層されたｐ側パッド電極とを備え、
前記応力緩和電極の硬度は、前記ｐ側パッド電極の硬度より小さいことを特徴とする発光素子。 A substrate having optical transparency;
A semiconductor layer in which an n-type layer, an active layer, and a p-type layer are stacked on the substrate;
A reflective electrode stacked on the semiconductor layer and reflecting light from the active layer toward the substrate;
A stress relaxation electrode that is stacked on the reflective electrode and absorbs stress when mounted on the reflective electrode;
A p-side pad electrode laminated on the stress relaxation electrode,
The light emitting device, wherein the stress relaxation electrode has a hardness smaller than that of the p-side pad electrode. 前記ｐ側パッド電極は、Ａｕ層で形成され、
前記応力緩和電極は、少なくともＡｌ層を含む請求項１記載の発光素子。 The p-side pad electrode is formed of an Au layer,
The light-emitting element according to claim 1, wherein the stress relaxation electrode includes at least an Al layer. 前記応力緩和電極には、前記ｐ側パッド電極としたＡｕ層と前記Ａｌ層との間にＴｉ層が設けられている請求項２記載の発光素子。 The light emitting device according to claim 2, wherein the stress relaxation electrode is provided with a Ti layer between the Au layer serving as the p-side pad electrode and the Al layer. 前記請求項１から請求項３のいずれかの項に記載の発光素子と、前記発光素子を搭載したサブマウント素子とを備えた発光装置。 A light-emitting device comprising: the light-emitting element according to claim 1; and a submount element on which the light-emitting element is mounted.
JP2010066064A 2010-03-23 2010-03-23 Light emitting element, and light emitting device Pending JP2011199119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010066064A JP2011199119A (en) 2010-03-23 2010-03-23 Light emitting element, and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066064A JP2011199119A (en) 2010-03-23 2010-03-23 Light emitting element, and light emitting device

Publications (1)

Publication Number Publication Date
JP2011199119A true JP2011199119A (en) 2011-10-06

Family

ID=44876939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010066064A Pending JP2011199119A (en) 2010-03-23 2010-03-23 Light emitting element, and light emitting device

Country Status (1)

Country Link
JP (1) JP2011199119A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571622A (en) * 2021-07-22 2021-10-29 厦门三安光电有限公司 Light emitting diode and preparation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208548A (en) * 1999-01-11 2000-07-28 Hitachi Ltd Semiconductor device
JP2003086625A (en) * 2001-09-13 2003-03-20 Murata Mfg Co Ltd Electronic part element and electronic part device
JP2007013045A (en) * 2005-07-04 2007-01-18 Showa Denko Kk Gallium nitride group compound semiconductor light emitting element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208548A (en) * 1999-01-11 2000-07-28 Hitachi Ltd Semiconductor device
JP2003086625A (en) * 2001-09-13 2003-03-20 Murata Mfg Co Ltd Electronic part element and electronic part device
JP2007013045A (en) * 2005-07-04 2007-01-18 Showa Denko Kk Gallium nitride group compound semiconductor light emitting element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571622A (en) * 2021-07-22 2021-10-29 厦门三安光电有限公司 Light emitting diode and preparation method thereof
CN113571622B (en) * 2021-07-22 2022-08-23 厦门三安光电有限公司 Light emitting diode and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI738324B (en) Light emitting diode
KR101627010B1 (en) Semiconductor light emitting device including metal reflecting layer
US7372078B2 (en) Vertical gallium-nitride based light emitting diode
JP4951937B2 (en) Light emitting device
JP5421386B2 (en) Composite highly reflective layer
TW200742128A (en) Nitride semiconductor light emitting element
JP5722844B2 (en) Light emitting device and manufacturing method thereof
JP5494005B2 (en) Semiconductor light emitting device
US8748925B2 (en) Plate
JP2006121084A (en) Luminous unit that uses multilayer compound metallic coating layer as flip chip electrode
KR20150033548A (en) Light emitting diode and led module having the same
JPWO2006006556A1 (en) Semiconductor light emitting device
TWI502771B (en) Semiconductor light emitting device
JPWO2009057311A1 (en) Semiconductor light emitting element and semiconductor light emitting device using the same
KR100999699B1 (en) Light emitting device package
JP2012146926A (en) Light-emitting element, light-emitting element unit and light-emitting element package
JP2001358371A (en) Optical semiconductor device
JPWO2012026068A1 (en) Light emitting element
US20100230702A1 (en) Light emitting device, method of manufacturing the same, light emitting apparatus, and lighting system
JP2012195602A5 (en)
JP2008251664A (en) Illumination apparatus
US20140151711A1 (en) Semiconductor light-emitting device
WO2011126135A1 (en) Led module
JP7382325B2 (en) semiconductor light emitting device
JP2019087651A (en) Light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130311

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304