KR20100020488A - 아모퍼스 산화물 및 전계 효과형 트랜지스터 - Google Patents

아모퍼스 산화물 및 전계 효과형 트랜지스터 Download PDF

Info

Publication number
KR20100020488A
KR20100020488A KR1020097027135A KR20097027135A KR20100020488A KR 20100020488 A KR20100020488 A KR 20100020488A KR 1020097027135 A KR1020097027135 A KR 1020097027135A KR 20097027135 A KR20097027135 A KR 20097027135A KR 20100020488 A KR20100020488 A KR 20100020488A
Authority
KR
South Korea
Prior art keywords
film
composition ratio
atomic composition
amorphous oxide
tft
Prior art date
Application number
KR1020097027135A
Other languages
English (en)
Other versions
KR101294113B1 (ko
Inventor
나호 이타가키
타쓰야 이와사키
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100020488A publication Critical patent/KR20100020488A/ko
Application granted granted Critical
Publication of KR101294113B1 publication Critical patent/KR101294113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

전계 효과형 트랜지스터에 있어서, 상기 전계 효과형 트랜지스터의 채널층은, In, Zn, N 및 0를 포함하는 아모퍼스 산화물로 이루어지고, 상기 아모퍼스 산화물중의 상기 N의 상기 N과 0에 대한 원자조성비(N/(N+O))가 0.01원자 퍼센트 이상 3원자 퍼센트 이하이며, 상기 아모퍼스 산화물은 Ga를 포함하지 않고, 또는 상기 아모퍼스 산화물이 Ga를 포함하는 경우에는, 상기 아모퍼스 산화물에 포함되는 Ga의 원자수는 상기 N의 원자수보다도 적다.
아모퍼스 산화물, 전계 효과형 트랜지스터, 원자조성비, 표시장치.

Description

아모퍼스 산화물 및 전계 효과형 트랜지스터{AMORPHOUS OXIDE AND FIELD EFFECT TRANSISTOR}
본 발명은, 아모퍼스 산화물(비정질 산화물이라고도 한다), 또는 그 아모퍼스 산화물을 채널층으로서 사용한 전계 효과형 트랜지스터에 관한 것이다. 또한, 본 발명은, 그 전계 효과형 트랜지스터를 사용한 유기E L(electroluminescence)이나 무기E L을 발광소자에 이용한 표시장치와, 액정을 이용한 표시장치에 관한 것이다.
최근, 아모퍼스 산화물 반도체 박막을 사용한 반도체소자가 주목되고 있다. 이러한 형태의 박막은, 저온에서 증착될 수 있고, 그의 광학 밴드갭이 크기 때문에 가시광에 대하여 광 투과성이 있다. 이들 이유로, 플라스틱 기판, 필름 기판 등의 위에 유연한 투명 TFT(thin film transistor) 등을 형성할 수 있다.
예를 들면, 일본특허공개번호 2002-076356에는, Zn-0를 주성분으로 한 산화막을 채널층으로서 사용하는 TFT에 관한 기술이 기재되어 있다.
또한, "Nature, Vol.432, 25 November, 2004(488-492)"에는, In, Zn 및 Ga을 포함하고 실온에서 형성된 아모퍼스 산화막을 채널층으로서 이용한 TFT에 관한 기 술이 기재되어 있다.
또한, "Journal of Non-Crystalline Solids, 352(2006) 2311"에는, 산화인듐을 주성분으로서 포함하고 실온에서 형성된 산화물 박막을 TFT의 채널층(활성층)으로서 사용하는 것이 기재되어 있다.
또한, 미국특허공개번호 2006/0108636에는, In, Zn 및 Ga을 포함하고 실온에서 형성된 아모퍼스 산화막을 채널층으로서 이용한 TFT가 기재되어 있다. 추가로, 미국특허공개번호 2006/0108636에는, 채널층에 Li, Na, Mn, Ni, Pd, Cu, Cd, C, N, P등의 불순물이 첨가된 TFT에 관한 기술이 기재되어 있다.
"Nature, Vol.432, 25 November, 2004(488-492)"에 기재된 TFT에서는, S값이 비교적 크지만, 즉 약 2V/decade이지만, 전계 효과 이동도가 높고, 즉 6cm2/Vs∼9cm2/Vs이다. 이 때문에, 이 TFT가 액정이나 일렉트로루미네센스 등을 사용한 평면 디스플레이 장치에 원하고 있는 채널 매트릭스에 응용되는 것이 기대된다. 그러나, 본 발명자들의 지견에 의하면, 이 TFT에서는, 채널층으로서 사용한 아모퍼스 산화막의 주요 구성 금속 원소의 원자조성 비(원자수비 또는 원자 조성 비율이라고도 한다)에 따라 TFT특성이 크게 변화한다.
한편, 미국특허공개번호 2006/0108636에는, 채널층에 불순물원소를 첨가함에 의해, 캐리어 농도가 제어되어서, 전류 온/오프비가 큰 TFT를 취득한다는 것이 기재되어 있다. 그러나, 미국특허공개번호 2006/0108636은, 주요 구성 금속 원소의 원자조성비를 바꾸었을 경우의 불순물 첨가의 효과에 대해서는 언급되지 않았다.
게다가, "Journal of Non-Crystalline Solids, 352(2006) 2311"에 기재된 TFT에서는, 게이트 절연막 재료에 의존하여, 전계 효과 이동도가 10cm2/Vs∼140cm2/Vs이고, S값이 0.09V/decade∼5.6V/decade이다.
그러나, 본 발명자들의 지견에 의하면, 실온에서 형성된 In-0막의 환경 안정성이 낮으므로, 대기중에 방치하면 In-0막의 저항률이 크게 변화되어버린다. 예를 들면, 기온 20℃, 습도 50％의 대기중에 상기 In-0막을 1개월 방치했을 경우, 1자리수 내지 2자리수의 저항률의 감소가 관측된다. 또한, 상기 저항률의 감소는, 일본특허공개번호 2002-076356에 기재된 Zn-0을 주성분으로서 사용한 산화물 반도체에 있어서도, 마찬가지로 관측된다.
본 발명은 상기와 같은 과제를 해결하는데 목적이 있고, 그 목적은, 전계 효과 이동도, S값등의 트랜지스터 특성 및 환경 안정성에 뛰어나고, 또한 원자조성비 마진(설계 유연성)이 큰 아모퍼스 산화물을 제공하고, 그 아모퍼스 산화물을 갖는 전계 효과형 TFT를 제공하는 데에 있다.
(발명의 개시)
본 발명자들은 진지하게 연구하여 본 발명을 완성하였다. 즉, 본 발명은, 아모퍼스 산화물로서, 상기 아모퍼스 산화물은 In, Zn, N 및 0를 포함하고, 상기 아모퍼스 산화물중의 상기 N의 상기 N과 0에 대한 원자조성비(N/(N+O))가 0.01원자 퍼센트(at.％)이상 3at.％이하이며, 또한, 상기 아모퍼스 산화물은 Ga를 포함하지 않고, 또는, 상기 아모퍼스 산화물이 Ga를 포함하는 경우에는, 상기 아모퍼스 산화물에 포함되는 Ga의 원자수는 상기 N의 원자수보다도 적은 것을 특징으로 한다.
또한, 본 발명은, 전계 효과형 트랜지스터로서, 상기 전계 효과형 트랜지스터의 채널층은, In, Zn, N 및 0를 포함하는 아모퍼스 산화물로 이루어지고, 상기 아모퍼스 산화물중의 상기 N의 상기 N과 0에 대한 원자조성비(N/(N+O))가 0.01at.％이상 3at.％이하이며, 상기 아모퍼스 산화물은 Ga를 포함하지 않고, 또는 상기 아모퍼스 산화물이 Ga를 포함하는 경우에는, 상기 아모퍼스 산화물에 포함되는 Ga의 원자수는 상기 N의 원자수보다도 적은 것을 특징으로 한다.
본 발명에 의하면, 반도체 특성이 우수한 아모퍼스 산화물을 얻을 수 있다.
또한, 본 발명에 의하면, 전계 효과 이동도, S값등의 트랜지스터 특성이 뛰어나고, 또한 환경 안정성이 우수한 전계 효과형 트랜지스터를 제공할 수 있다.
또한, 구성 원자(특히, 금속)의 원자조성비에 의한 트랜지스터 특성의 변화가 적고, 원자조성비 마진(설계 유연성)이 큰 전계 효과형 트랜지스터를 제공할 수 있다.
본 발명의 다른 특징들 및 이점들은, 첨부도면을 참조한 아래의 설명으로부터 명백해지고, 여기서 동일한 참조문자는 도면 전체에 걸쳐서 동일 또는 유사한 부분을 지정한다.
본 명세서의 일부에 포함되고 그 일부를 구성하는 첨부도면들은, 본 발명의 실시예들을 예로 든 것이고, 그 설명과 함께 본 발명의 원리를 설명하는 역할을 한 다.
도 1은 본 발명에 따른 산화막을, 기온 20℃ 및 습도 50％의 대기중에 방치했을 경우의 저항률의 시간적 변화를 나타낸 그래프다.
도 2는 본발명에 따른 산화막에 관해서, 시간적 변화 후의 저항률을, 다른 금속조성에 대하여 플로트(plot)한 그래프다.
도 3은 본 발명의 실시예로서의 박막트랜지스터의 구조예를 모식적으로 나타내는 단면도다.
도 4는 본 발명의 실시예로서의 박막트랜지스터의 구조예를 모식적으로 나타내는 단면도다.
도 5는 본 발명에 따른 산화막에 관해서, 저항률의 변화의 크기를 플로트한 그래프다.
도 6은 본 발명의 실시예로서의 박막트랜지스터의 전형적인 TFT특성을 나타내는 그래프다.
도 7은 실시 예1에서 제작된 산화막을, 기온 20℃ 및 습도 50％의 대기중에 방치했을 경우의 저항률의 시간적 변화를 나타낸 그래프다.
도 8은 실시 예1에서 제작된 TFT를, 기온 20℃ 및 습도 50％의 대기중에 반년간 방치한 후의 전류 온/오프비를 플로트 한 그래프다.
도 9는 실시 예2에서 제작된 산화막을, 기온 20℃ 및 습도 50％의 대기중에 방치했을 경우의 저항률의 시간적 변화를 나타낸 그래프다.
도 10은 비교 예3에서 제작된 산화막을, 기온 20℃ 및 습도 50％의 대기중에 방치했을 경우의 저항률의 시간적 변화를 나타낸 그래프다.
도 11은 실시 예2에서 제작된 TFT에 있어서, 다른 Ga(갈륨)의 원자조성비 에 대한 전계 효과 이동도 및 S값(크기의 순서에 의해 드레인 전류를 변화시키는데 요구되는 게이트 전압의 변화)을 플로트 한 그래프다.
(발명을 실시하기 위한 최선의 형태)
우선, 본 발명의 실시예들을 설명하기 전에, 본 발명의 완성에 이른 경위를 설명한다.
"Nature, Vol.432, 25 November, 2004(488-492)"에는, In:Ga:Zn=1.1:1.1:0.9(at.％)의 원자조성비를 갖는 아모퍼스 산화물을 TFT의 채널층에 사용하는 기술이 기재되어 있다.
본 발명자들이, 스퍼터링법에 의해 In-Ga-Zn-0막을 실온에서 형성하고, 그 형성된 막의 트랜지스터 특성을 평가한 바, Ga(갈륨)의 원자조성비를 감소시킴으로써, 초기 특성이 우수한 트랜지스터를 얻을 수 있다. 특히, 산화물 박막에 Ga가 포함되지 않은 경우, 전계 효과 이동도가 크고 S값이 작은 트랜지스터를 얻을 수 있다. 여기에서, 본 발명에 있어서, 상기 S값이란, 일정한 드레인 전압의 상태하에서 드레인 전류를 크기의 순서에 의해 변화시키는데 요구된 게이트 전압의 변화를 의미한다.
한편, Ga의 원자조성비를 감소시킴으로써, In(인듐)과 Zn(아연)의 원자조성비의 설계 범위(트랜지스터에 적용할 수 있는 원자조성비 범위)가 보다 작아진다고 하는 문제를 알았다. 예를 들면, In, Ga 및 Zn에 대한 Ga의 원자조성비(Ga/(In+Ga+Zn))가 30at.％일 때에는, In과 Zn에 대한 In의 원자조성비(In/(In+Zn))가 10at.％이상, 60at.％이하의 범위내에서, 우수한 트랜지스터 동작을 나타낸다. 한편, Ga의 원자조성비가 0at.％일 때에는, 우수한 트랜지스터 동작을 나타낸 In과 Zn에 대한 In의 원자조성비의 범위는, 30at.％이상, 60at.％이하인 좁은 범위가 된다. 또한, 상기 범위이외의 원자조성비의 범위에서는, 부의(negative) 게이트 바이어스 전압 인가시에도 비교적 큰 전류가 흐르는 현상이 생기고, 105 이상의 전류 온/오프비는 얻을 수 없다.
또한, Ga의 원자조성비에 따라, 산화막의 환경 안정성이 변화한다. 산화막을 대기중에 정치했을 때의 저항률의 시간적 변화는, 막중의 상기 Ga원자조성비가 커짐에 따라, 저항률의 시간적 변화는 보다 작아진다. 본 발명자들의 지견에 의하면, 이 저항률의 변화는, 환경 안정성에 대한 지표로서 유효한 파라미터이며, 저항률의 변화가 보다 작아지는 경우, 그 저항률 및 그 전기 특성은 산화막의 저항률이외의 전기 특성도 안정화되는 관계에 있다.
즉, TFT특성에 관해서는, Ga원자조성비가 보다 작은 것이 바람직하다. 그렇지만, 환경 안정성에 관해서는, Ga원자조성비가 큰 것이 바람직하다.
이에 따라, 본 발명자들이, 우수한 특성과 환경 안정성 양쪽을 갖는 산화물 반도체를 실현하기 위해서, In-Zn-0막에 각종 원소를 첨가하고, 그 트랜지스터 특성 및 저항률의 시간적 변화의 측정을 행했다. 그 결과, N(질소)를 그 N이 특정한 원자조성비가 되도록 첨가함으로써, In-Zn-0막의 특성과 같은 트랜지스터 특성을 유지한 채, 환경 안정성이 향상하는 사실을 찾아냈다.
도 1은, In-Zn-0막을, 기온 20℃ 및 습도 50％의 대기중에 방치했을 경우의 저항률의 시간적 변화를 나타낸 그래프다. N을 첨가하고 있지 않은 In-Zn-0막에서는, 성막 직후에 저항률의 감소가 관측된다. 특히, In원자조성비가 60at.％이상 30at.％이하의 원자조성비의 범위에서는, 환경 안정성이 낮은 레벨에 있고, 그 원자조성비에 따라서는, 그 안정성이 약 1자리수 내지 3자리수 감소된다.
한편, N을 미량 첨가한 In-Zn-0막에서는, 그 막의 원자조성비에 따르지 않고, 그 막을 3개월동안 방치한 후에 저항률의 변화는 거의 관측되지 않는다. 도 2는 In-Zn-0막을 3개월동안 정치 후에 저항률을 다른 원자조성비에 대하여 플로트 한 것이다.
N첨가에 의해 환경 안정성이 향상하는 원인이 명확하지 않지만, 아래와 같이 생각된다. 산화막의 전도율은 보관 분위기중의 습도에 의해 변화된다고 말하므로, 상기 N의 도입에 의해 내습성이 개선한다고 생각된다. 이하에 그 이유를 언급하겠다.
예를 들면, SiO2에서는 원자 거리가 비교적 크고, H20의 확산계수가 높은 것이 알려져 있다. 그리고, H20의 쌍극자 모멘트는, 특히 산화막중에서 보다 커진다고 생각된다. H20의 쌍극자 모멘트의 증가가, 산화막중에서의 OH-이온 및 H+이온의 생성 확률을 증대시켜, 그 결과, 전도율의 변화를 일으킨 것이라고 생각된다. 한편, 산질화막(N을 첨가한 산화막)에서는, 상기 산화막과 비교해서 원자 거리가 작고, H20의 확산계수는 낮다. 이러한 이유로, 막중에의 상기 N의 도입에 의해 내습성이 개선되는 것이라고 생각된다. 본 발명의 산화막에 있어서 높은 환경 안정성을 얻은 원인도, 이 내습성의 향상이 한가지 원인이라고 생각된다.
미량의 N을 첨가함으로써, In과 Zn의 원자조성비의 원자조성비의 설계 범위(트랜지스터에 적용할 수 있는 원자조성비 범위)가 보다 커진다. 구체적으로는, In과 Zn에 대한 In의 원자조성비(In/(In+Zn))가 15at.％이상 75at.％이하의 범위내에서, 우수한 트랜지스터 동작을 나타낸다.
본 발명자의 지견에 의하면, 아모퍼스 산화물로 이루어진 반도체의 저항률의 레벨이 보다 높아지는 경우, 오프 전류의 흐름의 레벨이 보다 낮아지고, 게이트 전압 비인가시에는 전류가 흐르지 않는다, 즉, 소위 "노멀리 오프 특성"을 나타낸다. N첨가에 의한 원자조성비 설계 범위의 확대에 의해, 환경 안정성이 낮은 In-rich 영역(In:60at.％이상) 및 Zn-rich (Zn:70at.％이상)에서의 저항 시간적 변화(저저항화)를 억제할 수 있다.
본 발명은 이러한 지견에 의거하여 완성되었다.
이하, 첨부도면을 참조하여 본 발명의 실시예들에 대해서 더욱 상세하게 설명한다.
도 3은 본 실시예에 따른 TFT소자 구조의 모식도를 나타낸다. TFT는, 게이트 전극(15) 위에 게이트 절연막(14)을 설치하고, 그 게이트 절연막(14) 위에 소스 전 극(12) 및 드레인 전극(13)을 설치함으로써 구성된다. 게이트 전극(15)은, 인(phosphorus) 도프된 Si와 같이, 기판의 역할을 하는 전극이어도 되고, 유리 기판 등의 위에 형성되어도 된다. 부수적으로, 접착층(16)은, 도 3에 도시된 것처럼 게이트 절연막(14)과 각각의 전극들 사이에 설치된다.
본 실시예에 적용할 수 있는 반도체소자의 구성은, 이러한 역스태거형(보텀(bottom) 게이트형) 구조의 TFT에 한하지 않고, 도 4에 나타나 있는 바와 같이, 예를 들면 채널층(11) 위에 게이트 절연막과 게이트 전극을 순차적으로 구비하는 스태거형 구조(톱(top) 게이트형)의 TFT이어도 좋다.
본 발명의 TFT의 채널층에는, In과 Zn을 포함하고, 또한 미량의 N을 포함하는 산화물을 적용할 수 있다. 특히, 아모퍼스 산화물중의 N과 0에 대한 N의 원자조성비(N/(N+0))가 0.01at.％이상일 때, 내습성의 레벨이 보다 높아진다. 그리고, 이 산화물을 TFT의 채널층에 사용함으로써, 시간적 안정성이 우수한 TFT를 얻을 수 있다.
도 5는 다른 막중 N농도에 있어서, 저항률의 변화의 크기를 플로트 한 그래프다. 구체적으로는, 이 그래프는, 다른 N농도(원자조성비)로 형성한 아모퍼스 산화막의 성막 직후의 저항률을, 대기중에 3개월동안 정치한 후의 저항률로 나눈 값을 보이고 있다. 도 5로부터, N의 원자조성비가 0.01at.％이상의 아모퍼스 산화물로 이루어진 막에서는, 저항률의 변화가 거의 없는 것을 알았다.
추가로, 본 발명자들의 지견에 의하면, In과 Zn의 총량에 대한 N의 원자조성비(N/(In+Zn))가 작은 경우, 반절연성의 막을 얻는 것이 곤란해진다. 그 결과, 우 수한 TFT 특성을 얻을 수 없다. 구체적으로는, N/(In+Zn)이 0.01at.％보다 작으면, 오프 전류가 커져버려, 전류 온/오프비가 3자리수미만의 범위가 된다. 이 때문에, N/(In+Zn)은 0.01at.％ 이상으로 하는 것이 바람직하다. 상기 원인은 명확하지 않지만, 막의 저항률의 레벨이 낮아지므로, 막중에 과잉 캐리어가 생성된다고 생각된다.
또한, N/(In+Zn)의 비가 클 경우도, TFT 특성이 저하한다. 구체적으로는, N/(In+Zn)의 비가 7at.％보다도 클 경우, 서브 스레숄드 영역의 상승 특성이 저하되고, 전계 효과 이동도도 5cm2/Vs이하가 된다. 이 원인은 명확하지 않지만, N/(In+Zn) 비가 큰 막을 제작할 경우, 성막 분위기중의 산소 및 질소 가스 압력을 증가시킬 필요가 있다. 본 발명자들의 검토에 의하면, 막의 표면 거칠기가 성막 분위기중의 산소 및 질소 가스 압력의 증가에 비례하여 커지는 것을 확인하였다. 그러므로, N/(In+Zn) 비가 큰 막의 표면 거칠기가 큰 것이 예상된다. 이 표면 거칠기가, 반도체와 게이트 절연막간의 계면특성을 열화시키고, 그 결과, TFT특성을 저하시키는 것이라고 생각된다. 이러한 결과로부터, (N/(In+Zn))의 상한치는 7at.％이하로 하는 것이 바람직하다.
따라서, (N/(In+Zn))의 바람직한 범위는, 0.01at.％이상 7at.％이하다.
여기에서, 전류 온/오프비는, 전달 특성에 있어서의 드레인 전류(Id)의 최대값과 최소값 Id간의 비교로부터 구한다. 또한, 전달 특성의 결과로부터, √Id-Vg의 그래프를 작성하고, 이 그래프의 기울기로부터 전계 효과 이동도를 도출한다.
한편, 본 발명자들 지견에 의하면, 광학 밴드갭의 값도 막중 N의 비율에 크게 의존한다. 특히, N의 원자조성비(N/(N+0))가 3at.％보다 클 때, 광학 밴드갭은 2.5eV정도까지 감소한다. 따라서, 가시광에 대하여 광 투과성이 요구되는 경우, N의 원자조성비는 3at.％이하인 것이 바람직하다.
이에 따라, 본 발명에 있어서의 N의 원자조성비(N/(N+0))는 0.01at.％이상 3at.％이하가 바람직하다.
In원자조성비(In/(In+Zn))가 30at.％이상으로 아모퍼스 박막이 된다. 이때, 표면 거칠기의 정도가 작고, 계면특성이 우수한 TFT를 실현할 수 있다. 특히, 서브스레숄드 영역의 상승 특성이 우수하고 S값이 작은 TFT를 얻을 수 있다.
이때, 본 발명의 산화물 재료는, 소정의 범위내이면 Ga를 포함하고 있어도 되고, 또한 전혀 Ga를 포함하고 있지 않아도 된다. 그 Ga가 포함되어 있을 경우, Ga 첨가량에 의해 막의 저항률을 제어할 수 있다고 하는 효과가 있다. 아모퍼스 산화물에 포함되는 Ga의 함유량의 범위로서, 산화물중의 Ga의 원자수가, N의 원자수보다도 작은 경우, N첨가의 효과가 크기 때문에 바람직하다. 즉, In-Zn-0막을 채널층에 사용한 TFT와 동등한 레벨의 트랜지스터 특성과 환경 안정성 양쪽을 실현할 수 있다. 즉, 우수한 트랜지스터 특성, 특히 높은 이동도와 작은 S값을 갖는 TFT를 실현하기 위해서는, 아모퍼스 산화물에 포함되는 Ga의 원자수가, N의 원자수보다도 작은 것이 바람직하다.
또한, 상기 산화물에는, Ga 이외에도, 이동도, 캐리어 농도 및 광학 밴드갭 등의 막특성에 실질적으로 영향을 미치지 않는 정도의 불순물을 포함해도 좋다.
소스 전극(12), 드레인 전극(13) 및 게이트 전극(15)의 재료는, 우수한 전도율과 채널층에의 전기적 접속을 가능하게 하는 재료이면 특별히 제한은 없다. 예를 들면, 게이트 전극과 인 도프된 실리콘 기판 등의 기판을 겸한 부재도 사용가능하다. 또한, 주석 도프된 산화인듐막, 산화아연등의 투명도전막, 및 Au, Pt, Al 및 Ni의 금속막을 사용할 수 있다. 또, 채널층과 전극, 및 게이트 전극과 게이트 절연막과의 사이에, 밀착성 향상을 위한 Ti, NI, Cr 등으로 이루어진 밀착층(16)이 설치되어도 된다.
게이트 절연층(14)으로서는, 일반적으로 이용되고 있는 실리콘 산화막 및 실리콘 질화막 이외에, 유전율이 높은 알루미나(산화알루미늄) 또는 산화이트륨, 또는 이 알루미나와 산화이트륨을 적층한 막 중 한쪽을 사용해도 된다.
기판(10)으로서는, 열처리조건에 따라, 유리 기판, 금속기판, 플라스틱 기판 또는 플라스틱 필름을 사용할 수 있다.
본 발명의 TFT채널층의 형성 방법으로서는, 먼저, 유리 기판, 플라스틱 기판, P E T필름, Si기판등의 기판을 준비한다. 다음에, 스퍼터링법, 펄스레이저 증착법 및 전자빔 증착법의 기상 증착, 혹은 이 방법들의 조합에 의해 산화물 반도체를 형성한다. 이때, 원하는 막중 질소 농도에 따라, 기상중에 N2, NH3, NO등을 도입한다. 또 성막시에 래디칼원을 사용해서 N래디칼을 막에 조사하는 것도, 막에서의 질소농도를 제어하는데 효과적이다.
상기 공정 후, 제작된 산화물에 대하여 열처리를 행하는 것도 바람직하다. 열처리 온도의 상한치는, 적당하게 설정할 수 있다. 그 온도는, 기판이 열변형하는 유리전이온도보다도 낮은 것이 바람직하다. 예를 들면, 유리 기판의 경우에, 450℃이하의 온도에서 열처리하는 것이 바람직하고, 플라스틱 기판의 경우에는 200℃이하의 온도에서 열처리하는 것이 바람직하다. 이러한 공정에 따라, 산화막의 전기적 특성이 안정화되고, 신뢰성이 보다 높은 반도체 소자를 실현할 수 있다. 효과적으로 열처리를 행하기 위해서는, 질소, 산소, 수증기 또는 이산화탄소 중 어느 하나를 포함하는 분위기중의 온도를 150℃이상(습도의 상한치는 사용하는 기판에 따라 상기 범위내에서 조정된다.)으로 하는 조건하에서 열처리를 행하는 것이 바람직하다. 이에 따라, TFT의 오프 전류를 더욱 감소시킬 수 있는 효과를 얻는다.
(TFT 특성)
먼저, 트랜지스터 동작 특성의 평가 지표에 관하여 설명한다.
도 6은 본 실시예의 박막트랜지스터의 전형적인 특성을 나타낸다.
소스전극과 드레인 전극간에, 6V정도의 전압Vd를 인가했을 때, 게이트 전압Vg을, -3V∼10V 내에서 스위칭함으로써, 소스전극과 드레인 전극간의 전류Id를 제어(온/오프)할 수 있다.
트랜지스터 특성의 평가 항목으로서는, 여러 가지 특성이 있고, 예를 들면, 전계 효과 이동도, 전류 온/오프비등을 들 수 있다.
전계 효과 이동도는, 선형영역이나 포화 영역의 특성으로부터 구할 수 있다. 예를 들면, 전달 특성의 결과로부터 √Id-Vg의 그래프를 작성하고, 이 그래프의 기울기로부터 전계 효과 이동도를 얻는 방법을 들 수 있다. 본 명세서에서는, 특별히 설명하지 않는 한, 이 방법으로 평가한다.
전류 온/오프비는, 전달 특성에 있어서의 최대 Id와 최소 Id의 비율로부터 구할 수 있다.
본 실시예의 TFT에서는, 종래의 In-Ga-Zn-0을 채널층으로 사용한 TFT와 비교하여, 전계 효과 이동도가 높고, S값이 작은 것을 안다. 또, In과 Zn의 원자조성비의 설계 영역(트랜지스터에 적용할 수 있는 원자조성비의 범위)이 크다. 구체적으로는, In/(In+Zn)으로 표현된 In의 원자조성비가 15at.％이상, 75at.％이하의 범위내에서, 105이상의 전류 온/오프비를 얻을 수 있다.
한편, 종래의 In-0막을 사용한 TFT에서는, 이동도가 높은 레벨이지만, 환경 안정성이 낮은 레벨에 있다고 하는 특징이 있었다. 그렇지만, 본 실시예의 TFT에서는, TFT 제작 직후와 반년간 대기중에 TFT를 정치한 후에서의 TFT특성의 변화는 모두 낮은 레벨에 있고, 항상 안정되게 뛰어난 특성을 나타내는 것을 알았다.
(실시예들)
이하, 실시예들을 사용해서 본 발명을 더 설명한다.
(실시예1: 채널층이 N첨가 In-Zn-0막, N/(N+0)=1.7at.％)
본 발명에 관련된 TFT소자의 실시예1을 도 4를 참조하여 설명한다.
본 실시예에서는, 게이트 전극(15)으로서 ITO(인듐 주석 산화물)를 사용하고, 게이트 절연막(14)에는 약 150nm의 두께의 실리콘 산화막을 사용하고 있다. 또, 기판에는 유리 기판을 사용하고, 이 유리 기판 위에 채널층(11)으로서, N첨가 In-Zn-0막을 형성했다.
또한, 본 실시예에서는, 채널층의 원자조성비 의존성을 검토하기 위해서, 성막에 조합법을 사용하고 있다. 즉, 스퍼터링법에 의해 여러가지 조성을 갖는 산화물의 박막을 한번에 한 장의 기판 위에 제작하는 방법을 사용해서 그 의존성을 검토하고 있다. 그렇지만, 이 방법을 반드시 사용할 필요는 없다. 소정의 조성의 재료원(타겟)을 준비해서 아모퍼스 산화물로 이루어진 박막을 형성해도 좋거나, 또는 복수의 타겟의 각각에의 투입 파워를 제어함으로써 원하는 조성을 갖는 박막을 형성해도 좋다.
N 첨가 In-Zn-0막은, 대각선 입사 구성을 갖는 코스퍼터링(co-sputtering) 장치를 사용하여서 형성되었다. 타겟은, 기판에 대하여 경사 방향으로 배치되어 있고, 기판상의 막의 조성이 타겟으로부터의 거리의 차이에 의해 변화되므로, 기판면 내측에 2원계 원소의 넓은 조성 분포가 전체적으로 존재하고 있는 박막을 얻을 수 있다. 타겟(재료원)로서는, ZnO조성을 갖는 2인치 소결체 및 In203 조성을 갖는 2인치 소결체(각각, 순도 99.9％)를 사용한다. 각각의 투입RF(radio frequency)파워는, 각각 ZnO가 50W, In203이 30W다. N(질소)은 래디칼원에 의해 공급된다. 상기 래디칼원은, 전자 이온 가속기 공명 플라즈마에 의해 여기되고, 투입 마이크로파 파워는 80W다. 본 실시예에서는, 래디칼원에 의해 생성된 N래디칼을 스퍼터링 성막 분위기 중에 도입함으로써 막중 질소농도를 제어하고 있다. 타겟과 기판간의 거리는 약 7-12cm로 하고, 성막시의 기판온도는 약 25℃로 설정했다. N 첨가 In-Zn-0막 은, 4×10-1Pa의 아르곤-질소-산소 혼합 가스 분위기중에서 형성되고, 도입 질소의 분압은 8×10-2Pa로 하고, 도입 산소분압은 1.6×10-2Pa로 한다.
그 후에, 전자빔 가열증착법을 사용하여, 산화물 반도체 채널층 위에 약 150nm의 두께를 갖는 ITO막을 형성하고 나서, 포토리소그래피법과 리프트 오프법에 의해, 소스 전극(12) 및 드레인 전극(13)을 형성한다. 최후에, 게이트 절연막(14)으로서 사용하는 SiO2막을 R F스퍼터링법에 의해 그 두께가 약 200nm가 될 때까지 증착된다. 이어서, 그 SiO2막 위에 약 150nm의 두께를 갖는 ITO막을 형성하고, 포토리소그래피법과 리프트 오프법에 의해 게이트 전극(15)을 형성한다. 채널길이는 10㎛이고, 채널 폭은 150㎛이다.
다음에, 상기 방법으로 제작된 TFT에 대하여, 온도 300℃의 대기분위기중에서 1시간 열처리를 행한다. 최종적으로 얻어진 N 첨가 In-Zn-0막에 대해서, 산화막에 관해 단차계를 사용하여 측정을 행한 경우, 막두께는 약 40nm이다. 형광 X선 분석 및 러더포드(Rutherford) 후방산란(RBS)분석에 의해 In의 원자조성비(In/(Zn+In))는 15at.％∼75at.％의 범위 내에 있는 것이 관측되었고, 2차 이온 질량분석(SIMS)에 의해 N의 원자조성비(N/(N+0))가, 약 1.7at.％인 것이 관측되었다. 또, N/(In+Zn)으로 표현된 N의 원자조성비는, 1.9at.％로부터 2.4at.％까지의 범위에 있고, 모든 원자에 대한 N의 원자조성비는 약 1at.％이었다.
막면에 입사각 0.5°의 조건하에서 X선 회절을 측정한 바, In 원자조성 비(In/(In+Zn))가 30at.％이상일 때, 명료한 회절 피크는 검출되지 않고, 제작한 막은 아모퍼스인 것이 확인되었다. 한편, In원자조성비(In/(In+Zn))가 30at.％이하일 때는, ZnkIn20k+3(6≤K≤8)의 회절 피크가 검출되어, 제작한 막은 결정화된 것이 확인되었다.
(비교 예1: 채널층이 In-Zn-0막)
본 예의 구성은, 채널층을 제외하고는 상기 실시예1과 동일한 구성으로 했다. 본 비교 예에서는, 채널층(11)으로서, N이 첨가되지 않은 In-Zn-0막을 형성했다. 이때, 본 비교 예에 있어서도, 채널층의 재료의 원자조성비 의존성을 검토하기 위해서, 성막에 조합법을 사용한다.
In-Zn-0막은 압력이 4×10-1Pa인 아르곤-산소 혼합 가스 분위기중에서 형성되고, 도입 산소분압은 2×10-3Pa로 했다. 본 비교 예에서는, 래디칼원에 의한 성막 분위기중에의 래디칼의 도입은 행하지 않는다. 그 밖의 성막 조건은, 상기 실시 예1과 마찬가지라고 했다. 최종적으로 얻어진 산화막에 대해서 단차계로 측정을 행한 바, 막두께는 약 40nm이었다. 추가로, 형광 X선 분석을 한 바, In의 원자조성비(In/(Zn+In))는 15at.％ 내지 75at.％이었다. 막중의 질소량에 관해서는, 2차 이온 질량분석(SIMS)을 사용해서 평가를 행한 바, 검출 한계 이하의 범위 내에 있는 것을 관측하였다.
막면에 입사각 0.5°의 조건하에서 X선 회절을 측정한 바, In원자조성비(In/(In+Zn))가 30at.％이상일 때, 명료한 회절 피크는 검출되지 않고, 제작한 막은 아모퍼스인 것이 확인되었다. 한편, In원자조성비(In/(In+Zn))가 30at.％이하일 때는, ZnkIn20k+3(6≤K≤8)의 회절 피크가 검출되어, 제작한 막은 결정화된 것이 확인되었다.
(비교 예2: 채널층이 N 첨가 In-Zn-0막. N=5at.％)
본 예의 구성은, 채널층을 제외하고는 상기 실시예1과 동일한 구성으로 했다. 본 비교 예에서는, 채널층(11)으로서, N 첨가 In-Zn-0막을 형성했다. 이때, 본 비교 예에 있어서도, 채널층의 재료의 원자조성비 의존성을 검토하기 위해서, 성막에 조합법을 사용한다.
N 첨가 In-Zn-0막은 압력이 4×10-1Pa인 아르곤-산소-질소 혼합 가스 분위기중에서 형성되고, 도입 산소분압은 1.6×10-2Pa로 하고, 질소분압은 1×10-1Pa로 했다. 그 밖의 성막 조건은, 상기 실시예1과 마찬가지라고 한다. 상기 얻어진 산화막에 대해서 단차계로 측정을 행한 바, 막두께는 40nm이었다. 또, 형광 X선 분석을 한 바, In의 원자조성비(In/(Zn+In))는 15at.％ 내지 75at.％의 범위 내에 있다. 막중의 질소량에 관해서는, 러더포드 후방산란(RBS) 분석을 사용해서 평가를 행한 바, 질소의 원자조성비(N/(N+0))가, 약 5at.％인 것이 관측되었다.
막면에 대해 입사각이 0.5°의 조건하에서 X선 회절을 측정한 바, In원자조성비(In/(In+Zn))가 32at.％이상일 때, 명료한 회절 피크는 검출되지않고, 제작한 막은 아모퍼스인 것이 확인되었다. 한편, In 원자조성비(In/(In+Zn))가 32at.％이 하일 때는, ZnkIn20k+3(6≤K≤8)의 회절 피크가 검출되어, 제작한 막은 결정화된 것이 확인되었다.
(채널층 물성)
본 실시예에서 얻어진 N 첨가 In-Zn-0 채널층에 대해서, 광흡수 스펙트럼의 해석을 행한 바, 상기 N 첨가 산화막의 광학 밴드갭은 In의 원자조성비에 의존해서 약 2.7eV로부터 2.9eV까지의 범위 내의 값을 보이고 있었다. 비교 예1의 In-Zn-0막에서는, 광학 밴드갭이 상기의 범위와 마찬가지로 약 2.7eV로부터 2.9eV의 범위에 있다. 한편, 비교 예2의 산질화물 반도체의 광학 밴드갭은 약 2.3eV 내지 2.4eV의 범위에 있다. 이 결과, 질소의 원자조성비(N/(N+0))가 커짐에 비례하여, 가시영역에서의 수광감도가 증가해버리는 것을 알았다.
다음에, N 첨가 Zn-In-0막의 환경 안정성을 조사하기 위해서, 본 실시예에서 제작한 산화막 및 상기 비교 예1에서 제작한 산화막을 기온 20℃ 및 습도 50％의 대기중에 정치하고, 저항률의 시간적 변화를 측정했다. 비교 예1의 In-Zn-0막에서는, 3개월동안 In-Zn-0막을 정치한 후에는 In과 Zn의 원자조성비에 의존하여, 약 1자리수 내지 3자리수의 저항률의 저하가 관측되었다. 한편, 본 실시예 및 비교 예2의 N 첨가 In-Zn-0막에서는, 저항률의 변화는 관측되지 않고, N 첨가 In-Zn-0막이 환경 안정성이 우수한 것을 알았다. 도 7은 본 실시예 및 비교 예2에서 얻어진 산화막에 대해서, In의 원자조성비(In/(Zn+In))이 75at.％인 경우에 저항률의 시간적 변화를 나타낸 것이다.
이와 같이, 적절한 양의 N을 In-Zn-0막에 첨가함으로써, 가시광에 대한 투명성을 유지한 채 환경 안정성을 갖는 반도체를 실현할 수 있다.
(TFT소자의 특성평가)
도 6은, 본 실시예에서 제작한 TFT를 실온하에서 측정했을 때의 Vd=6V의 전압에 있어서의 Id-Vg특성(전달 특성)을 나타낸 것이다.
상기 실시예1 및 상기 비교 예1, 2에서, In/(Zn+In)으로 표현된 In의 원자조성비가 약 40at.％일 때, 가장 우수한 트랜지스터 특성을 얻는다. 이때, 온 전류는 비교적 큰 값을 나타내고, 상기 실시 예1에 있어서, 전압 Vg가 Vg=10V일 때에는, Id=5×10-4A의 레벨의 전류가 흐르는 것을 관측하였다. 오프 전류는, Id=8×10-13A의 레벨에 있고, 한계치전압은 약 1.5V이다. 출력특성으로부터 전계 효과 이동도를 산출한 바, 포화 영역에 있어서 약 15cm2/Vs의 전계 효과 이동도를 얻었다. 또, S값은 약 0.3V/decade이었다. 상기 비교 예1에서 제작한 TFT소자의 이동도 및 S값은, In의 원자조성비가 약 40at.％일 때, 각각 약 17cm2/Vs 및 약 0.16V/decade의 값을 보이고 있다. 이 결과로부터, 상기 실시예1 및 상기 비교 예1 모두에서 우수한 트랜지스터 특성을 얻을 수 있는 것을 알았다.
한편, 상기 비교 예2에서 제작한 TFT소자에 있어서도, 이동도 및 S값은, 각각 약 15cm2/Vs 및 약 0.5V/decade의 비교적 우수한 값을 보이고 있었다. 그러나, 형광등의 빛을 조사함으로써, 오프 전류가 증가하고, 그 결과, 전류 온/오프비가 5 자리수 레벨보다도 작아진다는 것을 알았다.
다음에, TFT소자의 환경 안정성을 조사하기 위해서, 그 TFT소자를 기온 20℃ 및 습도 50％의 대기중에 정치하고, TFT 특성의 시간적 변화를 측정했다. 그 결과, 상기 실시예1 및 비교 예2에서 제작한 TFT에서는, In과 Zn의 원자조성비에 상관없이 정치한 후 특성의 변화를 발견할 수 없고, 그 TFT의 환경 안정성이 우수한 것을 나타냈다. 한편, 비교 예1에서 제작한 TFT에서는, In의 원자조성비(In/(Zn+In))가 약 30at.％이하 60at.％이상인 경우, 오프 전류가 시간에 따라 크게 증가했다. 그 결과, 상기 In의 원자조성비에서는 충분한 전류 온/오프비를 얻지 못한다. 이 관계로부터, 비교 예1의 TFT에서는 In:Zn의 원자조성비의 설계 범위(트랜지스터에 적용할 수 있는 원자조성비 범위)가 작은 범위에 있는 것을 알았다. 도 8은 실시예1 및 비교 예1에 대해서, 반년간 TFT를 정치한 후의 TFT의 전류 온/오프비를 플로트 한 그래프다.
이와 같이, N 첨가 In-Zn-0막을 채널층에 사용함으로써, 이동도나 S값등의 트랜지스터 특성 및 환경 안정성이 뛰어나고, 또한 원자조성비 마진(설계 유연성)이 큰 TFT소자를 실현할 수 있다. 또한, 적절한 막중 N농도를 선택함으로써, 가시광에 대하여 투명성이 높은 TFT소자를 실현할 수 있다.
(실시예2: 채널층이 In-Zn-Ga-0막, N/(N+0)=2at.％)
본 발명에 따른 TFT소자의 실시예2를 도 4를 사용하여 설명한다.
본 실시예에서는, 게이트 전극(15)으로서 ITO(인듐 주석 산화물)를 사용하고, 게이트 절연막(14)에는 약 150nm 두께의 실리콘 산화막을 사용하고 있다. 기판 에는 유리 기판을 사용하고, 이 유리 기판 위에 채널층(11)으로서, N 첨가 In-Zn-Ga-0막을 형성했다.
그 In-Zn-Ga-0막은, 상기 실시예1과 같이 대각선 입사 구성을 갖는 코스퍼터링 장치를 사용해서 형성된다. 본 실시예에서는, In203, ZnO 및 InGaZnO4의 3원으로 성막을 행하기 때문에, 한 장의 기판면내에서 Ga비 0.4at.％이상 5at.％이하의 원자조성비의 분포를 갖는 In-Zn-Ga-0박막을 얻을 수 있다. 이때, In-Zn의 조성 경사와 직교하는 방향으로 Ga농도 분포가 형성된다.
타겟(재료원)으로서는, ZnO조성을 갖는 2인치 소결체, In203조성을 갖는 2인치 소결체 및 InGaZnO4조성을 갖는 2인치 소결체(각각, 순도 99.9％)를 사용했다. 각각의 투입R F파워는, ZnO가 50W, In203이 30W, InGaZnO4이 35W다. N(질소)은 래디칼원에 의해 공급했다. 상기 래디칼원은 전자 이온가속기 공명 플라즈마에 의해 여기되고, 투입 마이크로파 파워는 80W다. 본 실시예에서는, 래디칼원에 의해 생성된 N래디칼을 상기 증착 분위기중에 도입함으로써 막중 질소농도를 제어한다. 또한, 타겟과 기판간의 거리는 약 7-12cm로 하고, 성막시의 기판온도는 25℃로 했다. N 첨가 In-Zn-Ga-0막은, 그 압력이 4×10-1Pa인 아르곤-질소-산소 혼합 가스 분위기중에서 형성되고, 도입 질소분압은 1×10-1Pa이며, 도입 산소분압은 0.9×10-2Pa로 했다.
그 후에, 전자빔 가열 증착법을 사용하여서 아모퍼스 산화물로 이루어진 반 도체 채널층 위에 약 150nm의 두께를 갖는 ITO막을 형성했다. 이어서, 포토리소그래피법과 리프트 오프법에 의해, 소스 전극(12) 및 드레인 전극(13)을 형성했다. 최후에, 게이트 절연체(14)로서 사용하는 SiO2막을 그 두께가 RF스퍼터링법에 의해 약 200nm가 될 때까지 증착했다. 이어서, 그 SiO2막 위에 약 150nm의 두께를 갖는 ITO막을 형성하고, 포토리소그래피법과 리프트 오프법에 의해 게이트 전극(15)을 형성했다. 채널길이는 10㎛이고, 채널 폭은 150㎛이었다.
다음에, 상기 방법으로 제작된 TFT에 대하여, 온도 300℃의 대기분위기중에서 1시간동안 열처리를 행했다. 단차계로 측정한 N 첨가 In-Zn-Ga-0막의 두께는, 약 40nm이었다. 또, 형광 X선 분석, 러더포드 후방산란(RBS)분석 및 SIMS(2차 이온 질량 분석)에 의해 In의 원자조성비(In/(Zn+In))은 15at.％∼75at.％에 있고, N의 원자조성비(N/(N+0))는 2at.％이었다. 또, 모든 원자에 대한 Ga의 원자조성비 및 N의 원자조성비가, 각각, 약 0.4at.％∼5at.％ 및 약 1.2at.％인 것을 관측하였다. N/(In+Zn)으로 표현된 N의 원자조성비는 2.2at.％∼2.9at.％이었다.
막면에 입사각 0.5°의 조건하에서 X선 회절을 측정한 바, Zn 원자조성비(Zn/(In+Zn+Ga))가 약 70at.％이상일 때, 명료한 회절 피크는 검출되지 않고, 제작한 막은 아모퍼스인 것이 확인되었다. 한편, Zn 원자조성비(Zn/(In+Zn+Ga))가 약 70at.％이하일 때, ZnkIn20k+3(6≤K≤8)의 회절 피크가 검출되어, 제작한 막은 결정화된 것이 확인되었다.
(비교 예3: 채널층이 In-Zn-Ga-0막)
본 예의 구성은, 채널층을 제외하고는 상기 실시예2와 동일한 구성으로 했다. 본 비교 예에서는, 채널층(11)으로서, N이 첨가되지 않은 In-Zn-Ga-0막을 형성했다. 이때, 본 비교 예에 있어서도, 채널층의 재료의 원자조성비 의존성을 검토하기 위해서, 성막에 조합법을 사용하고 있다.
In-Zn-Ga-0막은, 압력이 4×10-1Pa인 아르곤-산소 혼합 가스 분위기중에서 형성되고, 도입 산소분압은 8×10-4Pa로 했다. 본 비교 예에서는, 래디칼원에 의한 성막 분위기중에의 래디칼의 도입은 행하지 않고 있다. 그 밖의 성막 조건은, 상기 실시예2와 마찬가지라고 가정한다. 단차계로 측정을 행한 산화막의 두께는, 약 40nm이었다. 또한, 형광 X선 분석, RBS(Rutherford Back-Scattering)분석 및 SIMS(2차 이온 질량 분석)으로부터, In의 원자조성비(In/(Zn+In))는 15at.％로부터 75at.％까지의 범위에 있고, 모든 원자에 대한 Ga의 원자조성비는 약 0.4at.％로부터 5at.％까지의 범위에 있는 것을 알았다. 막중의 질소량에 관해서는, 2차 이온 질량분석(SIMS)을 사용해서 평가를 행한 바, 검출 한계를 초과하는 범위에 있는 것을 알았다.
막면에 입사각 0.5°의 조건하에서 X선 회절을 측정한 바, Zn원자조성비(Zn/(In+Zn+Ga))가 약 70at.％이상일 때, 명료한 회절 피크는 검출되지 않고, 제작한 막은 아모퍼스인 것이 확인되었다. 한편, Zn원자조성비(Zn/(In+Zn+Ga))가 약 70at.％이하일 때는, ZnkIn20k+3(6≤K≤8)의 회절 피크가 검출되어, 제작한 막은 결정화된 것이 확인되었다.
(채널층 물성)
본 실시예에서 얻어진 N 첨가 In-Zn-Ga-0채널층에 대해서, 광흡수 스펙트럼의 해석을 행했다. 그 결과, 상기 N 첨가 산화막의 광학 밴드갭은 금속의 원자조성비에 의존해서 약 2.8eV로부터 3.1eV까지의 범위의 값을 보였다. 그리고, 이 결과는, 실시예1의 N 첨가 In-Zn-0막보다도 약간 높은 값과, 비교 예3의 In-Zn-Ga-0막과 유사한 값을 나타낸다.
또한, 본 실시예에서 얻어진 N 첨가 In-Zn-Ga-0막에 대해서 4탐침 측정을 행했다. 그 결과, 저항률은 Ga량에 의존해서 크게 변화되는 것을 알았다. 예를 들면, In의 원자조성비(In/(Zn+In))가 75at.％일 때, 모든 원자수에 대한 Ga의 조성비가 0at.％(실시예1)인 경우 저항률은 약 300Ω·cm이다. 한편, 저항률 값이, 0.45at.％의 모든 원자에 대한 Ga의 조성비에서는 약 2.4kΩ·cm까지 증가하고, 또 5at.％의 모든 원자에 대한 Ga의 조성비에서는 약 30kΩ·cm까지 증가하는 것을 알았다. 상기 패턴은, 비교 예3에서 제작한 In-Zn-Ga-0막에 있어서도 마찬가지로 관측되고, Ga 첨가량에 의해, 저항률이 제어 가능한 것을 나타냈다.
다음에, In-Zn-Ga-0막의 환경 안정성을 조사하기 위해서, 본 실시예에서 제작한 N 첨가 산화막 및 비교 예3에서 제작한 산화막을 기온 20℃ 및 습도 50％의 대기중에 정치하고, 저항률의 시간적 변화를 측정했다. 도 9 및 도 10은 그 측정 결과와, 본 실시예 및 상기 비교 예에서 얻어진 산화막에 대해서, In의 원자조성비(In/(Zn+In))가 75at.％일 때의 저항률의 시간적 변화의 결과를 나타낸 그래프다.
이상의 검토의 결과, 본 실시예2의 N 첨가 In-Zn-Ga-0막에서는, 저항률의 변화는 관측되지 않고, 이 막의 환경 안정성이 우수한 것을 알았다. 한편, 비교 예3의 In-Zn-Ga-0막의 시간적 변화량도, 비교 예1의 In-Zn-0막에 비교하여 작고, 막으로의 Ga의 도입이, 환경 안정성 향상에 효과가 있는 것이 확인되었다. 그러나, 본 실시예2의 N 첨가 산화막에서는, 성막 후 저항률과 그 막을 3개월 동안 정치 후 저항률 양쪽이 거의 변화가 없었다. 한편, 비교 예3의 산화막에서는, Ga의 원자조성비가 1at.％이하일 경우, 1자리수로부터 2자리수까지의 범위에 있는 저항률의 저하가 관측되고, 환경 안정성에 관해서는, 본 실시예2의 N 첨가 산화막이 뛰어난 것을 알았다.
이와 같이, Ga와 N의 양쪽을 In-Zn-0막에 첨가함으로써, 저항률의 제어성이 뛰어나고, 또한 환경 안정성이 높은 반도체를 실현할 수 있다.
(TFT소자의 특성평가)
본 실시예2에 있어서, In의 원자조성비(In/(Zn+In))가 약 40at.％이고 모든 원자수에 대한 Ga의 원자조성비가 0.4at.％인 경우, 가장 우수한 트랜지스터 특성을 얻는다. 이때, 온 전류는 비교적 큰 값을 나타내고, 전압Vg=10V의 레벨일 때에는, Id=4×10-4A의 레벨의 전류가 흐르는 것을 알았다. 오프 전류는 Id=1×10-13A의 레벨이고, 한계치전압은 약 2.3V이며, 실시예1과 비교해서 오프 전류가 낮은 레벨이고 한계치전압이 높은 레벨인 것을 알았다. 또, 이때, TFT는 노멀리 오프 특성을 보이고 있었다. 출력특성으로부터 전계 효과 이동도 및 S값을 산출한 바, 각각 약 14.4cm2/Vs 및 약 0.3V/decade와, 실시예1에서 얻어진 값들과 거의 같은 정도의 우수한 특성을 얻었다. 상기 결과는, 비교 예3에서 제작한 TFT에 있어서도 마찬가지로 관측되고, 미량의 Ga첨가에 의해, 높은 전계 효과 이동도를 유지한 채, 낮은 오프 전류나 노멀리 오프 특성이 실현될 수 있는 것을 알았다.
그러나, Ga의 원자조성비를 더욱 크게 하면, 상기 특성은 저하해버린다. 예를 들면, 모든 원자수에 대한 Ga의 원자조성비가 2at.％인 경우, 전계 효과 이동도가 약 12cm2/Vs이고, S값이 약 0.7V/decade이며, 또한 Ga의 원자조성비가 5at.％인 경우는, 전계 효과 이동도가 약 10cm2/Vs이고, S값이 약 1V/decade가 되는 것을 알았다. 도 11에 있어서, 다른 Ga의 원자조성비 에 대한 전계 효과 이동도 및 S값을 플로트 한다. 이때, 도 11에 있어서, In의 원자조성비(In/(Zn+In))는 약 40at.％이다. 이러한 도 11로부터, 모든 원자수에 대한 Ga의 원자조성비가 약 1at.％이상, 즉 모든 원자수에 대한 N의 원자조성비보다도 커졌을 경우, TFT특성이 저하하는 것이 명백하였다.
다음에, TFT소자의 환경 안정성을 조사하기 위해서, 기온 20℃ 및 습도 50％의 대기중에 정치하고, TFT 특성의 시간적 변화를 측정했다. 그 결과, 본 실시예2에서 제작한 TFT에서는, 다른 In과 Zn의 원자조성비에 상관없이, 반년간 TFT를 정치한 후 그 특성의 변화는 보여지지 않고, TFT의 환경 안정성이 우수한 것을 알았다. 한편, 비교 예3에서 제작한 TFT도 비교적 환경 안정성이 뛰어나지만, Ga의 원자조성비가 1at.％이하일 경우 오프 전류의 증가가 관측되었다. 특히, In의 원자조 성비(In/(Zn+In)로 표현됨)가 70at.％이상인 경우, 오프 전류가 약 2배정도 증가하는 것이 관측되었다.
결론적으로, Ga의 원자조성비가 N의 원자조성비보다도 작은(즉, Ga원자수가 N원자수미만인) N 첨가 In-Zn-Ga-0막을 채널층에 사용함으로써, 트랜지스터 특성 및 환경 안정성이 우수한 TFT소자를 얻을 수 있다.
또한, Ga와 N의 양쪽을 첨가함으로써, 오프 전류나 한계치전압의 제어성이 높고, 또한 환경 안정성이 우수한 TFT소자를 실현할 수 있다.
부수적으로, 상기 실시예들과 그들의 변형예를 조합하여 취득된 구성은 본 발명에 완전히 포함된다는 것을 유념해야 한다.
현재 본 발명을 바람직한 실시예들이라고 생각되는 것을 참조하여 설명하였지만, 본 발명은 상기 개시된 실시예들에 한정되지 않는다는 것을 알 것이다. 이러한 의미에서, 상기 실시예들은 단지 본 발명의 예를 든 것뿐이다.
본 발명의 기술적인 개념을, 첨부된 청구항에 의해 기재하지만, 명세서의 설명만으로 제한되게 해석되어서는 안된다는 것을 유념해야 한다.
또한, 첨부된 청구항에 기재된 기술적인 개념의 범위를 벗어나지 않은 어떠한 조정 및 변형도 본 발명의 기술적인 개념으로 이루어진다는 것을 유념해야 한다.
본 출원에서는, 여기서 전체적으로 참고로 포함된 2007년 5월 30일에 출원된 일본특허출원번호 2007-143431의 이점을 청구한다.

Claims (6)

  1. 아모퍼스 산화물로서,
    상기 아모퍼스 산화물은 In, Zn, N 및 0를 포함하고,
    상기 아모퍼스 산화물중의 상기 N의 상기 N과 0에 대한 원자조성비(N/(N+O))가 0.01원자 퍼센트 이상 3원자 퍼센트 이하이며,
    상기 아모퍼스 산화물은 Ga를 포함하지 않고, 또는, 상기 아모퍼스 산화물이 Ga를 포함하는 경우에는, 상기 아모퍼스 산화물에 포함되는 Ga의 원자수는 상기 N의 원자수보다도 적은, 아모퍼스 산화물.
  2. 제 1 항에 있어서,
    상기 아모퍼스 산화물중의 상기 N의 상기 In과 Zn의 합계에 대한 원자조성비(N/(In+Zn))가 0.01원자 퍼센트 이상 7원자 퍼센트 이하인, 아모퍼스 산화물.
  3. 제 1 항에 있어서,
    상기 아모퍼스 산화물중의 상기 In의 In과 Zn에 대한 원자조성비(In/(In+Zn))가 15원자 퍼센트 이상 75원자 퍼센트 이하인, 아모퍼스 산화물.
  4. 전계 효과형 트랜지스터로서,
    상기 전계 효과형 트랜지스터의 채널층은, In, Zn, N 및 0를 포함하는 아모퍼스 산화물로 이루어지고,
    상기 아모퍼스 산화물중의 상기 N의 상기 N과 0에 대한 원자조성비(N/(N+O))가 0.01원자 퍼센트 이상 3원자 퍼센트 이하이며,
    상기 아모퍼스 산화물은 Ga를 포함하지 않고, 또는 상기 아모퍼스 산화물이 Ga를 포함하는 경우에는, 상기 아모퍼스 산화물에 포함되는 Ga의 원자수는 상기 N의 원자수보다도 적은, 전계 효과형 트랜지스터.
  5. 제 4 항에 있어서,
    상기 아모퍼스 산화물중의 상기 N의 상기 In과 Zn의 합계에 대한 원자조성비(N/(N+O))가 0.01원자 퍼센트 이상 7원자 퍼센트 이하인, 전계 효과형 트랜지스터.
  6. 제 4 항에 있어서,
    상기 아모퍼스 산화물중의 상기 In의 In과 Zn에 대한 원자조성비(In/(In+Zn))가 15원자 퍼센트 이상 75원자 퍼센트 이하인, 전계 효과형 트랜지 스터.
KR1020097027135A 2007-05-30 2008-05-22 아모퍼스 산화물 및 전계 효과형 트랜지스터 KR101294113B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-143431 2007-05-30
JP2007143431A JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ
PCT/JP2008/059852 WO2008149754A1 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor

Publications (2)

Publication Number Publication Date
KR20100020488A true KR20100020488A (ko) 2010-02-22
KR101294113B1 KR101294113B1 (ko) 2013-08-08

Family

ID=39590910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027135A KR101294113B1 (ko) 2007-05-30 2008-05-22 아모퍼스 산화물 및 전계 효과형 트랜지스터

Country Status (7)

Country Link
US (1) US8188467B2 (ko)
EP (1) EP2165368B1 (ko)
JP (1) JP5241143B2 (ko)
KR (1) KR101294113B1 (ko)
CN (1) CN101681922B (ko)
TW (1) TWI397183B (ko)
WO (1) WO2008149754A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130063408A (ko) * 2011-12-06 2013-06-14 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20180105337A (ko) * 2017-03-15 2018-09-28 한화케미칼 주식회사 에멀젼, 에멀젼의 제조 방법 및 에멀젼을 이용한 코팅막 형성 방법
KR20230041184A (ko) * 2021-09-17 2023-03-24 충북대학교 산학협력단 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150142B1 (ko) * 2006-04-06 2012-06-11 어플라이드 머티어리얼스, 인코포레이티드 대형 기판 상에 아연 산화물 투명 전도성 산화물의 반응성 스퍼터링
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI482226B (zh) 2008-12-26 2015-04-21 Semiconductor Energy Lab 具有包含氧化物半導體層之電晶體的主動矩陣顯示裝置
CN101928560B (zh) * 2009-06-18 2013-08-07 晶元光电股份有限公司 一种可由紫外光激发的蓝光荧光材料及其制备方法
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2478563B1 (en) * 2009-09-16 2021-04-07 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing a samesemiconductor device
WO2011037829A2 (en) * 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
SG178056A1 (en) * 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
KR101959693B1 (ko) 2009-10-09 2019-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101717460B1 (ko) * 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101875794B1 (ko) 2009-10-21 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR101629194B1 (ko) * 2009-10-30 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
US8669553B2 (en) * 2010-07-02 2014-03-11 Hewlett-Packard Development Company, L.P. Thin film transistors
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103069717B (zh) * 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
JP5525380B2 (ja) * 2010-08-25 2014-06-18 富士フイルム株式会社 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI654764B (zh) * 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
US11581334B2 (en) * 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513404A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd 半導体装置の製造方法
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130063408A (ko) * 2011-12-06 2013-06-14 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101878731B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20180105337A (ko) * 2017-03-15 2018-09-28 한화케미칼 주식회사 에멀젼, 에멀젼의 제조 방법 및 에멀젼을 이용한 코팅막 형성 방법
KR20230041184A (ko) * 2021-09-17 2023-03-24 충북대학교 산학협력단 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법

Also Published As

Publication number Publication date
WO2008149754A1 (en) 2008-12-11
CN101681922B (zh) 2012-05-23
JP2008300518A (ja) 2008-12-11
US8188467B2 (en) 2012-05-29
TW200915576A (en) 2009-04-01
US20100140611A1 (en) 2010-06-10
CN101681922A (zh) 2010-03-24
KR101294113B1 (ko) 2013-08-08
JP5241143B2 (ja) 2013-07-17
EP2165368B1 (en) 2012-05-30
TWI397183B (zh) 2013-05-21
EP2165368A1 (en) 2010-03-24

Similar Documents

Publication Publication Date Title
KR101294113B1 (ko) 아모퍼스 산화물 및 전계 효과형 트랜지스터
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5710041B2 (ja) 液晶表示装置
EP1812969B1 (en) Field effect transistor comprising an amorphous oxide
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
Oh et al. Improving the gate stability of ZnO thin-film transistors with aluminum oxide dielectric layers
JP4560502B2 (ja) 電界効果型トランジスタ
EP2149910B1 (en) Field effect transistor having a channel comprising an oxide semiconductor material including indium and zinc
JP5213429B2 (ja) 電界効果型トランジスタ
US20130240802A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP2009224479A (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP2007073701A (ja) アモルファス酸化物層を用いた薄膜トランジスタ
US20150228674A1 (en) Thin film transistor and display device
JP2014229666A (ja) 薄膜トランジスタ
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Kim et al. New approach for passivation of Ga 2 O 3-In 2 O 3-ZnO thin film transistors

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120113

Effective date: 20130523

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee