JP2008300518A - アモルファス酸化物及び電界効果型トランジスタ - Google Patents

アモルファス酸化物及び電界効果型トランジスタ Download PDF

Info

Publication number
JP2008300518A
JP2008300518A JP2007143431A JP2007143431A JP2008300518A JP 2008300518 A JP2008300518 A JP 2008300518A JP 2007143431 A JP2007143431 A JP 2007143431A JP 2007143431 A JP2007143431 A JP 2007143431A JP 2008300518 A JP2008300518 A JP 2008300518A
Authority
JP
Japan
Prior art keywords
atomic
film
composition ratio
atomic composition
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007143431A
Other languages
English (en)
Other versions
JP5241143B2 (ja
Inventor
Naho Itagaki
奈穂 板垣
Tatsuya Iwasaki
達哉 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007143431A priority Critical patent/JP5241143B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to PCT/JP2008/059852 priority patent/WO2008149754A1/en
Priority to EP08764821A priority patent/EP2165368B1/en
Priority to US12/597,934 priority patent/US8188467B2/en
Priority to KR1020097027135A priority patent/KR101294113B1/ko
Priority to CN2008800174542A priority patent/CN101681922B/zh
Priority to TW097119728A priority patent/TWI397183B/zh
Publication of JP2008300518A publication Critical patent/JP2008300518A/ja
Application granted granted Critical
Publication of JP5241143B2 publication Critical patent/JP5241143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

【課題】 電界効果移動度やＳ値などのトランジスタ特性に優れ、且つ対環境安定性に優れた電界効果トランジスタを提供する。
さらには、構成原子の原子組成比率に依るトランジスタ特性の変化が少ない、原子組成比率のマージン（設計自由度）の大きな電界効果トランジスタを提供する。
【解決手段】 電界効果型トランジスタであって、
前記電界効果型トランジスタの活性層がＩｎと、Ｚｎと、Ｎと、Ｏと、を含むアモルファス酸化物からなり、前記アモルファス酸化物中の前記Ｎの前記ＮとＯに対する原子組成比率が０．０１原子％以上３原子％以下であり、かつ、前記酸化物はＧａを含まないか、Ｇａを含む場合には、前記酸化物に含まれるＮの原子数よりも少なくする。
【選択図】 図１

Description

本発明は、アモルファス（非晶質ともいう）酸化物、又はアモルファス酸化物を活性層に用いた電界効果型トランジスタに関する。また、当該トランジスタを用いた有機ＥＬや無機ＥＬを発光素子に利用した表示装置や、液晶を利用した表示装置に関する。
近年、アモルファス酸化物系半導体薄膜を用いた半導体素子が注目されている。この薄膜は、低温で製膜でき、かつ光学バンドギャップが大きく可視光に対して光透過性がある等の特徴を有しており、プラスチック基板やフィルムなどの基板上にフレキシブルな透明薄膜トランジスタ（ＴＦＴ）等を形成することが可能である。
例えば、特許文献１にはＺｎ−Ｏを主成分とした酸化物膜を活性層に利用したＴＦＴに関する技術が記載されている。
また、非特許文献１には室温で形成されたインジウムと亜鉛とガリウムを含む非晶質酸化物膜を活性層に利用したＴＦＴに関する技術が記載されている。
また、非特許文献２には室温で形成された酸化インジウムを主成分として用いた酸化物薄膜をＴＦＴのチャネル層（活性層）に用いることが記載されている。
また、特許文献２には室温で形成されたインジウムと亜鉛とガリウムを含むアモルファス酸化物膜を活性層に利用したＴＦＴが開示されている。そして、活性層にＬｉ、Ｎａ、Ｍｎ、Ｎｉ、Ｐｄ、Ｃｕ、Ｃｄ、Ｃ、Ｎ、Ｐ等の不純物が添加されたＴＦＴに関する技術が記載されている。
特開２００２−７６３５６号公報 特開２００６−１６５５２９号 Ｎａｔｕｒｅ ＶＯＬ４３２、２５ Ｎｏｖｅｍｂｅｒ ２００４（４８８−４９２） Ｊｏｕｒｎａｌ ｏｆ Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ Ｓｏｌｉｄｓ ３５２（２００６）２３１１
非特許文献１に記載のＴＦＴでは、Ｓ値は約２Ｖ／ｄｅｃａｄｅと比較的大きいものの、電界効果移動度が６〜９ｃｍ２／Ｖｓと高く、液晶やエレクトロルミネッセンス等を用いた平面ディスプレイ装置に望まれているアクティブマトリクスへの応用が期待される。しかし、本発明者らの知見によれば、上記ＴＦＴでは、活性層に用いた非晶質酸化物膜の主要構成金属元素の原子組成比率（原子数比、原子組成割合ともいう）によってＴＦＴ特性が大きく変わる。
一方、特許文献２では、活性層中に不純物元素を添加することにより、キャリア密度が制御されており、その結果、電流オン・オフ比の大きなＴＦＴが得られている。しかし、主要構成金属元素の原子組成比率を変えたときの不純物添加の効果は明らかにされていない。
一方、非特許文献２に記載のＴＦＴでは、ゲート絶縁膜材料に依存して、電界効果移動度が１０−１４０ｃｍ２／Ｖｓ、Ｓ値が０．０９−５．６Ｖ／ｄｅｃａｄｅの値を示している。
しかし、本発明者らの知見によれば、室温で形成されたＩｎ−Ｏ膜は、対環境安定性が低く、大気中に放置すると抵抗率が大きく変化してしまう。例えば、気温２０℃、湿度５０％の大気中に１ヶ月放置した場合、１桁〜２桁の抵抗率の減少が観測される。さらに上記抵抗率の減少は、特許文献１に記載のＺｎ−Ｏを主成分として用いた酸化物半導体においても、同様に観測される。
本発明は上記課題を解決するものであり、その目的は、電界効果移動度やＳ値などのトランジスタ特性および対環境安定性に優れ、且つ原子組成率マージン（設計自由度）の大きなアモルファス酸化物及び電界効果型ＴＦＴを提供することにある。
本発明者らは上記目的を達成するために、鋭意検討した結果本発明の完成に至ったものであり、その骨子とするところは、アモルファス酸化物であって、Ｉｎと、Ｚｎと、Ｎと、Ｏと、を含み、前記アモルファス酸化物中の前記Ｎの前記ＮとＯに対する原子組成比率が０．０１原子％以上３原子％以下であり、かつ、前記酸化物は、Ｇａを含まないか、Ｇａを含む場合には、前記アモルファス酸化物に含まれるＮの原子数よりも少ないことを特徴とするものである。
また、本発明は、電界効果型トランジスタであって、前記電界効果型トランジスタの活性層がＩｎと、Ｚｎと、Ｎと、Ｏと、を含むアモルファス酸化物からなり、前記アモルファス酸化物中の前記Ｎの前記ＮとＯに対する原子組成比率が０．０１原子％以上３原子％以下であり、かつ、前記酸化物はＧａを含まないか、Ｇａを含む場合には、前記酸化物に含まれるＮの原子数よりも少ないことを特徴とするものである。
本発明によれば半導体特性に優れたアモルファス酸化物を得ることができる。
また、本発明によれば、電界効果移動度やＳ値などのトランジスタ特性に優れ、且つ対環境安定性に優れた電界効果トランジスタを提供することができる。
さらには、構成原子（特に金属原子）の原子組成比率に依るトランジスタ特性の変化が少ない、原子組成比率マージン（設計自由度）の大きな電界効果トランジスタを提供することができる。
まず、本発明の実施形態を説明する前に、本発明の完成に至った経緯を説明する。
非特許文献１には、Ｉｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９（原子％）の原子組成比率を有するアモルファス酸化物をＴＦＴの活性層に用いる技術が記載されている。
そこで本発明者らが、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を室温で形成し、そのトランジスタ特性を評価したところ、Ｇａの原子組成比率を小さくすることで、初期特性に優れたトランジスタを得ることができる。特に、酸化物薄膜にＧａが含まれない場合、電界効果移動度が大きく且つＳ値の小さなトランジスタを得ることができる。ここで、本発明において上記Ｓ値とは、ドレイン電圧一定で、ドレイン電流を１桁変化させるサブスレショルド領域でのゲート電圧値を意味する。
一方、Ｇａの原子組成比率を小さくすることで、ＩｎとＺｎの原子組成比率の設計範囲（トランジスタに適用しうる原子組成比率範囲）が小さくなるという問題も分かった。例えば、ＩｎとＧａとＺｎに対するＧａの原子組成比率（Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ））が３０原子％の時には、ＩｎとＺｎに対するＩｎの原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が１０原子％以上、６０原子％以下の範囲で、良好なトランジスタ動作を示す。一方、Ｇａが０原子％の時には、良好なトランジスタ動作を示したＩｎとＺｎに対するＩｎの原子組成比率の範囲は、３０原子％以上、６０原子％以下となり、範囲が狭くなる。なお、上記以外の原子組成比率の範囲では、負ゲートバイアス印加時においても比較的大きな電流が流れてしまう、といった現象が生じ、１０５以上の電流オン／オフ比は得られない。
また、Ｇａ原子組成比率によって、酸化膜自体の耐環境安定性が変化する。酸化膜を大気中に静置した時の抵抗率の経時変化は、膜中の前記Ｇａ原子組成比率が大きくなるに伴い、抵抗率の経時変化は小さくなる。本発明者らの知見によれば、この抵抗率の変化は、環境安定性に対する指標として有効なパラメータであって、抵抗率の変化が小さい方が酸化膜の抵抗率以外の電気特性も安定する関係にある。
すなわち、ＴＦＴ特性に関しては、Ｇａ原子組成比率が少ないほうが好ましいが、環境安定性に関しては、Ｇａ原子組成比率が大きいほうが好ましい。
そこで、本発明者らが、良好な特性と環境安定性を両立した酸化物半導体を実現するために、Ｉｎ−Ｚｎ−Ｏ膜に各種元素を添加し、そのトランジスタ特性および抵抗率の経時変化の測定を行った。その結果、Ｎを特定の原子組成比率となるように添加することで、Ｉｎ−Ｚｎ−Ｏと同程度のトランジスタ特性を維持したまま、耐環境安定性が向上することを見出した。
図１はＩｎ−Ｚｎ−Ｏ膜を、気温２０℃、湿度５０％の大気中に放置した場合の抵抗率の経時変化を示したグラフである。Ｎを添加していないＩｎ−Ｚｎ−Ｏでは成膜直後より抵抗率の減少が観測される。特にＩｎ原子組成比率が６０原子％以上および３０原子％以下の原子組成比率の範囲では、耐環境安定性が低く、その原子組成比率によっては、約１桁から３桁減少する。
一方、Ｎを微量添加したＩｎ−Ｚｎ−Ｏ膜ではその原子組成比率に依らず、３ヶ月放置した後も抵抗率の変化は殆ど観測されない。図２は３ヶ月静置後における抵抗率を異なる原子組成比率に対しプロットしたものである。
このように、Ｎ添加によって耐環境安定性が向上する原因は明らかではないが、以下のように推測する。酸化膜の伝導率は保管雰囲気中の湿度の影響により変化するものと考えられるが、Ｎの導入により耐湿性が改善したものと考えられる。以下にその理由を述べる。
例えばＳｉＯ２では原子間距離が比較的大きく、Ｈ２Ｏの透過率が高いことが知られている。またＨ２Ｏの双極子モーメントは、特に酸化膜中で大きくなると考えられる。Ｈ２Ｏの双極子モーメントの増加が、酸化膜中でのＯＨ−およびＨ＋イオン生成確率を増大させ、その結果、伝導率の低下を引き起こしたものと考えられる。一方、酸窒化膜（Ｎを添加した酸化膜）では酸化膜に比べて原子間距離が小さく、Ｈ２Ｏの透過率は小さい。このような理由で膜中へのＮの導入により耐湿性が改善されるものと考えられる。本発明の酸化物膜において高い耐環境安定性が得られた原因も、この耐湿性の向上が一因であると考えられる。
また、微量のＮを添加することで、ＩｎとＺｎの原子組成比率に対しての原子組成比率の設計範囲（トランジスタに適用しうる原子組成比率範囲）が大きくなる。具体的には、ＩｎとＺｎに対するＩｎの原子組成比率が１５原子％以上７５原子％以下の範囲で、良好なトランジスタ動作を示す。
本発明者の知見によれば、アモルファス酸化物からなる半導体の抵抗率が高い程、オフ電流が低く、ゲート電圧非印加時には電流が流れない、いわゆる「ノーマリーオフ特性」を示す。Ｎ添加による原子組成比率設計範囲の拡大によって、耐環境安定性の低いＩｎ−ｒｉｃｈ領域（Ｉｎ：６０原子％以上）およびＺｎ−ｒｉｃｈ（Ｚｎ：７０原子％以上）での抵抗経時変化（低抵抗化）を抑制できる。
本発明はこのような知見に基づいてなされたものである。
以下、図面を参照しながら本発明の実施の形態についてさらに詳細に説明する。
図３に本実施形態のＴＦＴ素子構造の模式図を示す。ＴＦＴはゲート電極１５上にゲート絶縁膜１４を設け、ゲート絶縁膜１４上にソース電極１２、ドレイン電極１３を設けることにより構成される。ゲート電極１５はリンドープＳｉのように、基板を兼ねたものでも良く、ガラス等の基板上に形成されていても良い。
本実施形態に適用できる半導体素子の構成は、このような逆スタガ型（ボトムゲート型）構造のＴＦＴに限らず、図４に示すように、例えば活性層の上にゲート絶縁膜とゲート電極を順に備えるスタガ構造（トップゲート型）のＴＦＴでもよい。
本発明のＴＦＴの活性層には、ＩｎとＺｎを含み、且つ微量のＮを含む酸化物を適用することができる。特にアモルファス酸化物中のＮとＯに対するＮの原子組成比率（Ｎ／（Ｎ＋Ｏ））が０．０１原子％以上の時、耐湿性が高くなる。そして当該酸化物をＴＦＴの活性層に用いることによって、経時安定性に優れたＴＦＴを得ることができる。
図５は異なる膜中Ｎ濃度において、抵抗率の変化の大きさをプロットしたグラフである。具体的には、異なるＮ濃度（原子組成比率）で形成したアモルファス酸化物の成膜直後の抵抗率を、大気中に３ヶ月静置した後の抵抗率で除した値を示している。図５より、Ｎ原子組成比率が０．０１原子％以上のアモルファス酸化物からなる膜では、抵抗率の変化が殆どないことが分かる。
また、本発明者らの知見によれば、ＩｎとＺｎの合計に対するＮの原子組成比率（Ｎ／（Ｉｎ＋Ｚｎ））が小さい場合、半絶縁性の膜を得ることが困難になる。その結果、良好なＴＦＴ特性が得られなくなる。具体的にはＮ／（Ｉｎ＋Ｚｎ）が０．０１原子％より小さくなると、オフ電流が大きくなってしまい、電流オン／オフ比が３桁未満となる。このため、Ｎ／（Ｉｎ＋Ｚｎ）は０．０１原子％以上とすることが好ましい。上記原因は明らかではないが、膜の抵抗率が低くなっていることから、膜中に過剰なキャリアが生成されているものと考えられる。
また、Ｎ／（Ｉｎ＋Ｚｎ）が大きい場合も、ＴＦＴ特性が低下する。具体的には、Ｎ／（Ｉｎ＋Ｚｎ）が７原子％よりも大きい場合、サブスレショルド領域の立ち上がり特性が低下し、電界効果移動度も５ｃｍ２／Ｖｓ以下となる。この原因は明らかではないが、Ｎ／（Ｉｎ＋Ｚｎ）の大きい膜を作製する場合、成膜雰囲気中の酸素および窒素ガス圧力を高くする必要がある。本発明者らの検討では、膜の表面粗さが製膜雰囲気中の酸素および窒素ガス圧力の増加とともに大きくなることが認められた。そのためＮ／（Ｉｎ＋Ｚｎ）の大きい膜では表面粗さが大きいことが予想される。この表面粗さが、半導体−ゲート絶縁膜間の界面特性を劣化させ、その結果、ＴＦＴ特性を低下させているものと考えられる。この結果から、（Ｎ／（Ｉｎ＋Ｚｎ））の上限値は７原子％以下とすることが好ましい。
従って、（Ｎ／（Ｉｎ＋Ｚｎ））の好ましい範囲は、０．０１原子％以上７原子％以下である。
ここで、電流オン／オフ比はトランスファ特性における、最も大きなソース・ドレイン電極間の電流（Ｉｄ）と、最も小さなＩｄの値の比から求める。また、トランスファ特性の結果から、√Ｉｄ―Ｖｇのグラフを作製し、この傾きから電界効果移動度を導いている。
一方、本発明者ら知見によれば、禁制帯エネルギー幅の値も膜中Ｎ比に大きく依存する。特にＮの原子組成比率（Ｎ／（Ｎ＋Ｏ））が３原子％より大きい時、禁制帯エネルギー幅は２．５ｅＶ程度まで減少する。したがって、可視光に対し光透過性が要求される場合、Ｎの原子組成比率は３原子％以下であることが好ましい。
従って本発明におけるＮの原子組成比率（Ｎ／（Ｎ＋Ｏ））は０．０１原子％以上３原子％以下が好ましい。
また、Ｉｎ原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が３０原子％以上でアモルファスの薄膜となる。この時、表面粗さが小さく、界面特性に優れたＴＦＴを実現することができる。特に、サブスレショルド領域の立ち上がり特性に優れた、Ｓ値の小さなＴＦＴを得ることができる。
なお、本発明の酸化物材料は、所定の範囲内であればＧａを含んでいてもよく、また全く含んでいなくても良い。Ｇａが含まれている場合、Ｇａ添加量によって膜の抵抗率を制御することができるという効果がある。アモルファス酸化物に含まれるＧａの含有量の範囲としては、酸化物中のＧａの原子数が、Ｎの原子数よりも小さいとき、Ｎ添加の効果が大きく、好ましい。すなわち、Ｉｎ−Ｚｎ−Ｏ膜を活性層に用いたＴＦＴと同等レベルのトランジスタ特性と環境安定性を両立できる。従って、良好なトランジスタ特性、特に高い移動度や小さなＳ値を有するＴＦＴを実現するためには、アモルファス酸化物に含まれるＧａの原子数が、Ｎの原子数よりも小さいことが好ましい。
また、上記酸化物には、Ｇａ以外にも、移動度、キャリア濃度、禁制帯エネルギー幅といった膜特性に実質的に影響を及ぼさない程度の不純物を含んでもよい。
ソース電極１２、ドレイン電極１３およびゲート電極の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特に制限はない。たとえば、リンドープされたシリコン基板のように、ゲート電極と基板を兼ねたものでも良い。また、錫ドープされた酸化インジウム膜、酸化亜鉛などの透明導電膜や、金、プラチナ、アルミ、ニッケルなどの金属膜を用いることができる。また活性層と電極、およびゲート電極とゲート絶縁膜との間に、密着性向上のためのチタン、ニッケル、クロム等からなる密着層１６があっても良い。
ゲート絶縁層１４としては、一般的に用いられているシリコン酸化膜、シリコン窒化膜、シリコン酸窒化の他に、誘電率の高いアルミナやイットリア、あるいはこれらを積層した膜のいずれを用いてもよい。
基板としては、熱処理条件等にもよるが、ガラス基板、金属基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
本発明のＴＦＴ活性層の作成方法としては、ガラス基板、プラスチック基板、ＰＥＴフィルム、Ｓｉ基板等の基板を用意する。次いで、スパッタ法、パルスレーザー蒸着法、及び電子ビーム蒸着法の気相法、もしくはそれらの組み合わせなどにより酸化物半導体を形成する。このとき、所望の膜中窒素濃度に応じて、気相中にＮ２、ＮＨ３、ＮＯなどを導入する。また成膜中にラジカル源等を用いてＮラジカルを照射することも、膜中窒素濃度を制御する上で、効果的である。
また上記工程後、作製された酸化物に対して熱処理を行うことも好ましい形態である。熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では４５０℃以下、プラスチック基板の場合では２００℃以下で熱処理することが好ましい。これにより、酸化膜の電気的特性が安定し、さらに信頼性の高い半導体素子を実現することができる。効果的に熱処理を行うには、窒素、酸素、水蒸気、二酸化炭素のいずれかを含む雰囲気中の温度を１５０℃以上（温度の上限は使用する基板によって前記範囲に調整する。）として熱処理を行うのが良い。これにより、ＴＦＴのオフ電流をさらに小さく出来るという効果がある。
（ＴＦＴ特性）
まず、トランジスタ動作特性の評価指標について説明する。
図６に本実施形態の薄膜トランジスタの典型的な特性を示す。
ソース・ドレイン電極間に、６Ｖ程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを、−３Ｖ〜１０Ｖの間でスイッチすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オン／オフする）ことができる。
トランジスタ特性の評価項目としては、さまざまなものがあるが、たとえば、電界効果移動度、電流オン／オフ比などが上げられる。
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。たとえば、トランスファ特性の結果から、√Ｉｄ―Ｖｇのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特に説明のない限り、この手法で評価している。
電流オン／オフ比はトランスファ特性における、最も大きなＩｄと、最も小さなＩｄの値の比から求めることができる。
本実施形態のＴＦＴでは、従来のＩｎ−Ｇａ−Ｚｎ−Ｏを活性層に用いたＴＦＴと比較して、電界効果移動度が高く、Ｓ値が小さいことが分かる。またＩｎとＺｎとの原子組成比率に対する原子組成比率の設計範囲（トランジスタに適用しうる原子組成比率範囲）が大きい。具体的には、Ｉｎ／（Ｉｎ＋Ｚｎ）で表されるＩｎの原子組成比率が１５原子％以上、７５原子％以下の範囲で、１０５以上の電流オン／オフ比が得られる。
一方、従来のＩｎ−Ｏを用いたＴＦＴでは移動度が高いものの、対環境安定性が低いという特徴があったが、本実施形態のＴＦＴでは作製直後と半年間大気中に静置した後とでＴＦＴ特性の変化は小さく、常に安定して優れた特性を示すことが分かった。
以下、実施例を用いて本発明を更に説明する。
（実施例１：活性層がＮ添加Ｉｎ−Ｚｎ−Ｏ膜、Ｎ／（Ｎ＋Ｏ）＝１．７原子％）
本発明に係わるＴＦＴ素子の第１実施例を図４を用いて説明する。
本実施例ではゲート電極１５としてＩＴＯを用い、ゲート絶縁膜１４には約１５０ｎｍのシリコン酸化膜を用いている。また基板にはガラス基板を用い、このガラス基板上に活性層１１として、Ｎ添加したＩｎ−Ｚｎ−Ｏ膜を形成した。
なお、本実施例においては、活性層の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。すなわち、スパッタ法により様々な組成を有する酸化物の薄膜を一度に一枚の基板上に作製する手法を用いて検討している。ただし、この手法を必ずしも用いる必要はない。所定の組成の材料源（ターゲット）を用意してアモルファス酸化物からなる薄膜を形成してもよいし、複数のターゲットのそれぞれへの投入パワーを制御することで、所望の組成の薄膜を形成してもよい。
Ｎ添加Ｉｎ−Ｚｎ−Ｏ膜の製膜は２元斜入射スパッタ装置を用いて行った。ターゲットは基板に対し斜め方向に配置されており、基板面上の膜の組成がターゲットからの距離の差により変化するため、基板面内にわたり２元系元素の広い組成分布がついた薄膜を得ることができる。ターゲット（材料源）としては、ＺｎＯ組成を有する２インチ焼結体およびＩｎ２Ｏ３組成を有する２インチ焼結体（それぞれ純度９９．９％）を用いた。投入ＲＦパワーはそれぞれＺｎＯが５０Ｗ、Ｉｎ２Ｏ３が３０Ｗである。Ｎはラジカル源により供給される。前記ラジカル源は電子サイクロトロン共鳴プラズマにより励起され、投入マイクロ波パワーは８０Ｗである。本実施例においては、ラジカル源により生成されたＮラジカルをスパッタリング成膜雰囲気中に導入することで、膜中窒素濃度を制御している。なお、ターゲットと基板との距離は約７−１２ｃｍ、成膜時の基板温度は２５℃とした。Ｎ添加Ｉｎ−Ｚｎ−Ｏ膜は、４×１０−１Ｐａのアルゴン、窒素、酸素混合ガス雰囲気中で成膜され、導入窒素分圧は８×１０−２Ｐａ、導入酸素分圧は１．６×１０−２Ｐａとした。
その後、電子ビーム加熱蒸着法を用いて、酸化物半導体活性層に近い側から、約１５０ｎｍの膜厚を有するＩＴＯ層を成膜し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２およびドレイン電極１３を形成した。最後にゲート絶縁膜１４として用いるＳｉＯ２膜をＲＦスパッタリング法により約２００ｎｍの膜厚となるまで成膜した。次いで、その上に約１５０ｎｍの厚みを有するＩＴＯを成膜し、フォトリソグラフィ法とリフトオフ法によりゲート電極１５を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍであった。
次に、上記方法で作製されたＴＦＴに対し、３００℃の大気雰囲気中で１時間熱処理を行った。最終的に得られたＮ添加Ｉｎ−Ｚｎ−Ｏ膜について酸化膜について段差計で測定を行ったところ、膜厚は約４０ｎｍであった。また蛍光Ｘ線分析およびラザフォード後方散乱（ＲＢＳ）分析によりＩｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））は１５−７５原子％、２次イオン質量分析（ＳＩＭＳ）により窒素の原子組成比率（Ｎ／（Ｎ＋Ｏ））が、約１．７原子％であることが分かった。またＮ／（Ｉｎ＋Ｚｎ）で表される窒素の原子組成比率は１．９から２．４原子％の範囲、全原子組成比率に対するＮの原子組成比率は約１原子％であった。
膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が３０原子％以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、Ｉｎ原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が３０原子％以下では、ＺｎｋＩｎ２Ｏｋ＋３（６≦Ｋ≦８）の回折ピークが検出され、作製した膜は結晶化していることが確認された。
（比較例１：活性層がＩｎ−Ｚｎ−Ｏ膜）
活性層を除いては上記実施例１と同様の構成とした。本比較例では活性層１１として、Ｎ添加していないＩｎ−Ｚｎ−Ｏ膜を形成した。なお、本比較例においても、活性層の材料の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。
Ｉｎ−Ｚｎ−Ｏ膜は４×１０−１Ｐａのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は２×１０−３Ｐａとした。なお本比較例では、ラジカル源による成膜雰囲気中へのラジカルの導入は行っていない。その他の成膜条件は、上記実施例１と同様とした。最終的に得られた酸化膜について段差計で測定を行ったところ、膜厚は約４０ｎｍであった。また蛍光Ｘ線分析を行ったところ、Ｉｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））は１５−７５原子％であった。膜中の窒素量に関しては、２次イオン質量分析（ＳＩＭＳ）を用いて評価を行ったところ、検出限界以下であることが分かった。
膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が３０原子％以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、Ｉｎ原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が３０原子％以下では、ＺｎｋＩｎ２Ｏｋ＋３（６≦Ｋ≦８）の回折ピークが検出され、作製した膜は結晶化していることが確認された。
（比較例２：活性層がＮ添加Ｉｎ−Ｚｎ−Ｏ膜 Ｎ＝５％）
活性層を除いては上記実施例１と同様の構成とした。本比較例では活性層１１として、Ｎ添加したＩｎ−Ｚｎ−Ｏ膜を形成した。なお、本比較例においても、活性層の材料の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。
Ｎ添加Ｉｎ−Ｚｎ−Ｏ膜は４×１０−１Ｐａのアルゴン酸素窒素混合ガス雰囲気中で成膜され、導入酸素分圧は１．６×１０−２Ｐａ、窒素分圧は１×１０−１Ｐａとした。その他の成膜条件は、上記実施例１と同様とした。最終的に得られた酸化膜について段差計で測定を行ったところ、膜厚は４０ｎｍであった。また蛍光Ｘ線分析を行ったところ、Ｉｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））は１５から７５原子％の範囲であった。膜中の窒素量に関しては、ＲＢＳを用いて評価を行ったところ、窒素の原子組成比率（Ｎ／（Ｎ＋Ｏ））が、約５原子％であることが分かった。
また、膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｉｎ原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が３２原子％以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、Ｉｎ原子組成比率（Ｉｎ／（Ｉｎ＋Ｚｎ））が３２原子％以下では、ＺｎｋＩｎ２Ｏｋ＋３（６≦Ｋ≦８）の回折ピークが検出され、作製した膜は結晶化していることが確認された。
（活性層物性）
本実施例で得られたＮ添加Ｉｎ−Ｚｎ−Ｏ活性層について、光吸収スペクトルの解析を行ったところ、上記Ｎ添加酸化膜の禁制帯エネルギー幅はＩｎの原子組成比率に依存して約２．７ｅＶから２．９ｅＶの範囲の値を示していた。比較例１のＩｎ−Ｚｎ−Ｏ膜では禁制帯エネルギー幅が上記と同様に約２．７から２．９ｅＶの範囲、一方比較例２の酸窒化物半導体では約２．３−２．４ｅＶの値を示している。この結果、窒素の原子組成比率（Ｎ／（Ｎ＋Ｏ））が大きくなるに従い、可視域での受光感度が増加してしまうことが分かった。
次に、Ｎ添加したＺｎ−Ｉｎ−Ｏ膜の経時安定性を調べるため、本実施例で作成した酸化膜および比較例１で作製した酸化膜を気温２０℃、湿度５０％の大気中に静置し、抵抗率の時間変化を測定した。比較例１のＩｎ−Ｚｎ−Ｏ膜では３ヶ月静置後にはＩｎとＺｎ原子組成比率に依存して、約１桁から３桁の抵抗率の低下が観測された。一方、本実施例及び比較例２のＮ添加Ｉｎ−Ｚｎ−Ｏ膜では抵抗率の変化は観測されず、耐環境安定性に優れていることが分かった。図７は本実施例および比較例で得られた酸化膜について、Ｉｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））が７５原子％における、抵抗率の経時変化を示したものである。
このように、適切な量のＮをＩｎ−Ｚｎ−Ｏ膜に添加することにより、可視光に対する透明性を保ったまま、且つ耐環境安定性を兼ね揃えた半導体を実現することができる。
（ＴＦＴ素子の特性評価）
図６は、本実施例で作製したＴＦＴ素子を室温下で測定した時の、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）を示したものである。
実施例１、比較例１、および２共に、最も良好なトランジスタ特性が得られたのは、Ｉｎ／（Ｚｎ＋Ｉｎ）で表されるＩｎの原子組成比率が約４０原子％の時であった。この時、オン電流は比較的大きい値を示しており、実施例１において、Ｖｇ＝１０Ｖの時には、Ｉｄ＝５×１０−４Ａ程度の電流が流れていることが分かった。オフ電流はＩｄ＝８×１０−１３Ａ程度でしきい電圧は約１．５Ｖであった。出力特性から電界効果移動度を算出したところ、飽和領域において約１５ｃｍ２／Ｖｓの得られた。またＳ値は約０．３Ｖ／ｄｅｃであった。また、比較例１で作製したＴＦＴ素子の移動度及びＳ値は、Ｉｎの原子組成比率が約４０原子％の時、それぞれ約１７ｃｍ２／Ｖｓ、約０．１６Ｖ／ｄｅｃの値を示している。この結果から、実施例１、比較例１ともに良好なトランジスタ特性が得られることがわかった。
一方、比較例２で作製したＴＦＴ素子においても移動度、Ｓ値はそれぞれ約１４ｃｍ２／Ｖｓ、約０．５Ｖ／ｄｅｃと比較的良好な値を示していた。しかし、蛍光灯の光を照射することによって、オフ電流が増加してしまい、その結果、電流オン・オフ比が５桁よりも小さくなってしまうことが分かった。
次に、ＴＦＴ素子の経時安定性を調べるため、気温２０℃、湿度５０％の大気中に静置し、ＴＦＴ特性の時間変化を測定した。その結果、実施例１および比較例２で作製したＴＦＴでは、異なるＩｎとＺｎの原子組成比率について、半年間静置した後も特性の変化は見られず、耐環境安定性に優れていることが分かった。一方、比較例１で作製したＴＦＴでは、特にＩｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））が約３０原子％以下また６０原子％以上で、オフ電流が大きく増加した。その結果、上記Ｉｎの原子組成比率では十分な電流オン・オフ比が得られなかった。この関係から、比較例１のＴＦＴではＩｎ：Ｚｎの原子組成比率に対しての原子組成比率の設計範囲（トランジスタに適用しうる原子組成比率範囲）が小さいことが分かった。図８は実施例１および比較例１について、半年間静置後のＴＦＴ電流オン／オフ比をプロットしたものである。
このように、Ｎ添加したＩｎ−Ｚｎ−Ｏ膜を活性層に用いることにより、移動度やＳ値等のトランジスタ特性および耐環境安定性に優れ、且つ原子組成比率マージン（設計自由度）の大きいＴＦＴ素子を実現することができる。さらに、適切な膜中Ｎ濃度を選ぶことによって、可視光に対して透明性の高いＴＦＴ素子を実現することができる。
（実施例２：活性層がＩｎ−Ｚｎ−Ｇａ−Ｏ膜、Ｎ／（Ｎ＋Ｏ）＝２原子％）
本発明に係わるＴＦＴ素子の第２実施例を図４を用いて説明する。
本実施例ではゲート電極１５としてＩＴＯを用い、ゲート絶縁膜１４には約１５０ｎｍのシリコン酸化膜を用いている。また基板にはガラス基板を用い、このガラス基板上に活性層１１として、Ｎ添加したＩｎ−Ｚｎ−Ｇａ−Ｏ膜を形成した。
Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜の製膜は実施例１と同様、３元斜入射スパッタ装置を用いて行った。本実施例ではＩｎ２Ｏ３、ＺｎＯ、ＩｎＧａＺｎＯ４の３元で製膜を行っているため、一枚の基板面内でＧａ比０．４原子％以上５原子％以下の原子組成比率の分布を持つＩｎ−Ｚｎ−Ｇａ−Ｏ薄膜を得ることができる。またこの時Ｉｎ−Ｚｎの組成傾斜と直交する方向にＧａ濃度分布が形成されるようになっている。
ターゲット（材料源）としては、ＺｎＯ組成を有する２インチ焼結体、Ｉｎ２Ｏ３組成を有する２インチ焼結体およびＩｎＧａＺｎＯ４組成を有する２インチ焼結体（それぞれ純度９９．９％）を用いた。投入ＲＦパワーはそれぞれＺｎＯが５０Ｗ、Ｉｎ２Ｏ３が３０Ｗ、ＩｎＧａＺｎＯ４が３５Ｗである。Ｎはラジカル源により供給した。前記ラジカル源は電子サイクロトロン共鳴プラズマにより励起され、投入マイクロ波パワーは８０Ｗである。本実施例においては、ラジカル源により生成されたＮラジカルをスパッタリング成膜雰囲気中に導入することで、膜中窒素濃度を制御している。なお、ターゲットと基板との距離は約７−１２ｃｍ、成膜時の基板温度は２５℃とした。Ｎ添加Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜は、４×１０−１Ｐａのアルゴン、窒素、酸素混合ガス雰囲気中で成膜され、導入窒素分圧は１×１０−１Ｐａ、導入酸素分圧は０．９×１０−２Ｐａとした。
その後、電子ビーム加熱蒸着法を用いて、アモルファス酸化物からなる半導体活性層に近い側から、約１５０ｎｍの膜厚を有するＩＴＯ層を成膜した。次いで、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２およびドレイン電極１３を形成した。最後にゲート絶縁膜１４として用いるＳｉＯ２膜をＲＦスパッタリング法により約２００ｎｍの膜厚となるまで成膜した。その上に約１５０ｎｍの厚みを有するＩＴＯを成膜し、フォトリソグラフィ法とリフトオフ法によりゲート電極１５を形成した。チャネル長は１０μｍで、チャネル幅は１５０μｍであった。
次に、上記方法で作製されたＴＦＴに対し、３００℃の大気雰囲気中で１時間熱処理を行った。最終的に得られたＮ添加Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜について段差計で測定を行ったところ、膜厚は約４０ｎｍであった。また蛍光Ｘ線分析、ラザフォード後方散乱（ＲＢＳ）分析およびＳＩＭＳ分析によりＩｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））は１５−７５原子％、Ｎの原子組成比率（Ｎ／（Ｎ＋Ｏ））は２原子％、であった。また全原子に対するＧａの原子組成比率及びＮの原子組成比率はそれぞれ、約０．４−５原子％、約１．２原子％であることが分かった。また、Ｎ／（Ｉｎ＋Ｚｎ）で表されるＮの原子組成比率は２．２−２．９原子％であった。
膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｚｎ原子組成比率（Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ））が約７０原子％以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、Ｚｎ原子組成比率（Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ））が約７０原子％以下では、ＺｎｋＩｎ２Ｏｋ＋３ （６≦Ｋ≦８）の回折ピークが検出され、作製した膜は結晶化していることが確認された。
（比較例３：活性層がＩｎ−Ｚｎ−Ｇａ−Ｏ膜）
活性層を除いては上記実施例１と同様の構成とした。本比較例では活性層１１として、Ｎ添加していないＩｎ−Ｚｎ−Ｇａ−Ｏ膜を形成した。なお、本比較例においても、活性層の材料の原子組成比率依存性を検討するために、成膜にコンビナトリアル法を用いている。
Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜は４×１０−１Ｐａのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は８×１０−４Ｐａとした。なお本比較例では、ラジカル源による成膜雰囲気中へのラジカルの導入は行っていない。その他の成膜条件は、上記実施例１と同様とした。最終的に得られた酸化膜について段差計で測定を行ったところ、膜厚は約４０ｎｍであった。また蛍光Ｘ線分析、ＲＢＳ分析およびＳＩＭＳ分析を行ったところ、Ｉｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））は１５から７５原子％の範囲、また全元素に対するＧａの原子組成比率は約０．４から５原子％の範囲であることが分かった。膜中の窒素量に関しては、２次イオン質量分析（ＳＩＭＳ）を用いて評価を行ったところ、検出限界以下であることが分かった。
膜面に入射角０．５度の条件でＸ線回折を測定したところ、Ｚｎ原子組成比率（Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ））が約７０原子％以上の時、明瞭な回折ピークは検出されず、作製した膜はアモルファスであることが確認された。一方、Ｚｎ原子組成比率（Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ））が約７０原子％以下では、ＺｎｋＩｎ２Ｏｋ＋３ （６≦Ｋ≦８）の回折ピークが検出され、作製した膜は結晶化していることが確認された。
（活性層物性）
本実施例で得られたＮ添加Ｉｎ−Ｚｎ−Ｇａ−Ｏ活性層について、光吸収スペクトルの解析を行った。その結果、上記Ｎ添加酸化膜の禁制帯エネルギー幅は金属の原子組成比率に依存して約２．８ｅＶから３．１ｅＶの範囲の値を示していた。そして実施例１のＮ添加Ｉｎ−Ｚｎ−Ｏ膜よりも若干高い値、また比較例３のＩｎ−Ｚｎ―Ｇａ−Ｏ膜と同程度の値を示していた。
また、本実施例で得られたＮ添加Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜について４探針測定を行った。その結果、抵抗率はＧａ量に依存して大きく変化することが分かった。例えばＩｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））が７５原子％の時、全原子数に対するＧａ量が０原子％（実施例１）で約３００Ωｃｍの値を示していた。一方、０．４５原子％では約２．４ｋΩｃｍ、また５原子％では約３０ＫΩｃｍまで高くなることが分かった。上記傾向は比較例３で作製したＩｎ−Ｚｎ−Ｇａ−Ｏ膜においても同様に観測され、Ｇａ添加量によって、抵抗率が制御可能であることが分かった。
次に、Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜の経時安定性を調べるため、本実施例で作成したＮ添加酸化膜および比較例１で作製した酸化膜を気温２０℃、湿度５０％の大気中に静置し、抵抗率の時間変化を測定した。図９、１０はその結果を示したグラフで、本実施例および比較例で得られた酸化膜について、Ｉｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））が７５原子％の時の抵抗率経時変化を示したものである。
以上の検討の結果、本実施例２のＮ添加Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜では抵抗率の変化は観測されず、耐環境安定性に優れていることが分かった。一方、比較例３のＩｎ−Ｚｎ−Ｇａ−Ｏ膜も、比較例１のＩｎ−Ｚｎ−Ｏ膜に比べると、経時変化量は少なく、膜中へのＧａの導入が、耐環境安定性向上に効果があることが確認された。しかし、本実施例２のＮ添加酸化膜では成膜後と３ヵ月静置後とで、抵抗率には殆ど変化が無かった。一方、比較例３の酸化膜では、Ｇａの原子組成比率が１原子％以下の場合、１桁から２桁の抵抗率の低下が観測され、耐環境安定性に関しては、本実施例２のＮ添加酸化膜が優れていることが分かった。
このように、ＧａとＮの両方をＩｎ−Ｚｎ−Ｏ膜に添加することにより、抵抗率の制御性に優れ、且つ耐環境安定性の高い半導体を実現することができる。
（ＴＦＴ素子の特性評価）
本実施例２において、最も良好なトランジスタ特性が得られたのは、Ｉｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））が約４０原子％、全原子数に対するＧａの原子組成比率が０．４原子％の時であった。この時、オン電流は比較的大きい値を示しており、Ｖｇ＝１０Ｖの時には、Ｉｄ＝４×１０−４Ａ程度の電流が流れていることがわかった。オフ電流はＩｄ＝１×１０−１３Ａ程度、しきい電圧は約２．３Ｖであり、実施例１と比べてオフ電流が低く、しきい電圧も大きいことが分かった。またこの時、ＴＦＴはノーマリーオフ特性を示していた。出力特性から電界効果移動度およびＳ値を算出したところ、それぞれ約１４．４ｃｍ２／Ｖｓおよび約０．３Ｖ／ｄｅｃと、実施例１で得られた値とほぼ同程度の良好な特性が得られた。上記結果は比較例３で作製したＴＦＴにおいても同様に観測され、微量のＧａ添加によって、高い電界効果移動度を保ったまま、低いオフ電流やノーマリーオフ特性が実現されることが分かった。
しかし、さらにＧａの原子組成比率を大きくしていくと、上記特性は低下してしまう。例えば全原子数に対するＧａの原子組成比率が２原子％では電界効果移動度が約１２ｃｍ２／Ｖｓ、Ｓ値が約０．７Ｖ／ｄｅｃ、Ｇａの原子組成比率が５原子％で電界効果移動度が約１０ｃｍ２／Ｖｓ、Ｓ値が約１／ｄｅｃとなることが分かった。図１１に異なるＧａの原子組成比率に対する電界効果移動度及びＳ値をプロットする。なお、図１１においてＩｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ））は約４０原子％である。この図より、全原子数に対するＧａの原子組成比率が約１原子％以上、すなわち全原子数に対するＮ原子組成比率よりも大きくなった場合、ＴＦＴ特性が低下することが分かる。
次に、ＴＦＴ素子の経時安定性を調べるため、気温２０℃、湿度５０％の大気中に静置し、ＴＦＴ特性の時間変化を測定した。その結果、本実施例２で作製したＴＦＴでは、異なるＩｎとＺｎの原子組成比率について、半年間静置した後も特性の変化は見られず、耐環境安定性に優れていることが分かった。一方、比較例３で作製したＴＦＴも比較的耐環境安定性に優れていたが、Ｇａの原子組成比率が１原子％以下では、オフ電流の増加が観測された。特にＩｎの原子組成比率（Ｉｎ／（Ｚｎ＋Ｉｎ）で表される）が７０原子％以上では、オフ電流が約２倍程度増加することが分かった。
このように、Ｇａの原子組成比率がＮの原子組成比率よりも小さい（即ちＧａ原子数がＮ原子数よりも少ない）Ｎ添加Ｉｎ−Ｚｎ−Ｇａ−Ｏ膜を活性層に用いることにより、トランジスタ特性及び、耐環境安定性に優れたＴＦＴ素子を得ることができる。
またＧａとＮの両方を添加することによって、オフ電流やしきい電圧の制御性が高く、且つ環境安定性に優れたＴＦＴ素子を実現することができる。
本発明に係る酸化物膜を、気温２０℃、湿度５０％の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 本発明に係る酸化物膜について、経時変化後の抵抗率を、異なる金属組成に対しプロットしたものである。 本発明の一実施形態としての薄膜トランジスタの構造例を模式的に示す断面図である。 本発明の一実施形態としての薄膜トランジスタの構造例を模式的に示す断面図である。 本発明に係る酸化物膜について、抵抗率の変化の大きさをプロットしたグラフである。 本発明の一実施形態としての薄膜トランジスタの典型的なＴＦＴ特性を示すグラフである。 実施例１で作製された酸化物膜を、気温２０℃、湿度５０％の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 実施例１で作製されたＴＦＴを、気温２０℃、湿度５０％の大気中に半年間静置した後の、電流オン・オフ比をプロットしたものである。 実施例２で作製された酸化物膜を、気温２０℃、湿度５０％の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 比較例３で作製された酸化物膜を、気温２０℃、湿度５０％の大気中に放置した場合の抵抗率の経時変化を示したグラフである。 実施例２で作製されたＴＦＴにおいて、異なるＧａの原子組成比率に対する電界効果移動度及びＳ値をプロットしたグラフである。
符号の説明
１１ 活性層
１２ ソース電極
１３ ドレイン電極
１４ ゲート絶縁膜
１５ ゲート電極
１６ 密着層

Claims (6)

  1. アモルファス酸化物であって、
    Ｉｎと、Ｚｎと、Ｎと、Ｏと、を含み、
    前記アモルファス酸化物中の前記Ｎの前記ＮとＯに対する原子組成比率が０．０１原子％以上３原子％以下であり、かつ、
    前記酸化物は、Ｇａを含まないか、Ｇａを含む場合には、前記アモルファス酸化物に含まれるＮの原子数よりも少ないことを特徴とするアモルファス酸化物。
  2. 前記アモルファス酸化物中の前記Ｎの前記ＩｎとＺｎの合計に対する原子組成比率が０．０１原子％以上７原子％以下であることを特徴とする、請求項１に記載のアモルファス酸化物。
  3. 前記アモルファス酸化物中の前記ＩｎのＩｎとＺｎに対する原子組成比率が１５原子％以上７５原子％以下であることを特徴とする、請求項１又は２に記載のアモルファス酸化物。
  4. 電界効果型トランジスタであって、
    前記電界効果型トランジスタの活性層がＩｎと、Ｚｎと、Ｎと、Ｏと、を含むアモルファス酸化物からなり、
    前記アモルファス酸化物中の前記Ｎの前記ＮとＯに対する原子組成比率が０．０１原子％以上３原子％以下であり、かつ、
    前記酸化物はＧａを含まないか、Ｇａを含む場合には、前記酸化物に含まれるＮの原子数よりも少ないことを特徴とする電界効果型トランジスタ。
  5. 前記アモルファス酸化物中の前記Ｎの前記ＩｎとＺｎの合計に対する原子組成比率が０．０１原子％以上７原子％以下であることを特徴とする、請求項４に記載の電界効果型トランジスタ。
  6. 前記アモルファス酸化物中の前記ＩｎのＩｎとＺｎに対する原子組成比率が１５原子％以上７５原子％以下であることを特徴とする、請求項４又は５に記載の電界効果型トランジスタ。
JP2007143431A 2007-05-30 2007-05-30 電界効果型トランジスタ Active JP5241143B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007143431A JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ
EP08764821A EP2165368B1 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor
US12/597,934 US8188467B2 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor
KR1020097027135A KR101294113B1 (ko) 2007-05-30 2008-05-22 아모퍼스 산화물 및 전계 효과형 트랜지스터
PCT/JP2008/059852 WO2008149754A1 (en) 2007-05-30 2008-05-22 Amorphous oxide and field effect transistor
CN2008800174542A CN101681922B (zh) 2007-05-30 2008-05-22 无定形氧化物和场效应晶体管
TW097119728A TWI397183B (zh) 2007-05-30 2008-05-28 非晶形氧化物與場效電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143431A JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2008300518A true JP2008300518A (ja) 2008-12-11
JP5241143B2 JP5241143B2 (ja) 2013-07-17

Family

ID=39590910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143431A Active JP5241143B2 (ja) 2007-05-30 2007-05-30 電界効果型トランジスタ

Country Status (7)

Country Link
US (1) US8188467B2 (ja)
EP (1) EP2165368B1 (ja)
JP (1) JP5241143B2 (ja)
KR (1) KR101294113B1 (ja)
CN (1) CN101681922B (ja)
TW (1) TWI397183B (ja)
WO (1) WO2008149754A1 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010535431A (ja) * 2007-08-02 2010-11-18 アプライド マテリアルズ インコーポレイテッド 薄膜半導体材料を用いる薄膜トランジスタ
CN101928560A (zh) * 2009-06-18 2010-12-29 晶元光电股份有限公司 一种可由紫外光激发的蓝光荧光材料及其制备方法
JP2011142311A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011141524A (ja) * 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
JP2011141522A (ja) * 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
JP2011146692A (ja) * 2009-12-17 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、測定装置、比誘電率の測定方法
JP2012049211A (ja) * 2010-08-25 2012-03-08 Fujifilm Corp 酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
KR20120059414A (ko) * 2010-11-30 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012114421A (ja) * 2010-11-05 2012-06-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012119672A (ja) * 2010-11-12 2012-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
JP2013531383A (ja) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
KR20130140802A (ko) * 2010-11-30 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2014017500A (ja) * 2009-10-30 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014132664A (ja) * 2008-12-26 2014-07-17 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2015018271A (ja) * 2009-12-04 2015-01-29 株式会社半導体エネルギー研究所 半導体装置
JP2015043440A (ja) * 2009-11-13 2015-03-05 株式会社半導体エネルギー研究所 半導体装置
JP2015053486A (ja) * 2009-09-16 2015-03-19 株式会社半導体エネルギー研究所 半導体装置
JP2015144286A (ja) * 2010-08-06 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2016096346A (ja) * 2008-12-24 2016-05-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016136647A (ja) * 2010-11-11 2016-07-28 株式会社半導体エネルギー研究所 半導体装置
JP2016192577A (ja) * 2010-02-19 2016-11-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP2016197741A (ja) * 2009-07-17 2016-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018029196A (ja) * 2010-07-02 2018-02-22 株式会社半導体エネルギー研究所 半導体装置
JP2019024136A (ja) * 2010-12-28 2019-02-14 株式会社半導体エネルギー研究所 半導体装置
JP2020161829A (ja) * 2009-12-11 2020-10-01 株式会社半導体エネルギー研究所 半導体装置
JP2021044559A (ja) * 2010-03-05 2021-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
SG178056A1 (en) * 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
KR101878731B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102042782B1 (ko) * 2017-03-15 2019-11-27 한화케미칼 주식회사 에멀젼, 에멀젼의 제조 방법 및 에멀젼을 이용한 코팅막 형성 방법
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
US11581334B2 (en) 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM
KR102537632B1 (ko) * 2021-09-17 2023-05-26 충북대학교 산학협력단 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513404A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2006133769A (ja) * 2004-10-26 2006-05-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
WO2007058231A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513404A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2006133769A (ja) * 2004-10-26 2006-05-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
WO2007058231A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル

Cited By (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010535431A (ja) * 2007-08-02 2010-11-18 アプライド マテリアルズ インコーポレイテッド 薄膜半導体材料を用いる薄膜トランジスタ
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2016096346A (ja) * 2008-12-24 2016-05-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9941310B2 (en) 2008-12-24 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Driver circuit with oxide semiconductor layers having varying hydrogen concentrations
JP2017152704A (ja) * 2008-12-24 2017-08-31 株式会社半導体エネルギー研究所 半導体装置
US9711651B2 (en) 2008-12-26 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9136390B2 (en) 2008-12-26 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014132664A (ja) * 2008-12-26 2014-07-17 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
CN101928560A (zh) * 2009-06-18 2010-12-29 晶元光电股份有限公司 一种可由紫外光激发的蓝光荧光材料及其制备方法
JP2016197741A (ja) * 2009-07-17 2016-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017120918A (ja) * 2009-09-16 2017-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015053486A (ja) * 2009-09-16 2015-03-19 株式会社半導体エネルギー研究所 半導体装置
JP6138391B1 (ja) * 2009-09-16 2017-05-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9959822B2 (en) 2009-10-16 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
JP2018180562A (ja) * 2009-10-16 2018-11-15 株式会社半導体エネルギー研究所 液晶表示装置
US9368082B2 (en) 2009-10-16 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
US10565946B2 (en) 2009-10-16 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
JP2011141522A (ja) * 2009-10-16 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、及び当該液晶表示装置を具備する電子機器
US10657882B2 (en) 2009-10-21 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
US20190012960A1 (en) 2009-10-21 2019-01-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
US9165502B2 (en) 2009-10-21 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
US10083651B2 (en) 2009-10-21 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
US8890781B2 (en) 2009-10-21 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
US11107396B2 (en) 2009-10-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including thin film transistor including top-gate
JP2011141524A (ja) * 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
US9722086B2 (en) 2009-10-30 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
JP2014017500A (ja) * 2009-10-30 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015043440A (ja) * 2009-11-13 2015-03-05 株式会社半導体エネルギー研究所 半導体装置
US10083823B2 (en) 2009-11-13 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
JP2016225650A (ja) * 2009-12-04 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP2015018271A (ja) * 2009-12-04 2015-01-29 株式会社半導体エネルギー研究所 半導体装置
KR102492561B1 (ko) 2009-12-11 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP2011142311A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US11545579B2 (en) 2009-12-11 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20200103887A (ko) * 2009-12-11 2020-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP2020161829A (ja) * 2009-12-11 2020-10-01 株式会社半導体エネルギー研究所 半導体装置
KR20190025741A (ko) * 2009-12-11 2019-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
US10804409B2 (en) 2009-12-11 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP7059320B2 (ja) 2009-12-11 2022-04-25 株式会社半導体エネルギー研究所 半導体装置
JP2015144309A (ja) * 2009-12-11 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
KR102273623B1 (ko) * 2009-12-11 2021-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
KR102308442B1 (ko) * 2009-12-11 2021-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
KR20210084667A (ko) * 2009-12-11 2021-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
KR101857692B1 (ko) * 2009-12-11 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
US10103272B2 (en) 2009-12-11 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9196738B2 (en) 2009-12-11 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9530893B2 (en) 2009-12-17 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
US8853683B2 (en) 2009-12-17 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
JP2011146692A (ja) * 2009-12-17 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、測定装置、比誘電率の測定方法
JP2016192577A (ja) * 2010-02-19 2016-11-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP2021044559A (ja) * 2010-03-05 2021-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP7101739B2 (ja) 2010-03-05 2022-07-15 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法及びトランジスタの作製方法
JP2018029196A (ja) * 2010-07-02 2018-02-22 株式会社半導体エネルギー研究所 半導体装置
JP2013531383A (ja) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
JP2015144286A (ja) * 2010-08-06 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
US11677384B2 (en) 2010-08-06 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit with semiconductor layer having indium, zinc, and oxygen
US11177792B2 (en) 2010-08-06 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Power supply semiconductor integrated memory control circuit
JP2012049211A (ja) * 2010-08-25 2012-03-08 Fujifilm Corp 酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP2019117948A (ja) * 2010-11-05 2019-07-18 株式会社半導体エネルギー研究所 半導体装置
US9299851B2 (en) 2010-11-05 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20200123766A (ko) * 2010-11-05 2020-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2016106402A (ja) * 2010-11-05 2016-06-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US10170598B2 (en) 2010-11-05 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012114421A (ja) * 2010-11-05 2012-06-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102320343B1 (ko) * 2010-11-05 2021-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2017228797A (ja) * 2010-11-05 2017-12-28 株式会社半導体エネルギー研究所 酸化物半導体層の作製方法及び半導体装置の作製方法
JP2016136647A (ja) * 2010-11-11 2016-07-28 株式会社半導体エネルギー研究所 半導体装置
US10811522B2 (en) 2010-11-11 2020-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10153360B2 (en) 2010-11-11 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11631756B2 (en) 2010-11-11 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012119672A (ja) * 2010-11-12 2012-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
KR20130140802A (ko) * 2010-11-30 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2016197736A (ja) * 2010-11-30 2016-11-24 株式会社半導体エネルギー研究所 半導体装置
KR102058962B1 (ko) * 2010-11-30 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20120059414A (ko) * 2010-11-30 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101923427B1 (ko) * 2010-11-30 2019-02-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2019024136A (ja) * 2010-12-28 2019-02-14 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US8188467B2 (en) 2012-05-29
WO2008149754A1 (en) 2008-12-11
EP2165368A1 (en) 2010-03-24
KR20100020488A (ko) 2010-02-22
KR101294113B1 (ko) 2013-08-08
TWI397183B (zh) 2013-05-21
TW200915576A (en) 2009-04-01
CN101681922B (zh) 2012-05-23
US20100140611A1 (en) 2010-06-10
CN101681922A (zh) 2010-03-24
JP5241143B2 (ja) 2013-07-17
EP2165368B1 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
JP5241143B2 (ja) 電界効果型トランジスタ
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5710041B2 (ja) 液晶表示装置
JP4560502B2 (ja) 電界効果型トランジスタ
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5213507B2 (ja) 薄膜トランジスタ
EP1812969B1 (en) Field effect transistor comprising an amorphous oxide
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
KR100973124B1 (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
JP5213429B2 (ja) 電界効果型トランジスタ
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP2009081413A (ja) 電界効果型トランジスタ
JP2010016126A (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
Li et al. Photo-Electrical Properties of MgZnO Thin-Film Transistors With High-${k} $ Dielectrics
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Lee et al. Performance investigation of amorphous InGaZnO flexible thin-film transistors deposited on PET substrates
Kim et al. New approach for passivation of Ga 2 O 3-In 2 O 3-ZnO thin film transistors
Chang et al. Amorphous hafnium-indium-zinc oxide semiconductor thin film transistors
Hong Fabrication and characterization of thin-film transistor materials and devices

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5241143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3