KR20090131090A - Plasma display and driving method thereof - Google Patents

Plasma display and driving method thereof Download PDF

Info

Publication number
KR20090131090A
KR20090131090A KR1020080056875A KR20080056875A KR20090131090A KR 20090131090 A KR20090131090 A KR 20090131090A KR 1020080056875 A KR1020080056875 A KR 1020080056875A KR 20080056875 A KR20080056875 A KR 20080056875A KR 20090131090 A KR20090131090 A KR 20090131090A
Authority
KR
South Korea
Prior art keywords
voltage
period
electrodes
sustain
switch
Prior art date
Application number
KR1020080056875A
Other languages
Korean (ko)
Inventor
한상철
안정수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020080056875A priority Critical patent/KR20090131090A/en
Priority to EP09161941A priority patent/EP2136350A3/en
Priority to CNA2009101459362A priority patent/CN101609640A/en
Publication of KR20090131090A publication Critical patent/KR20090131090A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A plasma display device and a driving method thereof are provided to perform an address discharge stably by compensating for the instability of a wall charge in a discharge cell of a second group by the sustain discharge of the first group. CONSTITUTION: A plasma display panel(100) includes a plurality of first electrodes and second electrodes. A first electrode driving unit applies the first voltage to the first electrode of the light emitting cell in an address period and applies the second voltage higher than the first voltage to the first electrodes of the non-light emitting cell. A second electrode driver applies a third voltage higher than the second voltage to the second electrodes in the address period. A controller(200) controls the driving of the first electrode driving unit and the second electrode driving unit to drive one field into a plurality of sub fields. A first switch is connected between the first power for supplying the first voltage and the first electrodes. A second switch is connected between the second power for supplying the second voltage and the first electrodes. A capacitor is connected between the first switch and the second switch and charges a fourth voltage that is difference between the first voltage and the second voltage.

Description

플라즈마 표시 장치 및 그의 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF} Plasma display device and driving method thereof {PLASMA DISPLAY AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 표시 장치 및 그의 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 플라즈마 표시 패널에는 복수의 셀이 매트릭스 형태로 배열되어 있다. 플라즈마 표시 장치는 한 프레임을 복수의 서브필드로 나누어 구동하면서 영상을 표시한다.The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge. In the plasma display panel, a plurality of cells are arranged in a matrix form. The plasma display device displays an image while driving one frame into a plurality of subfields.

플라즈마 표시 장치에서는 한 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간에서는 어드레스 방전을 안정적으로 수행하기 위해 방전 셀을 초기화한다. 각 서브필드의 어드레스 기간에서는 복수의 주사 전극에 순차적으로 주사 펄스를 인가하여 켜질 셀과 켜지지 않을 셀을 선택하고, 유지 기간에서는 유지 기간에서 유지 방전을 수행하는 전극에 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압을 교대로 인가하여 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전을 수행한다. In the plasma display device, a plurality of subfields having respective weights are divided and driven. Each subfield includes a reset period, an address period, and a sustain period. In the reset period, the discharge cells are initialized to stably perform the address discharge. In the address period of each subfield, a scan pulse is sequentially applied to a plurality of scan electrodes to select a cell to be turned on and a cell not to be turned on. In the sustain period, the high level voltage of the sustain discharge pulse Alternately applying a low level voltage performs sustain discharge on the cells to be turned on to actually display the image.

이때, 각 서브필드에서 모든 방전 셀에 대해서 어드레싱 동작을 완료한 후 모든 방전 셀에 대해서 유지 방전을 수행하는 방법, 즉 어드레스 기간과 유지 기간을 시간적으로 분리하는 방법이 있다. 이를 일반적으로ADS(Address Display Period Separation)방법이라 한다. 이러한 ADS 방법은 쉽게 구현할 수 있지만, 모든 방전 셀에 대해서 순차적으로 어드레싱 동작이 수행되므로 시간적으로 뒤에 어드레싱되는 방전 셀에서는 방전 셀 내부의 프라이밍 입자의 부족으로 인해 어드레스 방전이 잘 일어나지 않을 수 있다. 이로 인하여 이어지는 유지 기간에서 유지 방전이 불안정하여 저방전이 발생될 수 있다.At this time, there is a method of performing sustain discharge for all the discharge cells after completing the addressing operation for all the discharge cells in each subfield, that is, a method of temporally separating the address period and the sustain period. This is generally called an ADS (Address Display Period Separation) method. The ADS method can be easily implemented, but since addressing operations are sequentially performed on all discharge cells, address discharge may not occur well due to a lack of priming particles in the discharge cells in the discharge cells addressed later in time. As a result, in the subsequent sustain period, sustain discharge may be unstable and low discharge may occur.

또한, 유지 기간에서는 플라즈마 표시 장치를 간소화하기 위해서 하나의 전극에는 그라운드 전압을 인가한 상태에서 다른 하나의 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 방전 펄스를 인가할 수 있다. 이때, 마지막 유지 방전 펄스가 로우 레벨 전압으로 끝나므로, 종래에는 다음 서브필드의 동작을 위해 접지 전압(0V)을 인가하는 스위치를 턴온하여 다른 하나의 전극에 접지 전압을 인가하였다. 그러나, 이러한 접지 전압을 인가하는 스위치는 백투백(Back-to-Back)으로 구현되어 제조 단가를 높이는 문제점이 있다. In addition, in the sustain period, in order to simplify the plasma display device, a sustain discharge pulse having a high level voltage and a low level voltage may be applied to one electrode while a ground voltage is applied to one electrode. At this time, since the last sustain discharge pulse ends with the low level voltage, the switch applying the ground voltage (0V) is turned on to apply the ground voltage to the other electrode. However, the switch applying the ground voltage has a problem of increasing the manufacturing cost by implementing the back-to-back (Back-to-Back).

따라서, 본 발명이 이루고자 하는 기술적 과제는 제조 단가를 낮추고 방전이 안정적으로 이루어지는 플라즈마 표시 장치 및 그의 구동 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a plasma display device and a driving method thereof in which manufacturing cost is reduced and discharge is stable.

본 발명의 한 특징에 따르면, 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 장치에서 한 필드를 제1 서브필드를 포함하는 복수의 서브필드로 나누고, 상기 제1 서브필드에서 상기 복수의 제1 전극을 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 제1 서브필드에서 제1 어드레스 기간에서는 상기 제1 그룹의 방전 셀 중 발광 셀에 대응하는 상기 복수의 제1 전극에 제1 전압을 인가하는 단계, 상기 제1 서브필드의 제1 유지 기간에서는 상기 제1 그룹의 발광 셀을 유지 방전시키는 단계, 상기 제1 서브필드의 제2 어드레스 기간에서는 상기 제2 그룹의 방전 셀 중 발광 셀에 대응하는 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계를 포함한다. According to an aspect of the present invention, in a plasma display device including a plurality of first electrodes and a plurality of second electrodes, one field is divided into a plurality of subfields including a first subfield, and in the first subfield, A method of dividing and driving a plurality of first electrodes into a plurality of groups including a first group and a second group is provided. The driving method includes applying a first voltage to the plurality of first electrodes corresponding to the light emitting cells of the first group of discharge cells in the first address period in the first subfield, and generating the first subfield. Sustain discharge of the light emitting cells of the first group in a first sustain period, and the first electrodes corresponding to the light emitting cells of the discharge cells of the second group in the second address period of the first subfield. Applying one voltage.

여기서, 상기 유지 방전시키는 단계는, 상기 제1 유지 기간의 제1 기간 동안 상기 복수의 제2 전극에 제1 전압보다 높은 제2 전압을 인가한 상태에서 상기 복수의 제1 전극에 양의 제3 전압과 음의 제4 전압을 갖는 유지 방전 펄스를 인가하는 단계, 상기 제1 기간에 이어 제2 기간 동안 상기 복수의 제2 전극에 상기 제2 전압을 인가한 상태에서 상기 복수의 제1 전극의 전압을 상기 제4 전압에서 제5 전압까지 점진적으로 증가시키는 단계, 상기 제2 기간에 이어 제3 기간 동안 상기 복수의 제2 전극에 상기 2 전압보다 높은 제6 전압을 인가하고 상기 복수의 제1 전극을 플로팅시키는 단계, 상기 제3 기간에 이어 제4 기간 동안 상기 복수의 제1 전극의 전압을 상기 제4 전압보다 높은 제7 전압까지 점진적으로 감소시키는 단계를 포함한다.Here, the sustain discharge may include a positive third to the plurality of first electrodes in a state in which a second voltage higher than a first voltage is applied to the plurality of second electrodes during the first period of the first sustain period. Applying a sustain discharge pulse having a voltage and a negative fourth voltage, wherein the second voltage is applied to the plurality of second electrodes during the second period following the first period; Gradually increasing a voltage from the fourth voltage to a fifth voltage, applying a sixth voltage higher than the two voltages to the plurality of second electrodes for a third period subsequent to the second period of time; Floating the electrode, and gradually decreasing the voltages of the plurality of first electrodes to a seventh voltage higher than the fourth voltage for a fourth period following the third period.

본 발명의 다른 특징에 따르면, 플라즈마 표시 장치가 제공된다. 이 장치는, 복수의 제1 전극 및 복수의 제2 전극을 포함하며, 상기 복수의 제1 전극 및 상기 복수의 제2 전극에 의해 복수의 방전 셀이 형성되는 플라즈마 표시 패널, 어드레스 기간에서 발광 셀의 상기 복수의 제1 전극에 제1 전압을 인가하고, 비발광 셀의 상기 복수의 제1 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 제1 전극 구동부, 상기 어드레스 기간에서 상기 복수의 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가하는 제2 전극 구동부, 한 필드가 복수의 서브필드로 나누어 구동되도록 상기 제1 전극 구동부 및 상기 제2 전극 구동부의 구동을 제어하는 제어부를 포함한다. According to another feature of the present invention, a plasma display device is provided. The apparatus includes a plurality of first electrodes and a plurality of second electrodes, the plasma display panel in which a plurality of discharge cells are formed by the plurality of first electrodes and the plurality of second electrodes, a light emitting cell in an address period. A first electrode driver configured to apply a first voltage to the plurality of first electrodes of, and to apply a second voltage higher than the first voltage to the plurality of first electrodes of a non-light emitting cell, the plurality of first electrodes in the address period A second electrode driver which applies a third voltage higher than the second voltage to a second electrode, and a controller which controls driving of the first electrode driver and the second electrode driver such that one field is divided into a plurality of subfields; Include.

여기서, 상기 제1 전극 구동부는 상기 제1 전압을 공급하는 제1 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제1 스위치, 상기 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제2 스위치, 상기 제1 스위치 및 상기 제2 스위치 사이에 연결되어 상기 제1 전압과 상기 제2 전압의 차인 제4 전압을 충전하고 있는 커패시터를 포함한다. The first electrode driver may include a first switch connected between a first power supply for supplying the first voltage and the plurality of first electrodes, a second power supply for supplying the second voltage, and the plurality of first electrodes. And a second switch connected between the electrodes, a capacitor connected between the first switch and the second switch to charge a fourth voltage that is a difference between the first voltage and the second voltage.

그리고, 상기 제2 전극 구동부는 상기 제3 전압을 공급하는 제3 전원과 상기 복수의 제2 전극 사이에 연결되어 있는 제3 스위치를 포함한다.The second electrode driver includes a third switch connected between a third power supply for supplying the third voltage and the plurality of second electrodes.

본 발명의 실시 예에 따르면, 본 발명의 실시 예에서는 복수의 Y 전극을 복수의 그룹으로 나누어 구동하고, 각 그룹의 어드레스 기간 사이에 유지 기간을 수행함으로써, 어드레스 기간의 후반으로 갈수록 벽 전하가 소실되어 저방전이 일어나는 것을 방지할 수 있다. 또한, 제1 그룹의 유지 방전에 의해 제2 그룹의 방전 셀의 벽 전하 상태가 불안정해지는 것을 보정함으로써, 어드레스 방전이 안정적으로 이루어질 수 있다. 더하여, 0V 전압을 인가하는 전원과 연결되는 스위치를 사용하지 않고도 전극에 거의 0V 전압에 가까운 전압을 인가함으로써 제조 단가를 낮출 수 있다. According to an embodiment of the present invention, in the embodiment of the present invention, a plurality of Y electrodes are driven by dividing into a plurality of groups, and a sustain period is performed between the address periods of each group, so that wall charges disappear toward the second half of the address period. It is possible to prevent the low discharge occurs. Further, by correcting that the wall charge states of the discharge cells of the second group are unstable by the sustain discharge of the first group, the address discharge can be made stable. In addition, the manufacturing cost can be lowered by applying a voltage close to 0V to the electrode without using a switch connected to a power supply applying 0V.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

그리고 명세서 전체에서 언급하는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말 한다.In addition, the wall charge referred to throughout the specification refers to a charge formed close to each electrode on the wall (eg, the dielectric layer) of the cell. And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다. As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. It includes.

플라즈마 표시 패널(100)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극" 이라 함)(A1~Am), 그리고 가로 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극" 이라 함)(X1~Xn) 및 복수의 주사 전극(이하, "Y 전극" 이라 함)(Y1~Yn)을 포함한다. 일반적으로 X 전극(X1~Xn)은 각 Y 전극(Y1~Yn)에 대응해서 형성되며, X 전극(X1~Xn)과 Y 전극(Y1~Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. X 전극(X1~Xn)과 Y 전극(Y1~Yn)은 A 전극(A1~Am)과 직교하도록 배치된다. 이때, A 전극(A1~Am)과 X 및 Y 전극(X1~Xn, Y1~Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다. The plasma display panel 100 includes a plurality of address electrodes (hereinafter referred to as “A electrodes”) A1 to Am extending in the vertical direction, and a plurality of sustain electrodes extending in pairs to each other in the horizontal direction. X electrodes "(X1 to Xn) and a plurality of scan electrodes (hereinafter referred to as" Y electrodes ") (Y1 to Yn). Generally, the X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn, and the display operation for displaying the image in the sustain period between the X electrodes X1 to Xn and the Y electrodes Y1 to Yn. Do this. The X electrodes X1 to Xn and the Y electrodes Y1 to Yn are disposed to be orthogonal to the A electrodes A1 to Am. At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms the cell 110. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력 한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동 작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. The controller 200 receives an image signal from the outside and outputs an A electrode driving control signal, an X electrode driving control signal, and a Y electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period when expressed as a temporal change in operation.

어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다. The address electrode driver 300 receives an A electrode driving control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each A electrode.

주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다. The scan electrode driver 400 receives a Y electrode driving control signal from the controller 200 and applies a driving voltage to the Y electrode.

유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.The sustain electrode driver 500 receives the X electrode driving control signal from the controller 200 and applies a driving voltage to the X electrode.

아래에서는 도 2 내지 도 8을 참조하여 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 방법 및 구동 파형에 대해서 설명한다.Hereinafter, a driving method and a driving waveform of the plasma display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 8.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 방법을 나타내는 도면이다.2 is a diagram illustrating a method of driving a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 본 발명의 실시 예에 따른 구동 방법에서는 하나의 프레임을 복수의 서브필드로 나누어 구동하고 각 서브필드는 리셋 기간, 어드레스/유지 혼합 기간(T1), 휘도 보정 기간(T2) 및 공동 유지 기간(T3)를 포함한다. 또한 복수의 Y 전극(Y1~Yn)을 물리적인 배열 순서대로 묶어서 복수의 Y 전극(Y1~Yn)이 복수 개의 그룹으로 나누어지는 것으로 가정한다. 여기서, 첫 번째 그룹을 제1 그룹(G1)이라 하고, 두 번째 그룹을 제2 그룹(G2)이라 한다. 한편, 필요에 따라 불규칙한 방식으로 복수의 Y 전극(Y1~Yn)을 그룹화할 수 있다. As shown in FIG. 2, in the driving method according to an exemplary embodiment of the present invention, one frame is driven by dividing a plurality of subfields, and each subfield is a reset period, an address / sustain mixing period T1, and a luminance correction period T2. ) And the joint maintenance period (T3). In addition, it is assumed that the plurality of Y electrodes Y1 to Yn are divided into a plurality of groups by tying the plurality of Y electrodes Y1 to Yn in a physical arrangement order. Here, the first group is called a first group G1 and the second group is called a second group G2. On the other hand, the plurality of Y electrodes Y1 to Yn can be grouped in an irregular manner as necessary.

리셋 기간은 모든 그룹의 Y 전극(Y1~Yn)에 리셋 파형을 인가하여 이전의 유 지 방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup)하는 역할을 한다. 어드레스/유지 혼합 기간(T1)은 어드레스 기간(A) 및 유지 기간(S)을 포함하며 각 그룹의 모든 화소들에 대해 순차적으로 어드레스를 수행하고 어드레스 중간에 유지 방전으로 수행한다. 즉, 어드레스/유지 혼합 기간(T1)은 어드레스 기간(A)와 유지 기간(S)이 시간적으로 혼재된 기간이다. 휘도 보정 기간(T2)은 선택적으로 추가의 유지 방전을 수행하여 패널의 모든 화소들의 휘도를 보정하여 패널의 모든 화소들의 계조도가 서로 매칭되도록 하는 기간이다. 공통 유지 기간(T3)은 모든 화소들에 대해일정한 기간 동안 공통적으로 유지 방전을 수행하는 기간이다.The reset period applies a reset waveform to the Y electrodes Y1 to Yn of all groups to erase wall charges formed by the previous sustain discharges and to set up wall charges to stably perform the next address discharge. Do it. The address / sustain mixing period T1 includes an address period A and a sustain period S and sequentially addresses all the pixels in each group and performs sustain discharge in the middle of the address. That is, the address / sustain mixing period T1 is a period in which the address period A and the sustain period S are mixed in time. The luminance correction period T2 is a period in which additional sustain discharge is selectively performed to correct luminance of all pixels of the panel so that the gradations of all the pixels of the panel match each other. The common sustain period T3 is a period in which sustain discharge is commonly performed for a predetermined period of time for all the pixels.

보다 구체적으로, 리셋 기간에서는 모든 그룹(G1 ~ Gn)의 방전 셀을 초기화하여 비방전 셀 상태로 설정한다. 한편, 리셋 기간에서 모든 그룹(G1 ~ Gn)의 방전 셀을 동시에 초기화하지 않고 어드레스/유지 혼합 기간(T1)에서 어드레스 기간(A)전에 리셋 기간을 두어 각 그룹별로 리셋 동작을 수행할 수 있다.More specifically, in the reset period, the discharge cells of all the groups G1 to Gn are initialized and set to the non-discharge cell state. Meanwhile, the reset operation may be performed for each group by providing a reset period before the address period A in the address / sustain mixing period T1 without simultaneously initializing the discharge cells of all the groups G1 to Gn in the reset period.

다음 어드레스/유지 혼합 기간(T1)에서는 제1 그룹(G1)에서 각 Y 전극에 대해 어드레스 동작을 수행한 다음에 제1 그룹(G1)의 Y 전극에유지 방전 펄스를 인가하여 유지방전을 일으킨다. 그리고 나서 제2 그룹(G2)에서 각 Y 전극들에 대해 어드레스 동작을 수행한 다음에 제2 그룹(G2)의 Y 전극에유지 방전 펄스를 인가하여 유지방전을 일으킨다. 즉, 제1 그룹(G1)의 각 Y 전극에 대해 어드레싱 및 유지방전 수행 시에는 제2 그룹(G2)의 각 Y 전극들은 휴지 기간을 가진다. 이러한 방법으로 마지막 그룹(Gn)의 Y 전극에 유지방전을 일으킨다. 그리고 어느 한 그룹의 화소들 에 대해 유지 방전을 수행하는 동안 이미 이전에 어드레싱 된 다른 그룹의 화소들에 대해서도 유지 방전이 수행된다.In the next address / sustain mixing period T1, an address operation is performed on each Y electrode in the first group G1, and then a sustain discharge pulse is applied to a Y electrode of the first group G1 to cause a sustain discharge. Then, after performing an address operation on each of the Y electrodes in the second group G2, a sustain discharge pulse is applied to the Y electrodes of the second group G2 by applying a sustain discharge pulse. That is, when performing addressing and sustain discharge on each Y electrode of the first group G1, each Y electrode of the second group G2 has a rest period. In this way, a sustain discharge is caused to the Y electrode of the last group Gn. In addition, while the sustain discharge is performed with respect to any one group of pixels, the sustain discharge is performed with respect to the pixels of another group previously addressed.

휘도 보정 기간(T2)에서는 어드레스/유지 혼합 기간(T1)에서 각 그룹별 유지 기간의 길이가 다르므로 모든 화소들이 동일한 휘도를 갖게 하기 위하여 각 그룹별로 선택적으로 추가의 유지 기간을 두어 유지방전을 수행하여 각 그룹별 화소들의 휘도를 보정한다. 구체적으로 설명하면, 제1 그룹(G1)의 화소들의 휘도는 어드레스 기간(T1)의 유지기간(S)에서의 각 가중치들의 합에 의하여 결정되며, 제1 그룹(G1)의 화소는 휘도 보정 기간(T2)이 시작되는 시점에서 가장 높은 휘도를 갖는다. 다른 그룹의 화소도 제1 그룹(G1)의 화소들이 갖는 휘도를 갖도록 하기 위하여 추가적으로 유지 기간을 두어 유지방전을 수행하도록 하는 것이다. 이렇게 하여 패널의 모든 화소가 동일한 휘도를 가지도록 한다.In the luminance correction period T2, since the length of the sustain period for each group is different in the address / sustain mixture period T1, a sustain discharge is selectively performed with an additional sustain period for each group so that all pixels have the same brightness. The luminance of the pixels of each group is corrected. Specifically, the luminance of the pixels of the first group G1 is determined by the sum of the respective weights in the sustain period S of the address period T1, and the pixels of the first group G1 are the luminance correction period. It has the highest luminance at the time point T2 starts. In order for the pixels of other groups to have the luminance of the pixels of the first group G1, the sustain discharge is additionally performed for the sustain period. In this way, all the pixels of the panel have the same luminance.

이어서, 공통 유지 기간(T2)에서는 모든 그룹의 Y 전극(Y1~Yn)에 공통적으로 유지 방전 펄스를 인가하여 유지방전을 일으킨다. 이렇게 하여 각 서브필드에 할당된 계조도를 가지도록 한다. 만약, 이어지는 휘도 보정 기간(T2)에 의해 해당 서브필드에 할당된 계조도가 만족된다면 공통 유지 기간(T3)을 생략할 수도 있다.Subsequently, in the common sustain period T2, a sustain discharge pulse is applied to the Y electrodes Y1 to Yn of all groups in common to cause sustain discharge. In this way, it is possible to have a gradation degree assigned to each subfield. If the gradation level allocated to the corresponding subfield is satisfied by the subsequent luminance correction period T2, the common sustain period T3 may be omitted.

그리고 공통 유지 기간(T3)에서의 유지방전이 종료되면 다음에 이어지는 서브필드의 리셋 기간이 다시 시작된다.When the sustain discharge in the common sustain period T3 ends, the reset period of the next subfield starts again.

도 3은 도 2에 도시된 구동 방법에 대한 구체적인 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 3에서는 복수의 Y 전극 그룹에서 제1 그룹(G1)과 제2 그룹(G2)만을 도시하였으며, A 전극에 인가되는 구동 파형에 대해서는 도시하 지 않았다. 또한 A 전극에 인가되는 구동 파형에 대한 설명도 생략하였다. 3 is a diagram illustrating a driving waveform of a specific plasma display device of the driving method illustrated in FIG. 2. In FIG. 3, only the first group G1 and the second group G2 are illustrated in the plurality of Y electrode groups, and the driving waveforms applied to the A electrode are not shown. The description of the driving waveform applied to the A electrode is also omitted.

도 3에 나타낸 바와 같이, 리셋 기간(R)에서는 X 전극에 기준 전압(도 3에서는 0V)을 인가한 상태에서, 제1 및 제2 그룹(G1, G2)의 Y 전극의 전압을 VscH-VscL 전압에서 Vs+(VscH-VscL) 전압까지 점진적으로 증가시킨다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어나면서 제1 및 제2 그룹(G1, G2)의 방전 셀에 벽 전하가 형성된다. 이어서 X 전극에 Ve 전압을 인가한 상태에서, 제1 및 제2 그룹(G1, G2)의 Y 전극의 전압을 VscH-VscL 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면, Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어나면서 제1 및 제2 그룹(G1, G2)의 방전 셀에 형성된 벽 전하가 소거되어 비발광 셀로 초기화된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 비발광 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.As shown in FIG. 3, in the reset period R, the voltages of the Y electrodes of the first and second groups G1 and G2 are set to VscH-VscL while a reference voltage (0 V in FIG. 3) is applied to the X electrode. Incrementally increases from voltage to Vs + (VscH-VscL) voltage. Then, a weak reset discharge occurs between the Y electrode and the X electrode while the voltage of the Y electrode is increased, and wall charges are formed in the discharge cells of the first and second groups G1 and G2. Subsequently, with the Ve voltage applied to the X electrode, the voltages of the Y electrodes of the first and second groups G1 and G2 are gradually decreased from the VscH-VscL voltage to the Vnf voltage. Then, while a weak reset discharge occurs between the Y electrode and the X electrode while the voltage of the Y electrode decreases, the wall charges formed in the discharge cells of the first and second groups G1 and G2 are erased and initialized to the non-light emitting cell. . In general, the magnitude of the (Vnf-Ve) voltage is set near the discharge start voltage between the Y electrode and the X electrode. As a result, the wall voltage between the Y electrode and the X electrode becomes almost 0 V, thereby preventing the non-light emitting cell in which the address discharge has not occurred in the address period from being misdischarged in the sustain period.

어드레스/유지 혼합 기간(T1)의 어드레스 기간(AG1)에서는 제1 및 제2 그룹(G1, G2)의 X 전극에 Ve 전압을 인가하고 제2 그룹(G2)의 Y 전극에 VscH 전압을 인가한 상태에서, 제1 그룹(G1)의 복수의 Y 전극에 순차적으로 VscL 전압의 주사 펄스를 인가한다. 이때, 주사 펄스가 인가된 Y 전극에 의해 형성되는 방전 셀 중 발광 방전 셀의 A 전극에 양의 전압을 가지는 어드레스 펄스(도시하지 않았음)를 인가한다. 그러면 주사 펄스의 VscL 전압과 어드레스 펄스의 양의 전압이 인가된 방전 셀에 어드레스 방전이 일어나서 X 전극과 Y 전극에 벽 전하가 형성되어 발광 셀로 된다. 그리고 주사 펄스가 인가되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압을 인가하고, 도시하지는 않았지만 어드레스 펄스가 인가되지 않은 A 전극에는 기준 전압을 인가한다.In the address period AG1 of the address / sustain mixing period T1, a Ve voltage is applied to the X electrodes of the first and second groups G1 and G2, and a VscH voltage is applied to the Y electrode of the second group G2. In this state, scan pulses of the VscL voltage are sequentially applied to the plurality of Y electrodes of the first group G1. At this time, an address pulse (not shown) having a positive voltage is applied to the A electrode of the light emitting discharge cell among the discharge cells formed by the Y electrode to which the scan pulse is applied. Then, address discharge occurs in the discharge cells to which the VscL voltage of the scan pulse and the positive voltage of the address pulse are applied, and wall charges are formed on the X electrode and the Y electrode to form a light emitting cell. The Y electrode to which the scan pulse is not applied applies a VscH voltage higher than the VscL voltage, and a reference voltage is applied to the A electrode to which the address pulse is not applied although not shown.

그리고 유지 기간(S11)에서는 제1 및 제2 그룹(G1, G2)의 Y 전극에 Vs 전압 및 Vs 전압을 교대로 가지는 유지 방전 펄스를 인가하고 X 전극에 0V 전압을 인가하여 발광 셀을 유지 방전시킨다. 이때, 유지 기간(S11)에서는 최소한의 유지 방전 예를 들어, 1회 또는 2회의 유지 방전만 일어나도록 설정한다. 도 3에서는 제1 및 제2 그룹(G1, G2)의 Y 전극에 1회의 유지 방전 펄스가 인가되는 것으로 도시하였다. 이때, 제1 그룹(G1)의 어드레스 기간(AG1)에서 어드레스 방전이 일어난 셀만이 발광 셀로 되므로, 제1 그룹(G1)의 어드레스 기간(AG1)에서 어드레스 방전이 일어난 셀에서만 2회의 유지 방전이 일어난다.In the sustain period S11, the sustain discharge pulse is applied to the Y electrodes of the first and second groups G1 and G2 by applying a sustain discharge pulse having the Vs voltage and the Vs voltage alternately, and applying a 0 V voltage to the X electrode. Let's do it. At this time, in the sustain period S11, a minimum sustain discharge, for example, is set such that only one or two sustain discharges occur. In FIG. 3, one sustain discharge pulse is applied to the Y electrodes of the first and second groups G1 and G2. At this time, since only the cells in which the address discharge has occurred in the address period AG1 of the first group G1 become light emitting cells, only two sustain discharges occur in the cells in which the address discharge has occurred in the address period AG1 of the first group G1. .

제1 그룹(G1)의 Y 전극에 유지 방전이 일어나는 것에 의해 제2 그룹(G2)의 벽 전하 상태가 리셋 기간(R) 후의 벽 전하 상태와 달라질 수 있다. 따라서, 본 발명의 실시 예에서는 유지 기간(S11)에서 유지 방전 후 제1 그룹 및 제2 그룹(G1, G2)에 거의 0V에서 Vnf 전압까지 점진적으로 감소하는 파형을 인가한다. 그러면, 제1 그룹(G1)의 유지 방전에 의해 벽 전하 상태가 달라졌던 셀에서 미약한 방전이 발생하여 제2 그룹(G2)의 벽 전하 상태가 다음 어드레스 방전에 적합한 상태가 된다. 이러한 동작에 대해서는 도 5를 참조하여 아래에서 보다 구체적으로 설명하도록 한다.As the sustain discharge occurs at the Y electrode of the first group G1, the wall charge state of the second group G2 may be different from the wall charge state after the reset period R. Therefore, in the embodiment of the present invention, a waveform gradually decreasing from almost 0 V to Vnf voltage is applied to the first and second groups G1 and G2 after the sustain discharge in the sustain period S11. Then, a weak discharge occurs in the cell where the wall charge state is changed by the sustain discharge of the first group G1 so that the wall charge state of the second group G2 becomes a state suitable for the next address discharge. This operation will be described in more detail below with reference to FIG. 5.

다음 어드레스 기간(AG2)에서는 제1 및 제2 그룹(G1, G2)의 X 전극에 Ve 전압을 인가하고 제1 그룹(G1)의 Y 전극에 VscH 전압을 인가한 상태에서, 제2 그룹(G2)의 복수의 Y 전극에 순차적으로 VscL 전압의 주사 펄스를 인가한다. 그리고 제2 그룹(G2)의 방전 셀 중 발광할 방전 셀의 A 전극에 양의 전압을 가지는 어드레스 펄스를 인가한다. 그러면 주사 펄스의 VscL 전압과 어드레스 펄스의 양의 전압이 인가된 방전 셀에 어드레스 방전이 일어나서 비발광 상태의 셀을 어드레스 방전시켜 발광 셀로 설정한다. In the next address period AG2, the Ve group is applied to the X electrodes of the first and second groups G1 and G2, and the VscH voltage is applied to the Y electrodes of the first group G1. Scan pulses of a VscL voltage are sequentially applied to a plurality of Y electrodes. An address pulse having a positive voltage is applied to the A electrode of the discharge cell to emit light among the discharge cells of the second group G2. Then, address discharge occurs in the discharge cells to which the VscL voltage of the scan pulse and the positive voltage of the address pulse are applied, and the cells in the non-light emitting state are address discharged and set as light emitting cells.

그리고 유지 기간(S12, S21)에서는 제1 및 제2 그룹(G1, G2)의 X 전극에 기준 전압을 인가하고 제1 및 제2 그룹(G1, G2)의 Y 전극에 Vs 전압의 유지 방전 펄스를 인가한다. 이때, 제1 및 제2 그룹(G1, G2)의 발광 셀에 벽 전하가 모두 형성되어 있으므로, 제1 및 제2 그룹(G1, G2)의 발광 셀에서 동시에 유지 방전이 일어난다. 이때, 제1 그룹(G1)의 두 번째 유지 기간(S12)과 제2 그룹(G2)의 첫 번째 유지 기간(S21)이 동시에 수행된다. 이와 같은 식으로 서브필드의 각 그룹에 대해서 어드레스 기간과 유지 기간이 수행된다.In the sustain periods S12 and S21, a reference voltage is applied to the X electrodes of the first and second groups G1 and G2, and a sustain discharge pulse of the Vs voltage is applied to the Y electrodes of the first and second groups G1 and G2. Apply. At this time, since both wall charges are formed in the light emitting cells of the first and second groups G1 and G2, sustain discharge occurs simultaneously in the light emitting cells of the first and second groups G1 and G2. At this time, the second sustain period S12 of the first group G1 and the first sustain period S21 of the second group G2 are simultaneously performed. In this manner, an address period and a sustain period are performed for each group of subfields.

그리고 휘도 보정 기간(T2)은 제1 및 제2 그룹(G1, G2)의 유지 방전 회수를 동일하게 하기 위한 기간이다. 휘도 보정 기간(T2)에서는 제1 및 제2 그룹(G1, G2)의 X 전극에 0V 전압을 인가한 상태에서, 제1 그룹(G1)의 Y 전극에는 Vs 전압을 인가하고 제2 그룹(G2)의 Y 전극에는 Vs 전압을 인가한다. 그러면, 제1 그룹(G1)의 방전 셀에서는 방전이 일어나지 않고 제2 그룹(G2)의 방전 셀에서는 방전이 일어난다. 그리고 나서 X 전극 및 제1 그룹(G1)의 Y 전극에는 각각 0V 전압 및 Vs 전압을 인가한 상태에서, 제2 그룹(G2)의 Y 전극에는 Vs 전압을 인가한다. 그러면, 제1 그룹(G1)의 방전 셀에는 여전히 방전이 일어나지 않고 제2 그룹(G2)의 방전 셀에는 방전이 일어나게 된다. 이렇게 제2 그룹(G2)의 방전 셀에서 총 2회의 유지 방전을 더 수행하여, 제1 및 제2 그룹(G1, G2)에서의 유지 방전 횟수가 동일해진다. The luminance correction period T2 is a period for making the number of sustain discharges of the first and second groups G1 and G2 equal. In the luminance correction period T2, while a voltage of 0 V is applied to the X electrodes of the first and second groups G1 and G2, a voltage of Vs is applied to the Y electrodes of the first group G1 and the second group G2 is applied. Vs voltage is applied to the Y electrode. Then, discharge does not occur in the discharge cells of the first group G1, but discharge occurs in the discharge cells of the second group G2. Then, the voltage Vs is applied to the Y electrode of the second group G2 while the voltage 0 V and the voltage Vs are applied to the X electrode and the Y electrode of the first group G1, respectively. Then, the discharge still occurs in the discharge cells of the first group G1, but the discharge occurs in the discharge cells of the second group G2. In this way, a total of two sustain discharges are further performed in the discharge cells of the second group G2, so that the number of sustain discharges in the first and second groups G1 and G2 is the same.

즉, 휘도 보정 기간(T2)에서 유지 방전이 일어나는 횟수는 유지 기간(S11)에서 제1 그룹(G1)의 발광 셀에서 유지 방전이 일어나는 횟수와 동일하도록 설정한다. 결국, 하나의 서브필드에서 제1 및 제2 그룹(G1, G2)의 방전 셀에서 동일하게 유지 방전이 발생하여 패널의 모든 화소가 동일한 휘도를 가질 수 있다. That is, the number of times the sustain discharge occurs in the luminance correction period T2 is set to be equal to the number of times the sustain discharge occurs in the light emitting cells of the first group G1 in the sustain period S11. As a result, sustain discharge occurs in the discharge cells of the first and second groups G1 and G2 in one subfield, so that all pixels of the panel may have the same luminance.

다음으로 공통 유지 기간(T3)에서는 제1 및 제2 그룹(G1, G2)의 X 전극에 0V 전압을 인가한 상태에서 Y 전극에 Vs 전압과 Vs 전압을 교대로 가지는 유지 방전 펄스를 인가하여, 제1 및 제2 그룹(G1, G2)의 방전 셀을 추가로 유지 방전시킨다. 공통 유지 기간(T3)은 제1 서브필드의 가중치에 대응하여 할당된 총 유지 방전 펄스가 만족되지 않을 경우에만 구동되는 기간이다. 보다 구체적으로, 어드레스/유지 혼합 기간(T1)에서는 제1 그룹(G1)의 Y 전극에 인가된 유지 방전 펄스가 제1 서브필드에 할당된 총 유지 방전 펄스보다 작을 경우, 그 차이에 해당하는 유지 방전 펄스 수가 공통 유지 기간(T2)에서 구동된다. Next, in the common sustain period T3, while a 0 V voltage is applied to the X electrodes of the first and second groups G1 and G2, a sustain discharge pulse having a Vs voltage and a Vs voltage is alternately applied to the Y electrode, The discharge cells of the first and second groups G1 and G2 are further sustained discharged. The common sustain period T3 is a period driven only when the total sustain discharge pulses allocated corresponding to the weights of the first subfields are not satisfied. More specifically, in the address / sustain mixing period T1, when the sustain discharge pulse applied to the Y electrode of the first group G1 is smaller than the total sustain discharge pulse allocated to the first subfield, the sustain corresponding to the difference is maintained. The number of discharge pulses is driven in the common sustain period T2.

이와 같이, 본 발명의 실시 예에서는 복수의 Y 전극을 복수의 그룹으로 나누어 구동하고, 각 그룹의 어드레스 기간 사이에 유지 기간을 수행함으로써, 어드레스 기간의 후반으로 갈수록 벽 전하가 소실되어 저방전이 일어나는 것을 방지할 수 있다. 또한, 하나의 서브필드에서 각 그룹간의 유지 방전 횟수를 동일하게 하는 휘 도 보정 기간을 수행함으로써, 플라즈마 표시 패널의 모든 화소가 동일한 휘도를 가질 수 있다. 더하여, 본 발명의 실시 예에서는 유지 기간(S11)에서 제1 및 제2 그룹(G1, G2)의 Y 전극에 거의 0V에서 Vnf 전압까지 점진적으로 감소하는 전압을 인가함으로써, 제1 그룹(G1)의 유지 방전에 의해 제2 그룹(G2)의 방전 셀의 벽 전하 상태가 불안정해지는 것을 보정함으로써, 어드레스 기간(AG2)에서 어드레스 방전이 안정적으로 일어날 수 있다.As described above, in the exemplary embodiment of the present invention, the plurality of Y electrodes are driven by dividing into a plurality of groups, and the sustain period is performed between the address periods of each group, whereby the wall charges disappear toward the second half of the address period, resulting in low discharge. Can be prevented. Further, by performing a luminance correction period in which the number of sustain discharges between groups is equal in one subfield, all the pixels of the plasma display panel can have the same luminance. In addition, in the embodiment of the present invention, the first group G1 is applied by gradually applying a voltage gradually decreasing from almost 0 V to a Vnf voltage at the Y electrodes of the first and second groups G1 and G2 in the sustain period S11. By correcting that the wall charge states of the discharge cells of the second group G2 are unstable by sustain discharge of, the address discharge can stably occur in the address period AG2.

다음으로, 도 4를 참조하여 도 2의 구동 파형을 생성하는 구동 회로에 대해서 상세하게 설명한다. 도 4에서는 복수의 트랜지스터를 n 채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터로 대체 가능하다. 또한, 도 3에서는 트랜지스터를 하나의 트랜지스터로 도시하였지만, 트랜지스터는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.Next, with reference to FIG. 4, the drive circuit which produces | generates the drive waveform of FIG. 2 is demonstrated in detail. In FIG. 4, a plurality of transistors are illustrated as n-channel field effect transistors, in particular, n-channel metal oxide semiconductor (NMOS) transistors, in which a body diode may be formed in a source-to-drain direction. Instead of NMOS transistors, they can be replaced by other transistors with similar functions. In addition, although the transistor is illustrated as one transistor in FIG. 3, the transistors may be formed of a plurality of transistors connected in parallel, respectively. The capacitive component formed by the X electrode and the Y electrode is shown as a panel capacitor Cp.

도 4는 본 발명의 실시 예에 따른 주사 전극 구동부 및 유지 전극 구동부의 개략적인 구성을 나타내는 도면이다.4 is a view illustrating a schematic configuration of a scan electrode driver and a sustain electrode driver according to an exemplary embodiment of the present invention.

도 4에 나타낸 바와 같이, 주사 전극 구동부(400)는 인덕터(L), 트랜지스터(Yr, Yf, Ys1, Ys2, Yfr, YscL), 제너 다이오드(ZD), 커패시터(CscH), 다이오드(DscH), 선택 회로(410)를 포함한다. As shown in FIG. 4, the scan electrode driver 400 includes an inductor L, transistors Yr, Yf, Ys1, Ys2, Yfr and YscL, a zener diode ZD, a capacitor CscH, a diode DscH, Selection circuit 410.

인덕터(L)는 제1단이 기준 전압을 공급하는 접지 전원(도 3에서는 0V)에 연 결되어 있고 제2단이 트랜지스터(Yr, Yf)를 통해 Y 전극에 연결되어 있다. 트랜지스터(Yr)의 드레인에 인덕터(L)의 제2단에 연결되고, 트랜지스터(Yr)의 소스에는 트랜지스터(Yf)의 소스가 연결되어 있다. 트랜지스터(Yf)의 드레인은 Y 전극에 연결되어 있다. The inductor L is connected to a ground power supply (0 V in FIG. 3), in which a first stage supplies a reference voltage, and a second stage is connected to a Y electrode through transistors Yr and Yf. A drain of the transistor Yr is connected to the second end of the inductor L, and a source of the transistor Yf is connected to a source of the transistor Yr. The drain of the transistor Yf is connected to the Y electrode.

트랜지스터(Ys1)는 Vs 전압을 공급하는 전원(Vs)과 패널 커패시터(Cp)의 Y 전극 사이에 연결되며, 트랜지스터(Ys2)는 Vs 전압을 공급하는 전원(-Vs)과 패널 커패시터(Cp)의 Y 전극 사이에 연결되어 있다. 이때, 트랜지스터(Ys1)는 Y 전극에 Vs 전압을 인가하는데 이용되고, 트랜지스터(Ys2)는 Y 전극에 Vs 전압을 인가하는데 이용된다. The transistor Ys1 is connected between the power supply Vs supplying the Vs voltage and the Y electrode of the panel capacitor Cp, and the transistor Ys2 is connected to the power supply (-Vs) and the panel capacitor Cp supplying the Vs voltage. It is connected between the Y electrodes. At this time, the transistor Ys1 is used to apply the Vs voltage to the Y electrode, and the transistor Ys2 is used to apply the Vs voltage to the Y electrode.

트랜지스터(Yfr)는 VscL 전압을 공급하는 전원(VscL)과 패널 커패시터(Cp)의 Y 전극 사이에 연결되어 있으며, 도 2의 구동 파형에서 Vnf 전압이 VscL 전압보다 높게 형성되어 있으므로, 트랜지스터(Yfr)에 제너 다이오드(ZD)의 캐소드가 연결되어 있다. 여기서, Vnf 전압은 VscL 전압보다 제너 다이오드(ZD)의 항복 전압만큼 높은 전압으로 가정한다. Vnf 전압이 VscL 전압보다 높게 형성되어 있으므로, 트랜지스터(YscL)이 턴온될 때, 트랜지스터(Yfr)의 바디 다이오드를 통하여 전류 경로가 형성될 수 있다. 따라서, 트랜지스터(Yfr)의 바디 다이오드를 통한 전류 경로를 차단하기 위해 트랜지스터(Yfr)는 백투백(back-to back) 형태로 형성될 수 있다. The transistor Yfr is connected between the power supply VscL supplying the VscL voltage and the Y electrode of the panel capacitor Cp, and since the Vnf voltage is higher than the VscL voltage in the driving waveform of FIG. 2, the transistor Yfr. The cathode of the Zener diode ZD is connected. Here, it is assumed that the voltage Vnf is higher than the voltage VscL by the breakdown voltage of the zener diode ZD. Since the Vnf voltage is higher than the VscL voltage, when the transistor YscL is turned on, a current path may be formed through the body diode of the transistor Yfr. Therefore, the transistor Yfr may be formed in a back-to-back form to block the current path through the body diode of the transistor Yfr.

선택 회로(410)는 트랜지스터(Sch, Scl)을 포함한다. 일반적으로 어드레스 기간에서 복수의 Y 전극(Y1~Yn)에 선택 회로(410)가 각각 집적 회로(Integrated Circuit, IC)형태로 연결되어 있으나, 도 3에서는 편의상 하나의 Yi 전극에 연결되 는 선택 회로(410)만을 나타내었다. The selection circuit 410 includes transistors Sch and Scl. In general, although the selection circuits 410 are connected to the plurality of Y electrodes Y1 to Yn in the form of integrated circuits (ICs) in the address period, in FIG. 3, the selection circuits are connected to one Yi electrode for convenience. Only 410 is shown.

트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 각각 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 트랜지스터(Scl)의 소스에 커패시터(CscH)의 제1단이 연결되어 있고 트랜지스터(Sch)의 드레인에 커패시터(CscH)의 제2단이 연결되어 있다. 트랜지스터(YscL)의 소스는 전원(VscL)과 연결되고 트랜지스터(YscL)의 드레인은 트랜지스터(Scl)를 통해 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 여기서, 트랜지스터(YscL)이 턴온되어 커패시터(CscH)에는 (VscH-VscL) 전압이 충전될 수 있다. The source of the transistor Sch and the drain of the transistor Scl are respectively connected to the Y electrode of the panel capacitor Cp. The first end of the capacitor CscH is connected to the source of the transistor Scl, and the second end of the capacitor CscH is connected to the drain of the transistor Sch. The source of the transistor YscL is connected to the power supply VscL, and the drain of the transistor YscL is connected to the Y electrode of the panel capacitor Cp through the transistor Scl. Here, the transistor YscL may be turned on so that the capacitor CscH may be charged with the voltage (VscH-VscL).

유지 전극 구동부(500)는 트랜지스터(Xe, Xg)를 포함한다.The sustain electrode driver 500 includes transistors Xe and Xg.

트랜지스터(Xe)는 Ve 전압을 공급하는 전원(Ve)과 패널 커패시터(Cp)의 X 전극 사이에 연결되며, 트랜지스터(Xg)는 기준 전압(도 3에서 0V 전압)을 공급하는 전원(0V)과 패널 커패시터(Cp)의 X 전극 사이에 연결되어 있다. 이때, 트랜지스터(Xe)는 X 전극에 Ve 전압을 인가하는데 이용되고, 트랜지스터(Xg)는 X 전극에 0V 전압을 인가하는데 이용된다.The transistor Xe is connected between the power Ve supplying the Ve voltage and the X electrode of the panel capacitor Cp, and the transistor Xg is connected to the power supply 0V supplying the reference voltage (0V voltage in FIG. 3). It is connected between the X electrodes of the panel capacitor Cp. At this time, the transistor Xe is used to apply the Ve voltage to the X electrode, and the transistor Xg is used to apply the 0V voltage to the X electrode.

아래 도 5 내지 도 8에서는 도 4의 구동 회로를 이용하여 도 3의 구동 파형을 생성하는 방법에 대해서 설명한다. 특히, 도 3의 구동 파형 중 제1 및 제2 그룹(G1, G2)의 Y 전극에 첫 번째 유지 방전 펄스가 인가되는 유지 기간(S11)에 대해서 설명한다. 유지 기간(S11)에서 제1 및 제2 그룹(G1, G2)의 Y 전극에 인가되는 파형을 동일하므로, 도 5에서는 제1 및 제2 그룹(G1, G2)의 Y 전극에 동시에 인가되는 하나의 파형만을 도시하고, 하나의 Y 전극을 대표하여 설명한다.5 to 8, a method of generating the driving waveform of FIG. 3 using the driving circuit of FIG. 4 will be described. In particular, the sustain period S11 in which the first sustain discharge pulse is applied to the Y electrodes of the first and second groups G1 and G2 among the driving waveforms of FIG. 3 will be described. Since the waveforms applied to the Y electrodes of the first and second groups G1 and G2 in the sustain period S11 are the same, in FIG. 5, one waveform is simultaneously applied to the Y electrodes of the first and second groups G1 and G2. Only waveforms are shown, and a representative Y electrode will be described.

도 5는 도 3의 구동 파형 중 유지 기간(S11)에서의 구동 타이밍을 나타내는 도면이고, 도 6 내지 도 8은 구동 파형 중 유지 기간(S11)에서의 구동 파형을 생성하기 위한 동작 과정을 나타내는 도면이다. FIG. 5 is a diagram illustrating a driving timing in the sustain period S11 among the drive waveforms of FIG. 3, and FIGS. 6 to 8 are views illustrating an operation process for generating a drive waveform in the sustain period S11 among the drive waveforms. to be.

먼저, 유지 기간(S11) 직전 어드레스 기간(AG1)에서는 트랜지스터(Sch)가 턴온되어 있어 패널 커패시터(Cp)의 Y 전극은 VscH 전압을 유지한다.First, in the address period AG1 immediately before the sustain period S11, the transistor Sch is turned on so that the Y electrode of the panel capacitor Cp maintains the VscH voltage.

기간(T1)에서는 X 전극에 0V 전압을 인가한 상태에서 Y 전극의 전압을 VscH 전압에서 Vs 전압까지 점진적으로 증가시킨다. 보다 구체적으로, 기간(T1)에서는 트랜지스터(Sch)가 턴오프되고 트랜지스터(Scl)이 턴온된 상태에서 트랜지스터(Yr)을 턴온한다. 그러면, 도 6에 나타낸 바와 같이, 접지 전원(0V), 인덕터(L), 트랜지스터(Yr), 트랜지스터(Yf), 트랜지스터(Scl) 및 패널 커패시터(Cp)의 Y 전극으로의 전류 경로가 형성된다(Ⅰ). 이 경로(Ⅰ)에 의해 인덕터(L)와 패널 커패시터(Cp) 사이에 LC 공진이 발생된다. 이때, LC 공진에 의해 패널 커패시터(Cp)의 Y 전극의 전압이 VscH 전압에서 Vs 전압 근처까지 점진적으로 증가하게 된다. In the period T1, the voltage of the Y electrode is gradually increased from the voltage of VscH to the voltage of Vs while a voltage of 0 V is applied to the X electrode. More specifically, in the period T1, the transistor Yr is turned on while the transistor Sch is turned off and the transistor Scl is turned on. Then, as shown in FIG. 6, a current path is formed to the Y electrode of the ground power source 0V, the inductor L, the transistor Yr, the transistor Yf, the transistor Scl, and the panel capacitor Cp. (I). This path I generates LC resonance between the inductor L and the panel capacitor Cp. At this time, the voltage of the Y electrode of the panel capacitor Cp gradually increases from the VscH voltage to near the Vs voltage by LC resonance.

기간(T2)에서는 트랜지스터(Ys1)가 턴온되고 트랜지스터(Yr)가 턴오프된다. 그러면, 도 6에 나타낸 바와 같이, 전원(Vs), 트랜지스터(Ys1), 트랜지스터(Scl) 및 패널 커패시터(Cp)의 Y 전극으로의 전류 경로가 형성된다(Ⅱ). 이 경로(Ⅱ)에 의해 Y 전극에 Vs 전압이 인가된다. In the period T2, the transistor Ys1 is turned on and the transistor Yr is turned off. Then, as shown in Fig. 6, a current path to the Y electrode of the power supply Vs, the transistor Ys1, the transistor Scl, and the panel capacitor Cp is formed (II). The voltage Vs is applied to the Y electrode by this path (II).

기간(T3)에서는 X 전극에 0V 전압을 인가한 상태에서 Y 전극의 전압을 Vs 전압에서 Vs 전압까지 점진적으로 감소시킨다. 보다 구체적으로, 기간(T3)에서는 트랜지스터(Yf)가 턴온되고 트랜지스터(Ys1)가 턴오프된다. 그러면, 도 7에 나타낸 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl), 트랜지스터(Yf), 트랜지스터(Yr), 인덕터(L) 및 접지 전원(0V)으로의 전류 경로가 형성된다(Ⅲ). 이 경로(Ⅲ)에 의해 인덕터(L)와 패널 커패시터(Cp) 사이에 LC 공진이 발생된다. 이 LC 공진에 의해 패널 커패시터(Cp)의 Y 전극의 전압이 Vs 전압에서 Vs 전압 근처까지 점진적으로 감소하게 된다.In the period T3, the voltage of the Y electrode is gradually decreased from the voltage of Vs to the voltage of Vs while a voltage of 0 V is applied to the X electrode. More specifically, in the period T3, the transistor Yf is turned on and the transistor Ys1 is turned off. Then, as shown in FIG. 7, a current path to the Y electrode, the transistor Scl, the transistor Yf, the transistor Yr, the inductor L, and the ground power source 0V of the panel capacitor Cp is formed. (III). This path III generates LC resonance between the inductor L and the panel capacitor Cp. This LC resonance causes the voltage of the Y electrode of the panel capacitor Cp to gradually decrease from the voltage Vs to the voltage Vs.

기간(T4)에서는 트랜지스터(Ys2)가 턴온되고 트랜지스터(Yf)가 턴오프된다. 그러면, 도 7에 나타낸 바와 같이, 패널 커패시터(Cp)의 Y 전극, 트랜지스터(Scl), 트랜지스터(Ys2) 및 전원(-Vs)으로의 전류 경로가 형성된다(Ⅳ). 이 경로(Ⅳ)에 의해 Y 전극에 Vs 전압이 인가된다. In the period T4, the transistor Ys2 is turned on and the transistor Yf is turned off. Then, as shown in FIG. 7, a current path to the Y electrode, the transistor Scl, the transistor Ys2, and the power source (-Vs) of the panel capacitor Cp is formed (IV). The voltage Vs is applied to the Y electrode by this path IV.

이어, 기간(T5)에서는 X 전극에 0V 전압을 인가한 상태에서 Y 전극의 전압을 -Vs 전압에서 V1 전압까지 점진적으로 증가시킨다. 이때, V1 전압은 VscH 전압과 동일하게 설정할 수 있다. 보다 구체적으로, 기간(T5)에서는 트랜지스터(YscL. Sch)가 턴온되고 트랜지스터(Scl, Ys2)가 턴오프된다. 그러면, 도 8에 나타낸 바와 같이, 전원(VscL), 트랜지스터(YscL), 커패시터(CscH), 트랜지스터(Sch) 및 패널 커패시터(Cp)의 Y 전극으로의 전류 경로가 형성된다(Ⅴ). 이 경로(Ⅴ)에 의해 Y 전극의 전압이 Vs 전압에서 VscH 전압까지 점진적으로 증가하게 된다. Subsequently, in the period T5, the voltage of the Y electrode is gradually increased from the voltage of -Vs to the voltage of V1 while a voltage of 0 V is applied to the X electrode. At this time, the voltage V1 may be set equal to the voltage VscH. More specifically, in the period T5, the transistors YscL. Sch are turned on and the transistors Scl, Ys2 are turned off. Then, as shown in FIG. 8, a current path to the Y electrode of the power supply VscL, the transistor YscL, the capacitor CscH, the transistor Sch and the panel capacitor Cp is formed (V). This path V causes the voltage at the Y electrode to gradually increase from the voltage Vs to the voltage VscH.

기간(T6)에서는 X 전극에 V2 전압을 인가한 상태에서 Y 전극을 X 전극에 플로팅시킨다. 이때, V2 전압은 발광 셀에서 방전이 일어나지 않는 전압으로 설정할 수 있다. 특히, 유지 전극 구동부(500)에서 스위치의 스위칭 회수 및 전원 수를 감소하기 위해서 V2 전압을 Ve 전압과 동일하게 설정할 수도 있다. 아래에서는 V2 전 압이 Ve 전압과 동일한 전압이라고 가정하고 설명한다. In the period T6, the Y electrode is floated on the X electrode while the V2 voltage is applied to the X electrode. In this case, the voltage V2 may be set to a voltage at which no discharge occurs in the light emitting cell. In particular, in order to reduce the number of switching and the number of power supplies of the switch in the sustain electrode driver 500, the voltage V2 may be set equal to the Ve voltage. In the following description, it is assumed that the voltage V2 is the same as the voltage Ve.

보다 구체적으로, 기간(T6)에서는 기간(T5)에서와 같이 트랜지스터(YscL, Sch)를 턴온한 상태에서 유지 전극 구동부(500)의 트랜지스터(Xe)를 턴온한다. 그러면, 도 8에 나타낸 바와 같이, 전류 경로(Ⅴ)가 형성된 상태에서 전원(Ve), 트랜지스터(Xe) 및 패널 커패시터(Cp)의 X 전극으로의 전류 경로가 형성된다(Ⅵ). 전류 경로(Ⅴ)와 전류 경로(Ⅵ)에 의해 X 전극에는 Ve 전압이 인가되고, Y 전극은 X 전극에 플로팅되어 Y 전극의 전압이 VscH 전압에서 거의 0V 전압까지 증가한 후 Y 전극은 거의 0V 전압을 유지하게 된다.More specifically, in the period T6, as in the period T5, the transistor Xe of the sustain electrode driver 500 is turned on while the transistors YscL and Sch are turned on. Then, as shown in FIG. 8, in the state where the current path V is formed, a current path to the X electrode of the power source Ve, the transistor Xe, and the panel capacitor Cp is formed (VI). The voltage Ve is applied to the X electrode by the current path (V) and the current path (VI), and the Y electrode is floated on the X electrode so that the voltage of the Y electrode increases from the VscH voltage to almost 0 V, and then the Y electrode is almost 0 V. Will be maintained.

이와 같이, 본 발명에서는 주사 전극 구동부(400)에서 0V 전압을 인가하는 전원과 연결되는 스위치를 사용하지 않고도, Y 전극의 전압을 거의 0V 전압으로 유지할 수 있다. As described above, in the present invention, the voltage of the Y electrode can be maintained at almost 0V without using a switch connected to a power source applying the 0V voltage in the scan electrode driver 400.

이어서, 리셋 기간(T7)에서는 트랜지스터(Scl, Yfr)이 턴온되고 트랜지스터(Sch, YscL)가 턴오프된다. 그러면, 도 7에 나타낸 바와 같이, 전원(VscL), 트랜지스터(Yfr), 제너 다이오드(ZD), 트랜지스터(Scl) 및 패널 커패시터(Cp)의 Y 전극으로의 전류 경로가 형성된다(Ⅶ). 이 경로(Ⅶ)에 의해 Y 전극의 전압이 거의 0V 전압에서 Vnf 전압까지 점진적으로 감소하게 된다. 제2 그룹(G2)의 방전 셀에 벽 전하가 불안정하게 형성되어 있는 상태에서 제2 그룹(G2)의 Y 전극의 전압이 0V 전압에서 Vnf 전압까지 점진적으로 감소할 경우, 제2 그룹(G2)의 방전 셀에서는 미약한 방전이 일어나게 된다. 이러한 미약한 방전에 의해 제2 그룹(G2)의 방전 셀의 벽 전하는 다음 어드레스 방전에 적합하도록 형성되게 된다.Subsequently, in the reset period T7, the transistors Scl and Yfr are turned on and the transistors Sch and YscL are turned off. Then, as shown in FIG. 7, a current path is formed to the Y electrode of the power supply VscL, the transistor Yfr, the zener diode ZD, the transistor Scl, and the panel capacitor Cp. This path causes the voltage of the Y electrode to gradually decrease from almost 0V to Vnf. When the voltage of the Y electrode of the second group G2 gradually decreases from the voltage of 0V to the voltage Vnf in the state where the wall charge is unstable in the discharge cells of the second group G2, the second group G2 In the discharge cells of, weak discharge occurs. By such weak discharge, the wall charges of the discharge cells of the second group G2 are formed to be suitable for the next address discharge.

이와 같이, 본 발명의 실시 예에서는 유지 기간(S11)에서 제1 및 제2 그룹(G1, G2)의 Y 전극에 유지 방전 펄스를 인가한 후에 Y 전극에 거의 0V에서 Vnf 전압까지 점진적으로 감소하는 전압을 인가함으로써, 제1 그룹(G1)의 유지 방전에 의해 제2 그룹(G2)의 방전 셀의 벽 전하 상태가 불안정해지는 것을 보정함으로써, 어드레스 기간(AG2)에서 어드레스 방전이 안정적으로 일어날 수 있다. As described above, in the exemplary embodiment of the present invention, after the sustain discharge pulse is applied to the Y electrodes of the first and second groups G1 and G2 in the sustain period S11, the voltage gradually decreases from about 0 V to the Vnf voltage on the Y electrode. By applying a voltage, the address discharge can be stably generated in the address period AG2 by correcting that the wall charge state of the discharge cells of the second group G2 is unstable by the sustain discharge of the first group G1. .

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 방법을 나타내는 도면이다.2 is a diagram illustrating a method of driving a plasma display device according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시된 구동 방법에 대한 구체적인 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.3 is a diagram illustrating a driving waveform of a specific plasma display device of the driving method illustrated in FIG. 2.

도 4는 본 발명의 실시 예에 따른 주사 전극 구동부 및 유지 전극 구동부의 개략적인 구성을 나타내는 도면이다.4 is a view illustrating a schematic configuration of a scan electrode driver and a sustain electrode driver according to an exemplary embodiment of the present invention.

도 5는 도 3의 구동 파형 중 유지 기간(S11)에서의 구동 타이밍을 나타내는 도면이다.FIG. 5 is a diagram illustrating driving timing in the sustain period S11 of the driving waveforms of FIG. 3.

도 6 내지 도 8은 구동 파형 중 유지 기간(S11)에서의 구동 파형을 생성하기 위한 동작 과정을 나타내는 도면이다. 6 to 8 are diagrams illustrating an operation process for generating a drive waveform in the sustain period S11 among the drive waveforms.

Claims (21)

복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 장치에서 한 필드를 제1 서브필드를 포함하는 복수의 서브필드로 나누고, 상기 제1 서브필드에서 상기 복수의 제1 전극을 제1 그룹 및 제2 그룹을 포함하는 복수의 그룹으로 나누어 구동하는 방법에 있어서,In a plasma display device including a plurality of first electrodes and a plurality of second electrodes, a field is divided into a plurality of subfields including a first subfield, and the plurality of first electrodes are divided into a first subfield in the first subfield. In the driving method divided into a plurality of groups including a group and a second group, 제1 서브필드에서 제1 어드레스 기간에서는 상기 제1 그룹의 방전 셀 중 발광 셀에 대응하는 상기 복수의 제1 전극에 제1 전압을 인가하는 단계,Applying a first voltage to the plurality of first electrodes corresponding to light emitting cells of the first group of discharge cells in a first address period in a first subfield; 상기 제1 서브필드의 제1 유지 기간에서는 상기 제1 그룹의 발광 셀을 유지 방전시키는 단계, 그리고Sustain discharge of the light emitting cells of the first group in the first sustain period of the first subfield; and 상기 제1 서브필드의 제2 어드레스 기간에서는 상기 제2 그룹의 방전 셀 중 발광 셀에 대응하는 상기 복수의 제1 전극에 상기 제1 전압을 인가하는 단계를 포함하고, Applying the first voltage to the plurality of first electrodes corresponding to the light emitting cells of the second group of discharge cells in the second address period of the first subfield; 상기 유지 방전시키는 단계는,The sustain discharge step, 상기 제1 유지 기간의 제1 기간 동안 상기 복수의 제2 전극에 제1 전압보다 높은 제2 전압을 인가한 상태에서 상기 복수의 제1 전극에 양의 제3 전압과 음의 제4 전압을 갖는 유지 방전 펄스를 인가하는 단계,The second plurality of electrodes have a positive third voltage and a negative fourth voltage in a state in which a second voltage higher than a first voltage is applied to the plurality of second electrodes during the first period of the first sustain period. Applying a sustain discharge pulse, 상기 제1 기간에 이어 제2 기간 동안 상기 복수의 제2 전극에 상기 제2 전압을 인가한 상태에서 상기 복수의 제1 전극의 전압을 상기 제4 전압에서 제5 전압까지 점진적으로 증가시키는 단계,Gradually increasing the voltages of the plurality of first electrodes from the fourth voltage to the fifth voltage in a state in which the second voltage is applied to the plurality of second electrodes during the second period following the first period; 상기 제2 기간에 이어 제3 기간 동안 상기 복수의 제2 전극에 상기 2 전압보다 높은 제6 전압을 인가하고 상기 복수의 제1 전극을 플로팅시키는 단계, 그리고Applying a sixth voltage higher than the two voltages to the plurality of second electrodes for a third period following the second period, and floating the plurality of first electrodes; and 상기 제3 기간에 이어 제4 기간 동안 상기 복수의 제1 전극의 전압을 상기 제4 전압보다 높은 제7 전압까지 점진적으로 감소시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법. And gradually decreasing voltages of the plurality of first electrodes to a seventh voltage higher than the fourth voltage for a fourth period following the third period. 제1항에 있어서,The method of claim 1, 상기 제3 기간에서 상기 복수의 제1 전극의 전압은 상기 제5 전압보다 높고 상기 제2 전압보다 낮은 플라즈마 표시 장치의 구동 방법. The voltage of the plurality of first electrodes in the third period is higher than the fifth voltage and lower than the second voltage. 제1항에 있어서,The method of claim 1, 상기 제6 전압은 상기 제1 어드레스 기간 및 상기 제2 어드레스 기간에서 상기 복수의 제2 전극에 인가되는 전압과 동일한 전압인 플라즈마 표시 장치의 구동 방법.And the sixth voltage is the same voltage as the voltage applied to the plurality of second electrodes in the first address period and the second address period. 제1항에 있어서,The method of claim 1, 상기 제7 전압은 상기 제1 전압과 동일한 전압인 플라즈마 표시 장치의 구동 방법.And the seventh voltage is the same voltage as the first voltage. 제1항에 있어서,The method of claim 1, 상기 제5 전압은 상기 제1 어드레스 기간 및 상기 제2 어드레스 기간에서 상기 제1 그룹 및 상기 제2 그룹의 방전 셀 중 비발광 셀에 대응하는 상기 복수의 제1 전극에 인가되는 전압과 동일한 전압인 플라즈마 표시 장치의 구동 방법.The fifth voltage is a voltage equal to a voltage applied to the plurality of first electrodes corresponding to non-light emitting cells of the first group and the second group of discharge cells in the first address period and the second address period. A method of driving a plasma display device. 제1항에 있어서,The method of claim 1, 상기 제1 유지 기간에서는 상기 제1 그룹의 발광 셀이 유지 방전될 때, 상기 제2 그룹의 발광 셀은 유지 방전되지 않는 플라즈마 표시 장치의 구동 방법.And the light emitting cells of the second group are not sustained discharged when the light emitting cells of the first group are sustained discharged in the first sustain period. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드의 제2 유지 기간에서는 상기 제1 및 제2 그룹의 발광 셀을 유지 방전시키는 단계,Sustain-discharging the light emitting cells of the first and second groups in a second sustain period of the first subfield; 상기 제1 서브필드의 제3 유지 기간에서 상기 제1 유지 기간에서 상기 제1 그룹의 발광 셀이 방전된 횟수에 대응하는 횟수만큼 상기 제2 그룹의 발광 셀을 유지 방전시키는 단계, 그리고Sustain-discharging the light-emitting cells of the second group by the number of times corresponding to the number of times the light-emitting cells of the first group are discharged in the first sustain period in the third sustain period of the first subfield; and 상기 제3 유지 기간에 이어 제4 유지 기간 동안 상기 제1 서브필드의 가중치에 대응하여 할당된 유지 방전 횟수를 만족하도록 상기 제1 및 제2 그룹의 발광 셀을 유지 방전시키는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법.Sustaining and discharging the first and second groups of light emitting cells so as to satisfy the number of sustain discharges allocated corresponding to the weights of the first subfields during the fourth sustaining period following the third sustaining period. Method of driving the display device. 제7항에 있어서,The method of claim 7, wherein 상기 제3 유지 기간에서는 상기 제2 그룹의 발광 셀이 유지 방전될 때 상기 제1 그룹의 방전 셀이 유지 방전되지 않는 플라즈마 표시 장치의 구동 방법.And the discharge cells of the first group are not sustained discharged when the light emitting cells of the second group are sustained discharged in the third sustain period. 제7항 또는 제8항 중 어느 한 항에 있어서,The method according to any one of claims 7 to 8, 상기 제1 유지 기간, 상기 제2 유지 기간 및 상기 제4 유지 기간에서 상기 제1 그룹의 발광 셀이 유지 방전된 횟수는 상기 제1 서브필드의 가중치에 대응하여 할당된 유지 방전 횟수와 동일한 플라즈마 표시 장치의 구동 방법.In the first sustain period, the second sustain period, and the fourth sustain period, the number of sustain discharges of the light emitting cells of the first group is equal to the number of sustain discharges allocated corresponding to the weights of the first subfields. Method of driving the device. 제7항 또는 제8항 중 어느 한 항에 있어서,The method according to any one of claims 7 to 8, 상기 제2 유지 기간, 상기 제3 유지 기간 및 상기 제4 유지 기간에서 상기 제2 그룹의 발광 셀이 유지 방전된 횟수는 상기 제1 서브필드의 가중치에 대응하여 할당된 유지 방전 횟수와 동일한 플라즈마 표시 장치의 구동 방법.The number of sustain discharges of the light emitting cells of the second group in the second sustain period, the third sustain period, and the fourth sustain period is equal to the number of sustain discharges allocated corresponding to the weights of the first subfields. Method of driving the device. 제7항에 있어서,The method of claim 7, wherein 상기 제1 유지 기간 및 상기 제2 유지 기간에서 상기 제1 그룹의 발광 셀이 유지 방전된 횟수가 상기 제1 서브필드의 가중치에 대응하여 할당된 유지 방전 회수를 만족할 경우, 상기 제4 유지 기간은 휴지 기간인 플라즈마 표시 장치의 구동 방법.When the number of sustain discharges of the light emitting cells of the first group in the first sustain period and the second sustain period satisfies the number of sustain discharges allocated corresponding to the weights of the first subfields, the fourth sustain period is A method of driving a plasma display device during an idle period. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드의 리셋 기간에서는 상기 복수의 방전 셀을 모두 초기화시 키고, 상기 제1 서브필드와 이어지는 제2 서브필드의 리셋 기간에서는 상기 제1 서브필드에서 유지 방전된 셀만을 초기화시키는 플라즈마 표시 장치의 구동 방법.In the reset period of the first subfield, the plurality of discharge cells are initialized, and in the reset period of the second subfield subsequent to the first subfield, only the cells sustained and discharged in the first subfield are initialized. Method of driving the device. 복수의 제1 전극 및 복수의 제2 전극을 포함하며, 상기 복수의 제1 전극 및 상기 복수의 제2 전극에 의해 복수의 방전 셀이 형성되는 플라즈마 표시 패널,A plasma display panel including a plurality of first electrodes and a plurality of second electrodes, wherein a plurality of discharge cells are formed by the plurality of first electrodes and the plurality of second electrodes, 어드레스 기간에서 발광 셀의 상기 복수의 제1 전극에 제1 전압을 인가하고, 비발광 셀의 상기 복수의 제1 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 제1 전극 구동부,A first electrode driver configured to apply a first voltage to the plurality of first electrodes of the light emitting cell in the address period and to apply a second voltage higher than the first voltage to the plurality of first electrodes of the non-light emitting cell; 상기 어드레스 기간에서 상기 복수의 제2 전극에 상기 제2 전압보다 높은 제3 전압을 인가하는 제2 전극 구동부, 그리고A second electrode driver for applying a third voltage higher than the second voltage to the plurality of second electrodes in the address period, and 한 필드가 복수의 서브필드로 나누어 구동되도록 상기 제1 전극 구동부 및 상기 제2 전극 구동부의 구동을 제어하는 제어부를 포함하며,And a controller for controlling driving of the first electrode driver and the second electrode driver so that one field is driven by being divided into a plurality of subfields. 상기 제1 전극 구동부는,The first electrode driver, 상기 제1 전압을 공급하는 제1 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제1 스위치,A first switch connected between a first power supply for supplying the first voltage and the plurality of first electrodes; 상기 제2 전압을 공급하는 제2 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제2 스위치, 그리고A second switch connected between a second power supply for supplying the second voltage and the plurality of first electrodes, and 상기 제1 스위치 및 상기 제2 스위치 사이에 연결되어 상기 제1 전압과 상기 제2 전압의 차인 제4 전압을 충전하고 있는 커패시터를 포함하고,A capacitor connected between the first switch and the second switch to charge a fourth voltage that is a difference between the first voltage and the second voltage, 상기 제2 전극 구동부는,The second electrode driver, 상기 제3 전압을 공급하는 제3 전원과 상기 복수의 제2 전극 사이에 연결되어 있는 제3 스위치를 포함하는 플라즈마 표시 장치.And a third switch connected between a third power supply for supplying the third voltage and the plurality of second electrodes. 제13항에 있어서,The method of claim 13, 상기 제1 스위치 및 상기 제2 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 상기 제2 전압까지 점진적으로 증가시킨 후에, 상기 제3 스위치를 턴온하고 상기 복수의 제1 전극을 플로팅시키는 플라즈마 표시 장치.Plasma display that turns on the third switch and floats the plurality of first electrodes after turning on the first switch and the second switch to gradually increase the voltages of the plurality of first electrodes to the second voltage. Device. 제14항에 있어서,The method of claim 14, 상기 복수의 서브필드 중 제1 서브필드의 제1 기간에서, 상기 제3 스위치를 턴온하고 상기 복수의 제1 전극을 플로팅시키는 플라즈마 표시 장치.And turning on the third switch and floating the plurality of first electrodes in a first period of a first subfield among the plurality of subfields. 제15항에 있어서,The method of claim 15, 상기 제1 기간에서 상기 복수의 제1 전극의 전압은 상기 제2 전압보다 높은 전압인 플라즈마 표시 장치.The voltage of the plurality of first electrodes in the first period is a voltage higher than the second voltage. 제15항에 있어서,The method of claim 15, 상기 제1 전극 구동부는 상기 제1 전원과 상기 복수의 제1 전극 사이에 직렬로 연결되는 제4 스위치 및 제너 다이오드를 더 포함하고,The first electrode driver further includes a fourth switch and a zener diode connected in series between the first power supply and the plurality of first electrodes, 상기 제1 기간에 이어 제2 기간에서 상기 제4 스위치를 턴온하여 상기 복수 의 제1 전극의 전압을 상기 제2 전압보다 높은 전압에서 상기 제1 전압보다 높은 제5 전압까지 점진적으로 감소시키는 플라즈마 표시 장치.Plasma display that turns on the fourth switch in a second period subsequent to the first period to gradually decrease the voltage of the plurality of first electrodes from a voltage higher than the second voltage to a fifth voltage higher than the first voltage. Device. 제17항에 있어서,The method of claim 17, 상기 제5 전압은 상기 제1 전압과 동일한 전압인 플라즈마 표시 장치.And the fifth voltage is the same voltage as the first voltage. 제13항에 있어서,The method of claim 13, 상기 제1 전극 구동부는,The first electrode driver, 제6 전압을 공급하는 제4 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제5 스위치, A fifth switch connected between a fourth power supply for supplying a sixth voltage and the plurality of first electrodes, 제7 전압을 공급하는 제5 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 제6 스위치, A sixth switch connected between a fifth power supply for supplying a seventh voltage and the plurality of first electrodes; 제8 전압을 공급하는 제6 전원과 상기 복수의 제1 전극 사이에 연결되어 있는 인덕터, 그리고An inductor connected between a sixth power supply for supplying an eighth voltage and the plurality of first electrodes, and 상기 인덕터와 상기 복수의 제1 전극 사이에 직렬로 연결되어 있는 제7 스위치 및 제8 스위치를 더 포함하는 플라즈마 표시 장치.And a seventh switch and an eighth switch connected in series between the inductor and the plurality of first electrodes. 제19항에 있어서,The method of claim 19, 상기 제1 전극 구동부는,The first electrode driver, 유지 기간 중 제3 기간에서 상기 제7 스위치를 턴온하여 상기 복수의 제1 전 극의 전압을 상기 제2 전압에서 상기 제6 전압까지 점진적으로 증가시키고,Turning on the seventh switch in a third period of the sustain period to gradually increase the voltage of the plurality of first electrodes from the second voltage to the sixth voltage, 상기 제3 기간에 이어 제4 기간에서 상기 제5 스위치를 턴온하여 상기 복수의 제1 전극에 상기 제6 전압을 인가하고,The fifth switch is turned on in the fourth period following the third period to apply the sixth voltage to the plurality of first electrodes, 상기 제4 기간에 이어 제5 기간에서 상기 제8 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 상기 제6 전압에서 상기 제7 전압까지 점진적으로 감소시키고,Turning on the eighth switch in a fifth period subsequent to the fourth period to gradually decrease the voltages of the plurality of first electrodes from the sixth voltage to the seventh voltage, 상기 제5 기간에 이어 제6 기간에서 상기 제6 스위치를 턴온하여 상기 복수의 제1 전극에 상기 제7 전압을 인가하고,In the sixth period following the fifth period, the sixth switch is turned on to apply the seventh voltage to the plurality of first electrodes. 상기 제6 기간에 이어 제7 기간에서 상기 제1 스위치 및 상기 제2 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 상기 제7 전압에서 상기 제2 전압까지 점진적으로 증가시키고,Turning on the first switch and the second switch in a seventh period following the sixth period to gradually increase the voltages of the plurality of first electrodes from the seventh voltage to the second voltage, 상기 제7 기간에 이어 제8 기간에서 상기 제1 스위치 및 상기 제2 스위치를 턴온한 상태에서 상기 제3 스위치를 턴온하고 상기 복수의 제1 전극을 플로팅시키고,Turning on the third switch and floating the plurality of first electrodes with the first switch and the second switch turned on in an eighth period following the seventh period; 상기 제8 기간에 이어 제9 기간에서 상기 제4 스위치를 턴온하여 상기 복수의 제1 전극의 전압을 상기 제5 전압까지 점진적으로 감소시키는 플라즈마 표시 장치.And turning on the fourth switch in the ninth period subsequent to the eighth period to gradually decrease the voltages of the plurality of first electrodes to the fifth voltage. 제20항에 있어서,The method of claim 20, 상기 제8 기간에서 상기 복수의 제1 전극의 전압은 상기 제2 전압보다 높고 상기 제8 전압보다 낮은 플라즈마 표시 장치.In the eighth period, voltages of the plurality of first electrodes are higher than the second voltage and lower than the eighth voltage.
KR1020080056875A 2008-06-17 2008-06-17 Plasma display and driving method thereof KR20090131090A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080056875A KR20090131090A (en) 2008-06-17 2008-06-17 Plasma display and driving method thereof
EP09161941A EP2136350A3 (en) 2008-06-17 2009-06-04 Plasma display and method of driving the same
CNA2009101459362A CN101609640A (en) 2008-06-17 2009-06-11 Plasma scope and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056875A KR20090131090A (en) 2008-06-17 2008-06-17 Plasma display and driving method thereof

Publications (1)

Publication Number Publication Date
KR20090131090A true KR20090131090A (en) 2009-12-28

Family

ID=41092080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056875A KR20090131090A (en) 2008-06-17 2008-06-17 Plasma display and driving method thereof

Country Status (3)

Country Link
EP (1) EP2136350A3 (en)
KR (1) KR20090131090A (en)
CN (1) CN101609640A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101727823B (en) * 2008-12-30 2011-10-12 四川虹欧显示器件有限公司 Sustaining electrode driving circuit for plasma display and driving method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726633B1 (en) * 2005-07-28 2007-06-12 엘지전자 주식회사 Plasma display apparatus and driving method thereof
KR100627416B1 (en) * 2005-10-18 2006-09-22 삼성에스디아이 주식회사 Driving method of plasma display device

Also Published As

Publication number Publication date
EP2136350A2 (en) 2009-12-23
EP2136350A3 (en) 2010-08-25
CN101609640A (en) 2009-12-23

Similar Documents

Publication Publication Date Title
USRE37083E1 (en) Method and apparatus for driving surface discharge plasma display panel
US8111211B2 (en) Plasma display comprising at least first and second groups of electrodes and driving method thereof
KR100670151B1 (en) Plasma display and driving apparatus thereof
KR100578938B1 (en) Plasma display device and driving method thereof
US20080259069A1 (en) Plasma display device and driving method thereof
KR20090131090A (en) Plasma display and driving method thereof
KR100863969B1 (en) Plasma display, and driving method thereof
KR100823490B1 (en) Appararus and driving method of plasma display
KR100670183B1 (en) Plasma display device and driving method thereof
US20090128526A1 (en) Plasma display device and driving apparatus thereof
KR100824861B1 (en) Plasma display device and driving method thereof
US20080158104A1 (en) Plasma display device
KR100859698B1 (en) Plasma display and driving method thereof
US20080266280A1 (en) Plasma display and control method thereof
US20080111768A1 (en) Plasma display panel and plasma display device including the same
KR100823493B1 (en) Plasma display and driving method thereof
EP1939845A2 (en) Plasma Display Device and Driving Method Thereof
US20080158100A1 (en) Driving device for plasma display panel and plasma display device including the same
KR100796686B1 (en) Plasma display, and driving device and method thereof
KR100649533B1 (en) Plasma display and driving apparatus thereof
KR100998089B1 (en) Plasma display device and driving method thereof
KR100839387B1 (en) Plasma display and driving method thereof
KR100943956B1 (en) Plasma display device and driving apparatus thereof
KR100627410B1 (en) Plasma display device and driving method thereof
KR20070056642A (en) Plasma display and driving apparatus thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application