KR100649533B1 - Plasma display and driving apparatus thereof - Google Patents

Plasma display and driving apparatus thereof Download PDF

Info

Publication number
KR100649533B1
KR100649533B1 KR1020050115582A KR20050115582A KR100649533B1 KR 100649533 B1 KR100649533 B1 KR 100649533B1 KR 1020050115582 A KR1020050115582 A KR 1020050115582A KR 20050115582 A KR20050115582 A KR 20050115582A KR 100649533 B1 KR100649533 B1 KR 100649533B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
capacitor
electrode
electrodes
Prior art date
Application number
KR1020050115582A
Other languages
Korean (ko)
Inventor
안선경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050115582A priority Critical patent/KR100649533B1/en
Application granted granted Critical
Publication of KR100649533B1 publication Critical patent/KR100649533B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display device and a driving apparatus thereof are provided to charge a capacitor with voltage while protecting a transistor element in initially driving the plasma display device. A plasma display device includes plural first electrodes(Y) formed in one direction; a first switch having a first stage connected to the first electrodes and a second stage connected to a first power source supplying a first voltage; a capacitor(CscH) having a first stage connected to the contact point between the first power source and the second stage of the first switch; a second switch having a first stage connected to the first electrodes and a second stage connected to the second stage of the capacitor; and a third switch provided with a first stage connected to the second stage of the capacitor and a second stage connected to the second power source feeding a second voltage, and turned on to charge the capacitor with a third voltage corresponding to the difference between the first and second voltages. The amount of current flowing through the third switch is controlled by regulating the duty ratio of the third switch.

Description

플라즈마 표시 장치 및 그 구동 장치{PLASMA DISPLAY AND DRIVING APPARATUS THEREOF} Plasma display and its driving device {PLASMA DISPLAY AND DRIVING APPARATUS THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 2 illustrates a driving waveform of a plasma display device according to an exemplary embodiment of the present invention.

도 3은 도 2의 구동 파형을 생성하기 위한 주사 전극 구동부(400)의 구동 회로의 일부를 나타낸 도면이다.3 is a diagram illustrating a part of a driving circuit of the scan electrode driver 400 for generating the driving waveform of FIG. 2.

도 4는 트랜지스터(Yfr,Ysc)의 턴온/턴오프 동작을 나타낸 도면이다. 4 is a diagram illustrating a turn on / off operation of the transistors Yfr and Ysc.

도 5는 플라즈마 표시 장치의 초기 구동시에 있어서, 커패시터에 전압이 충전되는 경로를 나타낸 도면이다. 5 is a diagram illustrating a path in which a voltage is charged in the capacitor during the initial driving of the plasma display device.

도 6은 본 발명의 실시예에 따른 트랜지스터(Ysc)의 턴온/턴오프 동작을 나타낸 도면이다. 6 is a diagram illustrating a turn on / off operation of the transistor Ysc according to the embodiment of the present invention.

도 7은 도 6에 따른 트랜지스터(Ysc)의 채널 오픈율을 나타낸 도면이다.FIG. 7 is a diagram illustrating a channel open rate of the transistor Ysc of FIG. 6.

본 발명은 플라즈마 표시 장치 및 그 구동 장치에 관한 것이다. The present invention relates to a plasma display device and a driving device thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다. The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge. In the plasma display panel, a plurality of discharge cells are arranged in a matrix form.

이러한 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 그리고 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 방전 셀을 초기화하는 기간이다. 어드레스 기간은 표시 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하는 기간이다. 그리고 유지 기간은 켜지는 셀에 대해서 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다. The display panel of the plasma display device is driven by dividing one frame into a plurality of subfields having respective weights. Each subfield includes a reset period, an address period, and a sustain period. The reset period is a period for initializing the discharge cells in order to stably perform the address discharge. The address period is a period for selecting cells that are turned on and cells that are not turned on in the display panel. The sustain period is a period in which sustain discharge for actually displaying an image is performed for the cells to be turned on.

방전 셀을 초기화하기 위해서 리셋 기간에서는 주사 전극의 전압을 점진적으로 감소시켜서 방전 셀에서 약 방전을 일으켜 방전 셀을 초기화한다. 이때, 일반적으로 주사 전극의 전압을 양의 전압(Vs 전압)에서 음의 전압(Vnf 전압)까지 감소시키는데, 이 경우, VscH 전압을 공급하는 전원과 연결되어 있는 스위치와 VscL 전압을 공급하는 전원 사이에 커패시터가 연결되어 스위치를 턴온시에 (VscH-VscL) 전압이 충전된다. 이때, 스위치를 턴온시에 과도한 전류가 흘러 스위치 소자가 파손되는 문제점이 있다.In order to initialize the discharge cells, in the reset period, the voltage of the scan electrode is gradually decreased to cause weak discharge in the discharge cells to initialize the discharge cells. In this case, the voltage of the scan electrode is generally reduced from a positive voltage (Vs voltage) to a negative voltage (Vnf voltage). In this case, between a switch connected to a power supply for supplying a VscH voltage and a power supply for a VscL voltage. The capacitor is connected to charge the voltage (VscH-VscL) when the switch is turned on. At this time, excessive current flows when the switch is turned on, which causes a problem that the switch element is damaged.

본 발명이 이루고자 하는 기술적 과제는 플라즈마 표시 장치의 초기 구동시 트랜지스터 소자를 보호하면서 커패시터에 (VscH-VscL) 전압을 충전할 수 있는 플 라즈마 표시 장치 및 그 구동 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device capable of charging a capacitor (VscH-VscL) voltage while protecting a transistor device during initial driving of a plasma display device and a driving device thereof.

상기한 목적을 달성하기 위한 본 발명의 한 특징에 따른 플라즈마 표시 장치는, 일 방향으로 형성된 복수의 제1 전극, 상기 복수의 제1 전극에 제1단이 연결되고, 제1 전압을 공급하는 제1 전원에 제2단이 연결되어 있는 제1 스위치, 상기 제1 전원과 상기 제1 스위치의 제2단의 접점에 제1단이 연결되어 있는 커패시터, 상기 복수의 제1 전극에 제1단이 연결되고, 상기 커패시터의 제2단에 제2단이 연결되어 있는 제2 스위치, 상기 커패시터의 제2단에 제1단이 연결되고, 제2 전압을 공급하는 제2 전원에 제2단이 연결되며, 턴온시 상기 커패시터에 상기 제1 전압과 상기 제2 전압의 차이에 해당되는 제3 전압을 충전시키는 제3 스위치를 포함한다. 이때, 상기 제3 스위치의 듀티율(Duty Ratio)을 조절하여 상기 제3 스위치를 통과하는 전류량을 조절한다.According to an aspect of the present invention, a plasma display device includes a plurality of first electrodes formed in one direction, a first end connected to the plurality of first electrodes, and a first voltage supplying the first voltage; A first switch having a second end connected to a first power source, a capacitor having a first end connected to a contact point between the first power source and a second end of the first switch, and a first end connected to the plurality of first electrodes A second switch having a second end connected to a second end of the capacitor, a first end connected to a second end of the capacitor, and a second end connected to a second power supply for supplying a second voltage And a third switch configured to charge the capacitor with a third voltage corresponding to a difference between the first voltage and the second voltage when the capacitor is turned on. At this time, the duty ratio of the third switch is adjusted to adjust the amount of current passing through the third switch.

본 발명의 다른 특징에 따른 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치는, 상기 복수의 제1 전극에 각각 연결되어 있으며, 각각 제1단 및 제2단을 가지며, 상기 제1단의 전압 또는 제2단의 전압을 대응하는 제1 전극에 인가하는 복수의 선택 회로, 상기 복수의 선택 회로의 제1단 및 제2단에 각각 연결된 제1 전압을 공급하는 제1 전원과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 커패시터, 상기 제2 전원과 상기 커패시터 사이에 연결되어 턴온시 상기 커패시터에 상기 제1 전압과 상기 제2 전압의 차이에 해당되는 제3 전압을 충전시키는 제1 스위치를 포함한다. 이때, 상기 제1 스위치의 듀티율(Duty Ratio)을 감소시켜, 상기 제1 스위치를 통과하는 전류량을 감소시킨다.A device for driving a plasma display device including a plurality of first electrodes according to another aspect of the present invention is connected to the plurality of first electrodes, respectively, and has a first end and a second end, respectively, A plurality of selection circuits for applying a voltage of a stage or a voltage of a second stage to a corresponding first electrode, a first power supply for supplying first voltages connected to first and second ends of the plurality of selection circuits, respectively; A capacitor connected between a second power supply for supplying a second voltage lower than a first voltage, and connected between the second power supply and the capacitor to correspond to a difference between the first voltage and the second voltage at the capacitor when turned on And a first switch for charging a third voltage to be made. At this time, the duty ratio of the first switch is reduced to reduce the amount of current passing through the first switch.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

본 발명에서 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다. In the present invention, the wall charge refers to a charge formed close to each electrode on the cell wall (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. Now, a plasma display device and a driving device thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치에 대해서 도 1을 참조 하여 자세하게 설명한다. First, a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 1.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다. As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. It includes.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하 "A 전극"이라 함)(A1～Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1～Xn) 및 주사 전극(이하 "Y 전극"이라 함)(Y1～Yn)을 포함한다. 일반적으로 X 전극(X1～Xn)은 각 Y 전극(Y1～Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1～Yn)과 X 전극(X1～Xn)은 A 전극(A1～Am)과 직교하도록 배치된다. 이때, A 전극(A1～Am)과 X 및 Y 전극(X1～Xn, Y1～Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다. The plasma display panel 100 includes a plurality of address electrodes (hereinafter referred to as "A electrodes") A1 to Am extending in the column direction, and a plurality of sustain electrodes extending in pairs to each other in the row direction (hereinafter, "X"). Electrodes ”(X1 to Xn) and scan electrodes (hereinafter referred to as“ Y electrodes ”) (Y1 to Yn). In general, the X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn, and the X and Y electrodes perform a display operation for displaying an image in the sustain period. The Y electrodes Y1 to Yn and the X electrodes X1 to Xn are arranged to be orthogonal to the A electrodes A1 to Am. At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms the cell 12. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. The controller 200 receives an image signal from the outside and outputs an address electrode driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period.

어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다. The address electrode driver 300 receives an A electrode driving control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each A electrode.

주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다. The scan electrode driver 400 receives a Y electrode driving control signal from the controller 200 and applies a driving voltage to the Y electrode.

유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다. The sustain electrode driver 500 receives the X electrode driving control signal from the controller 200 and applies a driving voltage to the X electrode.

다음, 도 2를 참조하여 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다. 아래에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다. Next, a driving waveform of the plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 2. In the following description, only the driving waveforms applied to the Y electrode, the X electrode, and the A electrode forming one cell will be described.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 2 illustrates a driving waveform of a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 X 전극을 기준 전압(도 2에서는 0V)로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 도 2에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. As shown in Fig. 2, in the rising period of the reset period, the voltage of the Y electrode gradually increases from the Vs voltage to the Vset voltage while the X electrode is held at the reference voltage (0 V in Fig. 2). In FIG. 2, the voltage of the Y electrode is shown to increase in the form of a lamp. Then, while the voltage of the Y electrode is increased, a weak discharge (hereinafter referred to as "weak discharge") occurs between the Y electrode and the X electrode and between the Y electrode and the A electrode, and a negative wall charge is applied to the Y electrode. And a positive wall charge is formed on the X and A electrodes.

리셋 기간의 하강 기간에서는 X 전극을 Ve 전압으로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소된다. 그러면 Y 전극의 전압 이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다. In the falling period of the reset period, the voltage of the Y electrode gradually decreases from the Vs voltage to the Vnf voltage while the X electrode is maintained at the Ve voltage. Then, while the voltage of the Y electrode decreases, a weak discharge is generated between the Y electrode and the X electrode, and between the Y electrode and the A electrode, and the negative wall charge formed on the Y electrode and the positive wall charge formed on the X electrode and the A electrode. Is erased. In general, the magnitude of the (Vnf-Ve) voltage is set near the discharge start voltage between the Y electrode and the X electrode. As a result, the wall voltage between the Y electrode and the X electrode becomes almost 0 V, whereby a cell that does not have an address discharge in the address period can be prevented from being erroneously discharged in the sustain period.

어드레스 기간에서는 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, VscL 전압이 인가된 Y 전극과 X 전극에 의해 형성되는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+) 벽 전하, A 전극 및 X 전극에 각각 (-) 벽 전하가 형성된다. 여기서, VscL 전압은 Vnf 전압과 같거나 낮은 레벨로 설정될 수 있다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다. 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 전극 구동부(400)는 Y 전극(Y1～Yn) 중 VscL 전압의 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 Y 전극을 선택할 수 있다. 그리고 하나의 Y 전극이 선택되는 경우, 어드레스 전극 구동부(300)는 해당 Y 전극에 의해 형성된 방전 셀 중 켜질 방전 셀을 선택한다. 즉, 어드레스 전극 구동부(300)는 A 전극(A1～Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다. In the address period, in order to select a discharge cell to be turned on, while a Ve voltage is applied to the X electrode, a scan pulse having a VscL voltage is sequentially applied to the plurality of Y electrodes. At this time, the Va voltage is applied to the A electrode passing through the discharge cell to be selected from the plurality of discharge cells formed by the Y electrode and the X electrode to which the VscL voltage is applied. Then, an address discharge occurs between the A electrode to which the Va voltage is applied and the Y electrode to which the VscL voltage is applied, and the Y electrode to which the VscL voltage is applied, and the X electrode to which the Ve voltage is applied, thereby causing a positive wall charge, A, to the Y electrode. Negative wall charges are formed on the electrode and the X electrode, respectively. Here, the VscL voltage may be set at a level equal to or lower than the Vnf voltage. The VscH voltage higher than the VscL voltage is applied to the Y electrode to which the VscL voltage is not applied, and the reference voltage is applied to the A electrode of the discharge cell that is not selected. In order to perform this operation in the address period, the scan electrode driver 400 selects the Y electrode to which the scan pulse of the VscL voltage is applied among the Y electrodes Y1 to Yn. For example, in a single drive, the Y electrodes can be selected in the order arranged in the vertical direction. When one Y electrode is selected, the address electrode driver 300 selects a discharge cell to be turned on among discharge cells formed by the corresponding Y electrode. That is, the address electrode driver 300 selects a cell to which an address pulse of Va voltage is applied among the A electrodes A1 to Am.

유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다. In the sustain period, a sustain discharge pulse having alternating Vs voltages and 0V voltages is applied to the Y electrode and the X electrode in the opposite phase to generate a sustain discharge between the Y electrode and the X electrode. Thereafter, the process of applying the sustain discharge pulse of the Vs voltage to the Y electrode and the process of applying the sustain discharge pulse of the Vs voltage to the X electrode are repeated the number of times corresponding to the weight indicated by the corresponding subfield.

다음으로, 도 3을 참조하여 도 2의 구동 파형을 생성하는 구동 회로에 대해서 상세하게 설명한다. 아래에서 사용되는 스위치는 바디 다이오드(도시하지 않음)를 가지는 n채널 전계 효과 트랜지스터(FET)로 도시하였으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였으며, Y 전극에 연결되는 주사 전극 구동 회로만 도시 하였다.Next, with reference to FIG. 3, the drive circuit which produces | generates the drive waveform of FIG. 2 is demonstrated in detail. The switches used below are shown as n-channel field effect transistors (FETs) with body diodes (not shown), and may be composed of other switches having the same or similar functions. The capacitive components formed by the X electrode and the Y electrode are illustrated by the panel capacitor Cp, and only the scan electrode driving circuit connected to the Y electrode is illustrated.

도 3은 도 2의 구동 파형을 생성하기 위한 주사 전극 구동부(400)의 구동 회로의 일부를 나타낸 도면이다.3 is a diagram illustrating a part of a driving circuit of the scan electrode driver 400 for generating the driving waveform of FIG. 2.

도 3에서 보는 바와 같이 주사 구동부(400)는 선택회로(410), 유지 구동부(420), 커패시터(Csch), 다이오드(Dsch), 트랜지스터(Yfr) 및 트랜지스터(Ysc)를 포함하며, 어드레스 기간에서 켜질 방전 셀을 선택하기 위해서 Y 전극에 VscL 전압을 인가하고, 켜지지 않을 방전 셀의 Y 전극에 VscH 전압을 인가한다. 일반적으로 어드레스 기간에서 복수의 Y 전극(Y1～Yn)을 순차적으로 선택할 수 있도록 각각의 Y 전극(Y1～Yn)에 선택 회로(410)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(410)를 통하여 주사 전극 구동부(400)의 구동 회로가 Y 전극(Y1-Yn)에 공통으로 연결된다. 도 3에서는 하나의 Y 전극에 연결되는 선택 회로(410)만을 도시하였다.As shown in FIG. 3, the scan driver 400 includes a selection circuit 410, a sustain driver 420, a capacitor Csch, a diode Dsch, a transistor Yfr, and a transistor Ysc. The VscL voltage is applied to the Y electrode to select the discharge cell to be turned on, and the VscH voltage is applied to the Y electrode of the discharge cell not to be turned on. In general, a selection circuit 410 is connected to each of the Y electrodes Y1 to Yn in an IC form so as to sequentially select the plurality of Y electrodes Y1 to Yn in the address period. The driving circuit of the scan electrode driver 400 is commonly connected to the Y electrodes Y1-Yn. In FIG. 3, only the selection circuit 410 connected to one Y electrode is illustrated.

선택 회로(410)는 트랜지스터(YscH, YscL)를 포함한다. 트랜지스터(YscH)의 소스와 트랜지스터(YscL)의 드레인은 각각 패널 커패시터(Cp)의 Y 전극에 연결되어 있다. 커패시터(CscH)의 제1단에 트랜지스터(YscH)의 드레인이 연결되어 있고, 커패시터(CscH)의 제2단에 트랜지스터(YscL)의 소스가 연결되어 있다. 그리고 VscL 전압을 공급하는 전원(VscL)과 커패시터(CscH)의 제2단 사이에 트랜지스터(Ysc)와 트랜지스터(Yfr)가 병렬적으로 연결되어 있다. 또한 다이오드(DscH)의 애노드가 VscH 전압을 공급하는 전원(VscH)에 연결되며, 캐소드가 커패시터(CscH)의 제1단에 연결되어 있다. 여기서, 커패시터(CscH)에는 VscH 전압과 VscL 전압의 차이인 (VscH-VscL) 전압이 충전되어 어드레스 기간에서 전원(YscL)을 이용하여 Y 전극에 VscH 전압을 인가하도록 한다. The selection circuit 410 includes transistors YscH and YscL. The source of the transistor YscH and the drain of the transistor YscL are respectively connected to the Y electrode of the panel capacitor Cp. A drain of the transistor YscH is connected to the first end of the capacitor CscH, and a source of the transistor YscL is connected to the second end of the capacitor CscH. The transistor Ysc and the transistor Yfr are connected in parallel between the power supply VscL supplying the VscL voltage and the second end of the capacitor CscH. In addition, an anode of the diode DscH is connected to a power supply VscH for supplying a VscH voltage, and a cathode is connected to the first end of the capacitor CscH. Here, the capacitor CscH is charged with a voltage (VscH-VscL), which is a difference between the VscH voltage and the VscL voltage, so that the VscH voltage is applied to the Y electrode by using the power source YscL in the address period.

한편, 트랜지스터(Yfr)는 전원(VscL)과 트랜지스터(YscL)의 소스 사이에 연결되어, 리셋 기간의 하강 기간에서 턴온시에, Y전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그밖에 트랜지스터(Yfr)의 드레인과 트랜지스터(Ysc)의 드레인에는 각각 저항(R1)과 저항(R2)가 연결되어 급격한 전류량의 변화를 막는다.On the other hand, the transistor Yfr is connected between the power supply VscL and the source of the transistor YscL to gradually reduce the voltage of the Y electrode from the voltage Vs to the voltage Vnf when turned on in the falling period of the reset period. In addition, the resistor R1 and the resistor R2 are connected to the drain of the transistor Yfr and the drain of the transistor Ysc, respectively, to prevent a sudden change in the amount of current.

또한 유지 구동부(420)에서는 유지 기간에서 Y 전극에 유지 방전 펄스 전압을 인가시키며, 전력 회수 회로나 유지 전압 공급부 등이 포함 될 수 있다.In addition, the sustain driver 420 applies the sustain discharge pulse voltage to the Y electrode in the sustain period, and may include a power recovery circuit or a sustain voltage supply unit.

한편, 도 3에서는 각 트랜지스터(Yfr,Ysc,YscH,YscL)를 하나의 트랜지스터로 도시하였지만, 각 트랜지스터(Yfr,Ysc,YscH,YscL)는 하나의 트랜지스터 또는 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.Meanwhile, although each transistor Yfr, Ysc, YscH, and YscL is illustrated as one transistor in FIG. 3, each transistor Yfr, Ysc, YscH, and YscL may be formed of one transistor or a plurality of transistors connected in parallel. have.

아래에서는 도 4 및 도 5를 참고로 하여 플라즈마 표시 장치의 초기 구동시 도 3의 커패시터(CscH)에 (VscH-VscL) 전압이 충전되는 방법에 대해서 설명한다. Hereinafter, a method of charging the voltage (VscH-VscL) to the capacitor CscH of FIG. 3 during initial driving of the plasma display device will be described with reference to FIGS. 4 and 5.

도 4 는 트랜지스터(Yfr,Ysc)의 턴온/턴오프 동작을 나타낸 도면이고, 도 5는 플라즈마 표시 장치의 초기 구동시에 있어서, 커패시터에 전압이 충전되는 경로를 나타낸 도면이다. FIG. 4 is a diagram illustrating a turn-on / turn-off operation of the transistors Yfr and Ysc, and FIG. 5 is a diagram illustrating a path in which a voltage is charged in the capacitor during the initial driving of the plasma display device.

먼저 도 4와 같이, 트랜지스터(Yfr)가 턴오프된 상태에서 트랜지스터(Ysc)가 턴온되면, 도 5와 같이 전원(VscH), 다이오드(DscH), 커패시터(CscH), 저항(R2), 트랜지스터(Ysc) 및 전원(VscL)의 전류 경로(①)를 통하여 커패시터(CscH)에 (VscH-VscL) 전압이 충전된다. 그러나, 초기 구동시에 트랜지스터(Ysc)를 계속 턴온 상태로 유지할 경우, 과도 전류가 흐르게 되어 오버슈트(overshoot)가 발생하여 소자가 파손할 위험이 있다. 또한 어드레스 기간에서 VscH 전압과 VscL 전압이 인가될 때, 트랜지스터(Ysc) 는 턴온 상태를 유지해야 하므로 트랜지스터(Ysc) 소자에 걸리는 스트레스는 더 커지게 된다.First, as shown in FIG. 4, when the transistor Ysc is turned on while the transistor Yfr is turned off, as shown in FIG. 5, the power source VscH, the diode DscH, the capacitor CscH, the resistor R2, and the transistor ( The voltage (VscH-VscL) is charged to the capacitor CscH through the current path ① of the power supply VscL and Ysc. However, if the transistor Ysc is kept turned on during the initial driving, a transient current flows, resulting in an overshoot, resulting in a risk of damage to the device. In addition, when the VscH and VscL voltages are applied in the address period, the transistor Ysc needs to remain turned on, so the stress on the transistor Ysc becomes greater.

따라서 본 발명의 실시예에 따르면, 트랜지스터(Ysc)를 도 4와 같이 계속 턴온시키지 않고 도 6 및 도 7과 같이 듀티율(Duty Ratio)를 조절하여 트랜지스터(Ysc)의 채널 오픈율을 작게하여, 트랜지스터(Ysc)에 과도한 전류가 흐르지 않도록 한다.Therefore, according to the exemplary embodiment of the present invention, the transistor Ysc is not continuously turned on as shown in FIG. 4, but the duty ratio is adjusted as shown in FIGS. 6 and 7 to decrease the channel open rate of the transistor Ysc, thereby reducing the transistor Ysc. Do not allow excessive current to flow into (Ysc).

도 6은 본 발명의 실시예에 따른 트랜지스터(Ysc)의 턴온/턴오프 동작을 나타낸 도면이고, 도 7은 도 6에 따른 트랜지스터(Ysc)의 채널 오픈율(Channel Open Ratio)을 나타낸 도면이다.FIG. 6 is a diagram illustrating a turn-on / turn-off operation of the transistor Ysc according to the embodiment of the present invention, and FIG. 7 is a diagram showing a channel open ratio of the transistor Ysc according to FIG. 6.

도 6에 나타낸 바와 같이, 본 발명의 실시예에 따르면 트랜지스터(Ysc)의 듀티율을 T1/(T1+T2)로 감소시킨다. 이때, 트랜지스터(Ysc)가 턴온되는 기간인 T1 은 도 7에 나타난 바와 같이 트랜지스터(Ysc)의 채널 오픈율이 절반 정도에 해당하는 기간이며, 트랜지스터(Ysc)가 턴오프되는 기간인 T2는 T1에 비해 상당히 긴 기간이다.As shown in Fig. 6, according to the embodiment of the present invention, the duty ratio of the transistor Ysc is reduced to T1 / (T1 + T2). At this time, T1, which is a period when the transistor Ysc is turned on, is a period in which the channel open rate of the transistor Ysc is about half as shown in FIG. 7, and T2, which is a period when the transistor Ysc is turned off, is equal to T1. It is a fairly long period.

즉, 트랜지스터(Ysc)를 T1 기간동안 턴온시키면, 드레인과 소스 사이의 채널 오픈율이 약 50% 정도가 되어 트랜지스터(Ysc)의 채널을 통과하여 흐르는 전류의 양을 절반 정도로 줄임으로써 과도 전류를 방지할 수 있다.That is, when the transistor Ysc is turned on for the period T1, the channel open ratio between the drain and the source is about 50%, and the transient current is prevented by reducing the amount of current flowing through the channel of the transistor Ysc by about half. can do.

따라서, 트랜지스터(Ysc)의 듀티율을 감소시킴으로써, 과도 전류를 방지하여 트랜지스터(Ysc)의 스트레스를 줄여주고, 안정적으로 커패시터(CscH)에 전압을 충전시킬 수 있다.Therefore, by reducing the duty ratio of the transistor Ysc, the transient current can be prevented to reduce the stress of the transistor Ysc, and the voltage of the capacitor CscH can be charged stably.

특히 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.In particular, the preferred embodiments of the present invention have been described in detail above, but the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the invention.

이와 같이 본 발명에 의하면, 플라즈마 표시 장치의 초기 구동시에 과도 전 류를 방지하여 트랜지스터 소자를 보호할 수 있다.As described above, according to the present invention, it is possible to protect the transistor element by preventing excessive current during the initial driving of the plasma display device.

Claims (7)

일 방향으로 형성된 복수의 제1 전극,A plurality of first electrodes formed in one direction, 상기 복수의 제1 전극에 제1단이 연결되고, 제1 전압을 공급하는 제1 전원에 제2단이 연결되어 있는 제1 스위치,A first switch having a first end connected to the plurality of first electrodes, and a second end connected to a first power supply for supplying a first voltage; 상기 제1 전원과 상기 제1 스위치의 제2단의 접점에 제1단이 연결되어 있는 커패시터,A capacitor having a first end connected to a contact point of the first power supply and a second end of the first switch, 상기 복수의 제1 전극에 제1단이 연결되고, 상기 커패시터의 제2단에 제2단이 연결되어 있는 제2 스위치,A second switch having a first end connected to the plurality of first electrodes and a second end connected to a second end of the capacitor; 상기 커패시터의 제2단에 제1단이 연결되고, 제2 전압을 공급하는 제2 전원에 제2단이 연결되며, 턴온시 상기 커패시터에 상기 제1 전압과 상기 제2 전압의 차이에 해당되는 제3 전압을 충전시키는 제3 스위치를 포함하며,A first end is connected to a second end of the capacitor, a second end is connected to a second power supply for supplying a second voltage, and when the turn-on corresponds to a difference between the first voltage and the second voltage; A third switch for charging a third voltage, 상기 제3 스위치의 듀티율(Duty Ratio)을 조절하여 상기 제3 스위치를 통과하는 전류량을 조절하는 플라즈마 표시 장치.And controlling an amount of current passing through the third switch by adjusting a duty ratio of the third switch. 제1항에 있어서,The method of claim 1, 상기 제1 전원에 애노드가 연결되고, 상기 커패시터의 제1단에 캐소드가 연결되는 다이오드를 더 포함하는 플라즈마 표시 장치.And a diode having an anode connected to the first power supply and a cathode connected to the first end of the capacitor. 제2항에 있어서,The method of claim 2, 상기 커패시터의 제2단과 상기 제3 스위치의 제1 단 사이에 연결되어 있는 저항을 더 포함하는 플라즈마 표시 장치.And a resistor coupled between the second end of the capacitor and the first end of the third switch. 제1항에 있어서,The method of claim 1, 상기 제3 스위치의 듀티율이 감소할수록 상기 제3 스위치를 통과하는 전류량이 감소하는 플라즈마 표시 장치.The amount of current passing through the third switch decreases as the duty ratio of the third switch decreases. 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서, In the apparatus for driving a plasma display device including a plurality of first electrodes, 상기 복수의 제1 전극에 각각 연결되어 있으며, 각각 제1단 및 제2단을 가지며, 상기 제1단의 전압 또는 제2단의 전압을 대응하는 제1 전극에 인가하는 복수의 선택 회로, A plurality of selection circuits respectively connected to the plurality of first electrodes, each having a first end and a second end, and applying a voltage of the first end or a voltage of the second end to a corresponding first electrode; 상기 복수의 선택 회로의 제1단 및 제2단에 각각 연결된 제1 전압을 공급하는 제1 전원과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 커패시터,A capacitor connected between a first power supply for supplying a first voltage connected to first and second ends of the plurality of selection circuits, and a second power supply for supplying a second voltage lower than the first voltage; 상기 제2 전원과 상기 커패시터 사이에 연결되어 턴온시 상기 커패시터에 상기 제1 전압과 상기 제2 전압의 차이에 해당되는 제3 전압을 충전시키는 제1 스위치를 포함하며,A first switch connected between the second power supply and the capacitor to charge a third voltage corresponding to a difference between the first voltage and the second voltage to the capacitor when the capacitor is turned on; 상기 제1 스위치의 듀티율(Duty Ratio)을 감소시켜, 상기 제1 스위치를 통과하는 전류량을 감소시키는 플라즈마 표시 장치의 구동 장치.And a duty ratio of the first switch to reduce the amount of current passing through the first switch. 제5항에 있어서,The method of claim 5, 상기 복수의 선택 회로는 어드레스 기간에서 발광 셀과 비발광 셀을 선택하도록 제어하는 제1 스위치 및 제2 스위치를 포함하는 플라즈마 표시 장치의 구동 장치.And the plurality of selection circuits include a first switch and a second switch for controlling to select light emitting cells and non-light emitting cells in an address period. 제5항에 있어서,The method of claim 5, 상기 제1 전원에 애노드가 연결되고, 상기 커패시터의 제1단에 캐소드가 연결되는 다이오드를 더 포함하는 플라즈마 표시 장치의 구동 장치.And a diode having an anode connected to the first power supply and a cathode connected to the first end of the capacitor.
KR1020050115582A 2005-11-30 2005-11-30 Plasma display and driving apparatus thereof KR100649533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115582A KR100649533B1 (en) 2005-11-30 2005-11-30 Plasma display and driving apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115582A KR100649533B1 (en) 2005-11-30 2005-11-30 Plasma display and driving apparatus thereof

Publications (1)

Publication Number Publication Date
KR100649533B1 true KR100649533B1 (en) 2006-11-27

Family

ID=37713467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115582A KR100649533B1 (en) 2005-11-30 2005-11-30 Plasma display and driving apparatus thereof

Country Status (1)

Country Link
KR (1) KR100649533B1 (en)

Similar Documents

Publication Publication Date Title
KR100839386B1 (en) Plasma display and driving method thereof
KR100599696B1 (en) Plasma display device and power device thereof
KR100831015B1 (en) Plasma display device and driving method thereof
KR100670151B1 (en) Plasma display and driving apparatus thereof
KR100578938B1 (en) Plasma display device and driving method thereof
KR100649533B1 (en) Plasma display and driving apparatus thereof
KR100863969B1 (en) Plasma display, and driving method thereof
KR100839424B1 (en) Plasma display and driving method thereof
KR100708862B1 (en) Plasma display and driving apparatus thereof
KR100831018B1 (en) Plasma display and control method thereof
KR100823490B1 (en) Appararus and driving method of plasma display
KR100599608B1 (en) Plasma display device and driving apparatus of plasma display panel
KR20070056642A (en) Plasma display and driving apparatus thereof
KR100612349B1 (en) Plasma display and driving device and driving method thereof
KR100778455B1 (en) Plasma display device and driving apparatus thereof
KR100937966B1 (en) Plasma display and driving method thereof
KR100839425B1 (en) Plasma display and control method thereof
KR100637513B1 (en) Plasma display device and driving method thereof
US20080158104A1 (en) Plasma display device
KR100796686B1 (en) Plasma display, and driving device and method thereof
KR100590070B1 (en) Plasma display device and driving method thereof
KR100766924B1 (en) Plasma display, and driving device thereof
KR100913180B1 (en) Plasma display device and power supply thereof
KR20080046831A (en) Plasma display apparatus
KR100943957B1 (en) Plasma display and driving apparatus thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee