KR20090126537A - 전자부품 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

전자부품 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090126537A
KR20090126537A KR1020080052675A KR20080052675A KR20090126537A KR 20090126537 A KR20090126537 A KR 20090126537A KR 1020080052675 A KR1020080052675 A KR 1020080052675A KR 20080052675 A KR20080052675 A KR 20080052675A KR 20090126537 A KR20090126537 A KR 20090126537A
Authority
KR
South Korea
Prior art keywords
layer
electronic component
printed circuit
circuit board
metal layer
Prior art date
Application number
KR1020080052675A
Other languages
English (en)
Other versions
KR100965339B1 (ko
Inventor
박화선
정율교
이진원
정진수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080052675A priority Critical patent/KR100965339B1/ko
Priority to US12/219,441 priority patent/US20090301766A1/en
Priority to JP2008212981A priority patent/JP2009295949A/ja
Publication of KR20090126537A publication Critical patent/KR20090126537A/ko
Application granted granted Critical
Publication of KR100965339B1 publication Critical patent/KR100965339B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 캐비티가 천공된 절연수지층의 일면에 형성된 지지금속층 및 상기 절연수지층의 양면에 형성된 내층 회로층을 포함하는 코어기판, 상기 지지금속층 상에 지지된 상태로 상기 캐비티에 내장되는 전자부품, 및 상기 코어기판의 양면에 형성된 절연층 및 외층 회로층을 포함하는 빌드업층을 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 지지금속층으로 전자부품을 지지함으로써 지지기능 및 방열성능이 개선될 뿐만 아니라, 제조비용이 절감되고 제조공정이 단순화되는 효과가 있다.
전자부품, 내장, 비아, 내층 회로층, 외층 회로층, 지지금속층, 코어기판

Description

전자부품 내장형 인쇄회로기판 및 그 제조방법{Printed circuit board with electronic components embedded therein and method for fabricating the same}
본 발명은 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 테이프를 사용하지 않고 전자부품을 내장할 수 있는 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
근래 전자기기 제품의 소형, 경량화 때문에 반도체 소자 등의 전자부품을 내장한 인쇄회로기판의 개발이 주목을 받고 있다.
전자부품 내장형 인쇄회로기판을 구현하기 위해 인쇄회로기판 상에 IC(Interated Circuit) 칩 등의 반도체 소자를 실장하는 표면 실장기술이 많이 존재하며, 이러한 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다.
여기서, 와이어 본딩에 의한 실장방법은 인쇄회로기판에 설계회로가 인쇄된 전자부품을 접착제를 이용하여 인쇄회로기판 상에 본딩시키고, 인쇄회로기판의 리드 프레임과 전자부품의 금속 단자(즉, 패드) 간에 정보 송수신을 위해 금속 와이어로 접속시킨 후 전자부품 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding) 시키는 것이다.
또한, 플립 칩에 의한 실장방법은 전자부품 상에 금, 솔더 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 전자부품을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다.
그러나, 이러한 표면 실장방법은 전자부품을 인쇄회로기판의 표면에 실장하는 것으로, 실장 후 전체 두께가 인쇄회로기판 및 전자부품의 두께의 합보다 작아질 수 없어 고밀도화에 어려움이 있었다. 또한, 전자부품과 인쇄회로기판 사이에 접속단자(패드 또는 범프)를 이용하여 전기적 접속이 이루어지는바, 접속단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동 되는 등 신뢰성의 문제점이 있었다.
따라서, 전자부품을 인쇄회로기판 내, 즉, 외부가 아닌 인쇄회로기판의 내부에 실장하고 빌드업(Build-up)층을 형성시켜 전기적 접속을 함으로써 소형화 및 고밀도화를 추구하고, 고주파(100MHz 이상)에서 배선 거리를 최소화하고, 와이어 본딩이나 플립칩에 의한 실장방법에서 부품 연결시 발생하는 신뢰성의 문제점을 개선하고자 하는 방법이 나타나고 있다.
도 1 내지 도 7은 종래기술에 따른 전자부품이 인쇄회로기판 내에 내장된 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 동박적층판(Copper clad laminate)에 내층 회로층(11) 및 전자부품을 수용하기 위한 캐비티(cavity; 12)가 형성된 코어기판(10)을 제조한다(도 1).
다음, 코어기판(10)의 일면에 전자부품을 지지하기 위한 테이프(13)를 부착한다(도 2).
다음, 전극단자(15)를 갖는 전자부품(14)이 캐비티(12)에 수용되도록 테이프(13)에 전자부품(14)을 페이스-업(face-up) 상태로 부착한다(도 3).
다음, 테이프(13)가 부착되지 않은 코어기판(10)의 타면에 전자부품(14)과 캐비티(12) 사이의 공간을 포함하여 제1 절연층(16)을 형성한 후 경화시킨다(도 4).
다음, 코어기판(10)의 일면에 부착된 테이프(13)를 제거한다(도 5).
다음, 테이프(13)가 제거된 코어기판(10)의 타면에 제2 절연층(17)을 형성한다(도 6).
마지막으로, 내층 회로층(11) 또는 전자부품(14)의 전극단자(15)와 연결되는 비아(19)를 갖는 외층 회로층(18)을 제1 절연층(16) 및 제2 절연층(17)에 형성한다(도 7).
그러나, 도 1 내지 도 7에 도시된 종래기술에 의한 전자부품을 인쇄회로기판에 내장하는 경우, 전자부품(14)을 지지하기 위해 제조공정 중에만 사용되는 지지용 테이프(13)가 사용되기 때문에 제조비용이 증가할 뿐만 아니라 테이프(13)를 탈부착하는 하는 테이핑(taping) 공정으로 인해 제조공정이 복잡해지는 문제점이 있 었다.
또한, 테이프(13)로 전자부품(14)을 지지한 상태에서 테이프(13)가 부착되지 않은 면에 제1 절연층(16)을 형성한 후, 테이프(13)를 제거한 후 테이프(13)가 제거된 코어층(10)의 일면에 재차 제2 절연층(17)을 형성하기 때문에 공정시간이 길어지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 테이프를 사용하지 않는 간단한 공정으로 제조될 수 있는 전자부품 내장형 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판은, 캐비티가 천공된 절연수지층의 일면에 형성된 지지금속층 및 상기 절연수지층의 양면에 형성된 내층 회로층을 포함하는 코어기판, 상기 지지금속층 상에 지지된 상태로 상기 캐비티에 내장되는 전자부품, 및 상기 코어기판의 양면에 형성된 절연층 및 외층 회로층을 포함하는 빌드업층을 포함하는 것을 특징으로 한다.
여기서, 상기 전자부품은 페이스-업(face-up) 형태로 실장되는 것을 특징으로 한다.
또한, 상기 전자부품은 접착성 재료를 이용하여 상기 지지금속층 상에 고정되는 것을 특징으로 한다.
또한, 상기 접착성 재료는 실리콘 고무판(Si rubber) 또는 폴리이미드 접착 테이프인 것을 특징으로 한다.
또한, 상기 외층 회로층은 상기 전자부품의 전극단자 또는 상기 내층 회로층과 연결되는 비아를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방 법은, (A) 캐비티가 천공된 절연수지층의 일면에 형성된 지지금속층 및 상기 절연수지층의 양면에 형성된 내층 회로층을 포함하는 코어기판을 제공하는 단계, (B) 상기 지지금속층 상에 지지되도록 상기 캐비티에 전자부품을 내장하는 단계, 및 (C) 상기 코어기판의 양면에 절연층 및 외층 회로층을 포함하는 빌드업층을 적층하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 양면 동박적층판에 관통홀을 형성하고 상기 관통홀을 도금하는 단계, (A2) 상기 양면 동박적층판의 절연수지층 및 상기 절연수지층의 일면에 형성된 금속층을 제거하여 캐비티를 천공하는 단계, 및 (A3) 지지금속층을 형성하기 위해 상기 캐비티가 천공된 상기 절연층의 타면에 형성된 금속층은 남겨두고, 상기 금속층을 패터닝 하여 지지금속층 및 내층 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 전자부품은 페이스-업(face-up) 형태로 내장되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 전자부품은 접착성 재료를 이용하여 상기 지지금속층 상에 고정되는 것을 특징으로 한다.
또한, 상기 접착성 재료는 실리콘 고무판(Si rubber) 또는 폴리이미드 접착 테이프인 것을 특징으로 한다.
또한, 상기 (C) 단계는, (C1) 상기 전자부품과 상기 캐비티 사이의 공간을 포함하여 상기 코어기판의 양면에 상기 절연층을 적층하는 단계, 및 (C2) 상기 절연층에 외층 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 외층 회로층은 상기 전자부품의 전극단자 또는 상기 내층 회로층과 연결되는 비아를 포함하는 것을 특징으로 한다.
또한, 상기 비아는 CNC 드릴, CO2 레이저 드릴, Nd-Yag 레이저 드릴 및 습식 에칭 중 어느 하나에 의해 가공되는 것을 특징으로 한다.
본 발명에 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판 및 그 제조방법은, 전자부품을 지지하는 지지금속층이 형성되어 제조전 후에 전자부품의 지지기능이 개선될 뿐만 아니라, 전자부품으로부터 발생하는 열의 방출성능이 개선된다.
또한, 본 발명의 바람직힌 실시예에 따른 전자부품 내장형 인쇄회로기판 및 그 제조방법은, 지지금속층의 상부에 전자부품이 고정되기 때문에 종래 필요하던 지지용 테이프가 필요 없어 제조비용을 절감시키고, 별도의 테이핑 공정이 필요없이 제조공정을 단순화된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상 세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 8은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이고, 도 9 내지 도 14는 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 8을 참조하면, 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판(100)은, 코어기판(108), 전자부품(109), 및 빌드업층(115)을 포함하는 것을 특징으로 한다.
코어기판(108)은 절연수지층(102)에 전자부품이 내장되는 캐비티(105)가 형성되고, 이 절연수지층(102)의 양면에 회로패턴과 랜드를 포함하는 내층 회로층(107) 및 내층 회로층(107)의 층간 연결을 위한 관통홀(104)이 형성되어 있다. 또한, 캐비티(105)가 형성된 절연층(112)의 일면에는 내장되는 전자부품(109)을 지지하기 위한 지지금속층(106)이 형성되어 있다.
여기서, 지지금속층(106)은 캐비티(105)가 형성된 절연층(112)의 일면에 형성되어 전자부품(109)을 지지하는 기능을 수행할 뿐만 아니라, 전자부품(109)으로부터 발생하는 열을 방출하는 기능을 수행한다.
전자부품(109)은 반도체 소자이며, 외층 회로층(114)과 연결되는 전극단 자(110)가 형성되어 있다. 여기서, 전자부품(109)은 지지금속층(106) 상에 페이스-업(face-up) 형태로 실장되는 것이 바람직하다. 또한, 전자부품(109)은 고정의 신뢰성을 위해 지지금속층(106) 상에 접착성 재료(111)를 이용하여 고정되는 것이 바람직하다.
빌드업층(115)은 코어기판(108)의 양면에 형성되며, 절연층(112) 및 외층 회로층(114)을 포함한다.
여기서, 절연층(112)은 캐비티(105)와 전자부품(109) 사이의 공간을 포함하여 코어기판(108)의 양면에 형성되며, 외층 회로층(114)은 내층 회로층(107) 또는 전자부품(109)의 전극단자(110)와 연결하는 비아(113)를 포함한다.
도 9 내지 도 14는 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 도 9에 도시한 바와 같이, 코어기판을 형성하는 절연수지층(102)을 기준으로 양면에 동박층(103)이 형성된 양면 동박적층판(101)을 준비한다.
다음, 도 10에 도시한 바와 같이, 양면 동박적층판(101)에 관통홀(104)을 형성하고, 관통홀(104)을 도금한다.
이때, 관통홀(104)은 CNC 드릴(Computer Numerical Control Drill) 또는 레 이저 드릴(CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴)로 형성한다. CNC 드릴을 이용하여 관통홀(104)을 가공하는 경우에는, 드릴링 시 발생하는 동박층(103)의 버(burr), 관통홀(104) 내벽의 먼지 또는 동박층(103) 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다. 한편, 레이저 드릴을 이용하는 경우, Yag 레이저 드릴을 이용하여 동박층(103)과 절연수지층(102)을 동시에 가공할 수도 있고, 관통홀(104)이 형성될 부분의 동박층(103)을 식각한 후 CO2레이저 드릴을 이용하여 절연수지층(102)을 가공할 수도 있다. 나아가, 관통홀(104) 가공 후, 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
한편, 관통홀(104)의 도금은 관통홀(104)의 측벽이 절연수지층(102)이므로 무전해 동도금층을 형성한 후 전해 동도금층을 형성한다. 도면에는 설명의 편의를 위해 무전해 동도금층과 전해 동도금층을 구별하지 않고 도시하였으며, 동박층(103) 상부에 무전해 동도금층과 전해 동도금층을 별도로 도시하지 않고 포괄하여 금속층(103a)으로 도시하였다.
여기서, 무전해 동도금 공정은 석출반응에 이루어지며, 예를 들어, 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매 처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리과정을 포함하여 수행된다. 또한, 전해 동도금 공정은, 예를 들어, 양면 동박적층판(101)을 동도금 작업통에 침적시킨 후 직류 정류기를 이용하여 수행된다.
다음, 도 11에 도시한 바와 같이, 캐비티가 형성될 부분의 양면 동박적층판 의 일면에 형성된 금속층(103a) 및 절연수지층(102)을 가공하여 캐비티(105)를 형성한다.
이때, 캐비티(105)는 에칭공정 또는 레이저 가공공정에 의해 형성된다. 여기서, 캐비티(105)는 캐비티(105)가 형성될 부분의 금속층(103a)을 에칭을 통해 제거하여 윈도우를 형성한 후, 절연수지층(102)을 에칭을 통해 제거하거나 CO2레이저 드릴을 이용하여 제거함으로써 형성되거나, Yag 레이저 드릴을 이용하여 금속층(103a)과 절연수지층(102)을 동시에 가공하여 형성될 수 있다.
한편, 양면 동박적층판의 타면에 형성된 금속층(103a)은 이후 내장되는 전자부품을 지지하는 지지금속층(106)을 형성하기 위해 제거되지 않는 것이 바람직하다. 또한, 비록 도 11에는 절연수지층(102)이 모두 제거되는 것으로 도시되어 있으나 캐비티(105)에 내장되는 전자부품(109)의 크기를 고려하여 절연수지층(102)의 일부를 남겨두고, 남은 절연수지층(102)이 전자부품(109)을 지지하도록 가공하는 것 또한 본 발명의 범주 내에 포함된다고 할 것이다.
다음, 도 12에 도시한 바와 같이, 전자부품을 지지하기 위한 지지금속층(106)을 형성하기 위해 캐비티(105)가 형성된 부분의 금속층은 남겨두고, 금속층을 패터닝하여 내층 회로층(107)을 형성하여 코어기판(108)을 제조한다.
이때, 내층 회로층(107) 및 지지금속층(106)은 제조공정에 따라 서브트랙티브 방식(Subtractive Process) 또는 에디티브 방식(Additive Pprocess), 수정된 세미-어디티브 방식(Modified Semi Additive Precess; MSAP) 등으로 형성된다. 이하, 설명의 편의를 위해 내층 회로층(102)이 서브 트랙티브 공법으로 형성되는 것을 중심으로 설명하지만, 본 발명의 권리범위를 한정하는 것이 아님은 당연하다.
즉, 내층 회로층(107)은 금속층 상에 감광성 포토 레지스트(Photo Resist)를 도포하고, 포토 마스크(Photo Mask)를 밀착시킨 후 자외선을 이용한 노광/현상을 통하여 포토 레지스트 상에 패턴을 형성시키고 이를 에칭 레지스트로 하여 화학적 반응을 이용하여 불필요한 금속층을 에칭(부식)시켜 제조된다.
다음, 도 13에 도시한 바와 같이, 전자부품(109)이 캐비티(105)에 수용되도록 코어기판(108)의 일면에 형성된 지지금속층(106) 상에 전자부품(109)을 내장한다.
이때, 전자부품(109)은 미리 지정된 위치에 부착되며, 페이스-업(face-up) 형태로 내장되는 것이 바람직하다.
한편, 전자부품(109) 내장 시 전자부품의 고정밀 포지셔닝(positioning)을 위해 접착테이프와 같은 접착성 재료(111)를 이용하여 지지금속층(106) 상에 부착되는 것이 바람직하다.
이때, 접착테이프는 실리콘 고무판(Si rubber) 또는 폴리이미드(PI) 점착 테이프가 사용될 수 있다. 접착력이 있는 실리콘 고무판 또는 폴리이미드 점착 테이프를 사용함으로써 전자부품이 원하는 위치에 포지셔닝(positioning) 될 수 있게 된다. 또한, 이 테이프는 추후 전자부품을 인쇄회로기판에 실장한 뒤 빌드업층을 형성하는 공정에서 가열 또는 가압에 의해서도 변형되지 않도록 내열성을 가지는 것이 바람직하다.
다음, 도 14에 도시한 바와 같이, 코어기판(108)의 양면에 절연층(112) 및 외층 회로층(114)을 포함하는 빌드업층(115)을 형성한다.
이때, 반경화 상태의 절연층(112), 예를 들어 프리프레그(prepreg)를 가압함으로써 관통홀(104) 및 전자부품(109)과 캐비티(105) 사이의 공간을 포함하여 코어기판(108)의 양면에 적층하고, 에디티브 방식(Additive Pprocess) 또는 수정된 세미-어디티브 방식(Modified Semi Additive Precess; MSAP) 등을 이용하여 절연층(112)에 외층 회로층(114)을 형성함으로써 코어기판(108)의 양면에 외층 회로층(114)을 형성된다.
여기서, 외층 회로층(114)은 전자부품(109)의 전극단자(110) 또는 내층 회로층(107)과 연결하는 비아(113)를 포함하며, 이러한 비아(113)는 기계 드릴, 레이저 드릴(CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴), 및 습식 에칭 중 어느 하나에 의해 가공된다.
이와 같은 제조공정에 의해 도 8에 도시한 바와 같은 전자부품 내장형 인쇄회로기판(100)이 제조된다.
나아가, 도면에 도시하지는 않았으나, 도 14에 도시된 전자부품(109)이 내장된 코어기판(108)을 중심으로 비아 또는 범프를 이용하여 다층 인쇄회로기판을 제 조할 수 있음은 자명하다 할 것이다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자부품 내장형 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 7은 종래기술에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 8은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다.
도 9 내지 도 14는 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
<도면 부호의 설명>
102 : 절연수지층 103a : 금속층
104 : 관통홀 105 : 캐비티
106 : 지지금속층 107 : 내층 회로층
108 : 코어기판 109 : 전자부품
111 : 접착성 재료 113 : 비아
114 : 외층 회로층 115 : 빌드업층

Claims (13)

  1. 캐비티가 천공된 절연수지층의 일면에 형성된 지지금속층 및 상기 절연수지층의 양면에 형성된 내층 회로층을 포함하는 코어기판;
    상기 지지금속층 상에 지지된 상태로 상기 캐비티에 내장되는 전자부품; 및
    상기 코어기판의 양면에 형성된 절연층 및 외층 회로층을 포함하는 빌드업층
    을 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 전자부품은 페이스-업(face-up) 형태로 실장되는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 전자부품은 접착성 재료를 이용하여 상기 지지금속층 상에 고정되는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 접착성 재료는 실리콘 고무판(Si rubber) 또는 폴리이미드 접착 테이프인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판
  5. 청구항 1에 있어서,
    상기 외층 회로층은 상기 전자부품의 전극단자 또는 상기 내층 회로층과 연결되는 비아를 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  6. (A) 캐비티가 천공된 절연수지층의 일면에 형성된 지지금속층 및 상기 절연수지층의 양면에 형성된 내층 회로층을 포함하는 코어기판을 제공하는 단계;
    (B) 상기 지지금속층 상에 지지되도록 상기 캐비티에 전자부품을 내장하는 단계; 및
    (C) 상기 코어기판의 양면에 절연층 및 외층 회로층을 포함하는 빌드업층을 적층하는 단계
    를 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 (A) 단계는,
    (A1) 양면 동박적층판에 관통홀을 형성하고 상기 관통홀을 도금하는 단계;
    (A2) 상기 양면 동박적층판의 절연수지층 및 상기 절연수지층의 일면에 형성된 금속층을 제거하여 캐비티를 천공하는 단계; 및
    (A3) 지지금속층을 형성하기 위해 상기 캐비티가 천공된 상기 절연층의 타면에 형성된 금속층은 남겨두고, 상기 금속층을 패터닝 하여 지지금속층 및 내층 회로층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 (B) 단계에서, 상기 전자부품은 페이스-업(face-up) 형태로 내장되는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  9. 청구항 6에 있어서,
    상기 (B) 단계에서, 상기 전자부품은 접착성 재료를 이용하여 상기 지지금속층 상에 고정되는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 접착성 재료는 실리콘 고무판(Si rubber) 또는 폴리이미드 접착 테이프인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  11. 청구항 6에 있어서,
    상기 (C) 단계는,
    (C1) 상기 전자부품과 상기 캐비티 사이의 공간을 포함하여 상기 코어기판의 양면에 상기 절연층을 적층하는 단계; 및
    (C2) 상기 절연층에 외층 회로층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  12. 청구항 6에 있어서,
    상기 (C) 단계에서,
    상기 외층 회로층은 상기 전자부품의 전극단자 또는 상기 내층 회로층과 연결되는 비아를 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 비아는 CNC 드릴, CO2 레이저 드릴, Nd-Yag 레이저 드릴 및 습식 에칭 중 어느 하나에 의해 가공되는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
KR1020080052675A 2008-06-04 2008-06-04 전자부품 내장형 인쇄회로기판 및 그 제조방법 KR100965339B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080052675A KR100965339B1 (ko) 2008-06-04 2008-06-04 전자부품 내장형 인쇄회로기판 및 그 제조방법
US12/219,441 US20090301766A1 (en) 2008-06-04 2008-07-22 Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2008212981A JP2009295949A (ja) 2008-06-04 2008-08-21 電子部品内装型プリント基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052675A KR100965339B1 (ko) 2008-06-04 2008-06-04 전자부품 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090126537A true KR20090126537A (ko) 2009-12-09
KR100965339B1 KR100965339B1 (ko) 2010-06-22

Family

ID=41399249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052675A KR100965339B1 (ko) 2008-06-04 2008-06-04 전자부품 내장형 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20090301766A1 (ko)
JP (1) JP2009295949A (ko)
KR (1) KR100965339B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
KR20150095473A (ko) * 2014-02-13 2015-08-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
US9743525B2 (en) 2014-12-09 2017-08-22 Samsung Electro-Mechanics Co., Ltd. Electronic device embedded substrate and manufacturing method thereof

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101109190B1 (ko) * 2010-06-04 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10433414B2 (en) * 2010-12-24 2019-10-01 Rayben Technologies (HK) Limited Manufacturing method of printing circuit board with micro-radiators
JP5725152B2 (ja) 2011-03-10 2015-05-27 株式会社村田製作所 電気素子内蔵型多層基板およびその製造方法
TWI446464B (zh) 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
KR101213187B1 (ko) * 2011-07-13 2012-12-18 에스티에스반도체통신 주식회사 다층 ｐｃｂ 기판 및 이를 이용한 반도체 패키지
US20170374748A1 (en) * 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
JP5824337B2 (ja) * 2011-11-16 2015-11-25 株式会社アドバンテスト 試験用キャリア
JP5955023B2 (ja) * 2012-02-23 2016-07-20 京セラ株式会社 部品内蔵印刷配線板及びその製造方法
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
AT514564B1 (de) * 2013-07-04 2015-02-15 Austria Tech & System Tech Verfahren zum Ankontaktieren und Umverdrahten
JP6136710B2 (ja) * 2013-07-29 2017-05-31 富士通株式会社 電子部品
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP6420561B2 (ja) * 2014-03-31 2018-11-07 京セラ株式会社 印刷配線板およびその製造方法
JP6219787B2 (ja) * 2014-06-30 2017-10-25 京セラ株式会社 配線基板の製造方法
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
CN105578735A (zh) * 2016-03-14 2016-05-11 龙南骏亚电子科技有限公司 一种高导热的多层电路板
US10512153B2 (en) * 2016-04-27 2019-12-17 Mitsubishi Electric Corporation High frequency circuit
KR102565119B1 (ko) 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
EP3522685B1 (en) * 2018-02-05 2021-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier
DE102018207955B4 (de) * 2018-05-22 2023-05-17 Schweizer Electronic Ag Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
JP7231428B2 (ja) * 2019-02-12 2023-03-01 日本ピラー工業株式会社 高周波回路基板の製造方法、及び高周波回路基板
EP3723459A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with high passive intermodulation (pim) performance
KR102662853B1 (ko) 2019-09-30 2024-05-03 삼성전기주식회사 인쇄회로기판

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP4028749B2 (ja) * 2002-04-15 2007-12-26 日本特殊陶業株式会社 配線基板
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
KR100697980B1 (ko) 2005-09-12 2007-03-23 삼성전기주식회사 전자부품을 내장하는 인쇄회로기판의 제조방법
KR100726240B1 (ko) 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100747022B1 (ko) 2006-01-20 2007-08-07 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제작방법
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
KR20150095473A (ko) * 2014-02-13 2015-08-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
US9743525B2 (en) 2014-12-09 2017-08-22 Samsung Electro-Mechanics Co., Ltd. Electronic device embedded substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009295949A (ja) 2009-12-17
KR100965339B1 (ko) 2010-06-22
US20090301766A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4651597B2 (ja) 半導体パッケージ基板
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007142403A (ja) プリント基板及びその製造方法
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR100861620B1 (ko) 인쇄회로기판의 제조방법
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2007324568A (ja) パッケージ基板の製造方法
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP4319917B2 (ja) 部品内蔵配線板の製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR101119306B1 (ko) 회로기판의 제조방법
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
KR101555142B1 (ko) 칩 내장형 연성회로기판 제조방법
JP3858765B2 (ja) フィルムキャリアおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee