JP6219787B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP6219787B2 JP6219787B2 JP2014134791A JP2014134791A JP6219787B2 JP 6219787 B2 JP6219787 B2 JP 6219787B2 JP 2014134791 A JP2014134791 A JP 2014134791A JP 2014134791 A JP2014134791 A JP 2014134791A JP 6219787 B2 JP6219787 B2 JP 6219787B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- insulating substrate
- insulating layer
- forming region
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
配線基板Bは、絶縁基板21と、第1絶縁層22と、第2絶縁層23と、配線導体24と、ソルダーレジスト層25と、電子部品Dとを具備する。
さらに絶縁基板21には、複数のスルーホール27が形成されている。絶縁基板21の表面およびスルーホール27内には、配線導体24が被着されている。絶縁基板21上下の配線導体24同士は、スルーホール27を介して電気的に接続される。
さらに第1絶縁層22の表面に形成された配線導体24の一部は、ソルダーレジスト層25に形成された第1開口部25a内に露出して、半導体素子接続パッド29を形成している。そして、この半導体素子接続パッド29に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Bの上面に半導体素子Sが搭載される。
第2絶縁層23の下面に形成された配線導体24の一部は、ソルダーレジスト層25に形成された第2開口部25b内に露出して、外部の電気回路基板と接続するための外部接続パッド30を形成している。そして、外部接続パッド30と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体24および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
このように、キャビティ26を形成するためのレーザー加工前に、フィルムFを絶縁基板21に貼り付ける工程が必要なため、キャビティ26の形成に時間を要し、配線基板を効率よく生産することができないという問題がある。
これにより、キャビティ形成領域が飛散して絶縁基板表面のレーザー加工が必要な個所に付着することがなく、精度の良いレーザー加工ができる。
その結果、レーザー加工前にレーザー加工用のフィルムを絶縁基板に貼り付ける必要がなくなり、キャビティ形成に要する時間を短縮して生産効率の高い配線基板の製造方法を提供することができる。
配線基板Aは、絶縁基板1と、第1絶縁層2と、第2絶縁層3と、配線導体4と、ソルダーレジスト層5と、電子部品Dとを具備する。
また、絶縁基板1には、複数のスルーホール7が形成されている。そして、絶縁基板1の表面およびスルーホール7内に配線導体4が被着されており、絶縁基板1上下の配線導体4同士がスルーホール7を介して電気的に接続される。
第1絶縁層2上面の配線導体4の一部は、絶縁基板1上面の配線導体4にビアホール8を介して電気的に接続されている。また、第1絶縁層2表面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。
さらに第1絶縁層2の表面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第1開口部5a内に露出して、半導体素子接続パッド9を形成している。そして、この半導体素子接続パッド9に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。
また、第2絶縁層3の下面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第2開口部5b内に露出して、外部の電気回路基板と接続するための外部接続パッド10を形成している。そして、外部接続パッド10と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体4および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板1の厚みは、およそ40〜600μm程度である。
配線導体4は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
スルーホール7の直径は、例えば50〜300μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
なお、キャビティ形成領域Xを絶縁基板1から分離除去するには、例えば吸引口を備えたテーブル上に、絶縁基板1をキャビティ形成領域Xが吸引口上になるように載置して吸引することで、導体パターンPがキャビティ形成領域Xとキャビティ周辺領域Yとの間で分断されて分離除去される。
なお、ビアホール8の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。
ソルダーレジスト層5は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、第1および第2絶縁層2、3および配線導体4の上に塗布または貼着して熱硬化させることにより形成される。
これにより、キャビティ形成領域Xが飛散して絶縁基板1表面のレーザー加工が必要な個所に付着することがなく、精度の良いレーザー加工ができる。
その結果、レーザー加工前にレーザー加工用のフィルムを絶縁基板1に貼り付ける必要がなくなり、キャビティ形成に要する時間を短縮して生産効率の高い配線基板の製造方法を提供することができる。
A 配線基板
P 導体パターン
X キャビティ形成領域
Y キャビティ周辺領域
Claims (1)
- キャビティ形成領域および該キャビティ形成領域を囲繞するキャビティ周辺領域を有する絶縁基板を準備する工程と、前記絶縁基板の下面に前記キャビティ形成領域および前記キャビティ周辺領域の境界の一部を横切る導体パターンを形成する工程と、前記絶縁基板を前記境界に沿って上面から下面に向けてレーザー加工することで前記キャビティ形成領域を前記導体パターンにより係止した状態で前記キャビティ周辺領域と分断する工程と、前記導体パターンを前記キャビティ形成領域と前記キャビティ周辺領域の間で分断し、前記キャビティ形成領域を前記絶縁基板から分離除去する工程と、を行うことを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014134791A JP6219787B2 (ja) | 2014-06-30 | 2014-06-30 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014134791A JP6219787B2 (ja) | 2014-06-30 | 2014-06-30 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016012698A JP2016012698A (ja) | 2016-01-21 |
JP6219787B2 true JP6219787B2 (ja) | 2017-10-25 |
Family
ID=55229212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014134791A Active JP6219787B2 (ja) | 2014-06-30 | 2014-06-30 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6219787B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6892281B2 (ja) * | 2017-02-20 | 2021-06-23 | 京セラ株式会社 | 配線基板およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4854060B2 (ja) * | 2004-12-24 | 2012-01-11 | 日東電工株式会社 | レーザー加工用保護シートを用いたレーザー加工品の製造方法 |
KR100965339B1 (ko) * | 2008-06-04 | 2010-06-22 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
JP2011083788A (ja) * | 2009-10-14 | 2011-04-28 | Mitsubishi Electric Corp | レーザ加工装置、レーザ加工方法、板金部材 |
JP2013211431A (ja) * | 2012-03-30 | 2013-10-10 | Nec Toppan Circuit Solutions Inc | 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法 |
KR101420526B1 (ko) * | 2012-11-29 | 2014-07-17 | 삼성전기주식회사 | 전자부품 내장기판 및 그 제조방법 |
-
2014
- 2014-06-30 JP JP2014134791A patent/JP6219787B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016012698A (ja) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160095218A1 (en) | Composite wiring board and mounting structure of the same | |
TWI534916B (zh) | 晶片封裝基板和結構及其製作方法 | |
TW201225770A (en) | Printed circuit board and method for manufacturing the same | |
KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
US20140085833A1 (en) | Chip packaging substrate, method for manufacturing same, and chip packaging structure having same | |
JP2015146346A (ja) | 多層配線板 | |
US10201099B1 (en) | Manufacturing method of circuit substrate including electronic device | |
JPWO2011030542A1 (ja) | 電子部品モジュールおよびその製造方法 | |
US20160189979A1 (en) | Method for producing wiring board | |
KR20150026901A (ko) | 배선 기판의 제조 방법 | |
CN103974522A (zh) | 布线基板及其制造方法 | |
TWI585919B (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
JP2016134621A (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
TWI531291B (zh) | 承載板及其製作方法 | |
JP6219787B2 (ja) | 配線基板の製造方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
KR101580472B1 (ko) | 회로기판 제조방법 | |
JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
JP5257518B2 (ja) | 基板製造方法および樹脂基板 | |
JP2015220354A (ja) | 配線基板の製造方法 | |
JP2015204379A (ja) | プリント配線板 | |
JP2011044523A (ja) | 樹脂多層基板及び該樹脂多層基板の製造方法 | |
JP5479551B2 (ja) | 配線基板の製造方法 | |
KR101420088B1 (ko) | 회로기판 제조방법 | |
JP2015144152A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6219787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |