KR20090119912A - 질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법 - Google Patents

질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법 Download PDF

Info

Publication number
KR20090119912A
KR20090119912A KR1020097019352A KR20097019352A KR20090119912A KR 20090119912 A KR20090119912 A KR 20090119912A KR 1020097019352 A KR1020097019352 A KR 1020097019352A KR 20097019352 A KR20097019352 A KR 20097019352A KR 20090119912 A KR20090119912 A KR 20090119912A
Authority
KR
South Korea
Prior art keywords
gallium nitride
main surface
substrate
point
susceptor
Prior art date
Application number
KR1020097019352A
Other languages
English (en)
Other versions
KR101087899B1 (ko
Inventor
유스케 요시즈미
마사키 우에노
다카오 나카무라
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20090119912A publication Critical patent/KR20090119912A/ko
Application granted granted Critical
Publication of KR101087899B1 publication Critical patent/KR101087899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

유기 금속 기상 성장로(21)의 플로우 채널(23)에 원료 가스가 흐른다. 원료 가스는 서셉터(25)의 주요면(25a)의 일단으로부터 타단을 가로지르는 방향으로 공급된다. 서셉터 주요면(25a) 상에는 GaN 기판(27a∼27c)이 배치된다. 오프각은 질화갈륨 기판(27a∼27c)의 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화한다. 각 GaN 기판(27a∼27c)의 방향 결정은 오리엔테이션 플랫의 방향에 의해 나타난다. 이 방향 결정에 의해 복수의 질화갈륨 기판(27a∼27c)을 유기 금속 기상 성장로(21)의 서셉터(25) 상에 배치함으로써, 상기한 원료 가스의 흐름에 기인하는 영향을 이용하여 오프각 분포의 영향을 축소할 수 있다.

Description

질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법{GALLIUM NITRIDE-BASED EPITAXIAL WAFER AND METHOD OF PRODUCING GALLIUM NITRIDE-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본 발명은 질화갈륨계 에피택셜 웨이퍼, 및 질화갈륨계 반도체 발광 소자를 제작하는 방법에 관한 것이다.
특허 문헌 1에는, 양호한 결정 품질의 질화갈륨계 반도체층을 갖는 질화갈륨계 반도체 디바이스가 기재되어 있다. 반도체 발광 디바이스의 질화갈륨 지지 기체(基體)의 주요면 상에, 질화갈륨계 반도체층이 형성되어 있다. 질화갈륨 지지 기체의 주요면의 법선과 질화갈륨 지지 기체의 C축은 각도(오프각이라고 칭함)를 이룬다. 질화갈륨 지지 기체의 오프각이 0도에 근접함에 따라, 질화갈륨계 반도체층의 표면에 육각뿔형의 돌기가 눈에 띄게 된다. 또한, 이 각도는 2도 미만인 것이 바람직하다.
[특허 문헌 1] 일본 특허 공개 제2005-159047호 공보
발명자 등의 지견에 따르면, III족 원소로서 인듐을 함유하는 질화갈륨계 반도체 우물층, 예컨대 InGaN 우물층을 포함하는 활성층을 질화갈륨 기판 상에 제작할 때, 이들 질화갈륨계 반도체 발광 소자, 예컨대 발광 다이오드의 발광 피크 파장이 분포한다. 동일한 양자 우물 구조의 활성층을 갖는 발광 다이오드를 사파이어 기판 상에 제작했을 때, 이들 발광 다이오드의 발광 피크 파장은 너무 큰 분포폭을 나타내지 않는다. 즉, 이 비교에 따르면, 질화갈륨 기판을 이용함으로써, 질화갈륨계 반도체 발광 소자의 발광 피크 파장의 분포는 넓어지고 있었다.
발명자 등은 이 분포의 원인을 조사하기 위해 여러 가지 실험을 하고, 이 분포를 작게 하기 위한 검토도 하였다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 질화갈륨 기판 상에 형성된 우물층을 포함하는 활성층의 발광 파장의 분포를 축소시킬 수 있는 구조의 질화갈륨계 반도체 발광 소자를 제작하는 방법을 제공하는 것을 목적으로 하고, 또한 이러한 반도체 소자를 제공하기 위한 질화갈륨계 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명의 일측면에 따른 질화갈륨계 에피택셜 웨이퍼는, (a) 주요면을 갖는 질화갈륨 기판과, (b) 상기 질화갈륨 기판의 상기 주요면 상에 성장한 하나 또는 복수의 질화갈륨계 반도체막과, (c) 상기 질화갈륨계 반도체막 상에 성장해 있고 양자 우물 구조를 갖는 활성층을 구비한다. 상기 활성층은, III족 원소로서 인듐을 포함하는 질화갈륨계 반도체로 이루어지는 우물층을 포함하고, 상기 주요면의 법선과 상기 질화갈륨 기판의 C축이 이루는 오프각은 상기 주요면에 분포하며, 상기 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화한다. 상기 주요면 상의 제1점에서의 오프각은 상기 주요면 상의 제2점에서의 오프각보다 작고, 상기 제1점 상에서의 우물층의 막 두께는 상기 제2점 상에서의 우물층의 막 두께보다 얇다.
또한, 본 발명에 따른 다른 측면은 질화물 반도체 발광 소자를 제작하는 방법이다. 이 방법은, (a) 유기 금속 기상 성장로의 서셉터 상에 배치된 복수의 질화갈륨 기판의 주요면 상에 질화갈륨계 반도체막을 일괄 성장시키는 공정과, (b) 원료 가스를 공급하고, 양자 우물 구조를 갖는 활성층을 상기 질화갈륨계 반도체막 상에 유기 금속 기상 성장로를 이용하여 형성하는 공정을 포함한다. 상기 활성층은, III족 원소로서 인듐을 포함하는 질화갈륨계 반도체로 이루어지는 우물층을 포함하고, 각 질화갈륨 기판의 상기 주요면의 법선과 상기 질화갈륨 기판의 C축이 이루는 오프각은 상기 주요면에 걸쳐 분포하며, 상기 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화하고, 상기 주요면 상의 제1점에서의 오프각은 상기 주요면 상의 제2점에서의 오프각보다 작으며, 상기 제1점 상에서의 우물층의 막 두께는 상기 제2점 상에서의 우물층의 막 두께보다 얇다.
발명자 등의 검토에 따르면, 기판의 주요면에서의 오프각의 분포에 의해 인듐 조성이 영향을 받는다. 오프각의 영향은 질화갈륨계 반도체를 성장시킬 때에는 불가피하다. 그런데, 주요면에서의 오프각의 분포를 제어한 질화갈륨 기판을 준비함으로써, 오프각의 영향은 원료 가스의 흐름의 영향에 의해 부분적으로 상쇄되는 것이 발명자 등의 실험에서 발견되었다.
질화갈륨계 에피택셜 웨이퍼를 위한 결정 성장을 성장로를 이용하여 실시할 때, 원료 가스의 흐름의 영향에 의해, 발광 파장의 분포가 생길 가능성이 있다. 그러나, 발명자 등의 실험 및 검토의 결과, 이러한 요인은 주요하지 않은 것으로 판명되었다. 실험 및 검토를 거듭하는 동안 사파이어 기판과 질화갈륨 기판의 차이에 주목했을 때, 다음 사항이 발견되었다. 사파이어 기판에서는 주요면의 법선과 상기 C축이 이루는 오프각은 기판 중심부의 오프각 0.15도에 대해 웨이퍼면 내에서 -0.1도∼+0.1도의 범위로 분포한다. 그러나, 질화갈륨 기판에서는, 그 제조 방법에 기인하여, 질화갈륨 기판의 주요면의 법선과 그 C축이 이루는 오프각은 주요면 전체에 걸쳐 분포한다.
제어된 오프각 분포와 성장 속도의 분포를 이용함으로써, 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 오프각이 단조 변화하는 질화갈륨 기판을 이용하여, 기판의 주요면 상의 제1점에서의 오프각이 제2점에서의 오프각보다 작아지고, 제1점 상에서의 우물층의 막 두께가 제2점 상에서의 우물층의 막 두께보다 얇아지는 구조가 실현된다.
이 질화갈륨계 에피택셜 웨이퍼에 따르면, 질화갈륨 기판 상에 형성된 우물층을 포함하는 활성층의 발광 파장의 분포를 축소시킬 수 있는 구조의 반도체 소자를 제공할 수 있다.
본 발명에 따른 질화갈륨계 에피택셜 웨이퍼에 있어서, 상기 선분의 방향은 <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응한다. 이들의 결정 방위는 오프각 분포와 우물 폭 분포를 조합하는데 적합하다.
본 발명에 따른 질화갈륨계 에피택셜 웨이퍼의 적합한 일 형태에 있어서, 상기 질화갈륨 기판은, 오리엔테이션 플랫과, 실질적으로 원호로 이루어지는 가장자리를 갖고, 상기 오리엔테이션 플랫의 방위는 <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응한다. 혹은, 본 발명에 따른 질화갈륨계 에피택셜 웨이퍼의 다른 적합한 형태에 있어서, 상기 질화갈륨 기판은 실질적으로 원형의 가장자리를 갖고, 상기 질화갈륨 기판은 <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응하는 마커를 포함한다.
본 발명에 따른 질화갈륨계 에피택셜 웨이퍼에 있어서, 상기 질화갈륨 기판의 상기 주요면의 중심을 통과하는 축을 따르는 오프각 분포의 최대값과 최소값의 차이는 0.7도 이하인 것이 바람직하다. 이 범위는 오프각 분포와 우물 폭 분포를 조합하는데 적합하다.
또한, 본 발명에 따른 제작 방법의 적합한 일 형태에 있어서, 상기 활성층을 형성하기 위한 원료 가스는 상기 유기 금속 기상 성장로의 서셉터의 주요면의 일단으로부터 타단을 가로지르는 방향으로 공급되고, 이 원료 가스의 공급에 의해, 흐름 방향에 따른 상기 활성층의 상기 우물층의 성장 속도 분포가 생긴다.
이 원료 가스 흐름에는, 오프각이 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화하는 질화갈륨 기판을 이용할 수 있다.
본 발명에 따른 제작 방법은 상기 질화갈륨 기판을 상기 서셉터 상에 배치하는 공정을 더 포함할 수 있다. 각 질화갈륨 기판의 상기 선분은 미리 결정된 축의 방향으로 방향 결정된다.
상기한 방향 결정으로 복수의 질화갈륨 기판을 유기 금속 기상 성장로의 서셉터 상에 배치함으로써, 상기한 원료 가스의 흐름에 기인하는 영향을 이용하여 오프각 분포의 영향을 축소시킬 수 있다.
본 발명에 따른 제작 방법의 다른 적합한 형태에 있어서, 상기 활성층을 형성하기 위한 원료 가스는 상기 서셉터의 주요면과 교차하는 축의 방향으로 공급되고, 이 원료 가스의 공급에 의해, 상기 원료 가스 흐름의 상류로부터 하류로 향하는 흐름 방향에 따라 상기 활성층의 상기 우물층의 성장 속도 분포가 생긴다.
이 원료 가스 흐름에는, 오프각이 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화하는 질화갈륨 기판을 이용할 수 있다.
본 발명에 따른 제작 방법은, 상기 질화갈륨 기판을 유기 금속 기상 성장로의 서셉터 상에 배치하는 공정을 더 포함할 수 있다. 상기 서셉터는, 그 서셉터의 상기 주요면 상에 규정되는 원주 상에 형성되어 질화갈륨 기판을 위한 복수의 가이드를 갖고, 상기 서셉터의 상기 주요면에서 각 질화갈륨 기판의 상기 선분은 상기 원주의 접선과 교차하는 방향으로 방향 결정된다. 교차각은 예컨대 직각이다.
상기한 방향 결정으로 복수의 질화갈륨 기판을 유기 금속 기상 성장로의 서셉터 상에 배치함으로써, 상기한 원료 가스의 흐름에 기인하는 영향을 이용하여 오프각 분포의 영향을 축소할 수 있다.
본 발명에 따른 제작 방법에 있어서, 상기 우물층의 성장은 상기 서셉터를 회전시키면서 이루어진다. 서셉터의 회전에 의해, 결정 성장의 균일성을 향상시킬 수 있다. 또한, 서셉터의 공전에 의해, 비대칭 혹은 불균일한 원료 가스 흐름의 영향을 평균화할 수 있다.
본 발명의 상기한 목적 및 다른 목적, 특징 및 이점은 첨부 도면을 참조하여 진행되는 본 발명의 적합한 실시형태의 이하의 상세한 기술로부터 보다 용이하게 밝혀진다.
[발명의 효과]
이상 설명한 바와 같이, 본 발명에 따르면, 질화갈륨 기판 상에 형성된 우물층을 포함하는 활성층의 발광 파장의 분포를 축소시킬 수 있는 구조의 질화갈륨계 반도체 발광 소자를 제작하는 방법이 제공된다. 또한, 본 발명에 따르면, 이러한 반도체 소자를 제공하기 위한 질화갈륨계 에피택셜 웨이퍼가 제공된다.
도 1a는 유기 금속 기상 성장로의 서셉터 상의 사파이어 기판의 배치를 도시하는 도면이다.
도 1b는 InGaN 활성층의 인듐 조성 및 성장 속도를 나타내는 도면이다.
도 2는 OF와 AOF를 연결하는 선분 상에서의 에피택셜 기판(E1)의 PL 파장의 분포를 도시하는 도면이다.
도 3은 PL 맵퍼 장치를 이용하여 측정한 PL 분포와, PL 분포의 막대 그래프를 도시하는 도면이다.
도 4는 중심(C)을 통과해 엣지 상의 AP점과 BP점을 연결하는 선분 상에서의 에피택셜 기판(E2)의 PL 파장의 분포를 도시하는 도면이다.
도 5는 PL 맵퍼 장치를 이용하여 측정한 PL 분포와, PL 분포의 막대 그래프를 도시하는 도면이다.
도 6은 중심(C)을 통과해 엣지 상의 AP과 BP점을 연결하는 선분 상에서의 에 피택셜 기판(E3)의 PL 파장의 분포를 도시하는 도면이다.
도 7은 PL 맵퍼 장치를 이용하여 측정한 PL 분포와, PL 분포의 막대 그래프를 도시하는 도면이다.
도 8은 본 발명의 실시형태를 위한 질화갈륨계 에피택셜 웨이퍼를 도시하는 도면이다.
도 9는 본 발명의 실시형태에 따른 질화물 반도체 발광 소자를 제작하는 방법의 주요 공정을 포함하는 흐름도이다.
도 10은 적합한 일 형태의 유기 금속 기상 성장로를 개략적으로 도시하는 도면이다.
도 11은 서셉터 상의 GaN 기판의 배치와, 반도체층의 성장 속도 분포와, 실효의 성장 속도 분포를 도시하는 도면이다.
도 12는 다른 적합한 형태의 유기 금속 기상 성장로를 개략적으로 도시하는 도면이다.
도 13은 서셉터 상의 GaN 기판의 배치와, 반도체층의 성장 속도 분포와, 실효의 성장 속도 분포를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
E1, E2, E3: 에피택셜 웨이퍼 E4: 질화갈륨계 에피택셜 웨이퍼
11: 유기 금속 기상 성장로 13: 서셉터
15: 사파이어 기판 41: 질화갈륨 기판
41a: 질화갈륨 기판의 주요면 43: 질화갈륨계 반도체막
45: 활성층 47: 양자 우물 구조
47a: 우물층 47b: 장벽층
49: p형 클래드층 51: p형 컨택트층
21: 유기 금속 기상 성장로 23: 플로우 채널
25: 서셉터 25a: 서셉터 주요면
27a, 27b, 27c: GaN 기판 31: 유기 금속 기상 성장로
33: 플로우 채널 35: 서셉터
35a: 서셉터 주요면 37a, 37b, 37c: GaN 기판
본 발명의 지견은 예시로서 나타낸 첨부 도면을 참조하여 이하의 상세한 기술을 고려함으로써 용이하게 이해할 수 있다. 계속해서, 첨부 도면을 참조하면서, 본 발명의 질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법에 따른 실시형태를 설명한다. 가능한 경우에는, 동일한 부분에는 동일한 부호를 붙인다.
(제1 실시형태)
도 1a 및 도 1b는 사파이어 기판을 이용한 InGaN 활성층의 성장을 설명하는 도면이다. 도 1a를 참조하면, 유기 금속 기상 성장로(11)의 서셉터(13) 상에 배치된 사파이어 기판(15)의 배치를 나타내고 있다. 사파이어 기판(15)은 오리엔테이션 플랫(이하, 「OF: Orientation Flat」라고 기재함)이 서셉터(13)의 엣지를 향하도록 배치되어 있다. 도 1b를 참조하면, 사파이어 기판(15)의 「OF」로부터 중심 점(C)을 통과하는 축 상의 5점의 측정점에서의 인듐 조성 및 InGaN층의 성장 속도를 나타내고 있다. 도 1b에서, 「AOF」는 상기 축과 기판 엣지와의 교점을 나타낸다. 도 1b에 도시하는 바와 같이, 인듐 조성은 기판의 중심점(C)으로부터 엣지(E)를 향해 약간의 증가가 보여지지만, 기판의 주요면 상에서는 거의 일정하다. 인듐 조성에 있어서의 이 거동(behavior)은, 사파이어 기판의 주요면에 오프각 분포가 없는 것에 기인하고 있다. 한편, InGaN의 성장 속도는 AOF로부터 OF를 향해 단조 증가하고 있다. 성장 속도에 있어서의 이 거동은 성장로에서의 원료(플로우 채널의 상류로부터 하류로 흐르는 원료)의 흐름과 관련되어, 성장 속도가 빠르면 인듐의 취득량이 증가한다. 이 때문에, 인듐 조성이 증가한다.
성장 속도 상승은 우물층의 두께 증가에 결부된다. 우물층의 막 두께의 증가 및 인듐 조성의 증가는 모두 PL 파장을 장(長)파장에 시프트시킨다.
발명자 등은, 이하에 설명하는 바와 같이, 질화갈륨계 반도체를 이용하여 유기 금속 기상 성장법에 의해, 예컨대 발광 다이오드와 같은 발광 소자를 제작했다. 유기 금속 기상 성장을 위한 원료로서, 트리메틸갈륨(TMGa), 트리메틸알루미늄(TMAl), 트리메틸인듐(TMIn), 암모니아(NH3), 실란(SiH4), 시클로펜타디에닐마그네슘(Cp2Mg)을 이용했다. 유기 금속 기상 성장로(11)의 서셉터(13) 상에 이하와 같이 기판을 배치했다.
에피택셜 기판 기판의 종류 기판의 방향
EL: 사파이어 기판 (0001)n-GaN 템플릿: 통상
E2: GaN (0001) 기판, 오프각 분포 0.1-0.6도: 통상
E3: GaN (0001) 기판, 오프각 분포 0.1-0.6도: 통상에서 90도 회전
사파이어 기판에서는, 사파이어 기판 중심의 오프각에 대해, 기판면 내의 오프각이 -0.1도∼+0.1도 정도로 매우 잘 제어되어 있다. 이 때문에, 오프각(기판의 주요면의 법선과 C축이 이루는 각)이 주요면 내에 걸쳐 분포하지 않는다. GaN (0001) 기판에서는, 기판 표면을 (0001)면에 맞추어 기판의 주요면을 제작하지만, 오프각이 주요면 내에 걸쳐 분포한다. 이 오프각 분포는 GaN 결정 제작법에서 비롯된다.
이들 기판을 서멀 클리닝(thermal cleaning)을 한다. 이 클리닝은, 예컨대 성장로 내의 압력을 101 kPa로 제어하면서, 섭씨 1050도에서 성장로 내에 NH3 및 H2을 공급하여 이루어진다. 클리닝 시간은 예컨대 10분간이다.
계속해서, AlGaN막을 퇴적시킨다. TMGa, TMAl, NH3, SiH4를 성장로 내에 공급하여, n-AlGaN막을 기판 상에 성장시킨다. 막 두께는 예컨대 50 nm이고, 성막 온도는 예컨대 섭씨 1050도이다. 이 AlGaN막은 GaN 기판의 표면에 존재하는 미시적 거칠기(microroughness)를 평탄하게 할 수 있다.
이 후에, 성장로 내부 온도를 섭씨 1100도로 변경한다. 그리고, GaN막을 퇴적시킨다. 이 막의 성장을 위해, TMGa, NH3, SiH4를 성장로 내에 공급하여, n-GaN막을 기판 상에 성장시킨다. 막 두께는 예컨대 2000 nm이고, 평균 성막 속도는 예컨대 시간당 4 마이크로미터이다. 이 GaN막은 예컨대 클래드층 또는 버퍼층으로서 기 능한다.
계속해서, 양자 우물 구조를 형성한다. 양자 우물 구조를 위해 TMGa, TMIn, NH3을 성장로 내에 공급하여, InGaN막을 기판 상에 성장시킨다. InGaN 장벽층 및 InGaN 우물층을 교대로 성장시킨다. InGaN 장벽층은 두께가 예컨대 15 nm이고, 그 조성은 예컨대 In0 .01Ga0 .99N이다. InGaN 우물층은 두께가 예컨대 3 nm이고, 그 조성은 예컨대 In0.14Ga0.86N이다. 양자 우물 구조는 예컨대 6주기로 이루어진다.
다음으로, AlGaN막을 퇴적시킨다. TMGa, TMAl, NH3, Cp2Mg를 성장로 내에 공급하여, p-AlGaN막을 기판 상에 성장시킨다. 막 두께는 예컨대 20 nm이고, 성막 온도는 예컨대 섭씨 1000도이다. 이 Mg 도핑된 AlGaN막은 클래드층 또는 전자 차단층으로서 기능할 수 있다. 또한, GaN막을 퇴적시킨다. TMGa, NH3, Cp2Mg를 성장로 내에 공급하여, p-GaN막을 기판 상에 성장시킨다. 막 두께는 예컨대 50 nm이고, 성막 온도는 예컨대 섭씨 1000도이다. 이 Mg 도핑된 GaN막은 컨택트층으로서 기능할 수 있다.
상기한 바와 같이 형성된 에피택셜 기판(E1, E2, E3)의 광 루미네선스(PL : PhotoLuminescence) 파장의 분포를 측정했다. 이 측정에는 PL 맵퍼 장치를 이용했다.
도 2는 중심을 통과해 점(OF)과 점(AOF)을 연결하는 선분 상에서의 에피택셜 기판(E1)의 PL 파장의 분포를 나타내는 도면이다. 사파이어 기판의 주요면에서의 오프각은 거의 일정하고, 예컨대 0.15도이다. 도 3은 PL 맵퍼 장치를 이용하여 측정한 PL 분포와, PL 분포의 막대 그래프를 나타내는 도면이다. 막대 그래프는 측정점의 파장과 샘플수의 관계를 나타낸다. PL 파장의 평균치는 448.87 nm이고, 표준 편차는 2.84 nm이다. 사파이어 기판의 주요면에 있어서 오프각 분포는 없더라도, 비교적 큰 우물층의 막 두께의 분포와 비교적 작은 인듐 조성의 분포가 겹쳐 PL 파장의 분포가 생긴다.
도 4는 중심(C)을 통과해 엣지 상의 점(AP)과 점(BP)을 연결하는 선분 상에서의 에피택셜 기판(E2)의 PL 파장의 분포를 나타내는 도면이다. GaN 기판의 주요면에서의 오프각은 상기 선분을 따라 단조 변화하며, 예컨대 최소값 0.2도, 최대값 0.4도이다. 도 5는 PL 맵퍼 장치를 이용하여 측정한 PL 분포와, PL 분포의 막대 그래프를 나타내는 도면이다. 막대 그래프는 측정점의 파장과 샘플수의 관계를 나타낸다. PL 파장의 평균치는 469.17 nm이고, 표준 편차는 4.55 nm이다. GaN 기판의 주요면에 오프각 분포가 불가피하게 존재하고, 이 오프각 분포에 의해, 양자 우물 구조에서의 InGaN층의 인듐 조성은 영향을 받아, 오프각이 크면 인듐 조성은 작다. 또한, 이 영향 외에도, 플로우 채널의 상류로부터 하류로 향하는 원료의 흐름에 의해, 양자 우물 구조에서의 InGaN층의 막 두께가 영향을 받는다.
도 6은 중심(C)을 통과해 엣지 상의 점(AP)과 점(BP)을 연결하는 선분 상에서의 에피택셜 기판(E3)의 PL 파장의 분포를 나타내는 도면이다. GaN 기판의 주요면에서의 오프각은 상기 선분을 따라 단조 변화하며, 예컨대 최소값 0.2도, 최대값 0.4도이다. 도 7은 PL 맵퍼 장치를 이용하여 측정한 PL 분포와, PL 분포의 막대 그 래프를 나타내는 도면이다. 막대 그래프는 측정점의 파장과 샘플수의 관계를 나타낸다. PL 파장의 평균치는 466.91nm이고, 표준 편차는 2.76 nm이다. GaN 기판의 주요면에 불가피하게 존재하는 오프각 분포에 의해, 양자 우물 구조에서의 InGaN층의 인듐 조성이 영향을 받는다. 또한, 이 영향 외에도, 플로우 채널의 상류로부터 하류로 향하는 원료의 흐름에 의해, 양자 우물 구조에서의 InGaN층의 막 두께가 영향을 받아, 오프각이 큰 영역에서는 막 두께가 크다.
에피택셜 기판(E2, E3)의 GaN 기판 양쪽이 동일한 오프각 분포를 갖더라도, 에피택셜 기판(E3)의 PL 파장의 표준 편차(2.76 nm)는 에피택셜 기판(E2)의 PL 파장의 표준 편차(4.55 nm)에 비해 매우 작다. 이것은, GaN 기판의 주요면에서의 오프각 분포, 및 원료의 흐름에 의한 성장 속도 분포를 이용하여, PL 파장의 분포를 작게 하고 있기 때문이다.
도 8은 본 발명의 실시형태를 위한 질화갈륨계 에피택셜 웨이퍼를 나타내는 도면이다. 이 질화갈륨계 에피택셜 웨이퍼(E4)는 질화갈륨 기판(41)과, 하나 또는 복수의 질화갈륨계 반도체막(43)과, 활성층(45)을 구비한다. 질화갈륨계 반도체막(43)은 질화갈륨 기판의 주요면(41a) 상에 성장해 있다. 활성층(45)은 질화갈륨계 반도체막 상에 성장해 있고, 또한 양자 우물 구조(47)를 갖는다. 양자 우물 구조(47)는 교대로 배치된 우물층(47a) 및 장벽층(47b)을 포함한다. 우물층(47a)은 III족 원소로서 인듐을 포함하는 질화갈륨계 반도체로 이루어진다. 우물층(47a)의 막 두께는 주요면(41a)의 전체에 걸쳐 분포한다. GaN 기판의 질화갈륨의 C축과 GaN 기판의 주요면의 법선이 이루는 오프각은 기판의 주요면(41a)에 분포하고, 도 6에 도시하는 바와 같이, 기판의 주요면(41a)의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화한다. 기판의 주요면(41a) 상의 제1점(P1)에서의 오프각(THETA1)은 기판의 주요면(41a) 상의 제2점(P2)에서의 오프각(THETA2)보다 작고(THETA2>THETA1), 또한 제1점(P1) 상에서의 우물층(47a)의 막 두께(D1)는 제2점(P2) 상에서의 우물층(47a)의 막 두께(D2)보다 얇다(D1<D2). 질화갈륨계 반도체막(43)은 예컨대 n형 클래드층 또는 버퍼층일 수 있다. 필요한 경우에, 질화갈륨계 에피택셜 웨이퍼(E4)는 활성층(45) 상에 형성된 하나 또는 복수의 질화갈륨계 반도체막을 포함할 수 있고, 질화갈륨계 반도체막은 예컨대 p형 클래드층(49) 및 p형 컨택트층(51)을 포함할 수 있다.
이미 설명한 바와 같이, 질화갈륨계 에피택셜 웨이퍼를 위한 결정 성장을 성장로를 이용하여 실시할 때, 원료 가스의 흐름의 영향에 의해 발광 파장의 분포가 생긴다. 사파이어 기판과 질화갈륨 기판의 차이에 주목했을 때, 사파이어 기판의 주요면에는 균일한 결정면이 나타나지만, 질화갈륨 기판에서는 오프각이 주요면 전체에 걸쳐 분포한다.
발명자 등의 검토에 따르면, 이 오프각의 분포에 의해 GaN계 반도체의 인듐 조성이 영향을 받는다. 오프각의 영향은 질화갈륨계 반도체를 제작할 때에는 불가피하다. 그런데, 주요면에서의 오프각의 분포를 제어한 질화갈륨 기판을 준비함으로써, 오프각의 영향이 원료 가스의 흐름의 영향에 의해 부분적으로 상쇄되는 것이 발명자 등의 실험으로부터 발견되었다.
즉, 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상 에서 오프각이 단조 변화하는 질화갈륨 기판을 이용하여, 주요면 상의 제1점에서의 오프각이 제2점에서의 오프각보다 작아지고, 제1점 상에서의 우물층의 막 두께가 제2점 상에서의 우물층의 막 두께보다 얇아지는 구조가 실현된다.
이 질화갈륨계 에피택셜 웨이퍼에 따르면, 질화갈륨 기판 상에 형성된 우물층을 포함하는 활성층의 발광 파장의 분포를 축소시킬 수 있는 구조의 반도체 소자를 제공할 수 있다.
질화갈륨계 에피택셜 웨이퍼에 있어서, 선분의 방향은 <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응한다. 이 결정 방위는 오프각 분포와 우물 폭 분포를 조합할 때에 적합하다.
질화갈륨계 에피택셜 웨이퍼의 적합한 일 형태에 있어서, 질화갈륨 기판은, 오리엔테이션 플랫과, 실질적으로 원호로 이루어지는 가장자리를 갖고, 오리엔테이션 플랫의 위치는 <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응한다. 혹은, 질화갈륨계 에피택셜 웨이퍼의 다른 적합한 형태에 있어서, 질화갈륨 기판은 실질적으로 원형의 가장자리를 갖고, 질화갈륨 기판은 <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응하는 마커를 포함한다.
질화갈륨계 에피택셜 웨이퍼에 있어서, 질화갈륨 기판의 주요면의 중심을 통과하는 축을 따르는 오프각 분포의 최대값과 최소값의 차이는 0.7도 이하인 것이 바람직하다. 이 범위는 오프각 분포와 우물 폭 분포를 조합하는데 적합하다.
(제2 실시형태)
도 9는 본 발명의 실시형태에 따른, 질화물 반도체 발광 소자를 제작하는 방 법의 주요한 공정을 포함하는 흐름도이다. 흐름도(100)를 참조하면, 공정 S101에서는, 이미 설명한 바와 같은 오프각 분포를 갖는 GaN 기판을 준비한다. 오프각은 주요면에 분포하고, 주요면의 엣지 상의 어느 일점으로부터 중심점을 통과하여 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화한다. 오프각의 극소점 및 극대점은 기판의 주요면 내에 존재하지 않는다. 어떤 값의 오프각이 같은 점을 연결하는 등(等)오프각선은 GaN 기판의 엣지의 일점으로부터 타점까지 연장되며, 또한 곡선 및/또는 선분이다. 일 실시예에서는, 등오프각선의 곡률 반경이 GaN 기판의 외형의 곡률 반경보다 큰 것이 바람직하다. 그러므로, 주요면에서의 오프각 분포는 매우 완만하게 변화한다.
도 10은 적합한 일 형태의 유기 금속 기상 성장로를 개략적으로 도시하는 도면이다. 공정 S103에서는, 도 11과 같이 유기 금속 기상 성장로의 서셉터 상에 미리 결정된 배치로 GaN 기판(27a, 27b, 27c)을 둔다. 도 11에 도시하는 바와 같이, 기판의 주요면의 엣지 상의 어느 일점으로부터 그 엣지 상의 타점을 향하는 상기 선분은 동일한 방향을 향하고 있다. GaN 기판(27a, 27b, 27c)의 각각의 방향 결정은 도 11에 도시하는 예에서는, 오리엔테이션 플랫의 방향에 의해 나타난다.
유기 금속 기상 성장로(21)에서는, 플로우 채널(23)에 원료 가스가 흐른다. 서셉터(25)의 주요면(25a) 상에는, 복수의 GaN 기판(27a∼27c)이 배치되어 있다. 이들 GaN 기판(27a∼27c)은 주요면(25a)의 가이드에 놓여져 있다. 원료 가스(예컨대, 활성층을 형성하기 위한 원료 가스)는, 유기 금속 기상 성장로(21)의 서셉터(25)의 주요면(25a)의 일단으로부터 타단을 가로지르는 방향(화살표 A의 방향)으 로 공급된다. 이 원료 가스의 공급에 의해, 도 11에 도시하는 바와 같이, 성장하는 반도체층의 원료의 흐름 방향에 따른 성장 속도 분포가 생긴다. 오리엔테이션 플랫은, 성장 속도 분포에 관련되어 방향 결정된다.
반도체층의 성장은 서셉터(25)를 회전시키면서 이루어진다. 서셉터(25)의 회전에 의해, 결정 성장의 균일성을 향상할 수 있다. 또한, 서셉터(25)의 공전에 의해, 비대칭 혹은 불균일한 원료 가스 흐름의 영향을 평균화할 수 있다. 이 회전에 의해, 도 11에 나타내는 바와 같은 성장 속도 분포는, 도 11에 나타내는 바와 같은 실효적인 성장 속도 분포가 된다.
이 원료 가스 흐름에는, 기판의 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 오프각이 단조 변화하는 질화갈륨 기판(27a∼27c)을 이용할 수 있다. 각 질화갈륨 기판(27a∼27c)의 선분은 미리 결정된 축의 방향으로 방향 결정되어 있다. 이 방향 결정에 의해 복수의 질화갈륨 기판(27a∼27c)을 유기 금속 기상 성장로(21)의 서셉터(25) 상에 배치함으로써, 상기한 원료 가스의 흐름에 의한 영향을 이용하여 오프각 분포의 영향을 축소할 수 있다.
공정 S105에서는, GaN 기판 상에 GaN계 반도체막을 성장시킨다. 이 GaN계 반도체막은 양자 우물 구조의 형성에 앞서 형성되는 것이고, GaN계 반도체막으로서, 예컨대 버퍼층 또는 클래드층을 위한 n형 반도체가 퇴적된다. 이 반도체로서는 GaN, AlGaN, AlInGaN 등을 사용할 수 있다.
공정 S107에서는, 양자 우물 구조를 형성한다. 양자 우물 구조의 형성을 위해, 공정 S107a에서는 우물층을 성장시키고, 공정 S107b에서는 장벽층을 성장시킨 다. 필요한 경우, 공정 S107c에서는 우물층 및 장벽층의 성장을 반복한다. 우물층은 III족으로서 인듐을 포함하는 질화갈륨계 반도체에서 성장할 수 있고, 이 질화갈륨계 반도체는 예컨대 InGaN, AlInGaN 등이다. 또한, 장벽층은 III족으로서 인듐을 포함하는 질화갈륨계 반도체에서 성장할 수 있고, 이 질화갈륨계 반도체는 예컨대 InGaN, AlInGaN 등이다. 원료 가스의 흐름에 기인하는 영향에 의해, 우물층의 막 두께는 주요면에 분포하고, 인듐 조성은 오프각 분포의 영향에 의해 분포한다.
이미 설명한 바와 같이, 이 오프각의 분포에 의해 결정 성장 속도가 영향을 받는다. 오프각의 영향은 질화갈륨계 반도체를 제작할 때에는 불가피하다. 그런데, 주요면에서의 오프각의 분포를 제어한 질화갈륨 기판을 준비함으로써, 오프각의 영향은 원료 가스의 흐름의 영향에 의해 부분적으로 상쇄된다.
질화갈륨계 에피택셜 웨이퍼를 위한 결정 성장을 성장로(21)를 이용하여 실시할 때, 원료 가스의 흐름의 영향에 의해, 발광 파장의 분포가 생긴다. 이 발광 파장 분포는 기판의 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 오프각이 단조 변화하는 질화갈륨 기판을 이용하여, 기판의 주요면 전체에 걸친 오프각 분포를 원료 가스의 흐름의 영향과 조합함으로써 저감될 수 있다. 이 결과, 기판의 주요면 상의 제1점에서의 오프각이 제2점에서의 오프각보다 작아지고, 제1점 상에서의 우물층의 막 두께가 제2점 상에서의 우물층의 막 두께보다 얇아지는 것과 같은 구조가 실현된다. 따라서, 이 질화갈륨계 에피택셜 웨이퍼에 따르면, 질화갈륨 기판 상에 형성된 우물층을 포함하는 활성층의 발광 파장의 분포를 축소시킬 수 있는 구조의 반도체 소자를 제공할 수 있다.
공정 S109에서는, 양자 우물 구조 상에 GaN계 반도체막을 성장시킨다. GaN계 반도체막으로서, 예컨대 클래드층 및 컨택트층을 위한 p형 반도체가 퇴적된다. 이 반도체로서는 GaN, AlGaN, AlInGaN 등을 사용할 수 있다.
공정 S111에서는, 예컨대 애노드와 같은 제1 전극을 컨택트층 상에 형성하고, 예컨대 캐소드와 같은 제2 전극을 GaN 기판의 이면 상에 형성한다.
도 12는 다른 적합한 형태의 유기 금속 기상 성장로를 개략적으로 나타내는 도면이다. 공정 S103에서는, 도 13과 같이 유기 금속 기상 성장로의 서셉터 상에 미리 결정된 배치로 GaN 기판(37a, 37b, 37c)을 둔다. 도 13에 도시하는 바와 같이, 기판의 주요면의 엣지 상의 어떤 일점으로부터 그 엣지 상의 타점을 향하는 선분이 원료 가스의 흐름 방향으로 방향 결정된다. GaN 기판(37a, 37b, 37c)의 각각의 방향 결정은 도 13에 도시하는 예에서는, 오리엔테이션 플랫의 방향에 의해 나타난다.
유기 금속 기상 성장로(31)에서는 플로우 채널(33)에 원료 가스가 흐른다. 서셉터(35)의 주요면(35a) 상에는 복수의 GaN 기판(37a∼37c)이 배치되어 있다. 이들의 GaN 기판(37a∼37c)은 주요면(35a)의 가이드에 놓여져 있다. 원료 가스(예컨대, 활성층을 형성하기 위한 원료 가스)는 서셉터(35)의 주요면(35a)과 교차하는 축(B)(화살표 C의 방향)을 따라 공급된다. 이 원료 가스의 공급에 의해, 그 원료 가스 흐름의 상류로부터 하류로 향하는 흐름 방향에 따라 우물층의 성장 속도 분포가 생긴다. 이 원료 가스의 공급에 의해, 도 13에 나타내는 바와 같이, 성장하는 반도체층의 원료의 흐름 방향에 따른 성장 속도 분포가 생긴다. 오리엔테이션 플랫 은 성장 속도 분포에 관련되어 방향 결정된다.
반도체층의 성장은 서셉터(35)를 회전시키면서 이루어진다. 서셉터(35)의 회전에 의해, 결정 성장의 균일성을 향상할 수 있다. 또한, 서셉터(35)의 공전에 의해, 비대칭 혹은 불균일한 원료 가스 흐름의 영향을 평균화할 수 있다. 이 회전에 의해, 도 13에 나타내는 바와 같은 성장 속도 분포는 도 13에 나타내는 바와 같은 실효적인 성장 속도 분포가 된다.
이 원료 가스 흐름에는, 기판의 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 오프각이 단조 변화하는 질화갈륨 기판(37a∼37c)을 이용할 수 있다. 서셉터(35)는, 상기 서셉터(35)의 주요면(35a) 상에 규정되는 원주(D) 상에 형성되어 질화갈륨 기판을 위한 복수의 가이드를 갖는다. 서셉터(35)의 주요면(35a)에서 각 질화갈륨 기판(37a∼37c)의 선분은 원주(D)의 접선과 교차하는 선분의 방향으로 방향 결정된다.
상기한 방향 결정에 의해 복수의 질화갈륨 기판(37a∼37c)을 유기 금속 기상 성장로의 서셉터 상에 배치함으로써, 상기한 원료 가스의 흐름에 기인하는 영향을 이용하여 오프각 분포의 영향을 축소할 수 있다. 이 방향 결정에 의해 복수의 질화갈륨 기판(37a∼37c)을 유기 금속 기상 성장로(31)의 서셉터(35) 상에 배치함으로써, 상기한 원료 가스의 흐름에 기인하는 영향을 이용하여 오프각 분포의 영향을 축소시킬 수 있다.
적합한 실시형태에 있어서 본 발명의 원리를 도시하여 설명하였지만, 본 발명은 그와 같은 원리에서 일탈하지 않고 배치 및 상세에 있어서 변경될 수 있는 것 으로 당업자에게 인식된다. 본 발명은 본 실시형태에 개시된 특정한 구성에 한정되지 않는다. 또한, 본 실시형태에서는, 서셉터에 3장의 기판을 배치하고 있는 예에 대해 설명하고 있지만, 이보다 다수의 기판을 서셉터에 배치할 수도 있다. 따라서, 청구의 범위 및 그 정신의 범위로부터 오는 모든 수정 및 변경에 권리를 청구한다.

Claims (11)

  1. 질화갈륨계 에피택셜 웨이퍼에 있어서,
    주요면을 갖는 질화갈륨 기판과,
    상기 질화갈륨 기판의 상기 주요면 상에 성장한 하나 또는 복수의 질화갈륨계 반도체막과,
    상기 질화갈륨계 반도체막 상에 성장해 있고 양자 우물 구조를 갖는 활성층
    을 구비하고,
    상기 활성층은, III족 원소로서 인듐을 포함하는 질화갈륨계 반도체로 이루어지는 우물층을 포함하며,
    상기 주요면의 법선과 상기 질화갈륨 기판의 C축이 이루는 오프각은 상기 주요면에 분포하고, 상기 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화하며,
    상기 주요면 상의 제1점에서의 오프각은 상기 주요면 상의 제2점에서의 오프각보다 작고, 상기 제1점 상에서의 우물층의 막 두께는 상기 제2점 상에서의 우물층의 막 두께보다 얇은 것을 특징으로 하는 질화갈륨계 에피택셜 웨이퍼.
  2. 제1항에 있어서, 상기 선분은, <1-100> 및 <11-20> 중 어느 하나의 결정축과 상기 선분에 의해 규정되는 기준 평면이 상기 주요면에 직교하도록 규정되는 것을 특징으로 하는 질화갈륨계 에피택셜 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 상기 질화갈륨 기판은, 오리엔테이션 플랫과, 어느 중심점에 의해 규정되는 원호로 이루어지는 가장자리를 갖고,
    상기 오리엔테이션 플랫의 방위는, <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응하는 것을 특징으로 하는 질화갈륨계 에피택셜 웨이퍼.
  4. 제1항 또는 제2항에 있어서, 상기 질화갈륨 기판은, 어느 중심점에 의해 규정되는 원형의 가장자리를 갖고,
    상기 질화갈륨 기판은, <1-100> 및 <11-20> 중 어느 하나의 결정 방위에 대응하는 마커를 포함하는 것을 특징으로 하는 질화갈륨계 에피택셜 웨이퍼.
  5. 제1항 또는 제2항에 있어서, 상기 질화갈륨 기판의 상기 주요면의 중심점을 통과하는 축을 따른 오프각 분포의 최대값과 최소값의 차이는 0.7도 이하인 것을 특징으로 하는 질화갈륨계 에피택셜 웨이퍼.
  6. 질화물 반도체 발광 소자를 제작하는 방법에 있어서,
    유기 금속 기상 성장로의 서셉터 상에 배치된 복수의 질화갈륨 기판의 주요면 상에 질화갈륨계 반도체막을 일괄 성장시키는 공정과,
    원료 가스를 공급하여, 양자 우물 구조를 갖는 활성층을 상기 질화갈륨계 반도체막 상에 유기 금속 기상 성장로를 이용하여 형성하는 공정
    을 포함하고,
    상기 활성층은, III족 원소로서 인듐을 포함하는 질화갈륨계 반도체로 이루어지는 우물층을 포함하며,
    각 질화갈륨 기판의 상기 주요면의 법선과 상기 질화갈륨 기판의 C축이 이루는 오프각은 상기 주요면에 걸쳐 분포하고, 상기 주요면의 엣지 상의 일점으로부터 그 엣지 상의 타점을 향하는 선분 상에서 단조 변화하고,
    상기 주요면 상의 제1점에서의 오프각은 상기 주요면 상의 제2점에서의 오프각보다 작으며, 상기 제1점 상에서의 우물층의 막 두께는 상기 제2점 상에서 우물층의 막 두께보다 얇은 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
  7. 제6항에 있어서, 상기 활성층을 형성하기 위한 원료 가스는, 상기 서셉터의 주요면의 일단으로부터 타단을 가로지르는 방향으로 공급되고,
    이 원료 가스의 공급에 의해, 흐름 방향을 따른 상기 활성층의 상기 우물층의 성장 속도 분포가 생기는 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
  8. 제7항에 있어서, 상기 질화갈륨 기판을 상기 서셉터 상에 배치하는 공정을 더 포함하고,
    각 질화갈륨 기판의 상기 선분은 미리 결정된 축의 방향으로 방향 결정되는 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
  9. 제6항에 있어서, 상기 활성층을 형성하기 위한 원료 가스는 상기 서셉터의 주요면과 교차하는 축의 방향으로 공급되고,
    이 원료 가스의 공급에 의해, 상기 원료 가스 흐름의 상류로부터 하류로 향하는 흐름 방향을 따라 상기 활성층의 상기 우물층의 성장 속도 분포가 생기는 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
  10. 제9항에 있어서, 상기 질화갈륨 기판을 상기 서셉터 상에 배치하는 공정을 더 포함하고,
    상기 서셉터는, 그 서셉터의 상기 주요면 상에 규정되는 원주 상에 형성되어 질화갈륨 기판을 위한 복수의 가이드를 갖고,
    상기 서셉터의 상기 주요면에서 각 질화갈륨 기판의 상기 선분은 상기 원주의 접선과 교차하는 방향으로 방향 결정되는 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
  11. 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 우물층의 성장은 상기 서셉터를 회전시키면서 이루어지는 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
KR1020097019352A 2007-03-28 2008-02-20 질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법 KR101087899B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007085439A JP4232837B2 (ja) 2007-03-28 2007-03-28 窒化物半導体発光素子を作製する方法
JPJP-P-2007-085439 2007-03-28
PCT/JP2008/052865 WO2008117595A1 (ja) 2007-03-28 2008-02-20 窒化ガリウム系エピタキシャルウエハ、および窒化ガリウム系半導体発光素子を作製する方法

Publications (2)

Publication Number Publication Date
KR20090119912A true KR20090119912A (ko) 2009-11-20
KR101087899B1 KR101087899B1 (ko) 2011-11-30

Family

ID=39788334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019352A KR101087899B1 (ko) 2007-03-28 2008-02-20 질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법

Country Status (7)

Country Link
US (1) US8513645B2 (ko)
EP (1) EP2131388A4 (ko)
JP (1) JP4232837B2 (ko)
KR (1) KR101087899B1 (ko)
CN (1) CN101647091B (ko)
TW (1) TWI396781B (ko)
WO (1) WO2008117595A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4692602B2 (ja) * 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
CN102054911B (zh) * 2009-10-29 2013-03-13 比亚迪股份有限公司 发光二极管芯片及其制作方法和具有该芯片的发光二极管
JP2013010681A (ja) * 2011-05-31 2013-01-17 Hitachi Cable Ltd 窒化ガリウム基板、発光素子、電界効果トランジスタ及びエピタキシャル膜の製造方法
CN103999245A (zh) 2011-12-14 2014-08-20 首尔伟傲世有限公司 半导体装置及制造半导体装置的方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
US9111277B2 (en) 2012-12-20 2015-08-18 Mastercard International Incorporated Methods and systems for processing electronic transactions and managing vehicle costs

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226025A (ja) * 1987-03-13 1988-09-20 Sumitomo Metal Ind Ltd 基板の表面処理方法
JPH1012554A (ja) * 1996-06-21 1998-01-16 Sumitomo Chem Co Ltd 化合物半導体の製造方法
US5840124A (en) * 1997-06-30 1998-11-24 Emcore Corporation Wafer carrier with flexible wafer flat holder
JP2001250783A (ja) * 2000-03-08 2001-09-14 Japan Pionics Co Ltd 気相成長装置及び気相成長方法
JP2002367907A (ja) * 2001-06-04 2002-12-20 Inst Of Physical & Chemical Res 結晶成長装置および結晶成長方法
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
US20030160229A1 (en) * 2002-02-25 2003-08-28 Kopin Corporation Efficient light emitting diodes and lasers
KR100513920B1 (ko) * 2003-10-31 2005-09-08 주식회사 시스넥스 화학기상증착 반응기
US7276779B2 (en) 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP3894191B2 (ja) 2003-11-26 2007-03-14 住友電気工業株式会社 窒化ガリウム系半導体膜を形成する方法、および半導体基板生産物
JP4337560B2 (ja) 2004-01-22 2009-09-30 住友電気工業株式会社 単結晶窒化ガリウム基板を製造する方法、窒化ガリウム基板、および窒化物半導体エピタクシャル基板
EP1583190B1 (en) * 2004-04-02 2008-12-24 Nichia Corporation Nitride semiconductor laser device
JP2006066869A (ja) * 2004-04-02 2006-03-09 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体素子
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP4691911B2 (ja) * 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2006173560A (ja) * 2004-11-16 2006-06-29 Sumitomo Electric Ind Ltd ウエハガイド、有機金属気相成長装置および窒化物系半導体を堆積する方法
US7521777B2 (en) * 2005-03-31 2009-04-21 Showa Denko K.K. Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP4762023B2 (ja) 2005-03-31 2011-08-31 昭和電工株式会社 窒化ガリウム系化合物半導体積層物およびその製造方法
JP4945185B2 (ja) 2006-07-24 2012-06-06 株式会社東芝 結晶成長方法
US7755103B2 (en) * 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate

Also Published As

Publication number Publication date
WO2008117595A1 (ja) 2008-10-02
TW200844278A (en) 2008-11-16
KR101087899B1 (ko) 2011-11-30
CN101647091B (zh) 2011-11-23
TWI396781B (zh) 2013-05-21
JP4232837B2 (ja) 2009-03-04
CN101647091A (zh) 2010-02-10
US20100102297A1 (en) 2010-04-29
EP2131388A1 (en) 2009-12-09
JP2008244319A (ja) 2008-10-09
EP2131388A4 (en) 2010-11-03
US8513645B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
US6455877B1 (en) III-N compound semiconductor device
KR101087899B1 (ko) 질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
US20060084245A1 (en) Semiconductor device, semiconductor device production method, and substrate for the semiconductor device
JP2005206424A (ja) 単結晶窒化ガリウム基板を製造する方法、窒化ガリウム基板、および窒化物半導体エピタクシャル基板
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
JP2006059973A (ja) 窒化物半導体発光素子
JP4692602B2 (ja) 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
US20130168733A1 (en) Semiconductor-stacked substrate, semiconductor chip, and method for producing semiconductor-stacked substrate
WO2007011193A1 (en) Method for manufacturing compliant substrate, compliant substrate manufactured thereby, gallium nitride based compound semiconductor device having the compliant substrate and manufacturing method thereof
JPH11340147A (ja) 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法
JP2001196702A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004096021A (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
US10707309B2 (en) GaN laminate and method of manufacturing the same
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
JP5093127B2 (ja) 窒化ガリウム基板および窒化物半導体エピタクシャル基板
JP2011109136A (ja) 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP4793132B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
JP2008007352A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法又はｉｉｉ族窒化物系化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee